半導体装置の製造方法
【課題】膜厚の薄い抵抗体もつ抵抗素子を形成する際に、抵抗体の断線に対して強い抵抗素子を提供する。
【解決手段】バリアメタル膜とアルミ電極膜からなる積層電極の先端領域を単層のバリアメタル電極とし、並列するバリアメタル電極間に電気的に接続する抵抗体をリフトオフ法にて形成する。
【解決手段】バリアメタル膜とアルミ電極膜からなる積層電極の先端領域を単層のバリアメタル電極とし、並列するバリアメタル電極間に電気的に接続する抵抗体をリフトオフ法にて形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法で、特に膜厚が薄い抵抗体をもつ抵抗素子の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路において用いられる抵抗素子を製造するには、抵抗体の膜厚が厚い場合は、これまで、図４（ａ）〜図４（ｅ）に一例を示す製造方法を採っていた。即ち、まず図４（ａ）に示すように絶縁膜１上に抵抗体２を所望の形状に加工する。次に図４（ｂ）に示すように層間絶縁膜３を堆積させ、層間絶縁膜３にエッチングによりコンタクトホールを開ける。次に図４（ｃ）に示すようにバリアメタル膜４をスパッタで成膜する。次に図４（ｄ）に示すようにバリアメタル膜４上に、アルミ金属膜５をスパッタ成膜法で成膜する。次に図４（ｅ）に示すようにアルミ金属膜５上にレジストパターンを形成後、バリアメタル膜４と金属膜５を同時にエッチングし、その後レジストを除去することにより、アルミ電極１０を形成して抵抗体２の両端に電極を有する抵抗素子を形成することができる。この方法の問題点は、抵抗体２の膜厚が薄い場合、図４（ｅ）の工程におけるエッチングによるコンタクト開孔を実行する際に、抵抗体２を貫通してしまい、アルミ電極１０と抵抗体２の接触面積が小さくなってしまうことである。
【０００３】
そこで抵抗体の膜厚が薄い場合には、図５の様な製造方法が考えられた。まず図５（ａ）において絶縁膜１上にバリアメタル膜４をスパッタ成膜する。次に図５（ｂ）においてバリアメタル膜４の上にアルミ金属膜５をスパッタ成膜する。次に図５（ｃ）においてアルミ金属膜５上にレジストパターン形成し、エッチングによりバリアメタル４と金属５を所望の形状に残し、レジストを剥離することでアルミ電極１０を形成する。次に図５（ｄ）においてレジスト６をパターン形成する。次に図５（ｅ）においてスパッタ成膜法により抵抗体２を成膜させる。次にレジスト６を剥離除去することにより、図５（ｆ）のように抵抗体２が電極配線として接続された抵抗素子を得ることができる。図５の様な方法であれば、エッチングによりコンタクトホールを形成せずに電極が接続された抵抗体を得ることができる。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２１３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記図５により説明した半導体装置においては、配線となる金属の膜厚が厚く、金属の角の部分で抵抗体に応力がかかり、以降の熱工程、或は高温バイアス試験などで断線する恐れがある。
【課題を解決するための手段】
【０００６】
上記課題を解決するたに、本発明に係る半導体装置の製造工程では、抵抗体の電極配線を膜厚の薄いバリアメタルにする。
【発明の効果】
【０００７】
抵抗体の電極を膜厚の薄いバリアメタルでとることにより、抵抗体にかかる応力を減らし、断線の恐れのない、信頼性の高い抵抗素子をつくることができる。また、金属配線とＳｉ基板のコンタクトをとるためにもともと必要なバリアメタルを利用することにより、コストを抑えて目的の抵抗素子をつくることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の製造方法の実施例に係る断面図
【図２】この発明の製造方法の実施例に係る平面図
【図３】この発明の製造方法の実施例に係る平面図
【図４】従来の製造方法に係る断面図
【図５】従来の製造方法に係る断面図
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
図１（ａ）〜（ｆ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。図２（ａ）〜（ｄ）は本発明の実施形態に係る半導体装置の製造工程を示す平面図、そして、図３は、本発明の実施形態に係る半導体装置の平面図である。図１（ａ）において、半導体基板の上に、例えば熱酸化膜やＴＥＯＳなどの絶縁膜１を形成し、その上にバリアメタル膜４として例えばＴｉとＴｉＮの積層膜を、スパッタ成膜法を用いて例えばＴｉを３００ÅとＴｉＮを６００Å成膜する。なお、バリアメタル膜はＴｉやＴｉＷであっても良い。
【００１０】
次に図１（ｂ）において、バリアメタル膜４上に、アルミ金属膜５として例えばＡｌ−Ｓｉ−Ｃｕを例えばスパッタ成膜法を用いて５０００Å成膜する。次に図１（ｃ）のように、アルミ金属膜５上にフォトリソグラフィーによりレジストパターンを形成し、例えばＣｌ系のガスを用いたプラズマエッチング装置で、アルミ金属膜５とバリアメタル膜４を連続してエッチングし、次いでレジストを剥離することでバリアメタル膜とアルミ金属膜を積層したアルミ電極１０を形成する。
【００１１】
次に図２（ａ）に示すように、２本のアルミ電極１０の先端領域以外をレジストパターン６で覆う。ここでは、２本のアルミ電極１０の先端部を含む領域にレジスト開口領域８を設けており、レジスト開口領域８にはバリアメタル膜とアルミ金属膜の積層からなるアルミ電極１０の先端領域が露出している。
【００１２】
次に、レジストパターン６をマスクとしてアルミ電極１０の上層のアルミ金属膜を選択的に除去する。一例であるが、エッチャントとしてリン酸系エッチング液を用いてエッチングを行なうことでバリアメタル膜をエッチングすることなくアルミ金属膜を選択的に除去することができる。ここで、アルミ金属膜がＡｌ−Ｓｉ−Ｃｕの場合、ウェットエッチングだけではバリアメタル電極１１上にシリコン残渣が残る可能性があるが、シリコン残渣をドライエッチングすることで簡単に除去することができる。アルミ金属膜がＡｌ−Ｃｕの場合はウェットエッチングだけで容易にバリアメタル電極９が露出する。（図２（ｂ））。
【００１３】
レジストパターン６を剥離した後は図２（ｃ）のようにアルミ電極１０の先端領域がバリアメタル電極である電極が形成される。このときの断面図が図１（ｄ）に相当し、これは２本のバリアメタル電極９を結ぶ線での断面を示す。次いで図２（ｄ）においてレジストを塗布し、後に抵抗体を形成する領域１１を開口するようにレジストパターン７を形成する。このときレジストパターン７の膜厚は抵抗体２の膜厚の５倍から１００倍程度と十分厚くする。
【００１４】
次に図１（ｆ）において、バリアメタル電極９表面を活性化するために５０Å〜２００Å程度のスパッタエッチを行なってから、抵抗体２となる薄膜をスパッタ法によりＳｉＣｒを５０〜１００Å程度成膜する。抵抗体を形成する領域１１に成膜されたＳｉＣｒは絶縁膜１とバリアメタル電極９上に堆積し、それ以外の領域ではレジストパターン７の上に堆積する。なお、抵抗体としてＳｉＣｒを用いたが、Ｐｏｌｙ−Ｓｉ、或いはａ−Ｓｉ、或いはＳｉＣｒ、或いはＳｉＣｒＮであっても良い。また、これらを積層したものであっても良い。
【００１５】
次に有機剥離液に浸漬するとレジストパターン７とともにレジストパターン７上の薄膜はリフトオフされ半導体基板から剥離され、図１（ｇ）の断面を示す。このときの平面図を図３（ａ）に示す。半導体基板上の絶縁膜１の上に２本の電極が離間して平行に並べられている。電極の先端領域は単層のバリアメタル電極９であり、先端領域以外はバリアメタル膜とアルミ金属膜が積層するアルミ電極１０となっている。２本のバリアメタル電極９を接続するように抵抗体２が設けられ、抵抗体２の両端はバリアメタル電極９上にあって、バリアメタル電極９と電気的に接続されている。図１（ｆ）に戻って、抵抗体２とバリアメタル電極９との接合部の段差は９００Å未満であり、段差部での断線を回避することが可能となる。
【００１６】
上記の説明において、抵抗体はアルミ電極の先端領域に形成したが、アルミ電極の中間の一部領域においても同様に抵抗体を形成することができることはいうまでもない。この場合は、図３（ｂ）に示す平面図のようになる。
【符号の説明】
【００１７】
１ 絶縁膜
２ 抵抗体
３ 層間絶縁膜
４ バリアメタル膜
５ アルミ金属膜
６ レジストパターン
７ レジストパターン
８ レジスト開口領域
９ バリアメタル電極
１０ アルミ電極（積層電極）
１１ 抵抗体を形成する領域
１００ 本発明の実施例に係る抵抗素子
【技術分野】
【０００１】
本発明は、半導体装置の製造方法で、特に膜厚が薄い抵抗体をもつ抵抗素子の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路において用いられる抵抗素子を製造するには、抵抗体の膜厚が厚い場合は、これまで、図４（ａ）〜図４（ｅ）に一例を示す製造方法を採っていた。即ち、まず図４（ａ）に示すように絶縁膜１上に抵抗体２を所望の形状に加工する。次に図４（ｂ）に示すように層間絶縁膜３を堆積させ、層間絶縁膜３にエッチングによりコンタクトホールを開ける。次に図４（ｃ）に示すようにバリアメタル膜４をスパッタで成膜する。次に図４（ｄ）に示すようにバリアメタル膜４上に、アルミ金属膜５をスパッタ成膜法で成膜する。次に図４（ｅ）に示すようにアルミ金属膜５上にレジストパターンを形成後、バリアメタル膜４と金属膜５を同時にエッチングし、その後レジストを除去することにより、アルミ電極１０を形成して抵抗体２の両端に電極を有する抵抗素子を形成することができる。この方法の問題点は、抵抗体２の膜厚が薄い場合、図４（ｅ）の工程におけるエッチングによるコンタクト開孔を実行する際に、抵抗体２を貫通してしまい、アルミ電極１０と抵抗体２の接触面積が小さくなってしまうことである。
【０００３】
そこで抵抗体の膜厚が薄い場合には、図５の様な製造方法が考えられた。まず図５（ａ）において絶縁膜１上にバリアメタル膜４をスパッタ成膜する。次に図５（ｂ）においてバリアメタル膜４の上にアルミ金属膜５をスパッタ成膜する。次に図５（ｃ）においてアルミ金属膜５上にレジストパターン形成し、エッチングによりバリアメタル４と金属５を所望の形状に残し、レジストを剥離することでアルミ電極１０を形成する。次に図５（ｄ）においてレジスト６をパターン形成する。次に図５（ｅ）においてスパッタ成膜法により抵抗体２を成膜させる。次にレジスト６を剥離除去することにより、図５（ｆ）のように抵抗体２が電極配線として接続された抵抗素子を得ることができる。図５の様な方法であれば、エッチングによりコンタクトホールを形成せずに電極が接続された抵抗体を得ることができる。（例えば、特許文献１参照）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２１３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記図５により説明した半導体装置においては、配線となる金属の膜厚が厚く、金属の角の部分で抵抗体に応力がかかり、以降の熱工程、或は高温バイアス試験などで断線する恐れがある。
【課題を解決するための手段】
【０００６】
上記課題を解決するたに、本発明に係る半導体装置の製造工程では、抵抗体の電極配線を膜厚の薄いバリアメタルにする。
【発明の効果】
【０００７】
抵抗体の電極を膜厚の薄いバリアメタルでとることにより、抵抗体にかかる応力を減らし、断線の恐れのない、信頼性の高い抵抗素子をつくることができる。また、金属配線とＳｉ基板のコンタクトをとるためにもともと必要なバリアメタルを利用することにより、コストを抑えて目的の抵抗素子をつくることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の製造方法の実施例に係る断面図
【図２】この発明の製造方法の実施例に係る平面図
【図３】この発明の製造方法の実施例に係る平面図
【図４】従来の製造方法に係る断面図
【図５】従来の製造方法に係る断面図
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための最良の形態について、図面に基づいて説明する。
図１（ａ）〜（ｆ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。図２（ａ）〜（ｄ）は本発明の実施形態に係る半導体装置の製造工程を示す平面図、そして、図３は、本発明の実施形態に係る半導体装置の平面図である。図１（ａ）において、半導体基板の上に、例えば熱酸化膜やＴＥＯＳなどの絶縁膜１を形成し、その上にバリアメタル膜４として例えばＴｉとＴｉＮの積層膜を、スパッタ成膜法を用いて例えばＴｉを３００ÅとＴｉＮを６００Å成膜する。なお、バリアメタル膜はＴｉやＴｉＷであっても良い。
【００１０】
次に図１（ｂ）において、バリアメタル膜４上に、アルミ金属膜５として例えばＡｌ−Ｓｉ−Ｃｕを例えばスパッタ成膜法を用いて５０００Å成膜する。次に図１（ｃ）のように、アルミ金属膜５上にフォトリソグラフィーによりレジストパターンを形成し、例えばＣｌ系のガスを用いたプラズマエッチング装置で、アルミ金属膜５とバリアメタル膜４を連続してエッチングし、次いでレジストを剥離することでバリアメタル膜とアルミ金属膜を積層したアルミ電極１０を形成する。
【００１１】
次に図２（ａ）に示すように、２本のアルミ電極１０の先端領域以外をレジストパターン６で覆う。ここでは、２本のアルミ電極１０の先端部を含む領域にレジスト開口領域８を設けており、レジスト開口領域８にはバリアメタル膜とアルミ金属膜の積層からなるアルミ電極１０の先端領域が露出している。
【００１２】
次に、レジストパターン６をマスクとしてアルミ電極１０の上層のアルミ金属膜を選択的に除去する。一例であるが、エッチャントとしてリン酸系エッチング液を用いてエッチングを行なうことでバリアメタル膜をエッチングすることなくアルミ金属膜を選択的に除去することができる。ここで、アルミ金属膜がＡｌ−Ｓｉ−Ｃｕの場合、ウェットエッチングだけではバリアメタル電極１１上にシリコン残渣が残る可能性があるが、シリコン残渣をドライエッチングすることで簡単に除去することができる。アルミ金属膜がＡｌ−Ｃｕの場合はウェットエッチングだけで容易にバリアメタル電極９が露出する。（図２（ｂ））。
【００１３】
レジストパターン６を剥離した後は図２（ｃ）のようにアルミ電極１０の先端領域がバリアメタル電極である電極が形成される。このときの断面図が図１（ｄ）に相当し、これは２本のバリアメタル電極９を結ぶ線での断面を示す。次いで図２（ｄ）においてレジストを塗布し、後に抵抗体を形成する領域１１を開口するようにレジストパターン７を形成する。このときレジストパターン７の膜厚は抵抗体２の膜厚の５倍から１００倍程度と十分厚くする。
【００１４】
次に図１（ｆ）において、バリアメタル電極９表面を活性化するために５０Å〜２００Å程度のスパッタエッチを行なってから、抵抗体２となる薄膜をスパッタ法によりＳｉＣｒを５０〜１００Å程度成膜する。抵抗体を形成する領域１１に成膜されたＳｉＣｒは絶縁膜１とバリアメタル電極９上に堆積し、それ以外の領域ではレジストパターン７の上に堆積する。なお、抵抗体としてＳｉＣｒを用いたが、Ｐｏｌｙ−Ｓｉ、或いはａ−Ｓｉ、或いはＳｉＣｒ、或いはＳｉＣｒＮであっても良い。また、これらを積層したものであっても良い。
【００１５】
次に有機剥離液に浸漬するとレジストパターン７とともにレジストパターン７上の薄膜はリフトオフされ半導体基板から剥離され、図１（ｇ）の断面を示す。このときの平面図を図３（ａ）に示す。半導体基板上の絶縁膜１の上に２本の電極が離間して平行に並べられている。電極の先端領域は単層のバリアメタル電極９であり、先端領域以外はバリアメタル膜とアルミ金属膜が積層するアルミ電極１０となっている。２本のバリアメタル電極９を接続するように抵抗体２が設けられ、抵抗体２の両端はバリアメタル電極９上にあって、バリアメタル電極９と電気的に接続されている。図１（ｆ）に戻って、抵抗体２とバリアメタル電極９との接合部の段差は９００Å未満であり、段差部での断線を回避することが可能となる。
【００１６】
上記の説明において、抵抗体はアルミ電極の先端領域に形成したが、アルミ電極の中間の一部領域においても同様に抵抗体を形成することができることはいうまでもない。この場合は、図３（ｂ）に示す平面図のようになる。
【符号の説明】
【００１７】
１ 絶縁膜
２ 抵抗体
３ 層間絶縁膜
４ バリアメタル膜
５ アルミ金属膜
６ レジストパターン
７ レジストパターン
８ レジスト開口領域
９ バリアメタル電極
１０ アルミ電極（積層電極）
１１ 抵抗体を形成する領域
１００ 本発明の実施例に係る抵抗素子
【特許請求の範囲】
【請求項１】
抵抗体を有する半導体装置の製造方法であって、
半導体基板上の絶縁膜の上にバリアメタル膜とアルミ金属膜を形成する工程と、
前記バリアメタル膜とアルミ金属膜をパターニングして並列する２本のアルミ電極を形成する工程と、
前記アルミ電極の一部領域のアルミ金属膜を選択的に除去してバリアメタル電極とする工程と、
離間する２本のバリアメタル電極の間に電気的に接続するように抵抗体を形成する工程と、
からなることを特徴とする半導体装置の製造方法。
【請求項２】
前記抵抗体を形成する工程は、
離間する２本のバリアメタル電極の間にレジストにて開口領域を形成する工程と、
前記バリアメタル電極をスパッタエッチする工程と、
抵抗体となる薄膜を堆積する工程と、
前記レジスト開口領域以外の領域の前記薄膜をリフトオフする工程と、
からなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記レジストの膜厚が、前記抵抗体となる薄膜の膜厚の５倍から１００倍であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記アルミ金属膜の選択的除去は、リン酸を含む湿式エッチングを用いて行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記バリアメタル膜がＴｉ、或いはＴｉとＴｉＮの積層膜、或いはＴｉＷであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記抵抗体が、Ｐｏｌｙ−Ｓｉ、或いはａ−Ｓｉ、或いはＳｉＣｒ、或いはＳｉＣｒＮ、であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１】
抵抗体を有する半導体装置の製造方法であって、
半導体基板上の絶縁膜の上にバリアメタル膜とアルミ金属膜を形成する工程と、
前記バリアメタル膜とアルミ金属膜をパターニングして並列する２本のアルミ電極を形成する工程と、
前記アルミ電極の一部領域のアルミ金属膜を選択的に除去してバリアメタル電極とする工程と、
離間する２本のバリアメタル電極の間に電気的に接続するように抵抗体を形成する工程と、
からなることを特徴とする半導体装置の製造方法。
【請求項２】
前記抵抗体を形成する工程は、
離間する２本のバリアメタル電極の間にレジストにて開口領域を形成する工程と、
前記バリアメタル電極をスパッタエッチする工程と、
抵抗体となる薄膜を堆積する工程と、
前記レジスト開口領域以外の領域の前記薄膜をリフトオフする工程と、
からなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記レジストの膜厚が、前記抵抗体となる薄膜の膜厚の５倍から１００倍であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記アルミ金属膜の選択的除去は、リン酸を含む湿式エッチングを用いて行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記バリアメタル膜がＴｉ、或いはＴｉとＴｉＮの積層膜、或いはＴｉＷであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記抵抗体が、Ｐｏｌｙ−Ｓｉ、或いはａ−Ｓｉ、或いはＳｉＣｒ、或いはＳｉＣｒＮ、であることを特徴とする請求項１記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１８６２２７（Ｐ２０１２−１８６２２７Ａ）
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願番号】特願２０１１−４６８０７（Ｐ２０１１−４６８０７）
【出願日】平成２３年３月３日（２０１１．３．３）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願日】平成２３年３月３日（２０１１．３．３）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]