半導体装置の製造方法
【課題】ＣＭＰ法により、金属膜を研磨して、層間絶縁膜に設けられた開口部内に導体パターンを形成する際、リセス、ディッシング、及びエロージョンを抑制可能な半導体装置の製造方法を提供する。
【解決手段】ＣＭＰ法により、層間絶縁膜１４の上面よりも上方に形成された金属膜１９及びバリア膜１８を除去することで、開口部内に、バリア膜１８及び金属膜１９よりなる導体パターンを形成する研磨工程と、を有し、該研磨工程では、層間絶縁膜１４の上面が露出する前に、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことで、導体パターンを形成する。
【解決手段】ＣＭＰ法により、層間絶縁膜１４の上面よりも上方に形成された金属膜１９及びバリア膜１８を除去することで、開口部内に、バリア膜１８及び金属膜１９よりなる導体パターンを形成する研磨工程と、を有し、該研磨工程では、層間絶縁膜１４の上面が露出する前に、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことで、導体パターンを形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に設けられた層間絶縁膜に開口部（溝、或いはコンタクト孔）の内面を覆うバリア膜を成膜し、次いで、バリア膜を介して、開口部を埋め込む金属膜を形成し、その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、開口部以外の部分に形成された余分なバリア膜及び金属膜を研磨除去することで、開口部を埋め込むバリア膜及び金属膜よりなる導体パターン（配線、或いはコンタクトプラグ）を形成することが行なわれている。
【０００３】
また、従来、上記方法により導体パターンを形成する際、ＣＭＰ処理を２段階以上に分けて行うことが行なわれている（例えば、特許文献１参照）。
例えば、２段階に分けてＣＭＰ処理を行なう場合、第１段階として、層間絶縁膜の研磨レートよりも金属膜の研磨レートが大きい条件を用いて研磨を行う。次いで、層間絶縁膜の上面、或いは層間絶縁膜の上面に形成されたバリア膜が露出した段階で、金属膜の研磨レートと層間絶縁膜の研磨レートとの差の小さい条件を用いて、第２段階の研磨を行なう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３０６８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、層間絶縁膜の研磨レートよりも金属膜の研磨レートが大きい条件を用いて上記第１段階のＣＭＰ処理を行なった場合、層間絶縁膜の上面、或いは、層間絶縁膜の上面に形成されたバリア膜が露出した時点で、開口部に埋め込まれた金属膜が過剰に研磨されてしまうため、リセスが発生してしまうという問題があった。また、開口部のうち、幅或いは径が大きい部分では、ディッシングが発生しやすいという問題があった。
【０００６】
さらに、開口部がコンタクト孔であって、該コンタクト孔に形成されたコンタクトプラグの密度が高い領域では、エロージョンが発生しやすいという問題があった。
また、今後、半導体装置を構成する素子（例えば、トランジスタ素子）の微細化がさらに進展した際、コンタクトプラグの面内密度が高い部分では、上記エロージョンの問題が顕著となる。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、層間絶縁膜に開口部を形成する工程と、前記開口部を埋め込む厚さとされた金属膜を形成する工程と、ＣＭＰ法により、前記層間絶縁膜の上面よりも上方に形成された前記金属膜を研磨除去することで、前記開口部内に導体パターンを形成する研磨工程と、を有し、前記研磨工程では、前記層間絶縁膜の上面が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明の半導体装置の製造方法によれば、ＣＭＰ法により、層間絶縁膜の上面よりも上方に形成された金属膜を研磨除去することで、層間絶縁膜に形成された開口部内に導体パターンを形成する研磨工程において、層間絶縁膜の上面が露出する前に、金属膜の研磨レートと層間絶縁膜の研磨レートとの差が小さい条件を用いて研磨を行なうことで、層間絶縁膜の上面が露出された際、開口部内に形成された金属膜、及び金属膜が形成された開口部が密集した領域が過剰に研磨されることを抑制可能となる。これにより、リセス、ディッシング、及びエロージョンを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その４）であり、研磨工程の第１段階を説明するための図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その５）であり、研磨工程の第２段階を説明するための図である。
【図６】本実施の形態で使用する研磨布の構成を説明するための断面図である。
【図７】本発明の第１の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その５）であり、研磨工程の第１段階を説明するための図である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その６）であり、研磨工程の第２段階を説明するための図である。
【図１４】本発明の第２の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１１】
（第１の実施の形態）
図１〜図５は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。また、図４は、研磨工程の第１段階を説明するための図であり、図５は、研磨工程の第２段階を説明するための図である。
【００１２】
図１〜図５を参照して、第１の実施の形態の半導体装置１０（図５参照）の製造方法について説明する。
始めに、図１に示す工程では、半導体基板１１に、不純物拡散層１３を構成要素として含むトランジスタ素子（図示せず）を形成する。半導体基板１１としては、例えば、シリコン基板を用いる。また、不純物拡散層１３は、半導体基板１１とは異なる導電型の不純物を半導体基板１１の表面１１ａにイオン注入することで形成する。
【００１３】
次いで、半導体基板１１の表面１１ａ、及び不純物拡散層１３の上面１３ａを覆うように、層間絶縁膜１４を形成する。具体的には、層間絶縁膜１４は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。また、層間絶縁膜１４としては、例えば、シリコン酸化膜（ＳｉＯ２膜）を用いることができる。
【００１４】
次いで、図２に示す工程では、層間絶縁膜１４に、不純物拡散層１３の上面１３ａを露出する開口部としてコンタクト孔１６を複数形成する。
具体的には、層間絶縁膜１４の上面１４ａに、コンタクト孔１６の形成領域に対応する層間絶縁膜１４の上面１４ａを露出する複数の開口孔（図示せず）を有したフォトレジスト（図示せず）を形成する。次いで、該フォトレジストをマスクとする異方性エッチング（例えば、ドライエッチング）により、層間絶縁膜１４をエッチングすることで、複数のコンタクト孔１６を形成する。フォトレジスト（図示せず）は、複数のコンタクト孔１６を形成後に除去する。
【００１５】
次いで、図３に示す工程では、層間絶縁膜１４の上面１４ａ、及びコンタクト孔１６の内面（コンタクト孔１６から露出された不純物拡散層１３の上面１３ａを含む）を覆うバリア膜１８を形成する。
具体的には、例えば、ＣＶＤ法により、バリア膜１８を形成する。バリア膜１８は、金属膜１９がタングステン膜（Ｗ膜）の場合、例えば、Ｔｉ膜と、ＴｉＮ膜と、を順次積層させたＴｉ／ＴｉＮ積層膜を用いることができる。
【００１６】
次いで、バリア膜１８の表面１８ａに、複数のコンタクト孔１６を埋め込む厚さとされた金属膜１９を形成する。具体的には、例えば、ＣＶＤ法により、金属膜１９としてタングステン膜を形成する。
【００１７】
次いで、図４に示す工程では、研磨工程の第１段階として、層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件を用いて、ＣＭＰ法により、層間絶縁膜１４の上面１４ａに形成されたバリア膜１８の表面１８ａが露出されるまで、金属膜１９の研磨を行なう。
層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件は、例えば、研磨液（スラリー）に含まれる酸化剤の量を多くすることで実現できる。
【００１８】
次いで、図５に示す工程では、研磨工程の第２段階として、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件（言い換えれば、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとが略等しくなる研磨条件）を用いて、ＣＭＰ法により、層間絶縁膜１４の上面１４ａに形成されたバリア膜１８を研磨除去し、コンタクト孔１６内にのみバリア膜１８及び金属膜１９を残存させることで、コンタクト孔１６内にバリア膜１８及び金属膜１９よりなるコンタクトプラグ２２（導体パターン）を形成する。
【００１９】
このとき、半導体基板１１の面内の全てにおいて、バリア膜１８が除去されるように、ある程度のオーバー研磨を行なう。これにより、コンタクト孔１６内に形成されたバリア膜１８及び金属膜１９と層間絶縁膜１４とが略同じ速度で研磨されるため、リセス、ディッシング、エロージョン等を抑制できる。
【００２０】
また、図５に示す工程では、金属膜１９の研磨レートを１としたときに、層間絶縁膜１４の研磨レートが１．１〜１．２程度（好ましくは、１．０８）となる条件（具体的には、研磨圧や研磨液等で調整した条件）を用いるとよい。図５に示す工程では、図４に示す工程で使用する研磨液とは、異なる研磨液を使用する。
【００２１】
図５に示す工程で使用する研磨液は、例えば、コロイダルシリカ粒子、金属膜１９を酸化させる酸化剤、及び溶媒により構成できる。また、図５に示す工程で使用する研磨液に含まれる酸化剤としては、例えば、過ヨウ素酸塩の化合物を含むものを用いるとよい。
【００２２】
また、図５に示す工程で使用する研磨液に含まれる溶媒としては、脱イオン水を用いるものを使用するとよい。さらに、図５に示す工程で使用する研磨液に含まれるコロイダルシリカ粒子は、研磨液に対して、８〜１２ｗｔ％（好ましくは、１０ｗｔ％）にするとよい。
【００２３】
図６は、本実施の形態で使用する研磨布の構成を説明するための断面図である。
図６に示すように、図５に示す工程では、ＣＭＰ装置の定盤（プラテン）に貼り付けられる第１の研磨布２４（軟質パッド）と、第１の研磨布２４上に積層され、かつ第１の研磨布の硬さよりも硬い第２の研磨布２５（硬質パッド）と、を有した研磨布２３（２層パッド）を用いて研磨を行うとよい。
【００２４】
例えば、金属膜１９としてタングステン膜を用い、第２の研磨布２５単層で研磨を行った場合、コンタクト孔１６の密度が７０％程度の箇所でのエロージョンが４０ｎｍ以下となる。
また、金属膜１９としてタングステン膜を用い、第１の研磨布２４単層で研磨を行った場合、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい条件を用いたとしても、研磨対象の表面形状に追従するため、エロージョンは１００ｎｍと大きくなる。
【００２５】
また、金属膜１９としてタングステン膜を用い、第２の研磨布２５単層で研磨を行った場合、リセス及びディッシングは、４ｎｍ以下であり、第１の研磨布２４単層で研磨を行った場合、リセス及びディッシングは、１５ｎｍ以上でとなる。また、タングステン膜にシームが存在する場合、第１の研磨布２４単層では、リセスが加速されてしまう。
そこで、上記説明したように、第１の研磨布２４（軟質パッド）と、第１の研磨布２４上に積層され、かつ第１の研磨布の硬さよりも硬い第２の研磨布２５（硬質パッド）と、を有した研磨布２３（２層パッド）を用いて研磨を行うとよい。
【００２６】
なお、実際の半導体装置１０は、図５に示す工程の後に、層間絶縁膜、ビア、及び配線等（全て図示せず）を必要に応じて形成することで製造される。
【００２７】
第１の実施の形態の半導体装置の製造方法によれば、研磨工程の第１段階として、ＣＭＰ法により、層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件を用いて金属膜１９の研磨を行ない、次いで、層間絶縁膜１４の上面１４ａ、または層間絶縁膜１４の上面１４ａに形成されたバリア膜１８が露出する前に、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件を用いた研磨により、コンタクト孔１６内に、バリア膜１８及び金属膜１９よりなるコンタクトプラグ２２を形成することで、層間絶縁膜の１４の上面１４ａが露出された際、コンタクト孔１６内に形成された金属膜１９、及び金属膜１９が形成されたコンタクトホール１６が密集した領域が過剰に研磨されることを抑制可能となるので、リセス、ディッシング、及びエロージョンを抑制することができる。
【００２８】
また、層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件を用いて、金属膜１９の研磨を行なうことで、金属膜１９の研磨時間を短くすることが可能となるので、研磨工程におけるスループットを向上できる。
【００２９】
さらに、第１の実施の形態で説明したコンタクトプラグ２２の形成方法（具体的には、研磨工程）を用いて、不純物拡散層１３の上面１３ａと接触し、かつタングステン膜よりなるコンタクトプラグ２２を形成することは、トランジスタ素子（図示せず）が微細化された半導体装置１０に有効である。
【００３０】
なお、第１の実施の形態では、コンタクトプラグ２２の一例として、不純物拡散層１３の上面１３ａと接触するコンタクトプラグを形成する場合について説明したが、第１の実施の形態で説明したコンタクトプラグ２２の形成方法は、図５に示す構造体の上方に形成されるコンタクトプラグ（図示せず）にも適用可能である。
【００３１】
また、第１の実施の形態では、金属膜１９の一例として、タングステン膜を用いた場合を例に挙げて説明したが、本発明は、タングステン膜以外の金属膜１９、具体的には、銅（Ｃｕ）膜やアルミニウム合金膜（例えば、Ａｌ−Ｓｉ−Ｃｕ膜）等にも適用可能である。
【００３２】
図７は、本発明の第１の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【００３３】
先に説明した図４に示す工程では、層間絶縁膜１４の上面１４ａに形成されたバリア膜１８の表面１８ａが露出されるまで、第１段階の研磨を行なう場合を例に挙げて説明したが、図７に示すように、第１段階の研磨は、バリア膜１８の表面１８ａが露出される前の状態、つまり、第１段階の研磨終了後の研磨面全体が金属膜１９の状態で終了させてもよい。
この場合、残存する金属膜１９を研磨するところから、第２段階の研磨を開始し、該第２段階の研磨は、層間絶縁膜１４の上面１４ａが露出されるまで行なう。
【００３４】
次に、図３及び図５を参照して、本発明の第１の実施の形態の他の変形例に係る半導体装置１０の製造方法について説明する。
第１の実施の形態の変形例に係る半導体装置の製造方法では、先に説明した図３に示す工程後に、図５で説明した金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことで、図５に示す複数のコンタクトプラグ２２を形成する以外は、第１の実施の形態の半導体装置１０の製造方法と同様な手法により行なわれる。
【００３５】
つまり、第１の実施の形態の変形例に係る半導体装置１０の製造方法では、１つの研磨条件のみを用いた研磨により、複数のコンタクトプラグ２２を形成する。
このとき、層間絶縁膜の１４の上面１４ａに形成されたバリア膜１８及び金属膜１９が除去されたかどうか判断するために、終点検出器（エンドポイント検知器）を用いるとよい。
【００３６】
上記終点検出器としては、例えば、金属膜１９及びバリア膜１８から層間絶縁膜１４が露出することで抵抗値が変化することを利用した渦電流方式の終点検出器、金属膜１９及びバリア膜１８から層間絶縁膜１４が露出することで摩擦係数が変化することを利用したトルク式終点検出器、及び研磨時間の経過と共に波長が変わることを利用した光学式終点検出器等を用いることができる。
【００３７】
また、第１の実施の形態の変形例に係る半導体装置１０の製造方法の研磨工程では、層間絶縁膜１４の上面１４ａが露出した後は、層間絶縁膜１４と金属膜１９とが同じ速度で研磨が進行するので、上記終点検出器により研磨の終点を検出した後の研磨（半導体基板１１の面内ばらつきを考慮して行うオーバー研磨）は、コンタクトプラグ２２の深さが所望の深さとなるように、時間管理で行なうとよい。
【００３８】
第１の実施の形態の変形例の半導体装置１０の製造方法によれば、コンタクト孔１６内に、バリア膜１８及び金属膜１９よりなるコンタクトプラグ２２を形成する研磨工程において、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件のみを用いて、金属膜１９、バリア膜１８、及び層間絶縁膜１４を研磨して、コンタクト孔１６内にバリア膜１８及び金属膜１９よりなるコンタクトプラグ２２を形成することにより、研磨工程を２段階に分ける必要がなくなるので、半導体装置１０の製造工程を簡略化することができる。
【００３９】
（第２の実施の形態）
図８〜図１３は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。また、図１２は、研磨工程の第１段階を説明するための図であり、図１３は、研磨工程の第２段階を説明するための図である。図８〜図１３において、図５に示す構造体と同一構成部分には、同一符号を付す。
【００４０】
主に、図８〜図１３を参照して、第２の実施の形態の半導体装置２５（図１３参照）の製造方法について説明する。
始めに、第１の実施の形態で説明した図１〜図５に示す工程と同様な処理を行なうことで、図５に示す構造体を形成する。次いで、図８に示す工程では、図５に示す構造体の上面（具体的には、層間絶縁膜１４の上面、及びコンタクトプラグ２２の上面２２ａ）を覆う第１のシリコン窒化膜２７を形成する。第１のシリコン窒化膜２７は、例えば、ＣＶＤ法により形成することができる。
【００４１】
次いで、第１のシリコン窒化膜２７の上面２７ａに、第１の層間絶縁膜２８を形成する。具体的には、ＣＶＤ法により、第１のシリコン窒化膜２７の上面２７ａにシリコン酸化膜を堆積させることで、該シリコン酸化膜よりなる第１の層間絶縁膜２８を形成する。
次いで、第１の層間絶縁膜２８の上面２８ａを覆う第２のシリコン窒化膜２９を形成する。第２のシリコン窒化膜２９は、例えば、ＣＶＤ法により形成することができる。
【００４２】
次いで、第２のシリコン窒化膜２９の上面２９ａに、後述する図１０に示すコンタクト孔３４の形成領域に対応する部分に開口部を有したフォトレジスト（図示せず）を形成する。次いで、該フォトレジスト（図示せず）をマスクとする異方性エッチング（具体的にには、ドライエッチング）により、第２のシリコン窒化膜２９を選択的にエッチングすることで、第１の層間絶縁膜２８の上面２８ａを露出する複数の開口部３０を形成する。
このとき、ドライエッチングの条件としては、シリコン窒化膜がエッチングされやすく、かつシリコン酸化膜がエッチングされにくい条件を用いる。なお、図示していないフォトレジスト（図示せず）は、複数の開口部３０を形成後に除去する。
【００４３】
次いで、図９に示す工程では、第２のシリコン窒化膜２９の上面２９ａに、複数の開口部３０を埋め込む第２の層間絶縁膜３１を形成する。具体的には、ＣＶＤ法により、第２のシリコン窒化膜２９の上面２９ａにシリコン酸化膜を堆積させることで、該シリコン酸化膜よりなる第２の層間絶縁膜３１を形成する。
【００４４】
次いで、図１０に示す工程では、図９に示す第２の層間絶縁膜３１の上面３１ａに、開口部を有したフォトレジスト（図示せず）を形成し、該フォトレジストをマスクとする異方性エッチング（具体的には、ドライエッチング）により、該開口部の下方に位置する第２の層間絶縁膜３１、及び図９に示す開口部３０の下方に位置する第１の層間絶縁膜２８を選択的にエッチングすることで、第２のシリコン窒化膜２９の上面２９ａを露出する溝３３を形成すると共に、第１のシリコン窒化膜２７の上面２７ａを露出する孔（コンタクト孔３４の一部となる図示していない孔）を形成する。
【００４５】
このときのエッチング条件としては、第１及び第２のシリコン窒化膜２７，２９に対して十分な選択比を有し、かつ第１及び第２の層間絶縁膜２８，３１を選択的にエッチング可能な条件（言い換えれば、シリコン窒化膜がエッチングされにくく、かつシリコン酸化膜がエッチングされやすい条件）を用いるとよい。
【００４６】
これにより、溝３３を形成する際のエッチングストッパー膜として第２のシリコン窒化膜２９を利用することが可能となるので、半導体基板１１面内における溝３３の深さばらつきを低減できる。
また、コンタクト孔３４の一部となる孔を形成する際のエッチングストッパー膜として第１のシリコン窒化膜２７を利用することが可能となるので、半導体基板１１面内における該孔の深さばらつきを低減できる。
【００４７】
次いで、シリコン酸化膜よりもシリコン窒化膜がエッチングされやすい条件を用いた異方性エッチング（具体的には、ドライエッチング）により、該孔の下方に残存する第１のシリコン窒化膜２７を選択的にエッチングすることで、溝３３と一体とされたコンタクト孔３４を形成する。
その後、第２の層間絶縁膜３１の上面３１ａに形成したフォトレジスト（図示せず）を除去する。
【００４８】
次いで、図１１に示す工程では、第２の層間絶縁膜３１の上面３１ａ、溝３３の内面、及びコンタクト孔３４の内面（コンタクト孔３４から露出されたコンタクトプラグ２２の上面２２ａを含む）を覆うバリア膜３６を形成する。
【００４９】
具体的には、例えば、ＣＶＤ法により、バリア膜３６を形成する。バリア膜３６は、金属膜３７がタングステン膜（Ｗ膜）の場合、例えば、Ｔｉ膜と、ＴｉＮ膜と、を順次積層させたＴｉ／ＴｉＮ積層膜を用いることができる。
【００５０】
次いで、バリア膜３６の表面３６ａに、複数の溝３３及びコンタクト孔３４を埋め込む厚さとされた金属膜３７を形成する。具体的には、例えば、ＣＶＤ法により、金属膜３７としてタングステン膜を形成する。
【００５１】
次いで、図１２に示す工程では、研磨工程の第１段階として、層間絶縁膜１４の研磨レートよりも金属膜３７の研磨レートが大きい研磨条件を用いて、ＣＭＰ法により、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６の表面３６ａが露出されるまで、金属膜３７の研磨を行なう。
【００５２】
次いで、図１３に示す工程では、研磨工程の第２段階として、金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件（言い換えれば、金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとが略等しくなる研磨条件）を用いて、ＣＭＰ法により、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６を研磨除去し、溝３３及びコンタクト孔３４内にのみバリア膜３６及び金属膜３７を残存させる。
【００５３】
これにより、コンタクト孔３４に、バリア膜３６及び金属膜３７よりなり、かつコンタクトプラグ２２の上面２２ａと接続されたコンタクトプラグ３９（第２の実施の形態の導体パターンのうちの１つ）と、溝３３に、バリア膜３６及び金属膜３７よりなり、かつコンタクトプラグ３９と一体とされた配線４１（第２の実施の形態の導体パターンのうちの１つ）と、が一括形成される。これにより、第２の実施の形態の半導体装置２５が製造される。
【００５４】
このとき、半導体基板１１の面内の全てにおいて、バリア膜３６が除去されるように、ある程度のオーバー研磨を行なう。これにより、溝３３内に形成されたバリア膜３６及び金属膜３７と第２の層間絶縁膜３１とが略同じ速度で研磨されるため、リセス、ディッシング、エロージョン等を抑制できる。
【００５５】
また、図１３に示す工程では、金属膜３７の研磨レートを１としたときに、第２の層間絶縁膜３１の研磨レートが１．１〜１．２程度（好ましくは、１．０８）となる条件（具体的には、研磨圧や研磨液等で調整した条件）を用いるとよい。図１３に示す工程では、図１２に示す工程で使用する研磨液とは、異なる研磨液を使用する。
【００５６】
図１３に示す工程で使用する研磨液は、例えば、コロイダルシリカ粒子、金属膜３７を酸化させる酸化剤、及び溶媒により構成できる。また、図１３に示す工程で使用する研磨液に含まれる酸化剤としては、例えば、過ヨウ素酸塩の化合物を含むものを用いるとよい。
【００５７】
また、図１３に示す工程で使用する研磨液に含まれる溶媒としては、脱イオン水を用いるものを使用するとよい。さらに、図１３に示す工程で使用する研磨液に含まれるコロイダルシリカ粒子は、研磨液に対して、８〜１２ｗｔ％（好ましくは、１０ｗｔ％）にするとよい。
【００５８】
なお、実際の半導体装置２５は、図１３に示す工程の後に、層間絶縁膜、ビア、及び配線等（全て図示せず）を必要に応じて形成することで製造される。
【００５９】
第２の実施の形態の半導体装置の製造方法によれば、溝３３及びコンタクト孔３４の内面を覆うバリア膜３６と、バリア膜３６を介して、溝３３及びコンタクト孔３４を埋め込む金属膜３７と、を形成後、研磨工程の第１段階として、ＣＭＰ法により、第２の層間絶縁膜３１の研磨レートよりも金属膜３７の研磨レートが大きい研磨条件を用いて、バリア膜３６が露出するまで金属膜３７の研磨を行ない、次いで、第２の層間絶縁膜３１の上面３１ａに形成された金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件を用いて、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６を研磨除去することで、コンタクト孔３４内に配置され、コンタクトプラグ２２と接続されたコンタクトプラグ３９と、溝３３内に配置され、コンタクトプラグ３９と一体とされた配線４１と、を一括形成することにより、第２の層間絶縁膜３１の上面３１ａが露出した際、溝３３内に形成された金属膜３７、及び金属膜３７が形成された溝３３が密集した領域が過剰に研磨されることを抑制可能となるので、リセス、ディッシング、及びエロージョンを抑制することができる。
【００６０】
また、第２の層間絶縁膜３１の研磨レートよりも金属膜３７の研磨レートが大きい研磨条件を用いて、金属膜３７の研磨を行なうことで、金属膜３７の研磨時間を短くすることが可能となるので、研磨工程におけるスループットを向上できる。
【００６１】
なお、第２の実施の形態では、デュアルダマシン構造を例に挙げて説明したが、第２の実施の形態の半導体装置２５の製造方法は、シングルダマシン構造の配線を形成する場合にも適用可能である。
【００６２】
また、第２の実施の形態では、金属膜３７の一例として、タングステン膜を用いた場合を例に挙げて説明したが、本発明は、タングステン膜以外の金属膜３７、具体的には、銅（Ｃｕ）膜やアルミニウム合金膜（例えば、Ａｌ−Ｓｉ−Ｃｕ膜）等にも適用可能である。
【００６３】
図１４は、本発明の第２の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【００６４】
先に説明した図１２に示す工程では、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６の表面３６ａが露出されるまで、第１段階の研磨を行なう場合を例に挙げて説明したが、図１４に示すように、第１段階の研磨は、バリア膜３６の表面３６ａが露出される前の状態、つまり、第１段階の研磨終了後の研磨面全体が金属膜３７の状態で終了させてもよい。
この場合、残存する金属膜３７を研磨するところから、第２段階の研磨を開始し、該第２段階の研磨は、第２の層間絶縁膜３１の上面３１ａが露出されるまで行なう。
【００６５】
次に、図１１及び図１３を参照して、本発明の第２の実施の形態の他の変形例に係る半導体装置２５の製造方法について説明する。
第２の実施の形態の変形例に係る半導体装置２５の製造方法は、先に説明した図１１に示す工程後に、図１３で説明した金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことで、図１３に示す複数のコンタクトプラグ３９及び配線４１を形成すること以外は、第２の実施の形態の半導体装置２５の製造方法と同様な手法により行なう。
【００６６】
つまり、第２の実施の形態の変形例に係る半導体装置２５の製造方法では、１つの研磨条件のみを用いて、研磨を行うことで、複数のコンタクトプラグ３９及び配線４１を形成する。
【００６７】
第２の実施の形態の変形例の半導体装置の製造方法によれば、コンタクト孔３４及び溝３３を埋め込むバリア膜３６及び金属膜３７を研磨する研磨工程において、金属膜３３の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件のみを用いて、金属膜３３、バリア膜３４、及び第２の層間絶縁膜３１の研磨を行なうことで、コンタクトプラグ３９及び配線４１を形成することにより、研磨工程を２段階に分ける必要がなくなるので、半導体装置２５の製造工程を簡略化できる。
【００６８】
なお、第２の実施の形態では、金属膜３７の一例として、タングステン膜を用いた場合を例に挙げて説明したが、本発明は、タングステン膜以外の金属膜３７、具体的には、銅（Ｃｕ）膜やアルミニウム合金膜（例えば、Ａｌ−Ｓｉ−Ｃｕ膜）等にも適用可能である。
【００６９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００７０】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【００７１】
１０，２５…半導体基板、１１…半導体基板、１１ａ，１３ａ，１４ａ，２２ａ，２７ａ，２８ａ，２９ａ，３１ａ，４１ａ…上面、１３…不純物拡散層、１４…層間絶縁膜、１６，３４…コンタクト孔、１８，３６…バリア膜、１８ａ，３３ａ，３６a…表面、１９，３７…金属膜、２２，３９…コンタクトプラグ、２３…研磨布、２４…第１の研磨布、２５…第２の研磨布、２７…第１のシリコン窒化膜、２８…第１の層間絶縁膜、２９…第２のシリコン窒化膜、３０…開口部、３１…第１の層間絶縁膜、３３…溝、４１…配線
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に設けられた層間絶縁膜に開口部（溝、或いはコンタクト孔）の内面を覆うバリア膜を成膜し、次いで、バリア膜を介して、開口部を埋め込む金属膜を形成し、その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、開口部以外の部分に形成された余分なバリア膜及び金属膜を研磨除去することで、開口部を埋め込むバリア膜及び金属膜よりなる導体パターン（配線、或いはコンタクトプラグ）を形成することが行なわれている。
【０００３】
また、従来、上記方法により導体パターンを形成する際、ＣＭＰ処理を２段階以上に分けて行うことが行なわれている（例えば、特許文献１参照）。
例えば、２段階に分けてＣＭＰ処理を行なう場合、第１段階として、層間絶縁膜の研磨レートよりも金属膜の研磨レートが大きい条件を用いて研磨を行う。次いで、層間絶縁膜の上面、或いは層間絶縁膜の上面に形成されたバリア膜が露出した段階で、金属膜の研磨レートと層間絶縁膜の研磨レートとの差の小さい条件を用いて、第２段階の研磨を行なう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３０６８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、層間絶縁膜の研磨レートよりも金属膜の研磨レートが大きい条件を用いて上記第１段階のＣＭＰ処理を行なった場合、層間絶縁膜の上面、或いは、層間絶縁膜の上面に形成されたバリア膜が露出した時点で、開口部に埋め込まれた金属膜が過剰に研磨されてしまうため、リセスが発生してしまうという問題があった。また、開口部のうち、幅或いは径が大きい部分では、ディッシングが発生しやすいという問題があった。
【０００６】
さらに、開口部がコンタクト孔であって、該コンタクト孔に形成されたコンタクトプラグの密度が高い領域では、エロージョンが発生しやすいという問題があった。
また、今後、半導体装置を構成する素子（例えば、トランジスタ素子）の微細化がさらに進展した際、コンタクトプラグの面内密度が高い部分では、上記エロージョンの問題が顕著となる。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、層間絶縁膜に開口部を形成する工程と、前記開口部を埋め込む厚さとされた金属膜を形成する工程と、ＣＭＰ法により、前記層間絶縁膜の上面よりも上方に形成された前記金属膜を研磨除去することで、前記開口部内に導体パターンを形成する研磨工程と、を有し、前記研磨工程では、前記層間絶縁膜の上面が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明の半導体装置の製造方法によれば、ＣＭＰ法により、層間絶縁膜の上面よりも上方に形成された金属膜を研磨除去することで、層間絶縁膜に形成された開口部内に導体パターンを形成する研磨工程において、層間絶縁膜の上面が露出する前に、金属膜の研磨レートと層間絶縁膜の研磨レートとの差が小さい条件を用いて研磨を行なうことで、層間絶縁膜の上面が露出された際、開口部内に形成された金属膜、及び金属膜が形成された開口部が密集した領域が過剰に研磨されることを抑制可能となる。これにより、リセス、ディッシング、及びエロージョンを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その４）であり、研磨工程の第１段階を説明するための図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図（その５）であり、研磨工程の第２段階を説明するための図である。
【図６】本実施の形態で使用する研磨布の構成を説明するための断面図である。
【図７】本発明の第１の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その１）である。
【図９】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その２）である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その３）である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その４）である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その５）であり、研磨工程の第１段階を説明するための図である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図（その６）であり、研磨工程の第２段階を説明するための図である。
【図１４】本発明の第２の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施の形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【００１１】
（第１の実施の形態）
図１〜図５は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。また、図４は、研磨工程の第１段階を説明するための図であり、図５は、研磨工程の第２段階を説明するための図である。
【００１２】
図１〜図５を参照して、第１の実施の形態の半導体装置１０（図５参照）の製造方法について説明する。
始めに、図１に示す工程では、半導体基板１１に、不純物拡散層１３を構成要素として含むトランジスタ素子（図示せず）を形成する。半導体基板１１としては、例えば、シリコン基板を用いる。また、不純物拡散層１３は、半導体基板１１とは異なる導電型の不純物を半導体基板１１の表面１１ａにイオン注入することで形成する。
【００１３】
次いで、半導体基板１１の表面１１ａ、及び不純物拡散層１３の上面１３ａを覆うように、層間絶縁膜１４を形成する。具体的には、層間絶縁膜１４は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。また、層間絶縁膜１４としては、例えば、シリコン酸化膜（ＳｉＯ２膜）を用いることができる。
【００１４】
次いで、図２に示す工程では、層間絶縁膜１４に、不純物拡散層１３の上面１３ａを露出する開口部としてコンタクト孔１６を複数形成する。
具体的には、層間絶縁膜１４の上面１４ａに、コンタクト孔１６の形成領域に対応する層間絶縁膜１４の上面１４ａを露出する複数の開口孔（図示せず）を有したフォトレジスト（図示せず）を形成する。次いで、該フォトレジストをマスクとする異方性エッチング（例えば、ドライエッチング）により、層間絶縁膜１４をエッチングすることで、複数のコンタクト孔１６を形成する。フォトレジスト（図示せず）は、複数のコンタクト孔１６を形成後に除去する。
【００１５】
次いで、図３に示す工程では、層間絶縁膜１４の上面１４ａ、及びコンタクト孔１６の内面（コンタクト孔１６から露出された不純物拡散層１３の上面１３ａを含む）を覆うバリア膜１８を形成する。
具体的には、例えば、ＣＶＤ法により、バリア膜１８を形成する。バリア膜１８は、金属膜１９がタングステン膜（Ｗ膜）の場合、例えば、Ｔｉ膜と、ＴｉＮ膜と、を順次積層させたＴｉ／ＴｉＮ積層膜を用いることができる。
【００１６】
次いで、バリア膜１８の表面１８ａに、複数のコンタクト孔１６を埋め込む厚さとされた金属膜１９を形成する。具体的には、例えば、ＣＶＤ法により、金属膜１９としてタングステン膜を形成する。
【００１７】
次いで、図４に示す工程では、研磨工程の第１段階として、層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件を用いて、ＣＭＰ法により、層間絶縁膜１４の上面１４ａに形成されたバリア膜１８の表面１８ａが露出されるまで、金属膜１９の研磨を行なう。
層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件は、例えば、研磨液（スラリー）に含まれる酸化剤の量を多くすることで実現できる。
【００１８】
次いで、図５に示す工程では、研磨工程の第２段階として、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件（言い換えれば、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとが略等しくなる研磨条件）を用いて、ＣＭＰ法により、層間絶縁膜１４の上面１４ａに形成されたバリア膜１８を研磨除去し、コンタクト孔１６内にのみバリア膜１８及び金属膜１９を残存させることで、コンタクト孔１６内にバリア膜１８及び金属膜１９よりなるコンタクトプラグ２２（導体パターン）を形成する。
【００１９】
このとき、半導体基板１１の面内の全てにおいて、バリア膜１８が除去されるように、ある程度のオーバー研磨を行なう。これにより、コンタクト孔１６内に形成されたバリア膜１８及び金属膜１９と層間絶縁膜１４とが略同じ速度で研磨されるため、リセス、ディッシング、エロージョン等を抑制できる。
【００２０】
また、図５に示す工程では、金属膜１９の研磨レートを１としたときに、層間絶縁膜１４の研磨レートが１．１〜１．２程度（好ましくは、１．０８）となる条件（具体的には、研磨圧や研磨液等で調整した条件）を用いるとよい。図５に示す工程では、図４に示す工程で使用する研磨液とは、異なる研磨液を使用する。
【００２１】
図５に示す工程で使用する研磨液は、例えば、コロイダルシリカ粒子、金属膜１９を酸化させる酸化剤、及び溶媒により構成できる。また、図５に示す工程で使用する研磨液に含まれる酸化剤としては、例えば、過ヨウ素酸塩の化合物を含むものを用いるとよい。
【００２２】
また、図５に示す工程で使用する研磨液に含まれる溶媒としては、脱イオン水を用いるものを使用するとよい。さらに、図５に示す工程で使用する研磨液に含まれるコロイダルシリカ粒子は、研磨液に対して、８〜１２ｗｔ％（好ましくは、１０ｗｔ％）にするとよい。
【００２３】
図６は、本実施の形態で使用する研磨布の構成を説明するための断面図である。
図６に示すように、図５に示す工程では、ＣＭＰ装置の定盤（プラテン）に貼り付けられる第１の研磨布２４（軟質パッド）と、第１の研磨布２４上に積層され、かつ第１の研磨布の硬さよりも硬い第２の研磨布２５（硬質パッド）と、を有した研磨布２３（２層パッド）を用いて研磨を行うとよい。
【００２４】
例えば、金属膜１９としてタングステン膜を用い、第２の研磨布２５単層で研磨を行った場合、コンタクト孔１６の密度が７０％程度の箇所でのエロージョンが４０ｎｍ以下となる。
また、金属膜１９としてタングステン膜を用い、第１の研磨布２４単層で研磨を行った場合、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい条件を用いたとしても、研磨対象の表面形状に追従するため、エロージョンは１００ｎｍと大きくなる。
【００２５】
また、金属膜１９としてタングステン膜を用い、第２の研磨布２５単層で研磨を行った場合、リセス及びディッシングは、４ｎｍ以下であり、第１の研磨布２４単層で研磨を行った場合、リセス及びディッシングは、１５ｎｍ以上でとなる。また、タングステン膜にシームが存在する場合、第１の研磨布２４単層では、リセスが加速されてしまう。
そこで、上記説明したように、第１の研磨布２４（軟質パッド）と、第１の研磨布２４上に積層され、かつ第１の研磨布の硬さよりも硬い第２の研磨布２５（硬質パッド）と、を有した研磨布２３（２層パッド）を用いて研磨を行うとよい。
【００２６】
なお、実際の半導体装置１０は、図５に示す工程の後に、層間絶縁膜、ビア、及び配線等（全て図示せず）を必要に応じて形成することで製造される。
【００２７】
第１の実施の形態の半導体装置の製造方法によれば、研磨工程の第１段階として、ＣＭＰ法により、層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件を用いて金属膜１９の研磨を行ない、次いで、層間絶縁膜１４の上面１４ａ、または層間絶縁膜１４の上面１４ａに形成されたバリア膜１８が露出する前に、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件を用いた研磨により、コンタクト孔１６内に、バリア膜１８及び金属膜１９よりなるコンタクトプラグ２２を形成することで、層間絶縁膜の１４の上面１４ａが露出された際、コンタクト孔１６内に形成された金属膜１９、及び金属膜１９が形成されたコンタクトホール１６が密集した領域が過剰に研磨されることを抑制可能となるので、リセス、ディッシング、及びエロージョンを抑制することができる。
【００２８】
また、層間絶縁膜１４の研磨レートよりも金属膜１９の研磨レートが大きい研磨条件を用いて、金属膜１９の研磨を行なうことで、金属膜１９の研磨時間を短くすることが可能となるので、研磨工程におけるスループットを向上できる。
【００２９】
さらに、第１の実施の形態で説明したコンタクトプラグ２２の形成方法（具体的には、研磨工程）を用いて、不純物拡散層１３の上面１３ａと接触し、かつタングステン膜よりなるコンタクトプラグ２２を形成することは、トランジスタ素子（図示せず）が微細化された半導体装置１０に有効である。
【００３０】
なお、第１の実施の形態では、コンタクトプラグ２２の一例として、不純物拡散層１３の上面１３ａと接触するコンタクトプラグを形成する場合について説明したが、第１の実施の形態で説明したコンタクトプラグ２２の形成方法は、図５に示す構造体の上方に形成されるコンタクトプラグ（図示せず）にも適用可能である。
【００３１】
また、第１の実施の形態では、金属膜１９の一例として、タングステン膜を用いた場合を例に挙げて説明したが、本発明は、タングステン膜以外の金属膜１９、具体的には、銅（Ｃｕ）膜やアルミニウム合金膜（例えば、Ａｌ−Ｓｉ−Ｃｕ膜）等にも適用可能である。
【００３２】
図７は、本発明の第１の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【００３３】
先に説明した図４に示す工程では、層間絶縁膜１４の上面１４ａに形成されたバリア膜１８の表面１８ａが露出されるまで、第１段階の研磨を行なう場合を例に挙げて説明したが、図７に示すように、第１段階の研磨は、バリア膜１８の表面１８ａが露出される前の状態、つまり、第１段階の研磨終了後の研磨面全体が金属膜１９の状態で終了させてもよい。
この場合、残存する金属膜１９を研磨するところから、第２段階の研磨を開始し、該第２段階の研磨は、層間絶縁膜１４の上面１４ａが露出されるまで行なう。
【００３４】
次に、図３及び図５を参照して、本発明の第１の実施の形態の他の変形例に係る半導体装置１０の製造方法について説明する。
第１の実施の形態の変形例に係る半導体装置の製造方法では、先に説明した図３に示す工程後に、図５で説明した金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことで、図５に示す複数のコンタクトプラグ２２を形成する以外は、第１の実施の形態の半導体装置１０の製造方法と同様な手法により行なわれる。
【００３５】
つまり、第１の実施の形態の変形例に係る半導体装置１０の製造方法では、１つの研磨条件のみを用いた研磨により、複数のコンタクトプラグ２２を形成する。
このとき、層間絶縁膜の１４の上面１４ａに形成されたバリア膜１８及び金属膜１９が除去されたかどうか判断するために、終点検出器（エンドポイント検知器）を用いるとよい。
【００３６】
上記終点検出器としては、例えば、金属膜１９及びバリア膜１８から層間絶縁膜１４が露出することで抵抗値が変化することを利用した渦電流方式の終点検出器、金属膜１９及びバリア膜１８から層間絶縁膜１４が露出することで摩擦係数が変化することを利用したトルク式終点検出器、及び研磨時間の経過と共に波長が変わることを利用した光学式終点検出器等を用いることができる。
【００３７】
また、第１の実施の形態の変形例に係る半導体装置１０の製造方法の研磨工程では、層間絶縁膜１４の上面１４ａが露出した後は、層間絶縁膜１４と金属膜１９とが同じ速度で研磨が進行するので、上記終点検出器により研磨の終点を検出した後の研磨（半導体基板１１の面内ばらつきを考慮して行うオーバー研磨）は、コンタクトプラグ２２の深さが所望の深さとなるように、時間管理で行なうとよい。
【００３８】
第１の実施の形態の変形例の半導体装置１０の製造方法によれば、コンタクト孔１６内に、バリア膜１８及び金属膜１９よりなるコンタクトプラグ２２を形成する研磨工程において、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件のみを用いて、金属膜１９、バリア膜１８、及び層間絶縁膜１４を研磨して、コンタクト孔１６内にバリア膜１８及び金属膜１９よりなるコンタクトプラグ２２を形成することにより、研磨工程を２段階に分ける必要がなくなるので、半導体装置１０の製造工程を簡略化することができる。
【００３９】
（第２の実施の形態）
図８〜図１３は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。また、図１２は、研磨工程の第１段階を説明するための図であり、図１３は、研磨工程の第２段階を説明するための図である。図８〜図１３において、図５に示す構造体と同一構成部分には、同一符号を付す。
【００４０】
主に、図８〜図１３を参照して、第２の実施の形態の半導体装置２５（図１３参照）の製造方法について説明する。
始めに、第１の実施の形態で説明した図１〜図５に示す工程と同様な処理を行なうことで、図５に示す構造体を形成する。次いで、図８に示す工程では、図５に示す構造体の上面（具体的には、層間絶縁膜１４の上面、及びコンタクトプラグ２２の上面２２ａ）を覆う第１のシリコン窒化膜２７を形成する。第１のシリコン窒化膜２７は、例えば、ＣＶＤ法により形成することができる。
【００４１】
次いで、第１のシリコン窒化膜２７の上面２７ａに、第１の層間絶縁膜２８を形成する。具体的には、ＣＶＤ法により、第１のシリコン窒化膜２７の上面２７ａにシリコン酸化膜を堆積させることで、該シリコン酸化膜よりなる第１の層間絶縁膜２８を形成する。
次いで、第１の層間絶縁膜２８の上面２８ａを覆う第２のシリコン窒化膜２９を形成する。第２のシリコン窒化膜２９は、例えば、ＣＶＤ法により形成することができる。
【００４２】
次いで、第２のシリコン窒化膜２９の上面２９ａに、後述する図１０に示すコンタクト孔３４の形成領域に対応する部分に開口部を有したフォトレジスト（図示せず）を形成する。次いで、該フォトレジスト（図示せず）をマスクとする異方性エッチング（具体的にには、ドライエッチング）により、第２のシリコン窒化膜２９を選択的にエッチングすることで、第１の層間絶縁膜２８の上面２８ａを露出する複数の開口部３０を形成する。
このとき、ドライエッチングの条件としては、シリコン窒化膜がエッチングされやすく、かつシリコン酸化膜がエッチングされにくい条件を用いる。なお、図示していないフォトレジスト（図示せず）は、複数の開口部３０を形成後に除去する。
【００４３】
次いで、図９に示す工程では、第２のシリコン窒化膜２９の上面２９ａに、複数の開口部３０を埋め込む第２の層間絶縁膜３１を形成する。具体的には、ＣＶＤ法により、第２のシリコン窒化膜２９の上面２９ａにシリコン酸化膜を堆積させることで、該シリコン酸化膜よりなる第２の層間絶縁膜３１を形成する。
【００４４】
次いで、図１０に示す工程では、図９に示す第２の層間絶縁膜３１の上面３１ａに、開口部を有したフォトレジスト（図示せず）を形成し、該フォトレジストをマスクとする異方性エッチング（具体的には、ドライエッチング）により、該開口部の下方に位置する第２の層間絶縁膜３１、及び図９に示す開口部３０の下方に位置する第１の層間絶縁膜２８を選択的にエッチングすることで、第２のシリコン窒化膜２９の上面２９ａを露出する溝３３を形成すると共に、第１のシリコン窒化膜２７の上面２７ａを露出する孔（コンタクト孔３４の一部となる図示していない孔）を形成する。
【００４５】
このときのエッチング条件としては、第１及び第２のシリコン窒化膜２７，２９に対して十分な選択比を有し、かつ第１及び第２の層間絶縁膜２８，３１を選択的にエッチング可能な条件（言い換えれば、シリコン窒化膜がエッチングされにくく、かつシリコン酸化膜がエッチングされやすい条件）を用いるとよい。
【００４６】
これにより、溝３３を形成する際のエッチングストッパー膜として第２のシリコン窒化膜２９を利用することが可能となるので、半導体基板１１面内における溝３３の深さばらつきを低減できる。
また、コンタクト孔３４の一部となる孔を形成する際のエッチングストッパー膜として第１のシリコン窒化膜２７を利用することが可能となるので、半導体基板１１面内における該孔の深さばらつきを低減できる。
【００４７】
次いで、シリコン酸化膜よりもシリコン窒化膜がエッチングされやすい条件を用いた異方性エッチング（具体的には、ドライエッチング）により、該孔の下方に残存する第１のシリコン窒化膜２７を選択的にエッチングすることで、溝３３と一体とされたコンタクト孔３４を形成する。
その後、第２の層間絶縁膜３１の上面３１ａに形成したフォトレジスト（図示せず）を除去する。
【００４８】
次いで、図１１に示す工程では、第２の層間絶縁膜３１の上面３１ａ、溝３３の内面、及びコンタクト孔３４の内面（コンタクト孔３４から露出されたコンタクトプラグ２２の上面２２ａを含む）を覆うバリア膜３６を形成する。
【００４９】
具体的には、例えば、ＣＶＤ法により、バリア膜３６を形成する。バリア膜３６は、金属膜３７がタングステン膜（Ｗ膜）の場合、例えば、Ｔｉ膜と、ＴｉＮ膜と、を順次積層させたＴｉ／ＴｉＮ積層膜を用いることができる。
【００５０】
次いで、バリア膜３６の表面３６ａに、複数の溝３３及びコンタクト孔３４を埋め込む厚さとされた金属膜３７を形成する。具体的には、例えば、ＣＶＤ法により、金属膜３７としてタングステン膜を形成する。
【００５１】
次いで、図１２に示す工程では、研磨工程の第１段階として、層間絶縁膜１４の研磨レートよりも金属膜３７の研磨レートが大きい研磨条件を用いて、ＣＭＰ法により、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６の表面３６ａが露出されるまで、金属膜３７の研磨を行なう。
【００５２】
次いで、図１３に示す工程では、研磨工程の第２段階として、金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件（言い換えれば、金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとが略等しくなる研磨条件）を用いて、ＣＭＰ法により、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６を研磨除去し、溝３３及びコンタクト孔３４内にのみバリア膜３６及び金属膜３７を残存させる。
【００５３】
これにより、コンタクト孔３４に、バリア膜３６及び金属膜３７よりなり、かつコンタクトプラグ２２の上面２２ａと接続されたコンタクトプラグ３９（第２の実施の形態の導体パターンのうちの１つ）と、溝３３に、バリア膜３６及び金属膜３７よりなり、かつコンタクトプラグ３９と一体とされた配線４１（第２の実施の形態の導体パターンのうちの１つ）と、が一括形成される。これにより、第２の実施の形態の半導体装置２５が製造される。
【００５４】
このとき、半導体基板１１の面内の全てにおいて、バリア膜３６が除去されるように、ある程度のオーバー研磨を行なう。これにより、溝３３内に形成されたバリア膜３６及び金属膜３７と第２の層間絶縁膜３１とが略同じ速度で研磨されるため、リセス、ディッシング、エロージョン等を抑制できる。
【００５５】
また、図１３に示す工程では、金属膜３７の研磨レートを１としたときに、第２の層間絶縁膜３１の研磨レートが１．１〜１．２程度（好ましくは、１．０８）となる条件（具体的には、研磨圧や研磨液等で調整した条件）を用いるとよい。図１３に示す工程では、図１２に示す工程で使用する研磨液とは、異なる研磨液を使用する。
【００５６】
図１３に示す工程で使用する研磨液は、例えば、コロイダルシリカ粒子、金属膜３７を酸化させる酸化剤、及び溶媒により構成できる。また、図１３に示す工程で使用する研磨液に含まれる酸化剤としては、例えば、過ヨウ素酸塩の化合物を含むものを用いるとよい。
【００５７】
また、図１３に示す工程で使用する研磨液に含まれる溶媒としては、脱イオン水を用いるものを使用するとよい。さらに、図１３に示す工程で使用する研磨液に含まれるコロイダルシリカ粒子は、研磨液に対して、８〜１２ｗｔ％（好ましくは、１０ｗｔ％）にするとよい。
【００５８】
なお、実際の半導体装置２５は、図１３に示す工程の後に、層間絶縁膜、ビア、及び配線等（全て図示せず）を必要に応じて形成することで製造される。
【００５９】
第２の実施の形態の半導体装置の製造方法によれば、溝３３及びコンタクト孔３４の内面を覆うバリア膜３６と、バリア膜３６を介して、溝３３及びコンタクト孔３４を埋め込む金属膜３７と、を形成後、研磨工程の第１段階として、ＣＭＰ法により、第２の層間絶縁膜３１の研磨レートよりも金属膜３７の研磨レートが大きい研磨条件を用いて、バリア膜３６が露出するまで金属膜３７の研磨を行ない、次いで、第２の層間絶縁膜３１の上面３１ａに形成された金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件を用いて、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６を研磨除去することで、コンタクト孔３４内に配置され、コンタクトプラグ２２と接続されたコンタクトプラグ３９と、溝３３内に配置され、コンタクトプラグ３９と一体とされた配線４１と、を一括形成することにより、第２の層間絶縁膜３１の上面３１ａが露出した際、溝３３内に形成された金属膜３７、及び金属膜３７が形成された溝３３が密集した領域が過剰に研磨されることを抑制可能となるので、リセス、ディッシング、及びエロージョンを抑制することができる。
【００６０】
また、第２の層間絶縁膜３１の研磨レートよりも金属膜３７の研磨レートが大きい研磨条件を用いて、金属膜３７の研磨を行なうことで、金属膜３７の研磨時間を短くすることが可能となるので、研磨工程におけるスループットを向上できる。
【００６１】
なお、第２の実施の形態では、デュアルダマシン構造を例に挙げて説明したが、第２の実施の形態の半導体装置２５の製造方法は、シングルダマシン構造の配線を形成する場合にも適用可能である。
【００６２】
また、第２の実施の形態では、金属膜３７の一例として、タングステン膜を用いた場合を例に挙げて説明したが、本発明は、タングステン膜以外の金属膜３７、具体的には、銅（Ｃｕ）膜やアルミニウム合金膜（例えば、Ａｌ−Ｓｉ−Ｃｕ膜）等にも適用可能である。
【００６３】
図１４は、本発明の第２の実施の形態の変形例に係る半導体装置の製造工程を示す断面図であり、研磨工程の第１段階を説明するための図である。
【００６４】
先に説明した図１２に示す工程では、第２の層間絶縁膜３１の上面３１ａに形成されたバリア膜３６の表面３６ａが露出されるまで、第１段階の研磨を行なう場合を例に挙げて説明したが、図１４に示すように、第１段階の研磨は、バリア膜３６の表面３６ａが露出される前の状態、つまり、第１段階の研磨終了後の研磨面全体が金属膜３７の状態で終了させてもよい。
この場合、残存する金属膜３７を研磨するところから、第２段階の研磨を開始し、該第２段階の研磨は、第２の層間絶縁膜３１の上面３１ａが露出されるまで行なう。
【００６５】
次に、図１１及び図１３を参照して、本発明の第２の実施の形態の他の変形例に係る半導体装置２５の製造方法について説明する。
第２の実施の形態の変形例に係る半導体装置２５の製造方法は、先に説明した図１１に示す工程後に、図１３で説明した金属膜３７の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことで、図１３に示す複数のコンタクトプラグ３９及び配線４１を形成すること以外は、第２の実施の形態の半導体装置２５の製造方法と同様な手法により行なう。
【００６６】
つまり、第２の実施の形態の変形例に係る半導体装置２５の製造方法では、１つの研磨条件のみを用いて、研磨を行うことで、複数のコンタクトプラグ３９及び配線４１を形成する。
【００６７】
第２の実施の形態の変形例の半導体装置の製造方法によれば、コンタクト孔３４及び溝３３を埋め込むバリア膜３６及び金属膜３７を研磨する研磨工程において、金属膜３３の研磨レートと第２の層間絶縁膜３１の研磨レートとの差が小さい研磨条件のみを用いて、金属膜３３、バリア膜３４、及び第２の層間絶縁膜３１の研磨を行なうことで、コンタクトプラグ３９及び配線４１を形成することにより、研磨工程を２段階に分ける必要がなくなるので、半導体装置２５の製造工程を簡略化できる。
【００６８】
なお、第２の実施の形態では、金属膜３７の一例として、タングステン膜を用いた場合を例に挙げて説明したが、本発明は、タングステン膜以外の金属膜３７、具体的には、銅（Ｃｕ）膜やアルミニウム合金膜（例えば、Ａｌ−Ｓｉ−Ｃｕ膜）等にも適用可能である。
【００６９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００７０】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【００７１】
１０，２５…半導体基板、１１…半導体基板、１１ａ，１３ａ，１４ａ，２２ａ，２７ａ，２８ａ，２９ａ，３１ａ，４１ａ…上面、１３…不純物拡散層、１４…層間絶縁膜、１６，３４…コンタクト孔、１８，３６…バリア膜、１８ａ，３３ａ，３６a…表面、１９，３７…金属膜、２２，３９…コンタクトプラグ、２３…研磨布、２４…第１の研磨布、２５…第２の研磨布、２７…第１のシリコン窒化膜、２８…第１の層間絶縁膜、２９…第２のシリコン窒化膜、３０…開口部、３１…第１の層間絶縁膜、３３…溝、４１…配線
【特許請求の範囲】
【請求項１】
層間絶縁膜に開口部を形成する工程と、
前記開口部を埋め込む厚さとされた金属膜を形成する工程と、
ＣＭＰ法により、前記層間絶縁膜の上面よりも上方に形成された前記金属膜を研磨除去することで、前記開口部内に導体パターンを形成する研磨工程と、
を有し、
前記研磨工程では、前記層間絶縁膜の上面が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜を形成する前に、前記層間絶縁膜の上面、及び前記開口部の内面を覆うバリア膜を形成する工程を設け、
前記研磨工程では、前記層間絶縁膜の上面に形成された前記バリア膜が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記研磨工程では、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なう前に、前記層間絶縁膜の研磨レートよりも前記金属膜の研磨レートが大きい研磨条件を用いて研磨を行なうことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記研磨工程では、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記研磨工程で使用する研磨布は、第１の研磨布と、該第１の研磨布上に積層された第２の研磨布と、を有し、
前記第２の研磨布は、前記第１の研磨布の硬さよりも硬いことを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置の製造方法。
【請求項６】
前記開口部として、半導体基板の表面側に形成された不純物拡散層の上面を露出するコンタクト孔を形成し、
前記導体パターンとして、前記コンタクト孔を埋め込み、かつ前記不純物拡散層の上面と接触するコンタクトプラグを形成することを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記半導体基板の表面に形成された素子層上に、前記層間絶縁膜を形成し、
前記開口部として、溝を形成し、
前記導体パターンとして、前記溝を埋め込む配線を形成することを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体装置の製造方法。
【請求項１】
層間絶縁膜に開口部を形成する工程と、
前記開口部を埋め込む厚さとされた金属膜を形成する工程と、
ＣＭＰ法により、前記層間絶縁膜の上面よりも上方に形成された前記金属膜を研磨除去することで、前記開口部内に導体パターンを形成する研磨工程と、
を有し、
前記研磨工程では、前記層間絶縁膜の上面が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜を形成する前に、前記層間絶縁膜の上面、及び前記開口部の内面を覆うバリア膜を形成する工程を設け、
前記研磨工程では、前記層間絶縁膜の上面に形成された前記バリア膜が露出する前に、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記研磨工程では、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件を用いて研磨を行なう前に、前記層間絶縁膜の研磨レートよりも前記金属膜の研磨レートが大きい研磨条件を用いて研磨を行なうことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記研磨工程では、前記金属膜の研磨レートと前記層間絶縁膜の研磨レートとの差が小さい研磨条件のみを用いて研磨を行なうことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記研磨工程で使用する研磨布は、第１の研磨布と、該第１の研磨布上に積層された第２の研磨布と、を有し、
前記第２の研磨布は、前記第１の研磨布の硬さよりも硬いことを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置の製造方法。
【請求項６】
前記開口部として、半導体基板の表面側に形成された不純物拡散層の上面を露出するコンタクト孔を形成し、
前記導体パターンとして、前記コンタクト孔を埋め込み、かつ前記不純物拡散層の上面と接触するコンタクトプラグを形成することを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置の製造方法。
【請求項７】
前記半導体基板の表面に形成された素子層上に、前記層間絶縁膜を形成し、
前記開口部として、溝を形成し、
前記導体パターンとして、前記溝を埋め込む配線を形成することを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２５３１２１（Ｐ２０１２−２５３１２１Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２３２３１（Ｐ２０１１−１２３２３１）
【出願日】平成２３年６月１日（２０１１．６．１）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月１日（２０１１．６．１）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]