半導体装置の製造方法

【課題】半導体チップの組立工程におけるハンドリング性を向上し、しかも、半導体チップの損傷を回避する半導体装置の製造方法を提供すること。
【解決手段】ダイシングライン１６によって区画された複数の半導体チップ４を含む半導体ウエハ２を準備する第１の工程と、半導体ウエハ２に支持板１３を付着する第２の工程と、半導体ウエハ２および支持板１３をダイシングライン１６に沿って切断し、半導体チップ４および分割された支持板１３からなる積層体３を形成する第３の工程と、積層体３を配線基板１８に搭載し、積層体３の半導体チップ４および配線基板１８を電気的に接続する第４の工程とを有する半導体装置１の製造方法。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、表裏に貫通した貫通電極を有する半導体チップを回路基板上に積層配置してなる半導体装置が知られている（例えば、特許文献１参照。）。
【０００３】
この特許文献１に記載されるような貫通電極が形成された半導体チップでは、ビア加工のアスペクト比に限界があり、シリコン基板の厚みを、要求された貫通電極の配置ピッチ以下に設定する必要がある。そのため、貫通電極の配置ピッチが微細になるにつれて、シリコン基板の厚みを薄くする必要が生じていた。そして、シリコン基板の厚みが７０μｍ以下になると、半導体チップのハンドリング性に難が生じるという問題があった。
【０００４】
そこで、半導体ウエハのハンドリング性を向上する従来技術として、支持基板で被処理基板（半導体ウエハ）を支持した状態で被処理基板を処理する工程を有する基板処理方法が知られている（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３６１８４号公報
【特許文献２】特開２００７−３２４４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、特許文献２に記載の従来の基板処理方法では、限定された工程における半導体ウエハのハンドリング性については考慮されているものの、半導体ウエハのダイシング工程等を含む半導体チップの組立工程におけるハンドリング性については一切考慮されていなかった。
【０００７】
そこで、本発明は、従来の問題を解決するものであって、すなわち、本発明の目的は、半導体チップの組立工程におけるハンドリング性を向上し、しかも、半導体チップの損傷を回避する半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は、ダイシングラインによって区画された複数の半導体チップを含む半導体ウエハを準備する第１の工程と、前記半導体ウエハに支持板を付着する第２の工程と、前記半導体ウエハおよび前記支持板をダイシングラインに沿って切断し、前記半導体チップおよび分割された前記支持板からなる積層体を形成する第３の工程と、前記積層体を配線基板に搭載し、前記積層体の半導体チップおよび前記配線基板を電気的に接続する第４の工程とを有することにより、前述した課題を解決したものである。
【発明の効果】
【０００９】
本発明では、半導体ウエハのダイシング工程等を含む半導体チップの組立工程における半導体チップのハンドリング性の向上および半導体チップの損傷の回避を実現できる。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体ウエハの製造フローを模式的に示す工程図である。
【図１Ｂ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体ウエハの製造フローを模式的に示す工程図である。
【図１Ｃ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体ウエハの製造フローを模式的に示す工程図である。
【図１Ｄ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体ウエハの製造フローを模式的に示す工程図である。
【図２Ａ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップの製造フローを模式的に示す工程図である。
【図２Ｂ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップの製造フローを模式的に示す工程図である。
【図２Ｃ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップの製造フローを模式的に示す工程図である。
【図３Ａ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図３Ｂ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図３Ｃ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図３Ｄ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図３Ｅ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図４Ａ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図４Ｂ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図４Ｃ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図４Ｄ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図４Ｅ】本発明の第１実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図５Ａ】本発明の第２実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図５Ｂ】本発明の第２実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図５Ｃ】本発明の第２実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図５Ｄ】本発明の第２実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図５Ｅ】本発明の第２実施例である半導体装置の製造方法を説明する図であり、半導体装置の組立フローを模式的に示す工程図である。
【図６Ａ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップの製造フローを模式的に示す工程図である。
【図６Ｂ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップの製造フローを模式的に示す工程図である。
【図６Ｃ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップの製造フローを模式的に示す工程図である。
【図７Ａ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図７Ｂ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図７Ｃ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図７Ｄ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【図７Ｅ】本発明の第３実施例である半導体装置の製造方法を説明する図であり、支持基板付半導体チップのボンディング工程を模式的に示す工程図である。
【発明を実施するための形態】
【００１１】
以下に、具体例に沿って、本発明に係る半導体装置の製造方法を説明する。なお、本発明で用いる「表面」は、半導体ウエハの回路形成面のことを意味し、また、「裏面」は、前記表面の反対側の面のことを意味しており、配線基板や半導体装置の現実の姿勢を限定するものではない。また、以下の説明に用いる各図面は、各部を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【実施例１】
【００１２】
以下に、本発明の第１実施例である半導体装置の製造方法を図１Ａ乃至図４Ｅを用いて説明する。
【００１３】
初めに、第１実施例における半導体ウエハ２の製造フローを図１Ａ乃至図１Ｄに基づいて説明する。
【００１４】
まず、図１Ａに示すように、シリコン基板６の回路形成面（以下、表面と称する）２６には、半導体ウエハ２の個々のチップ領域毎に、所定の回路（例えばメモリ回路と電極パッド）上に、表面側バンプ電極８が形成される。表面側バンプ電極８は、例えばＣｕ等からなり、表面側バンプ電極８の外面（表面）には、Ｎｉ／Ａｕメッキ層が形成されている。また、表面側バンプ電極８の下方には、絶縁層に囲まれた導体層９が所定の深さで形成されている。この導体層９は、例えばＣｕから成る。なお、図１Ａ乃至図１Ｄの符号１６は、ダイシングラインを示している。
【００１５】
次に、図１Ｂに示すように、半導体ウエハ２は、第１接着層１２を介して、ウエハサポート部材（支持板）１１により、その表面側を保持される。このウエハサポート部材１１としては、例えばガラス基板が用いられる。また、第１接着層１２としては、例えばＵＶ硬化型アクリル系の接着材が使用される。また、第１接着層１２は、例えば２０μｍ程度の高さの表面側バンプ電極８を覆う場合には、５０μｍ程度の厚さで形成される。
このように、表面側バンプ電極８を突出形成した半導体ウエハ２の表面側と、ウエハサポート部材１１との間に、第１接着層１２を介在させることにより、表面側バンプ電極８を損傷することなく、ウエハサポート部材１１により半導体ウエハ２を良好に保持することができる。
【００１６】
次に、図１Ｃに示すように、ウエハサポート部材１１により表面側を保持された半導体ウエハ２は、バックグラインド工程に移行され、ウエハサポート部材１１に保持された状態で半導体ウエハ２の裏面を所定の厚さ、例えば５０μｍ厚まで研削し、半導体ウエハ２の裏面から導体層９を露出させると共に、半導体ウエハ２を薄型化する。
このように、ウエハサポート部材１１により、薄型化された半導体ウエハ２を保持しているため、薄型化された半導体ウエハ２の搬送等、取り扱いが容易になる。
【００１７】
次に、図１Ｄに示すように、半導体ウエハ２の裏面側（すなわち、後述する支持基板１３を搭載する半導体ウエハ２の搭載面側）から露出した導体層９上に、裏面側バンプ電極１０を形成する。この裏面側バンプ電極１０は、シリコン基板６の厚み方向において表面側バンプ電極８に対応する位置に形成される。この裏面側バンプ電極１０は、例えばＣｕからなり、裏面側バンプ電極１０の外面（表面）には、ＳｎＡｇメッキ層が形成されている。
【００１８】
以上のように、一面に複数のチップ領域と、貫通電極７を有し、第１接着層１２を介してウエハサポート部材１１により表面側を保持された半導体ウエハ２が準備される。
【００１９】
次に、第１実施例における支持基板付半導体チップ３の製造フローを図２Ａ乃至図２Ｃに基づいて説明する。
【００２０】
まず、図２Ａに示すように、ウエハサポート部材１１により表面側を保持された半導体ウエハ２は、第２接着層１４を介して、支持基板（支持板）１３により裏面側を保持される。この支持基板１３としては、例えば、シリコン基板、ガラスエポキシ基板、エポキシ樹脂基板、ＳＵＳ基板、Ａｌ基板が用いられる。また、第２接着層１４としては、例えばウエハサポート部材１１と同様に、ＵＶ硬化型アクリル系の接着材が使用される。また、第２接着層１４は、例えば２０μｍ程度の高さの裏面側バンプ電極１０を覆う場合には、５０μｍ程度の厚さで構成される。
【００２１】
次に、図２Ｂに示すように、半導体ウエハ２は、ウエハサポート部材１１のデマウント工程に移行される。このデマウント工程では、例えば、ウエハサポート部材１１の第１接着層１２に紫外線を照射し、接着力を低下させ、ウエハサポート部材１１を除去する。これにより、半導体ウエハ２の表面側を露出させる。この際、支持基板１３の第２接着層１４が、ウエハサポート部材１１の第１接着層１２への紫外線照射時に影響を受け可能性もあるため、支持基板１３の第２接着層１４として、ウエハサポート部材１１の第１接着層１２とは異なるＵＶ硬化特性を有する接着材を用いる方が好ましい。例えば、有る一定の温度以上で剥離性を発現する接着材が挙げられる。
【００２２】
次に、図２Ｃに示すように、ダイシング工程に移行され、半導体ウエハ２の裏面側に配置された支持基板１３にダイシングテープ１５を貼り付ける。このダイシング工程では、ダイシング装置（図示しない）により、半導体ウエハ２の表面側のチップ領域間のダイシングライン１６を認識し、認識されたダイシングライン１６に基づき、半導体ウエハ２の裏面側から、高速回転するダイシングブレード（図示しない）によりダイシングライン１６を切断する。このダイシングでは、支持基板１３の第２接着層１４の一部まで切断されるように調整されており、半導体ウエハ２と支持基板１３は、完全にチップ領域（半導体チップ４）毎に切断される。そして、半導体ウエハ２を表面側からダイシングライン１６を切断し、半導体ウエハ２は、個々の半導体チップ４毎に切断分離され、支持基板付半導体チップ（積層体）３が得られる。
【００２３】
このように支持基板付半導体チップ３を構成したことにより、ダイシングテープ１５からピックアップ装置（図示しない）により各半導体チップ４（支持基板付半導体チップ３）を突き上げてピックアップする際に、貫通電極７を有する半導体チップ４が支持基板１３により補強されているため、チップクラックの発生等を抑制し、良好にダイシングテープ１５から半導体チップ４（支持基板付半導体チップ３）をピックアップすることができる。また、ダイシングテープ１５に貼り付けられる面側に支持基板１３を配置していることにより、半導体チップ４（支持基板付半導体チップ３）が直接的に突き上げられることを回避するため、突き上げ時におけるチップクラックの発生をより一層低減できる。
【００２４】
次に、第１実施例における支持基板付半導体チップ３を用いたボンディング工程を図３Ａ乃至図３Ｅに基づいて説明する。
【００２５】
まず、図３Ａに示すように、支持基板付半導体チップ３が搭載される配線基板１８が準備される。この配線基板１８は、例えば０．１４ｍｍ厚のガラスエポキシ配線基板であり、マトリックス状に配置された複数の製品形成部１９を有している。配線基板１８の複数の製品形成部１９には、それぞれ所定の配線パターンが形成され、配線２２は、部分的に絶縁膜、例えばソルダーレジストで覆われている。また、製品形成部１９間は、ダイシングライン１７となる。製品形成部１９の一面側の配線２２のソルダーレジストから露出された部位には、複数の接続パッド２１が形成されている。また、製品形成部１９の他面の配線２２のソルダーレジストから露出された部位には、複数のランド２０が形成されている。そして、接続パッド２１と、接続パッド２１に対応するランド２０とは、配線基板１８の配線２２によりそれぞれ電気的に接続されている。
【００２６】
次に、図３Ｂに示すように、配線基板１８は、ボンディング工程に移行される。このボンディング工程では、例えばボンディング装置（図示しない）のボンディングツール（図示しない）により、支持基板付半導体チップ３の支持基板１３を配置した裏面側を吸着保持する。そして、配線基板１８の各製品形成部１９に、支持基板付半導体チップ３を、ボンディングツールにより高温、例えば３００℃程度で荷重を印加し、フリップチップボンディングする。これにより、図３Ｂに示すように、配線基板１８の各製品形成部１９に、支持基板付半導体チップ３が搭載され、支持基板付半導体チップ３の表面側バンプ電極８と配線基板１８の接続パッド２１とが電気的に接続される。なお、支持基板付半導体チップ３の接合は、荷重だけでなく、超音波も印加するように構成してもよい。
【００２７】
ここで、本実施例では、支持基板付半導体チップ３の裏面側バンプ電極１０にはＳｎＡｇメッキ層が形成されているが、支持基板１３を介して、ボンディングツールに保持されることで、ＳｎＡｇメッキ層の溶融温度までボンディングツールが加熱されても、裏面側バンプ電極１０のＳｎＡｇメッキがボンディングツールに付着することなく、支持基板付半導体チップ３の表面側を配線基板１８に対して良好にフリップチップボンディングすることができる。
【００２８】
次に、図３Ｃに示すように、配線基板１８に搭載された支持基板付半導体チップ３の第２接着層１４に紫外線を照射し、第２接着層１４の接着力を低下させ、個片化された支持基板１３を除去する。これにより、配線基板１８に搭載された半導体チップ４の裏面側は露出される。なお、支持基板１３の除去は、他の支持基板１３に各支持基板１３を貼り付け、一括で除去、或いは、支持基板１３を研削することで、除去するように構成してもよい。
【００２９】
次に、図３Ｄに示すように、配線基板１８上に搭載された半導体チップ４の裏面側に、２段目の支持基板付半導体チップ３をフリップチップボンディングにより搭載する。これにより、配線基板１８上に搭載された１段目の半導体チップ４の裏面上に、２段目の支持基板付半導体チップ３が搭載され、１段目の半導体チップ４の裏面側バンプ電極１０のＳｎＡｇメッキ層と２段目の支持基板付半導体チップ３の表面側バンプ電極８のＮｉ／Ａｕメッキ層とが電気的に接続される。
【００３０】
次に、図３Ｅに示すように、１段目の支持基板付半導体チップ３と同様に、２段目の支持基板付半導体チップ３の支持基板１３が除去され、配線基板１８の各製品形成部１９に、２段の半導体チップ４により構成されたチップ積層体５が形成される。
【００３１】
このように、半導体チップ４に支持基板１３を固着し、５０μｍ程度の厚さで貫通電極７を有する半導体チップ４を支持基板１３により保持するように構成したことにより、既存のボンディング装置で、５０μｍ程度の薄い半導体チップ４を、チップクラックを発生させることなく良好にハンドリングすることができ、半導体装置１の組立工程での歩留を向上させることができる。また、支持基板付半導体チップ３を配線基板１８に実装した後、支持基板１３を除去するように構成することで、貫通電極７を有する半導体チップ４を多段に積層できる。
また、半導体チップ４の裏面側に支持基板１３を設けることで、半導体チップ４の裏面側バンプ電極１０にＳｎＡｇメッキ層が形成されていても、支持基板１３を介してボンディングツール（図示しない）により保持されるため、ＳｎＡｇメッキ層の溶融温度までボンディングツールが加熱されても、裏面側バンプ電極１０のＳｎＡｇメッキがボンディングツールに付着することなく、半導体チップ４のＳｎＡｇメッキ層側を保持することができる。
【００３２】
次に、第１実施例における半導体装置１の組立フローを図４Ａ乃至図４Ｅに基づいて説明する。
【００３３】
まず、図４Ａに示すように、チップ積層体５が形成された配線基板１８は、アンダーフィル封止工程に移行される。このアンダーフィル封止工程では、ポッティング装置（図示しない）により、各チップ積層体５の端部の近傍位置にアンダーフィル材２３を供給する。供給されたアンダーフィル材２３は、毛細管現象により、積層された半導体チップ４間の隙間に充填される。そして、チップ積層体５へのアンダーフィル材２３の充填完了後、所定温度、例えば１５０℃程度でキュアすることで、アンダーフィル材２３が硬化され、図４Ａに示すように、配線基板１８上のチップ積層体５の周囲及び半導体チップ４間にアンダーフィル材２３の層が形成される。
【００３４】
次に、図４Ｂに示すように、チップ積層体５が搭載された配線基板１８は、モールド工程に移行される。このモールド工程では、配線基板１８は、トランスファモールド装置（図示しない）の上型と下型からなる成型金型（図示しない）にセットされる。成型金型の上型には複数のチップ搭載部を一括的に覆うようにキャビティが形成されており、このキャビティ内に配線基板１８上のチップ積層体５が配置される。そして、ゲート部からキャビティ内に加熱溶融された封止樹脂２４を注入し、配線基板１８のチップ積層体５の搭載面側を封止する。この封止樹脂２４としては、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。そして、配線基板１８の一面側のキャビティが封止樹脂２４で充填された状態で、所定の温度、例えば１８０℃程度でキュアすることで、封止樹脂２４が熱硬化され、図４Ｂに示すように、配線基板１８の複数の製品形成部１９を一括的に覆う封止樹脂２４の層が形成される。その後、封止樹脂２４の層が形成された配線基板１８を、所定の温度でベークすることで、封止樹脂２４が完全に硬化される。
【００３５】
このように、配線基板１８とチップ積層体５間と、チップ積層体５の半導体チップ４間とに接着部材（アンダーフィル材２３）が充填された状態で、配線基板１８上を一括的に覆う封止樹脂２４層を形成したことで、モールド時における半導体チップ４間へのボイドの発生を抑制できる。
【００３６】
次に、図４Ｃに示すように、封止樹脂２４の層が形成された配線基板１８は、ボールマウント工程に移行され、配線基板１８の他面に形成されたランド２０に、導電性の金属ボール２５、例えば半田ボールを搭載し、外部端子を形成する。このボールマウント工程では、配線基板１８上に配置された複数のランド２０に合せて、複数の吸着孔が形成されたボールマウンター（図示しない）のマウントツール（図示しない）を用いて、半田等からなる金属ボール２５をマウントツールで吸着保持し、吸着保持された金属ボール２５にフラックスを転写形成し、配線基板１８上の複数のランド２０に一括搭載する。そして、全ての製品形成部１９への金属ボール２５搭載後、配線基板１８をリフローすることで外部端子が形成される。
【００３７】
次に、図４Ｄに示すように、金属ボール２５が搭載された配線基板１８は、基板ダイシング工程に移行され、配線基板１８を切断し、個々の製品形成部１９毎に分離する。この基板ダイシング工程では、配線基板１８の封止樹脂２４の層側にダイシングテープ１５を貼着し、ダイシングテープ１５によって配線基板１８を支持する。その後、ダイシング装置（図示しない）のダイシングブレード（図示しない）により縦横に切断して、製品形成部１９毎に分離する。そして配線基板１８の切断分離後、ダイシングテープ１５からピックアップすることで、図４Ｅに示すような複数のＣｏＣ型の半導体装置１が得られる。
【実施例２】
【００３８】
次に、本発明の第２実施例である半導体装置の製造方法を図５Ａ乃至図５Ｅに基づいて説明する。
ここで、第１実施例においては、配線基板１８のアンダーフィル封止工程へ移行する際に、最上段に位置する支持基板付半導体チップ３から支持基板１３を除去したが、第２実施例においては、後述するように、最上段に位置する支持基板付半導体チップ３に支持基板１３を残存させている。そして、この事以外の構成については、前述した第１実施例の内容と全く同じであるため、その説明を省略する。
【００３９】
第２実施例である半導体装置の製造方法では、配線基板１８のアンダーフィル封止工程へ移行する際に、最上段の支持基板１３をチップ積層体５に残存させている。詳述すると、支持基板１３が絶縁部材、或いは、支持基板１３が導電材料であっても絶縁性の接着材で絶縁分離されている場合には、図５Ａに示すように、最上段に積層される支持基板付半導体チップ３に支持基板１３を残存させても何ら構わない。これにより、第１実施例における効果に加えて、配線基板１８上のチップ積層体５を補強することができ、チップ積層体５にかかる熱膨張率の差異による応力を緩和できる。また、最上段の支持基板１３の除去工程も不要となり、製造負担を低減できる。また、支持基板１３が導電材である場合、すなわち、放熱特性の高い材料から成る場合には、半導体装置１の放熱性を向上できる。
【実施例３】
【００４０】
次に、本発明の第３実施例である半導体装置の製造方法を図６Ａ乃至図７Ｅに基づいて説明する。
ここで、第１実施例においては、第２接着層１４を介して支持基板１３を半導体ウエハ２上に設けたが、第３実施例においては、後述するように、第２接着層１４を介することなく支持基板１３を半導体ウエハ２上に設けている。そして、この事に関する事以外の構成については、前述した第１実施例の内容と全く同じであるため、その説明を省略する。
【００４１】
第３実施例である半導体装置の製造方法では、図６Ａに示すように、ウエハサポート部材１１に支持された半導体ウエハ２の裏面上に、絶縁性の樹脂をスピンナー塗布により均一で所定の厚さの支持基板１３の層が形成される。次に、図６Ｂに示すように、実施例１と同様に、ウエハサポート部材１１が除去され、図６Ｃに示すように、ダイシングされて、図６Ｃに示すような支持基板付半導体チップ３が形成できる。次に、図７Ｂに示すように、実施例１と同様に、支持基板付半導体チップ３が配線基板１８に搭載される。次に、図７Ｃに示すように、バックグラインドにより支持基板１３を研削し、裏面側バンプ電極１０が露出されるまで支持基板１３を除去する。
【００４２】
このように、第３実施例においては、半導体ウエハ２に、スピンナー塗布により、絶縁樹脂からなる支持基板１３の層を形成し、支持基板付半導体チップ３を配線基板１８に実装した後、支持基板１３の層を研削して除去することで、実施例１と同様に、半導体チップ３のハンドリング性を向上できると共に、支持基板１３の層形成の際、薄化された半導体ウエハ２に面方向荷重がかからないためダメージのより少ない形成が可能である。
【００４３】
以上、本発明者によってなされた発明を上記の実施例に基づき具体的に説明したが、本発明は上記の実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４４】
例えば、上記の実施例では、半導体チップを２段に積層する場合について説明したが、３段以上に積層するように構成しても何ら構わない。
【００４５】
また、上記の実施例では、同一サイズのメモリチップを積層した場合について説明したが、異なるサイズの半導体チップを積層する場合に適用しても何ら構わない。
【００４６】
さらに、上記の実施例では、ＳｎＡｇメッキが形成された裏面側に支持基板を搭載し、ウエハサポート部材から支持基板に半導体ウエハを移し替えるように構成したが、ＳｎＡｇメッキがなく、ボンディングツールへのＳｎＡｇメッキの付着の恐れがない半導体ウエハの場合には、ウエハサポート部材を支持基板として、半導体ウエハと共に切断し、積層体を形成するように構成しても何ら構わない。
【符号の説明】
【００４７】
１・・・半導体装置
２・・・半導体ウエハ
３・・・支持基板付半導体チップ（積層体）
４・・・半導体チップ
５・・・チップ積層体
６・・・シリコン基板
７・・・貫通電極
８・・・表面側バンプ電極
９・・・導体層
１０・・・裏面側バンプ電極
１１・・・ウエハサポート部材（支持板）
１２・・・第１接着層
１３・・・支持基板（支持板）
１４・・・第２接着層
１５・・・ダイシングテープ
１６・・・ダイシングライン
１７・・・ダイシングライン
１８・・・配線基板
１９・・・製品形成部
２０・・・ランド
２１・・・接続パッド
２２・・・配線
２３・・・アンダーフィル材
２４・・・封止樹脂
２５・・・金属ボール
２６・・・回路形成面（表面）

【特許請求の範囲】
【請求項１】
ダイシングラインによって区画された複数の半導体チップを含む半導体ウエハを準備する第１の工程と、
前記半導体ウエハに支持板を付着する第２の工程と、
前記半導体ウエハおよび前記支持板をダイシングラインに沿って切断し、前記半導体チップおよび分割された前記支持板からなる積層体を形成する第３の工程と、
前記積層体を配線基板に搭載し、前記積層体の半導体チップおよび前記配線基板を電気的に接続する第４の工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の工程において準備される前記半導体ウエハの前記支持板を付着した側の一方面には、前記半導体ウエハの外部に露出するバンプ電極が設けられており、
前記バンプ電極の外面には、ＳｎＡｇメッキ層が形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の工程において準備される前記半導体ウエハには、前記半導体ウエハの他方面側に配置されたバンプ電極と、前記半導体ウエハを貫通し前記一方面側のバンプ電極および前記他方面側のバンプ電極の間を接続する導体層とが設けられていることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第４の工程は、前記積層体を前記配線基板に搭載する工程と、前記積層体の半導体チップおよび前記配線基板を電気的に接続する工程と、前記積層体から支持板を除去する工程と、前記支持板を除去された半導体チップ上に他の積層体を搭載する工程とを含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の工程において準備される前記半導体ウエハには、前記支持板を付着した一方面とは反対側の他方面に、他の支持板が付着されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記他方面側の支持板は、第１接着層を介して前記半導体ウエハに付着され、
前記一方面側の支持板は、第２接着層を介して前記半導体ウエハに付着されることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１接着層および第２接着層は、ＵＶ硬化型の接着材からそれぞれ成り、
前記第１接着層の接着材と前記第２接着層の接着材とは、互いに異なるＵＶ硬化特性を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第３の工程において、前記支持板にダイシングテープを貼り付けた状態で、前記半導体ウエハおよび前記支持板をダイシングラインに沿って切断することを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記配線基板および前記配線基板に搭載された半導体チップをモールドする第５の工程を更に有し、
前記第５の工程において、前記配線基板に搭載された半導体チップのうち最上段に位置する半導体チップには、前記支持板が付着された状態で残されていることを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記支持板は、放熱特性の高い材料から成ることを特徴とする請求項９に記載の半導体装置の製造方法。

【図１Ａ】