半導体装置の製造方法
【課題】高い歩留まりを実現できる半導体装置の製造方法を提供する。
【解決手段】実施形態によれば、半導体装置の製造方法は、基板１１上の絶縁層１３に形成された第１の凹部１４および第１の凹部１４よりも幅が狭い第２の凹部１５に、基板１１を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜２１を形成する工程を備えている。また、前記半導体装置の製造方法は、第１の銅膜２１上に、不純物濃度が第１の銅膜２１よりも高い第２の銅膜２２を、第１の銅膜２１の形成時よりも流動性が小さい状態で形成する工程を備えている。
【解決手段】実施形態によれば、半導体装置の製造方法は、基板１１上の絶縁層１３に形成された第１の凹部１４および第１の凹部１４よりも幅が狭い第２の凹部１５に、基板１１を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜２１を形成する工程を備えている。また、前記半導体装置の製造方法は、第１の銅膜２１上に、不純物濃度が第１の銅膜２１よりも高い第２の銅膜２２を、第１の銅膜２１の形成時よりも流動性が小さい状態で形成する工程を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
銅配線の形成方法として、絶縁層に形成した配線溝に銅を埋め込むダマシン（damascene）法が知られている。配線の微細化が進むと、幅が狭くアスペクト比の高い溝や孔に銅を埋め込むことが求められる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−７０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高い歩留まりを実現できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置の製造方法は、基板上の絶縁層に形成された第１の凹部および前記第１の凹部よりも幅が狭い第２の凹部に、前記基板を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜を形成する工程を備えている。また、前記半導体装置の製造方法は、前記第１の銅膜上に、不純物濃度が前記第１の銅膜よりも高い第２の銅膜を、前記第１の銅膜の形成時よりも流動性が小さい状態で形成する工程を備えている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の製造方法を示す模式断面図。
【図２】第１実施形態の半導体装置の製造方法を示す模式断面図。
【図３】第２実施形態の半導体装置の製造方法を示す模式断面図。
【図４】スパッタ装置の模式図。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【０００８】
実施形態の半導体装置の製造方法は、絶縁層に形成された溝または孔などの凹部に銅を埋め込む工程、いわゆるダマシン法による銅配線の形成工程を有する。
【０００９】
凹部内に銅を埋め込むにあたって、電解めっき法は埋め込み性に優れる。電解めっき法は、核付層（シード層）と呼ばれる銅膜を形成した基板を陰極に用いて、めっき液中に含まれる銅イオンをシード層上に析出させる。この電解めっき法による銅の埋め込み性は、凹部に形成するシード層の被覆性に大きく依存し、シード層の被覆不良が生じると、銅の埋め込み不良（ボイド）の原因になり得る。
【００１０】
そこで、以下に説明する実施形態によれば、電解めっきにおけるシード層として機能する銅膜を、相対的に幅が異なる複数の凹部に同時に被覆性良く形成できる方法が提供される。
【００１１】
（第１実施形態）
図１（ａ）〜図２（ｄ）は、第１実施形態の半導体装置の製造方法における銅配線の形成方法を示す模式断面図である。
【００１２】
図１（ａ）に示すように、基板１１上に絶縁膜１２が形成され、さらにその絶縁膜１２上に絶縁層１３が形成される。基板１１は、例えばシリコン基板であり、図示しないトランジスタなどが形成されている。
【００１３】
絶縁膜１２は、例えば、シリコン基板表面に熱酸化法により形成されたシリコン酸化膜であり、膜厚は２０ｎｍほどである。絶縁層１３は、例えば、シリコン酸化膜よりも低誘電率のＳｉＯＣ系材料からなり、膜厚は３００ｎｍほどである。絶縁層１３は、例えば、ＣＶＤ（chemical vapor deposition）法で形成される。
【００１４】
絶縁層１３上には図示しないレジストマスクが形成され、そのレジストマスクを用いたＲＩＥ（Reactive Ion Etching）により、図１（ｂ）に示すように、絶縁層１３に第１の凹部１４と第２の凹部１５が形成される。
【００１５】
第１の凹部１４及び第２の凹部１５は、溝または孔であり、ともに深さは例えば２５０ｎｍである。第１の凹部１４の幅は例えば５００ｎｍであり、第２の凹部１５の幅は、第１の凹部１４の幅よりも狭く、例えば５０ｎｍである。
【００１６】
レジストマスクは例えばウェットプロセスで除去され、その後、図１（ｃ）に示すように、第１の凹部１４の内壁、第２の凹部１５の内壁、および絶縁層１３の上面に沿って、コンフォーマルにバリアメタル１６が形成される。バリアメタル１６は、例えば、スパッタ法により形成されたタンタル膜であり、膜厚は１５ｎｍほどである。
【００１７】
バリアメタル１６は、第１の凹部１４内及び第２の凹部１５内に埋め込まれる銅との密着性に優れ、また銅の基板１１側への拡散を防止する。なお、バリアメタル１６としては、タンタル以外にも、窒化チタン、窒化タンタル、窒化タングステンなどを用いることもできる。
【００１８】
バリアメタル１６上には、図２（ｂ）に示す、第１の銅膜２１及び第２の銅膜２２が形成される。これら第１の銅膜２１及び第２の銅膜２２は、スパッタ法により形成される。
【００１９】
図４は、第１の銅膜２１及び第２の銅膜２２を形成するスパッタ装置の一例を表す模式図である。
【００２０】
処理室５１内に、銅ターゲット５４とウェーハ１０とが対向配置される。ウェーハ１０は、第１の銅膜２１及び第２の銅膜２２の成膜対象であり、前述した図１（ｃ）に示す構造を有し、基板１１側がウェーハ支持部５２上に支持される。ウェーハ支持部５２には、基板１１を加熱可能な加熱装置５３が設けられている。あるいは、加熱装置５３は、ウェーハ支持部５２とは別に設けてもよい。
【００２１】
また、処理室５１内には、銅ターゲット５４とは別に、チタンターゲット５５が設けられている。チタンターゲット５５は、処理室５１の側壁側で、ウェーハ１０の外周方向に沿って設けられている。チタンターゲット５５は、少なくとも２つに（電気的に）分割されている。そして、ウェーハ１０の中心軸を挟んで対向するチタンターゲット５５間に放電を生起可能となっている。
【００２２】
処理室５１内には、ガス導入路５６を通じて所望のガスが導入される。また、排気路５７を通じた排気により、処理室５１内は大気から遮断された減圧雰囲気にされる。
【００２３】
上記スパッタ装置を用いて、まず図２（ａ）に示すように、第１の銅膜２１がスパッタ成膜される。このとき、銅ターゲット５４とウェーハ支持部５２間に放電を生じさせ、チタンターゲット５５間には放電を生じさせない。したがって、銅ターゲット５４からスパッタされた銅によって、放電ガスに起因する元素以外にほとんど不純物を含まない第１の銅膜２１が形成される。第１の銅膜２１におけるチタン組成比は、０．０１（atomic percent）よりも低い。
【００２４】
また、第１の銅膜２１のスパッタ成膜時、加熱装置５３によって基板１１を、銅が流動可能なリフロー温度に加熱している。このリフロー温度は、４０℃以上であり、本実施形態では約５０℃に加熱している。
【００２５】
特に、相対的に幅が狭いあるいはアスペクト比が高い第２の凹部１５の底部側に到達した銅粒子が流動して凝集することで、その底部側の銅膜被覆性が向上する。第１の銅膜２１のスパッタ成膜は、その膜厚が例えば５０ｎｍになるまで続けられる。この結果、第２の凹部１５は、ボイド（空孔）を形成することなく第１の銅膜２１で完全に埋め込まれる。
【００２６】
相対的に幅の大きな第１の凹部１４内は、第１の銅膜２１で完全に埋め込まれるに至っていない。また、幅の広い第１の凹部１４では、スパッタ時のダメージや、銅の凝集により、開口側のコーナー部１４ａで、第１の銅膜２１の被覆不良が発生しやすい傾向がある。
【００２７】
コーナー部１４ａに飛来した銅粒子は、体積のより大きな部分（絶縁層１３上面の銅および第１の凹部１４内の銅）に引っ張られて流動しやすく、コーナー部１４ａにおける銅の量が不足しやすい。コーナー部１４ａの銅が不足し、そのコーナー部１４ａでバリアメタル１６もしくは絶縁層１３が露出すると、その後の電解めっき時にコーナー部１４ａで銅が析出せず、あるいは銅膜の密着力が低下し、ボイドの原因になり得る。
【００２８】
銅膜をリフローさせずに形成するとコーナー部１４ａでの銅の流動は起きないが、微細幅の第２の凹部１５内への銅膜の埋め込み性が低下する。
【００２９】
そこで、第１実施形態では、第１の銅膜２１の形成後、図２（ｂ）に示すように、第１の銅膜２１上に、不純物濃度が第１の銅膜２１よりも高い第２の銅膜２２を形成する。
【００３０】
第２の銅膜２２は、銅とチタンとの合金膜であり、銅の凝集を抑制する不純物としてチタンを例えば０．０１（atomic percent）以上含む。
【００３１】
第２の銅膜２２の成膜時、図４に示すスパッタ装置におけるチタンターゲット５５間にも放電を起こす。これにより、銅ターゲット５４からスパッタされた銅と、チタンターゲット５５からスパッタされたチタンとの合金膜が第１の銅膜２１上に形成される。
【００３２】
第２の銅膜２２は、第１の銅膜２１のスパッタ成膜時と同じ処理室５１内で、大気開放されることなく続けてスパッタ成膜される。また、基板１１の温度は上記リフロー温度に保持されている。
【００３３】
第２の銅膜２２の膜厚は、例えば３０ｎｍにされる。前工程で第１の銅膜２１の被覆不良が生じていたコーナー部１４ａに、高い密着力で第２の銅膜２２が形成される。第２の銅膜２２の成膜時、基板温度はリフロー温度に保持されているが、第２の銅膜２２における不純物であるチタンの濃度（組成比）は第１の銅膜２１よりも高い。
【００３４】
そのため、第２の銅膜２２では銅の流動化による銅の凝集が抑えられ、第１の銅膜２１成膜時よりも流動性が小さい状態で第２の銅膜２２を形成できるので、コーナー部１４ａを確実に被覆することができる。
【００３５】
第２の銅膜２２成膜時の基板温度を第１の銅膜２１成膜時の基板温度から下げることなく、第１の銅膜２１及び第２の銅膜２２を同じ処理室５１内で続けてスパッタ成膜することができるため、高い生産性を実現できる。すなわち、第１の銅膜２１の形成後、基板温度をリフロー温度よりも低くする過程が不要であり、別の処理室にウェーハ１０を入れ替えることも不要である。
【００３６】
第２の銅膜２２の形成後、第１の銅膜２１及び第２の銅膜２２をシード層として用いた電解めっき法により、そのシード層上に図２（ｃ）に示すように第３の銅膜（銅めっき膜）２３を形成する。例えば、第３の銅膜２３は８００ｎｍの膜厚にされる。
【００３７】
第３の銅膜２３の形成後、例えばＣＭＰ（Chemical Mechanical Polishing）法により、第３の銅膜２３の上面側から少なくとも絶縁層１３に達するまで研磨して平坦化する。
【００３８】
これにより、図２（ｄ）に示すように、絶縁層１３に埋め込まれた相対的に幅の異なる第１の銅配線３１と第２の銅配線３２が形成される。
【００３９】
ここで、第１実施形態、第１比較例および第２比較例について、ボイド発生率を比較評価した。その結果を、表１に表す。
【００４０】
【表１】
【００４１】
第１実施形態では、前述したように、基板温度を銅のリフロー温度よりも高い５０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、５０ｎｍの膜厚で第１の銅膜２１をスパッタ成膜した後、３０ｎｍの膜厚で第２の銅膜２２をスパッタ成膜した。第１の銅膜２１におけるチタン組成比は０．０１（atomic percent）より低く、第２の銅膜２２におけるチタン組成比は０．０１（atomic percent）以上である。その後、第１の銅膜２１及び第２の銅膜２２をシード層とした電解めっき法により、第３の銅膜（銅めっき膜）２３を８００ｎｍの膜厚で形成した。
【００４２】
第１比較例では、基板温度を銅のリフロー温度よりも低い２０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、チタン組成比が０．０１（atomic percent）より低い銅膜を８０ｎｍの膜厚でスパッタ成膜した。その後、その銅膜をシード層とした電解めっき法により、銅めっき膜を８００ｎｍの膜厚で形成した。
【００４３】
第２比較例では、基板温度を銅のリフロー温度よりも高い５０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、チタン組成比が０．０１（atomic percent）より低い銅膜を８０ｎｍの膜厚でスパッタ成膜した。その後、その銅膜をシード層とした電解めっき法により、銅めっき膜を８００ｎｍの膜厚で形成した。
【００４４】
第１実施形態、第１比較例および第２比較例ともに、ＦＩＢ（Focused Ion Beam）によるエッチングで配線溝断面を切り出した後に、ＳＥＭ（Scanning Electron Microscope）で観察するＦＩＢ−ＳＥＭ解析でボイド（空孔）の有無を確認した。
【００４５】
幅が５００ｎｍの配線１００本と、幅が５０ｎｍの配線１００本をそれぞれ観察した。表１におけるボイド発生率は、それぞれの１００本の配線のうちボイドが確認された本数に対応する。
【００４６】
幅が５０ｎｍの配線についてのボイド発生率は、第１比較例で１００％、第２比較例及び第１実施形態で０％だった。第１比較例では、基板温度が銅のリフロー温度よりも低いため、銅の流動化が起きず、幅が５０ｎｍの配線溝が銅で完全に埋め込まれることなくその配線溝の間口が閉塞してしまった。
【００４７】
幅が５００ｎｍの配線についてのボイド発生率は、第１比較例及び第１実施形態で０％、第２比較例で７４％だった。第２比較例では、幅が５００ｎｍの配線溝の開口側のコーナー部で銅の流動化によってシード層の被覆不良が生じ、これがボイドの原因になった。
【００４８】
第１実施形態によれば、相対的に幅の異なる第１の凹部１４と第２の凹部１５とに同時に銅を埋め込むにあたって、第１の銅膜２１をリフロー温度下のスパッタ法によって形成した後、基板温度の低下ではなく、不純物添加によって流動化を抑制された第２の銅膜２２を形成する。これにより、生産性を低下させることなく、第１の凹部１４及び第２の凹部１５への銅の埋め込み性を向上させて、高い歩留まりが得られる。
【００４９】
なお、第２の銅膜２２におけるチタン濃度（組成比）を、０．０１（atomic percent）より低くした場合には銅の凝集が生じたが、０．０１（atomic percent）以上にした場合には銅の凝集が生じなかったことを実験により確認できた。したがって、第２の銅膜２２におけるチタン濃度（組成比）は、０．０１（atomic percent）以上が望ましい。
【００５０】
第１実施形態によれば、相対的にチタン濃度が低く抵抗が低い第１の銅膜２１の膜厚を、第２の銅膜２２の膜厚よりも厚くすることで、埋込銅配線全体の抵抗上昇を抑えることができる。第２の銅膜２２の膜厚は、相対的に幅が広い第１の凹部１４のコーナー部１４ａを確実に被覆できる膜厚で十分である。
【００５１】
（第２実施形態）
図３は、第２実施形態の半導体装置の製造方法における銅配線の形成方法を示す模式断面図である。図３は、第１実施形態における図２（ｂ）に示す工程に対応する。
【００５２】
第２実施形態では、第２の銅膜の形成工程以外は、第１の実施形態と同じである。すなわち、第２実施形態では、第１の銅膜２１の形成後、炭素を含有するガス雰囲気中でのスパッタ法により、炭素を不純物として含む第２の銅膜４２を形成する。
【００５３】
例えば、処理室内にメタンガスを１０ｓｃｃｍの流量で導入して、銅ターゲットを用いたスパッタ成膜を行う。これにより、第２の銅膜４２に炭素が含有される。
【００５４】
なお、炭素を含有するガスは、メタン以外に、例えば、エタン、エチレン、アセチレン、プロパン、メチルアセチレン、メチルアミン、ジメチルアミンなども用いることができる。
【００５５】
第２実施形態においても第２の銅膜４２の成膜時、基板温度はリフロー温度に保持されている。第２の銅膜４２における不純物である炭素の濃度（組成比）は第１の銅膜２１よりも高い。そのため、第２の銅膜４２では銅の流動化による銅の凝集が抑えられ、幅が広い第１の凹部１４のコーナー部１４ａを第２の銅膜４２で確実に被覆することができる。
【００５６】
第２実施形態においても、第２の銅膜４２成膜時の基板温度を第１の銅膜２１成膜時の基板温度から下げることなく、第１の銅膜２１及び第２の銅膜４２を同じ処理室内で続けてスパッタ成膜することができるため、高い生産性を実現できる。
【００５７】
第２の銅膜４２の形成後、第１実施形態と同様に、第１の銅膜２１及び第２の銅膜４２をシード層として用いた電解めっき法により、そのシード層上に第３の銅膜（銅めっき膜）を例えば８００ｎｍの膜厚で形成する。
【００５８】
そして、第３の銅膜形成後、例えばＣＭＰ法により、第３の銅膜の上面側から少なくとも絶縁層１３に達するまで研磨して平坦化する。これにより、第２実施形態においても、絶縁層１３に埋め込まれた相対的に幅の異なる第１の銅配線と第２の銅配線が形成される。
【００５９】
また、第２実施形態についても、前述した第１実施形態、第１比較例および第２比較例と同様のボイド発生率を評価した。その結果を前述した表１に表す。
【００６０】
第２実施形態では、前述したように、基板温度を銅のリフロー温度よりも高い５０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、５０ｎｍの膜厚で第１の銅膜２１をスパッタ成膜した後、３０ｎｍの膜厚で第２の銅膜４２をスパッタ成膜した。第１の銅膜２１における炭素組成比は０．０１（atomic percent）より低く、第２の銅膜４２における炭素組成比は０．０１（atomic percent）以上である。その後、第１の銅膜２１及び第２の銅膜４２をシード層とした電解めっき法により、第３の銅膜（銅めっき膜）を８００ｎｍの膜厚で形成した。
【００６１】
第２実施形態では、幅が５０ｎｍの配線についてのボイド発生率および幅が５００ｎｍの配線についてのボイド発生率はともに０％だった。
【００６２】
第２実施形態においても、相対的に幅の異なる第１の凹部１４と第２の凹部１５とに同時に銅を埋め込むにあたって、第１の銅膜２１をリフロー温度下のスパッタ法によって形成した後、基板温度の低下ではなく、不純物添加によって流動化を抑制された第２の銅膜４２を形成する。これにより、生産性を低下させることなく、第１の凹部１４及び第２の凹部１５への銅の埋め込み性を向上させて、高い歩留まりが得られる。
【００６３】
なお、第２の銅膜４２における炭素濃度（組成比）を、０．０１（atomic percent）より低くした場合には銅の凝集が生じたが、０．０１（atomic percent）以上にした場合には銅の凝集が生じなかったことを実験により確認できた。したがって、第２の銅膜４２における炭素濃度（組成比）は、０．０１（atomic percent）以上が望ましい。
【００６４】
相対的に炭素濃度が低く抵抗が低い第１の銅膜２１の膜厚を、第２の銅膜４２の膜厚よりも厚くすることで、埋込銅配線全体の抵抗上昇を抑えることができる。
【００６５】
前述した各実施形態において、スパッタ法でシード層を形成し、そのシード層を使って電解めっき法により銅めっき膜を形成することで、低コストで銅の埋込配線を形成できる。なお、第１実施形態における第２の銅膜２２の形成にあたって、銅とチタンの合金ターゲットを使ってスパッタ成膜を行ってもよい。また、不純物としてチタン以外にアルミニウムを用いてもよく、チタン及びアルミニウムの少なくとも１種を含む第２の銅膜２２を成膜することで、被覆性良くシード層を形成することができる。
【００６６】
あるいは、ＣＶＤ（chemical vapor deposition）法によってシード層を形成してもよい。例えば、銅の有機金属錯体あるいは銅のハロゲン化物を原料に用いたＣＶＤ法によって、銅膜を形成することができる。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
１０…ウェーハ、１１…基板、１３…絶縁層、１４…第１の凹部、１５…第２の凹部、１６…バリアメタル、２１…第１の銅膜、２２，４２…第２の銅膜、２３…第３の銅膜、３１…第１の銅配線、３２…第２の銅配線、５１…処理室、５４…銅ターゲット、５５…チタンターゲット
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
銅配線の形成方法として、絶縁層に形成した配線溝に銅を埋め込むダマシン（damascene）法が知られている。配線の微細化が進むと、幅が狭くアスペクト比の高い溝や孔に銅を埋め込むことが求められる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−７０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高い歩留まりを実現できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、半導体装置の製造方法は、基板上の絶縁層に形成された第１の凹部および前記第１の凹部よりも幅が狭い第２の凹部に、前記基板を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜を形成する工程を備えている。また、前記半導体装置の製造方法は、前記第１の銅膜上に、不純物濃度が前記第１の銅膜よりも高い第２の銅膜を、前記第１の銅膜の形成時よりも流動性が小さい状態で形成する工程を備えている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の製造方法を示す模式断面図。
【図２】第１実施形態の半導体装置の製造方法を示す模式断面図。
【図３】第２実施形態の半導体装置の製造方法を示す模式断面図。
【図４】スパッタ装置の模式図。
【発明を実施するための形態】
【０００７】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【０００８】
実施形態の半導体装置の製造方法は、絶縁層に形成された溝または孔などの凹部に銅を埋め込む工程、いわゆるダマシン法による銅配線の形成工程を有する。
【０００９】
凹部内に銅を埋め込むにあたって、電解めっき法は埋め込み性に優れる。電解めっき法は、核付層（シード層）と呼ばれる銅膜を形成した基板を陰極に用いて、めっき液中に含まれる銅イオンをシード層上に析出させる。この電解めっき法による銅の埋め込み性は、凹部に形成するシード層の被覆性に大きく依存し、シード層の被覆不良が生じると、銅の埋め込み不良（ボイド）の原因になり得る。
【００１０】
そこで、以下に説明する実施形態によれば、電解めっきにおけるシード層として機能する銅膜を、相対的に幅が異なる複数の凹部に同時に被覆性良く形成できる方法が提供される。
【００１１】
（第１実施形態）
図１（ａ）〜図２（ｄ）は、第１実施形態の半導体装置の製造方法における銅配線の形成方法を示す模式断面図である。
【００１２】
図１（ａ）に示すように、基板１１上に絶縁膜１２が形成され、さらにその絶縁膜１２上に絶縁層１３が形成される。基板１１は、例えばシリコン基板であり、図示しないトランジスタなどが形成されている。
【００１３】
絶縁膜１２は、例えば、シリコン基板表面に熱酸化法により形成されたシリコン酸化膜であり、膜厚は２０ｎｍほどである。絶縁層１３は、例えば、シリコン酸化膜よりも低誘電率のＳｉＯＣ系材料からなり、膜厚は３００ｎｍほどである。絶縁層１３は、例えば、ＣＶＤ（chemical vapor deposition）法で形成される。
【００１４】
絶縁層１３上には図示しないレジストマスクが形成され、そのレジストマスクを用いたＲＩＥ（Reactive Ion Etching）により、図１（ｂ）に示すように、絶縁層１３に第１の凹部１４と第２の凹部１５が形成される。
【００１５】
第１の凹部１４及び第２の凹部１５は、溝または孔であり、ともに深さは例えば２５０ｎｍである。第１の凹部１４の幅は例えば５００ｎｍであり、第２の凹部１５の幅は、第１の凹部１４の幅よりも狭く、例えば５０ｎｍである。
【００１６】
レジストマスクは例えばウェットプロセスで除去され、その後、図１（ｃ）に示すように、第１の凹部１４の内壁、第２の凹部１５の内壁、および絶縁層１３の上面に沿って、コンフォーマルにバリアメタル１６が形成される。バリアメタル１６は、例えば、スパッタ法により形成されたタンタル膜であり、膜厚は１５ｎｍほどである。
【００１７】
バリアメタル１６は、第１の凹部１４内及び第２の凹部１５内に埋め込まれる銅との密着性に優れ、また銅の基板１１側への拡散を防止する。なお、バリアメタル１６としては、タンタル以外にも、窒化チタン、窒化タンタル、窒化タングステンなどを用いることもできる。
【００１８】
バリアメタル１６上には、図２（ｂ）に示す、第１の銅膜２１及び第２の銅膜２２が形成される。これら第１の銅膜２１及び第２の銅膜２２は、スパッタ法により形成される。
【００１９】
図４は、第１の銅膜２１及び第２の銅膜２２を形成するスパッタ装置の一例を表す模式図である。
【００２０】
処理室５１内に、銅ターゲット５４とウェーハ１０とが対向配置される。ウェーハ１０は、第１の銅膜２１及び第２の銅膜２２の成膜対象であり、前述した図１（ｃ）に示す構造を有し、基板１１側がウェーハ支持部５２上に支持される。ウェーハ支持部５２には、基板１１を加熱可能な加熱装置５３が設けられている。あるいは、加熱装置５３は、ウェーハ支持部５２とは別に設けてもよい。
【００２１】
また、処理室５１内には、銅ターゲット５４とは別に、チタンターゲット５５が設けられている。チタンターゲット５５は、処理室５１の側壁側で、ウェーハ１０の外周方向に沿って設けられている。チタンターゲット５５は、少なくとも２つに（電気的に）分割されている。そして、ウェーハ１０の中心軸を挟んで対向するチタンターゲット５５間に放電を生起可能となっている。
【００２２】
処理室５１内には、ガス導入路５６を通じて所望のガスが導入される。また、排気路５７を通じた排気により、処理室５１内は大気から遮断された減圧雰囲気にされる。
【００２３】
上記スパッタ装置を用いて、まず図２（ａ）に示すように、第１の銅膜２１がスパッタ成膜される。このとき、銅ターゲット５４とウェーハ支持部５２間に放電を生じさせ、チタンターゲット５５間には放電を生じさせない。したがって、銅ターゲット５４からスパッタされた銅によって、放電ガスに起因する元素以外にほとんど不純物を含まない第１の銅膜２１が形成される。第１の銅膜２１におけるチタン組成比は、０．０１（atomic percent）よりも低い。
【００２４】
また、第１の銅膜２１のスパッタ成膜時、加熱装置５３によって基板１１を、銅が流動可能なリフロー温度に加熱している。このリフロー温度は、４０℃以上であり、本実施形態では約５０℃に加熱している。
【００２５】
特に、相対的に幅が狭いあるいはアスペクト比が高い第２の凹部１５の底部側に到達した銅粒子が流動して凝集することで、その底部側の銅膜被覆性が向上する。第１の銅膜２１のスパッタ成膜は、その膜厚が例えば５０ｎｍになるまで続けられる。この結果、第２の凹部１５は、ボイド（空孔）を形成することなく第１の銅膜２１で完全に埋め込まれる。
【００２６】
相対的に幅の大きな第１の凹部１４内は、第１の銅膜２１で完全に埋め込まれるに至っていない。また、幅の広い第１の凹部１４では、スパッタ時のダメージや、銅の凝集により、開口側のコーナー部１４ａで、第１の銅膜２１の被覆不良が発生しやすい傾向がある。
【００２７】
コーナー部１４ａに飛来した銅粒子は、体積のより大きな部分（絶縁層１３上面の銅および第１の凹部１４内の銅）に引っ張られて流動しやすく、コーナー部１４ａにおける銅の量が不足しやすい。コーナー部１４ａの銅が不足し、そのコーナー部１４ａでバリアメタル１６もしくは絶縁層１３が露出すると、その後の電解めっき時にコーナー部１４ａで銅が析出せず、あるいは銅膜の密着力が低下し、ボイドの原因になり得る。
【００２８】
銅膜をリフローさせずに形成するとコーナー部１４ａでの銅の流動は起きないが、微細幅の第２の凹部１５内への銅膜の埋め込み性が低下する。
【００２９】
そこで、第１実施形態では、第１の銅膜２１の形成後、図２（ｂ）に示すように、第１の銅膜２１上に、不純物濃度が第１の銅膜２１よりも高い第２の銅膜２２を形成する。
【００３０】
第２の銅膜２２は、銅とチタンとの合金膜であり、銅の凝集を抑制する不純物としてチタンを例えば０．０１（atomic percent）以上含む。
【００３１】
第２の銅膜２２の成膜時、図４に示すスパッタ装置におけるチタンターゲット５５間にも放電を起こす。これにより、銅ターゲット５４からスパッタされた銅と、チタンターゲット５５からスパッタされたチタンとの合金膜が第１の銅膜２１上に形成される。
【００３２】
第２の銅膜２２は、第１の銅膜２１のスパッタ成膜時と同じ処理室５１内で、大気開放されることなく続けてスパッタ成膜される。また、基板１１の温度は上記リフロー温度に保持されている。
【００３３】
第２の銅膜２２の膜厚は、例えば３０ｎｍにされる。前工程で第１の銅膜２１の被覆不良が生じていたコーナー部１４ａに、高い密着力で第２の銅膜２２が形成される。第２の銅膜２２の成膜時、基板温度はリフロー温度に保持されているが、第２の銅膜２２における不純物であるチタンの濃度（組成比）は第１の銅膜２１よりも高い。
【００３４】
そのため、第２の銅膜２２では銅の流動化による銅の凝集が抑えられ、第１の銅膜２１成膜時よりも流動性が小さい状態で第２の銅膜２２を形成できるので、コーナー部１４ａを確実に被覆することができる。
【００３５】
第２の銅膜２２成膜時の基板温度を第１の銅膜２１成膜時の基板温度から下げることなく、第１の銅膜２１及び第２の銅膜２２を同じ処理室５１内で続けてスパッタ成膜することができるため、高い生産性を実現できる。すなわち、第１の銅膜２１の形成後、基板温度をリフロー温度よりも低くする過程が不要であり、別の処理室にウェーハ１０を入れ替えることも不要である。
【００３６】
第２の銅膜２２の形成後、第１の銅膜２１及び第２の銅膜２２をシード層として用いた電解めっき法により、そのシード層上に図２（ｃ）に示すように第３の銅膜（銅めっき膜）２３を形成する。例えば、第３の銅膜２３は８００ｎｍの膜厚にされる。
【００３７】
第３の銅膜２３の形成後、例えばＣＭＰ（Chemical Mechanical Polishing）法により、第３の銅膜２３の上面側から少なくとも絶縁層１３に達するまで研磨して平坦化する。
【００３８】
これにより、図２（ｄ）に示すように、絶縁層１３に埋め込まれた相対的に幅の異なる第１の銅配線３１と第２の銅配線３２が形成される。
【００３９】
ここで、第１実施形態、第１比較例および第２比較例について、ボイド発生率を比較評価した。その結果を、表１に表す。
【００４０】
【表１】
【００４１】
第１実施形態では、前述したように、基板温度を銅のリフロー温度よりも高い５０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、５０ｎｍの膜厚で第１の銅膜２１をスパッタ成膜した後、３０ｎｍの膜厚で第２の銅膜２２をスパッタ成膜した。第１の銅膜２１におけるチタン組成比は０．０１（atomic percent）より低く、第２の銅膜２２におけるチタン組成比は０．０１（atomic percent）以上である。その後、第１の銅膜２１及び第２の銅膜２２をシード層とした電解めっき法により、第３の銅膜（銅めっき膜）２３を８００ｎｍの膜厚で形成した。
【００４２】
第１比較例では、基板温度を銅のリフロー温度よりも低い２０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、チタン組成比が０．０１（atomic percent）より低い銅膜を８０ｎｍの膜厚でスパッタ成膜した。その後、その銅膜をシード層とした電解めっき法により、銅めっき膜を８００ｎｍの膜厚で形成した。
【００４３】
第２比較例では、基板温度を銅のリフロー温度よりも高い５０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、チタン組成比が０．０１（atomic percent）より低い銅膜を８０ｎｍの膜厚でスパッタ成膜した。その後、その銅膜をシード層とした電解めっき法により、銅めっき膜を８００ｎｍの膜厚で形成した。
【００４４】
第１実施形態、第１比較例および第２比較例ともに、ＦＩＢ（Focused Ion Beam）によるエッチングで配線溝断面を切り出した後に、ＳＥＭ（Scanning Electron Microscope）で観察するＦＩＢ−ＳＥＭ解析でボイド（空孔）の有無を確認した。
【００４５】
幅が５００ｎｍの配線１００本と、幅が５０ｎｍの配線１００本をそれぞれ観察した。表１におけるボイド発生率は、それぞれの１００本の配線のうちボイドが確認された本数に対応する。
【００４６】
幅が５０ｎｍの配線についてのボイド発生率は、第１比較例で１００％、第２比較例及び第１実施形態で０％だった。第１比較例では、基板温度が銅のリフロー温度よりも低いため、銅の流動化が起きず、幅が５０ｎｍの配線溝が銅で完全に埋め込まれることなくその配線溝の間口が閉塞してしまった。
【００４７】
幅が５００ｎｍの配線についてのボイド発生率は、第１比較例及び第１実施形態で０％、第２比較例で７４％だった。第２比較例では、幅が５００ｎｍの配線溝の開口側のコーナー部で銅の流動化によってシード層の被覆不良が生じ、これがボイドの原因になった。
【００４８】
第１実施形態によれば、相対的に幅の異なる第１の凹部１４と第２の凹部１５とに同時に銅を埋め込むにあたって、第１の銅膜２１をリフロー温度下のスパッタ法によって形成した後、基板温度の低下ではなく、不純物添加によって流動化を抑制された第２の銅膜２２を形成する。これにより、生産性を低下させることなく、第１の凹部１４及び第２の凹部１５への銅の埋め込み性を向上させて、高い歩留まりが得られる。
【００４９】
なお、第２の銅膜２２におけるチタン濃度（組成比）を、０．０１（atomic percent）より低くした場合には銅の凝集が生じたが、０．０１（atomic percent）以上にした場合には銅の凝集が生じなかったことを実験により確認できた。したがって、第２の銅膜２２におけるチタン濃度（組成比）は、０．０１（atomic percent）以上が望ましい。
【００５０】
第１実施形態によれば、相対的にチタン濃度が低く抵抗が低い第１の銅膜２１の膜厚を、第２の銅膜２２の膜厚よりも厚くすることで、埋込銅配線全体の抵抗上昇を抑えることができる。第２の銅膜２２の膜厚は、相対的に幅が広い第１の凹部１４のコーナー部１４ａを確実に被覆できる膜厚で十分である。
【００５１】
（第２実施形態）
図３は、第２実施形態の半導体装置の製造方法における銅配線の形成方法を示す模式断面図である。図３は、第１実施形態における図２（ｂ）に示す工程に対応する。
【００５２】
第２実施形態では、第２の銅膜の形成工程以外は、第１の実施形態と同じである。すなわち、第２実施形態では、第１の銅膜２１の形成後、炭素を含有するガス雰囲気中でのスパッタ法により、炭素を不純物として含む第２の銅膜４２を形成する。
【００５３】
例えば、処理室内にメタンガスを１０ｓｃｃｍの流量で導入して、銅ターゲットを用いたスパッタ成膜を行う。これにより、第２の銅膜４２に炭素が含有される。
【００５４】
なお、炭素を含有するガスは、メタン以外に、例えば、エタン、エチレン、アセチレン、プロパン、メチルアセチレン、メチルアミン、ジメチルアミンなども用いることができる。
【００５５】
第２実施形態においても第２の銅膜４２の成膜時、基板温度はリフロー温度に保持されている。第２の銅膜４２における不純物である炭素の濃度（組成比）は第１の銅膜２１よりも高い。そのため、第２の銅膜４２では銅の流動化による銅の凝集が抑えられ、幅が広い第１の凹部１４のコーナー部１４ａを第２の銅膜４２で確実に被覆することができる。
【００５６】
第２実施形態においても、第２の銅膜４２成膜時の基板温度を第１の銅膜２１成膜時の基板温度から下げることなく、第１の銅膜２１及び第２の銅膜４２を同じ処理室内で続けてスパッタ成膜することができるため、高い生産性を実現できる。
【００５７】
第２の銅膜４２の形成後、第１実施形態と同様に、第１の銅膜２１及び第２の銅膜４２をシード層として用いた電解めっき法により、そのシード層上に第３の銅膜（銅めっき膜）を例えば８００ｎｍの膜厚で形成する。
【００５８】
そして、第３の銅膜形成後、例えばＣＭＰ法により、第３の銅膜の上面側から少なくとも絶縁層１３に達するまで研磨して平坦化する。これにより、第２実施形態においても、絶縁層１３に埋め込まれた相対的に幅の異なる第１の銅配線と第２の銅配線が形成される。
【００５９】
また、第２実施形態についても、前述した第１実施形態、第１比較例および第２比較例と同様のボイド発生率を評価した。その結果を前述した表１に表す。
【００６０】
第２実施形態では、前述したように、基板温度を銅のリフロー温度よりも高い５０℃に保持した状態で、幅が５００ｎｍの配線溝及び幅が５０ｎｍの配線溝に、５０ｎｍの膜厚で第１の銅膜２１をスパッタ成膜した後、３０ｎｍの膜厚で第２の銅膜４２をスパッタ成膜した。第１の銅膜２１における炭素組成比は０．０１（atomic percent）より低く、第２の銅膜４２における炭素組成比は０．０１（atomic percent）以上である。その後、第１の銅膜２１及び第２の銅膜４２をシード層とした電解めっき法により、第３の銅膜（銅めっき膜）を８００ｎｍの膜厚で形成した。
【００６１】
第２実施形態では、幅が５０ｎｍの配線についてのボイド発生率および幅が５００ｎｍの配線についてのボイド発生率はともに０％だった。
【００６２】
第２実施形態においても、相対的に幅の異なる第１の凹部１４と第２の凹部１５とに同時に銅を埋め込むにあたって、第１の銅膜２１をリフロー温度下のスパッタ法によって形成した後、基板温度の低下ではなく、不純物添加によって流動化を抑制された第２の銅膜４２を形成する。これにより、生産性を低下させることなく、第１の凹部１４及び第２の凹部１５への銅の埋め込み性を向上させて、高い歩留まりが得られる。
【００６３】
なお、第２の銅膜４２における炭素濃度（組成比）を、０．０１（atomic percent）より低くした場合には銅の凝集が生じたが、０．０１（atomic percent）以上にした場合には銅の凝集が生じなかったことを実験により確認できた。したがって、第２の銅膜４２における炭素濃度（組成比）は、０．０１（atomic percent）以上が望ましい。
【００６４】
相対的に炭素濃度が低く抵抗が低い第１の銅膜２１の膜厚を、第２の銅膜４２の膜厚よりも厚くすることで、埋込銅配線全体の抵抗上昇を抑えることができる。
【００６５】
前述した各実施形態において、スパッタ法でシード層を形成し、そのシード層を使って電解めっき法により銅めっき膜を形成することで、低コストで銅の埋込配線を形成できる。なお、第１実施形態における第２の銅膜２２の形成にあたって、銅とチタンの合金ターゲットを使ってスパッタ成膜を行ってもよい。また、不純物としてチタン以外にアルミニウムを用いてもよく、チタン及びアルミニウムの少なくとも１種を含む第２の銅膜２２を成膜することで、被覆性良くシード層を形成することができる。
【００６６】
あるいは、ＣＶＤ（chemical vapor deposition）法によってシード層を形成してもよい。例えば、銅の有機金属錯体あるいは銅のハロゲン化物を原料に用いたＣＶＤ法によって、銅膜を形成することができる。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
１０…ウェーハ、１１…基板、１３…絶縁層、１４…第１の凹部、１５…第２の凹部、１６…バリアメタル、２１…第１の銅膜、２２，４２…第２の銅膜、２３…第３の銅膜、３１…第１の銅配線、３２…第２の銅配線、５１…処理室、５４…銅ターゲット、５５…チタンターゲット
【特許請求の範囲】
【請求項１】
基板上の絶縁層に形成された第１の凹部および前記第１の凹部よりも幅が狭い第２の凹部に、前記基板を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜を形成する工程と、
前記第１の銅膜上に、不純物濃度が前記第１の銅膜よりも高い第２の銅膜を形成する工程と、
前記第１の銅膜及び前記第２の銅膜をシード層として用いた電解めっき法により、前記シード層上に第３の銅膜を形成する工程と、
を備え、
前記第１の銅膜及び前記第２の銅膜を、スパッタ法により同じ処理室内で続けて形成する半導体装置の製造方法。
【請求項２】
基板上の絶縁層に形成された第１の凹部および前記第１の凹部よりも幅が狭い第２の凹部に、前記基板を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜を形成する工程と、
前記第１の銅膜上に、不純物濃度が前記第１の銅膜よりも高い第２の銅膜を、前記第１の銅膜の形成時よりも流動性が小さい状態で形成する工程と、
を備えた半導体装置の製造方法。
【請求項３】
スパッタ法により、銅とチタン及びアルミニウムの少なくとも１種とを含む合金膜を前記第２の銅膜として形成する請求項２記載の半導体装置の製造方法。
【請求項４】
炭素を含有するガス雰囲気中でのスパッタ法により、前記炭素を不純物として含む前記第２の銅膜を形成する請求項２記載の半導体装置の製造方法。
【請求項５】
前記第１の銅膜及び前記第２の銅膜を、スパッタ法により同じ処理室内で続けて形成する請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項１】
基板上の絶縁層に形成された第１の凹部および前記第１の凹部よりも幅が狭い第２の凹部に、前記基板を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜を形成する工程と、
前記第１の銅膜上に、不純物濃度が前記第１の銅膜よりも高い第２の銅膜を形成する工程と、
前記第１の銅膜及び前記第２の銅膜をシード層として用いた電解めっき法により、前記シード層上に第３の銅膜を形成する工程と、
を備え、
前記第１の銅膜及び前記第２の銅膜を、スパッタ法により同じ処理室内で続けて形成する半導体装置の製造方法。
【請求項２】
基板上の絶縁層に形成された第１の凹部および前記第１の凹部よりも幅が狭い第２の凹部に、前記基板を銅が流動可能なリフロー温度に加熱した状態で、第１の銅膜を形成する工程と、
前記第１の銅膜上に、不純物濃度が前記第１の銅膜よりも高い第２の銅膜を、前記第１の銅膜の形成時よりも流動性が小さい状態で形成する工程と、
を備えた半導体装置の製造方法。
【請求項３】
スパッタ法により、銅とチタン及びアルミニウムの少なくとも１種とを含む合金膜を前記第２の銅膜として形成する請求項２記載の半導体装置の製造方法。
【請求項４】
炭素を含有するガス雰囲気中でのスパッタ法により、前記炭素を不純物として含む前記第２の銅膜を形成する請求項２記載の半導体装置の製造方法。
【請求項５】
前記第１の銅膜及び前記第２の銅膜を、スパッタ法により同じ処理室内で続けて形成する請求項２〜４のいずれか１つに記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−１０５７５３（Ｐ２０１３−１０５７５３Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４６１５３（Ｐ２０１１−２４６１５３）
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]