半導体装置の製造方法

【課題】表面電極にめっき層を形成する際に、裏面電極に不必要なめっき層が形成されることによる裏面電極の電気抵抗の影響を抑制しつつ、表面電極にめっき層を欠陥無く形成できる半導体装置の製造方法を提供する。
【解決手段】表面1aに半導体素子の表面電極2が形成され、裏面1bに半導体素子の裏面電極が形成された半導体ウェハ1を用意する工程と、半導体ウェハ1の表面電極2にめっき層3を形成するめっき工程とを有する半導体装置の製造方法において、めっき工程では、表面電極2と半導体ウェハ1の側面1cとを露出した状態とし、かつ、半導体ウェハの裏面1bの全域を被覆した状態として、半導体ウェハ1をめっき液に浸してめっき層を形成する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体ウェハの表面電極にめっき層を形成する工程を有する半導体装置の製造方法に関するものである。
【背景技術】
【0002】
表面に半導体素子の表面電極が形成され、裏面に半導体素子の裏面電極が形成された半導体ウェハを用意する工程と、半導体ウェハの表面電極にめっき層を形成するめっき工程とを有する半導体装置の製造方法が、特許文献1、2に開示されている。
【0003】
具体的には、特許文献1には、めっき工程において、表面電極と裏面電極の両方に対してめっき層を形成することや、表面電極と裏面電極とに加えて半導体ウェハの側面にもめっき層を形成することが開示されている。
【0004】
また、特許文献2には、めっき工程において、表面電極を露出した状態とし、かつ、表面電極を被覆した状態として、表面電極にめっき処理を施すことが開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2010−205991号公報
【特許文献2】特開2010−182807号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、表面電極にめっき層を形成し、裏面電極にめっき層を形成しない場合では、特許文献2のように、表面電極を露出した状態とし、かつ、裏面電極を被覆した状態として、半導体ウェハをめっき液に浸すことが必要である。これにより、裏面電極に不必要なめっき層が形成されてしまうことで、裏面電極の電気抵抗が変動する(増える)ことを防止できるからである。
【0007】
また、半導体ウェハの表面電極上にめっき層を形成する際に、半導体ウェハの外周部や裏面にめっき層が形成されると、半導体ウェハの表面電極上に形成されるめっき層にばらつきが生じることが、一般的に知られている(例えば、特許文献2の段落0019等参照)。
【0008】
この対策としては、半導体ウェハの表面電極を露出させ、半導体ウェハの表面電極以外を被覆した状態で、半導体ウェハをめっき液に浸すことが考えられる。
【0009】
しかし、実際に、本発明者が、半導体ウェハのAlからなる表面電極を露出させ、半導体ウェハの表面電極以外、すなわち、半導体ウェハの側面および裏面を全て覆ってZn−NiP−Auめっき層の形成を試みたところ、Znめっき層の形成不良(欠陥)が生じ、この結果、Auめっき層をムラ無く形成することができなかった。Auめっき層の形成には、Znめっき層の形成が必要であることが、一般的に知られている。
【0010】
なお、Alからなる表面電極にZnめっき層を形成する場合に限らず、Al以外の材料かならなる表面電極にZn以外のめっき層を形成する場合においても、めっき層を欠陥無く形成できることが望まれる。
【0011】
本発明は上記点に鑑みて、表面電極にめっき層を形成する際に、裏面電極に不必要なめっき層が形成されることによる裏面電極の電気抵抗の影響を抑制しつつ、表面電極にめっき層を欠陥無く形成できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記目的を達成するため、本発明者が鋭意検討したところ、半導体ウェハの表面に形成された表面電極を露出し、半導体ウェハの裏面を被覆した状態として、半導体ウェハをめっき液に浸す際に、半導体ウェハの少なくとも側面の一部を露出させると、表面電極にめっき層を欠陥無く形成できることを実験的に見出し、本発明を完成させるに至った。
【0013】
ちなみに、上述の特許文献1では、例えば、図2において、一方表面1aの金属層2の全域にめっき膜4を形成しており、このめっき膜4が形成された一方表面1aは、図12からわかるように、半導体ウェハの裏面である。したがって、特許文献1では、半導体ウェハの裏面を被覆して、半導体ウェハをめっき液に浸すことをしていない。
【0014】
また、上述の特許文献2では、表面電極にめっき処理をする際に、半導体ウェハの裏面電極を被覆しているが(図3参照)、半導体ウェハの側面を被覆することまでは記載されていない。そして、めっき処理後において、特許文献2の図3では、エミッタ電極6上にめっき層11、12が図示されているが、半導体ウェハの側面にめっき層が図示されておらず、半導体ウェハの側面にめっき層が形成されることは記載されていない。
【0015】
そして、上述の特許文献1、2とは異なり、請求項1に記載の発明では、めっき工程において、半導体ウェハの表面電極(2)と側面(1c)とを露出した状態とし、かつ、半導体ウェハの裏面(1b)の全域を被覆した状態として、半導体ウェハ(1)をめっき液に浸すことを特徴としている。
【0016】
これによれば、表面電極にめっき層を欠陥無く形成できる。また、これによれば、半導体ウェハの裏面全域を被覆するので、裏面電極での不必要なめっき層の形成を防止できる。る。
【0017】
また、請求項1に記載の発明においては、具体的には、請求項2に記載のように、めっき工程において、半導体ウェハの側面(1c)のうち側面(1c)の全域に対して57.9%以上の領域に、めっき層(3)を形成することが好ましい。
【0018】
請求項3に記載の発明では、めっき工程において、半導体ウェハの表面電極(2)と側面(1c)と裏面(1b)の一部のみとを露出した状態で、半導体ウェハ(1)をめっき液に浸し、
前記裏面(1b)の前記一部の露出部が、半導体素子が形成されていない領域であることを特徴としている。
【0019】
これによれば、表面電極にめっき層を欠陥無く形成できる。また、これによれば、半導体ウェハの半導体素子が形成されていない領域にめっき層が形成されるだけであり、半導体素子の裏面電極に不必要なめっき層が形成されることを防止できる。
【0020】
請求項4に記載の発明では、めっき工程において、半導体ウェハの表面電極(2)と側面(1c)と裏面(1b)の一部のみとを露出した状態で、半導体ウェハ(1)をめっき液に浸し、
前記裏面(1b)の前記一部の露出部が、複数のチップの全てに設けられるとともに、1つのチップの一部のみに設けられることを特徴としている。
【0021】
これによれば、表面電極にめっき層を欠陥無く形成できる。また、この場合、各チップにおいて半導体素子の裏面電極の一部にめっき層が形成されるが、各チップの裏面電極全域にめっき層が形成される場合と比較して、裏面電極の電気抵抗への影響を低く抑えられる。
【0022】
さらに、これによれば、表面電極(2)へめっきが形成できたことを示す目印を裏面電極(1b)に付与できる。表面電極(2)を検査してもめっきが形成されたか否かは不明であるが、裏面電極(1b)にめっきによる色むらができるため、これを以って表面電極(2)へのめっき形成の有無を確認できる。
【0023】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【図面の簡単な説明】
【0024】
【図1】第1実施形態におけるめっき工程時の半導体ウェハの上面斜視である。
【図2】第1実施形態におけるめっき工程時の半導体ウェハの断面図である。
【図3】第1実施形態におけるめっき工程後の表面電極およびめっき層の断面図である。
【図4】第1実施形態におけるめっき工程時のめっき反応の概念図である。
【図5】第2実施形態におけるめっき工程時の半導体ウェハの断面図である。
【図6】第2実施形態におけるめっき工程時のめっき反応の概念図である。
【図7】第3実施形態におけるめっき工程時の半導体ウェハの断面図である。
【図8】第3実施形態におけるめっき工程時のめっき反応の概念図である。
【発明を実施するための形態】
【0025】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【0026】
(第1実施形態)
本発明の半導体装置の製造方法は、表面に半導体素子の表面電極が形成され、裏面に半導体素子の裏面電極が形成された半導体ウェハを用意する工程と、半導体ウェハの表面電極にめっき層を形成するめっき工程と、めっき工程の後に、半導体ウェハを複数のチップにダイシングする工程とを行う半導体装置の製造方法に適用されるものである。
【0027】
用意される半導体ウェハとしてはSiCからなる半導体ウェハが挙げられ、SiCからなる半導体ウェハに形成される半導体素子としては、縦型の半導体素子、例えば、SBD(ショットキーバリアダイオード)、MOSFETが挙げられる。SBDの場合、アノード電極が表面電極であり、カソード電極が裏面電極である。MOSFETの場合、ゲート電極やソース電極が表面電極であり、ドレイン電極が裏面電極である。
【0028】
例えば、半導体ウェハの表面側に複数の半導体素子構造を形成した後、半導体ウェハの表面に、蒸着やスパッタ法等により表面電極としてのAl層もしくはAl合金層を形成し、半導体ウェハの裏面に、蒸着やスパッタ法等により裏面電極としてのTi/Ni/Au層を形成する。半導体ウェハを用意する工程では、このようにして表面電極等が形成された半導体ウェハを用意する。
【0029】
めっき工程では、表面電極としてのAl層もしくはAl合金層の表面上に、Znめっき層、Ni−Pめっき層、Auめっき層を順に形成する。図1に、めっき工程時の半導体ウェハの上面斜視図を示し、図2(a)、(b)にめっき工程時の半導体ウェハの断面図を示す。また、図3にめっき工程後の表面電極およびめっき層の断面図を示す。
【0030】
具体的には、まず、図1、図2(a)に示すように、半導体ウェハ1の裏面1bに裏面保護用のフィルム11を貼り付ける。フィルム11が貼り付けられる半導体ウェハ1の表面1aにはチップ毎に半導体素子の表面電極2が形成されている。なお、図1、2では、便宜上、表面電極2をチップに対応する大きさで示しており、1つの表面電極2が1つのチップの範囲を示している。
【0031】
フィルム11は、半導体ウェハ1の裏面1bを被覆する被覆材であり、フィルム11の代わりに他の被覆材を用いても良い。このとき、例えば、半導体ウェハ1の裏面1bに接着剤12を塗布して、フィルム11を貼り付ける。
【0032】
これにより、図2(a)に示すように、表面電極2と半導体ウェハ1の側面1cの全域とを露出した状態とし、かつ、半導体ウェハ1の裏面1bの全域を被覆した状態とする。
【0033】
ちなみに、半導体ウェハ1の表面1aには、通常、保護膜が形成されており、表面電極2はこの保護膜から露出した状態である。
【0034】
また、図2(a)は、半導体ウェハ1の側面1cの全域を露出した状態を示しているが、半導体ウェハ1の側面1cの一部のみを露出した状態としても良い。半導体ウェハ1の側面1cの一部のみを露出した状態とする場合、例えば、フィルム11を貼り付け後に、半導体ウェハ1の側面1cに接着剤12を別途付けたり、半導体ウェハ1の裏面1bに接着剤12を多めに塗布し、フィルム11を貼り付けたときに接着剤12を半導体ウェハ1からはみ出させ、はみ出した接着剤12で半導体ウェハ1の側面1cの一部を覆うようにしたりする。
【0035】
そして、この状態で、半導体ウェハ1をめっき液に浸すことで、図2(b)に示すように、表面電極2にめっき層3を形成する。具体的には、Zn形成用のめっき液、Ni−P層形成用のめっき液、Au層形成用のめっき液の順に半導体ウェハ1を浸すことで、図3に示すように、表面電極2の表面上に、Znめっき層4、Ni−Pめっき層5、Auめっき層6を順に形成する。なお、図3では、めっき層3中にZnめっき層4を示しているが、Znめっき層4は、Ni−Pめっき層5の形成時にZnがNiと置換されるため、最終的には、存在しないことが推測される。
【0036】
このとき、半導体ウェハ1の側面1cの全域もしくは一部がめっき液に接触するので、図2(b)に示すように、半導体ウェハ1の側面1cにも、めっき層3が形成される。
【0037】
このようにして、めっき工程を行うことで、表面電極2にZnめっき層4を欠陥無く形成することができ、この結果、表面電極2の最上部にAuめっき層6を確実に形成できる。
【0038】
この理由としては、以下のことが推測される。図4に、めっき工程時のめっき反応の概念図を示す。図4では、半導体ウェハ1の表面1aにおいて、表面電極2が保護膜7から露出した状態であって、半導体ウェハ1の裏面1bにおいて、裏面電極8がフィルム11で被覆された状態で、半導体ウェハ1をめっき液に浸したときの様子を示している。
【0039】
図4に示すように、表面電極2では、Alがイオン化して抜け(Al→Al3++3e)、その抜けた箇所で、めっき液中のZnイオンがAlのイオン化で生じた電子の一部を受けてZnとなる(Zn2++2e→Zn)。さらに、Alのイオン化で生じた電子の余りが、半導体ウェハ1の側面1cに逃げ、この位置で、めっき液中のZnイオンがこの電子を受けてZnとなり(1/2Zn2+→1/2Zn)、半導体ウェハ1の側面1cにZnめっき層4が形成される。
【0040】
このように、本実施形態によれば、Alのイオン化で生じた電子の余りを半導体ウェハ1の側面1cに逃がすことができるので、表面電極2にめっき反応を確実に生じさせることができ、表面電極2にZnめっき層4をムラ無く形成できるものと推測される。
【0041】
そして、一般的に、Zn層の表面上にNi−Pめっき層、Auめっき層を容易に形成できることから、表面電極2の上にNi−Pめっき層5、Auめっき層6を確実に形成できる。なお、Znめっき層4の形成後は、半導体ウェハ1の側面1cを覆った状態で、Ni−Pめっき層5、Auめっき層6を形成することもできる。
【0042】
また、ここでは、表面電極2としてのAl層もしくはAl合金層にZnめっき層4を形成する場合を説明したが、AlとZnの関係のように、表面電極から抜けるイオンに比べて、めっき液中のイオンの価数が小さく、かつ、表面電極から抜けるイオンの大きさとめっき液中のイオンの大きさとが近い関係を有していれば、表面電極やめっき層が他の金属の場合であっても、本実施形態と同様に、表面電極にめっき層をムラ無く形成できると考えられる。
【0043】
ところで、SiCからなる半導体ウェハを用いて半導体装置を製造すると、SiCは他の半導体ウェハよりも高価であるため、SiCからなる半導体ウェハを用いるだけで、半導体装置の製造コストが高くなってしまう。
【0044】
これに対して、本実施形態によれば、上述の通り、表面電極2にめっき法でAu層6を形成でき、めっき法はスパッタ法等よりもAu層を安価に形成できるので、半導体装置の製造コストを抑制することができる。ちなみに、表面電極2は微小パターン形状であるため、スパッタ法で形成する場合、Au層の非形成領域をレジストでマスクし、スパッタ後にレジストを除去する工程が必要になる等の理由により、スパッタ法よりも、めっき法の方が安価にAu層を形成できる。
【0045】
(第2実施形態)
本実施形態は、めっき工程時における半導体ウェハの露出箇所が第1実施形態と異なるものであり、それ以外は第1実施形態と同様である。以下では、第1実施形態と異なる点を説明する。
【0046】
図5(a)、(b)に、本実施形態におけるめっき工程時の半導体ウェハの断面図を示す。図5(a)に示すように、めっき工程において、半導体ウェハ1の裏面1bに裏面保護用のフィルム11を貼り付け、表面電極2と半導体ウェハ1の側面1cと裏面1bの一部とを露出した状態とし、かつ、半導体ウェハ1の裏面1bのうちその一部以外の領域を被覆した状態とする。すなわち、半導体ウェハ1の裏面1bは、一部のみを露出する。
【0047】
そして、本実施形態では、露出部となる裏面1bの一部を、半導体素子が形成されていない領域に対応する部分とする。ここで、半導体素子が形成されていない領域とは、半導体ウェハ1の外周部やダイシングライン上等である。
【0048】
また、本実施形態では、裏面電極の一部がめっき液に触れるため、裏面電極をめっきする金属よりも貴な金属で構成する。Znめっき層を形成する場合、裏面電極を、例えば、Ti/Ni/Auで構成することができる。
【0049】
なお、図5(a)では、接着剤12により半導体ウェハ1の側面1cを部分的に覆うことで、半導体ウェハ1の側面1cの一部を露出させた状態としているが、半導体ウェハ1の側面1cの全域を露出させても良い。
【0050】
半導体ウェハ1の裏面1bの一部のみを露出した状態とする方法としては、例えば、図5(a)に示すように、半導体ウェハ1の裏面1bにフィルム11を貼り付けた際に、露出させる裏面1bの一部と対向する位置に、開口部13をフィルム11に予め設けておき、フィルム11に接着剤12を塗布した後、このフィルム11を半導体ウェハ1に貼りあわせることが挙げられる。また、半導体ウェハ1の裏面1bにフィルム11を貼り付けた後、レーザ照射等により、フィルム11の一部に開口部13を形成することが挙げられる。
【0051】
また、半導体ウェハ1の裏面1bのうち外周部に対応する部分を露出させる場合、例えば、開口部13の形状をリング形状とする。
【0052】
そして、この状態で、第1実施形態と同様に、半導体ウェハ1をめっき液に浸すことで、図5(b)に示すように、表面電極2の表面上にめっき層3を形成する。このめっき層3は、第1実施形態と同様のものである(図3参照)。本実施形態では、半導体ウェハ1の側面1cに加えて、裏面1bの一部(半導体素子が形成されていない領域)もめっき液に接触するので、半導体ウェハ1の側面1cおよび裏面の一部(半導体素子が形成されていない領域)にも、めっき層3が形成される。
【0053】
このようにして、めっき工程を行うことで、本実施形態においても、表面電極2にZnめっき層4を欠陥無く形成することができ、この結果、表面電極2の最上部にAuめっき層6を確実に形成できる。
【0054】
この理由としては、以下のことが推測される。図6に、めっき工程時のめっき反応の概念図を示す。
【0055】
図6に示すように、本実施形態では、表面電極2においてAlのイオン化で生じた電子の余りを、半導体ウェハ1の側面1cに逃がすことに加えて、半導体ウェハ1の裏面1bの一部にも逃がすことができるので、表面電極2にめっき反応を確実に生じさせることができ、表面電極にZnめっき層4をムラ無く形成できるものと推測される。
【0056】
(第3実施形態)
本実施形態は、めっき工程時に露出させる半導体ウェハの裏面の一部の具体的な位置が第2実施形態と異なるものであり、それ以外は第2実施形態と同様である。以下では、第2実施形態と異なる点を説明する。
【0057】
図7(a)、(b)に、本実施形態におけるめっき工程時の半導体ウェハの断面図を示す。図7(a)に示すように、本実施形態では、半導体ウェハ1の裏面1bの一部の露出部を、ダイシング工程で半導体ウェハから切り分けられる複数のチップの全てに設けるとともに、1つのチップの一部のみに設ける。例えば、1つのチップに対して1個ずつ露出部を形成する。また、1つのチップに対して複数の露出部を形成しても良い。
【0058】
なお、図7(a)では、半導体ウェハ1の側面1cの一部を露出させた状態としているが、半導体ウェハ1の側面1cの全域を露出させても良い。また、半導体ウェハ1の裏面1bの一部のみを露出した状態とする方法としては、第2実施形態と同様の方法が採用可能である。
【0059】
そして、この状態で、第1実施形態と同様に、半導体ウェハ1をめっき液に浸すことで、図7(b)に示すように、表面電極2の表面上にめっき層3を形成する。このめっき層3は、第1実施形態と同様のものである(図3参照)。本実施形態では、半導体ウェハ1の側面1cに加えて、裏面1bの一部(全てのチップにおける裏面電極の一部)もめっき液に接触するので、半導体ウェハ1の側面1cおよび裏面1bの一部(全てのチップにおける裏面電極の一部)にも、めっき層3が形成される。
【0060】
このようにして、めっき工程を行うことで、本実施形態においても、表面電極2にZnめっき層4を欠陥無く形成することができ、この結果、表面電極2の最上部にAuめっき層6を確実に形成できる。
【0061】
この理由としては、以下のことが推測される。図8に、めっき工程時のめっき反応の概念図を示す。
【0062】
図8に示すように、本実施形態では、表面電極2においてAlのイオン化で生じた電子の余りを、半導体ウェハ1の側面1cに逃がすことに加えて、半導体ウェハ1の裏面1bの一部にも逃がすことができる。特に、本実施形態では、チップとなる領域毎に、表面電極2から半導体ウェハ1内を通って裏面電極8へと最短距離で電子を逃がすことができる。これにより、表面電極2にめっき反応を確実に生じさせることができ、表面電極2にZnめっき層4をムラ無く形成できるものと推測される。
【0063】
ところで、本実施形態では、図7(b)に示すように、各チップにおいて半導体素子の裏面電極の一部にめっき層3が形成され、ダイシング工程後に、めっき層3が形成された状態で各チップの裏面電極を外部端子とはんだ接続されるが、各チップの裏面電極の全域にめっき層が形成される場合と比較して、裏面電極の電気抵抗への影響を低く抑えられる。
【0064】
なお、裏面電極の電気抵抗への影響を抑えるためには、めっき工程時に露出させる半導体ウェハの裏面の一部を、各チップの裏面電極の中で電流が比較的流れにくい端部とすることが好ましい。
【0065】
また、本実施形態では、図7(b)に示すように、各チップにおいて半導体素子の裏面電極の一部にめっき層3が形成されるので、この裏面電極のめっき層を、各チップにおいて表面電極にめっき層が形成されていることの目印として活用できる。
【0066】
(他の実施形態)
上述の各実施形態では、SiCからなる半導体ウェハを用いたが、SiCに限らず、Si等の半導体ウェハを用いた場合においても、本発明の適用が可能である。ただし、第1実施形態で説明した通り、AlとZnの関係のように、表面電極から抜けるイオンに比べて、めっき液中のイオンの価数が小さく、かつ、表面電極から抜けるイオンの大きさとめっき液中のイオンの大きさとが近い関係を有することが必要であると考えられる。
【実施例】
【0067】
以下、本発明の実施例1〜4と比較例1、2を示す。
【0068】
実施例1〜4では、表面1aに表面電極2としてのAl層が形成され、裏面1bに裏面電極8としてのTi/Ni/Au層が形成されたSiCウェハ1を用意し、このSiCウェハ1に対して、第1〜第3実施形態で説明しためっき方法により、下記の表1に示す工程を順に行って、表面電極2にZnめっき層4、Ni−Pめっき層5、Auめっき層6を順に形成した。
【0069】
実施例1、2が第1実施形態に対応し、実施例1では、半導体ウェハ1の側面1cの全域を露出した状態とし、実施例2では、半導体ウェハ1の側面1cの一部を露出した状態とした。そして、Zn形成用のめっき液(表1の工程4、6)、Ni−P層形成用のめっき液(表1の工程7)、Au層形成用のめっき液(表1の工程8)の順に半導体ウェハ1を浸した。
【0070】
実施例3が第2実施形態に対応し、実施例3では、半導体ウェハ1の側面1bの一部を露出した状態とし、かつ、半導体ウェハ1の裏面1bのうち半導体素子が形成されていない外周部に対応する部分のみを露出した状態として、実施例1、2と同様に半導体ウェハ1をめっき液に浸した。
【0071】
実施例4が第3実施形態に対応し、実施例4では、半導体ウェハ1の側面1bの全域を露出した状態とし、かつ、半導体ウェハ1の裏面1bのうち全てのチップに対して1個ずつ露出部を形成した状態として、実施例1、2と同様に半導体ウェハ1をめっき液に浸した。
【0072】
比較例1、2では、半導体ウェハ1の側面1cの全域および裏面1bの全域を被覆した状態として、実施例1、2と同様に半導体ウェハ1をめっき液に浸した。
【0073】
そして、各実施例および比較例で形成しためっき層3の評価を行った。この評価結果を表2に示す。表2の側面開口率、裏面開口率は、半導体ウェハ1の側面1c、裏面1bに形成されためっき層3の面積から算出した結果である。
【0074】
【表1】

【0075】
【表2】


表2に示すように、比較例1、2では、表面電極2にAuめっき層6を欠陥無く形成することができなかったが、実施例1〜4では、表面電極2にAuめっき層6を欠陥無く形成することができた。
【0076】
また、実施例1、2の結果より、半導体ウェハ1の裏面1bの全域を被覆し、半導体ウェハ1の側面1cを露出した状態として、めっき液に浸す場合では、半導体ウェハ1の側面1cのうち側面1cの全域に対して57.9%以上の領域に、めっき層3が形成されるようにすれば、最終的に、表面電極2にAuめっき層6を欠陥無く形成できることがわかる。
【符号の説明】
【0077】
1 半導体ウェハ
1a 半導体ウェハの表面
1b 半導体ウェハの裏面
1c 半導体ウェハの側面
2 表面電極
4 Znめっき層(めっき層)
5 Ni−Pめっき層(めっき層)
6 Auめっき層(めっき層)
8 裏面電極
11 フィルム(被覆材)


【特許請求の範囲】
【請求項1】
表面(1a)と前記表面に対向する裏面(1b)と側面(1c)とを有し、前記表面(1a)に半導体素子の表面電極(2)が形成され、前記裏面(1b)に前記半導体素子の裏面電極(8)が形成された半導体ウェハ(1)を用意する工程と、
前記半導体ウェハ(1)の前記表面電極(2)にめっき層(3)を形成するめっき工程とを有する半導体装置の製造方法において、
前記めっき工程は、前記表面電極(2)と前記側面(1c)とを露出した状態とし、かつ、前記裏面(1b)の全域を被覆した状態として、前記半導体ウェハ(1)をめっき液に浸すことを特徴とする半導体装置の製造方法。
【請求項2】
前記めっき工程は、前記側面(1c)のうち前記側面(1c)の全域に対して57.9%以上の領域に、前記めっき層(3)を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
表面(1a)と前記表面に対向する裏面(1b)と側面(1c)とを有し、前記表面(1a)に半導体素子の表面電極(2)が形成され、前記裏面(1b)に前記半導体素子の裏面電極(8)が形成された半導体ウェハ(1)を用意する工程と、
前記半導体ウェハ(1)の前記表面電極(2)にめっき層(3)を形成するめっき工程とを有する半導体装置の製造方法において、
前記めっき工程は、前記表面電極(2)と前記側面(1c)と前記裏面(1b)の一部のみとを露出した状態で、前記半導体ウェハ(1)をめっき液に浸し、
前記裏面(1b)の前記一部の露出部が、前記半導体素子が形成されていない領域であることを特徴とする半導体装置の製造方法。
【請求項4】
表面(1a)と前記表面に対向する裏面(1b)と側面(1c)とを有し、前記表面(1a)に半導体素子の表面電極(2)が形成され、前記裏面(1b)に前記半導体素子の裏面電極(8)が形成された半導体ウェハ(1)を用意する工程と、
前記半導体ウェハ(1)の前記表面電極(2)にめっき層(3)を形成するめっき工程と、
前記めっき工程の後に、前記半導体ウェハ(1)を複数のチップにダイシングする工程とを有する半導体装置の製造方法において、
前記めっき工程は、前記表面電極(2)と前記側面(1c)と前記裏面(1b)の一部のみとを露出した状態で、前記半導体ウェハ(1)をめっき液に浸し、
前記裏面(1b)の前記一部の露出部が、前記複数のチップの全てに設けられるとともに、1つの前記チップの一部のみに設けられることを特徴とする半導体装置の製造方法。



【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公開番号】特開2013−87298(P2013−87298A)
【公開日】平成25年5月13日(2013.5.13)
【国際特許分類】
【出願番号】特願2011−226077(P2011−226077)
【出願日】平成23年10月13日(2011.10.13)
【出願人】(000004260)株式会社デンソー (27,639)
【Fターム(参考)】