半導体装置の製造方法
【課題】Ｘ線検出用フォトダイオード等においては、初期結晶材料として、裏面側に高濃度の不純物がドープされた単結晶ウエハ等を使用する場合がある。このような場合、裏面側不純物の外方拡散によるクロスコンタミネーション等を防止するために、予め、ウエハの裏面に、酸化シリコン膜等の不純物外方拡散防止膜等を形成しておく等の対策が講じられる。しかし、裏面に不純物外方拡散防止膜を形成する際に、ウエハの表面を損傷する等の問題が有る。
【解決手段】本願発明は、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するものである。
【解決手段】本願発明は、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置）の製造方法における表面保護技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平５−２３５００６号公報（特許文献１）には、シリコン単結晶ウエハ等の表面に高純度のエピタキシ層を成長させるに際して、ウエハの裏面に高濃度不純物層によるゲッタリング層を設けるとともに、ウエハの裏面を酸化シリコン膜等の外方拡散防止膜で被覆する技術が開示されている。
【０００３】
日本特開平４−２８７３２８号公報（特許文献２）には、イントリンシックゲッタリング層形成のためのシリコン単結晶ウエハ等の高温アニールに際して、予め、ウエハの全表面を酸化シリコン膜等の保護膜で被覆することにより、窒素雰囲気中での高温アニールの実施を可能とする技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２３５００６号公報
【特許文献２】特開平４−２８７３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
Ｘ線検出用フォトダイオード等においては、初期結晶材料として、裏面側に高濃度の不純物がドープされた単結晶ウエハ等を使用する場合がある。このような場合、一般に、裏面側不純物の外方拡散によるクロスコンタミネーション等を防止するために、高温熱処理工程の前に、予め、ウエハの裏面に、酸化シリコン膜等の不純物外方拡散防止膜等を形成しておく等の対策が講じられる。
【０００６】
しかし、このような対策は、裏面に不純物外方拡散防止膜を形成する際に、ウエハの表面を損傷する等の問題が有ることが、本願発明者等によって明らかにされた。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するので、その後のデバイス主要部の形成に際して、クロスコンタミネーション等を防止することができる。
【図面の簡単な説明】
【００１４】
【図１】本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイの構造を説明するためのチップ全体上面図である。
【図２】図１の単位セル領域２２の拡大上面図である。
【図３】図２のＸ−Ｘ’断面の模式チップ断面図である。
【図４】本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。
【図５】本願の前記一実施の形態の半導体装置の製造方法における裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。
【図６】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（ウエハ準備工程）の図３に対応するデバイス断面図である。
【図７】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。
【図８】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。
【図９】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。
【図１０】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面熱酸化膜成膜およびパターニング工程）の図３に対応するデバイス断面図である。
【図１１】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（Ｐ＋型不純物ドープ領域導入工程）の図３に対応するデバイス断面図である。
【図１２】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面メタル電極形成工程）の図３に対応するデバイス断面図である。
【図１３】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（バックグラインディング工程）の図３に対応するデバイス断面図である。
【図１４】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面メタル電極形成工程）の図３に対応するデバイス断面図である。
【図１５】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する縦型バッチ式熱ＣＶＤ装置の模式断面図である。
【図１６】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する枚葉式ドライエッチング装置の模式断面図である。
【図１７】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用酸化シリコン膜形成工程）の図３に対応するデバイス断面図である。
【図１８】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用窒化シリコン膜形成工程）の図３に対応するデバイス断面図である。
【図１９】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用窒化シリコン膜除去工程）の図３に対応するデバイス断面図である。
【図２０】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。
【図２１】本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例を説明するための各半導体製造装置群間のプロセスフロー図である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面のほぼ全面に、第１の酸化シリコン膜ＣＶＤにより、第１の酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、第２の酸化シリコン膜ＣＶＤにより、前記第１の酸化シリコン膜よりも厚い第２の酸化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面に対して、同時にウエットエッチングを実行することにより、前記第２の酸化シリコン膜を残した状態で、前記第１の酸化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【００１７】
２．前記項１の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【００１８】
３．前記項１または２の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【００１９】
４．前記項１から３のいずれか一つの半導体装置の製造方法において、前記第１の酸化シリコン膜ＣＶＤおよび前記第２の酸化シリコン膜ＣＶＤは、それぞれ枚葉式プラズマＣＶＤである。
【００２０】
５．前記項１から４のいずれか一つの半導体装置の製造方法において、前記ウエットエッチングは、浸漬エッチングである。
【００２１】
６．前記項３から５のいずれか一つの半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）および（ｃ）は、第２の半導体製造装置群により実行し、前記工程（ｄ）は、前記第２の半導体製造装置群または第３の半導体製造装置群により実行し、前記工程（ｅ）から（ｇ）は、前記第３の半導体製造装置群により実行する。
【００２２】
７．以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、酸化シリコン膜ＣＶＤにより、酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、窒化シリコン膜ＣＶＤにより、窒化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第１のエッチング処理により、前記第１の主面側の前記窒化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第２のエッチング処理により、前記第１の主面側の前記酸化シリコン膜をほぼ全面的に除去する工程；
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【００２３】
８．前記項７の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【００２４】
９．前記項７または８の半導体装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｈ）前記工程（ｇ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【００２５】
１０．前記項７から９のいずれか一つの半導体装置の製造方法において、前記酸化シリコン膜ＣＶＤおよび前記窒化シリコン膜ＣＶＤは、それぞれバッチ式ＣＶＤである。
【００２６】
１１．前記項１０の半導体装置の製造方法において、前記バッチ式ＣＶＤは、熱ＣＶＤである。
【００２７】
１２．前記項７から１１のいずれか一つの半導体装置の製造方法において、前記第１のエッチング処理は、枚葉式ドライエッチングである。
【００２８】
１３．前記項７から１２のいずれか一つの半導体装置の製造方法において、前記第２のエッチング処理は、浸漬ウエットエッチングである。
【００２９】
１４．前記項９から１３のいずれか一つの半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）は、第２の半導体製造装置群により実行し、前記工程（ｃ）から（ｈ）は、第３の半導体製造装置群により実行する。
【００３０】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３１】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ、ダイオード（能動素子）等の単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、半導体装置の例としては、たとえばフォトダイオード、フォトダイオードアレイ、光センサ、パワーダイオード、その他のダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等がある。
【００３２】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００３３】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００３４】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００３５】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３６】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３７】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３８】
６．本願に於いて、「半導体製造装置群」とは、半導体ウエハを処理するための研摩装置、熱処理装置、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置、スパッタリング装置、イオン注入装置、塗布装置、露光装置、検査装置、バックグラインディング装置、ダイシング装置等の少なくとも１種類の装置の集合体であり、単一のクリーンルーム内にあるか、異なるクリーンルーム内にあるか、クリーンルーム外にあるかを問わない。しかし、一つの半導体製造装置群に属する半導体製造用装置は、原則として、ここで対象となる他の半導体製造装置群には属していない。
【００３９】
また、ウエットエッチングについて「浸漬エッチング」とは、ウエハ等の処理対象物のほぼ全体をエッチング液に浸して処理することを言う。
【００４０】
なお、本願に於いて、ウエハの熱処理に関して、「高温」というときは、原則として、摂氏８００度以上をいう。
【００４１】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４２】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４３】
１．本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイ等の説明（主に図１から図３）
このセクションでは、光デバイスとして、シリコン系半導体基板上に形成されたＸ線検出用フォトダイオードアレイを例に取り具体的に説明するが、半導体基板としては、シリコンのほか、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＡｌＳｂ、ＧａＮ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＣｄＳ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＰｂＳ、ＰｂＴｅ等を例示することができる。
【００４４】
図１は本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイの構造を説明するためのチップ全体上面図である。図２は図１の単位セル領域２２の拡大上面図である。図３は図２のＸ−Ｘ’断面の模式チップ断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイ等の構造を説明する。
【００４５】
まず、Ｘ線検出用フォトダイオードアレイのチップ全体上面図を図１に示す。図１に示すように、半導体チップ２の表面１ａ（デバイス面または第１の主面）の中央部には、セルマット領域２０があり、マトリクス状に（この例では、たとえば、３行１２列）単位セル領域２２（ピクセルに対応）が敷き詰められている。各単位セル領域２２には、表面メタル電極１１（例えば、アルミニウム系メタル電極）が設けられており、表面メタル電極１１は接続配線２３（たとえば、表面メタル電極１１と同層のメタル配線）によって半導体チップ２の表面１ａ周辺部に設けられた外部パッド２１（たとえば、表面メタル電極１１と同層のメタルパッド）と接続されている。主要な寸法を例示するとすれば、以下のごとくである。すなわち、チップの縦は、１０ミリメートル程度、横は、４０ミリメートル程度であり、単位セル領域２２の縦は、２ミリメートル程度、横は、３ミリメートル程度である。
【００４６】
次に、単位セル領域２２の拡大上面図を図２に示す。図２に示すように、表面メタル電極１１の中央部下方には、Ｐ＋型不純物ドープ領域１０が設けられている。Ｐ＋型不純物ドープ領域１０の不純物濃度としては、たとえば、１０２０/ｃｍ３のオーダ（不純物種は、たとえばボロン）を例示することができる。
【００４７】
次に、図２のＸ−Ｘ’断面を図３に示す。図３に示すように、半導体基板領域１ｓ（たとえば、シリコン単結晶基板）の表面１ａ（デバイス面または第１の主面）側の主要部は、Ｎ−型不純物ドープ領域３（第１導電型の第１の不純物ドープ領域）となっており、裏面１ｂ側は、Ｎ＋型不純物ドープ領域４（第２の不純物ドープ領域）となっている。Ｎ−型不純物ドープ領域３（厚さは、たとえば２５０マイクロメートル程度）の抵抗率は、たとえば、１ｋΩｃｍ程度（不純物種は、たとえばアンチモン）であり、Ｎ＋型不純物ドープ領域４（厚さは、たとえば５０マイクロメートル程度）の抵抗率は、たとえば、１ｍΩｃｍ程度（不純物種は、たとえばアンチモン）である。
【００４８】
半導体基板領域１ｓの裏面１ｂ側であって、Ｎ＋型不純物ドープ領域４の表面のほぼ全体には、裏面メタル電極１２（カソード電極）が形成されている。裏面メタル電極１２の膜の構成は、Ｎ＋型不純物ドープ領域４に近い側から、たとえば、チタン膜、ニッケル膜、および金膜（膜厚は、３層で、たとえば３００ｎｍ程度）である。
【００４９】
半導体基板領域１ｓの表面１ａ側であって、Ｎ−型不純物ドープ領域３の表面領域内には、Ｐ＋型不純物ドープ領域１０が設けられており、これ以外のＮ−型不純物ドープ領域３の表面は、酸化シリコン膜等のパッシベーション膜７（表面熱酸化膜）で覆われている（例えば、厚さは、１マイクロメートル程度）。更に、Ｐ＋型不純物ドープ領域１０の表面および、その周辺の酸化シリコン膜７の上面は、アルミニウム系メタル膜（例えば、厚さは、１マイクロメートル程度）等の表面メタル電極１１（アノード電極）で覆われている。ここで、Ｐ＋型不純物ドープ領域１０、パッシベーション膜７および表面メタル電極１１は、このデバイスの主要部１５を構成している。
【００５０】
このような構造に於いて、Ｘ線がＮ−型不純物ドープ領域３とＰ＋型不純物ドープ領域１０の界面のＰＮ接合に入射すると、光起電力効果（Ｐｈｏｔｏｖｏｌｔａｉｃ Ｅｆｆｅｃｔ）によって、アノード（Ｐ＋型不純物ドープ領域１０）とカソード（Ｎ−型不純物ドープ領域３）間に光起電力が発生する。
【００５１】
２．本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜および裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置等の説明（主に図４および５）
ここでは、比較的低温（たとえば、摂氏８００度未満）に於いて、ウエハの片面だけに成膜可能な成膜装置として、枚葉式プラズマＣＶＤ装置を例に取り具体的に説明するが、比較的定温に於いて、ウエハの片面だけに成膜可能な成膜装置であれば、たとえば、枚葉式熱ＣＶＤ装置等でもよい。
【００５２】
なお、本願に於いては、プラズマＣＶＤ装置やドライエッチング装置のプラズマ励起方式として、平行平板方式について具体的に説明するが、これに限らず、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）等でもよいことはいうまでもない。
【００５３】
図４は本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。図５は本願の前記一実施の形態の半導体装置の製造方法における裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜および裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置等を説明する。
【００５４】
セクション３で説明する第１および第２の酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置５１を図４および図５に示す。図４は第１の酸化シリコン膜の成膜の様子を示している。図４に示すように、枚葉式プラズマＣＶＤ装置５１の主要部は、チャンバ５４であり、この内部下方には、下部電極５５（ウエハステージ）が設けられており、下部電極５５の上には、その表面１ａを上に向けて、被処理ウエハ１が置かれている。下部電極５５の上方には、上部電極５６が設けられており、これらの下部電極５５と上部電極５６の間に、プラズマ５８が生成する。プラズマ５８の励起は、高周波電源５７によって行われる。処理時には、チャンバ５４内は、ガス排出口６０を介して真空引きされ、反応ガス等が、ガス導入口５９から供給される。
【００５５】
次に、図５は第２の酸化シリコン膜の成膜（ウエハ裏面への成膜）の様子を示している（なお、この例では、装置構造は、図４と同じものを使用している）。図５に示すように、ウエハ１の表面１ａには、すでに、表面保護用ＣＶＤ酸化シリコン膜５（第１の酸化シリコン膜）が形成されており、ウエハ１は、その裏面１ｂを上に向けて、下部電極５５の上に置かれている。
【００５６】
３．本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）の説明（主に図６から図１４）
このセクションでは、セクション１で説明したデバイス構造をセクション２で説明した装置等を用いて形成するプロセスの１例を示す。従って、各種の変形が可能であり、たとえば、酸化シリコン膜等を窒化シリコン膜等に置き換えることも可能である。
【００５７】
図６は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（ウエハ準備工程）の図３に対応するデバイス断面図である。図７は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。図８は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。図９は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。図１０は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面熱酸化膜成膜およびパターニング工程）の図３に対応するデバイス断面図である。図１１は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（Ｐ＋型不純物ドープ領域導入工程）の図３に対応するデバイス断面図である。図１２は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面メタル電極形成工程）の図３に対応するデバイス断面図である。図１３は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（バックグラインディング工程）の図３に対応するデバイス断面図である。図１４は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面メタル電極形成工程）の図３に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明する。
【００５８】
まず、図６に示すように、たとえば、１５０Φ（直径１５０ミリメートル程度）のＮ型シリコン単結晶ウエハ１を準備する。抵抗率は、たとえば、１ｋΩｃｍ程度を好適なものとして例示することができる。ウエハ１の厚さは、任意であるが、ここでは、たとえば、５５０マイクロメートル程度とする。なお、ウエハ１の直径は、１５０Φに限らず、１００Φ、２００Φ、３００Φ、４５０Φ等であっても良い。
【００５９】
次に、たとえば、Ｎ型不純物であるアンチモンの固体拡散源膜をウエハ１の裏面１ｂのほぼ全面に形成した状態で、たとえば、摂氏１０００度以上の高温で引き伸ばし拡散を実行することで、Ｎ＋型不純物ドープ領域４（第２の不純物ドープ領域）をウエハ１の裏面１ｂのほぼ全面に形成する。Ｎ＋型不純物ドープ領域４の抵抗率は、たとえば、１ｍΩｃｍ程度を好適なものとして例示することができる。また、Ｎ＋型不純物ドープ領域４の厚さは、たとえば、３００マイクロメートル程度を好適なものとして例示することができる。従って、ウエハ１の表面１ａ側の残りの２５０マイクロメートル程度の部分が、元の濃度で残り、Ｎ−型不純物ドープ領域３（第１導電型の第１の不純物ドープ領域）となる。ここで、不要になった固体拡散源膜等の除去、必要であればウエハ１の両面１ａ、１ｂの洗浄、補助的な鏡面研摩等を実施した後、次の工程に、ウエハ１を移送する。
【００６０】
次に、図７に示すように、ウエハ１の表面１ａに、たとえば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いたプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）による酸化シリコン系絶縁膜を表面保護用ＣＶＤ酸化シリコン膜５（第１の酸化シリコン膜）として形成する。表面保護用ＣＶＤ酸化シリコン膜５の厚さは、たとえば、５００ｎｍ程度を好適なものとして例示することができる。表面保護用ＣＶＤ酸化シリコン膜５の成膜条件としては、たとえば、成膜温度：摂氏３９０度程度、ガス流量：ＴＥＯＳ/Ｏ２＝１０００ｓｃｃｍ/４００ｓｃｃｍ程度を例示することができる。
【００６１】
次に、図８に示すように、ウエハ１の裏面１ｂに、たとえば、ＴＥＯＳを用いたプラズマＣＶＤによる酸化シリコン系絶縁膜を裏面ＣＶＤ酸化シリコン膜６（第２の酸化シリコン膜）として形成する。裏面ＣＶＤ酸化シリコン膜６の厚さは、たとえば、１０００ｎｍ程度を好適なものとして例示することができる。このように、裏面ＣＶＤ酸化シリコン膜６の厚さは、表面保護用ＣＶＤ酸化シリコン膜５の厚さよりも厚くなっている。裏面ＣＶＤ酸化シリコン膜６の成膜条件としては、たとえば、成膜温度：摂氏３９０度程度、ガス流量：ＴＥＯＳ/Ｏ２＝１０００ｓｃｃｍ/４００ｓｃｃｍ程度を例示することができる。
【００６２】
次に、図９に示すように、たとえば、ＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）等をエッチング液として、ウエハ１の表面１ａ側および裏面１ｂ側に対して、浸漬エッチング等のウエットエッチングを施すことにより、ウエハ１の表面１ａ側および裏面１ｂ側の酸化シリコン系絶縁膜５，６をそれぞれ５００ｎｍ程度除去する。すなわち、表面保護用ＣＶＤ酸化シリコン膜５をほぼ全面的に除去する。このとき、裏面ＣＶＤ酸化シリコン膜６の厚さは、５００ｎｍ程度となる。
【００６３】
次に、図１０に示すように、たとえば、摂氏１０００度程度のウエット雰囲気で、熱酸化により、ウエハ１の表面１ａ上のほぼ全面に、表面熱酸化膜７（パッシベーション膜）としての酸化シリコン膜（厚さは、たとえば、１０００ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ上のほぼ全面に、塗布等により、Ｐ＋型不純物ドープ領域導入用レジスト膜８を形成し、通常のリソグラフィにより、パターニングする。このパターニングされたＰ＋型不純物ドープ領域導入用レジスト膜８を用いて、たとえば、ドライエッチングにより、表面熱酸化膜７にＰ＋型不純物ドープ領域導入用開口９を開口する。
【００６４】
次に、図１１に示すように、たとえば、イオン注入により、ボロン等を導入することにより、Ｐ＋型不純物ドープ領域１０を形成する。このイオン注入のドーズ量としては、たとえば、１０１５/ｃｍ２程度を例示することができる。その後、不要になったＰ＋型不純物ドープ領域導入用レジスト膜８をアッシング等により除去する。
【００６５】
次に、図１２に示すように、たとえば、スパッタリング成膜により、ウエハ１の表面１ａ側のほぼ全面に、アルミニウム系メタル膜を成膜し、通常のリソグラフィにより、パターニングすることにより、表面メタル電極１１を形成する。アルミニウム系メタル膜の組成としては、たとえば、１％前後の銅、シリコンを添加したアルミニウムを例示することができる。
【００６６】
次に、図１３に示すように、ウエハ１の裏面１ｂ側に対して、例えば、バックグラインディング（研削量は、例えば、２５０マイクロメートル程度）を実行することにより、裏面ＣＶＤ酸化シリコン膜６の全部とＮ＋型不純物ドープ領域４の一部を除去する。
【００６７】
次に、図１４に示すように、たとえば、スパッタリング成膜により、ウエハ１の裏面１ｂのほぼ全面に、裏面メタル電極１２を成膜する。
【００６８】
その後、必要に応じて、ウエハプローブテスト、ダイシング等を実行して、ウエハ１を個々のチップ２に分割すると、図１から図３に示すようなデバイスとなる。
【００６９】
４．本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する装置の説明（主に図１５および図１６）
このセクションでは、セクション５で説明する不純物外方拡散防止膜形成プロセス（変形例）に使用するＣＶＤ装置（図１７および図１８のプロセスに使用）およびドライエッチング装置（図１９のプロセスに使用）を説明する。ここでは、ＣＶＤ装置として、バッチ式熱ＣＶＤ装置を例示するが、ウエハの両主面に同時に成膜できるものであれば、他の形式の装置であっても良い（ＣＶＤ装置に限らない）。また、ドライエッチング装置として、枚葉式ドライエッチング装置を例示するが、ウエハの片面のみをエッチングできるものであれば、バッチ式ドライエッチング装置でも、ウエットエッチング装置でも良い。
【００７０】
図１５は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する縦型バッチ式熱ＣＶＤ装置の模式断面図である。図１６は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する枚葉式ドライエッチング装置の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する装置を説明する。
【００７１】
バッチ式熱ＣＶＤ装置５２を図１５に示す。図１５に示すように、バッチ式熱ＣＶＤ装置５２の主要部は、石英反応管６１とその周りを取り巻くヒータ６２から構成されており、石英反応管６１の内部（チャンバ５４）には、多数の被処理ウエハ１がセットされたウエハ治具６３が置かれている。被処理ウエハ１は、たとえば、その表面１ａを上に向けて、ウエハ治具６３にセットされている。成膜処理時には、石英反応管６１の内部は、減圧され、ガス導入口５９から反応ガス等が供給され、ガス排出口６０から外部に排出される。
【００７２】
次に、枚葉式ドライエッチング装置５３を図１６に示す。図１６に示すように、枚葉式ドライエッチング装置５３の主要部は、その壁面が接地されたチャンバ５４とその中に置かれた下部電極５５（ウエハステージ）から構成されている。下部電極５５上には、被処理ウエハ１がその表面１ａを上に向けて置かれている。この被処理ウエハ１の表面１ａには、セクション５で説明する表面保護用ＣＶＤ酸化シリコン膜５ａ（酸化シリコン膜）および表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）が形成されており、被処理ウエハ１の裏面１ｂには、裏面保護用ＣＶＤ酸化シリコン膜５ｂ（酸化シリコン膜）および裏面保護用ＣＶＤ窒化シリコン膜１４ｂ（窒化シリコン膜）が形成されている。下部電極５５には、たとえばバイアスコンデンサ６４を介して、高周波電源５７が接続されており、プラズマ５８を励起する構造となっている。エッチング処理時には、チャンバ５４内は、ガス排出口６０を介して、真空引きされ、ガス導入口５９からエッチングガス等が供給される。
【００７３】
５．本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）の説明（主に図１７から図２０）
このセクションでは、セクション３の不純物外方拡散防止膜形成プロセス（枚葉式ＣＶＤ方式：図７から図９に対応）に関する変形例（バッチ式ＣＶＤ方式）を説明するが、酸化シリコン膜および窒化シリコン膜を成膜する順序は、例えば、逆にしても良い。
【００７４】
この変形例は、セクション３の図７から図９のプロセスに関する変形例であり、図６および図１０から図１４の部分は、全く同一であるので、以下では原則として異なる部分のみを説明する。
【００７５】
図１７は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用酸化シリコン膜形成工程）の図３に対応するデバイス断面図である。図１８は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用窒化シリコン膜形成工程）の図３に対応するデバイス断面図である。図１９は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用窒化シリコン膜除去工程）の図３に対応するデバイス断面図である。図２０は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明する。
【００７６】
図６の状態のウエハ１は、セクション３と同様に、次の工程、すなわち、図１７で説明する工程に移送される。すなわち、図１７に示すように、たとえば、ウエハ１の表面１ａおよび裏面１ｂに、たとえば、ＴＥＯＳを用いたＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等のバッチ式熱ＣＶＤによる酸化シリコン系絶縁膜を表面保護用ＣＶＤ酸化シリコン膜５ａ（酸化シリコン膜）および裏面保護用ＣＶＤ酸化シリコン膜５ｂ（酸化シリコン膜）として、それぞれ形成する。表面保護用ＣＶＤ酸化シリコン膜５ａ（酸化シリコン膜）および裏面保護用ＣＶＤ酸化シリコン膜５ｂ（酸化シリコン膜）の厚さは、たとえば、５００ｎｍ程度を好適なものとして例示することができる。表面保護用ＣＶＤ酸化シリコン膜５ａおよび裏面保護用ＣＶＤ酸化シリコン膜５ｂの成膜条件としては、たとえば、成膜温度：摂氏７００度程度、真空度：５０パスカル程度、ガス流量：ＴＥＯＳ/Ｏ２＝１００ｓｃｃｍ/５ｓｃｃｍ程度、チャージ枚数：１５０枚程度を例示することができる。
【００７７】
次に、図１８に示すように、たとえば、ウエハ１の表面１ａ側および裏面１ｂ側に、たとえば、ＬＰ−ＣＶＤ等のバッチ式熱ＣＶＤによる窒化シリコン系絶縁膜を表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）および裏面保護用ＣＶＤ窒化シリコン膜１４ｂ（窒化シリコン膜）として、それぞれ形成する。表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）および裏面保護用ＣＶＤ窒化シリコン膜１４ｂ（窒化シリコン膜）の厚さは、たとえば、２００ｎｍ程度を好適なものとして例示することができる。表面保護用ＣＶＤ窒化シリコン膜１４ａおよび裏面保護用ＣＶＤ窒化シリコン膜１４ｂの成膜条件としては、たとえば、成膜温度：摂氏７７０度程度、真空度：２５パスカル程度、ガス流量：ＳｉＨ２Ｃｌ２/ＮＨ３＝２０ｓｃｃｍ/２００ｓｃｃｍ程度、チャージ枚数：１５０枚程度を例示することができる。
【００７８】
次に、図１９に示すように、たとえば、枚葉式ドライエッチング（第１のエッチング処理）により、ウエハ１の表面１ａ側の表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）をほぼ全面的に除去する。このドライエッチング条件としては、たとえば、真空度：３．６キロパスカル程度、ガス流量：Ａｒ/ＣＦ４/ＣＨＦ３＝１０００ｓｃｃｍ/１００ｓｃｃｍ/３０ｓｃｃｍ程度を例示することができる。
【００７９】
次に、図２０に示すように、たとえば、ＢＨＦ等をエッチング液として、ウエハ１の表面１ａ側および裏面１ｂ側に対して、浸漬ウエットエッチング等のウエットエッチング（第２のエッチング処理）を施すことにより、ウエハ１の表面１ａ側の酸化シリコン系絶縁膜５ａをほぼ全面的に除去する。
【００８０】
その後、図１０の工程に移送される。
【００８１】
６．本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例の説明（主に図２１）
このセクションでは、セクション３およびセクション５における各プロセスを、どの設備を利用して実行するかについての、使い分けの一例を説明する。従って、このような使い分けは、任意であり、他の使用方法を取ることを制限するものではない。
【００８２】
図２１は本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例を説明するための各半導体製造装置群間のプロセスフロー図である。これに基づいて、本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例を説明する。
【００８３】
ここでは、１例として、結晶メーカの設備（第１の半導体製造装置群７１）、半導体委託製造組織の設備（第２の半導体製造装置群７２）および総合半導体メーカの設備（第３の半導体製造装置群７３）の間の設備と工程の振り分けについて説明するが、各群の設備は、同一の組織・メーカに属していても良いし、異なる組織・メーカに属していても良い。
【００８４】
（１）枚葉式ＣＶＤ方式に関する説明（図２１および図７から図９）
枚葉式ＣＶＤ方式については、以下のように運用することが、設備の有効利用およびクロスコンタミネーションの観点から有効である。すなわち、原則として、図６の工程は、第１の半導体製造装置群７１に属する装置で処理し、図７から図９の工程は、第２の半導体製造装置群７２に属する装置で処理し、図１０から図１４の工程は、第３の半導体製造装置群７３に属する装置で処理する。ただし、図９の工程は、第３の半導体製造装置群７３に属する装置で処理してもよい。
【００８５】
これは、図６の工程のように、ウエハ１の裏面に不純物外方拡散防止膜がついていない状態で行う高濃度の不純物と摂氏１０００度以上の高温を扱う処理と、その他の処理を同一の半導体製造装置群で処理するのは、クロスコンタミネーションの観点から不適当だからである。
【００８６】
また、単純な酸化シリコン膜の全面膜付け等からなる工程（図７および図８）と微細加工を伴う複雑なデバイス製造工程（図１０から図１４）の主要工程とを同一の半導体製造装置群で処理するのは、設備の有効利用の点から効率的ではないからである。ただし、図９の工程は、いずれの工程群に必ず付属するものであり、第１の半導体製造装置群７１以外ならいずれで処理してもかまわない。
【００８７】
更に、第２の半導体製造装置群７２と第３の半導体製造装置群７３を分ける利点は、ウエハ１の裏面１ｂに不純物外方拡散防止膜がついていない状態で行う高温熱処理を行う設備群と、半導体の複雑な主要工程を行う設備群を完全に分離できるところにある。
【００８８】
（２）バッチ式ＣＶＤ方式に関する説明（図２１および図１７から図２０）
バッチ式ＣＶＤ方式については、以下のように運用することが、設備の有効利用およびクロスコンタミネーションの観点から有効である。すなわち、原則として、図６の工程は、第１の半導体製造装置群７１に属する装置で処理し、図１７の工程は、第２の半導体製造装置群７２に属する装置で処理し、図１８から図２０および図１０から図１４の工程は、第３の半導体製造装置群７３に属する装置で処理する。
【００８９】
図６の工程を第１の半導体製造装置群７１に振り分けるのは、サブセクション（１）と同じ理由であるが、図１８の比較的単純な窒化シリコン膜の全面膜付けを第２の半導体製造装置群７２に振り分けないのは、窒化シリコン膜のバッチ式炉が酸化シリコン膜のバッチ式炉に比べると、数の少ない設備だからである。すなわち、第２の半導体製造装置群７２に常備するのは、利用効率上、得策ではないからである。
【００９０】
なお、第２の半導体製造装置群７２と第３の半導体製造装置群７３を分ける理由は、サブセクション（１）と同じ理由である。
【００９１】
７．前記各実施の形態（変形例を含む）に関する補助的説明並びに全般的な考察
このセクションでは、本願発明、先の実施の形態、変形例等に関する一般的な考察並びに補足的説明を行う。
【００９２】
先にセクション６の述べたクロスコンタミネーションの意義について補足的な説明を行う。半導体ウエハ工程では、多種類の製品が同一のラインを流れるのが普通である。従って、半導体の工程におけるクロスコンタミネーションは、同一工程のあるウエハから他のウエハ（同一製品または他の製品）に汚染が移行する場合と、同一の装置を利用する工程が異なる他のウエハ（同一製品または他の製品）に汚染が移行する場合がある。
【００９３】
従って、前記実施の形態（変形例を含む）の効用は、単一の製品の製造方法として有効であるのみならず、多種多様な製品を製造する量産方法としても同様に有効性を有する。
【００９４】
以上のように、前記実施の形態（変形例を含む）においては、微細な加工が要求されるデバイス主要部１５の形成前に、ウエハ１のデバイス面１ａを傷つけることなく、ウエハ１の裏面１ｂに不純物放出防止膜（不純物外方拡散防止膜）等を形成することで、クロスコンタミネーションを有効に防止することができる。
【００９５】
また、デバイス主要部１５の形成前に、ウエハ１の裏面１ｂに不純物放出防止膜（不純物外方拡散防止膜）等を形成するので、デバイス主要部１５の形成工程に於いて、高温熱処理を伴う場合に於いても、オートドーピング等を有効に防止することができる。
【００９６】
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９７】
例えば、前記実施の形態では、対象デバイスとして、主に光デバイス（フォトダイオード）を例に取り具体的に説明したが、本発明はそれに限定されるものではなく、パワー系半導体装置（パワーＭＯＳＦＥＴ，ＩＧＢＴ，パワーダイオード）、これらのパワー系半導体装置を内蔵する半導体集積回路装置、および、その他の半導体装置、半導体集積回路装置等にも適用できることは言うまでもない。
【００９８】
また、前記実施の形態では、裏面に高濃度Ｎ型不純物ドープ領域を有するＮ型ウエハを使用する例を具体的に説明したが、本発明はそれに限定されるものではなく、裏面に高濃度Ｐ型不純物ドープ領域を有するＮ型ウエハを使用する場合にも適用できることは言うまでもない。また、裏面に高濃度Ｐ型不純物ドープ領域を有するＰ型ウエハを使用する場合にも適用できることは言うまでもない。更に、裏面に高濃度Ｎ型不純物ドープ領域を有するＰ型ウエハを使用する場合にも適用できることは言うまでもない。
【符号の説明】
【００９９】
１ ウエハ
１ａ ウエハ又はチップの表面（デバイス面または第１の主面）
１ｂ ウエハ又はチップの裏面（第２の主面）
１ｓ 半導体基板領域
２ 半導体チップ（チップ領域）
３ Ｎ−型不純物ドープ領域（第１導電型の第１の不純物ドープ領域）
４ Ｎ＋型不純物ドープ領域（第２の不純物ドープ領域）
５ 表面保護用ＣＶＤ酸化シリコン膜（第１の酸化シリコン膜）
５ａ 表面保護用ＣＶＤ酸化シリコン膜（酸化シリコン膜）
５ｂ 裏面保護用ＣＶＤ酸化シリコン膜（酸化シリコン膜）
６ 裏面ＣＶＤ酸化シリコン膜（第２の酸化シリコン膜）
７ 表面熱酸化膜（パッシベーション膜）
８ Ｐ＋型不純物ドープ領域導入用レジスト膜
９ Ｐ＋型不純物ドープ領域導入用開口
１０ Ｐ＋型不純物ドープ領域
１１ 表面メタル電極
１２ 裏面メタル電極
１４ａ 表面保護用ＣＶＤ窒化シリコン膜（窒化シリコン膜）
１４ｂ 裏面保護用ＣＶＤ窒化シリコン膜（窒化シリコン膜）
１５ デバイスの主要部
２０ セルマット領域
２１ 外部パッド
２２ 単位セル領域
２３ 接続配線
５１ 枚葉式プラズマＣＶＤ装置
５２ バッチ式低圧ＣＶＤ装置
５３ 枚葉式プラズマエッチング装置
５４ チャンバ
５５ 下部電極（ウエハステージ）
５６ 上部電極
５７ 高周波電源
５８ プラズマ
５９ ガス導入口
６０ ガス排出口
６１ 石英反応管
６２ ヒータ
６３ ウエハ治具
６４ バイアスコンデンサ
６５ 絶縁シール
７１ 第１の半導体製造装置群
７２ 第２の半導体製造装置群
７３ 第３の半導体製造装置群
【技術分野】
【０００１】
本発明は、半導体装置（または半導体集積回路装置）の製造方法における表面保護技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開平５−２３５００６号公報（特許文献１）には、シリコン単結晶ウエハ等の表面に高純度のエピタキシ層を成長させるに際して、ウエハの裏面に高濃度不純物層によるゲッタリング層を設けるとともに、ウエハの裏面を酸化シリコン膜等の外方拡散防止膜で被覆する技術が開示されている。
【０００３】
日本特開平４−２８７３２８号公報（特許文献２）には、イントリンシックゲッタリング層形成のためのシリコン単結晶ウエハ等の高温アニールに際して、予め、ウエハの全表面を酸化シリコン膜等の保護膜で被覆することにより、窒素雰囲気中での高温アニールの実施を可能とする技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２３５００６号公報
【特許文献２】特開平４−２８７３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
Ｘ線検出用フォトダイオード等においては、初期結晶材料として、裏面側に高濃度の不純物がドープされた単結晶ウエハ等を使用する場合がある。このような場合、一般に、裏面側不純物の外方拡散によるクロスコンタミネーション等を防止するために、高温熱処理工程の前に、予め、ウエハの裏面に、酸化シリコン膜等の不純物外方拡散防止膜等を形成しておく等の対策が講じられる。
【０００６】
しかし、このような対策は、裏面に不純物外方拡散防止膜を形成する際に、ウエハの表面を損傷する等の問題が有ることが、本願発明者等によって明らかにされた。
【０００７】
本願発明は、これらの課題を解決するためになされたものである。
【０００８】
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、本願の一つの発明は、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、裏面に高濃度の不純物ドープ層を有する半導体ウエハの裏面に、不純物防止膜を形成するに当たり、まず、前記半導体ウエハの表面に酸化シリコン系絶縁膜等の表面保護膜を形成し、その状態で、前記裏面に、前記不純物防止膜を形成し、その後、ウエットエッチングにより、前記不純物防止膜を残した状態で、前記表面保護膜をほぼ全面的に除去するので、その後のデバイス主要部の形成に際して、クロスコンタミネーション等を防止することができる。
【図面の簡単な説明】
【００１４】
【図１】本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイの構造を説明するためのチップ全体上面図である。
【図２】図１の単位セル領域２２の拡大上面図である。
【図３】図２のＸ−Ｘ’断面の模式チップ断面図である。
【図４】本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。
【図５】本願の前記一実施の形態の半導体装置の製造方法における裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。
【図６】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（ウエハ準備工程）の図３に対応するデバイス断面図である。
【図７】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。
【図８】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。
【図９】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。
【図１０】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面熱酸化膜成膜およびパターニング工程）の図３に対応するデバイス断面図である。
【図１１】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（Ｐ＋型不純物ドープ領域導入工程）の図３に対応するデバイス断面図である。
【図１２】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面メタル電極形成工程）の図３に対応するデバイス断面図である。
【図１３】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（バックグラインディング工程）の図３に対応するデバイス断面図である。
【図１４】本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面メタル電極形成工程）の図３に対応するデバイス断面図である。
【図１５】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する縦型バッチ式熱ＣＶＤ装置の模式断面図である。
【図１６】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する枚葉式ドライエッチング装置の模式断面図である。
【図１７】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用酸化シリコン膜形成工程）の図３に対応するデバイス断面図である。
【図１８】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用窒化シリコン膜形成工程）の図３に対応するデバイス断面図である。
【図１９】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用窒化シリコン膜除去工程）の図３に対応するデバイス断面図である。
【図２０】本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。
【図２１】本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例を説明するための各半導体製造装置群間のプロセスフロー図である。
【発明を実施するための形態】
【００１５】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１６】
１．以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面のほぼ全面に、第１の酸化シリコン膜ＣＶＤにより、第１の酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、第２の酸化シリコン膜ＣＶＤにより、前記第１の酸化シリコン膜よりも厚い第２の酸化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面に対して、同時にウエットエッチングを実行することにより、前記第２の酸化シリコン膜を残した状態で、前記第１の酸化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【００１７】
２．前記項１の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【００１８】
３．前記項１または２の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【００１９】
４．前記項１から３のいずれか一つの半導体装置の製造方法において、前記第１の酸化シリコン膜ＣＶＤおよび前記第２の酸化シリコン膜ＣＶＤは、それぞれ枚葉式プラズマＣＶＤである。
【００２０】
５．前記項１から４のいずれか一つの半導体装置の製造方法において、前記ウエットエッチングは、浸漬エッチングである。
【００２１】
６．前記項３から５のいずれか一つの半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）および（ｃ）は、第２の半導体製造装置群により実行し、前記工程（ｄ）は、前記第２の半導体製造装置群または第３の半導体製造装置群により実行し、前記工程（ｅ）から（ｇ）は、前記第３の半導体製造装置群により実行する。
【００２２】
７．以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、酸化シリコン膜ＣＶＤにより、酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、窒化シリコン膜ＣＶＤにより、窒化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第１のエッチング処理により、前記第１の主面側の前記窒化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第２のエッチング処理により、前記第１の主面側の前記酸化シリコン膜をほぼ全面的に除去する工程；
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【００２３】
８．前記項７の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【００２４】
９．前記項７または８の半導体装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｈ）前記工程（ｇ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【００２５】
１０．前記項７から９のいずれか一つの半導体装置の製造方法において、前記酸化シリコン膜ＣＶＤおよび前記窒化シリコン膜ＣＶＤは、それぞれバッチ式ＣＶＤである。
【００２６】
１１．前記項１０の半導体装置の製造方法において、前記バッチ式ＣＶＤは、熱ＣＶＤである。
【００２７】
１２．前記項７から１１のいずれか一つの半導体装置の製造方法において、前記第１のエッチング処理は、枚葉式ドライエッチングである。
【００２８】
１３．前記項７から１２のいずれか一つの半導体装置の製造方法において、前記第２のエッチング処理は、浸漬ウエットエッチングである。
【００２９】
１４．前記項９から１３のいずれか一つの半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）は、第２の半導体製造装置群により実行し、前記工程（ｃ）から（ｈ）は、第３の半導体製造装置群により実行する。
【００３０】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３１】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ、ダイオード（能動素子）等の単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、半導体装置の例としては、たとえばフォトダイオード、フォトダイオードアレイ、光センサ、パワーダイオード、その他のダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等がある。
【００３２】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００３３】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００３４】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００３５】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３６】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３７】
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３８】
６．本願に於いて、「半導体製造装置群」とは、半導体ウエハを処理するための研摩装置、熱処理装置、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置、スパッタリング装置、イオン注入装置、塗布装置、露光装置、検査装置、バックグラインディング装置、ダイシング装置等の少なくとも１種類の装置の集合体であり、単一のクリーンルーム内にあるか、異なるクリーンルーム内にあるか、クリーンルーム外にあるかを問わない。しかし、一つの半導体製造装置群に属する半導体製造用装置は、原則として、ここで対象となる他の半導体製造装置群には属していない。
【００３９】
また、ウエットエッチングについて「浸漬エッチング」とは、ウエハ等の処理対象物のほぼ全体をエッチング液に浸して処理することを言う。
【００４０】
なお、本願に於いて、ウエハの熱処理に関して、「高温」というときは、原則として、摂氏８００度以上をいう。
【００４１】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４２】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４３】
１．本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイ等の説明（主に図１から図３）
このセクションでは、光デバイスとして、シリコン系半導体基板上に形成されたＸ線検出用フォトダイオードアレイを例に取り具体的に説明するが、半導体基板としては、シリコンのほか、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＡｌＳｂ、ＧａＮ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＡｓ、ＩｎＰ、ＩｎＳｂ、ＣｄＳ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＰｂＳ、ＰｂＴｅ等を例示することができる。
【００４４】
図１は本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイの構造を説明するためのチップ全体上面図である。図２は図１の単位セル領域２２の拡大上面図である。図３は図２のＸ−Ｘ’断面の模式チップ断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例であるＸ線検出用フォトダイオードアレイ等の構造を説明する。
【００４５】
まず、Ｘ線検出用フォトダイオードアレイのチップ全体上面図を図１に示す。図１に示すように、半導体チップ２の表面１ａ（デバイス面または第１の主面）の中央部には、セルマット領域２０があり、マトリクス状に（この例では、たとえば、３行１２列）単位セル領域２２（ピクセルに対応）が敷き詰められている。各単位セル領域２２には、表面メタル電極１１（例えば、アルミニウム系メタル電極）が設けられており、表面メタル電極１１は接続配線２３（たとえば、表面メタル電極１１と同層のメタル配線）によって半導体チップ２の表面１ａ周辺部に設けられた外部パッド２１（たとえば、表面メタル電極１１と同層のメタルパッド）と接続されている。主要な寸法を例示するとすれば、以下のごとくである。すなわち、チップの縦は、１０ミリメートル程度、横は、４０ミリメートル程度であり、単位セル領域２２の縦は、２ミリメートル程度、横は、３ミリメートル程度である。
【００４６】
次に、単位セル領域２２の拡大上面図を図２に示す。図２に示すように、表面メタル電極１１の中央部下方には、Ｐ＋型不純物ドープ領域１０が設けられている。Ｐ＋型不純物ドープ領域１０の不純物濃度としては、たとえば、１０２０/ｃｍ３のオーダ（不純物種は、たとえばボロン）を例示することができる。
【００４７】
次に、図２のＸ−Ｘ’断面を図３に示す。図３に示すように、半導体基板領域１ｓ（たとえば、シリコン単結晶基板）の表面１ａ（デバイス面または第１の主面）側の主要部は、Ｎ−型不純物ドープ領域３（第１導電型の第１の不純物ドープ領域）となっており、裏面１ｂ側は、Ｎ＋型不純物ドープ領域４（第２の不純物ドープ領域）となっている。Ｎ−型不純物ドープ領域３（厚さは、たとえば２５０マイクロメートル程度）の抵抗率は、たとえば、１ｋΩｃｍ程度（不純物種は、たとえばアンチモン）であり、Ｎ＋型不純物ドープ領域４（厚さは、たとえば５０マイクロメートル程度）の抵抗率は、たとえば、１ｍΩｃｍ程度（不純物種は、たとえばアンチモン）である。
【００４８】
半導体基板領域１ｓの裏面１ｂ側であって、Ｎ＋型不純物ドープ領域４の表面のほぼ全体には、裏面メタル電極１２（カソード電極）が形成されている。裏面メタル電極１２の膜の構成は、Ｎ＋型不純物ドープ領域４に近い側から、たとえば、チタン膜、ニッケル膜、および金膜（膜厚は、３層で、たとえば３００ｎｍ程度）である。
【００４９】
半導体基板領域１ｓの表面１ａ側であって、Ｎ−型不純物ドープ領域３の表面領域内には、Ｐ＋型不純物ドープ領域１０が設けられており、これ以外のＮ−型不純物ドープ領域３の表面は、酸化シリコン膜等のパッシベーション膜７（表面熱酸化膜）で覆われている（例えば、厚さは、１マイクロメートル程度）。更に、Ｐ＋型不純物ドープ領域１０の表面および、その周辺の酸化シリコン膜７の上面は、アルミニウム系メタル膜（例えば、厚さは、１マイクロメートル程度）等の表面メタル電極１１（アノード電極）で覆われている。ここで、Ｐ＋型不純物ドープ領域１０、パッシベーション膜７および表面メタル電極１１は、このデバイスの主要部１５を構成している。
【００５０】
このような構造に於いて、Ｘ線がＮ−型不純物ドープ領域３とＰ＋型不純物ドープ領域１０の界面のＰＮ接合に入射すると、光起電力効果（Ｐｈｏｔｏｖｏｌｔａｉｃ Ｅｆｆｅｃｔ）によって、アノード（Ｐ＋型不純物ドープ領域１０）とカソード（Ｎ−型不純物ドープ領域３）間に光起電力が発生する。
【００５１】
２．本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜および裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置等の説明（主に図４および５）
ここでは、比較的低温（たとえば、摂氏８００度未満）に於いて、ウエハの片面だけに成膜可能な成膜装置として、枚葉式プラズマＣＶＤ装置を例に取り具体的に説明するが、比較的定温に於いて、ウエハの片面だけに成膜可能な成膜装置であれば、たとえば、枚葉式熱ＣＶＤ装置等でもよい。
【００５２】
なお、本願に於いては、プラズマＣＶＤ装置やドライエッチング装置のプラズマ励起方式として、平行平板方式について具体的に説明するが、これに限らず、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）等でもよいことはいうまでもない。
【００５３】
図４は本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。図５は本願の前記一実施の形態の半導体装置の製造方法における裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における表面保護用ＣＶＤ酸化シリコン膜および裏面ＣＶＤ酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置等を説明する。
【００５４】
セクション３で説明する第１および第２の酸化シリコン膜の成膜に使用する枚葉式プラズマＣＶＤ装置５１を図４および図５に示す。図４は第１の酸化シリコン膜の成膜の様子を示している。図４に示すように、枚葉式プラズマＣＶＤ装置５１の主要部は、チャンバ５４であり、この内部下方には、下部電極５５（ウエハステージ）が設けられており、下部電極５５の上には、その表面１ａを上に向けて、被処理ウエハ１が置かれている。下部電極５５の上方には、上部電極５６が設けられており、これらの下部電極５５と上部電極５６の間に、プラズマ５８が生成する。プラズマ５８の励起は、高周波電源５７によって行われる。処理時には、チャンバ５４内は、ガス排出口６０を介して真空引きされ、反応ガス等が、ガス導入口５９から供給される。
【００５５】
次に、図５は第２の酸化シリコン膜の成膜（ウエハ裏面への成膜）の様子を示している（なお、この例では、装置構造は、図４と同じものを使用している）。図５に示すように、ウエハ１の表面１ａには、すでに、表面保護用ＣＶＤ酸化シリコン膜５（第１の酸化シリコン膜）が形成されており、ウエハ１は、その裏面１ｂを上に向けて、下部電極５５の上に置かれている。
【００５６】
３．本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）の説明（主に図６から図１４）
このセクションでは、セクション１で説明したデバイス構造をセクション２で説明した装置等を用いて形成するプロセスの１例を示す。従って、各種の変形が可能であり、たとえば、酸化シリコン膜等を窒化シリコン膜等に置き換えることも可能である。
【００５７】
図６は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（ウエハ準備工程）の図３に対応するデバイス断面図である。図７は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。図８は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面ＣＶＤ酸化シリコン膜成膜工程）の図３に対応するデバイス断面図である。図９は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面保護用ＣＶＤ酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。図１０は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面熱酸化膜成膜およびパターニング工程）の図３に対応するデバイス断面図である。図１１は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（Ｐ＋型不純物ドープ領域導入工程）の図３に対応するデバイス断面図である。図１２は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（表面メタル電極形成工程）の図３に対応するデバイス断面図である。図１３は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（バックグラインディング工程）の図３に対応するデバイス断面図である。図１４は本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明するための製造工程途上（裏面メタル電極形成工程）の図３に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態（枚葉式ＣＶＤ方式）の半導体装置の製造方法における全体プロセス（不純物外方拡散防止膜形成プロセスを含む）を説明する。
【００５８】
まず、図６に示すように、たとえば、１５０Φ（直径１５０ミリメートル程度）のＮ型シリコン単結晶ウエハ１を準備する。抵抗率は、たとえば、１ｋΩｃｍ程度を好適なものとして例示することができる。ウエハ１の厚さは、任意であるが、ここでは、たとえば、５５０マイクロメートル程度とする。なお、ウエハ１の直径は、１５０Φに限らず、１００Φ、２００Φ、３００Φ、４５０Φ等であっても良い。
【００５９】
次に、たとえば、Ｎ型不純物であるアンチモンの固体拡散源膜をウエハ１の裏面１ｂのほぼ全面に形成した状態で、たとえば、摂氏１０００度以上の高温で引き伸ばし拡散を実行することで、Ｎ＋型不純物ドープ領域４（第２の不純物ドープ領域）をウエハ１の裏面１ｂのほぼ全面に形成する。Ｎ＋型不純物ドープ領域４の抵抗率は、たとえば、１ｍΩｃｍ程度を好適なものとして例示することができる。また、Ｎ＋型不純物ドープ領域４の厚さは、たとえば、３００マイクロメートル程度を好適なものとして例示することができる。従って、ウエハ１の表面１ａ側の残りの２５０マイクロメートル程度の部分が、元の濃度で残り、Ｎ−型不純物ドープ領域３（第１導電型の第１の不純物ドープ領域）となる。ここで、不要になった固体拡散源膜等の除去、必要であればウエハ１の両面１ａ、１ｂの洗浄、補助的な鏡面研摩等を実施した後、次の工程に、ウエハ１を移送する。
【００６０】
次に、図７に示すように、ウエハ１の表面１ａに、たとえば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いたプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）による酸化シリコン系絶縁膜を表面保護用ＣＶＤ酸化シリコン膜５（第１の酸化シリコン膜）として形成する。表面保護用ＣＶＤ酸化シリコン膜５の厚さは、たとえば、５００ｎｍ程度を好適なものとして例示することができる。表面保護用ＣＶＤ酸化シリコン膜５の成膜条件としては、たとえば、成膜温度：摂氏３９０度程度、ガス流量：ＴＥＯＳ/Ｏ２＝１０００ｓｃｃｍ/４００ｓｃｃｍ程度を例示することができる。
【００６１】
次に、図８に示すように、ウエハ１の裏面１ｂに、たとえば、ＴＥＯＳを用いたプラズマＣＶＤによる酸化シリコン系絶縁膜を裏面ＣＶＤ酸化シリコン膜６（第２の酸化シリコン膜）として形成する。裏面ＣＶＤ酸化シリコン膜６の厚さは、たとえば、１０００ｎｍ程度を好適なものとして例示することができる。このように、裏面ＣＶＤ酸化シリコン膜６の厚さは、表面保護用ＣＶＤ酸化シリコン膜５の厚さよりも厚くなっている。裏面ＣＶＤ酸化シリコン膜６の成膜条件としては、たとえば、成膜温度：摂氏３９０度程度、ガス流量：ＴＥＯＳ/Ｏ２＝１０００ｓｃｃｍ/４００ｓｃｃｍ程度を例示することができる。
【００６２】
次に、図９に示すように、たとえば、ＢＨＦ（Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）等をエッチング液として、ウエハ１の表面１ａ側および裏面１ｂ側に対して、浸漬エッチング等のウエットエッチングを施すことにより、ウエハ１の表面１ａ側および裏面１ｂ側の酸化シリコン系絶縁膜５，６をそれぞれ５００ｎｍ程度除去する。すなわち、表面保護用ＣＶＤ酸化シリコン膜５をほぼ全面的に除去する。このとき、裏面ＣＶＤ酸化シリコン膜６の厚さは、５００ｎｍ程度となる。
【００６３】
次に、図１０に示すように、たとえば、摂氏１０００度程度のウエット雰囲気で、熱酸化により、ウエハ１の表面１ａ上のほぼ全面に、表面熱酸化膜７（パッシベーション膜）としての酸化シリコン膜（厚さは、たとえば、１０００ｎｍ程度）を成膜する。次に、ウエハ１の表面１ａ上のほぼ全面に、塗布等により、Ｐ＋型不純物ドープ領域導入用レジスト膜８を形成し、通常のリソグラフィにより、パターニングする。このパターニングされたＰ＋型不純物ドープ領域導入用レジスト膜８を用いて、たとえば、ドライエッチングにより、表面熱酸化膜７にＰ＋型不純物ドープ領域導入用開口９を開口する。
【００６４】
次に、図１１に示すように、たとえば、イオン注入により、ボロン等を導入することにより、Ｐ＋型不純物ドープ領域１０を形成する。このイオン注入のドーズ量としては、たとえば、１０１５/ｃｍ２程度を例示することができる。その後、不要になったＰ＋型不純物ドープ領域導入用レジスト膜８をアッシング等により除去する。
【００６５】
次に、図１２に示すように、たとえば、スパッタリング成膜により、ウエハ１の表面１ａ側のほぼ全面に、アルミニウム系メタル膜を成膜し、通常のリソグラフィにより、パターニングすることにより、表面メタル電極１１を形成する。アルミニウム系メタル膜の組成としては、たとえば、１％前後の銅、シリコンを添加したアルミニウムを例示することができる。
【００６６】
次に、図１３に示すように、ウエハ１の裏面１ｂ側に対して、例えば、バックグラインディング（研削量は、例えば、２５０マイクロメートル程度）を実行することにより、裏面ＣＶＤ酸化シリコン膜６の全部とＮ＋型不純物ドープ領域４の一部を除去する。
【００６７】
次に、図１４に示すように、たとえば、スパッタリング成膜により、ウエハ１の裏面１ｂのほぼ全面に、裏面メタル電極１２を成膜する。
【００６８】
その後、必要に応じて、ウエハプローブテスト、ダイシング等を実行して、ウエハ１を個々のチップ２に分割すると、図１から図３に示すようなデバイスとなる。
【００６９】
４．本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する装置の説明（主に図１５および図１６）
このセクションでは、セクション５で説明する不純物外方拡散防止膜形成プロセス（変形例）に使用するＣＶＤ装置（図１７および図１８のプロセスに使用）およびドライエッチング装置（図１９のプロセスに使用）を説明する。ここでは、ＣＶＤ装置として、バッチ式熱ＣＶＤ装置を例示するが、ウエハの両主面に同時に成膜できるものであれば、他の形式の装置であっても良い（ＣＶＤ装置に限らない）。また、ドライエッチング装置として、枚葉式ドライエッチング装置を例示するが、ウエハの片面のみをエッチングできるものであれば、バッチ式ドライエッチング装置でも、ウエットエッチング装置でも良い。
【００７０】
図１５は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する縦型バッチ式熱ＣＶＤ装置の模式断面図である。図１６は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する枚葉式ドライエッチング装置の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例に使用する装置を説明する。
【００７１】
バッチ式熱ＣＶＤ装置５２を図１５に示す。図１５に示すように、バッチ式熱ＣＶＤ装置５２の主要部は、石英反応管６１とその周りを取り巻くヒータ６２から構成されており、石英反応管６１の内部（チャンバ５４）には、多数の被処理ウエハ１がセットされたウエハ治具６３が置かれている。被処理ウエハ１は、たとえば、その表面１ａを上に向けて、ウエハ治具６３にセットされている。成膜処理時には、石英反応管６１の内部は、減圧され、ガス導入口５９から反応ガス等が供給され、ガス排出口６０から外部に排出される。
【００７２】
次に、枚葉式ドライエッチング装置５３を図１６に示す。図１６に示すように、枚葉式ドライエッチング装置５３の主要部は、その壁面が接地されたチャンバ５４とその中に置かれた下部電極５５（ウエハステージ）から構成されている。下部電極５５上には、被処理ウエハ１がその表面１ａを上に向けて置かれている。この被処理ウエハ１の表面１ａには、セクション５で説明する表面保護用ＣＶＤ酸化シリコン膜５ａ（酸化シリコン膜）および表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）が形成されており、被処理ウエハ１の裏面１ｂには、裏面保護用ＣＶＤ酸化シリコン膜５ｂ（酸化シリコン膜）および裏面保護用ＣＶＤ窒化シリコン膜１４ｂ（窒化シリコン膜）が形成されている。下部電極５５には、たとえばバイアスコンデンサ６４を介して、高周波電源５７が接続されており、プラズマ５８を励起する構造となっている。エッチング処理時には、チャンバ５４内は、ガス排出口６０を介して、真空引きされ、ガス導入口５９からエッチングガス等が供給される。
【００７３】
５．本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）の説明（主に図１７から図２０）
このセクションでは、セクション３の不純物外方拡散防止膜形成プロセス（枚葉式ＣＶＤ方式：図７から図９に対応）に関する変形例（バッチ式ＣＶＤ方式）を説明するが、酸化シリコン膜および窒化シリコン膜を成膜する順序は、例えば、逆にしても良い。
【００７４】
この変形例は、セクション３の図７から図９のプロセスに関する変形例であり、図６および図１０から図１４の部分は、全く同一であるので、以下では原則として異なる部分のみを説明する。
【００７５】
図１７は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用酸化シリコン膜形成工程）の図３に対応するデバイス断面図である。図１８は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（保護用窒化シリコン膜形成工程）の図３に対応するデバイス断面図である。図１９は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用窒化シリコン膜除去工程）の図３に対応するデバイス断面図である。図２０は本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明するための製造工程途上（表面保護用酸化シリコン膜除去工程）の図３に対応するデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における前記不純物外方拡散防止膜形成プロセスに関する変形例（バッチ式ＣＶＤ方式）を説明する。
【００７６】
図６の状態のウエハ１は、セクション３と同様に、次の工程、すなわち、図１７で説明する工程に移送される。すなわち、図１７に示すように、たとえば、ウエハ１の表面１ａおよび裏面１ｂに、たとえば、ＴＥＯＳを用いたＬＰ−ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等のバッチ式熱ＣＶＤによる酸化シリコン系絶縁膜を表面保護用ＣＶＤ酸化シリコン膜５ａ（酸化シリコン膜）および裏面保護用ＣＶＤ酸化シリコン膜５ｂ（酸化シリコン膜）として、それぞれ形成する。表面保護用ＣＶＤ酸化シリコン膜５ａ（酸化シリコン膜）および裏面保護用ＣＶＤ酸化シリコン膜５ｂ（酸化シリコン膜）の厚さは、たとえば、５００ｎｍ程度を好適なものとして例示することができる。表面保護用ＣＶＤ酸化シリコン膜５ａおよび裏面保護用ＣＶＤ酸化シリコン膜５ｂの成膜条件としては、たとえば、成膜温度：摂氏７００度程度、真空度：５０パスカル程度、ガス流量：ＴＥＯＳ/Ｏ２＝１００ｓｃｃｍ/５ｓｃｃｍ程度、チャージ枚数：１５０枚程度を例示することができる。
【００７７】
次に、図１８に示すように、たとえば、ウエハ１の表面１ａ側および裏面１ｂ側に、たとえば、ＬＰ−ＣＶＤ等のバッチ式熱ＣＶＤによる窒化シリコン系絶縁膜を表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）および裏面保護用ＣＶＤ窒化シリコン膜１４ｂ（窒化シリコン膜）として、それぞれ形成する。表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）および裏面保護用ＣＶＤ窒化シリコン膜１４ｂ（窒化シリコン膜）の厚さは、たとえば、２００ｎｍ程度を好適なものとして例示することができる。表面保護用ＣＶＤ窒化シリコン膜１４ａおよび裏面保護用ＣＶＤ窒化シリコン膜１４ｂの成膜条件としては、たとえば、成膜温度：摂氏７７０度程度、真空度：２５パスカル程度、ガス流量：ＳｉＨ２Ｃｌ２/ＮＨ３＝２０ｓｃｃｍ/２００ｓｃｃｍ程度、チャージ枚数：１５０枚程度を例示することができる。
【００７８】
次に、図１９に示すように、たとえば、枚葉式ドライエッチング（第１のエッチング処理）により、ウエハ１の表面１ａ側の表面保護用ＣＶＤ窒化シリコン膜１４ａ（窒化シリコン膜）をほぼ全面的に除去する。このドライエッチング条件としては、たとえば、真空度：３．６キロパスカル程度、ガス流量：Ａｒ/ＣＦ４/ＣＨＦ３＝１０００ｓｃｃｍ/１００ｓｃｃｍ/３０ｓｃｃｍ程度を例示することができる。
【００７９】
次に、図２０に示すように、たとえば、ＢＨＦ等をエッチング液として、ウエハ１の表面１ａ側および裏面１ｂ側に対して、浸漬ウエットエッチング等のウエットエッチング（第２のエッチング処理）を施すことにより、ウエハ１の表面１ａ側の酸化シリコン系絶縁膜５ａをほぼ全面的に除去する。
【００８０】
その後、図１０の工程に移送される。
【００８１】
６．本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例の説明（主に図２１）
このセクションでは、セクション３およびセクション５における各プロセスを、どの設備を利用して実行するかについての、使い分けの一例を説明する。従って、このような使い分けは、任意であり、他の使用方法を取ることを制限するものではない。
【００８２】
図２１は本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例を説明するための各半導体製造装置群間のプロセスフロー図である。これに基づいて、本願の前記各実施形態における半導体製造装置群（製造に使用する検査装置を含む）の使用形態の一例を説明する。
【００８３】
ここでは、１例として、結晶メーカの設備（第１の半導体製造装置群７１）、半導体委託製造組織の設備（第２の半導体製造装置群７２）および総合半導体メーカの設備（第３の半導体製造装置群７３）の間の設備と工程の振り分けについて説明するが、各群の設備は、同一の組織・メーカに属していても良いし、異なる組織・メーカに属していても良い。
【００８４】
（１）枚葉式ＣＶＤ方式に関する説明（図２１および図７から図９）
枚葉式ＣＶＤ方式については、以下のように運用することが、設備の有効利用およびクロスコンタミネーションの観点から有効である。すなわち、原則として、図６の工程は、第１の半導体製造装置群７１に属する装置で処理し、図７から図９の工程は、第２の半導体製造装置群７２に属する装置で処理し、図１０から図１４の工程は、第３の半導体製造装置群７３に属する装置で処理する。ただし、図９の工程は、第３の半導体製造装置群７３に属する装置で処理してもよい。
【００８５】
これは、図６の工程のように、ウエハ１の裏面に不純物外方拡散防止膜がついていない状態で行う高濃度の不純物と摂氏１０００度以上の高温を扱う処理と、その他の処理を同一の半導体製造装置群で処理するのは、クロスコンタミネーションの観点から不適当だからである。
【００８６】
また、単純な酸化シリコン膜の全面膜付け等からなる工程（図７および図８）と微細加工を伴う複雑なデバイス製造工程（図１０から図１４）の主要工程とを同一の半導体製造装置群で処理するのは、設備の有効利用の点から効率的ではないからである。ただし、図９の工程は、いずれの工程群に必ず付属するものであり、第１の半導体製造装置群７１以外ならいずれで処理してもかまわない。
【００８７】
更に、第２の半導体製造装置群７２と第３の半導体製造装置群７３を分ける利点は、ウエハ１の裏面１ｂに不純物外方拡散防止膜がついていない状態で行う高温熱処理を行う設備群と、半導体の複雑な主要工程を行う設備群を完全に分離できるところにある。
【００８８】
（２）バッチ式ＣＶＤ方式に関する説明（図２１および図１７から図２０）
バッチ式ＣＶＤ方式については、以下のように運用することが、設備の有効利用およびクロスコンタミネーションの観点から有効である。すなわち、原則として、図６の工程は、第１の半導体製造装置群７１に属する装置で処理し、図１７の工程は、第２の半導体製造装置群７２に属する装置で処理し、図１８から図２０および図１０から図１４の工程は、第３の半導体製造装置群７３に属する装置で処理する。
【００８９】
図６の工程を第１の半導体製造装置群７１に振り分けるのは、サブセクション（１）と同じ理由であるが、図１８の比較的単純な窒化シリコン膜の全面膜付けを第２の半導体製造装置群７２に振り分けないのは、窒化シリコン膜のバッチ式炉が酸化シリコン膜のバッチ式炉に比べると、数の少ない設備だからである。すなわち、第２の半導体製造装置群７２に常備するのは、利用効率上、得策ではないからである。
【００９０】
なお、第２の半導体製造装置群７２と第３の半導体製造装置群７３を分ける理由は、サブセクション（１）と同じ理由である。
【００９１】
７．前記各実施の形態（変形例を含む）に関する補助的説明並びに全般的な考察
このセクションでは、本願発明、先の実施の形態、変形例等に関する一般的な考察並びに補足的説明を行う。
【００９２】
先にセクション６の述べたクロスコンタミネーションの意義について補足的な説明を行う。半導体ウエハ工程では、多種類の製品が同一のラインを流れるのが普通である。従って、半導体の工程におけるクロスコンタミネーションは、同一工程のあるウエハから他のウエハ（同一製品または他の製品）に汚染が移行する場合と、同一の装置を利用する工程が異なる他のウエハ（同一製品または他の製品）に汚染が移行する場合がある。
【００９３】
従って、前記実施の形態（変形例を含む）の効用は、単一の製品の製造方法として有効であるのみならず、多種多様な製品を製造する量産方法としても同様に有効性を有する。
【００９４】
以上のように、前記実施の形態（変形例を含む）においては、微細な加工が要求されるデバイス主要部１５の形成前に、ウエハ１のデバイス面１ａを傷つけることなく、ウエハ１の裏面１ｂに不純物放出防止膜（不純物外方拡散防止膜）等を形成することで、クロスコンタミネーションを有効に防止することができる。
【００９５】
また、デバイス主要部１５の形成前に、ウエハ１の裏面１ｂに不純物放出防止膜（不純物外方拡散防止膜）等を形成するので、デバイス主要部１５の形成工程に於いて、高温熱処理を伴う場合に於いても、オートドーピング等を有効に防止することができる。
【００９６】
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９７】
例えば、前記実施の形態では、対象デバイスとして、主に光デバイス（フォトダイオード）を例に取り具体的に説明したが、本発明はそれに限定されるものではなく、パワー系半導体装置（パワーＭＯＳＦＥＴ，ＩＧＢＴ，パワーダイオード）、これらのパワー系半導体装置を内蔵する半導体集積回路装置、および、その他の半導体装置、半導体集積回路装置等にも適用できることは言うまでもない。
【００９８】
また、前記実施の形態では、裏面に高濃度Ｎ型不純物ドープ領域を有するＮ型ウエハを使用する例を具体的に説明したが、本発明はそれに限定されるものではなく、裏面に高濃度Ｐ型不純物ドープ領域を有するＮ型ウエハを使用する場合にも適用できることは言うまでもない。また、裏面に高濃度Ｐ型不純物ドープ領域を有するＰ型ウエハを使用する場合にも適用できることは言うまでもない。更に、裏面に高濃度Ｎ型不純物ドープ領域を有するＰ型ウエハを使用する場合にも適用できることは言うまでもない。
【符号の説明】
【００９９】
１ ウエハ
１ａ ウエハ又はチップの表面（デバイス面または第１の主面）
１ｂ ウエハ又はチップの裏面（第２の主面）
１ｓ 半導体基板領域
２ 半導体チップ（チップ領域）
３ Ｎ−型不純物ドープ領域（第１導電型の第１の不純物ドープ領域）
４ Ｎ＋型不純物ドープ領域（第２の不純物ドープ領域）
５ 表面保護用ＣＶＤ酸化シリコン膜（第１の酸化シリコン膜）
５ａ 表面保護用ＣＶＤ酸化シリコン膜（酸化シリコン膜）
５ｂ 裏面保護用ＣＶＤ酸化シリコン膜（酸化シリコン膜）
６ 裏面ＣＶＤ酸化シリコン膜（第２の酸化シリコン膜）
７ 表面熱酸化膜（パッシベーション膜）
８ Ｐ＋型不純物ドープ領域導入用レジスト膜
９ Ｐ＋型不純物ドープ領域導入用開口
１０ Ｐ＋型不純物ドープ領域
１１ 表面メタル電極
１２ 裏面メタル電極
１４ａ 表面保護用ＣＶＤ窒化シリコン膜（窒化シリコン膜）
１４ｂ 裏面保護用ＣＶＤ窒化シリコン膜（窒化シリコン膜）
１５ デバイスの主要部
２０ セルマット領域
２１ 外部パッド
２２ 単位セル領域
２３ 接続配線
５１ 枚葉式プラズマＣＶＤ装置
５２ バッチ式低圧ＣＶＤ装置
５３ 枚葉式プラズマエッチング装置
５４ チャンバ
５５ 下部電極（ウエハステージ）
５６ 上部電極
５７ 高周波電源
５８ プラズマ
５９ ガス導入口
６０ ガス排出口
６１ 石英反応管
６２ ヒータ
６３ ウエハ治具
６４ バイアスコンデンサ
６５ 絶縁シール
７１ 第１の半導体製造装置群
７２ 第２の半導体製造装置群
７３ 第３の半導体製造装置群
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面のほぼ全面に、第１の酸化シリコン膜ＣＶＤにより、第１の酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、第２の酸化シリコン膜ＣＶＤにより、前記第１の酸化シリコン膜よりも厚い第２の酸化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面に対して、同時にウエットエッチングを実行することにより、前記第２の酸化シリコン膜を残した状態で、前記第１の酸化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【請求項２】
請求項１の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【請求項３】
請求項２の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【請求項４】
請求項３の半導体装置の製造方法において、前記第１の酸化シリコン膜ＣＶＤおよび前記第２の酸化シリコン膜ＣＶＤは、それぞれ枚葉式プラズマＣＶＤである。
【請求項５】
請求項４の半導体装置の製造方法において、前記ウエットエッチングは、浸漬エッチングである。
【請求項６】
請求項５の半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）および（ｃ）は、第２の半導体製造装置群により実行し、前記工程（ｄ）は、前記第２の半導体製造装置群または第３の半導体製造装置群により実行し、前記工程（ｅ）から（ｇ）は、前記第３の半導体製造装置群により実行する。
【請求項７】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、酸化シリコン膜ＣＶＤにより、酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、窒化シリコン膜ＣＶＤにより、窒化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第１のエッチング処理により、前記第１の主面側の前記窒化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第２のエッチング処理により、前記第１の主面側の前記酸化シリコン膜をほぼ全面的に除去する工程；
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【請求項８】
請求項７の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【請求項９】
請求項８の半導体装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｈ）前記工程（ｇ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【請求項１０】
請求項９の半導体装置の製造方法において、前記酸化シリコン膜ＣＶＤおよび前記窒化シリコン膜ＣＶＤは、それぞれバッチ式ＣＶＤである。
【請求項１１】
請求項１０の半導体装置の製造方法において、前記バッチ式ＣＶＤは、熱ＣＶＤである。
【請求項１２】
請求項１１の半導体装置の製造方法において、前記第１のエッチング処理は、枚葉式ドライエッチングである。
【請求項１３】
請求項１２の半導体装置の製造方法において、前記第２のエッチング処理は、浸漬ウエットエッチングである。
【請求項１４】
請求項１３の半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）は、第２の半導体製造装置群により実行し、前記工程（ｃ）から（ｈ）は、第３の半導体製造装置群により実行する。
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面のほぼ全面に、第１の酸化シリコン膜ＣＶＤにより、第１の酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、第２の酸化シリコン膜ＣＶＤにより、前記第１の酸化シリコン膜よりも厚い第２の酸化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面に対して、同時にウエットエッチングを実行することにより、前記第２の酸化シリコン膜を残した状態で、前記第１の酸化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【請求項２】
請求項１の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【請求項３】
請求項２の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【請求項４】
請求項３の半導体装置の製造方法において、前記第１の酸化シリコン膜ＣＶＤおよび前記第２の酸化シリコン膜ＣＶＤは、それぞれ枚葉式プラズマＣＶＤである。
【請求項５】
請求項４の半導体装置の製造方法において、前記ウエットエッチングは、浸漬エッチングである。
【請求項６】
請求項５の半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）および（ｃ）は、第２の半導体製造装置群により実行し、前記工程（ｄ）は、前記第２の半導体製造装置群または第３の半導体製造装置群により実行し、前記工程（ｅ）から（ｇ）は、前記第３の半導体製造装置群により実行する。
【請求項７】
以下の工程を含む半導体装置の製造方法：
（ａ）第１の主面および第２の主面を有する半導体ウエハであって、前記第１の主面のほぼ全面に、第１導電型を有する第１の不純物ドープ領域を有するとともに、前記第２の主面のほぼ全面に前記第１の不純物ドープ領域よりも高濃度の第２の不純物ドープ領域を有する前記半導体ウエハを準備する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、酸化シリコン膜ＣＶＤにより、酸化シリコン膜を成膜する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記第１の主面および前記第２の主面のほぼ全面に、窒化シリコン膜ＣＶＤにより、窒化シリコン膜を成膜する工程；
（ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第１のエッチング処理により、前記第１の主面側の前記窒化シリコン膜をほぼ全面的に除去する工程；
（ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面側の前記窒化シリコン膜を残した状態で、第２のエッチング処理により、前記第１の主面側の前記酸化シリコン膜をほぼ全面的に除去する工程；
（ｆ）前記工程（ｅ）の後、前記半導体ウエハの前記第１の主面側に、デバイスの主要部を形成する工程。
【請求項８】
請求項７の半導体装置の製造方法において、前記第２の不純物ドープ領域の導電型は、前記第１導電型である。
【請求項９】
請求項８の半導体装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｆ）の後、前記半導体ウエハの前記第２の主面側に対して、バックグラインディングを実行する工程；
（ｈ）前記工程（ｇ）の後、前記半導体ウエハの前記第２の主面のほぼ全面に、裏面メタル電極を形成する工程。
【請求項１０】
請求項９の半導体装置の製造方法において、前記酸化シリコン膜ＣＶＤおよび前記窒化シリコン膜ＣＶＤは、それぞれバッチ式ＣＶＤである。
【請求項１１】
請求項１０の半導体装置の製造方法において、前記バッチ式ＣＶＤは、熱ＣＶＤである。
【請求項１２】
請求項１１の半導体装置の製造方法において、前記第１のエッチング処理は、枚葉式ドライエッチングである。
【請求項１３】
請求項１２の半導体装置の製造方法において、前記第２のエッチング処理は、浸漬ウエットエッチングである。
【請求項１４】
請求項１３の半導体装置の製造方法において、前記工程（ａ）は、第１の半導体製造装置群により実行し、前記工程（ｂ）は、第２の半導体製造装置群により実行し、前記工程（ｃ）から（ｈ）は、第３の半導体製造装置群により実行する。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１３−９３４４２（Ｐ２０１３−９３４４２Ａ）
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１１−２３４７３０（Ｐ２０１１−２３４７３０）
【出願日】平成２３年１０月２６日（２０１１．１０．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願日】平成２３年１０月２６日（２０１１．１０．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]