半導体装置の製造方法

【目的】ガラス板等に貼りつけられたＧａＡｓ基板の裏面に、あらかじめ格子状の溝を形成しその溝を厚膜で埋め込むことにより、クラックの広がり、基板のそりによる浮きを低減する。
【構成】表面工程加工済みの半導体基板１とガラス板２を、表面がガラス板に密着するように貼りつけ、その半導体基板１の裏面にＰＲで格子状のパターニングを施し、それを目印に基板１を削り格子状の溝１ａを形成する。続いてポリイミド３を厚く塗布し溝１ａを埋め、基板の研磨、エッチングを行う。続いてバイアホール形成、メタライズ等を行い、その後にポリイミド３を除去し、エッチカット、ガラス板からの分離を行い、チップに分割する。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法に関し、特に、ＰＨＳ（ＰｌａｔｅｄＨｅａｔＳｉｎｋ）構造を有する超高周波用半導体に関する。
【０００２】
【従来の技術】従来のＰＨＳ（ＰｌａｔｅｄＨｅａｔＳｉｎｋ）構造を有する超高周波用半導体で、例えばＧａＡｓＭＥＳＦＥＴの場合、表面に半導体装置が形成されたＧａＡｓ基板と、例えば補強板として用いられるガラス板を、ＧａＡｓ基板の表面とガラス板が密着するように貼り付け、そのＧａＡｓ基板の裏面を１００μｍの厚さになるまで研磨、エッチングを行う。続いて裏面からソース電極をとるためのバイアホール形成、メタライズ等の裏面の加工を行う。次に複数の半導体装置が形成された基板を個々のチップに分割するときにチップに対応する裏面をレジスト等で覆い、ドライエッチング、あるいはウェットエッチングによりレジストで覆っていない領域のＧａＡｓ基板を除去した後に、ガラス板とＧａＡｓ基板を分離してチップに分割する。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の方法では、ガラス板に貼り付けられたＧａＡｓ基板を加工する際に研磨エッチング、その他この後の工程で基板にクラップが入り、このクラックが半導体装置が形成されたチップ上に伸びることにより著しく歩留りを落とすことがある。
【０００４】また、このクラック部分から基板がそりガラス板から浮いたり、部分的に欠落し、以降の工程で所望の加工が困難になるという課題があった。
【０００５】本発明は従来の上記実情に鑑みてなされたものであり、従って本発明の目的は、従来の技術に内在する上記課題を解決することを可能とした半導体装置の新規な製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するために、本発明に係る半導体装置の製造方法は、ガラス板に貼り付けられた半導体基板を研磨して薄くする前に、裏面にあらかじめ、例えば格子状の溝を形成しておき、この溝の部分に半導体基板を構成する物質と異なる物質を埋め込むことで構成され、これにより応力によるクラックを格子状の溝で発生させ、またチップ上でクラックが発生しても格子単位で食い止めクラックの広がりを防止させるとともに、溝の部分で応力を分散することにより基板のそりを低減する。
【０００７】また溝に埋め込んだ物質により溝にクラックが入っても、半導体基板とガラス板を貼り付けている貼り付け剤を裏面加工工程での薬品等の腐食から防ぐことができると同時に研磨中での研磨クズを格子状の溝に入り込まぬようにすることができる。
【０００８】
【実施例】次に本発明をその好ましい一実施例について図面を参照しながら具体的に説明する。
【０００９】図１（Ａ）〜（Ｄ）は本発明による第１の実施例を示す工程図である。
【００１０】図１（Ａ）〜（Ｄ）を参照するに、まず表面にＦＥＴまたは電気回路等が形成されたＧａＡｓ基板１を素子部７がガラス板２と密着するようにガラス板２に貼り付ける。次に両面目合わせを行い、ＧａＡｓ基板１の裏面にチップに分割する際に溝を格子状にフォトレジストをチップの裏面に残し、他の分割領域のレジストを除去し、分割するためのＧａＡｓ基板１を露出させ目安のパターンを形成する。
【００１１】次に図１（Ａ）のようにＧａＡｓ基板１の裏面のレジストを除去してパターニングされた部分をダイサで５０μｍの厚さが残るように削り格子状の溝１ａを作る。溝１ａは結晶軸の方向になるようにあらかじめ表面の素子を配置しておく。
【００１２】続いて、図１（Ｂ）のようにポリイミド３を１０００ｒｐｍで２度の重ね塗りで塗布し溝１ａの部分に少なくとも５０μｍの厚さにポリイミドが堆積するようにする。
【００１３】次にＧａＡｓ基板１の裏面全体を研磨、エッチングし、図１（Ｃ）のように１００μｍ厚の平坦に形状にする。次いでソース電極をとるためのバイアホール形成、Ａｕめっき等の裏面加工工程を行った後に、ポリイミドをＯ₂プラズマで除去する。
【００１４】次に図１（Ｄ）の溝の部分を除くチップ領域をレジストで覆ってＧａＡｓを全てエッチング除去する。続いて、ＧａＡｓ基板１とガラス板２を分離しチップに分割する。
【００１５】図２は本発明による第２の実施例を示す断面図である。
【００１６】図２に示された第２の実施例は、第１の実施例で示した分割線を複数個のチップが入るように形成することを特徴とする。ここでは第１の実施例と同様に、裏面を加工した後にチップを分割する直前に図２に示すように、複数個のチップをあらかじめ分割する形状に更に裏面からエッチングして分割するための溝を形成してから、ガラス板２からチップをはがす。これはステップ露光方式（ステッパ）による表面側素子の形成を行って、裏面加工する場合に重要であり、ステッパの１ショット内に複数個の素子をチップ形状を任意にとる場合に重要であり、クラック防止用の溝は１ショット毎のパターンにとる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、ガラス板に貼りつけられた半導体基板の裏面に格子状の溝を形成しその溝を厚膜で埋め込むことにより、クラックの広がりの防止、応力によるそりの低減、またそりやクラックによる基板の部分的な欠落を防ぐ効果が得られる。
【００１８】本発明によればまた、チップ上にクラックの入った場合に裏面加工工程でのフォトレジストを使った加工時のレジスト厚みの不均一性によるクラック以外でのパターニング不良も防ぐことができ、裏面加工工程での歩留りの向上もできる。
【図面の簡単な説明】
【図１】本発明による第１の実施例の工程フロー図である。
【図２】本発明による第２の実施例の工程フロー図である。
【符号の説明】
１…半導体基板
１ａ…溝
２…ガラス板
３…ポリイミド
４…レジスト
５…ステッパ１ショット領域
７…素子部

【特許請求の範囲】
【請求項１】一表面に半導体装置が形成された半導体基板を、この半導体基板を貼り合わせて補強するための補強板に、この半導体基板の表面が密着するように貼り合わせて、この半導体基板の裏面を研磨して薄く加工するに際して、あらかじめこの補強板に貼りつけた半導体基板裏面に少なくとも１本以上の溝を形成した後に、この溝をこの半導体基板を構成する物質とは異なる物質で覆った後、この半導体基板の裏面を研磨することを特徴とする半導体装置の製造方法。
【請求項２】前記半導体基板の裏面に形成された前記溝の深さは、この半導体基板の裏面研磨後にこの溝が残っている程度であることを更に特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】前記半導体基板の裏面に形成された前記溝に埋め込まれた物質の厚さは、この半導体基板の裏面研磨後に、この溝に残っている程度であることを更に特徴とする請求項１に記載の半導体装置の製造方法。

【図１】