説明

半導体装置の製造方法

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特に拡散層表面と多結晶シリコン膜からなるゲート電極上面とが自己整合的にシリサイド化されてなるサリサイド(self−align−silicide)構造のMOSトランジスタの形成方法に関する。
【0002】
【従来の技術】半導体素子の微細化,高密度化は依然として精力的に進められており、現在では0.15μm〜0.25μmの寸法基準で設計されたメモリ・デバイスあるいはロジック・デバイス等の超高集積の半導体装置が作られている。このような半導体装置の高集積化に伴なって、ゲート電極線幅(ゲート長)および拡散層幅の寸法の縮小や半導体素子を構成する材料の膜厚の薄膜化が、特に重要になっている。ゲート電極を例にとると、ゲート電極(およびゲート電極配線)の線幅の縮小およびゲート電極膜厚の薄膜化は、必然的に配線抵抗の増加を招き,回路動作の遅延に大きな影響を及ぼすことになる。そこで、微細化された半導体素子においては、高融点金属シリサイド膜を利用したゲート電極の低抵抗化技術が必須の技術になってくる。特に高融点金属としてチタンを用いたチタン・サリサイド技術は、微細なMOSトランジスタにとって重要な技術となっている。さらにこのような構造において、上述の半導体装置の高集積化の傾向に沿った拡散層を形成する場合には、この拡散層における不純物の拡散を制御してトランジスタの短チャネル効果を抑制しなければならない。その結果として、拡散層の接合面がシリサイド膜と接するようになると結晶欠陥性リーク電流が増加し、トランジスタのスイッチング動作が不可能になる。したがって、拡散層の浅接合化に伴ない、前述のシリサイド膜の薄膜化も必須となってくる。
【0003】半導体装置の製造工程の断面模式図である図6を参照して、従来のサリサイド構造を有するMOSトランジスタの製造方法を説明する。
【0004】まず、一導電型のシリコン基板201表面の素子分離領域には公知のLOCOS法等によりフィールド酸化膜202が形成される。フィールド酸化膜202直下には、必要に応じてチャネル・ストッパ用の拡散層が形成される。シリコン基板201表面の素子形成領域には、熱酸化法によりゲート酸化膜203が形成される。化学気相成長法(CVD)により、全面に膜厚150nm程度の多結晶シリコン膜が形成される。この多結晶シリコン膜に燐等の不純物がドーピングされ,さらにパターニングされて、ゲート電極204が形成される。例えば酸化シリコン膜がCVDにより全面に形成され、異方性ドライ・エッチングによりエッチ・バックされ、ゲート電極204の側面を覆う絶縁膜スペーサ205が形成される。このとき、ゲート電極204および絶縁膜205直下を除いた部分のゲート酸化膜203も除去される。続いて、逆導電型の不純物がイオン注入され、800℃〜1000℃の熱処理が施され、MOSトランジスタのソース・ドレイン領域となる逆導電型の拡散層206が形成される。
【0005】次に、スパッタリング装置により、膜厚50nm程度のチタン膜207が全面に形成される。チタン膜207を成膜した後、スパッタリング装置からシリコン基板201が取り出されて大気に晒されるときにチタン膜207の表面が酸化され、膜厚5nm程度の酸化チタン(TiOX )膜208(但し、1≦X≦2)によりチタン膜207の表面が覆われることになる〔図6(a)〕。
【0006】次に、600℃〜650℃の常圧の窒素雰囲気で30秒〜60秒間の第1の熱処理が、ランプアニール装置を用いて行なわれる。これによりゲート電極204上面および拡散層206表面を直接に覆う部分のチタン膜207はシリサイド化され、これらゲート電極204上面および拡散層206表面に自己整合的に電気抵抗率の高いC49結晶構造のチタン・シリサイド膜209が形成される。この熱処理により、酸化チタン膜208が窒化される。その結果として、フィールド酸化膜202表面および絶縁膜スペーサ205表面を直接に覆う部分のチタン膜207が酸素を含んだ未反応のチタン膜211として残置され、これらチタン・シリサイド(TiSi2 )膜209,チタン膜211の表面が窒化チタン(TiN)膜210により覆われる〔図6(b)〕。
【0007】次に、アンモニア水溶液,純水および過酸化水素水の混合液により、チタン膜211および(チタン膜211直上の)窒化チタン膜210が除去される〔図6(c)〕。
【0008】続いて、850℃程度の常圧の窒素雰囲気で60秒程度の第2の熱処理がランプアニール装置を用いて行なわれる。これにより、チタン・シリサイド膜209が電気抵抗率の低いC54結晶構造のチタン・シリサイド膜212に相転移して、サリサイド構造のMOSトランジスタが形成される〔図6(d)〕。
【0009】
【発明が解決しようとする課題】上述した従来のサリサイド構造のMOSトランジスタの製造方法には、成膜後のチタン膜表面への酸素の吸着(チタン膜表面に形成された酸化チタン(TiOX )膜の存在)に起因する問題点がある。
【0010】まず、第1の問題点はC54結晶構造のチタン・シリサイド膜212の凝集に関する問題点である。未反応の酸素を吸着したチタン膜により形成されたチタン・シリサイド膜では、本発明者等が1994年のシン−ソリッド−フィルムス(Thin−Solid−Films)第253巻395−401頁に報告したのように、C49結晶構造からC54結晶構造への相転移温度が上昇する。この報告に記載した第2の熱処理温度に対する相転移の変化比率の依存性を示すグラフである図7を参照すると、相転移温度の上昇は成膜時点でのチタン膜の膜厚が薄い方が顕著であり、また、チタン膜表面に形成された酸化チタン(TiOX )膜の膜厚が厚い方が顕著である。例えば、成膜時点でのチタン膜の膜厚が10nmのとき、酸化チタン膜の膜厚が1nmから4nmになると相転移温度は30℃程度上昇する。このように相転移温度が上昇することは、チタン・シリサイド膜が断線に到る凝集温度(900℃前後)とのマージンが少なくなることになり、C54結晶構造の均一な(連続性の保たれた)チタン・シリサイド膜を形成することが困難になる。さらに後述するように、上記製造方法ではC49結晶構造のチタン・シリサイド膜中には酸素が含まれていることから、C54結晶構造のチタン・シリサイド膜のシート抵抗も高くなる。その結果として、ばらつきが少なく,かつ,低抵抗化されたサリサイド構造のMOSトランジスタの形成が困難になる。
【0011】第2の問題点は、未反応の酸素を含んだチタン膜およびこのチタン膜を覆う窒化チタン膜の選択的な除去が困難になる点である。図6(c)に示したように、フィールド酸化膜202表面上および絶縁膜スペーサ205表面上にはチタン膜211a,窒化チタン膜210aが部分的に残置し、チタン・シリサイド膜209表面上に残置した窒化チタン膜210aと繋がっていることがある。チタン膜の表面が酸化チタン(TiOX )膜により覆われている状態で上記第1の熱処理を行なうと、酸化チタン膜は一種の還元反応により窒化チタン膜になる。一方このとき、この酸化チタン膜から解離した酸素は掃き出し効果(snowplow−effect)と呼ばれる現象によりその一部がチタン膜(あるいはC49結晶構造のチタン・シリサイド膜)中に拡散する。上記混合液によるエッチングでは、通常、チタン膜のエッチング速度の方が窒化チタン膜(およびチタン・シリサイド膜)のエッチング速度より高いため、窒化チタン膜の下層をなすチタン膜をエッチングすることにより窒化シリコン膜をリフト・オフ的に除去している。しかしながら上記拡散によりチタン膜に多量の酸素が含まれると、この混合液によるエッチング速度が低下することになり、図6(c)に示したように窒化チタン膜210aを積層した姿態を有してチタン膜211aが部分的に残置することになる。残置する窒化チタン膜210aがチタン・シリサイド膜209表面上のみであるならば問題を引き起さないが、絶縁膜スペーサ205表面上(およびフィールド酸化膜202表面上)に残置されたチタン膜211a,窒化チタン膜210aはMOSトランジスタ自体もしくはMOSトランジスタ間のリーク電流の上昇あるいは短絡を引き起しやすくなる。なお、図6R>6(c)に図示した段階において、窒化チタン膜210a(およびチタン膜211a)を完全に除去することも可能であるが、その場合にはかなりの厚さのチタン・シリサイド膜209がエッチングされてしまい、サリサイド構造の利点が損なわれることになる。
【0012】したがって本発明の半導体装置の製造方法の目的は、サリサイド構造のMOSトランジスタの形成において、低抵抗化を確保し,MOSトランジスタ自体もしくはMOSトランジスタ間のリーク電流の上昇あるいは短絡の発生を抑制する製造方法を提供することにある。さらに本発明の目的は、上記MOSトランジスタの形成において、チタン・シリサイド膜中への酸素の拡散を抑制し,絶縁膜スペーサおよびフィールド酸化膜の表面上に形成された窒化チタン膜が容易に除去できる製造方法を提供することにある。
【0013】
【課題を解決するための手段】本発明の半導体装置の製造方法の第1の態様は、シリコン基板の表面の素子分離領域に素子分離絶縁膜を形成し、このシリコン基板の表面の素子形成領域にゲート絶縁膜を形成し、多結晶シリコン膜からなるゲート電極を形成し、これらのゲート電極の側面に絶縁膜スペーサを形成し、ソース・ドレイン領域となる拡散層を形成する工程と、上記拡散層の表面および上記ゲート電極の上面を直接に覆うチタン膜を形成する工程と、300℃〜500℃の温度範囲の弗素化合物ガス雰囲気で第1の熱処理を行なう工程と、500℃〜750℃の温度範囲の窒素雰囲気で第2の熱処理を行ない、上記拡散層の表面およびゲート電極の上面に選択的にC49結晶構造のチタン・シリサイド膜を形成する工程と、窒化チタン膜および未反応のチタン膜を選択的に除去し、上記第2の熱処理より高温での第3の熱処理によりC49結晶構造のチタン・シリサイド膜をC54結晶構造のチタン・シリサイド膜に変換する工程とを有することを特徴とする。
【0014】好ましくは、上記弗素化合物が、フルオロ・アルカン,フルオロ・シクロ・アルカンもしくは6弗化硫黄である。
【0015】本発明の半導体装置の製造方法の第2の態様は、シリコン基板の表面の素子分離領域に素子分離絶縁膜を形成し、このシリコン基板の表面の素子形成領域にゲート絶縁膜を形成し、多結晶シリコン膜からなるゲート電極を形成し、これらのゲート電極の側面に絶縁膜スペーサを形成し、ソース・ドレイン領域となる拡散層を形成する工程と、上記拡散層の表面および上記ゲート電極の上面を直接に覆うチタン膜を形成する工程と、弗素化合物ガスと窒素との混合雰囲気で500℃〜750℃の温度範囲のもとに第1の熱処理を行ない、上記拡散層の表面およびゲート電極の上面に選択的にC49結晶構造のチタン・シリサイド膜を形成する工程と、窒化チタン膜および未反応のチタン膜を選択的に除去し、上記第1の熱処理より高温での第2の熱処理によりC49結晶構造のチタン・シリサイド膜をC54結晶構造のチタン・シリサイド膜に変換する工程とを有することを特徴とする。
【0016】好ましくは、上記弗素化合物が、フルオロ・アルカン,フルオロ・シクロ・アルカンもしくは6弗化硫黄である。
【0017】
【発明の実施の形態】次に、本発明について図面を参照して説明する。
【0018】半導体装置の製造工程の断面模式図である図1と、本発明者の測定による好ましい熱処理温度の温度範囲を決定するための図である図2および図3とを参照して、本発明の第1の実施の形態によるサリサイド構造を有したNチャネル型のMOSトランジスタの製造方法を説明する。ここで、図2は成膜後に窒素雰囲気で熱処理を行なったときにチタン膜中に残存する酸素濃度の熱処理温度依存性をオージェ電子分光法(Auger−Electron−Spectroscopy:AES)により測定した結果のグラフであり、図3は窒素を含まない雰囲気での熱処理によるシリサイド化反応での絶縁膜スペーサ等の絶縁膜表面に沿ってのチタン・シリサイド膜の余剰成長(Over−Growth:ブリッジング現象とも称されている)の幅の温度依存性を示すグラフである。
【0019】まず、P型もしくはPウェルが設けらたシリコン基板101表面の素子分離領域には例えば公知のLOCOS法等により膜厚300nm程度のフィールド酸化膜102が形成される。素子分離絶縁膜としてはこのようなLOCOS型のフィールド酸化膜102に限定されるものではなく、例えば素子分離溝を形成し,この溝を素子分離絶縁膜により埋設してもよい。フィールド酸化膜102直下には、ボロンのイオン注入等によりチャネル・ストッパ用の拡散層が形成されている。シリコン基板101表面の素子形成領域には、熱酸化法により膜厚8nm程度のゲート酸化膜103が形成される。化学気相成長法(CVD)により、全面に膜厚100nm程度の多結晶シリコン膜が形成される。この多結晶シリコン膜に燐等の不純物がドーピングされ,さらにパターニングされて、ゲート電極104が形成される。例えば膜厚100nm程度の酸化シリコン膜(あるいは窒化シリコン膜)が減圧気相成長法(LPCVD)により全面に形成され、異方性ドライ・エッチングによりエッチ・バックされ、ゲート電極104の側面を覆う絶縁膜スペーサ105が形成される。このとき、ゲート電極104および絶縁膜105直下を除いた部分のゲート酸化膜103も除去される。続いて、例えば1×1015cm-2程度のドーズ量の砒素(As)のイオン注入が行なわれ、さらに900℃程度での熱処理が施され、MOSトランジスタのソース・ドレイン領域となるN+ 型の拡散層106が形成される。
【0020】次に、スパッタリング装置により、膜厚20nm程度のチタン膜107が全面に形成される。チタン膜107を成膜した後、スパッタリング装置からシリコン基板101が取り出されて大気に晒されるときにチタン膜107の表面が酸化され、膜厚5nm程度の酸化チタン(TiOX )膜108(但し、1≦X≦2)によりチタン膜107の表面が覆われることになる〔図1(a)〕。
【0021】次に、300℃〜500℃の温度範囲のもとで弗化化合物ガスとして例えばトリ・フルオロ・メタン(CHF3 )ガスの雰囲気により(窒素ガスを含まずに)第1の熱処理が行なわれ、酸化チタン膜108は(酸化チタン膜108に比べて構造的に不安定な)弗化チタン(TiFY )膜114(但し、3≦Y≦4)に置換される〔図1(b)〕。この反応は、TiOX +CHF3 →CO+H2 +TiFYとなるものと考えられる。なおここでは第1の熱処理をトリ・フルオロ・メタン雰囲気で行なっているが、本第1の実施の形態では此れに限定されるものではなく、ジ・フルオロ・メタン(CH2 2 )やテトラ・フルオロ・メタン(CF4)等のフルオロ・アルカン雰囲気,オクタ・フルオロ・シクロ・ブタン(C4 8 )等のフルオロ・シクロ・アルカン雰囲気あるいは6弗化硫黄(SF6 )雰囲気等で行なってもよい。
【0022】上記第1の熱処理の温度範囲は以下の論拠により設定される。まず、AESの測定から明らかなように、300℃より高温であるならば、チタン膜107中には酸素はほとんど存在しない。すなわち、酸化チタン膜108はほぼ弗化チタン膜114に置換され、チタン膜107中への酸素の拡散はほとんど起らないことなる。次に、窒素を含まない雰囲気では、500℃以上の温度になるとフィールド酸化膜102および絶縁膜スペーサ105表面上へのチタン・シリサイド膜の余剰成長を伴なったシリサイド化反応が起りやすくなる。この段階でシリサイド化反応を生じさせてしまうと、ゲート電極104上面並びに拡散層106表面にのみに自己整合的にチタン・シリサイド膜を形成しにくくなり、さらにはゲート電極104と拡散層106との間のリーク,短絡等の問題を引き起しやすくなることから、500℃より低い温度で行なうことが好ましい〔図2,図3〕。
【0023】次に、例えば700℃の窒素雰囲気で第2の熱処理が30秒間程度行なわれる。これにより、以下のことが生じる。弗化チタン膜114は気化する。ゲート電極104上面並びに拡散層106表面を直接に覆うチタン膜107は、シリサイド化反応が起り、ゲート電極104上面並びに拡散層106表面に自己整合的にC49結晶構造のチタン・シリサイド膜109aが形成される。フィールド酸化膜102表面並びに絶縁膜スペーサ105表面を直接に覆うチタン膜107は、未反応のチタン膜107aとして残置する。さらに、チタン膜107a並びにチタン・シリサイド膜109aの表面は、窒化チタン膜110により覆われる。本第1の実施の形態では、表面が弗化チタン膜114により覆われている段階でのチタン膜107には、ほとんど酸素が拡散されていないことから、チタン膜107a,チタン・シリサイド膜109aにもほとんど酸素が含まれないことになる〔図1(c)〕。
【0024】この第2の熱処理の温度範囲としては、500℃〜750℃の範囲が好ましい。500℃より高い温度であるならば、チタン・モノ・シリサイド(TiSi)はほとんど形成されずに、C49結晶構造のチタン・シリサイド(厳密にはチタン・ジ・シリサイド)が形成される。この熱処理においても当然のことながらチタン・シリサイド膜の余剰成長(ブリッジング現象)が生じるが、図3に示した非窒素雰囲気に比べて余剰成長幅は数十分の一程度である。しかしながら750℃を越えると、余剰成長幅が無視できない値になることから、750℃より低い温度であることが好ましい。
【0025】次に、従来の製造方法と同様に、アンモニア水溶液,純水および過酸化水素水の混合液により、未反応の残置されたチタン膜107aおよび(チタン膜107a直上の)窒化チタン膜110(のみ)が除去され、チタン・シリサイド膜109a表面を直接に覆う部分の窒化チタン膜110は窒化チタン膜110aとして残置する。本第1の実施の形態では、上述したように、チタン膜107aにはほとんど酸素が拡散されていないため、この混合液により容易に除去される。それ故、絶縁膜スペーサ105表面でのチタン膜(および窒化チタン膜)の残置は回避される〔図1(d)〕。
【0026】続いて、800℃程度の常圧の窒素雰囲気で60秒程度の第3の熱処理がランプアニール装置を用いて行なわれる。これにより、チタン・シリサイド膜109aが電気抵抗率の低いC54結晶構造のチタン・シリサイド膜112aに相転移して、サリサイド構造のMOSトランジスタが形成される。本第1の実施の形態においては、C49結晶構造のチタン・シリサイド膜109aにほとんど酸素が含まれていないため、C49結晶構造からC54結晶構造への相転移温度が従来の技術に繰らべて低くなっており、凝集温度からマージンを充分に持った従来より低い温度で上記第3の熱処理を行なうことが可能になる〔図1(e)〕。
【0027】C54結晶構造のチタン・シリサイド膜のシート抵抗のゲート電極線幅(ゲート長)依存性を示す図5を参照すると、本第1の実施の形態によるチタン・シリサイド膜112aのシート抵抗は、従来の技術によるチタン・シリサイド膜212のシート抵抗に比べて、ばらつきが少なくなり,ゲート長の減少に伴なうシート抵抗の急上昇が起らなくなる。これは、チタン・シリサイド膜212に比較すると、チタン・シリサイド膜112a中の酸素含有量が極めて少なくなっていることと、凝集温度より充分にマージンを有した低い温度でチタン・シリサイド膜112aに相転移させることが可能なためである。
【0028】なお、上記第1の実施の形態ではNチャネル型のMOSトランジスタを例にして説明したが、本第1の実施の形態はこれに限定されるものではなくPチャネル型のMOSトランジスタ,CMOSトランジスタさらにはBi−CMOSトランジスタの形成にも適用できる。
【0029】半導体装置の製造工程の断面模式図である図4を参照すると、本発明の第2の実施の形態によるNチャネル型のMOSトランジスタは、上記第1の実施の形態と相違して、2回の熱処理によりC54結晶構造のチタン・シリサイド膜が形成される。
【0030】まず、チタン膜を成膜し,スパッタリング装置から取り出す段階(図1(a)参照)までは上記第1の実施の形態と同様の方法により形成される。したがってチタン膜の表面は酸化チタン膜に覆われている。
【0031】次に、上記第1に実施の形態と相違して、窒素(N2 )ガスと弗化化合物ガスとして例えば6弗化硫黄(SF6 )ガスとの混合ガス雰囲気で700℃のもとに30秒間程度の第1の熱処理が行なわれる。これにより、以下のことが生じる。チタン膜表面を覆う酸化チタン膜は弗化チタン膜に置換されると同時に気化する。ゲート電極104上面並びに拡散層106表面を直接に覆うチタン膜は、シリサイド化反応が起り、ゲート電極104上面並びに拡散層106表面に自己整合的にC49結晶構造のチタン・シリサイド膜109bが形成される。フィールド酸化膜102表面並びに絶縁膜スペーサ105表面を直接に覆うチタン膜は、未反応のチタン膜107bとして残置する。さらに、チタン膜107b並びにチタン・シリサイド膜109bの表面は、窒化チタン膜110により覆われる。本第2の実施の形態では、チタン膜表面を覆っていた酸化チタン膜が弗化チタン膜として気化してしまうため、この酸化チタン膜からの酸素はほとんどチタン膜107b,チタン・シリサイド膜109bに拡散されない。その結果、上記第1の実施の形態と相違して、本第2の実施と形態では、1回の熱処理によりほとんど酸素が含まないチタン膜107b,チタン・シリサイド膜109bが得られることになる〔図4R>4(a)〕。なお第1の熱処理の雰囲気ガスを構成する弗素化合物としてSF6 を用いたが、これに限定されるものではなくCHF3 ,CH2 2 やCF4 等のフルオロ・アルカンあるいはC4 8 等のフルオロ・シクロ・アルカンを採用してもよい。
【0032】次に、上記第1の実施の形態の同様に、アンモニア水溶液,純水および過酸化水素水の混合液により、未反応の残置されたチタン膜107bおよび(チタン膜107b直上の)窒化チタン膜110(のみ)が除去され、チタン・シリサイド膜109b表面を直接に覆う部分の窒化チタン膜110は窒化チタン膜110bとして残置する。本第2の実施の形態も上記第1の実施の形態と同様に、チタン膜107bにはほとんど酸素が拡散されていないため、この混合液により容易に除去される。それ故、絶縁膜スペーサ105表面でのチタン膜(および窒化チタン膜)の残置は回避される〔図4(b)〕。
【0033】続いて、800℃程度の常圧の窒素雰囲気で60秒程度の第2の熱処理がランプアニール装置を用いて行なわれる。これにより、チタン・シリサイド膜109bが電気抵抗率の低いC54結晶構造のチタン・シリサイド膜112bに相転移して、サリサイド構造のMOSトランジスタが形成される。本第2の実施の形態においても、C49結晶構造のチタン・シリサイド膜109bにほとんど酸素が含まれていないため、C49結晶構造からC54結晶構造への相転移温度が従来の技術に繰らべて低くなっており、凝集温度からマージンを充分に持った従来より低い温度で上記第2の熱処理を行なうことが可能になる〔図4(c)〕。
【0034】C54結晶構造のチタン・シリサイド膜のシート抵抗のゲート電極線幅(ゲート長)依存性を示す図5を参照すると、本第2の実施の形態によるチタン・シリサイド膜112bのシート抵抗は、上記第1の実施の形態によるチタン・シリサイド膜112aのシート抵抗よりも、さらにばらつきが少なくなり,シート抵抗自体がさらに低い値になる。これは、チタン・シリサイド膜112aに比較すると、チタン・シリサイド膜112b中の酸素含有量がさらに少なくなっているためと考えられる。
【0035】このように本第2の実施の形態は上記第1の実施の形態の有した効果を有し、さらに上記第1の実施の形態より簡潔な製造方法であるにもかかわらず、上記第1の実施の形態よりさらにばらつきが少なく,さらにシート抵抗の低いC54結晶構造のチタン・シリサイド膜を得ることができる。
【0036】なお、上記第2の実施の形態もNチャネル型のMOSトランジスタを例にして説明したが、上記第1の実施の形態と同様に、Pチャネル型のMOSトランジスタ,CMOSトランジスタさらにはBi−CMOSトランジスタの形成にも適用できる。
【0037】
【発明の効果】以上説明したように本発明の半導体装置の製造方法によれば、少なくとも弗素化合物ガスを含んだ雰囲気での熱処理により、チタン膜表面を覆う酸化チタン膜が弗化チタン膜に置換(あるいは弗化チタンとして気化)されるため、ゲート電極上面並びに拡散層表面に自己整合的に形成されるC49結晶構造のチタン・シリサイド膜および絶縁膜表面上に残置される未反応のチタン膜中への酸化チタン膜からの酸素の拡散が回避される。このため、サリサイド構造のMOSトランジスタの形成において、低抵抗化を確保し,MOSトランジスタ自体もしくはMOSトランジスタ間のリーク電流の上昇あるいは短絡の発生を抑制することが容易になる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の製造工程の断面模式図である。
【図2】上記第1の実施の形態の製造条件を説明するための図であり、窒素雰囲気で熱処理を行なったときにチタン膜中に残存する酸素濃度の熱処理温度依存性をAESにより測定した結果のグラフである。
【図3】上記第1の実施の形態の製造条件を説明するための図であり、窒素を含まない雰囲気での熱処理によるシリサイド化反応でのチタン・シリサイド膜の余剰成長幅の温度依存性を示すグラフである。
【図4】本発明の第2の実施の形態の主要製造工程の断面模式図である。
【図5】上記第1,第2の実施の形態の効果を比較説明するための図であり、C54結晶構造のチタン・シリサイド膜のシート抵抗のゲート電極線幅依存性を示すグラフである。
【図6】従来の半導体装置の製造工程の断面模式図である。
【図7】従来の技術の問題点を説明するための図であり、C49結晶構造からC54結晶構造へのチタン・シリサイド膜の相転移に際してのチタン膜表面を覆う酸化チタン膜による相転移温度の上昇を示すグラフである。
【符号の説明】
101,201 シリコン基板
102,202 フィールド酸化膜
103,203 ゲート酸化膜
104,204 ゲート電極
105,205 絶縁膜スペーサ
106,206 拡散層
107a,107b,207,211,211a チタン膜
108,208 酸化チタン膜
109a,109b,112a,112b,209,212 チタン・シリサイド膜
110,110a,110b,210,210a 窒化チタン膜
114 弗化チタン膜

【特許請求の範囲】
【請求項1】 シリコン基板の表面の素子分離領域に素子分離絶縁膜を形成し、該シリコン基板の表面の素子形成領域にゲート絶縁膜を形成し、多結晶シリコン膜からなるゲート電極を形成し、該ゲート電極の側面に絶縁膜スペーサを形成し、ソース・ドレイン領域となる拡散層を形成する工程と、前記拡散層の表面および前記ゲート電極の上面を直接に覆うチタン膜を形成する工程と、300℃〜500℃の温度範囲の弗素化合物ガス雰囲気で第1の熱処理を行なう工程と、500℃〜750℃の温度範囲の窒素雰囲気で第2の熱処理を行ない、前記拡散層の表面およびゲート電極の上面に選択的にC49結晶構造のチタン・シリサイド膜を形成する工程と、窒化チタン膜および未反応のチタン膜を選択的に除去し、前記第2の熱処理より高温での第3の熱処理によりC49結晶構造のチタン・シリサイド膜をC54結晶構造のチタン・シリサイド膜に変換する工程とを有することを特徴とする半導体装置の製造方法。
【請求項2】 前記弗素化合物が、フルオロ・アルカン,フルオロ・シクロ・アルカンもしくは6弗化硫黄であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】 シリコン基板の表面の素子分離領域に素子分離絶縁膜を形成し、該シリコン基板の表面の素子形成領域にゲート絶縁膜を形成し、多結晶シリコン膜からなるゲート電極を形成し、該ゲート電極の側面に絶縁膜スペーサを形成し、ソース・ドレイン領域となる拡散層を形成する工程と、前記拡散層の表面および前記ゲート電極の上面を直接に覆うチタン膜を形成する工程と、弗素化合物ガスと窒素との混合雰囲気で500℃〜750℃の温度範囲のもとに第1の熱処理を行ない、前記拡散層の表面およびゲート電極の上面に選択的にC49結晶構造のチタン・シリサイド膜を形成する工程と、窒化チタン膜および未反応のチタン膜を選択的に除去し、前記第1の熱処理より高温での第2の熱処理によりC49結晶構造のチタン・シリサイド膜をC54結晶構造のチタン・シリサイド膜に変換する工程とを有することを特徴とする半導体装置の製造方法。
【請求項4】 前記弗素化合物が、フルオロ・アルカン,フルオロ・シクロ・アルカンもしくは6弗化硫黄であることを特徴とする請求項3記載の半導体装置の製造方法。

【図1】
image rotate


【図2】
image rotate


【図3】
image rotate


【図4】
image rotate


【図5】
image rotate


【図6】
image rotate


【図7】
image rotate


【特許番号】第2785810号
【登録日】平成10年(1998)5月29日
【発行日】平成10年(1998)8月13日
【国際特許分類】
【出願番号】特願平8−167671
【出願日】平成8年(1996)6月27日
【公開番号】特開平10−12878
【公開日】平成10年(1998)1月16日
【審査請求日】平成8年(1996)6月27日
【出願人】(000004237)日本電気株式会社 (19,353)