説明

半導体装置の製造方法

【発明の詳細な説明】
〔概 要〕
本発明は半導体集積回路(IC)の内部配線等に利用されるタングステン(W)膜の形成に関し、 化学的にバリヤとして機能し、機構的に接着材料として機能する窒化チタン(TiN)膜上に、化学的気相成長法によりWを堆積することを可能ならしめることを目的とし、 一部分が酸化珪素系の絶縁材料で覆われたSi基板表面にTiN膜を被着する工程、 該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工程、及び 6弗化タングステン(WF6)を水素(H2)で還元する化学気相成長法(CVD)によって、前記Si膜上にW層を堆積する工程を包含して構成する。
〔産業上の利用分野〕
本発明はICの内部配線の形成に利用されるW膜のCVD形成に関わり、特にWF6のH2還元によってW膜を非Si面上に形成する処理法に関わるものである。
ICの内部配線はAl或いはAl合金皮膜を被着してパターニングすることにより形成されるのが通常である。ICがSi基板に形成される場合、Siの素子領域にAlのコンタクトを設けると、SiとAlが反応したり、Siのマイグレーションが生じる不都合があるので、Al/Si間にバリヤ膜を挟んでそれを防止している。
このバリヤ膜は化学的に安定な導電体であることが必要であるが、その他に、層間絶縁に用いられるSiO2やPSGとの密着性が良く且つAlとの密着性も良いものであることが求められる。このような条件を満たすものにTiNがあり、他の同種材料に比べて特性が優れていることや処理工程上の利点から、広く用いられている。
TiNバリヤ膜と組み合わせたAl系配線材料の利用はほゞ確立された技術であると言えるが、ICの高集積化とパターンの微細化の進行に伴って、若干の問題が生じている。
その一つは、スパッタリングや蒸着で形成されるAl膜の被覆性が良くない点に関わっている。基板の素子領域とのコンタクトや多層配線の層間接続は、絶縁被覆層に開孔して配線材料膜を被着することにより、配線パターンと同時に形成するのが通常の工程であるが、パターンの微細化に伴って、接続孔の断面形状が開口幅に比べ深さが大きなものとなったため、そのような接続孔の壁面に十分な厚さのAl膜を被着させることが困難になっているのである。配線膜厚が局部的に小であると、その部分に電界が集中し、断線が生じることにもなる。
Al系の配線材料における他の問題は、機械的な強度が十分でない点である。配線パターンの幅や接続孔の寸法が微細化されると、配線膜厚も小にすることになり、配線膜が接着している絶縁材料層との熱膨張係数の違いによる応力のため、破断し易い状況がじているが、特にAl系の材料は結晶粒界で破断するので、引っ張り応力に対して弱い。
このような問題があることから、Al系に代わる配線材料として、Wが用いられるようになっている。W膜は被覆性の良いCVD法による堆積形成が可能であり、機械的強度も大であることから、W膜をICの内部配線に使用し得れば、上記の問題は解決されることになる。
WはAlに比べれば化学的な活性度が低いから、Siとの反応を抑止する意味でのバリヤ膜を介在させることは不要であるが、下地材料のSiO2やPSGとの密着性が十分でなく、両者を強固に接着させる処理が必要である。この目的のために、確立された技術であるTiN膜の接着層としての利用が可能であれば好都合と言える。
〔従来の技術と発明が解決しようとする課題〕
WのCVD堆積には、WF6をSiH4で還元する方法とWF6とH2で還元する方法とがある。両者を比較すると、SiH4は還元性が強く、WF6と直接反応するため、その反応は供給律速であるのに対し、H2による還元は、最初にH2が活性表面と作用して解離し、生じた発生期のHがWF6と反応する過程を経て進行するので、この反応は表面律速である。
SiH4による還元は供給律速であるから、下地の材質には無関係に反応が進行してWが堆積するが、下地表面の幾何学的形状によって多く堆積する部分と少ない部分とが生じる。即ち、一般的な評価としてはCVD法の特徴である被覆性の良さを備えているものの、高密ICの微細な接続孔に対しては十分な被覆性を持つとは言い難い状況にある。
一方、H2による還元は表面律速であるから、下地の幾何学的形状による膜厚の変動は少なく、該方法で形成したW膜は高密ICの微細な接続孔に対しても十分な被覆性を持つものとなる。しかしながら、該方法には活性表面によってH2が解離する段階が含まれるため、下地面がTiNのような不活性材料の場合には、反応が殆ど進行しないという根本的な問題が存在する。
本発明の目的は上記問題点を解消し、WF6をH2で還元する処理法でW膜をTiN膜上に堆積形成する方法を提供することであり、それによって断線のおそれの少ないICの内部配線を実現することである。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の半導体装置の製造方法には、1.基板上に窒化チタン(TiN)膜を被着する工程と、該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工程と、6弗化タングステン(WF6)を水素(H2)で還元する化学気相成長法によって、前記Si膜上にタングステン(W)層を堆積する工程を包含される。
2.基板上に、接続孔が設けられた絶縁被覆層を形成する工程と、該持続孔を含む該絶縁被覆層上に、窒化チタン(TiN)膜を被着する工程と、該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工程と、6弗化タングステン(WF6)を水素(H2)で還元する化学気相成長法によって、前記Si膜上にタングステン(W)層を堆積する工程を包含される。
3.前記半導体装置の製造方法の前記多結晶或いは非晶質のSi膜は、200〜600Åの膜厚であることが包含される。
〔作 用〕
上記工程に従えば、Wを堆積せんとする表面は多結晶或いは非晶質のSi(以下、ポリSiと記す)によって覆われているため、該表面に到達したWF6がSiによって還元される過程が生じ、ポリSi表面にWが被着する。ポリSi膜の全面がWに覆われた後は、H2がW表面と作用して解離し、それによって生じた発生期のHがWF6を還元する反応が進行する。
即ち、従来殆ど不可能とされていたWF6のH2還元によるTiN膜上へのW堆積は、本発明の如く、ポリSiの薄膜を介在させることによって可能となる。
なお、初期段階に於いてWを析出させるための活性表面として、Si以外にも効果を示す材料は存在するが、被覆性に優れた減圧CVD法による形成が可能であることや、半導体装置の製造に常用される材料であって処理装置の新設は不要である等の利点を考慮すれば、ポリSi膜の利用が最も利用である。
〔実施例〕
第1図(a)〜(d)は本発明の実施例の処理工程を示す断面模式図であり、以下、該図面を参照しながら実施例を説明する。
(a)図は基板1の表面に絶縁被覆であるPSG層2が設けられ、接続孔3が開けられた状態を示している。基板1は便宜的表現であって、実体はSi基板に形成された素子領域或いは多層配線の下層側配線である。
これに(b)図の如く、公知のスパッタリング法によりTiN膜4を全面に被着する。この処理法は、例えばAr+N2雰囲気でTiをターゲットとする高周波スパッタリングであり、TiNの膜厚は500Åである。スパッタリングは直流スパッタリングでもよく、いずれも減圧条件下で行われるので、TiN膜の被覆性は良好である。
次いで(c)図の如く、TiN膜4の上にポリSi膜5を全面被着する。該ポリSi層の形成はSiH4の熱分解によるものであり、処理温度650〜750℃であるが、該処理も減圧条件下で実施すれば被覆性は良好となる。このポリSi膜は、上に述べたように最初にWを還元するためのものであり、厚さが不均一であっても全面を被覆していればよく、減圧CVD法のように被覆性の良い処理法による場合は、該Si膜の厚さは200〜600Å程度あれば十分である。
以上の処理によって基板表面をポリSi間で被覆した後、基板温度を600℃に保ち、原料ガスはWF6/H2=4/100に調整したものを供給して還元反応を進行させる。該条件下ではWの堆積速度は1500〜2000Å/minであり、時間を制御して5000ÅのW膜6を堆積形成する。この状態が(d)図に示されている。
このW膜の形成は既述したように表面律速であるから被覆性は十分に良好であり、これをパターニングして内部配線とすれば、接続孔部分でも十分な膜厚を有し、断線のおそれの無い内部配線が実現することになる。
〔発明の効果〕
以上説明したように、本発明の方法によって形成したICの内部配線は十分な機械的強度と被覆性を備え、熱応力や電界集中による断線のおそれは格段に減少したものとなる。
【図面の簡単な説明】
第1図(a)〜(d)は実施例の工程を示す断面模式図であり、
図に於いて
1は基板、
2はPSG層、
3は接続孔、
4はTiN膜、
5はポリSi膜
である。

【特許請求の範囲】
【請求項1】基板上に窒化チタン(TiN)膜を被着する工程と、該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工程と、6弗化タングステン(WF6)を水素(H2)で還元する化学気相成長法によって、前記Si膜上にタングステン(W)層を堆積する工程を包含することを特徴とする半導体装置の製造方法。
【請求項2】基板上に、接続孔が設けられた絶縁被覆層を形成する工程と、該持続孔を含む該絶縁被覆層上に、窒化チタン(TiN)膜を被着する工程と、該TiN膜上に、多結晶或いは非晶質のSi膜を堆積する工程と、6弗化タングステン(WF6)を水素(H2)で還元する化学気相成長法によって、前記Si膜上にタングステン(W)層を堆積する工程を包含することを特徴とする半導体装置の製造方法。
【請求項3】前記多結晶或いは非晶質のSi膜は、200〜600Åの膜厚であることを特徴とする請求項1又は2記載の半導体装置の製造方法。

【第1図】
image rotate


【特許番号】第2841439号
【登録日】平成10年(1998)10月23日
【発行日】平成10年(1998)12月24日
【国際特許分類】
【出願番号】特願平1−72702
【出願日】平成1年(1989)3月24日
【公開番号】特開平2−251139
【公開日】平成2年(1990)10月8日
【審査請求日】平成8年(1996)2月6日
【出願人】(999999999)富士通株式会社
【参考文献】
【文献】特開 昭63−272049(JP,A)
【文献】特開 昭62−243325(JP,A)