半導体装置の配線接続孔の形成方法
【課題】 簡略化された工程により、良好な被覆率が得られる半導体装置の配線接続孔の形成方法を目的とする。
【解決手段】 半導体素子１が形成された半導体基板２側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら層間絶縁層８、９、１０を積層する工程と、層間絶縁層８、９、１０上にフォトレジスト１１を塗布しフォトレジストパタ−ン１２ａ、１２ｂを形成後、層間絶縁層８、９、１０を前記半導体素子まで異方性エッチングして、配線接続孔１３ｃ、１３ｄを形成する工程と、フォトレジスト１１を除去後、不純物の濃度が増加すると共に層間絶縁層８、９、１０のエッチング量が増加するアンモニア過水により配線接続孔１３ｃ、１３ｄをエッチングして、配線接続孔１３ｃ、１３ｄの上部が下部よりも広がった形状にする。
【解決手段】 半導体素子１が形成された半導体基板２側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら層間絶縁層８、９、１０を積層する工程と、層間絶縁層８、９、１０上にフォトレジスト１１を塗布しフォトレジストパタ−ン１２ａ、１２ｂを形成後、層間絶縁層８、９、１０を前記半導体素子まで異方性エッチングして、配線接続孔１３ｃ、１３ｄを形成する工程と、フォトレジスト１１を除去後、不純物の濃度が増加すると共に層間絶縁層８、９、１０のエッチング量が増加するアンモニア過水により配線接続孔１３ｃ、１３ｄをエッチングして、配線接続孔１３ｃ、１３ｄの上部が下部よりも広がった形状にする。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造方法に係わり、特に、半導体装置の配線接続孔の形成方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの微細化と共に、各半導体素子間を接続する配線の寸法幅は０．５μｍ以下にまで要求されている。各半導体素子間の配線は、半導体素子が形成された半導体基板上に層間絶縁層を形成後、フォトリソグラフィ法により前記層間絶縁層に配線接続孔を形成し、更に前記層間絶縁層及び前記配線接続孔にスパッタ法等により配線用金属材料を形成し、配線パタ−ンを形成して行っていた。配線の寸法幅の微細化に伴い、この配線接続孔の大きさも狭くなってくると、スパッタ法や蒸着法等により形成された配線材料は、この配線接続孔中に侵入しにくくなり、特に、配線接続孔の側壁に配線材料が付着しにくくなるため、半導体素子の接触不良や断線の原因となる可能性があった。ＬＳＩの信頼性の向上や安定動作のためには、配線接続孔中に均一に配線材料を充填し、接触不良や断線を生じることなく配線を行うことが必要とされていた。
【０００３】従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法について以下、図面を参照しながら説明する。図３は従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。Ｓｉからなる半導体基板２上にゲ−ト絶縁層６及びポリシリコンを順次形成後、図示しないフォトレジストを塗布し、フォトリソグラフィ法により、フォトレジストパタ−ンを形成して、前記金属膜をエッチング除去し、ゲ−ト電極７を形成する。ゲ−ト電極７下部に相当する部分の半導体基板２はゲ−ト５となる。このためゲ−ト５は半導体基板２の一部となっている。その後、ゲ−ト電極７をマスクとして拡散を行い、ソ−ス３及びドレイン４を形成する。こうして、ソ−ス３、ドレイン４及びゲ−ト５を備えたＭＯＳＦＥＴ１が得られる。更に、層間絶縁層１５を積層後、フォトレジスト１１を塗布する（図３R>３（Ａ））。
【０００４】フォトリソグラフィ法により、フォトレジスト１１のゲ−ト電極７及びソ−ス３上部に相当する部分にフォトレジストパタ−ン１６ａ及び１６ｂを形成する（図３（Ｂ））。引き続いて、ＲＩＥ（リアクティブ・イオン・エッチング）により、ゲ−ト絶縁膜６及び層間絶縁層１５の異方性エッチング（エッチング深さ方向のみエッチングが可能なエッチング）を行って配線接続孔１７ａ、１７ｂを形成する。その後、アセトン等の有機溶剤や硫酸等によりフォトレジスト１１を除去する（図３（Ｃ））。
【０００５】この後、層間絶縁層１５上及び配線接続孔１７ａ、１７ｂにスパッタ等によりＡｌ等からなる金属層を形成した後、フォトリソグラフィ法により、配線用のフォトリソパタ−ンを形成し、前記金属層をエッチング除去してＭＯＳＦＥＴ１上に配線１８を形成する（図４R>４）。この際、ＬＳＩの微細化のために、配線幅は０．５μｍ以下にすることが要求されることから配線接続孔１７ａ、１７ｂの幅は極めて細いため、図４に示すように、配線接続孔１７ａ、１７ｂにはＡｌ等の配線用金属材料が均一に入り込まず、特に配線接続孔１７ａ、１７ｂの側壁で薄くなり、配線材料が配線接続孔を覆う割合を示す被覆率が悪かった。このため、ゲ−ト電極７やソ−ス３との接続が不安定になり、ＭＯＳＦＥＴ１の接触不良を生じたり、断線を生じたりしていた。また、配線材料が配線接続孔１７ａ、１７ｂを覆う被覆率を改良するために、配線接続孔１７ａ、１７ｂの上部を下部より広く開口するようにしたものが提案された。
【０００６】図５は他の従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。図３、図４と同一部分には同一符号を用い、その詳細な説明を省略する。半導体基板２上にソ−ス３、ドレイン４及びゲ−ト５を有したＭＯＳＦＥＴを形成し、その上部にフォトレジスト１１を塗布後、フォトレジスト１１のゲ−ト電極７及びソ−ス３上部に相当する部分にフォトレジストパタ−ン１６ａ及び１６ｂを形成する工程までは、図３（Ａ）及び（Ｂ）に示す図と同様であるので、詳細な説明は省略する。
【０００７】この後、アンモニア過水等のウェットエッチングにより等方性エッチング（エッチング深さ方向と同時にエッチング面と平行な面方向にエッチングが可能なエッチング）を行って、層間絶縁層１５を途中までエッチングして、凹部１９ａ、１９ｂを形成する（図５（Ａ））。この際、等方性エッチングによりエッチング深さ方向と同時にエッチング面と平行な面方向にもエッチングするため、フォトレジスト１１の下部における層間絶縁膜１５がエッチングされ、凹部１９ａ、１９ｂは、フォトレジストパタ−ン１６ａ及び１６ｂの幅よりも広い形状となる。
【０００８】引き続いて、ＲＩＥにより、ゲ−ト絶縁膜６及び層間絶縁層１５の異方性エッチングを行って配線接続孔２０ａ、２０ｂを形成する。更に、アセトン等の有機溶剤や硫酸によりフォトレジスト１１を除去する（図５（Ｂ））。この結果、配線接続孔２０ａ、２０ｂは、層間絶縁層１５表面が開口したロ−ト形状となる。この後、層間絶縁層１５上及び配線接続孔２０ａ、２０ｂにスパッタ等によりＡｌ等からなる金属層を形成した後、フォトリソグラフィ法により、配線用のフォトリソパタ−ンを形成し、前記金属層をエッチング除去して配線する。
【０００９】このようすると、配線接続孔２０ａ、２０ｂは層間絶縁層１４表面で広く開口した形状となっているので、配線接続孔２０ａ、２０ｂの内部にＡｌ等の配線金属材料が侵入しやすくなり、均一な配線金属材料を形成することができる。このため、配線接続孔２０ａ、２０ｂの配線金属材料の被覆率が良好となり、ＭＯＳＦＥＴ１に接触不良や断線のない配線を行うことができる。
【００１０】
【発明が解決しようとする課題】しかしながら、配線接続孔２０ａ、２０ｂの形成は、アンモニア過水等のエッチングによるウェット工程から、ＲＩＥによるドライ工程に続き、再びアセトン等の有機溶剤によるウェット工程が必要となり、ウェット工程からドライ工程、また、ドライ工程からウェット工程へ進む際のドライ工程とウエット工程間で洗浄等の準備工程が必要となるため、工程が増加し、繁雑になり、製造工程歩留りが低下するという原因を生じていた。そこで、本発明は、上記のような問題点を解消するためになされたもので、簡略化された工程により、良好な被覆率が得られる半導体装置の配線接続孔の形成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の配線接続孔の形成方法による第１の発明は、半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記層間絶縁層を前記半導体素子まで異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物の濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする。
【００１２】第２の発明は、半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を多層に積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記多層に積層された層間絶縁層を異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする。
【００１３】第３の発明は、請求項２記載の半導体装置の配線接続孔の形成方法において、前記半導体基板上に多層に積層された前記層間絶縁層のうち、最下層の前記層間絶縁層はノンド−プであることを特徴とする。
【００１４】半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら層間絶縁層を多層に積層し、更にフォトレジストパタ−ンを形成後、前記層間絶縁層を異方性エッチングして、配線接続孔を形成し、前記配線接続孔をアンモニア過水でエッチングして、前記配線接続孔の上部が下部よりも広がった形状にしているので、簡略化した工程で前記配線接続孔の下部まで十分、金属配線材料が入りやすくなり、被覆率の良好な配線を行うことができる。また、半導体基板上に多層に積層した前記層間絶縁層のうち、最下層の前記層間絶縁層をノンド−プにすると、その上部にリン、ボロンのうち少なくとも一方を含む不純物がド−プされ、積層された前記層間絶縁層からのボロン及びリンの拡散が抑えられるため半導体基板への拡散を防止することができる。
【００１５】
【発明の実施の形態】本発明によるＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の一実施例について図を参照しながら以下に説明する。図１は、本発明のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。図２は、本発明におけるＭＯＳＦＥＴに配線を施した断面図である。
【００１６】（第１工程）Ｓｉからなる基板２上にゲ−ト絶縁層６及びポリシリコンを順次形成後、図示しないフォトレジストを塗布し、フォトリソグラフィ法により、フォトレジストパタ−ンを形成し、前記金属膜をエッチング除去し、ゲ−ト電極７を形成する。ゲ−ト電極７下部に相当する部分の半導体基板２はゲ−ト５となる。このためゲ−ト５は半導体基板２の一部となっている。その後、ゲ−ト電極７をマスクとして拡散を行い、ソ−ス３及びドレイン４を形成する。こうして、ソ−ス３、ドレイン４及びゲ−ト５を備えたＭＯＳＦＥＴ１が得られる（図１（Ａ））。
【００１７】（第２工程）次に、ゲ−ト絶縁層６及びゲ−ト電極７上にボロン及びリン不純物をド−プしながら第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０を順次積層する（図１（Ｂ））。ここで、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０は、酸化シリコンからなる。この際、ボロン及びリン不純物の濃度は、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０の順に高くなっている。
【００１８】（第３工程）この後、フォトレジスト１１を塗布後、フォトリソ法により、フォトレジスト１１のゲ−ト電極７及びソ−ス３に相当する部分の第３層間絶縁層１０上にフォトレジストパタ−ン１２ａ及び１２ｂを形成する（図１（Ｃ））。
【００１９】引き続いて、ＲＩＥ（リアクティブ・イオン・エッチング）により、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０及びゲ−ト絶縁層６を異方性エッチングして、孔１３ａ及び１３ｂを形成する。その後、アセトン等の有機溶剤や硫酸によりフォトレジスト１１を除去する（図１（Ｄ））。
【００２０】（第４工程）次に、アンモニア過水（例えば、ＮＨ3 ：Ｈ2 ０2 ：Ｈ2 Ｏ＝４０００：５０：５０）でエッチングを行い、配線絶縁孔１３ｃ及び１３ｄを形成する。この場合、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０は、ボロン及びリンの濃度が高い程、エッチング量は大きくなるので、ボロン及びリン濃度が最も低い第１層間絶縁層８ではエッチング量が小さく、濃度が最も高い第３層間絶縁層１０ではエッチング量が最も大きくなる。第２層間絶縁層９のエッチング量は、第１層間絶縁層８のエッチング量と第３層間絶縁層１０のエッチング量の間になる。このため、配線絶縁孔１３ｃ及び１３ｄの幅は、第１層間絶縁層８から第３層間絶縁層１０に向かって、広く開口した形状になる（図１（Ｅ））。
【００２１】この後、層間絶縁層１０上及び配線接続孔１３ｃ及び１３ｄに図示しないスパッタによりＡｌ等からなる金属層を形成した後、フォトリソグラフィ法により、配線用のフォトリソパタ−ンを形成し、前記金属層をエッチング除去して配線１４をする（図２）。
【００２２】このようにすると、図２に示すように配線接続孔１３ｃ、１３ｄの幅は第３層間絶縁層１０側が第１層間絶縁層８側よりも広く開口最も広がった形状であるので、配線接続孔１３ｃ、１３ｄの内部にＡｌ等の配線金属材料が侵入しやすくなり、配線接続孔１３ｃ、１３ｄ中での配線の被覆率が良好な配線１４を行うことができる。また、ＲＩＥによる異方性エッチングを行うドライ工程からアンモニア過水を用いたウェット工程への切り替わりために必要な洗浄等の準備工程回数は１回だけとなり、工程が簡略化される。
【００２３】本発明の実施例では、ＭＯＳＦＥＴ１が形成された半導体基板２上に第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０を形成する３層の場合について述べたが、第２層間絶縁層９、第３層間絶縁層１０の形成を行わずに第１層間絶縁層８だけをけ形成し、第１層間絶縁層８に半導体基板２側から積層方向に向かってボロン及びリンを含む不純物の濃度を連続的に高くしても同様の効果が得られる。なお、２層以上の層間絶縁層についても広く適用されことはいうまでもない。また、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０にボロンとリンを同時にド−プしたが、ボロンとリンのどちらか一方の不純物をド−プするようにしても同様の効果が得られる。更に、半導体基板２上に第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０を形成する３層の場合において、第１層間絶縁層８に不純物をド−プせず、ノンド−プにすると、半導体プロセスにおける熱処理工程で第２層間絶縁層９、第３層間絶縁層１０にド−プしたボロン及びリンの半導体基板２への拡散が抑えられので、ＭＯＳＦＥＴ１のしきい値電流の上昇やリ−ク電流の発生を防止できる。
【００２４】
【発明の効果】本発明の半導体装置の配線接続孔の形成方法によれば、半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を積層し、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成し、前記層間絶縁層を前記半導体素子まで異方性エッチングして、配線接続孔を形成後、前記フォトレジストを除去し、前記不純物濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にできるので、簡略化された工程で、かつ前記配線接続孔の下部まで十分、金属配線材料が入りやすくなり、被覆率の良好な配線を行うことができる。また、半導体基板上に多層に積層した前記層間絶縁層のうち、最下層の前記層間絶縁層をノンド−プにすると、その上部にリン、ボロンのうち少なくとも一方を含む不純物がド−プされ、積層された前記層間絶縁層からのボロン及びリンの拡散が抑えられるため半導体基板への拡散を防止することができる。
【図面の簡単な説明】
【図１】本発明におけるＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。
【図２】本発明におけるＭＯＳＦＥＴに配線を施した断面図である。
【図３】従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。
【図４】従来のＭＯＳＦＥＴに配線を施した断面図である。
【図５】従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。
【符号の説明】
１…ＭＯＳＦＥＴ、２…半導体基板、３…ソ−ス、４…ドレイン、５…ゲ−ト６…ゲ−ト絶縁層、７…ゲ−ト電極、８…第１層間絶縁層、９…第２層間絶縁層、１０…第３層間絶縁層、１１…フォトレジスト、１２ａ、１２ｂ…フォトレジストパタ−ン、１３ａ、１３ｂ…孔、１３ｃ、１３ｄ…配線接続孔、１４…配線
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造方法に係わり、特に、半導体装置の配線接続孔の形成方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの微細化と共に、各半導体素子間を接続する配線の寸法幅は０．５μｍ以下にまで要求されている。各半導体素子間の配線は、半導体素子が形成された半導体基板上に層間絶縁層を形成後、フォトリソグラフィ法により前記層間絶縁層に配線接続孔を形成し、更に前記層間絶縁層及び前記配線接続孔にスパッタ法等により配線用金属材料を形成し、配線パタ−ンを形成して行っていた。配線の寸法幅の微細化に伴い、この配線接続孔の大きさも狭くなってくると、スパッタ法や蒸着法等により形成された配線材料は、この配線接続孔中に侵入しにくくなり、特に、配線接続孔の側壁に配線材料が付着しにくくなるため、半導体素子の接触不良や断線の原因となる可能性があった。ＬＳＩの信頼性の向上や安定動作のためには、配線接続孔中に均一に配線材料を充填し、接触不良や断線を生じることなく配線を行うことが必要とされていた。
【０００３】従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法について以下、図面を参照しながら説明する。図３は従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。Ｓｉからなる半導体基板２上にゲ−ト絶縁層６及びポリシリコンを順次形成後、図示しないフォトレジストを塗布し、フォトリソグラフィ法により、フォトレジストパタ−ンを形成して、前記金属膜をエッチング除去し、ゲ−ト電極７を形成する。ゲ−ト電極７下部に相当する部分の半導体基板２はゲ−ト５となる。このためゲ−ト５は半導体基板２の一部となっている。その後、ゲ−ト電極７をマスクとして拡散を行い、ソ−ス３及びドレイン４を形成する。こうして、ソ−ス３、ドレイン４及びゲ−ト５を備えたＭＯＳＦＥＴ１が得られる。更に、層間絶縁層１５を積層後、フォトレジスト１１を塗布する（図３R>３（Ａ））。
【０００４】フォトリソグラフィ法により、フォトレジスト１１のゲ−ト電極７及びソ−ス３上部に相当する部分にフォトレジストパタ−ン１６ａ及び１６ｂを形成する（図３（Ｂ））。引き続いて、ＲＩＥ（リアクティブ・イオン・エッチング）により、ゲ−ト絶縁膜６及び層間絶縁層１５の異方性エッチング（エッチング深さ方向のみエッチングが可能なエッチング）を行って配線接続孔１７ａ、１７ｂを形成する。その後、アセトン等の有機溶剤や硫酸等によりフォトレジスト１１を除去する（図３（Ｃ））。
【０００５】この後、層間絶縁層１５上及び配線接続孔１７ａ、１７ｂにスパッタ等によりＡｌ等からなる金属層を形成した後、フォトリソグラフィ法により、配線用のフォトリソパタ−ンを形成し、前記金属層をエッチング除去してＭＯＳＦＥＴ１上に配線１８を形成する（図４R>４）。この際、ＬＳＩの微細化のために、配線幅は０．５μｍ以下にすることが要求されることから配線接続孔１７ａ、１７ｂの幅は極めて細いため、図４に示すように、配線接続孔１７ａ、１７ｂにはＡｌ等の配線用金属材料が均一に入り込まず、特に配線接続孔１７ａ、１７ｂの側壁で薄くなり、配線材料が配線接続孔を覆う割合を示す被覆率が悪かった。このため、ゲ−ト電極７やソ−ス３との接続が不安定になり、ＭＯＳＦＥＴ１の接触不良を生じたり、断線を生じたりしていた。また、配線材料が配線接続孔１７ａ、１７ｂを覆う被覆率を改良するために、配線接続孔１７ａ、１７ｂの上部を下部より広く開口するようにしたものが提案された。
【０００６】図５は他の従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。図３、図４と同一部分には同一符号を用い、その詳細な説明を省略する。半導体基板２上にソ−ス３、ドレイン４及びゲ−ト５を有したＭＯＳＦＥＴを形成し、その上部にフォトレジスト１１を塗布後、フォトレジスト１１のゲ−ト電極７及びソ−ス３上部に相当する部分にフォトレジストパタ−ン１６ａ及び１６ｂを形成する工程までは、図３（Ａ）及び（Ｂ）に示す図と同様であるので、詳細な説明は省略する。
【０００７】この後、アンモニア過水等のウェットエッチングにより等方性エッチング（エッチング深さ方向と同時にエッチング面と平行な面方向にエッチングが可能なエッチング）を行って、層間絶縁層１５を途中までエッチングして、凹部１９ａ、１９ｂを形成する（図５（Ａ））。この際、等方性エッチングによりエッチング深さ方向と同時にエッチング面と平行な面方向にもエッチングするため、フォトレジスト１１の下部における層間絶縁膜１５がエッチングされ、凹部１９ａ、１９ｂは、フォトレジストパタ−ン１６ａ及び１６ｂの幅よりも広い形状となる。
【０００８】引き続いて、ＲＩＥにより、ゲ−ト絶縁膜６及び層間絶縁層１５の異方性エッチングを行って配線接続孔２０ａ、２０ｂを形成する。更に、アセトン等の有機溶剤や硫酸によりフォトレジスト１１を除去する（図５（Ｂ））。この結果、配線接続孔２０ａ、２０ｂは、層間絶縁層１５表面が開口したロ−ト形状となる。この後、層間絶縁層１５上及び配線接続孔２０ａ、２０ｂにスパッタ等によりＡｌ等からなる金属層を形成した後、フォトリソグラフィ法により、配線用のフォトリソパタ−ンを形成し、前記金属層をエッチング除去して配線する。
【０００９】このようすると、配線接続孔２０ａ、２０ｂは層間絶縁層１４表面で広く開口した形状となっているので、配線接続孔２０ａ、２０ｂの内部にＡｌ等の配線金属材料が侵入しやすくなり、均一な配線金属材料を形成することができる。このため、配線接続孔２０ａ、２０ｂの配線金属材料の被覆率が良好となり、ＭＯＳＦＥＴ１に接触不良や断線のない配線を行うことができる。
【００１０】
【発明が解決しようとする課題】しかしながら、配線接続孔２０ａ、２０ｂの形成は、アンモニア過水等のエッチングによるウェット工程から、ＲＩＥによるドライ工程に続き、再びアセトン等の有機溶剤によるウェット工程が必要となり、ウェット工程からドライ工程、また、ドライ工程からウェット工程へ進む際のドライ工程とウエット工程間で洗浄等の準備工程が必要となるため、工程が増加し、繁雑になり、製造工程歩留りが低下するという原因を生じていた。そこで、本発明は、上記のような問題点を解消するためになされたもので、簡略化された工程により、良好な被覆率が得られる半導体装置の配線接続孔の形成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の配線接続孔の形成方法による第１の発明は、半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記層間絶縁層を前記半導体素子まで異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物の濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする。
【００１２】第２の発明は、半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を多層に積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記多層に積層された層間絶縁層を異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする。
【００１３】第３の発明は、請求項２記載の半導体装置の配線接続孔の形成方法において、前記半導体基板上に多層に積層された前記層間絶縁層のうち、最下層の前記層間絶縁層はノンド−プであることを特徴とする。
【００１４】半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら層間絶縁層を多層に積層し、更にフォトレジストパタ−ンを形成後、前記層間絶縁層を異方性エッチングして、配線接続孔を形成し、前記配線接続孔をアンモニア過水でエッチングして、前記配線接続孔の上部が下部よりも広がった形状にしているので、簡略化した工程で前記配線接続孔の下部まで十分、金属配線材料が入りやすくなり、被覆率の良好な配線を行うことができる。また、半導体基板上に多層に積層した前記層間絶縁層のうち、最下層の前記層間絶縁層をノンド−プにすると、その上部にリン、ボロンのうち少なくとも一方を含む不純物がド−プされ、積層された前記層間絶縁層からのボロン及びリンの拡散が抑えられるため半導体基板への拡散を防止することができる。
【００１５】
【発明の実施の形態】本発明によるＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の一実施例について図を参照しながら以下に説明する。図１は、本発明のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。図２は、本発明におけるＭＯＳＦＥＴに配線を施した断面図である。
【００１６】（第１工程）Ｓｉからなる基板２上にゲ−ト絶縁層６及びポリシリコンを順次形成後、図示しないフォトレジストを塗布し、フォトリソグラフィ法により、フォトレジストパタ−ンを形成し、前記金属膜をエッチング除去し、ゲ−ト電極７を形成する。ゲ−ト電極７下部に相当する部分の半導体基板２はゲ−ト５となる。このためゲ−ト５は半導体基板２の一部となっている。その後、ゲ−ト電極７をマスクとして拡散を行い、ソ−ス３及びドレイン４を形成する。こうして、ソ−ス３、ドレイン４及びゲ−ト５を備えたＭＯＳＦＥＴ１が得られる（図１（Ａ））。
【００１７】（第２工程）次に、ゲ−ト絶縁層６及びゲ−ト電極７上にボロン及びリン不純物をド−プしながら第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０を順次積層する（図１（Ｂ））。ここで、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０は、酸化シリコンからなる。この際、ボロン及びリン不純物の濃度は、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０の順に高くなっている。
【００１８】（第３工程）この後、フォトレジスト１１を塗布後、フォトリソ法により、フォトレジスト１１のゲ−ト電極７及びソ−ス３に相当する部分の第３層間絶縁層１０上にフォトレジストパタ−ン１２ａ及び１２ｂを形成する（図１（Ｃ））。
【００１９】引き続いて、ＲＩＥ（リアクティブ・イオン・エッチング）により、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０及びゲ−ト絶縁層６を異方性エッチングして、孔１３ａ及び１３ｂを形成する。その後、アセトン等の有機溶剤や硫酸によりフォトレジスト１１を除去する（図１（Ｄ））。
【００２０】（第４工程）次に、アンモニア過水（例えば、ＮＨ3 ：Ｈ2 ０2 ：Ｈ2 Ｏ＝４０００：５０：５０）でエッチングを行い、配線絶縁孔１３ｃ及び１３ｄを形成する。この場合、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０は、ボロン及びリンの濃度が高い程、エッチング量は大きくなるので、ボロン及びリン濃度が最も低い第１層間絶縁層８ではエッチング量が小さく、濃度が最も高い第３層間絶縁層１０ではエッチング量が最も大きくなる。第２層間絶縁層９のエッチング量は、第１層間絶縁層８のエッチング量と第３層間絶縁層１０のエッチング量の間になる。このため、配線絶縁孔１３ｃ及び１３ｄの幅は、第１層間絶縁層８から第３層間絶縁層１０に向かって、広く開口した形状になる（図１（Ｅ））。
【００２１】この後、層間絶縁層１０上及び配線接続孔１３ｃ及び１３ｄに図示しないスパッタによりＡｌ等からなる金属層を形成した後、フォトリソグラフィ法により、配線用のフォトリソパタ−ンを形成し、前記金属層をエッチング除去して配線１４をする（図２）。
【００２２】このようにすると、図２に示すように配線接続孔１３ｃ、１３ｄの幅は第３層間絶縁層１０側が第１層間絶縁層８側よりも広く開口最も広がった形状であるので、配線接続孔１３ｃ、１３ｄの内部にＡｌ等の配線金属材料が侵入しやすくなり、配線接続孔１３ｃ、１３ｄ中での配線の被覆率が良好な配線１４を行うことができる。また、ＲＩＥによる異方性エッチングを行うドライ工程からアンモニア過水を用いたウェット工程への切り替わりために必要な洗浄等の準備工程回数は１回だけとなり、工程が簡略化される。
【００２３】本発明の実施例では、ＭＯＳＦＥＴ１が形成された半導体基板２上に第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０を形成する３層の場合について述べたが、第２層間絶縁層９、第３層間絶縁層１０の形成を行わずに第１層間絶縁層８だけをけ形成し、第１層間絶縁層８に半導体基板２側から積層方向に向かってボロン及びリンを含む不純物の濃度を連続的に高くしても同様の効果が得られる。なお、２層以上の層間絶縁層についても広く適用されことはいうまでもない。また、第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０にボロンとリンを同時にド−プしたが、ボロンとリンのどちらか一方の不純物をド−プするようにしても同様の効果が得られる。更に、半導体基板２上に第１層間絶縁層８、第２層間絶縁層９、第３層間絶縁層１０を形成する３層の場合において、第１層間絶縁層８に不純物をド−プせず、ノンド−プにすると、半導体プロセスにおける熱処理工程で第２層間絶縁層９、第３層間絶縁層１０にド−プしたボロン及びリンの半導体基板２への拡散が抑えられので、ＭＯＳＦＥＴ１のしきい値電流の上昇やリ−ク電流の発生を防止できる。
【００２４】
【発明の効果】本発明の半導体装置の配線接続孔の形成方法によれば、半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を積層し、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成し、前記層間絶縁層を前記半導体素子まで異方性エッチングして、配線接続孔を形成後、前記フォトレジストを除去し、前記不純物濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にできるので、簡略化された工程で、かつ前記配線接続孔の下部まで十分、金属配線材料が入りやすくなり、被覆率の良好な配線を行うことができる。また、半導体基板上に多層に積層した前記層間絶縁層のうち、最下層の前記層間絶縁層をノンド−プにすると、その上部にリン、ボロンのうち少なくとも一方を含む不純物がド−プされ、積層された前記層間絶縁層からのボロン及びリンの拡散が抑えられるため半導体基板への拡散を防止することができる。
【図面の簡単な説明】
【図１】本発明におけるＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。
【図２】本発明におけるＭＯＳＦＥＴに配線を施した断面図である。
【図３】従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。
【図４】従来のＭＯＳＦＥＴに配線を施した断面図である。
【図５】従来のＭＯＳＦＥＴに配線を施すための配線接続孔の形成方法の製造工程断面図である。
【符号の説明】
１…ＭＯＳＦＥＴ、２…半導体基板、３…ソ−ス、４…ドレイン、５…ゲ−ト６…ゲ−ト絶縁層、７…ゲ−ト電極、８…第１層間絶縁層、９…第２層間絶縁層、１０…第３層間絶縁層、１１…フォトレジスト、１２ａ、１２ｂ…フォトレジストパタ−ン、１３ａ、１３ｂ…孔、１３ｃ、１３ｄ…配線接続孔、１４…配線
【特許請求の範囲】
【請求項１】半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記層間絶縁層を前記半導体素子まで異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物の濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする半導体装置の配線接続孔の形成方法。
【請求項２】半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を多層に積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記多層に積層された層間絶縁層を異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする半導体装置の配線接続孔の形成方法。
【請求項３】前記半導体基板上に多層に積層された前記層間絶縁層のうち、最下層の前記層間絶縁層はノンド−プであることを特徴とする請求項２記載の半導体装置の配線接続孔の形成方法。
【請求項１】半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記層間絶縁層を前記半導体素子まで異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物の濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする半導体装置の配線接続孔の形成方法。
【請求項２】半導体素子が形成された半導体基板上に積層された層間絶縁層に前記半導体素子の配線接続を行うための半導体装置の配線接続孔の形成方法において、前記半導体基板側から積層方向に向かって高濃度になるようにリン、ボロンのうち少なくとも一方を含む不純物をド−プしながら前記層間絶縁層を多層に積層する工程と、前記層間絶縁層上にフォトレジストを塗布し、フォトレジストパタ−ンを形成する工程と、前記多層に積層された層間絶縁層を異方性エッチングして、配線接続孔を形成する工程と、前記フォトレジストを除去後、前記不純物濃度が増加すると共に前記層間絶縁層のエッチング量が増加するアンモニア過水により前記配線接続孔をエッチングして、前記配線接続孔の上部が下部よりも広がった形状にする工程とからなることを特徴とする半導体装置の配線接続孔の形成方法。
【請求項３】前記半導体基板上に多層に積層された前記層間絶縁層のうち、最下層の前記層間絶縁層はノンド−プであることを特徴とする請求項２記載の半導体装置の配線接続孔の形成方法。
【図１】
【図２】
【図４】
【図３】
【図５】
【図２】
【図４】
【図３】
【図５】
【公開番号】特開平１０−２８４５９９
【公開日】平成１０年（１９９８）１０月２３日
【国際特許分類】
【出願番号】特願平９−９７９８７
【出願日】平成９年（１９９７）３月３１日
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【公開日】平成１０年（１９９８）１０月２３日
【国際特許分類】
【出願日】平成９年（１９９７）３月３１日
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
[ Back to top ]