半導体装置内蔵基板モジュール及びその製造方法
【課題】特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供する。
【解決手段】半導体装置内蔵基板モジュール１０は、コア基板２１に、ウエハレベルＣＳＰ構造の半導体装置３０が内蔵された基板装置部２０と、所望の機能を有する機能部であるコイル部５０とが、一体的に形成されるとともに、これらが、積層配線を構成する配線層やビア、貫通電極を介して、相互に電気的に接続された構成を有している。
【解決手段】半導体装置内蔵基板モジュール１０は、コア基板２１に、ウエハレベルＣＳＰ構造の半導体装置３０が内蔵された基板装置部２０と、所望の機能を有する機能部であるコイル部５０とが、一体的に形成されるとともに、これらが、積層配線を構成する配線層やビア、貫通電極を介して、相互に電気的に接続された構成を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特定の機能を備えた半導体装置内蔵基板モジュール、及び、該半導体装置内蔵基板モジュールの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機やスマートフォン、スレート型パソコン、ポータブルナビゲーション機器等の携帯型の情報端末機器の普及が著しい。このような情報端末機器においては、小型化や高機能化に対する市場の要望が高く、その要望に応えるため電子機器に搭載される半導体装置の高密度実装技術が重要な役割を担っている。
【０００３】
従来、高密度実装技術を適用した半導体装置の例としては、例えばＣＳＰ（Chip
Size Package；チップサイズパッケージ）型の半導体チップを、基板の一面側に直接搭載した構成や、一対のコア基板間に挟み込んだ構成、あるいは、コア基板に設けられた開口部（キャビティ）内に埋め込んだ構成等が知られている。このような構成を有する半導体装置においては、半導体チップに設けられた端子が、基板側に設けられた接続パッドや配線層、導線等を介して、所望の機能回路や機能部品に接続されている。ここで、機能回路又は機能部品とは、例えば電源供給回路や、非接触給電システム（又は、ワイヤレス充電システム）に適用される受電用コイル、携帯電話や無線ＬＡＮ（Local Area Network；ローカルエリアネットワーク）、ＧＰＳ（Global Positioning System；グローバル・ポジショニング・システム）等の無線通信システムに適用されるアンテナ等の、特定の機能を有する回路部や電子部品である。これらの機能回路や機能部品（以下、「機能部」と総称する）は、上述した基板に高密度実装された半導体チップに所定の電源電圧を供給したり、あるいは、当該半導体チップと信号を送受することにより動作が制御される。
上述したような半導体装置については、例えば特許文献１〜３に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３３２８８７号公報
【特許文献２】特開２００８−１３５７８１号公報
【特許文献３】特開２００８−０５３３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したような特定の機能を備えた半導体装置においては、半導体チップが搭載された基板と機能部が、独立した別個の基板モジュールや電子部品として構成されている。そのため、これらを搭載する情報端末機器においては、それぞれの部品を実装するためのスペースを必要とするため、情報端末機器の小型化や高集積化の妨げになるという問題を有していた。また、これらの部品を情報端末機器に実装する際には、例えば導線等により相互に接続する必要があるため、製造工程が煩雑になるという問題も有していた。
【０００６】
そこで、本発明は、上述した問題点に鑑み、特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置内蔵基板モジュールは、
貫通する開口部が設けられた絶縁性基板と、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有し、前記絶縁性基板の前記開口部内に埋め込まれた半導体装置と、
所定の回路パターンを有し、前記絶縁性基板の一面側に設けられた特定の機能を有する機能部と、
を備え、
前記内部配線層と前記機能部とは電気的に接続されていることを特徴とする。
【０００８】
本発明に係る半導体装置内蔵基板モジュールの製造方法は、
貫通する開口部が設けられた絶縁性基板を準備し、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込み、
前記絶縁性基板の一面側に、所定の回路パターンを有し、特定の機能を有する機能部を、前記内部配線層と電気的に接続するように形成することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る半導体装置内蔵基板モジュールの第１の実施形態を示す概略平面図である。
【図２】第１の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。
【図３】本発明に係る半導体装置内蔵基板モジュールに適用される半導体装置の一例を示す概略構成図である。
【図４】第１の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略平面図である。
【図５】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その１）である。
【図６】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その２）である。
【図７】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その３）である。
【図８】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その４）である。
【図９】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その５）である。
【図１０】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その６）である。
【図１１】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その７）である。
【図１２】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その８）である。
【図１３】第１の実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例１）を示す概略構成図である。
【図１４】比較例１に係る半導体装置内蔵基板モジュール（基板装置部）の一例を示す概略断面図である。
【図１５】本発明に係る半導体装置内蔵基板モジュールの第２の実施形態を示す概略平面図（その１）である。
【図１６】本発明に係る半導体装置内蔵基板モジュールの第２の実施形態を示す概略平面図（その２）である。
【図１７】第２の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。
【図１８】第２の実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波円偏波アンテナの基本構造を示す概略構成図である。
【図１９】第２の実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波アンテナの等価回路の一例を示す回路構成図である。
【図２０】第２の実施形態に適用される複数周波円偏波アンテナにおける送受信動作時の配線状態を示す概念図である。
【図２１】第２の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略断面図である。
【図２２】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その１）である。
【図２３】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その２）である。
【図２４】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その３）である。
【図２５】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その４）である。
【図２６】第２の実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例２）を示す概略構成図である。
【図２７】第２の実施形態に係る半導体装置内蔵基板モジュールの比較対象となる構成例（比較例３）を示す概略構成図である。
【図２８】比較例３に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。
【図２９】第２の実施形態に係る半導体装置内蔵基板モジュールを比較例３に対比させた概略構成図である。
【図３０】第２の実施形態に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る半導体装置内蔵基板モジュール及びその製造方法について、実施形態を示して詳しく説明する。
＜第１の実施形態＞
（半導体装置内蔵基板モジュール）
まず、本発明に係る半導体装置内蔵基板モジュールについて説明する。
【００１２】
図１は、本発明に係る半導体装置内蔵基板モジュールの第１の実施形態を示す概略平面図であり、図２は、第１の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。図２は、図１に示す半導体装置内蔵基板モジュールにおけるII−II線（本明細書においては図１中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる。）に沿った断面を示す図である。ここでは、図示の都合上、図１の紙面表面側の最表層、又は、図２の上面側の最上層となる保護絶縁膜を省略して示す。また、図１において、図示を明瞭にするために、コイルパターン及び端子部に便宜的にハッチングを施した。
【００１３】
第１の実施形態に係る半導体装置内蔵基板モジュールは、概略、コア基板に半導体装置が埋め込まれた基板装置部と、所望の機能を実現するための回路パターンからなる機能部とが、一体的に形成されるとともに、相互に電気的に接続された構成を有している。ここで、本実施形態に係る半導体装置内蔵基板モジュールにおいては、基板装置部に内蔵される半導体装置として、ＣＳＰの一形態である、ウエハレベルＣＳＰ（又は、ウエハレベルパッケージ；ＷＬＰ）と呼ばれるパッケージ構造を有する半導体装置が適用される。また、本実施形態においては、機能部として、例えば非接触給電システム（又は、非接触充電システム）における送電又は受電回路に用いられるコイルパターンが適用される。
【００１４】
具体的には、例えば図１、図２に示すように、半導体装置内蔵基板モジュール１０は、矩形状のコア基板（絶縁性基板）２１に上記のパッケージ構造を有する半導体装置３０が内蔵された基板装置部２０と、当該基板装置部２０の、図１の紙面表面側、又は、図２の図面上面側（一面側）に一体的に設けられたコイル部５０とを備えている。そして、半導体装置３０とコイル部５０は、基板装置部２０に設けられた複数の配線層やビア、貫通電極を介して、電気的に接続されている。
【００１５】
（基板装置部）
基板装置部２０のコア基板２１には、複数の開口部（キャビティ）２１ｈが設けられ、各開口部２１ｈに半導体装置３０やチップ型のコンデンサ４０が埋め込まれている。ここで、コア基板２１の開口部２１ｈは、図２に示すように、コア基板２１をその厚さ方向に貫通するように、コア基板２１の、図面上面側から下面側（他面側）にかけて貫通する貫通孔である。また、本実施形態においては、コア基板２１に埋め込まれた半導体装置３０は、図１に示すように、その外形形状を規定する各辺が、矩形状のコア基板２１の外形形状を規定する、直交する２辺の方向に対して所定の方向、すなわち、直交する２辺に対して所定の角度（図１では例えば概ね４５°）を有するように配置されている。
【００１６】
なお、図１、図２においては、コア基板２１に２個の半導体装置３０が埋め込まれた構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、機能部を動作させるために必要な回路構成を備えた任意の数の半導体装置３０が埋め込まれているものであればよく、例えば、１個の半導体装置３０が埋め込まれた構成であってもよいし、３個以上の半導体装置３０が埋め込まれた構成であってもよい。また、本実施形態においては、コア基板２１に２個のチップ型のコンデンサ４０が埋め込まれた構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、上記のコンデンサ４０に加え、又は、コンデンサ４０に替えて、他のチップ型の電子部品、例えばチップ型の抵抗素子等が１又は複数個埋め込まれた構成であってもよい。
【００１７】
半導体装置３０については、詳しく後述するが、概略、図２の図面下面側に集積回路（図示を省略）が形成されたシリコンまたはＧａＡｓ等からなる半導体基板３１と、当該半導体基板３１の図面下面側に設けられ、集積回路に接続された配線層（内部配線層）３５と、半導体基板３１の下面側を被覆保護するオーバーコート膜３６と、を有している。また、チップ型のコンデンサ４０は、例えば一対の対向電極４１間に誘電体層４２が挟持された構成を有している。
【００１８】
これらの半導体装置３０やコンデンサ４０の厚さ方向（図２の上下方向）の寸法は、コア基板２１の厚さ方向の寸法と略同一になるように設定されている。すなわち、コア基板２１の開口部２１ｈに半導体装置３０やコンデンサ４０を埋め込んだ状態で、コア基板２１の図面上面及び下面と、半導体装置３０やコンデンサ４０の図面上面及び下面が略面一となるように設定されている。
【００１９】
コア基板２１は、例えばガラス繊維にエポキシ樹脂等を含浸させたシート状の絶縁材料からなるプリプレグと呼ばれる部材が適用される。図２に示すように、コア基板２１の図面上面２１ａ側には、例えばプリプレグからなる絶縁層（第１の絶縁層）２２ａ、２５ａが複数積層されている。また、コア基板２１の図面下面２１ｂ側にも、上面側と同様に、例えばプリプレグからなる絶縁層（第２の絶縁層）２２ｂ、２５ｂが複数積層されている。
【００２０】
絶縁層２２ａの図面上面側には所定の配線パターンを有する配線層２４ａが設けられている。また、絶縁層２２ｂの図面下面側には所定の配線パターンを有する配線層２４ｂが設けられ、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂにより、当該配線層２４ｂと絶縁層２２ｂの上面側の配線層や電極が電気的に接続されている。図２に示した構成では、ビア２４ｖｂにより、配線層２４ｂと、コア基板２１に埋め込まれた半導体装置３０の配線層３５、又は、コンデンサ４０の対向電極４１とが電気的に接続されている。
【００２１】
また、配線層２４ａと２４ｂは、絶縁層２２ａ、コア基板２１、絶縁層２２ｂをその厚さ方向、すなわち、絶縁層２２ａの図面上面側から絶縁層２２ｂの図面下面側に貫通するスルーホール２３ｈに設けられた貫通電極２３を介して、電気的に接続されている。ここで、貫通電極２３は、例えば図２に示すように、スルーホール２３ｈの内周面に沿って、絶縁層２２ａの図面上面側から絶縁層２２ｂの図面下面側に連続的に設けられた円筒状の導体部２３ａと、当該導体部２３ａの円筒形状の中央部分（中空部分）に円柱状に埋め込まれた、絶縁材料からなる埋込部２３ｂとを有している。このような貫通電極２３の一端側（絶縁層２２ａの図面上面側）及び他端側（絶縁層２２ｂの図面下面側）は、各々、配線層２４ａ及び２４ｂにより被覆されている。
【００２２】
なお、本実施形態においては、貫通電極２３として、円筒状の導体部２３ａとその中央部分の円柱状の埋込部２３ｂからなる構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、スルーホール２３ｈ内全体に導電性材料のみを埋め込んだ導体部により貫通電極２３を構成するものであってもよい。
【００２３】
また、絶縁層２５ｂの図２の図面下面側には、所定の配線パターンを有する配線層２６ｂが設けられ、絶縁層２５ｂを厚さ方向に貫通するビア２６ｖｂにより、当該配線層２６ｂが絶縁層２２ｂの下面側（すなわち、絶縁層２５ｂの上面側）の配線層２４ｂに電気的に接続されている。
【００２４】
（コイル部）
絶縁層２５ａの図２の図面上面側には、所定の回路パターンを有するコイル部５０が設けられている。コイル部５０は、例えば図１に示すように、単一の導電層が矩形状、かつ、螺旋状に連続するようにパターニングされたコイルパターン（回路パターン）５１と、当該コイルパターン５１の両端に設けられた一対の端子部５２とを有している。当該端子部５２は、絶縁層２５ａを厚さ方向に貫通するビア５２ｖにより、絶縁層２２ａの図２の図面上面側（すなわち、絶縁層２５ａの下面側）の配線層２４ａと電気的に接続されている。
【００２５】
ここで、本実施形態においては、コイルパターン５１の両端部に設けられる各端子部５２は、図２に示すように、絶縁層２２ａの図面上面側に設けられた配線層２４ａを介して、コア基板２１の下面側に貫通する貫通電極２３に電気的に接続されている。また、各端子部５２と、ビア５２ｖ、配線層２４ａ、貫通電極２３は、基板装置部２０を平面視した場合に、略同一の位置に平面的に重なるように設けられている。そして、各端子部５２及び貫通電極２３は、例えばコア基板２１に埋め込まれた特定の半導体装置３０を挟んで対向する位置に配置されている。具体的には、例えば図１の図面左上側に示した半導体装置３０に設けられた集積回路をコイル部５０に接続される制御回路とした場合、半導体装置内蔵基板モジュール１０を平面視した際に、当該半導体装置３０の外形形状を規定する対向する２辺の外方の領域に各端子部５２及び貫通電極２３が設けられている。すなわち、図１、図２に示すように、矩形状の平面形状を有する基板装置部２０の、略中央部と左上角部近傍に各端子部５２及び貫通電極２３が設けられている。
【００２６】
なお、図１、図２に示した端子部５２及び貫通電極２３の配置は、実施形態の一例を示したものに過ぎない。本実施形態に示したように、螺旋状にパターニングされたコイルパターン５１においては、その両端に設けられる一対の端子部５２は、必然的に離間した位置に配置されることになるが、本発明はこのような端子部５２の配置に限定されるものではない。すなわち、本発明に係るコイル部（機能部）に設けられる端子部、配線層及び貫通電極は、例えば、制御回路である半導体装置３０からの配線長が極力短くなる位置や、配線長又は配線抵抗が均一化、あるいは、回路設計上適切に設定される位置に配置されるものであれば、半導体装置３０を挟んで対向する位置に配置されていなくてもよい。
【００２７】
このように、本実施形態に係る基板装置部２０においては、コア基板２１の上面側に、絶縁層２２ａ、配線層２４ａ及び絶縁層２５ａが順次積層された積層構造（第１の配線層）を有し、また、コア基板２１の下面側に、絶縁層２２ｂ、配線層２４ｂ、絶縁層２５ｂ及び配線層２６ｂが順次積層された積層構造（第２の配線層）を有している。加えて、本実施形態においては、当該基板装置部２０の絶縁層２５ａの上面側に、機能部となるコイル部５０のコイルパターン５１及び端子部５２が、他の配線層と同様の構造を有して設けられている。すなわち、本実施形態においては、図２に示した半導体装置内蔵基板モジュール１０が、半導体装置３０が埋め込まれたコア基板２１の図面上面側及び図面下面側に、各々、片面２層のビルドアップ基板構造を有するとともに、基板装置部２０とコイル部５０が一体的に形成された構成を有している。
【００２８】
そして、絶縁層２５ｂの図２の図面下面側には、当該絶縁層２５ｂ及びその下面側に設けられた配線層２６ｂを被覆するようにソルダーレジスト等の保護絶縁膜２７ｂが設けられている。保護絶縁膜２７ｂには配線層２６ｂの図２の図面下面側が露出する開口部２７ｈｂが設けられている。当該開口部２７ｈｂを介して露出する配線層２６ｂには外部接続用の半田ボール（外部接続用端子）２８が接続されている。なお、図１、図２においては、図示の都合上、表示を省略したが、絶縁層２５ａの図２の図面上面側にも、当該絶縁層２５ａ及びその上面側に設けられたコイルパターン５１を被覆するようにソルダーレジスト等の保護絶縁膜が設けられている。
【００２９】
なお、図２において、各絶縁層２２ａ、２２ｂ、２５ｂ上に設けられる配線層２４ａ、２４ｂ、２６ｂは、本実施形態に係る半導体装置内蔵基板モジュール１０の積層構造を構成する上で必要な一部の配線層を示したものであって、これに限定されるものではない。また、積層配線の層数についても、一例を示したものに過ぎず、これに限定されるものではなく、例えば配線層が１層のみであってもよいし、コア基板２１の上面側及び下面側に設けられる積層配線の層数が異なるものであってもよい。ここで、コア基板２１の上面側及び下面側に設けられる積層配線の層数（特に、プリプレグからなる絶縁層の数）を、同数になるように構成した場合には、後述する半導体装置内蔵基板モジュールの製造方法において、次のような利点を有している。すなわち、半導体装置内蔵基板モジュールを個片化するまでの工程において、集合基板状態のコア基板の上面側と下面側に生じる引っ張り応力を略均一化することができるので、コア基板２１の反りを軽減することができ、製造歩留まりを改善することができる。
【００３０】
（半導体装置）
次に、本実施形態に係る半導体装置内蔵基板モジュールに適用可能な半導体装置について、図面を参照して詳しく説明する。
上述した実施形態（図２参照）においては、図示の都合上、半導体装置３０を簡略化して示したが、具体的には、以下に示すような構造を有する、ウエハレベルＣＳＰ構造の半導体装置が適用される。
【００３１】
図３は、本発明に係る半導体装置内蔵基板モジュールに適用される半導体装置の一例を示す概略構成図である。図３（ａ）は、本構成例に係る半導体装置の概略平面図であり、図３（ｂ）は、本構成例に係る半導体装置の概略断面図である。ここで、図３（ｂ）は、図３（ａ）に示した半導体装置におけるIIIＢ−IIIＢ線（本明細書においては図３中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる。）に沿った断面を示す図である。
【００３２】
本実施形態に適用可能な半導体装置３０は、例えば図３（ａ）、（ｂ）に示すように、所定の機能を有する集積回路（図示を省略）が、図３（ａ）の紙面表面側、又は、図３（ｂ）の上面２１ａ側に形成されたシリコン、ＧａＡｓ等からなる半導体基板３１を備えている。ここで、集積回路は、周知のトランジスタやダイオード、抵抗、コンデンサ等の各素子と、これらを相互に接続する配線層により形成されている。ここで、本実施形態においては、集積回路は、例えば非接触給電システムの受電回路としての機能を備えているものとする。
【００３３】
図３（ａ）、（ｂ）に示すように、半導体基板３１の上面３１ａには、集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド３２が設けられている。また、半導体基板３１の上面３１ａには、集積回路を保護するための絶縁膜として、酸化シリコンや窒化シリコン等からなるパッシベーション膜３３が設けられている。ここで、パッシベーション膜３３は、上述した複数の接続パッド３２ａを被覆するように設けられ、各接続パッド３２の図３（ｂ）の上面の一部（例えば中央部）を露出させる複数の開口部３３ｈが設けられている。
【００３４】
パッシベーション膜３３の上面には、ポリイミド系樹脂等からなる絶縁膜３４が、半導体基板３１の上面３１ａに関する法線の方向（図３（ａ）の紙面表面側、又は、図３（ｂ）の図面上面側）から見て、すなわち、半導体基板３１を平面視して、パッシベーション膜３３の上面のうち、外周縁を含む領域を枠状に露出させるように矩形状又は正方形状に設けられている。パッシベーション膜３３の開口部３３ｈに対応する部分の絶縁膜３４には、開口部３４ｈが設けられ、各接続パッド３２の図３（ｂ）の上面の一部（例えば中央部）が露出されている。すなわち、各接続パッド３２の上面は、パッシベーション膜３３に設けられた開口部３３ｈに整合する位置に設けられた絶縁膜３４の開口部３４ｈを介して露出されている。
【００３５】
なお、本実施形態においては、図３（ａ）に示したように、複数の接続パッド３２が、半導体基板３１の上面３１ａの外周縁に沿って、略矩形枠状をなすように配列されている場合を示したが、各接続パッド３２の配列はこれに限られるものではない。また、本実施形態では、図３（ａ）、（ｂ）に示したように、絶縁膜３４が、半導体基板３１を、図３（ａ）の紙面表面側、又は、図３（ｂ）の図面上面側から平面視して、パッシベーション膜３３の外周縁部分の上面を枠状に露出させるように、絶縁膜３４を矩形状又は正方形状に設けた構成について説明したが、これに限られるものではない。すなわち、パッシベーション膜３３と絶縁膜３４の平面形状を異なるように設けた構成に限らず、パッシベーション膜３３と絶縁膜３４の平面形状を同一になるように設けて、半導体基板３１の外周縁部分の上面３１ａを枠状に露出させるように構成したものであってもよい。
【００３６】
また、図３（ａ）、（ｂ）に示すように、絶縁膜３４の、図３（ｂ）の上面には、複数の配線層３５が所定の配線パターンを有して延在するように設けられている。配線層３５は、例えば、絶縁膜３４の上面に設けられた銅等からなるシード金属層３５−１と、シード金属層３５−１の上面に設けられた銅等からなる配線金属層３５−２との２層構造を有している。各配線層３５の一端部３５ａは、パッシベーション膜３３及び絶縁膜３４に設けられた開口部３３ｈ、３４ｈを介して各接続パッド３２の上面に電気的に接続されている。また、各配線層３５の他端部には、ランド３５ｂが形成されている。そして、各配線層３５の一端部３５ａと他端部（ランド３５ｂ）の間は、これらと一体的に形成された引き回し線部３５ｃにより接続されている。
【００３７】
また、図３（ａ）、（ｂ）に示すように、配線層３５、絶縁膜３４及びパッシベーション膜３３の上面のうち、絶縁膜３４によって被覆されずに露出された領域の上面側にはエポキシ系樹脂またはポリイミド系樹脂等からなるオーバーコート膜３６が設けられている。オーバーコート膜３６には、各配線層３５のランド３５ｂの上面を露出させる複数の開口部３６ｈが設けられている。
【００３８】
このように、本実施形態に係る半導体装置内蔵基板モジュール１０においては、制御回路等の機能を有するウエハレベルＣＳＰ型の半導体装置３０が埋め込まれたコア基板２１の上面側に、機能部であるコイル部５０が、積層配線と同等の構造により一体的に設けられた構成を有している。したがって、本実施形態によれば、特定の機能部（コイル部５０）を備えた半導体装置内蔵基板モジュール１０を、一部品として提供することができるとともに、装置規模を小型化して実装スペースを小さくすることができる。また、半導体装置３０を内蔵した基板装置部２０とコイル部５０とを、導線等を用いて接続する必要がない。
【００３９】
特に、本実施形態においては、機能部として非接触給電システムにおける送電又は受電回路に用いられるコイル部５０を備えることにより、次のような効果が得られる。すなわち、近年、携帯電話機やスマートフォン、スレート型パソコン、ポータブルナビゲーション機器等の携帯型の情報端末機器が普及しているが、これらの機器は内蔵するバッテリからの電力により駆動するため、バッテリが消耗した場合には、商用電源に接続してバッテリを充電する必要がある。ここで、現在、市場に普及している各種の情報端末機器においては、充電用端子として様々な規格が採用されているため、所有する情報端末機器に応じて、複数の充電用ケーブル等を所有する必要がある。また、バッテリの充電操作のたびに充電用ケーブルを接続する必要がある。そのため、情報端末機器の充電操作が非常に煩雑であった。近年、このような問題を解決するために、非接触給電システムの統一規格が策定され、一部の商品に採用されつつある。この場合、小型化や高機能化が求められる情報端末機器においては、受電回路の実装スペースが極力小さい方が好ましい。本実施形態に示したようなコイル部を備えた半導体装置内蔵基板モジュールは、今後、非接触給電システムを種々の情報端末機器に採用する際に、機器の小型化、高集積化及び部品実装、配線、工程の簡略化や効率化を図ることができる。
【００４０】
また、本実施形態においては、コア基板２１に内蔵される半導体装置３０が、半導体基板３１の上面側に、集積回路に接続される接続パッド３２と、一端部３５ａが接続パッド３２に接続されるとともに、他端部にランド３５ｂが形成された、任意の配線パターンを有する配線層３５を設けた構成を有している。このようなウエハレベルＣＳＰ型の半導体装置３０を適用することにより、半導体基板３１の上面側に少なくとも１層分の配線層を設けることができる。そのため、このような半導体装置３０をコア基板２１に埋め込むことにより、ＣＳＰ型あるいはベアチップの半導体装置をコア基板に直接埋め込んだ場合に比較して、コア基板２１の上面側又は下面側に積層する絶縁層及び配線層の一部を、半導体装置３０本体内に備えることができる。したがって、積層配線の層数を実質的に削減することができるので、製造工程を簡略化又は効率化することができる。なお、この作用効果については、後述する比較検証において詳しく説明する。
【００４１】
また、この場合、コア基板２１の上面側の上面側又は下面側に積層する配線層の設計段階で、ウエハレベルＣＳＰ型の半導体装置３０本体内に備える配線層についても、回路特性の検証や調整を同時に行いつつ、配線層のパターン形状等を適切に修正や変形することができる。したがって、本実施形態によれば、半導体装置内蔵基板モジュールの設計自由度を向上させることができるとともに、回路設計時の、異なる設計セクションや設計ツール間における設計データの移動や後戻りといった作業が削減されて、設計効率を向上させることができる。
【００４２】
また、本実施形態に適用されるウエハレベルＣＳＰ型の半導体装置３０においては、半導体基板３１の上面側に、任意の配線パターンを有する配線層３５が設けられ、さらに、外部接続に用いられるランド３５ｂ部分を除いて、当該配線層３５を被覆するとともに、半導体基板３１の上面側を保護するオーバーコート膜３６を設けた構成を有している。これにより、製造工程や製品出荷後における半導体装置３０の内部応力や外部応力を緩和することができるとともに、汚染物や熱、湿気等の外的環境の影響を受けにくくすることができる。したがって、いわゆるベアチップの半導体装置に比較して、配線層３５のランド３５ｂを用いて製品検査を簡単に行うことができ、コア基板２１への埋め込み前に不良品を適切に除去することができるとともに、集積回路の損傷や断線等の発生等を抑制することができ、回路特性が良好で、かつ、信頼性の高い半導体装置を適用することができる。
【００４３】
なお、図３（ｂ）に示した半導体装置３０においては、接続パッド３２に接続される配線層３５として、シード金属層３５−１と配線金属層３５−２からなる２層構造を有している場合について説明した。この配線構造は、半導体装置３０の一例を説明するためのものに過ぎず、本発明はこれに限られるものではない。すなわち、半導体装置３０に適用される配線層３５は、例えば、単層の金属層又は導電層からなるものであってもよいし、３層以上の複数層の金属層又は導電層が積層された配線構造を有するものであってもよい。
【００４４】
図４は、第１の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略平面図である。なお、図４に示した半導体装置内蔵基板モジュールにおけるII−II線に沿った断面構造は、図２に示したものと同等であるので、詳細な説明を省略する。
【００４５】
上述した第１の実施形態においては、図１、図２に示したように、矩形状の平面形状を有する基板装置部２０（又は、コア基板２１）の外形形状を規定する、直交する２辺に対して、所定の角度を有するように半導体装置３０を傾けて配置し、かつ、当該半導体装置３０を挟んで対向する位置に、コイル部５０の端子部５２及び当該端子部５２に接続される貫通電極２３を配置した構成を示したが、本発明はこれに限定されるものではない。すなわち、図４に示すように、半導体装置内蔵基板モジュール１０は、コア基板２１に埋め込まれた半導体装置３０の外形形状を規定する各辺が、矩形状の平面形状を有する基板装置部２０（又は、コア基板２１）の外形形状を規定する、直交する２辺と同じ方向（平行）になるように半導体装置３０を配置した構成を有するものであってもよい。この場合、コイル部５０の端子部５２及び貫通電極２３は、当該半導体装置３０を挟んで対向する位置に配置されるものであってもよい。
【００４６】
（半導体装置内蔵基板モジュールの製造方法）
次に、本実施形態に係る半導体装置内蔵基板モジュールの製造方法について説明する。
図５〜図１２は、本実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図である。ここでは、図２に示した断面構造を有する半導体装置内蔵基板モジュールについて製造方法を説明する。なお、図６は、図５（ｂ）に示すコア基板２１ｗの平面図である。すなわち、図５（ｂ）に示すコア基板２１ｗは、図６におけるＶＢ−ＶＢ線（本明細書においては図６中に示したローマ数字の「５」に対応する記号として便宜的に「Ｖ」を用いる。）に沿った断面である。
【００４７】
上述した半導体装置内蔵基板モジュール１０の製造方法は、まず、図５（ａ）に示すように、プリプレグからなる絶縁層２２ａと、ウエハレベルＣＳＰ型の半導体装置３０と、チップ型のコンデンサ４０と、を用意する。ここで、絶縁層２２ａは、後述する集合基板状態のコア基板２１ｗと同等の平面的な広がりを有している。また、半導体装置３０は、図３に示した構造を有し、半導体基板３１の図面下面側に、予め、図示を省略したダイアタッチフィルム（Die Attach Film；ＤＡＦ）が貼り付けられている。また、絶縁層２２ａの図面上面側には、チップ型のコンデンサ４０が実装される位置に、予め仮止め用の非導電性接着剤（Non Conductive Paste；ＮＣＰ）２２ｘが滴下されている。そして、チップマウンタ装置により、絶縁層２２ａの上面側の所定の位置に、半導体装置３０と、チップ型のコンデンサ４０が搭載される。
【００４８】
次いで、図６に示すように、集合基板状態のコア基板２１ｗを準備する。ここで、コア基板２１ｗには、上述した半導体装置内蔵基板モジュール１０における基板装置部２０に適用されるコア基板２１の領域（以下、「基板モジュール形成領域」と記す）が、複数連続するように設定されている。各基板モジュール形成領域には、予め、コア基板２１ｗの図面上面側と下面側を貫通する開口部（キャビティ）２１ｈｗが複数設けられている。
【００４９】
そして、図５（ｂ）に示すように、上述した半導体装置３０やコンデンサ４０が搭載された絶縁層２２ａの図面上面側に、開口部２１ｈｗが設けられたコア基板２１ｗを積層する。このとき、絶縁層２２ａの上面に搭載された各半導体装置３０及びコンデンサ４０が、コア基板２１ｗに設けられた開口部２１ｈｗに嵌合するように、絶縁層２２ａの上面にコア基板２１ｗが積層される。さらに、絶縁層２２ａに積層されたコア基板２１ｗの図面上面、及び、半導体装置３０並びにコンデンサ４０の上面を覆うように、プリプレグからなる絶縁層２２ｂ及び銅箔等からなる金属導電層（第２の金属層）２４ｗｂを積層する（図中下向き矢印参照）。また、絶縁層２２ａの図面下面を覆うように、銅箔等からなる金属導電層（第１の金属層）２４ｗａを積層する（図中上向き矢印参照）。
【００５０】
次いで、図７（ａ）に示すように、絶縁層２２ａ、２２ｂ及び金属導電層２４ｗａ、２４ｗｂを積層したコア基板２１ｗを熱プレス（加熱加圧）することにより、各層を接合させるとともに硬化させる。これにより、コア基板２１ｗの各開口部２１ｈｗに、半導体装置３０及びコンデンサ４０が埋め込まれた積層基板が得られる。ここで、コア基板２１ｗ、及び、絶縁層２２ａ、２２ｂを構成するプリプレグは、例えばガラスエポキシ材を材料とする平板が適用される。なお、図６、図７において、符号２９で示す領域は、ダイシングストリートである。
【００５１】
次いで、図７（ｂ）に示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板２１ｗの図面上面側の金属導電層２４ｗｂ及び絶縁層２２ｂに穴あけ加工を行い、金属導電層２４ｗｂ及び絶縁層２２ｂにビア開口部２２ｈｂを形成する。ここで、ビア開口部２２ｈｂの形成位置は、コア基板２１ｗを図面上面側から平面視して、コア基板２１ｗの開口部２１ｈｗに埋め込まれ、半導体装置３０の図面上面側に開口部３６ｈを介して露出する配線層３５のランド３５ｂ、及び、コンデンサ４０の図面上面に露出する対向電極４１の配置位置と整合するように設定される。これにより、ビア開口部２２ｈｂ内に、半導体装置３０の図面上面側に露出する配線層３５のランド３５ｂ、及び、コンデンサ４０の図面上面に露出する対向電極４１の端部が露出する。
【００５２】
次いで、ビア開口部２２ｈｂ内をデスミア処理して、配線層３５のランド３５ｂ及び対向電極４１が露出するビア開口部２２ｈｂの内部をクリーニングする。その後、図７（ｃ）に示すように、ビア開口部２２ｈｂ内に銅メッキからなるビア２４ｖｂを形成する。具体的には、ビア２４ｖｂの形成方法は、まず、少なくともビア開口部２２ｈｂを含む金属導電層２４ｗｂの上面側全域に銅の無電解メッキを行うことにより、ビア開口部２２ｈｂの内壁及び金属導電層２４ｗｂの上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部２２ｈｂ内に銅メッキを成長させてビア２４ｖｂを形成する。ここで、ビア２４ｖｂは、コア基板２１ｗの図面上面側の金属導電層２４ｗｂに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２４ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。
【００５３】
次いで、図８（ａ）に示すように、コア基板２１ｗの図面上面側及び下面側に絶縁層２２ａ、２２ｂ金属導電層２４ｗａ、２４ｗｂが積層された積層基板に対して、ドリル装置を用いてその厚さ方向に貫通するスルーホール２３ｈを形成する。ここで、スルーホール２３ｈは、図８（ａ）においては、コア基板２１ｗに埋め込まれた半導体装置３０を挟んで対向する位置に形成したが、本発明はこれに限定されない。
【００５４】
次いで、スルーホール２３ｈ内をデスミア処理して、スルーホール２３ｈの内壁をクリーニングする。その後、図８（ｂ）、（ｃ）に示すように、スルーホール２３ｈ内に銅メッキからなる貫通電極２３を形成する。具体的には、貫通電極２３の形成方法は、まず、少なくともスルーホール２３ｈを含む金属導電層２４ｗｂの図面上面側全域、及び、金属導電層２４ｗａの図面下面側全域に銅の無電解メッキを行うことにより、スルーホール２３ｈの内壁及び金属導電層２４ｗｂの上面並びに金属導電層２４ｗａの下面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、スルーホール２３ｈ内に銅メッキを成長させて導体部２３ａを形成する。ここで、スルーホール２３ｈ内に形成される導体部２３ａは、スルーホール２３ｈの大きさや電解メッキを行う際の諸条件等に基づいて、図８（ｂ）に示すように、スルーホール２３ｈの内壁面に銅メッキが成長し、中央部に空間（空洞）が形成された、円筒形状又は中空形状を有するものであってもよいし、スルーホール２３ｈ内が銅メッキで充填された円柱形状を有するものであってもよい。図８（ｂ）に示すように、導体部２３ａが円筒形状又は中空形状を有する場合には、図８（ｃ）に示すように、導体部２３ａの中央部の空間に、例えば印刷法等を用いて、エポキシ樹脂等の絶縁性のペーストを充填して穴埋めし、硬化させる。このように、導体部２３ａの中央部に埋込部２３ｂを形成することにより、スルーホール２３ｈを含む金属導電層２４ｗｂの図面上面側及び金属導電層２４ｗａの図面下面側に、さらに積層配線を形成する際に、中央部の空間部分により配線層の表面の平坦性が損なわれることを防止することができる。すなわち、貫通電極２３は、図８（ｃ）に示すように、導体部２３ａと埋込部２３ｂからなる構成を有するものであっても良いし、導体部２３ａを構成するメッキ材料からなる単一の構成からなるものであってもよい。
【００５５】
次いで、図８（ｃ）に示すように、スルーホール２３ｈ内の導体部２３ａ及び金属導電層２４ｗａ、２４ｗｂをメッキ電流路とした銅の電解メッキをさらに行なうことにより、少なくともスルーホール２３ｈ内に形成された貫通電極２３の図面上面側及び下面側を被覆するメッキ層を形成する。なお、この貫通電極２３の形成工程においても、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２４ｗａ、２４ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。これに対して、スルーホール２３ｈ内に形成される貫通電極２３については、図示を明示するため、便宜的にハッチングの方向を変えて示した。
【００５６】
次いで、コア基板２１ｗの上面側に形成された金属導電層２４ｗｂを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図９（ａ）に示すように、絶縁層２２ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２４ｖｂに接続された配線層２４ｂを形成する。また、コア基板２１ｗの下面側に形成された金属導電層２４ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図９（ａ）に示すように、絶縁層２２ａの図面下面側に所定の配線パターンを有する配線層２４ａを形成する。ここで、絶縁層２２ｂの図面上面に形成された配線層２４ｂと、絶縁層２２ａの図面下面に形成された配線層２４ａは、各々、上述した貫通電極２３の上端及び下端に接続するように形成されることにより、相互に電気的に接続される。このように、絶縁層２２ｂの図面上面側に形成される配線層２４ｂと、絶縁層２２ａの図面下面側に形成される配線層２４ａは、同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【００５７】
なお、配線層２４ａ、２４ｂを形成する際に用いられるフォトリソグラフィ法は、周知の手法を適用することができる。具体的には、銅箔からなる金属導電層２４ｗａ又は２４ｗｂを覆うように、感光性のメッキレジストを形成した後、パターン形状が描画されたフォトマスクを配置し、露光装置にて露光処理を行う。次いで、現像液を用いて現像処理を行うことにより、パターン形状に対応する領域のメッキレジストが残留する。次いで、所定のエッチング液を用いてエッチング処理を行うことにより、メッキレジストが残留していない領域の金属導電層２４ｗａ又は２４ｗｂが除去される。
【００５８】
次いで、図９（ｂ）に示すように、配線層２４ｂが形成された絶縁層２２ｂの図面上面を覆うように、プリプレグからなる絶縁層２５ｂ及び銅箔等からなる金属導電層（第２の金属層）２６ｗｂを積層する（図中下向き矢印参照）。また、配線層２４ａが形成された絶縁層２２ａの下面を覆うように、プリプレグからなる絶縁層２５ａ及び銅箔等からなる金属導電層（第１の金属層）２６ｗａを積層する（図中上向き矢印参照）。次いで、図１０（ａ）に示すように。絶縁層２５ａ、２５ｂ及び金属導電層２６ｗａ、２６ｗｂを積層したコア基板２１ｗを熱プレス（加熱加圧）することにより、各層を接合させるとともに硬化させる。
【００５９】
次いで、図１０（ｂ）に示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板２１ｗの図面上面側の金属導電層２６ｗｂ及び絶縁層２５ｂに穴あけ加工を行い、金属導電層２６ｗｂ及び絶縁層２５ｂにビア開口部（第２の開口部）２５ｈｂを形成する。また、コア基板２１ｗの図面下面側においても、金属導電層２６ｗａ及び絶縁層２５ａに穴あけ加工を行い、金属導電層２６ｗａ及び絶縁層２５ａにビア開口部（第１の開口部）２５ｈａを形成する。ここで、ビア開口部２５ｈａ及び２５ｈｂの形成位置は、コア基板２１ｗを図面上面側又は下面側から平面視して、配線層２４ａ、２４ｂの配線パターン、又は、ビア２４ｖｂの形成領域に整合するように設定される。これにより、ビア開口部２５ｈａ、２５ｈｂ内に、配線層２４ａ、２４ｂ、又は、ビア２４ｖｂが露出する。
【００６０】
なお、上述したビア開口部２２ｈｂ、及び、今回のビア開口部２５ｈａ、２５ｈｂの形成位置については、特に、半導体装置３０の配線層３５のランド３５ｂやコンデンサ４０の対向電極４１、ビア２４ｖｂ、貫通電極２３の形成領域に整合するように設定することが好ましい。すなわち、レーザビア形成法による穴あけ加工時に、ランド３５ｂや対向電極４１、ビア２４ｖｂ、貫通電極２３等の、膜厚の比較的厚い層上に穴あけ加工を行うことにより、膜厚の薄い配線層上に直接穴あけ加工をした場合に生じる、銅箔が焼き切れて消失する問題を防止することができる。ここで、穴あけ位置を含む配線層全体の銅箔を予め厚く形成することにより、上記の問題を防止することも考えられるが、この場合には、集合基板状態のコア基板２１ｗの上面側と下面側に生じる引っ張り応力が大きくなるとともに、その応力が不均衡になり、コア基板２１ｗに反り等が生じやすくなるという新たな問題が生じる。これに対して、ランド３５ｂや対向電極４１、ビア２４ｖｂ等の形成領域上に穴あけ加工した場合には、上述したような問題を抑制することができる。
【００６１】
次いで、ビア開口部２５ｈａ、２５ｈｂ内をデスミア処理して、配線層２４ａ、２４ｂが露出するビア開口部２５ｈａ、２５ｈｂの内部をクリーニングする。その後、図１０（ｃ）に示すように、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキからなるビア５２ｖ、２６ｖｂを同時に形成する。具体的には、ビア５２ｖ、２６ｖｂの形成方法は、まず、少なくともビア開口部２５ｈａ、２５ｈｂを含む金属導電層２６ｗａの図面下面側全域及び金属導電層２６ｗｂの図面上面側全域に銅の無電解メッキを行うことにより、ビア開口部２５ｈａ、２５ｈｂの内壁及び金属導電層２４ｗａの図面下面、金属導電層２４ｗｂの図面上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキを成長させてビア５２ｖ、２６ｖｂを同時に形成する。ここで、ビア（第２のビア）２６ｖｂは、コア基板２１ｗの図面上面側の金属導電層２６ｗｂに電気的に接続されるように形成され、ビア（第１のビア）５２ｖは、コア基板２１ｗの図面下面側の金属導電層２６ｗａに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２６ｗａ又は２６ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。
【００６２】
次いで、コア基板２１ｗの上面側に形成された金属導電層２６ｗｂを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図１１（ａ）に示すように、絶縁層２５ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２６ｖｂに接続された配線層２６ｂを形成する。また、コア基板２１ｗの図面下面側に形成された金属導電層２６ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図１１（ａ）に示すように、絶縁層２５ａの図面下面側に所定の配線パターンを有し、かつ、ビア５２ｖに接続されたコイルパターン５１、及び、該コイルパターン５１の両端部に設けられた端子部５２を一体的に形成する。ここで、コイルパターン５１は、図１、図４に示したように、平面視して、矩形状、かつ、螺旋状に連続するパターンを有している。このコイルパターン５１及び端子部５２によりコイル部５０が構成される。コイル部５０は、端子部５２がビア５２ｖを介して、絶縁層２２ａの下面側に形成された配線層２４ａに接続されることにより、上述した貫通電極２３及び配線層２４ｂを介して半導体装置３０の配線層３５（ランド３５ｂ）に電気的に接続される。このように、コア基板２１ｗの図面下面側に形成されるコイルパターン５１及び端子部５２は、コア基板２１ｗの図面上面側に形成される配線層２６ｂと同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【００６３】
次いで、図１１（ｂ）に示すように、コア基板２１ｗの図面上面側の、配線層２６ｂ及びビア２６ｖｂが形成された絶縁層２５ｂを覆うように、熱硬化性のエポキシ樹脂等からなるソルダーレジストが保護絶縁膜２７ｂとして形成される。ここで、保護絶縁膜２７ｂには、配線層２６ｂ及びビア２６ｖｂが露出する開口部２７ｈｂが形成される。また、コア基板２１ｗの図面下面側にも、コイルパターン５１、端子部５２及びビア５２ｖが形成された絶縁層２５ａを覆うように、保護絶縁膜２７ａが形成される。
【００６４】
次いで、図１２（ａ）に示すように、コア基板２１ｗの図面上面側の保護絶縁膜２７ｂに形成された開口部２７ｈｂを介して、配線層２６ｂ又はビア２６ｖｂに接続されるように外部接続用の半田ボール２８が形成される。なお、ここでは、半田ボール２８を形成する場合について説明したが、ランドグリッドアレイ（Land grid array；ＬＧＡ）型のパッケージに適用されるような、半田印刷による突起状の電極パッドを形成するものであってもよい。
【００６５】
次いで、図１２（ｂ）に示すように、図面上面側に半田ボール２８が形成されたコア基板２１ｗを、基板モジュール形成領域ごとにダイシングストリート２９（図６参照）に沿って切断して個片化することにより、図１、図２に示した半導体装置内蔵基板モジュール１０が複数個得られる。
【００６６】
このような半導体装置内蔵基板モジュール１０の製造方法においては、機能部であるコイル部５０のコイルパターン５１や端子部５２、ビア５２ｖを、基板装置部２０の積層配線を形成する際の製造プロセスを用いて、基板装置部２０と一体的に形成することができる。特に、コイル部５０の一部の構成について、その製造プロセスを共通化することができるので、製造プロセスを簡略化又は効率化しつつ、機能部が基板装置部に一体的に形成された半導体装置内蔵基板モジュールを実現することができる。
【００６７】
（比較検証）
次に、本実施形態に係る半導体装置内蔵基板モジュールの作用効果について、比較対象となる構成例（以下、「比較例１」と記す）を示して具体的に説明する。
【００６８】
まず、比較例１について説明する。
図１３は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例１）を示す概略構成図である。図１３（ａ）は、比較例１に係る機能部の概略平面図であり、図１３（ｂ）は、比較例１に係る機能部の概略断面図である。ここで、図１３（ｂ）は、図１３（ａ）に示した平面図におけるＸIIIＢ−ＸIIIＢ線（本明細書においては図１３中に示したローマ数字の「１３」に対応する記号として便宜的に「ＸIII」を用いる。）に沿った断面を示す図である。また、図１４は、比較例１に係る半導体装置内蔵基板モジュール（基板装置部）の一例を示す概略断面図である。図１４（ａ）は、半導体装置内蔵基板モジュールにＣＳＰ型あるいはベアチップの半導体装置を内蔵した場合の概略断面図であり、図１４（ｂ）は、半導体装置内蔵基板モジュールにウエハレベルＣＳＰ型の半導体装置を内蔵した場合の概略断面図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して示す。
【００６９】
上述した実施形態に係る半導体装置内蔵基板モジュール１０の比較例１は、図１３、図１４に示すように、機能部であるコイル部５０ｐと、半導体装置３０ｐ又は３０ｑが内蔵された基板装置部２０ｐとが、別個の部品から構成されているものとする。
【００７０】
コイル部５０ｐは、例えば図１３（ａ）、（ｂ）に示すように、コイルパターン５１ｐと、端子部５２ｐ、５２ｑと、基板貫通電極５３ｐ、５３ｑと、接続配線５４ｐと、外部接続端子５５ｐを有している。コイルパターン５１ｐは、プリント基板１１１の、図１３（ａ）の紙面表面側、又は、図１３（ｂ）の図面上面側に設けられ、矩形状かつ螺旋状に連続する回路パターンを有している。端子部５２ｐ、５２ｑは、コイルパターン５１ｐの両端に設けられている。ここで、コイルパターン５１ｐの外方に設けられた端子部５２ｐは、外部接続端子として適用される。一方、コイルパターン５１ｐの内方に設けられた端子部５２ｑは、基板貫通電極５３ｐを介して、プリント基板１１１の、図１３（ａ）の紙面裏面側、又は、図１３（ｂ）の図面下面側に設けられた接続配線５４ｐの一端側に接続されている。接続配線５４ｐの他端側は、コイルパターン５１ｐの外方の任意の位置に設けられた基板貫通電極５３ｑを介して、プリント基板１１１の図１３（ａ）の紙面表面側（又は、図１３（ｂ）の図面上面側）に設けられた外部接続端子５５ｐに接続されている。
【００７１】
基板装置部２０ｐは、例えば図１４（ａ）に示すように、コア基板２１ｐに設けられた開口部２１ｈｐに、ＣＳＰ型あるいはベアチップの半導体装置３０ｐ、又は、図１４（ｂ）に示すように、ウエハレベルＣＳＰ型の半導体装置３０ｑが埋め込まれ、当該コア基板２１ｐの図面下面側には、絶縁層及び配線層からなる積層配線部２２ｐ、及び、外部接続用の半田ボール２８ｐが設けられている。なお、図１４（ａ）、（ｂ）において、コア基板２１ｐの図面上面側には、半導体装置３０ｐ、３０ｑをコア基板２１ｐに埋め込み、封止するための絶縁層２３ｐが設けられている。
【００７２】
そして、比較例１においては、図１３に示したコイル部５０ｐと、図１４に示した基板装置部２０ｐ（具体的には、制御回路が形成された半導体装置３０ｐ、３０ｑ）とが、図示を省略した導線や配線層を介して電気的に接続される。これにより、例えば非接触給電システムのコイル部５０ｐと、制御回路である半導体装置３０ｐ、３０ｑとが接続された構成が得られる。
【００７３】
このような比較例１においては、コイル部５０ｐと基板装置部２０ｐとが別部品として提供され、これらを導線や配線層を介して接続した構成を有しているため、これらの部品を電子機器に搭載する際に、当該部品の大きさに対応した実装スペースを必要とするという問題を有している。そのため、携帯型の情報端末機器等の電子機器における小型化や高集積化の妨げになるという問題を有している。また、比較例１においては、これらの部品を電子機器に実装する際に、導線や配線層により相互に接続する必要があるため、製造工程が煩雑になるという問題も有している。
【００７４】
これに対して、本実施形態に係る半導体装置内蔵基板モジュール１０においては、コイル部５０がコア基板２１に設けられた積層配線と同等の構造により形成され、当該コイル部５０と基板装置部２０とが一体的に形成された構成を有している。これにより、機能部（コイル部５０）を備えた半導体装置内蔵基板モジュールを一部品として提供することができる。したがって、本実施形態に係る半導体装置内蔵基板モジュール１０を電子機器に搭載する場合であっても、その実装スペースを小さくして、携帯型の情報端末機器等の電子機器における小型化や高集積化に寄与することができる。また、比較例１のように、別部品を導線や配線層を介して接続する工程が不要になるので、製造方法を簡略化することができる。
【００７５】
また、本実施形態においては、半導体基板３１上に任意の配線パターンを有する配線層３５が設けられたウエハレベルＣＳＰ型の半導体装置３０が、コア基板２１に埋め込まれている。これにより、半導体基板３１上に少なくとも１層分の配線層を設けることができるので、コア基板２１上に形成される積層配線の一部を、半導体装置３０本体内に備えることができる。したがって、本実施形態によれば、図１４（ａ）に示したようなＣＳＰ型又はベアチップの半導体装置３０ｐがコア基板２１ｐに埋め込まれた比較例１に比較して、コア基板２１上に形成される積層配線の層数を実質的に削減して、製造工程を簡略化又は省略することができるとともに、半導体装置内蔵基板モジュールを薄型化することができる。加えて、このように、積層配線の層数を削減することにより、上述した製造方法において説明したような積層配線の製造工程において、コア基板への熱プレス工程（加熱加圧処理）の回数を減らすことができる。したがって、本実施形態によれば、コア基板に埋め込まれた半導体装置が加熱加圧処理により損傷を受けることを抑制することができ、製造歩留まりを改善することができる。
【００７６】
なお、本実施形態においては、図２に示したように、コア基板２１の図面上面側に機能層であるコイル部５０が設けられ、図面下面側に外部接続用の半田ボール２８が設けられた構成において、半導体装置３０の集積回路及び配線層３５、オーバーコート膜３６等が設けられた面（外部接続面）が、外部接続用の半田ボール２８が設けられた図面下面側になる、いわゆるフェースダウン型の埋め込み構造を有している場合について説明した。本発明はこれに限定されるものではなく、後述する第２の実施形態において説明するように、外部接続面が、機能部であるコイル部５０が設けられた図面上面側になる、いわゆるフェースアップ型の埋め込み構造を有しているものであってもよい。
【００７７】
＜第２の実施形態＞
次に、本発明に係る半導体装置内蔵基板モジュールの第２の実施形態について説明する。ここでは、上述した第１の実施形態に示した機能部として、コイル部に替えてアンテナ部を有する場合について説明する。
【００７８】
図１５、図１６は、本発明に係る半導体装置内蔵基板モジュールの第２の実施形態を示す概略平面図である。図１５は、第２の実施形態に係る半導体装置内蔵基板モジュールの上層アンテナパターンを示す概略平面図であり、図１６は、第２の実施形態に係る半導体装置内蔵基板モジュールの下層アンテナパターンを示す概略平面図である。また、図１７は、第２の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。図１７は、図１５、図１６に示す半導体装置内蔵基板モジュールにおけるXVII−XVII線（本明細書においては図１５、図１６中に示したローマ数字の「１７」に対応する記号として便宜的に「XVII」を用いる。）に沿った断面を示す図である。なお、図１５、図１６においては、図示の都合上、アンテナ部を構成するアンテナパターン及び接続端子部のみを示し、その平面形状を明瞭にするために、アンテナパターン及び接続端子部に便宜的にハッチングを施した。また、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
【００７９】
第２の実施形態に係る半導体装置内蔵基板モジュールは、概略、第１の実施形態と同等の基板装置部と、例えば複数周波数に対応した無線通信システムに用いられるアンテナパターン（回路パターン）からなるアンテナ部（機能部）とが、一体的に形成されるとともに、相互に電気的に接続された構成を有している。ここでは、本実施形態の特徴であるアンテナ部について詳しく説明し、基板装置部についての説明を簡略化する。
【００８０】
具体的には、例えば図１５〜図１７に示すように、半導体装置内蔵基板モジュール１０は、矩形状のコア基板２１に、上述した第１の実施形態（図３参照）に示したパッケージ構造を有する半導体装置３０が埋め込まれた基板装置部２０と、当該基板装置部２０の、図１５、図１６の紙面表面側、又は、図１７の図面上面側（一面側）に一体的に設けられたアンテナ部６０とを備えている。そして、半導体装置３０とアンテナ部６０は、基板装置部２０に設けられた複数の配線層やビア、貫通電極を介して、電気的に接続されている。
【００８１】
（基板装置部）
図１７に示すように、基板装置部２０のコア基板２１には、複数の開口部（キャビティ）２１ｈが設けられ、各開口部２１ｈに半導体装置３０やチップ型のコンデンサ４０が埋め込まれている。ここで、図１５、図１６に示した基板装置部２０においては、半導体装置３０の外形形状を規定する各辺が、矩形状のコア基板２１の外形形状を規定する、直交する２辺の方向に対して所定の方向、すなわち、直交する２辺に対して所定の角度（図１５、図１６では例えば概ね４５°）を有するように、半導体装置３０が配置されている。
【００８２】
なお、本実施形態においても、コア基板２１に２個の半導体装置３０が埋め込まれた構成を示したが、本発明はこれに限定されるものではなく、後述するように、１個の半導体装置３０が埋め込まれた構成であってもよいし、３個以上の半導体装置３０が埋め込まれた構成であってもよい。また、本発明は、コア基板２１に２個のチップ型のコンデンサ４０が埋め込まれた構成に限定されるものではなく、コンデンサ４０に加え、又は、コンデンサ４０に替えて、チップ型の抵抗素子等の他の電子部品が１又は複数個埋め込まれた構成であってもよい。
【００８３】
図１７に示すように、プリプレグからなるコア基板２１の図面上面２１ａ側には、プリプレグからなる絶縁層２２ａ、２５ａが複数積層されている。また、コア基板２１の図面下面２１ｂ側にも、上面側と同様に、プリプレグからなる絶縁層２２ｂ、２５ｂが複数積層されている。
【００８４】
絶縁層２２ａの図１７の図面上面側には所定の配線パターンを有する配線層２４ａ、及び、図１６に示すアンテナ部６０を構成する下層アンテナパターン６５、６６が設けられている（詳しくは後述する）。また、絶縁層２２ｂの図面下面側には所定の配線パターンを有する配線層２４ｂが設けられ、絶縁層２２ｂをその厚さ方向（図１７の上下方向）に貫通するビア２４ｖｂにより、当該配線層２４ｂと絶縁層２２ｂの図面上面側の配線層や電極（例えば、コア基板２１に埋め込まれた半導体装置３０の配線層３５やコンデンサ４０の対向電極４１）が電気的に接続されている。
【００８５】
また、絶縁層２２ａの図１７の図面上面側の配線層２４ａ、及び、下層アンテナパターン６６と、絶縁層２２ｂの図面下面側の配線層２４ｂは、絶縁層２２ａ、コア基板２１、絶縁層２２ｂを厚さ方向に貫通するスルーホール２３ｈに設けられた貫通電極２３を介して、電気的に接続されている。貫通電極２３は、例えば図１７に示すように、スルーホール２３ｈの内周面に沿った円筒状の導体部２３ａと、当該導体部２３ａの円筒形状の中央部分（中空部分）に埋め込まれた絶縁性の埋込部２３ｂとを有している。貫通電極２３の一端側（絶縁層２２ａの図面上面側）及び他端側（絶縁層２２ｂの図面下面側）は、各々、配線層２４ａ及び配線層２４ｂにより被覆されている。
【００８６】
なお、図１７においては、図示の都合上、コア基板２１の図面左側の半導体装置３０を左右両側から挟み込むように、図面中央付近と図面左方に一対の貫通電極２３及び配線層２４ａを配置した構成を示したが、本発明はこれに限定されるものではない。すなわち、本実施形態に適用される貫通電極２３は、例えば、無線信号制御回路である半導体装置３０からの配線長が極力短くなる位置や、配線長又は配線抵抗が均一化、あるいは、回路設計上適切に設定される位置に配置されるものであればよい。このような観点から、図１６においては、便宜的に後述するアンテナ部６０の下層アンテナパターン６５、６６のみを図示し、図１７においてのみ、配線層２４ａ及び貫通電極２３を図示した。
【００８７】
また、絶縁層２５ｂの図１７の図面下面側には、所定の配線パターンを有する配線層２６ｂが設けられ、絶縁層２５ｂを厚さ方向に貫通するビア２６ｖｂにより、当該配線層２６ｂが絶縁層２２ｂの図面下面側の配線層２４ｂに電気的に接続されている。
【００８８】
絶縁層２５ａの図１７の図面上面側には、図１６に示す所定の平面形状を有する上層アンテナパターン６１〜６３及び接続端子部６４が設けられている。アンテナ部６０については、詳しく後述するが、概略、図１５に示すように、絶縁層２５ａの図１７の図面上面側に設けられた上層アンテナパターン６１〜６３と、図１６に示すように、絶縁層２２ａの図１７の図面上面側（絶縁層２５ａの図面下面側）に設けられた下層アンテナパターン６５、６６と、図１７に示すように、絶縁層２５ａを厚さ方向に貫通し、上層アンテナパターン６１、６２と下層アンテナパターン６６、６５とを電気的に接続するビア６１ｖ、６２ｖと、を有している。また、図１５、図１６に示すように、基板装置部２０の紙面表面側には、上層アンテナパターン６１〜６３及び下層アンテナパターン６５、６６からなるアンテナ体（後述する図１９に示す回路構成に対応する）が４組設けられ、各アンテナ体が例えば９０°の角度を有して放射状又は十字状に配置されている。そして、図１５、図１６に示すように、隣接する２組のアンテナ体同士を１グループとして、各グループごとにアンテナ体同士が接続端子部６４を介して電気的に接続されている。接続端子部６４は、図１７に示すように、絶縁層２５ａを厚さ方向に貫通するビア６４ｖを介して、絶縁層２５ａの図面下面側（絶縁層２２ａの図面上面側）に設けられた配線層２４ａに電気的に接続されている。さらに、各組のアンテナ体の下層アンテナパターン６６同士が接続点６６ｃに共通に接続されている。
【００８９】
ここで、本実施形態においては、配線層２４ａ、及び、各アンテナ体の下層アンテナパターン６６が接続された貫通電極２３は、例えばコア基板２１に埋め込まれた特定の半導体装置３０を挟んで対向する位置に配置されている。具体的には、例えば図１５の図面左側に示した半導体装置３０に設けられた集積回路をアンテナ部６０に接続される無線信号制御回路とした場合、半導体装置内蔵基板モジュール１０を平面視した際に、当該半導体装置３０の外形形状を規定する対向する２辺の外方の領域に各貫通電極２３が設けられている。すなわち、図１７に示すように、矩形状の平面形状を有する基板装置部２０の、略中央部と左角部近傍に各貫通電極２３が設けられている。なお、図１７に示した配線層２４ａ及び貫通電極２３の配置は、実施形態の一例を示したものに過ぎない。
【００９０】
このように、本実施形態に係る基板装置部２０においても、コア基板２１の上面側に、絶縁層２２ａ、配線層２４ａ及び絶縁層２５ａが順次積層された積層構造を有し、また、コア基板２１の下面側に、絶縁層２２ｂ、配線層２４ｂ、絶縁層２５ｂ及び配線層２６ｂが順次積層された積層構造を有している。加えて、本実施形態においては、当該基板装置部２０の絶縁層２２ａの上面側に、機能部となるアンテナ部６０の下層アンテナパターン６５、６６が、また、絶縁層２５ａの上面側に、アンテナ部６０の上層アンテナパターン６１〜６３及び接続端子部６４が、各々、他の配線層と同等の構造を有して設けられている。すなわち、本実施形態においては、図１７に示した半導体装置内蔵基板モジュール１０が、半導体装置３０が埋め込まれたコア基板２１の図面上面側及び図面下面側に、各々、片面２層のビルドアップ基板構造を有するとともに、基板装置部２０とアンテナ部６０が一体的に形成された構成を有している。
【００９１】
そして、図１６に示すように、絶縁層２５ｂの図面下面側には、当該絶縁層２５ｂ及び配線層２６ｂを被覆するようにソルダーレジスト等の保護絶縁膜２７ｂが設けられている。保護絶縁膜２７ｂには配線層２６ｂが露出する開口部２７ｈｂが設けられ、当該開口部２７ｈｂを介して配線層２６ｂに外部接続用の半田ボール２８が接続されている。なお、図１５、図１６においては、図示の都合上、表示を省略したが、絶縁層２５ａの図１６の図面上面側にも、当該絶縁層２５ａ、上層アンテナパターン６１〜６３及び接続端子部６４を被覆するようにソルダーレジスト等の保護絶縁膜が設けられている。
【００９２】
（アンテナ部）
次に、本実施形態に係る半導体装置内蔵基板モジュールに適用可能なアンテナ部について、図面を参照して詳しく説明する。
図１８は、本実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波円偏波アンテナの基本構造を示す概略構成図である。また、図１９は、本実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波アンテナの等価回路の一例を示す回路構成図である。
【００９３】
本実施形態に適用可能な複数周波円偏波アンテナの基本構造は、図１８に示すように、絶縁性基板１０１と、当該絶縁性基板１０１の図面上面側及び図面下面側に設けられたアンテナパターンからなる、一対の複数周波アンテナ１１０、１２０と、を有している。ここで、絶縁性基板１０１は、ガラスエポキシ等からなる平板状の誘電体であって、上述したプリプレグからなる絶縁層２５ａに対応する。また、各複数周波アンテナ１１０、１２０は、上述した上層アンテナパターン６１〜６３及び下層アンテナパターン６５、６６からなる各組のアンテナ体に対応する。
【００９４】
各複数周波アンテナ１１０、１２０は、同等の構成を有し、放射する電磁波の主伝搬方向が同方向になるように、例えば略鏡像対称に配置されている。各複数周波アンテナ１１０、１２０は、アンテナ素子１１１、１２１と、ビア導体１１２、１２２と、シリーズインダクタ用導体１１３、１２３と、入出力端子１１４、１２４と、シリーズキャパシタ用導体１１５、１２５と、シャントインダクタ用導体１１６、１２６と、ビア１１１ｖ、１１２ｖ、１２１ｖ、１２２ｖと、を有している。
【００９５】
ここで、アンテナ素子１１１、１２１は、上述した上層アンテナパターン６１に対応し、ビア導体１１２、１２２は、上述した上層アンテナパターン６２に対応し、シリーズインダクタ用導体１１３、１２３は、上述した上層アンテナパターン６３に対応し、入出力端子１１４、１２４は、上述した接続端子部６４に対応する。また、シリーズキャパシタ用導体１１５、１２５は、上述した下層アンテナパターン６５に対応し、シャントインダクタ用導体１１６、１２６は、上述した下層アンテナパターン６６に対応し、ビア１１１ｖ、１２１ｖは、上述したビア６１ｖに対応し、ビア１１２ｖ、１２２ｖは、上述したビア６２ｖに対応する。
【００９６】
各アンテナ素子１１１、１２１は、図１８に示すように、上底より下底が長い等脚台形を有する導電板１１１ａ、１２１ａと、この等脚台形の下底に接続された半円の導体板１１１ｂ、１２１ｂと、から構成されている。アンテナ素子１１１とアンテナ素子１２１は、導電板１１１ａ、１２１ａを規定する等脚台形の上底が対向するように、絶縁性基板１０１の図面上面側に配置されている。また、各アンテナ素子１１１、１２１は、等脚台形に関する２本の対角線の略交点付近において、絶縁性基板１０１を厚さ方向に貫通する各ビア１１１ｖ、１２１ｖを介して、絶縁性基板１０１の図面下面側の各シャントインダクタ用導体１１６、１２６に電気的に接続されている。
【００９７】
各ビア導体１１２、１２２は、絶縁性基板１０１の図面上面側に設けられ、アンテナ素子１１１、１２１間の領域であって、上述した各導電板１１１ａ、１２１ａを規定する等脚台形の上底に対向するように配置されている。また、各ビア導体１１２、１２２は、絶縁性基板１０１を厚さ方向に貫通する各ビア１１２ｖ、１２２ｖを介して、絶縁性基板１０１の図面下面側の各シリーズキャパシタ用導体１１５、１２５に電気的に接続されている。
【００９８】
各シリーズインダクタ用導体１１３、１２３は、絶縁性基板１０１の図面上面側に設けられ、アンテナ素子１１１、１２１の対向方向（又は、延在方向）に延在し、一端側が各ビア導体１１２、１２２に接続されるとともに、他端側が各入出力端子１１４、１２４に接続されている。
【００９９】
各入出力端子１１４、１２４は、絶縁性基板１０１の図面上面側に設けられ、アンテナ素子１１１、１２１間の領域に配置されている。また、各入出力端子１１４、１２４は、図示を省略した、絶縁性基板１０１を厚さ方向に貫通するビアや絶縁性基板１０１の図面下面側の配線層、貫通電極等を介して、無線信号制御回路に個別に接続されている。
【０１００】
各シリーズキャパシタ用導体１１５、１２５は、線路導体により構成される各シャントインダクタ用導体１１６、１２６を挟み込むように、絶縁性基板１０１の図面下面側に一対設けられている。また、絶縁性基板１０１を平面視した場合に、各シリーズキャパシタ用導体１１５、１２５が、各アンテナ素子１１１、１２１と平面的に重なるように配置されている（図１５、図１６参照）。これにより、絶縁性基板１０１を介して対向する、アンテナ素子１１１とシリーズキャパシタ用導体１１５、また、アンテナ素子１２１とシリーズキャパシタ用導体１２５により、各アンテナ素子１１１、１２１に直列に接続されたシリーズキャパシタが形成される。
【０１０１】
各シャントインダクタ用導体１１６、１２６は、線路導体により構成され、アンテナ素子１１１、１２１の対向方向（又は、延在方向）に延在するように、絶縁性基板１０１の図面下面側に設けられている。すなわち、絶縁性基板１０１を平面視した場合に、各シャントインダクタ用導体１１６、１２６が、各アンテナ素子１１１、１２１と平面的に重なるように配置されている（図１５、図１６参照）。
【０１０２】
このような構成を有する複数周波アンテナ１１０、１２０において、各入出力端子１１４、１２４間に、無線信号制御回路から差動信号が供給されることにより、該差動信号（送信信号）を電波として空間に放射し、一方、受信した電波を電気信号に変換して、各入出力端子１１４、１２４から半導体装置３０の無線信号制御回路に伝送する。
【０１０３】
上述したような基本構造を有する複数周波円偏波アンテナに適用される各複数周波アンテナ１１０、１２０は、図１９に示すような等価回路により表される。
すなわち、図１９に示すように、各複数周波アンテナ１１０、１２０は、シリーズインダクタＬserと、シリーズキャパシタＣserと、アンテナ素子１１１、１２１の等価回路ＡＮＴと、シャントインダクタＬshと、空間との結合の等価回路ＡＮＴｓと、入出力端子１１４、１２４と、接続点１２７と、から構成されている。
【０１０４】
ここで、シリーズインダクタＬserは、上述したシリーズインダクタ用導体１１３、１２３のインダクタンスに対応し、シャントインダクタＬshは、上述したシャントインダクタ用導体１１６、１２６のインダクタンスに対応する。また、シリーズキャパシタＣserは、上述したシリーズキャパシタ用導体１１５、１２５によって形成されるシリーズキャパシタに対応する。接続点１２７は、上述した下層アンテナパターン６６の接続点６６ｃに対応する。
【０１０５】
アンテナ素子１１１、１２１の等価回路ＡＮＴは、入力インピーダンスを線路表現した回路であり、インダクタＬ1antと、インダクタＬ2antと、キャパシタＣantと、から構成されている。ここで、インダクタＬ1antのインダクタンス、インダクタＬ2antのインダクタンスと、キャパシタＣantのキャパシタンスは、アンテナ素子１１１、１２１のサイズと平面形状に略依存して決定される。
【０１０６】
空間との結合の等価回路ＡＮＴｓは、アンテナ素子１１１、１２１のサイズと平面形状に依存し、アンテナ素子１１１、１２１と空間との結合によるインピーダンスを表現する回路である。空間との結合の等価回路ＡＮＴｓは、キャパシタＣｓと、基準インピーダンスＲｓと、インダクタＬｓから構成される。
【０１０７】
入出力端子１１４、１２４は、シリーズインダクタＬserとシリーズキャパシタＣserとの直列回路の一端に接続される。また、シリーズインダクタＬserとシリーズキャパシタＣserとの直列回路の他端には、アンテナ素子１１１、１２１の等価回路ＡＮＴを構成するインダクタＬ1antの一端が接続される。インダクタＬ1antの他端には、キャパシタＣantの一端とインダクタＬ2antの一端が接続される。インダクタＬ2antの他端は、シャントインダクタＬshの一端に接続される。また、キャパシタＣantの他端とシャントインダクタＬshの他端は、接続点１２７に接続される。
【０１０８】
空間との結合の等価回路ＡＮＴｓのキャパシタＣｓの一端は、インダクタＬ2antの他端とシャントインダクタＬshの一端とに接続される。また、キャパシタＣｓの他端は、インダクタＬｓの一端と基準インピーダンスＲｓの一端とに接続される。インダクタＬｓの他端と基準インピーダンスＲｓの他端は、接続点１２７に接続される。
【０１０９】
図１８に示した複数周波円偏波アンテナの基本構造は、図１９に示したような等価回路を有する各複数周波アンテナ１１０、１２０が接続点１２７で相互に接続されることにより構成される。
【０１１０】
そして、図１８、図１９に示した複数周波円偏波アンテナの基本構造に基づいて、図１５、図１６に示したようなアンテナパターンを構成し、入出力端子１１４、１２４に所定の信号を供給（給電）することにより、複数の共振周波数で動作する円偏波アンテナを実現することができる。
【０１１１】
すなわち、本実施形態に係るアンテナ部６０は、基板装置部２０の、図１５、図１６の紙面表面側に、上層アンテナパターン６１〜６３及び下層アンテナパターン６５、６６の２層からなるアンテナ体が４組設けられ、各アンテナ体が例えば９０°の角度を有して十字状（すなわち、各アンテナ体が垂直方向）に配置されている。そして、図１５に示すように、９０°の角度を有して隣接する２組のアンテナ体、すなわち、図面上側と図面右側に配置されたアンテナ体、及び、図面下側と図面左側に配置されたアンテナ体を、各々１グループとして、各グループ内のアンテナ体のアンテナパターン６３同士が個別の接続端子部６４を介して電気的に接続されている。また、図１６に示すように、４組のアンテナ体の各下層アンテナパターン６６同士が接続点６６ｃに共通に接続されている。ここで、上述したように、各接続端子部６４は、図１８に示した入出力端子１１４又は１２４に対応し、接続点６６ｃは、図１８に示した接続点１２７に対応する。
【０１１２】
このような構成を有するアンテナ部６０の各接続端子部６４は、図１７に示すように、絶縁層２５ａを厚さ方向に貫通するビア６４ｖ、絶縁層２２ａの図面上面側に設けられた配線層２４ａ、２個の半導体装置３０の間の領域（図面略中央部）に設けられ、コア基板２１を厚さ方向に貫通する貫通電極２３、絶縁層２２ｂの図面下面側に設けられた配線層２４ｂ、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂを介して、コア基板２１に埋め込まれた半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。また、アンテナ部６０の下層アンテナパターン６６は、図１７に示すように、絶縁層２２ａの図面上面側に設けられた配線層２４ａ、図面左側の半導体装置３０の左側の領域（図面左方）に設けられ、コア基板２１を厚さ方向に貫通する貫通電極２３、絶縁層２２ｂの図面下面側に設けられた配線層２４ｂ、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂを介して、半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。ここで、ランド３５ｂは、配線層３５の他端部であって、この配線層３５を介して、半導体基板３１の、図面下面側に設けられた接続パッド３２（図示を省略；図３参照）に接続されている。各接続端子部６４に接続された接続パッド３２は、アンテナ部６０に所定の信号を供給する給電端子として機能する。また、下層アンテナパターン６６に接続された接続パッド３２は、所定の基準電位（接地電位；ＲＦ ＧＮＤ）に接続されている。なお、各アンテナ体の接地は、絶縁層２２ａの図面上面側に設けられた配線層２４ａにより共有接続されているものであってもよい。これらはアンテナの動作原理が不平衡型であるか、平衡型であるかによって適切に設計される。
【０１１３】
図２０は、本実施形態に適用される複数周波円偏波アンテナにおける送受信動作時の配線状態を示す概念図である。
上述した複数周波円偏波アンテナからなるアンテナ部６０は、半導体装置３０に設けられた集積回路を無線信号制御回路として、送信時においては、図２０（ａ）に示すように、無線信号制御回路（半導体装置３０）内の信号源７０から、一対の接続端子部６４に対して所定の信号を供給する。この信号をアンテナ内部で電波合成して、例えば位相差±π／２を発生させることにより円偏波が放射される。なお、このような一対の接続端子部６４への信号供給により所定の位相差を発生させるために、図１９に示した等価回路において、シャントインダクタＬsh、シリーズキャパシタＣser、シリーズインダクタＬser等の集中定数コンポーネントの値が適切に調整されている。
【０１１４】
一方、アンテナ部６０の受信時においては、図２０（ｂ）に示すように、受信した円偏波を電気信号に変換して、一対の接続端子部６４から無線信号制御回路（半導体装置３０）内の増幅部８０へ伝送されて、所定の信号処理が実行される。
【０１１５】
このように、本実施形態に係る半導体装置内蔵基板モジュール１０においても、上述した第１の実施形態と同様に、ウエハレベルＣＳＰ型の半導体装置３０が内蔵された基板装置部２０に、機能部であるアンテナ部６０が、積層配線と同等の構造により一体的に設けられた構成を有している。したがって、特定の機能部（アンテナ部６０）を備えた半導体装置内蔵基板モジュール１０を、一部品として提供することができるので、装置規模を小型化して実装スペースを小さくすることができるとともに、半導体装置３０を内蔵した基板装置部２０とアンテナ部６０とを、導線等を用いて接続する必要がない。
【０１１６】
特に、本実施形態においては、機能部として複数周波円偏波アンテナからなるアンテナ部６０を備えることにより、次のような効果が得られる。すなわち、近年、携帯電話や無線ＬＡＮ、ＧＰＳ等の様々な無線通信システムが普及しているが、各無線通信システムごとに使用する周波数帯域に違いがあるため、複数の通信システムを利用するためには、複数の周波数帯域の無線信号を送受信する機能を備える必要がある。一般に、複数周波数の無線信号を送受信するためには、単周波用アンテナを複数使用するか、あるいは、複数の周波数に対応する複数周波アンテナを使用する必要がある。この場合、単周波用アンテナを複数個用いるよりも、複数周波アンテナを用いる方が、アンテナの小型化や構造の簡易化、低コスト化という観点において極めて有利である。本実施形態に示したような複数周波円偏波アンテナは、携帯電話や無線ＬＡＮやＧＰＳ、チューナー等、様々な無線回路モジュールに用いることができるので、これらを１台の電子機器に搭載した場合であっても、機器の小型化、高集積化及び部品実装、配線、工程の簡略化や効率化を図ることができる。
【０１１７】
また、本実施形態においても、基板装置部２０に内蔵されるウエハレベルＣＳＰ型の半導体装置３０が、集積回路の接続パッド３２と、外部接続に用いられるランド３５ｂとの間に、任意の配線パターンを有する配線層３５を設けた構成を有しているので、コア基板２１に積層する積層配線（絶縁層及び配線層）の層数を削減することができ、製造工程を簡略化又は効率化することができる。なお、この作用効果については、後述する比較検証において詳しく説明する。
【０１１８】
図２１は、第２の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略断面図である。ここでは、説明を簡略化するため、アンテナ部６０と、１個の半導体装置３０と、これらを接続するための配線層やビアのみを示し、図１７に示したような貫通電極２３、半田ボール２８、コンデンサ４０、これらに接続される配線層やビア等の図示を省略した。なお、図１７に示した断面構造と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
【０１１９】
上述した第２の実施形態においては、図１７に示したように、コア基板２１の図面上面側に機能層であるアンテナ部６０が設けられ、図面下面側に外部接続用の半田ボール２８が設けられた構成において、半導体装置３０がフェースダウン型の埋め込み構造を有している場合について説明した。本発明はこれに限定されるものではなく、例えば図２１に示すように、半導体装置３０がフェースアップ型の埋め込み構造を有しているものであってもよい。この場合、アンテナ部６０は、図２１に示すように、絶縁層２２ａの図面上面側に設けられた配線層２４ａ、及び、当該絶縁層２２ａを厚さ方向に貫通するビア２４ｖａにより、コア基板２１に埋め込まれた半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。
【０１２０】
なお、本実施形態においては、図１５〜図１７に示したように、機能部であるアンテナ部６０が、絶縁層２５ａを介して上層アンテナパターン６１〜６３と下層アンテナパターン６５、６６備えた２層構造を有する場合について説明した。本発明はこれに限定されるものではなく、例えばアンテナパターンが１層のみ設けられたものであってもよいし、３層以上の複数のアンテナパターンを有するものであってもよい。
【０１２１】
（半導体装置内蔵基板モジュールの製造方法）
次に、本実施形態に係る半導体装置内蔵基板モジュールの製造方法について説明する。なお、上述した第１の実施形態と同等の製造方法については、その説明を簡略化する。
図２２〜図２５は、本実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図である。ここでは、図１７に示した断面構造を有する半導体装置内蔵基板モジュールについて製造方法を説明する。
【０１２２】
上述した半導体装置内蔵基板モジュール１０の製造方法は、まず、第１の実施形態において図５〜図８に示したような製造方法により、集合基板状態のコア基板２１ｗの各開口部２１ｈｗに、ウエハレベルＣＳＰ型の半導体装置３０と例えばチップ型のコンデンサ４０が埋め込まれ、その図面上面側に絶縁層２２ｂ及び金属導電層２４ｗｂが順次積層され、また、図面下面側に絶縁層２２ａ及び金属導電層２４ｗａが順次積層された構成が得られる（図８（ｃ）参照）。ここで、金属導電層２４ｗｂは、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂを介して、半導体装置３０の配線層３５（ランド３５ｂ）やコンデンサ４０の対向電極４１に電気的に接続される。また、コア基板２１ｗの図面上面側から下面側に貫通して、金属導電層２４ｗｂと２４ｗａを電気的に接続する貫通電極２３が、例えば特定の半導体装置３０を挟んで対向する位置（すなわち、図面右側の半導体装置３０の左右両側の位置）に設けられている。
【０１２３】
次いで、コア基板２１ｗの図面上面側に形成された金属導電層２４ｗａを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２２（ａ）に示すように、絶縁層２２ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２４ｖｂに接続された配線層２４ｂを形成する。また、コア基板２１ｗの図面下面側に形成された金属導電層２４ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２２（ａ）に示すように、絶縁層２２ａの図面下面側に所定の配線パターンを有する配線層２４ａ、及び、所定の平面形状を有する下層アンテナパターン６５、６６を形成する。ここで、絶縁層２２ｂの図面上面に形成された配線層２４ｂと、絶縁層２２ａの図面下面に形成された配線層２４ａは、各々、上述した貫通電極２３の上端及び下端に接続するように形成されることにより、相互に電気的に接続される。このように、絶縁層２２ｂの図面上面側に形成される配線層２４ｂと、絶縁層２２ａの図面下面側に形成される配線層２４ａ及び下層アンテナパターン６５、６６は、同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【０１２４】
次いで、図２２（ｂ）に示すように、配線層２４ｂが形成された絶縁層２２ｂの図面上面を覆うように、プリプレグからなる絶縁層２５ｂ及び銅箔等からなる金属導電層２６ｗｂを積層する（図中下向き矢印参照）。また、配線層２４ａ及び下層アンテナパターン６５、６６が形成された絶縁層２２ａの図面下面を覆うように、プリプレグからなる絶縁層２５ａ及び銅箔等からなる金属導電層２６ｗａを積層する（図中上向き矢印参照）。次いで、図２３（ａ）に示すように。絶縁層２５ａ、２５ｂ及び金属導電層２６ｗａ、２６ｗｂを積層したコア基板２１ｗを熱プレス（加熱加圧）することにより、各層を接合させるとともに硬化させる。
【０１２５】
次いで、図２３（ｂ）に示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板２１ｗの図面上面側の金属導電層２６ｗｂ及び絶縁層２５ｂに穴あけ加工を行い、金属導電層２６ｗｂ及び絶縁層２５ｂにビア開口部２５ｈｂを形成する。また、コア基板２１ｗの図面下面側においても、金属導電層２６ｗａ及び絶縁層２５ａに穴あけ加工を行い、金属導電層２６ｗａ及び絶縁層２５ａにビア開口部２５ｈａを形成する。ここで、ビア開口部２５ｈａ及び２５ｈｂの形成位置は、コア基板２１ｗを図面上面側又は下面側から平面視して、配線層２４ａ、２４ｂの配線パターン、又は、ビア２４ｖｂの形成領域、及び、下層アンテナパターン６５、６６に整合するように設定される。これにより、ビア開口部２５ｈａ、２５ｈｂ内に、配線層２４ａ、２４ｂ、又は、ビア２４ｖｂ、及び、下層アンテナパターン６５、６６が露出する。
【０１２６】
なお、本実施形態においても、上述した第１の実施形態と同様に、上述したビア開口部２２ｈｂ、及び、今回のビア開口部２５ｈａ、２５ｈｂの形成位置は、半導体装置３０の配線層３５のランド３５ｂやコンデンサ４０の対向電極４１、ビア２４ｖｂ、貫通電極２３の形成領域に整合するように設定することが好ましい。これにより、レーザビア形成法による穴あけ加工時に、膜厚の厚い層上に穴あけ加工が行われることにより、銅箔が焼き切れて消失する問題を防止することができる。
【０１２７】
次いで、ビア開口部２５ｈａ、２５ｈｂ内をデスミア処理して、配線層２４ａ、２４ｂ、及び、下層アンテナパターン６５、６６が露出するビア開口部２５ｈａ、２５ｈｂの内部をクリーニングする。その後、図２３（ｃ）に示すように、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキからなるビア６１ｖ、６２ｖ、６４ｖ、２６ｖｂを同時に形成する。具体的には、ビア６１ｖ、６２ｖ、６４ｖ、２６ｖｂの形成方法は、まず、少なくともビア開口部２５ｈａ、２５ｈｂを含む金属導電層２６ｗａの下面側全域及び金属導電層２６ｗｂの上面側全域に銅の無電解メッキを行うことにより、ビア開口部２５ｈａ、２５ｈｂの内壁及び配線層２４ａの下面、下層アンテナパターン６５、６６の下面、配線層２４ｂの上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキを成長させてビア６１ｖ、６２ｖ、６４ｖ、２６ｖｂを同時に形成する。ここで、ビア２６ｖｂは、コア基板２１ｗの図面上面側の金属導電層２６ｗｂに電気的に接続されるように形成され、ビア６１ｖ、６２ｖ、６４ｖは、コア基板２１ｗの図面下面側の金属導電層２６ｗａに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２６ｗａ又は２６ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。
【０１２８】
次いで、コア基板２１ｗの図面上面側に形成された金属導電層２６ｗｂを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２４（ａ）に示すように、絶縁層２５ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２６ｖｂに接続された配線層２６ｂを形成する。また、コア基板２１ｗの図面下面側に形成された金属導電層２６ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２４（ａ）に示すように、絶縁層２５ａの図面下面側に、図１５に示したような所定の平面形状を有し、かつ、ビア６１ｖ、６２ｖに接続された上層アンテナパターン６１、並びに、図１５に示したような所定の平面形状を有し、かつ、ビア６４ｖに接続された上層アンテナパターン６２、６３及び接続端子部６４を形成する。この絶縁層２５ａの図面下面側に形成された上層アンテナパターン６１〜６３、及び、上述した絶縁層２２ａの図面下面側に形成された下層アンテナパターン６５、６６、並びに、絶縁層２５ａを貫通するように形成されたビア６１ｖ、６２ｖによりアンテナ部６０が構成される。アンテナ部６０は、接続端子部６４がビア６４ｖを介して、絶縁層２２ａの下面側に形成された配線層２４ａに接続されることにより、上述した貫通電極２３及び配線層２４ｂを介して半導体装置３０の配線層３５（ランド３５ｂ）に電気的に接続される。このように、コア基板２１ｗの図面下面側に形成される上層アンテナパターン６１〜６３及び接続端子部６４は、コア基板２１ｗの図面上面側に形成される配線層２６ｂと同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【０１２９】
次いで、図２４（ｂ）に示すように、コア基板２１ｗの図面上面側の、配線層２６ｂ及びビア２６ｖｂが形成された絶縁層２５ｂを覆うように、熱硬化性のエポキシ樹脂等からなるソルダーレジストが保護絶縁膜２７ｂとして形成される。ここで、保護絶縁膜２７ｂには、配線層２６ｂ及びビア２６ｖｂが露出する開口部２７ｈｂが形成される。また、コア基板２１ｗの図面下面側にも、図２４（ｂ）に示すように、アンテナパターン６１〜６３及び接続端子部６４が形成された絶縁層２５ａを覆うように、保護絶縁膜２７ａが形成される。
【０１３０】
次いで、図２５（ａ）に示すように、コア基板２１ｗの図面上面側の保護絶縁膜２７ｂに形成された開口部２７ｈｂを介して、配線層２６ｂ又はビア２６ｖｂに接続されるように外部接続用の半田ボール２８が形成される。次いで、図２５（ｂ）に示すように、コア基板２１ｗを、基板モジュール形成領域ごとにダイシングストリート２９に沿って切断して個片化することにより、図１５〜図１７に示した半導体装置内蔵基板モジュール１０が複数個得られる。
【０１３１】
このような半導体装置内蔵基板モジュール１０の製造方法においても、機能部であるアンテナ部６０の下層アンテナパターン６５、６６、及び、上層アンテナパターン６１〜６３、接続端子部６４、ビア６１ｖ、６２ｖ、６４ｖを、基板装置部２０の積層配線層を形成する際の製造プロセスを用いて、基板装置部２０と一体的に形成することができる。特に、アンテナ部６０の一部の構成について、その製造プロセスを共通化することができるので、製造プロセスを簡略化又は省略することができ、製造コストを抑制しつつ、機能部が基板装置部に一体的に形成された半導体装置内蔵基板モジュールを実現することができる。
【０１３２】
（比較検証）
次に、本実施形態に係る半導体装置内蔵基板モジュールの作用効果について、比較対象となる構成例を示して具体的に説明する。ここでは、まず、半導体装置が埋め込まれたコア基板とアンテナ部とが別個の部品として構成されている場合（以下、「比較例２」と記す）について検証し、その後、ＣＳＰ型又はベアチップの半導体装置を埋め込んだコア基板にアンテナ部を一体的に形成した場合（以下、「比較例３」と記す）について検証する。
【０１３３】
まず、比較例２について説明する。
図２６は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例２）を示す概略構成図である。図２６（ａ）は、比較例２に係る機能部の概略平面図であり、図２６（ｂ）は、比較例２に係る機能部の概略断面図である。ここで、図２６（ｂ）は、図２６（ａ）に示した平面図におけるＸＸVIＢ−ＸＸVIＢ線（本明細書においては図２６中に示したローマ数字の「２６」に対応する記号として便宜的に「ＸＸVI」を用いる。）に沿った断面を示す図である。ここで、上述した第１の実施形態に示した比較例１と同等の構成については、同一又は同等の符号を付して示す。なお、比較例２に係る基板装置部については、上述した比較例１の構成と同等であるので、図１４を適宜参照する。
【０１３４】
比較例２に係る半導体装置内蔵基板モジュールは、図２６に示すように、機能部であるアンテナ部６０ｐと、図１４に示したように、半導体装置３０ｐ又は３０ｑが内蔵された基板装置部２０ｐとが、別個の部品から構成されているものとする。
【０１３５】
アンテナ部６０ｐは、例えば図２６（ａ）、（ｂ）に示すように、上層アンテナパターン６１ｐ〜６３ｐと、下層アンテナパターン６５ｐ、６６ｐと、接続端子部６４ｐと、基板貫通電極６１ｑ、６２ｑを有している。上層アンテナパターン６１ｐ〜６３ｐ及び接続端子部６４ｐは、プリント基板２１１の、図２６（ａ）の紙面表面側、又は、図２６（ｂ）の上面側に設けられ、上述した実施形態と同等の所定の平面形状を有している。また、下層アンテナパターン６５ｐ、６６ｐは、プリント基板２１１の、図２６（ａ）の紙面裏面側、又は、図２６（ｂ）の下面側に設けられ、上述した実施形態と同等の所定の平面形状を有している。ここで、上層アンテナパターン６１ｐ〜６３ｐ及び下層アンテナパターン６５ｐ、６６ｐからなる各アンテナ体に接続された接続端子部６４ｐは、外部接続端子として適用される。上層アンテナパターン６１ｐは、基板貫通電極６１ｑを介して、下層アンテナパターン６６ｐに接続されている。また、上層アンテナパターン６２ｐは、基板貫通電極６２ｑを介して、下層アンテナパターン６５ｐに接続されている。
【０１３６】
基板装置部２０ｐは、図１４（ａ）、（ｂ）に示したように、コア基板２１ｐに、ＣＳＰ型あるいはベアチップの半導体装置３０ｐ、又は、ウエハレベルＣＳＰ型の半導体装置３０ｑが埋め込まれ、当該コア基板２１ｐの図面下面側には、積層配線部２２ｐ及び半田ボール２８ｐが設けられている。また、コア基板２１ｐの図面上面側には、半導体装置３０ｐ、３０ｑを封止するための絶縁層２３ｐが設けられている。
【０１３７】
そして、比較例２においては、図２６に示したアンテナ部６０ｐの接続端子部６４ｐと、図１４に示した基板装置部２０ｐの半導体装置３０ｐ、３０ｑとが、図示を省略した導線や配線層を介して電気的に接続される。これにより、例えば複数周波通信システムのアンテナ部６０ｐと、制御回路である半導体装置３０ｐ、３０ｑとが接続された構成が得られる。
【０１３８】
このような比較例２においても、上述した比較例１と同様に、アンテナ部６０ｐと基板装置部２０ｐとが別部品として提供され、これらを導線や配線層を介して接続した構成を有しているため、これらの部品を電子機器に搭載する際に、当該部品の大きさに対応した実装スペースを必要とするという問題を有している。そのため、比較例２においても、携帯型の情報端末機器等の電子機器における小型化や高集積化の妨げになるという問題を有している。また、これらの部品を電子機器に実装する際に、導線や配線層により相互に接続する必要があるため、製造工程が煩雑になるという問題も有している。
【０１３９】
特に、従来、円偏波アンテナとしては、誘電率の高いセラミックスを用いたパッチアンテナが広く使われているが、プリント基板にパターニングして形成されるアンテナに比較して重量が大きく、また、製造方法も複雑で、薄型化が困難なうえ、製品コストが高価であるといった問題を有していた。そのため、小型化や高機能化が強く求められている携帯型の情報端末機器（電子機器）に搭載するには、適切なアンテナとは言えなかった。
【０１４０】
これに対して、本実施形態に係る半導体装置内蔵基板モジュール１０においては、アンテナ部６０がコア基板２１に設けられた積層配線と同様の構造により形成され、当該アンテナ部６０と基板装置部２０とが一体的に形成された構成を有している。これにより、機能部（アンテナ部６０）を備えた半導体装置内蔵基板モジュールを一部品として提供することができる。したがって、本実施形態に係る半導体装置内蔵基板モジュール１０を電子機器に搭載する場合であっても、その実装スペースを小さくして、電子機器の小型化や高集積化に寄与することができる。また、本実施形態においては、比較例２の場合に比較して、アンテナ部６０と基板装置部２０を導線や配線層を介して接続する工程が不要になるので、製造方法を簡略化することができる。
【０１４１】
次に、比較例３について説明する。
図２７は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる構成例（比較例３）を示す概略構成図である。図２７（ａ）は、比較例３に係る半導体装置内蔵基板モジュールを平面視した場合の全層透視図であり、図２７（ｂ）は、比較例３に係る半導体装置内蔵基板モジュールにおける積層配線の接続構造を示す概略断面図である。ここで、比較例３に適用される半導体装置については、図２１と同様に、フェースアップ型の埋め込み構造を有している場合を示す。なお、図２７（ｂ）は、図示の都合上、図２７（ａ）に示した半導体装置内蔵基板モジュールの平面図における、任意の箇所の積層配線の接続構造を示す概念図であって、特定の切断線に沿った実際の断面を示す図ではない。また、説明を簡略化するため、図２１と同様に、基板装置部に設けられる貫通電極や半田ボール、コンデンサ、これらに接続される配線層やビア等の図示を省略した。図２７において、配線層Ｌ１ｐは図２６に示したアンテナ部の上層アンテナパターン６１ｐ〜６３ｐ、接続端子部６４ｐに対応し、配線層Ｌ２ｐは下層アンテナパターン６５ｐ、６６ｐに対応し、ビアＶ１ｐは基板貫通電極６１ｑ、６２ｑに対応する。
【０１４２】
図２８は、比較例３に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。図２８（ａ）は配線層Ｌ１ｐの平面図であり、図２８（ｂ）はビアＶ１ｐの平面図であり、図２８（ｃ）は配線層Ｌ２ｐの平面図であり、図２８（ｄ）はビアＶ２ｐの平面図であり、図２８（ｅ）は配線層Ｌ３ｐの平面図であり、図２８（ｆ）はビアＶ３ｐの平面図であり、図２８（ｇ）は半導体装置３０ｐの端子パッドＬ４ｐの平面図である。ここで、上述した比較例２と同等の構成については、同一又は同等の符号を付して、又は、対応関係を明示して説明する。
【０１４３】
図２９は、本実施形態に係る半導体装置内蔵基板モジュールを比較例３に対比させた概略構成図である。図２９（ａ）は、本実施形態に係る半導体装置内蔵基板モジュールを平面視した場合の全層透視図であり、図２９（ｂ）は、本実施形態に係る半導体装置内蔵基板モジュールにおける積層配線の接続構造を示す概略断面図である。ここで、図２９（ｂ）は、図示の都合上、図２９（ａ）に示した半導体装置内蔵基板モジュールの平面図における、任意の箇所の積層配線の接続構造を示す概念図であって、特定の切断線に沿った実際の断面を示す図ではない。また、図２９において、配線層Ｌ１は図１５、図１６、図２１に示したアンテナ部の上層アンテナパターン６１〜６３、接続端子部６４に対応し、配線層Ｌ２は下層アンテナパターン６５、６６に対応し、ビアＶ１はビア６１ｖ、６２ｖ、６４ｖに対応し、ビアＶ２はビア２４ｖａに対応する。
【０１４４】
図３０は、本実施形態に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。図３０（ａ）は配線層Ｌ１の平面図であり、図３０（ｂ）はビアＶ１の平面図であり、図３０（ｃ）は配線層Ｌ２の平面図であり、図３０（ｄ）はビアＶ２の平面図であり、図３０（ｅ）は半導体装置３０の上面側に露出する配線層３５のランド３５ｂの平面図であり、図３０（ｆ）は半導体装置３０の配線層３５及び接続パッド３２の平面図である。
【０１４５】
上述した実施形態に係る半導体装置内蔵基板モジュール１０の比較例３は、図２７に示すように、機能部であるアンテナ部６０ｐと、ＣＳＰ型又はベアチップの半導体装置３０ｐが内蔵された基板装置部２０ｐとが、一体的に構成されているものとする。
【０１４６】
アンテナ部６０ｐは、例えば図２７（ａ）、（ｂ）に示すように、コア基板２１ｐの、図２７（ａ）の紙面表面側、又は、図２７（ｂ）の図面上面側の積層配線部２２ｐに設けられている。アンテナ部６０ｐは、上層アンテナパターン６１ｐ〜６３ｐ、接続端子部６４ｐに相当する配線層Ｌ１ｐと、下層アンテナパターン６５ｐ、６６ｐに相当する配線層Ｌ２ｐと、積層配線部２２ｐを構成する絶縁層２２ｐ−１を厚さ方向に貫通して配線層Ｌ１ｐと配線層Ｌ２ｐを電気的に接続する、基板貫通電極６１ｑ、６２ｑに相当するビアＶ１ｐを有している。すなわち、アンテナ部６０ｐは、図２８（ａ）〜（ｃ）に示すように、配線層Ｌ１ｐと、絶縁層２２ｐ−１に設けられたビアＶ１ｐと、配線層Ｌ２ｐとから構成されている。
【０１４７】
基板装置部２０ｐは、例えば図２７（ｂ）に示すように、コア基板２１ｐにＣＳＰ型又はベアチップの半導体装置３０ｐが埋め込まれ、当該コア基板２１ｐの図面上面側には、積層配線部２２ｐが設けられている。積層配線部２２ｐには、上述したアンテナ部６０ｐに加え、図２８（ｄ）〜（ｇ）に示すように、絶縁層２２ｐ−２に設けられたビアＶ２ｐと、配線層Ｌ３ｐと、絶縁層２２ｐ−３に設けられたビアＶ３ｐが設けられている。また、コア基板２１ｐの、図２７（ｂ）の図面下面側には、半導体装置３０ｐを封止するための絶縁層２３ｐが設けられている。
【０１４８】
そして、比較例３においては、図２７（ａ）、（ｂ）に示すように、アンテナ部６０ｐの配線層Ｌ２ｐが、絶縁層２２ｐ−２を厚さ方向に貫通するビアＶ２ｐ、配線層Ｌ３ｐ、絶縁層２２ｐ−３を厚さ方向に貫通するビアＶ３ｐを介して、コア基板２１ｐに埋め込まれた半導体装置３０ｐの接続パッド３２ｐに電気的に接続されている。すなわち、比較例３においては、図２７及び図２８に示すように、コア基板２１ｐ上に、少なくとも３層の配線層Ｌ１ｐ、Ｌ２ｐ、Ｌ３ｐ、及び、これらと半導体装置３０ｐを電気的に接続するビアＶ１ｐ、Ｖ２ｐ、Ｖ３ｐが設けられた絶縁層２２ｐ−１、２２ｐ−２、２２ｐ−３を有している。これにより、例えば複数周波通信システムのアンテナ部６０ｐと、制御回路である半導体装置３０ｐとが接続された、一部品からなる半導体装置内蔵基板モジュールが得られる。
【０１４９】
このような比較例３においては、図２７に示したようなＣＳＰ型又はベアチップの半導体装置３０ｐがコア基板２１ｐに埋め込まれているため、コア基板２１ｐ上に形成される積層配線の層数（ここでは、３層）が増加して、製造工程が煩雑になるという問題を有している。また、コア基板２１ｐ上への積層配線の層数が増加すると、コア基板２１ｐへの熱プレス工程（加熱加圧処理）の回数が増加して、コア基板２１ｐに埋め込まれた半導体装置３０ｐが加熱加圧処理により損傷を受ける場合があり、製造歩留まりが悪化するという問題を有している。
【０１５０】
これに対して、本実施形態に係る半導体装置内蔵基板モジュール１０においては、図２９（ａ）、（ｂ）に示すように、基板装置部２０のコア基板２１にウエハレベルＣＳＰ型の半導体装置３０が埋め込まれ、当該コア基板２１の、図２９（ａ）の紙面表面側、又は、図２９（ｂ）の図面上面側にアンテナ部６０が設けられている。
【０１５１】
アンテナ部６０は、上層アンテナパターン６１〜６３、接続端子部６４に相当する配線層Ｌ１と、下層アンテナパターン６５、６６に相当する配線層Ｌ２と、絶縁層２５ａを厚さ方向に貫通して配線層Ｌ１と配線層Ｌ２を電気的に接続する、ビア６１ｖ、６２ｖ、６４ｖに相当するビアＶ１を有している。すなわち、アンテナ部６０は、図３０（ａ）〜（ｃ）に示すように、配線層Ｌ１と、絶縁層２５ａに設けられたビアＶ１と、配線層Ｌ２とから構成されている。
【０１５２】
そして、本実施形態においては、図２９（ａ）、（ｂ）及び図３０（ｄ）〜（ｆ）に示すように、アンテナ部６０の配線層Ｌ２が、コア基板２１の、図２９（ｂ）の図面上面側に設けられた絶縁層２２ａを厚さ方向に貫通する、ビア２４ｖａに相当するビアＶ２を介して、コア基板２１に埋め込まれた半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。また、ランド３５ｂは、半導体装置３０本体内に設けられた配線層３５の他端部であって、この配線層３５を介して、半導体基板３１に設けられた接続パッド３２に電気的に接続されている。すなわち、本実施形態においては、図２９及び図３０に示すように、コア基板２１上に２層の配線層Ｌ１、Ｌ２、及び、これらと半導体装置３０を電気的に接続するビアＶ１、Ｖ２が設けられた絶縁層２２ａ、２５ａを有している。
【０１５３】
このように、本実施形態においては、半導体基板３１上に任意の配線パターンを有する配線層３５が設けられたウエハレベルＣＳＰ型の半導体装置３０が、コア基板２１に埋め込まれていることにより、半導体基板３１上に少なくとも１層分の配線層を設けることができる。具体的には、比較例３においてコア基板２１ｐ上に形成される積層配線の一部、すなわち、アンテナ部６０ｐの配線層Ｌ２ｐと半導体装置３０ｐとを接続する配線層Ｌ３ｐ及びビアＶ３ｐを、ウエハレベルＣＳＰ型の半導体装置３０本体内に備えることができる。したがって、本実施形態によれば、図２７、図２８に示したようなＣＳＰ型又はベアチップの半導体装置３０ｐがコア基板２１ｐに埋め込まれた比較例３に比較して、コア基板２１上に形成される積層配線の層数（ここでは、２層）を実質的に削減することができるので、製造工程を簡略化又は省略することができる。加えて、このように、積層配線の層数を削減することにより、コア基板２１への熱プレス工程（加熱加圧処理）の回数を減らすことができ、コア基板２１に埋め込まれた半導体装置３０が加熱加圧処理により損傷を受けることを抑制することができ、製造歩留まりを改善することができる。
【０１５４】
なお、上述した各実施形態においては、基板装置部２０に一体的に設けられる機能部として、コイル部５０又はアンテナ部６０を適用した場合について説明した。ここで、これらの機能部は、上述したように、例えば非接触給電システムのコイル部や複数周波通信システムのアンテナ部として適用されるが、システムの動作時に電磁波を発生するため、基板装置部に内蔵された半導体装置に形成された集積回路（制御回路）の動作に影響を与える場合がある。そのため、このような場合には、例えば、コイル部５０又はアンテナ部６０と半導体装置３０との間の絶縁層２２ａを構成するプリプレグに磁性体粉末をを混入させたものを適用することにより、電磁波による影響を抑制することができる。また、他の構成としては、例えば、コイル部５０又はアンテナ部６０と半導体装置３０との間に、電磁シールドとなる、接地された導電層を設けるものであってもよい。なお、この導電層（電磁シールド層）についても、上述した各実施形態に示したように、他の配線層と同等の製造方法を適用して形成することができる。
【０１５５】
また、上述した各実施形態においては、機能部の一例として、コイル部５０又はアンテナ部６０を適用した場合について説明した。本発明はこれに限定されるものではなく、上述したように、他の配線層と同等の製造方法を適用して同時に形成することができる配線層や導電層を有するものであれば、他の素子や回路等を機能部として適用するものであってもよい。
【０１５６】
以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
【０１５７】
（付記）
請求項１に記載の発明は、
貫通する開口部が設けられた絶縁性基板と、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有し、前記絶縁性基板の前記開口部内に埋め込まれた半導体装置と、
所定の回路パターンを有し、前記絶縁性基板の一面側に設けられた特定の機能を有する機能部と、
を備え、
前記内部配線層と前記機能部とは電気的に接続されていることを特徴とする半導体装置内蔵基板モジュールである。
【０１５８】
請求項２に記載の発明は、
前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに設けられた貫通電極と、
前記貫通電極を介して、前記第１の配線層に接続されるように、前記絶縁性基板の他面側に設けられた第２の配線層と、
をさらに備えることを特徴とする請求項１記載の半導体装置内蔵基板モジュールである。
【０１５９】
請求項３に記載の発明は、
少なくとも前記第２の配線層を介して、前記半導体装置の前記内部配線層に接続されるように、前記絶縁性基板の前記他面側に設けられた外部接続用端子をさらに備えることを特徴とする請求項２記載の半導体装置内蔵基板モジュールである。
【０１６０】
請求項４に記載の発明は、
前記第１の配線層及び前記第２の配線層は、それぞれが複数の配線層を含み、前記第１の配線層及び前記第２の配線層の各複数の配線層の間に絶縁層が介在するように設けられた、積層構造を有することを特徴とする請求項２又は３に記載の半導体装置内蔵基板モジュールである。
【０１６１】
請求項５に記載の発明は、
前記第１の配線層及び前記第２の配線層は、同数の前記配線層及び前記絶縁層を含む積層構造を有することを特徴とする請求項４記載の半導体装置内蔵基板モジュールである。
【０１６２】
請求項６に記載の発明は、
前記第１の配線層の一部が、前記機能部の前記回路パターンを構成することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置内蔵基板モジュールである。
【０１６３】
請求項７に記載の発明は、
前記機能部は、螺旋状に連続する前記回路パターンを有するコイルであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュールである。
【０１６４】
請求項８に記載の発明は、
前記機能部は、所定の通信システムに対応した前記回路パターンを有するアンテナであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュールである。
【０１６５】
請求項９に記載の発明は、
貫通する開口部が設けられた絶縁性基板を準備し、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込み、
前記絶縁性基板の一面側に、所定の回路パターンを有し、特定の機能を有する機能部を、前記内部配線層と電気的に接続するように形成することを特徴とする半導体装置内蔵基板モジュールの製造方法である。
【０１６６】
請求項１０に記載の発明は、
前記第１の配線層の形成に先立って、前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに貫通電極を形成し、
前記貫通電極の形成後に、前記絶縁性基板の前記一面側に、前記第１の配線層を形成し、同時に、前記絶縁性基板の他面側に、前記貫通電極を介して前記第１の配線層に接続する第２の配線層を形成することを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法である。
【０１６７】
請求項１１に記載の発明は、
前記第１の配線層及び前記第２の配線層は、
前記絶縁性基板の前記一面側を覆うように、第１の絶縁層及び第１の金属層を前記絶縁性基板側から順に設けるとともに、前記絶縁性基板の前記他面側を覆うように、第２の絶縁層及び第２の金属層を前記絶縁性基板側から順に設け、
前記第１の絶縁層を貫通する第１の開口部を設け、
前記第２の絶縁層を貫通する第２の開口部を設け、
電解メッキを行うことにより、前記第１の金属層に接続された第１のビアを前記絶縁性基板の前記一面側に形成し、同時に、前記第２の金属層に接続された第２のビアを前記絶縁性基板の前記他面側に形成することにより、
形成されることを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法である。
【０１６８】
請求項１２に記載の発明は、
前記第１及び第２の配線層の形成後に、前記絶縁性基板を切断して、前記半導体装置内蔵基板モジュールを個片化することを特徴とする請求項１０又は１１に記載の半導体装置内蔵基板モジュールの製造方法である。
【符号の説明】
【０１６９】
１０ 半導体装置内蔵基板モジュール
２０ 基板装置部
２１ コア基板
２２ａ、２２ｂ、２５ａ、２５ｂ 絶縁層
２３ 貫通電極
２４ａ、２４ｂ、２６ｂ 配線層
２４ｖａ、２４ｖｂ、２６ｖｂ ビア
２８ 半田ボール
３０ 半導体装置
３１ シリコン基板
３５ 配線層（内部配線層）
３６ オーバーコート膜
４０ コンデンサ
５０ コイル部
５１ コイルパターン
５２ 端子部
５２ｖ ビア
６０ アンテナ部
６１〜６３ 上層アンテナパターン
６１ｖ、６２ｖ、６４ｖ ビア
６４ 接続端子部
６５、６６ 下層アンテナパターン
【技術分野】
【０００１】
本発明は、特定の機能を備えた半導体装置内蔵基板モジュール、及び、該半導体装置内蔵基板モジュールの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機やスマートフォン、スレート型パソコン、ポータブルナビゲーション機器等の携帯型の情報端末機器の普及が著しい。このような情報端末機器においては、小型化や高機能化に対する市場の要望が高く、その要望に応えるため電子機器に搭載される半導体装置の高密度実装技術が重要な役割を担っている。
【０００３】
従来、高密度実装技術を適用した半導体装置の例としては、例えばＣＳＰ（Chip
Size Package；チップサイズパッケージ）型の半導体チップを、基板の一面側に直接搭載した構成や、一対のコア基板間に挟み込んだ構成、あるいは、コア基板に設けられた開口部（キャビティ）内に埋め込んだ構成等が知られている。このような構成を有する半導体装置においては、半導体チップに設けられた端子が、基板側に設けられた接続パッドや配線層、導線等を介して、所望の機能回路や機能部品に接続されている。ここで、機能回路又は機能部品とは、例えば電源供給回路や、非接触給電システム（又は、ワイヤレス充電システム）に適用される受電用コイル、携帯電話や無線ＬＡＮ（Local Area Network；ローカルエリアネットワーク）、ＧＰＳ（Global Positioning System；グローバル・ポジショニング・システム）等の無線通信システムに適用されるアンテナ等の、特定の機能を有する回路部や電子部品である。これらの機能回路や機能部品（以下、「機能部」と総称する）は、上述した基板に高密度実装された半導体チップに所定の電源電圧を供給したり、あるいは、当該半導体チップと信号を送受することにより動作が制御される。
上述したような半導体装置については、例えば特許文献１〜３に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３３２８８７号公報
【特許文献２】特開２００８−１３５７８１号公報
【特許文献３】特開２００８−０５３３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したような特定の機能を備えた半導体装置においては、半導体チップが搭載された基板と機能部が、独立した別個の基板モジュールや電子部品として構成されている。そのため、これらを搭載する情報端末機器においては、それぞれの部品を実装するためのスペースを必要とするため、情報端末機器の小型化や高集積化の妨げになるという問題を有していた。また、これらの部品を情報端末機器に実装する際には、例えば導線等により相互に接続する必要があるため、製造工程が煩雑になるという問題も有していた。
【０００６】
そこで、本発明は、上述した問題点に鑑み、特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置内蔵基板モジュールは、
貫通する開口部が設けられた絶縁性基板と、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有し、前記絶縁性基板の前記開口部内に埋め込まれた半導体装置と、
所定の回路パターンを有し、前記絶縁性基板の一面側に設けられた特定の機能を有する機能部と、
を備え、
前記内部配線層と前記機能部とは電気的に接続されていることを特徴とする。
【０００８】
本発明に係る半導体装置内蔵基板モジュールの製造方法は、
貫通する開口部が設けられた絶縁性基板を準備し、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込み、
前記絶縁性基板の一面側に、所定の回路パターンを有し、特定の機能を有する機能部を、前記内部配線層と電気的に接続するように形成することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、特定の機能を備えた半導体装置の高集積化及び小型化を図ることができるとともに、部品実装に係る製造工程の簡略化や効率化を図ることができる半導体装置内蔵基板モジュール、及び、その製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る半導体装置内蔵基板モジュールの第１の実施形態を示す概略平面図である。
【図２】第１の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。
【図３】本発明に係る半導体装置内蔵基板モジュールに適用される半導体装置の一例を示す概略構成図である。
【図４】第１の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略平面図である。
【図５】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その１）である。
【図６】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その２）である。
【図７】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その３）である。
【図８】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その４）である。
【図９】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その５）である。
【図１０】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その６）である。
【図１１】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その７）である。
【図１２】第１の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その８）である。
【図１３】第１の実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例１）を示す概略構成図である。
【図１４】比較例１に係る半導体装置内蔵基板モジュール（基板装置部）の一例を示す概略断面図である。
【図１５】本発明に係る半導体装置内蔵基板モジュールの第２の実施形態を示す概略平面図（その１）である。
【図１６】本発明に係る半導体装置内蔵基板モジュールの第２の実施形態を示す概略平面図（その２）である。
【図１７】第２の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。
【図１８】第２の実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波円偏波アンテナの基本構造を示す概略構成図である。
【図１９】第２の実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波アンテナの等価回路の一例を示す回路構成図である。
【図２０】第２の実施形態に適用される複数周波円偏波アンテナにおける送受信動作時の配線状態を示す概念図である。
【図２１】第２の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略断面図である。
【図２２】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その１）である。
【図２３】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その２）である。
【図２４】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その３）である。
【図２５】第２の実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図（その４）である。
【図２６】第２の実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例２）を示す概略構成図である。
【図２７】第２の実施形態に係る半導体装置内蔵基板モジュールの比較対象となる構成例（比較例３）を示す概略構成図である。
【図２８】比較例３に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。
【図２９】第２の実施形態に係る半導体装置内蔵基板モジュールを比較例３に対比させた概略構成図である。
【図３０】第２の実施形態に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る半導体装置内蔵基板モジュール及びその製造方法について、実施形態を示して詳しく説明する。
＜第１の実施形態＞
（半導体装置内蔵基板モジュール）
まず、本発明に係る半導体装置内蔵基板モジュールについて説明する。
【００１２】
図１は、本発明に係る半導体装置内蔵基板モジュールの第１の実施形態を示す概略平面図であり、図２は、第１の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。図２は、図１に示す半導体装置内蔵基板モジュールにおけるII−II線（本明細書においては図１中に示したローマ数字の「２」に対応する記号として便宜的に「II」を用いる。）に沿った断面を示す図である。ここでは、図示の都合上、図１の紙面表面側の最表層、又は、図２の上面側の最上層となる保護絶縁膜を省略して示す。また、図１において、図示を明瞭にするために、コイルパターン及び端子部に便宜的にハッチングを施した。
【００１３】
第１の実施形態に係る半導体装置内蔵基板モジュールは、概略、コア基板に半導体装置が埋め込まれた基板装置部と、所望の機能を実現するための回路パターンからなる機能部とが、一体的に形成されるとともに、相互に電気的に接続された構成を有している。ここで、本実施形態に係る半導体装置内蔵基板モジュールにおいては、基板装置部に内蔵される半導体装置として、ＣＳＰの一形態である、ウエハレベルＣＳＰ（又は、ウエハレベルパッケージ；ＷＬＰ）と呼ばれるパッケージ構造を有する半導体装置が適用される。また、本実施形態においては、機能部として、例えば非接触給電システム（又は、非接触充電システム）における送電又は受電回路に用いられるコイルパターンが適用される。
【００１４】
具体的には、例えば図１、図２に示すように、半導体装置内蔵基板モジュール１０は、矩形状のコア基板（絶縁性基板）２１に上記のパッケージ構造を有する半導体装置３０が内蔵された基板装置部２０と、当該基板装置部２０の、図１の紙面表面側、又は、図２の図面上面側（一面側）に一体的に設けられたコイル部５０とを備えている。そして、半導体装置３０とコイル部５０は、基板装置部２０に設けられた複数の配線層やビア、貫通電極を介して、電気的に接続されている。
【００１５】
（基板装置部）
基板装置部２０のコア基板２１には、複数の開口部（キャビティ）２１ｈが設けられ、各開口部２１ｈに半導体装置３０やチップ型のコンデンサ４０が埋め込まれている。ここで、コア基板２１の開口部２１ｈは、図２に示すように、コア基板２１をその厚さ方向に貫通するように、コア基板２１の、図面上面側から下面側（他面側）にかけて貫通する貫通孔である。また、本実施形態においては、コア基板２１に埋め込まれた半導体装置３０は、図１に示すように、その外形形状を規定する各辺が、矩形状のコア基板２１の外形形状を規定する、直交する２辺の方向に対して所定の方向、すなわち、直交する２辺に対して所定の角度（図１では例えば概ね４５°）を有するように配置されている。
【００１６】
なお、図１、図２においては、コア基板２１に２個の半導体装置３０が埋め込まれた構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、機能部を動作させるために必要な回路構成を備えた任意の数の半導体装置３０が埋め込まれているものであればよく、例えば、１個の半導体装置３０が埋め込まれた構成であってもよいし、３個以上の半導体装置３０が埋め込まれた構成であってもよい。また、本実施形態においては、コア基板２１に２個のチップ型のコンデンサ４０が埋め込まれた構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、上記のコンデンサ４０に加え、又は、コンデンサ４０に替えて、他のチップ型の電子部品、例えばチップ型の抵抗素子等が１又は複数個埋め込まれた構成であってもよい。
【００１７】
半導体装置３０については、詳しく後述するが、概略、図２の図面下面側に集積回路（図示を省略）が形成されたシリコンまたはＧａＡｓ等からなる半導体基板３１と、当該半導体基板３１の図面下面側に設けられ、集積回路に接続された配線層（内部配線層）３５と、半導体基板３１の下面側を被覆保護するオーバーコート膜３６と、を有している。また、チップ型のコンデンサ４０は、例えば一対の対向電極４１間に誘電体層４２が挟持された構成を有している。
【００１８】
これらの半導体装置３０やコンデンサ４０の厚さ方向（図２の上下方向）の寸法は、コア基板２１の厚さ方向の寸法と略同一になるように設定されている。すなわち、コア基板２１の開口部２１ｈに半導体装置３０やコンデンサ４０を埋め込んだ状態で、コア基板２１の図面上面及び下面と、半導体装置３０やコンデンサ４０の図面上面及び下面が略面一となるように設定されている。
【００１９】
コア基板２１は、例えばガラス繊維にエポキシ樹脂等を含浸させたシート状の絶縁材料からなるプリプレグと呼ばれる部材が適用される。図２に示すように、コア基板２１の図面上面２１ａ側には、例えばプリプレグからなる絶縁層（第１の絶縁層）２２ａ、２５ａが複数積層されている。また、コア基板２１の図面下面２１ｂ側にも、上面側と同様に、例えばプリプレグからなる絶縁層（第２の絶縁層）２２ｂ、２５ｂが複数積層されている。
【００２０】
絶縁層２２ａの図面上面側には所定の配線パターンを有する配線層２４ａが設けられている。また、絶縁層２２ｂの図面下面側には所定の配線パターンを有する配線層２４ｂが設けられ、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂにより、当該配線層２４ｂと絶縁層２２ｂの上面側の配線層や電極が電気的に接続されている。図２に示した構成では、ビア２４ｖｂにより、配線層２４ｂと、コア基板２１に埋め込まれた半導体装置３０の配線層３５、又は、コンデンサ４０の対向電極４１とが電気的に接続されている。
【００２１】
また、配線層２４ａと２４ｂは、絶縁層２２ａ、コア基板２１、絶縁層２２ｂをその厚さ方向、すなわち、絶縁層２２ａの図面上面側から絶縁層２２ｂの図面下面側に貫通するスルーホール２３ｈに設けられた貫通電極２３を介して、電気的に接続されている。ここで、貫通電極２３は、例えば図２に示すように、スルーホール２３ｈの内周面に沿って、絶縁層２２ａの図面上面側から絶縁層２２ｂの図面下面側に連続的に設けられた円筒状の導体部２３ａと、当該導体部２３ａの円筒形状の中央部分（中空部分）に円柱状に埋め込まれた、絶縁材料からなる埋込部２３ｂとを有している。このような貫通電極２３の一端側（絶縁層２２ａの図面上面側）及び他端側（絶縁層２２ｂの図面下面側）は、各々、配線層２４ａ及び２４ｂにより被覆されている。
【００２２】
なお、本実施形態においては、貫通電極２３として、円筒状の導体部２３ａとその中央部分の円柱状の埋込部２３ｂからなる構成を示したが、本発明はこれに限定されるものではない。すなわち、本発明は、スルーホール２３ｈ内全体に導電性材料のみを埋め込んだ導体部により貫通電極２３を構成するものであってもよい。
【００２３】
また、絶縁層２５ｂの図２の図面下面側には、所定の配線パターンを有する配線層２６ｂが設けられ、絶縁層２５ｂを厚さ方向に貫通するビア２６ｖｂにより、当該配線層２６ｂが絶縁層２２ｂの下面側（すなわち、絶縁層２５ｂの上面側）の配線層２４ｂに電気的に接続されている。
【００２４】
（コイル部）
絶縁層２５ａの図２の図面上面側には、所定の回路パターンを有するコイル部５０が設けられている。コイル部５０は、例えば図１に示すように、単一の導電層が矩形状、かつ、螺旋状に連続するようにパターニングされたコイルパターン（回路パターン）５１と、当該コイルパターン５１の両端に設けられた一対の端子部５２とを有している。当該端子部５２は、絶縁層２５ａを厚さ方向に貫通するビア５２ｖにより、絶縁層２２ａの図２の図面上面側（すなわち、絶縁層２５ａの下面側）の配線層２４ａと電気的に接続されている。
【００２５】
ここで、本実施形態においては、コイルパターン５１の両端部に設けられる各端子部５２は、図２に示すように、絶縁層２２ａの図面上面側に設けられた配線層２４ａを介して、コア基板２１の下面側に貫通する貫通電極２３に電気的に接続されている。また、各端子部５２と、ビア５２ｖ、配線層２４ａ、貫通電極２３は、基板装置部２０を平面視した場合に、略同一の位置に平面的に重なるように設けられている。そして、各端子部５２及び貫通電極２３は、例えばコア基板２１に埋め込まれた特定の半導体装置３０を挟んで対向する位置に配置されている。具体的には、例えば図１の図面左上側に示した半導体装置３０に設けられた集積回路をコイル部５０に接続される制御回路とした場合、半導体装置内蔵基板モジュール１０を平面視した際に、当該半導体装置３０の外形形状を規定する対向する２辺の外方の領域に各端子部５２及び貫通電極２３が設けられている。すなわち、図１、図２に示すように、矩形状の平面形状を有する基板装置部２０の、略中央部と左上角部近傍に各端子部５２及び貫通電極２３が設けられている。
【００２６】
なお、図１、図２に示した端子部５２及び貫通電極２３の配置は、実施形態の一例を示したものに過ぎない。本実施形態に示したように、螺旋状にパターニングされたコイルパターン５１においては、その両端に設けられる一対の端子部５２は、必然的に離間した位置に配置されることになるが、本発明はこのような端子部５２の配置に限定されるものではない。すなわち、本発明に係るコイル部（機能部）に設けられる端子部、配線層及び貫通電極は、例えば、制御回路である半導体装置３０からの配線長が極力短くなる位置や、配線長又は配線抵抗が均一化、あるいは、回路設計上適切に設定される位置に配置されるものであれば、半導体装置３０を挟んで対向する位置に配置されていなくてもよい。
【００２７】
このように、本実施形態に係る基板装置部２０においては、コア基板２１の上面側に、絶縁層２２ａ、配線層２４ａ及び絶縁層２５ａが順次積層された積層構造（第１の配線層）を有し、また、コア基板２１の下面側に、絶縁層２２ｂ、配線層２４ｂ、絶縁層２５ｂ及び配線層２６ｂが順次積層された積層構造（第２の配線層）を有している。加えて、本実施形態においては、当該基板装置部２０の絶縁層２５ａの上面側に、機能部となるコイル部５０のコイルパターン５１及び端子部５２が、他の配線層と同様の構造を有して設けられている。すなわち、本実施形態においては、図２に示した半導体装置内蔵基板モジュール１０が、半導体装置３０が埋め込まれたコア基板２１の図面上面側及び図面下面側に、各々、片面２層のビルドアップ基板構造を有するとともに、基板装置部２０とコイル部５０が一体的に形成された構成を有している。
【００２８】
そして、絶縁層２５ｂの図２の図面下面側には、当該絶縁層２５ｂ及びその下面側に設けられた配線層２６ｂを被覆するようにソルダーレジスト等の保護絶縁膜２７ｂが設けられている。保護絶縁膜２７ｂには配線層２６ｂの図２の図面下面側が露出する開口部２７ｈｂが設けられている。当該開口部２７ｈｂを介して露出する配線層２６ｂには外部接続用の半田ボール（外部接続用端子）２８が接続されている。なお、図１、図２においては、図示の都合上、表示を省略したが、絶縁層２５ａの図２の図面上面側にも、当該絶縁層２５ａ及びその上面側に設けられたコイルパターン５１を被覆するようにソルダーレジスト等の保護絶縁膜が設けられている。
【００２９】
なお、図２において、各絶縁層２２ａ、２２ｂ、２５ｂ上に設けられる配線層２４ａ、２４ｂ、２６ｂは、本実施形態に係る半導体装置内蔵基板モジュール１０の積層構造を構成する上で必要な一部の配線層を示したものであって、これに限定されるものではない。また、積層配線の層数についても、一例を示したものに過ぎず、これに限定されるものではなく、例えば配線層が１層のみであってもよいし、コア基板２１の上面側及び下面側に設けられる積層配線の層数が異なるものであってもよい。ここで、コア基板２１の上面側及び下面側に設けられる積層配線の層数（特に、プリプレグからなる絶縁層の数）を、同数になるように構成した場合には、後述する半導体装置内蔵基板モジュールの製造方法において、次のような利点を有している。すなわち、半導体装置内蔵基板モジュールを個片化するまでの工程において、集合基板状態のコア基板の上面側と下面側に生じる引っ張り応力を略均一化することができるので、コア基板２１の反りを軽減することができ、製造歩留まりを改善することができる。
【００３０】
（半導体装置）
次に、本実施形態に係る半導体装置内蔵基板モジュールに適用可能な半導体装置について、図面を参照して詳しく説明する。
上述した実施形態（図２参照）においては、図示の都合上、半導体装置３０を簡略化して示したが、具体的には、以下に示すような構造を有する、ウエハレベルＣＳＰ構造の半導体装置が適用される。
【００３１】
図３は、本発明に係る半導体装置内蔵基板モジュールに適用される半導体装置の一例を示す概略構成図である。図３（ａ）は、本構成例に係る半導体装置の概略平面図であり、図３（ｂ）は、本構成例に係る半導体装置の概略断面図である。ここで、図３（ｂ）は、図３（ａ）に示した半導体装置におけるIIIＢ−IIIＢ線（本明細書においては図３中に示したローマ数字の「３」に対応する記号として便宜的に「III」を用いる。）に沿った断面を示す図である。
【００３２】
本実施形態に適用可能な半導体装置３０は、例えば図３（ａ）、（ｂ）に示すように、所定の機能を有する集積回路（図示を省略）が、図３（ａ）の紙面表面側、又は、図３（ｂ）の上面２１ａ側に形成されたシリコン、ＧａＡｓ等からなる半導体基板３１を備えている。ここで、集積回路は、周知のトランジスタやダイオード、抵抗、コンデンサ等の各素子と、これらを相互に接続する配線層により形成されている。ここで、本実施形態においては、集積回路は、例えば非接触給電システムの受電回路としての機能を備えているものとする。
【００３３】
図３（ａ）、（ｂ）に示すように、半導体基板３１の上面３１ａには、集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド３２が設けられている。また、半導体基板３１の上面３１ａには、集積回路を保護するための絶縁膜として、酸化シリコンや窒化シリコン等からなるパッシベーション膜３３が設けられている。ここで、パッシベーション膜３３は、上述した複数の接続パッド３２ａを被覆するように設けられ、各接続パッド３２の図３（ｂ）の上面の一部（例えば中央部）を露出させる複数の開口部３３ｈが設けられている。
【００３４】
パッシベーション膜３３の上面には、ポリイミド系樹脂等からなる絶縁膜３４が、半導体基板３１の上面３１ａに関する法線の方向（図３（ａ）の紙面表面側、又は、図３（ｂ）の図面上面側）から見て、すなわち、半導体基板３１を平面視して、パッシベーション膜３３の上面のうち、外周縁を含む領域を枠状に露出させるように矩形状又は正方形状に設けられている。パッシベーション膜３３の開口部３３ｈに対応する部分の絶縁膜３４には、開口部３４ｈが設けられ、各接続パッド３２の図３（ｂ）の上面の一部（例えば中央部）が露出されている。すなわち、各接続パッド３２の上面は、パッシベーション膜３３に設けられた開口部３３ｈに整合する位置に設けられた絶縁膜３４の開口部３４ｈを介して露出されている。
【００３５】
なお、本実施形態においては、図３（ａ）に示したように、複数の接続パッド３２が、半導体基板３１の上面３１ａの外周縁に沿って、略矩形枠状をなすように配列されている場合を示したが、各接続パッド３２の配列はこれに限られるものではない。また、本実施形態では、図３（ａ）、（ｂ）に示したように、絶縁膜３４が、半導体基板３１を、図３（ａ）の紙面表面側、又は、図３（ｂ）の図面上面側から平面視して、パッシベーション膜３３の外周縁部分の上面を枠状に露出させるように、絶縁膜３４を矩形状又は正方形状に設けた構成について説明したが、これに限られるものではない。すなわち、パッシベーション膜３３と絶縁膜３４の平面形状を異なるように設けた構成に限らず、パッシベーション膜３３と絶縁膜３４の平面形状を同一になるように設けて、半導体基板３１の外周縁部分の上面３１ａを枠状に露出させるように構成したものであってもよい。
【００３６】
また、図３（ａ）、（ｂ）に示すように、絶縁膜３４の、図３（ｂ）の上面には、複数の配線層３５が所定の配線パターンを有して延在するように設けられている。配線層３５は、例えば、絶縁膜３４の上面に設けられた銅等からなるシード金属層３５−１と、シード金属層３５−１の上面に設けられた銅等からなる配線金属層３５−２との２層構造を有している。各配線層３５の一端部３５ａは、パッシベーション膜３３及び絶縁膜３４に設けられた開口部３３ｈ、３４ｈを介して各接続パッド３２の上面に電気的に接続されている。また、各配線層３５の他端部には、ランド３５ｂが形成されている。そして、各配線層３５の一端部３５ａと他端部（ランド３５ｂ）の間は、これらと一体的に形成された引き回し線部３５ｃにより接続されている。
【００３７】
また、図３（ａ）、（ｂ）に示すように、配線層３５、絶縁膜３４及びパッシベーション膜３３の上面のうち、絶縁膜３４によって被覆されずに露出された領域の上面側にはエポキシ系樹脂またはポリイミド系樹脂等からなるオーバーコート膜３６が設けられている。オーバーコート膜３６には、各配線層３５のランド３５ｂの上面を露出させる複数の開口部３６ｈが設けられている。
【００３８】
このように、本実施形態に係る半導体装置内蔵基板モジュール１０においては、制御回路等の機能を有するウエハレベルＣＳＰ型の半導体装置３０が埋め込まれたコア基板２１の上面側に、機能部であるコイル部５０が、積層配線と同等の構造により一体的に設けられた構成を有している。したがって、本実施形態によれば、特定の機能部（コイル部５０）を備えた半導体装置内蔵基板モジュール１０を、一部品として提供することができるとともに、装置規模を小型化して実装スペースを小さくすることができる。また、半導体装置３０を内蔵した基板装置部２０とコイル部５０とを、導線等を用いて接続する必要がない。
【００３９】
特に、本実施形態においては、機能部として非接触給電システムにおける送電又は受電回路に用いられるコイル部５０を備えることにより、次のような効果が得られる。すなわち、近年、携帯電話機やスマートフォン、スレート型パソコン、ポータブルナビゲーション機器等の携帯型の情報端末機器が普及しているが、これらの機器は内蔵するバッテリからの電力により駆動するため、バッテリが消耗した場合には、商用電源に接続してバッテリを充電する必要がある。ここで、現在、市場に普及している各種の情報端末機器においては、充電用端子として様々な規格が採用されているため、所有する情報端末機器に応じて、複数の充電用ケーブル等を所有する必要がある。また、バッテリの充電操作のたびに充電用ケーブルを接続する必要がある。そのため、情報端末機器の充電操作が非常に煩雑であった。近年、このような問題を解決するために、非接触給電システムの統一規格が策定され、一部の商品に採用されつつある。この場合、小型化や高機能化が求められる情報端末機器においては、受電回路の実装スペースが極力小さい方が好ましい。本実施形態に示したようなコイル部を備えた半導体装置内蔵基板モジュールは、今後、非接触給電システムを種々の情報端末機器に採用する際に、機器の小型化、高集積化及び部品実装、配線、工程の簡略化や効率化を図ることができる。
【００４０】
また、本実施形態においては、コア基板２１に内蔵される半導体装置３０が、半導体基板３１の上面側に、集積回路に接続される接続パッド３２と、一端部３５ａが接続パッド３２に接続されるとともに、他端部にランド３５ｂが形成された、任意の配線パターンを有する配線層３５を設けた構成を有している。このようなウエハレベルＣＳＰ型の半導体装置３０を適用することにより、半導体基板３１の上面側に少なくとも１層分の配線層を設けることができる。そのため、このような半導体装置３０をコア基板２１に埋め込むことにより、ＣＳＰ型あるいはベアチップの半導体装置をコア基板に直接埋め込んだ場合に比較して、コア基板２１の上面側又は下面側に積層する絶縁層及び配線層の一部を、半導体装置３０本体内に備えることができる。したがって、積層配線の層数を実質的に削減することができるので、製造工程を簡略化又は効率化することができる。なお、この作用効果については、後述する比較検証において詳しく説明する。
【００４１】
また、この場合、コア基板２１の上面側の上面側又は下面側に積層する配線層の設計段階で、ウエハレベルＣＳＰ型の半導体装置３０本体内に備える配線層についても、回路特性の検証や調整を同時に行いつつ、配線層のパターン形状等を適切に修正や変形することができる。したがって、本実施形態によれば、半導体装置内蔵基板モジュールの設計自由度を向上させることができるとともに、回路設計時の、異なる設計セクションや設計ツール間における設計データの移動や後戻りといった作業が削減されて、設計効率を向上させることができる。
【００４２】
また、本実施形態に適用されるウエハレベルＣＳＰ型の半導体装置３０においては、半導体基板３１の上面側に、任意の配線パターンを有する配線層３５が設けられ、さらに、外部接続に用いられるランド３５ｂ部分を除いて、当該配線層３５を被覆するとともに、半導体基板３１の上面側を保護するオーバーコート膜３６を設けた構成を有している。これにより、製造工程や製品出荷後における半導体装置３０の内部応力や外部応力を緩和することができるとともに、汚染物や熱、湿気等の外的環境の影響を受けにくくすることができる。したがって、いわゆるベアチップの半導体装置に比較して、配線層３５のランド３５ｂを用いて製品検査を簡単に行うことができ、コア基板２１への埋め込み前に不良品を適切に除去することができるとともに、集積回路の損傷や断線等の発生等を抑制することができ、回路特性が良好で、かつ、信頼性の高い半導体装置を適用することができる。
【００４３】
なお、図３（ｂ）に示した半導体装置３０においては、接続パッド３２に接続される配線層３５として、シード金属層３５−１と配線金属層３５−２からなる２層構造を有している場合について説明した。この配線構造は、半導体装置３０の一例を説明するためのものに過ぎず、本発明はこれに限られるものではない。すなわち、半導体装置３０に適用される配線層３５は、例えば、単層の金属層又は導電層からなるものであってもよいし、３層以上の複数層の金属層又は導電層が積層された配線構造を有するものであってもよい。
【００４４】
図４は、第１の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略平面図である。なお、図４に示した半導体装置内蔵基板モジュールにおけるII−II線に沿った断面構造は、図２に示したものと同等であるので、詳細な説明を省略する。
【００４５】
上述した第１の実施形態においては、図１、図２に示したように、矩形状の平面形状を有する基板装置部２０（又は、コア基板２１）の外形形状を規定する、直交する２辺に対して、所定の角度を有するように半導体装置３０を傾けて配置し、かつ、当該半導体装置３０を挟んで対向する位置に、コイル部５０の端子部５２及び当該端子部５２に接続される貫通電極２３を配置した構成を示したが、本発明はこれに限定されるものではない。すなわち、図４に示すように、半導体装置内蔵基板モジュール１０は、コア基板２１に埋め込まれた半導体装置３０の外形形状を規定する各辺が、矩形状の平面形状を有する基板装置部２０（又は、コア基板２１）の外形形状を規定する、直交する２辺と同じ方向（平行）になるように半導体装置３０を配置した構成を有するものであってもよい。この場合、コイル部５０の端子部５２及び貫通電極２３は、当該半導体装置３０を挟んで対向する位置に配置されるものであってもよい。
【００４６】
（半導体装置内蔵基板モジュールの製造方法）
次に、本実施形態に係る半導体装置内蔵基板モジュールの製造方法について説明する。
図５〜図１２は、本実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図である。ここでは、図２に示した断面構造を有する半導体装置内蔵基板モジュールについて製造方法を説明する。なお、図６は、図５（ｂ）に示すコア基板２１ｗの平面図である。すなわち、図５（ｂ）に示すコア基板２１ｗは、図６におけるＶＢ−ＶＢ線（本明細書においては図６中に示したローマ数字の「５」に対応する記号として便宜的に「Ｖ」を用いる。）に沿った断面である。
【００４７】
上述した半導体装置内蔵基板モジュール１０の製造方法は、まず、図５（ａ）に示すように、プリプレグからなる絶縁層２２ａと、ウエハレベルＣＳＰ型の半導体装置３０と、チップ型のコンデンサ４０と、を用意する。ここで、絶縁層２２ａは、後述する集合基板状態のコア基板２１ｗと同等の平面的な広がりを有している。また、半導体装置３０は、図３に示した構造を有し、半導体基板３１の図面下面側に、予め、図示を省略したダイアタッチフィルム（Die Attach Film；ＤＡＦ）が貼り付けられている。また、絶縁層２２ａの図面上面側には、チップ型のコンデンサ４０が実装される位置に、予め仮止め用の非導電性接着剤（Non Conductive Paste；ＮＣＰ）２２ｘが滴下されている。そして、チップマウンタ装置により、絶縁層２２ａの上面側の所定の位置に、半導体装置３０と、チップ型のコンデンサ４０が搭載される。
【００４８】
次いで、図６に示すように、集合基板状態のコア基板２１ｗを準備する。ここで、コア基板２１ｗには、上述した半導体装置内蔵基板モジュール１０における基板装置部２０に適用されるコア基板２１の領域（以下、「基板モジュール形成領域」と記す）が、複数連続するように設定されている。各基板モジュール形成領域には、予め、コア基板２１ｗの図面上面側と下面側を貫通する開口部（キャビティ）２１ｈｗが複数設けられている。
【００４９】
そして、図５（ｂ）に示すように、上述した半導体装置３０やコンデンサ４０が搭載された絶縁層２２ａの図面上面側に、開口部２１ｈｗが設けられたコア基板２１ｗを積層する。このとき、絶縁層２２ａの上面に搭載された各半導体装置３０及びコンデンサ４０が、コア基板２１ｗに設けられた開口部２１ｈｗに嵌合するように、絶縁層２２ａの上面にコア基板２１ｗが積層される。さらに、絶縁層２２ａに積層されたコア基板２１ｗの図面上面、及び、半導体装置３０並びにコンデンサ４０の上面を覆うように、プリプレグからなる絶縁層２２ｂ及び銅箔等からなる金属導電層（第２の金属層）２４ｗｂを積層する（図中下向き矢印参照）。また、絶縁層２２ａの図面下面を覆うように、銅箔等からなる金属導電層（第１の金属層）２４ｗａを積層する（図中上向き矢印参照）。
【００５０】
次いで、図７（ａ）に示すように、絶縁層２２ａ、２２ｂ及び金属導電層２４ｗａ、２４ｗｂを積層したコア基板２１ｗを熱プレス（加熱加圧）することにより、各層を接合させるとともに硬化させる。これにより、コア基板２１ｗの各開口部２１ｈｗに、半導体装置３０及びコンデンサ４０が埋め込まれた積層基板が得られる。ここで、コア基板２１ｗ、及び、絶縁層２２ａ、２２ｂを構成するプリプレグは、例えばガラスエポキシ材を材料とする平板が適用される。なお、図６、図７において、符号２９で示す領域は、ダイシングストリートである。
【００５１】
次いで、図７（ｂ）に示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板２１ｗの図面上面側の金属導電層２４ｗｂ及び絶縁層２２ｂに穴あけ加工を行い、金属導電層２４ｗｂ及び絶縁層２２ｂにビア開口部２２ｈｂを形成する。ここで、ビア開口部２２ｈｂの形成位置は、コア基板２１ｗを図面上面側から平面視して、コア基板２１ｗの開口部２１ｈｗに埋め込まれ、半導体装置３０の図面上面側に開口部３６ｈを介して露出する配線層３５のランド３５ｂ、及び、コンデンサ４０の図面上面に露出する対向電極４１の配置位置と整合するように設定される。これにより、ビア開口部２２ｈｂ内に、半導体装置３０の図面上面側に露出する配線層３５のランド３５ｂ、及び、コンデンサ４０の図面上面に露出する対向電極４１の端部が露出する。
【００５２】
次いで、ビア開口部２２ｈｂ内をデスミア処理して、配線層３５のランド３５ｂ及び対向電極４１が露出するビア開口部２２ｈｂの内部をクリーニングする。その後、図７（ｃ）に示すように、ビア開口部２２ｈｂ内に銅メッキからなるビア２４ｖｂを形成する。具体的には、ビア２４ｖｂの形成方法は、まず、少なくともビア開口部２２ｈｂを含む金属導電層２４ｗｂの上面側全域に銅の無電解メッキを行うことにより、ビア開口部２２ｈｂの内壁及び金属導電層２４ｗｂの上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部２２ｈｂ内に銅メッキを成長させてビア２４ｖｂを形成する。ここで、ビア２４ｖｂは、コア基板２１ｗの図面上面側の金属導電層２４ｗｂに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２４ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。
【００５３】
次いで、図８（ａ）に示すように、コア基板２１ｗの図面上面側及び下面側に絶縁層２２ａ、２２ｂ金属導電層２４ｗａ、２４ｗｂが積層された積層基板に対して、ドリル装置を用いてその厚さ方向に貫通するスルーホール２３ｈを形成する。ここで、スルーホール２３ｈは、図８（ａ）においては、コア基板２１ｗに埋め込まれた半導体装置３０を挟んで対向する位置に形成したが、本発明はこれに限定されない。
【００５４】
次いで、スルーホール２３ｈ内をデスミア処理して、スルーホール２３ｈの内壁をクリーニングする。その後、図８（ｂ）、（ｃ）に示すように、スルーホール２３ｈ内に銅メッキからなる貫通電極２３を形成する。具体的には、貫通電極２３の形成方法は、まず、少なくともスルーホール２３ｈを含む金属導電層２４ｗｂの図面上面側全域、及び、金属導電層２４ｗａの図面下面側全域に銅の無電解メッキを行うことにより、スルーホール２３ｈの内壁及び金属導電層２４ｗｂの上面並びに金属導電層２４ｗａの下面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、スルーホール２３ｈ内に銅メッキを成長させて導体部２３ａを形成する。ここで、スルーホール２３ｈ内に形成される導体部２３ａは、スルーホール２３ｈの大きさや電解メッキを行う際の諸条件等に基づいて、図８（ｂ）に示すように、スルーホール２３ｈの内壁面に銅メッキが成長し、中央部に空間（空洞）が形成された、円筒形状又は中空形状を有するものであってもよいし、スルーホール２３ｈ内が銅メッキで充填された円柱形状を有するものであってもよい。図８（ｂ）に示すように、導体部２３ａが円筒形状又は中空形状を有する場合には、図８（ｃ）に示すように、導体部２３ａの中央部の空間に、例えば印刷法等を用いて、エポキシ樹脂等の絶縁性のペーストを充填して穴埋めし、硬化させる。このように、導体部２３ａの中央部に埋込部２３ｂを形成することにより、スルーホール２３ｈを含む金属導電層２４ｗｂの図面上面側及び金属導電層２４ｗａの図面下面側に、さらに積層配線を形成する際に、中央部の空間部分により配線層の表面の平坦性が損なわれることを防止することができる。すなわち、貫通電極２３は、図８（ｃ）に示すように、導体部２３ａと埋込部２３ｂからなる構成を有するものであっても良いし、導体部２３ａを構成するメッキ材料からなる単一の構成からなるものであってもよい。
【００５５】
次いで、図８（ｃ）に示すように、スルーホール２３ｈ内の導体部２３ａ及び金属導電層２４ｗａ、２４ｗｂをメッキ電流路とした銅の電解メッキをさらに行なうことにより、少なくともスルーホール２３ｈ内に形成された貫通電極２３の図面上面側及び下面側を被覆するメッキ層を形成する。なお、この貫通電極２３の形成工程においても、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２４ｗａ、２４ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。これに対して、スルーホール２３ｈ内に形成される貫通電極２３については、図示を明示するため、便宜的にハッチングの方向を変えて示した。
【００５６】
次いで、コア基板２１ｗの上面側に形成された金属導電層２４ｗｂを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図９（ａ）に示すように、絶縁層２２ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２４ｖｂに接続された配線層２４ｂを形成する。また、コア基板２１ｗの下面側に形成された金属導電層２４ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図９（ａ）に示すように、絶縁層２２ａの図面下面側に所定の配線パターンを有する配線層２４ａを形成する。ここで、絶縁層２２ｂの図面上面に形成された配線層２４ｂと、絶縁層２２ａの図面下面に形成された配線層２４ａは、各々、上述した貫通電極２３の上端及び下端に接続するように形成されることにより、相互に電気的に接続される。このように、絶縁層２２ｂの図面上面側に形成される配線層２４ｂと、絶縁層２２ａの図面下面側に形成される配線層２４ａは、同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【００５７】
なお、配線層２４ａ、２４ｂを形成する際に用いられるフォトリソグラフィ法は、周知の手法を適用することができる。具体的には、銅箔からなる金属導電層２４ｗａ又は２４ｗｂを覆うように、感光性のメッキレジストを形成した後、パターン形状が描画されたフォトマスクを配置し、露光装置にて露光処理を行う。次いで、現像液を用いて現像処理を行うことにより、パターン形状に対応する領域のメッキレジストが残留する。次いで、所定のエッチング液を用いてエッチング処理を行うことにより、メッキレジストが残留していない領域の金属導電層２４ｗａ又は２４ｗｂが除去される。
【００５８】
次いで、図９（ｂ）に示すように、配線層２４ｂが形成された絶縁層２２ｂの図面上面を覆うように、プリプレグからなる絶縁層２５ｂ及び銅箔等からなる金属導電層（第２の金属層）２６ｗｂを積層する（図中下向き矢印参照）。また、配線層２４ａが形成された絶縁層２２ａの下面を覆うように、プリプレグからなる絶縁層２５ａ及び銅箔等からなる金属導電層（第１の金属層）２６ｗａを積層する（図中上向き矢印参照）。次いで、図１０（ａ）に示すように。絶縁層２５ａ、２５ｂ及び金属導電層２６ｗａ、２６ｗｂを積層したコア基板２１ｗを熱プレス（加熱加圧）することにより、各層を接合させるとともに硬化させる。
【００５９】
次いで、図１０（ｂ）に示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板２１ｗの図面上面側の金属導電層２６ｗｂ及び絶縁層２５ｂに穴あけ加工を行い、金属導電層２６ｗｂ及び絶縁層２５ｂにビア開口部（第２の開口部）２５ｈｂを形成する。また、コア基板２１ｗの図面下面側においても、金属導電層２６ｗａ及び絶縁層２５ａに穴あけ加工を行い、金属導電層２６ｗａ及び絶縁層２５ａにビア開口部（第１の開口部）２５ｈａを形成する。ここで、ビア開口部２５ｈａ及び２５ｈｂの形成位置は、コア基板２１ｗを図面上面側又は下面側から平面視して、配線層２４ａ、２４ｂの配線パターン、又は、ビア２４ｖｂの形成領域に整合するように設定される。これにより、ビア開口部２５ｈａ、２５ｈｂ内に、配線層２４ａ、２４ｂ、又は、ビア２４ｖｂが露出する。
【００６０】
なお、上述したビア開口部２２ｈｂ、及び、今回のビア開口部２５ｈａ、２５ｈｂの形成位置については、特に、半導体装置３０の配線層３５のランド３５ｂやコンデンサ４０の対向電極４１、ビア２４ｖｂ、貫通電極２３の形成領域に整合するように設定することが好ましい。すなわち、レーザビア形成法による穴あけ加工時に、ランド３５ｂや対向電極４１、ビア２４ｖｂ、貫通電極２３等の、膜厚の比較的厚い層上に穴あけ加工を行うことにより、膜厚の薄い配線層上に直接穴あけ加工をした場合に生じる、銅箔が焼き切れて消失する問題を防止することができる。ここで、穴あけ位置を含む配線層全体の銅箔を予め厚く形成することにより、上記の問題を防止することも考えられるが、この場合には、集合基板状態のコア基板２１ｗの上面側と下面側に生じる引っ張り応力が大きくなるとともに、その応力が不均衡になり、コア基板２１ｗに反り等が生じやすくなるという新たな問題が生じる。これに対して、ランド３５ｂや対向電極４１、ビア２４ｖｂ等の形成領域上に穴あけ加工した場合には、上述したような問題を抑制することができる。
【００６１】
次いで、ビア開口部２５ｈａ、２５ｈｂ内をデスミア処理して、配線層２４ａ、２４ｂが露出するビア開口部２５ｈａ、２５ｈｂの内部をクリーニングする。その後、図１０（ｃ）に示すように、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキからなるビア５２ｖ、２６ｖｂを同時に形成する。具体的には、ビア５２ｖ、２６ｖｂの形成方法は、まず、少なくともビア開口部２５ｈａ、２５ｈｂを含む金属導電層２６ｗａの図面下面側全域及び金属導電層２６ｗｂの図面上面側全域に銅の無電解メッキを行うことにより、ビア開口部２５ｈａ、２５ｈｂの内壁及び金属導電層２４ｗａの図面下面、金属導電層２４ｗｂの図面上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキを成長させてビア５２ｖ、２６ｖｂを同時に形成する。ここで、ビア（第２のビア）２６ｖｂは、コア基板２１ｗの図面上面側の金属導電層２６ｗｂに電気的に接続されるように形成され、ビア（第１のビア）５２ｖは、コア基板２１ｗの図面下面側の金属導電層２６ｗａに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２６ｗａ又は２６ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。
【００６２】
次いで、コア基板２１ｗの上面側に形成された金属導電層２６ｗｂを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図１１（ａ）に示すように、絶縁層２５ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２６ｖｂに接続された配線層２６ｂを形成する。また、コア基板２１ｗの図面下面側に形成された金属導電層２６ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図１１（ａ）に示すように、絶縁層２５ａの図面下面側に所定の配線パターンを有し、かつ、ビア５２ｖに接続されたコイルパターン５１、及び、該コイルパターン５１の両端部に設けられた端子部５２を一体的に形成する。ここで、コイルパターン５１は、図１、図４に示したように、平面視して、矩形状、かつ、螺旋状に連続するパターンを有している。このコイルパターン５１及び端子部５２によりコイル部５０が構成される。コイル部５０は、端子部５２がビア５２ｖを介して、絶縁層２２ａの下面側に形成された配線層２４ａに接続されることにより、上述した貫通電極２３及び配線層２４ｂを介して半導体装置３０の配線層３５（ランド３５ｂ）に電気的に接続される。このように、コア基板２１ｗの図面下面側に形成されるコイルパターン５１及び端子部５２は、コア基板２１ｗの図面上面側に形成される配線層２６ｂと同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【００６３】
次いで、図１１（ｂ）に示すように、コア基板２１ｗの図面上面側の、配線層２６ｂ及びビア２６ｖｂが形成された絶縁層２５ｂを覆うように、熱硬化性のエポキシ樹脂等からなるソルダーレジストが保護絶縁膜２７ｂとして形成される。ここで、保護絶縁膜２７ｂには、配線層２６ｂ及びビア２６ｖｂが露出する開口部２７ｈｂが形成される。また、コア基板２１ｗの図面下面側にも、コイルパターン５１、端子部５２及びビア５２ｖが形成された絶縁層２５ａを覆うように、保護絶縁膜２７ａが形成される。
【００６４】
次いで、図１２（ａ）に示すように、コア基板２１ｗの図面上面側の保護絶縁膜２７ｂに形成された開口部２７ｈｂを介して、配線層２６ｂ又はビア２６ｖｂに接続されるように外部接続用の半田ボール２８が形成される。なお、ここでは、半田ボール２８を形成する場合について説明したが、ランドグリッドアレイ（Land grid array；ＬＧＡ）型のパッケージに適用されるような、半田印刷による突起状の電極パッドを形成するものであってもよい。
【００６５】
次いで、図１２（ｂ）に示すように、図面上面側に半田ボール２８が形成されたコア基板２１ｗを、基板モジュール形成領域ごとにダイシングストリート２９（図６参照）に沿って切断して個片化することにより、図１、図２に示した半導体装置内蔵基板モジュール１０が複数個得られる。
【００６６】
このような半導体装置内蔵基板モジュール１０の製造方法においては、機能部であるコイル部５０のコイルパターン５１や端子部５２、ビア５２ｖを、基板装置部２０の積層配線を形成する際の製造プロセスを用いて、基板装置部２０と一体的に形成することができる。特に、コイル部５０の一部の構成について、その製造プロセスを共通化することができるので、製造プロセスを簡略化又は効率化しつつ、機能部が基板装置部に一体的に形成された半導体装置内蔵基板モジュールを実現することができる。
【００６７】
（比較検証）
次に、本実施形態に係る半導体装置内蔵基板モジュールの作用効果について、比較対象となる構成例（以下、「比較例１」と記す）を示して具体的に説明する。
【００６８】
まず、比較例１について説明する。
図１３は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例１）を示す概略構成図である。図１３（ａ）は、比較例１に係る機能部の概略平面図であり、図１３（ｂ）は、比較例１に係る機能部の概略断面図である。ここで、図１３（ｂ）は、図１３（ａ）に示した平面図におけるＸIIIＢ−ＸIIIＢ線（本明細書においては図１３中に示したローマ数字の「１３」に対応する記号として便宜的に「ＸIII」を用いる。）に沿った断面を示す図である。また、図１４は、比較例１に係る半導体装置内蔵基板モジュール（基板装置部）の一例を示す概略断面図である。図１４（ａ）は、半導体装置内蔵基板モジュールにＣＳＰ型あるいはベアチップの半導体装置を内蔵した場合の概略断面図であり、図１４（ｂ）は、半導体装置内蔵基板モジュールにウエハレベルＣＳＰ型の半導体装置を内蔵した場合の概略断面図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して示す。
【００６９】
上述した実施形態に係る半導体装置内蔵基板モジュール１０の比較例１は、図１３、図１４に示すように、機能部であるコイル部５０ｐと、半導体装置３０ｐ又は３０ｑが内蔵された基板装置部２０ｐとが、別個の部品から構成されているものとする。
【００７０】
コイル部５０ｐは、例えば図１３（ａ）、（ｂ）に示すように、コイルパターン５１ｐと、端子部５２ｐ、５２ｑと、基板貫通電極５３ｐ、５３ｑと、接続配線５４ｐと、外部接続端子５５ｐを有している。コイルパターン５１ｐは、プリント基板１１１の、図１３（ａ）の紙面表面側、又は、図１３（ｂ）の図面上面側に設けられ、矩形状かつ螺旋状に連続する回路パターンを有している。端子部５２ｐ、５２ｑは、コイルパターン５１ｐの両端に設けられている。ここで、コイルパターン５１ｐの外方に設けられた端子部５２ｐは、外部接続端子として適用される。一方、コイルパターン５１ｐの内方に設けられた端子部５２ｑは、基板貫通電極５３ｐを介して、プリント基板１１１の、図１３（ａ）の紙面裏面側、又は、図１３（ｂ）の図面下面側に設けられた接続配線５４ｐの一端側に接続されている。接続配線５４ｐの他端側は、コイルパターン５１ｐの外方の任意の位置に設けられた基板貫通電極５３ｑを介して、プリント基板１１１の図１３（ａ）の紙面表面側（又は、図１３（ｂ）の図面上面側）に設けられた外部接続端子５５ｐに接続されている。
【００７１】
基板装置部２０ｐは、例えば図１４（ａ）に示すように、コア基板２１ｐに設けられた開口部２１ｈｐに、ＣＳＰ型あるいはベアチップの半導体装置３０ｐ、又は、図１４（ｂ）に示すように、ウエハレベルＣＳＰ型の半導体装置３０ｑが埋め込まれ、当該コア基板２１ｐの図面下面側には、絶縁層及び配線層からなる積層配線部２２ｐ、及び、外部接続用の半田ボール２８ｐが設けられている。なお、図１４（ａ）、（ｂ）において、コア基板２１ｐの図面上面側には、半導体装置３０ｐ、３０ｑをコア基板２１ｐに埋め込み、封止するための絶縁層２３ｐが設けられている。
【００７２】
そして、比較例１においては、図１３に示したコイル部５０ｐと、図１４に示した基板装置部２０ｐ（具体的には、制御回路が形成された半導体装置３０ｐ、３０ｑ）とが、図示を省略した導線や配線層を介して電気的に接続される。これにより、例えば非接触給電システムのコイル部５０ｐと、制御回路である半導体装置３０ｐ、３０ｑとが接続された構成が得られる。
【００７３】
このような比較例１においては、コイル部５０ｐと基板装置部２０ｐとが別部品として提供され、これらを導線や配線層を介して接続した構成を有しているため、これらの部品を電子機器に搭載する際に、当該部品の大きさに対応した実装スペースを必要とするという問題を有している。そのため、携帯型の情報端末機器等の電子機器における小型化や高集積化の妨げになるという問題を有している。また、比較例１においては、これらの部品を電子機器に実装する際に、導線や配線層により相互に接続する必要があるため、製造工程が煩雑になるという問題も有している。
【００７４】
これに対して、本実施形態に係る半導体装置内蔵基板モジュール１０においては、コイル部５０がコア基板２１に設けられた積層配線と同等の構造により形成され、当該コイル部５０と基板装置部２０とが一体的に形成された構成を有している。これにより、機能部（コイル部５０）を備えた半導体装置内蔵基板モジュールを一部品として提供することができる。したがって、本実施形態に係る半導体装置内蔵基板モジュール１０を電子機器に搭載する場合であっても、その実装スペースを小さくして、携帯型の情報端末機器等の電子機器における小型化や高集積化に寄与することができる。また、比較例１のように、別部品を導線や配線層を介して接続する工程が不要になるので、製造方法を簡略化することができる。
【００７５】
また、本実施形態においては、半導体基板３１上に任意の配線パターンを有する配線層３５が設けられたウエハレベルＣＳＰ型の半導体装置３０が、コア基板２１に埋め込まれている。これにより、半導体基板３１上に少なくとも１層分の配線層を設けることができるので、コア基板２１上に形成される積層配線の一部を、半導体装置３０本体内に備えることができる。したがって、本実施形態によれば、図１４（ａ）に示したようなＣＳＰ型又はベアチップの半導体装置３０ｐがコア基板２１ｐに埋め込まれた比較例１に比較して、コア基板２１上に形成される積層配線の層数を実質的に削減して、製造工程を簡略化又は省略することができるとともに、半導体装置内蔵基板モジュールを薄型化することができる。加えて、このように、積層配線の層数を削減することにより、上述した製造方法において説明したような積層配線の製造工程において、コア基板への熱プレス工程（加熱加圧処理）の回数を減らすことができる。したがって、本実施形態によれば、コア基板に埋め込まれた半導体装置が加熱加圧処理により損傷を受けることを抑制することができ、製造歩留まりを改善することができる。
【００７６】
なお、本実施形態においては、図２に示したように、コア基板２１の図面上面側に機能層であるコイル部５０が設けられ、図面下面側に外部接続用の半田ボール２８が設けられた構成において、半導体装置３０の集積回路及び配線層３５、オーバーコート膜３６等が設けられた面（外部接続面）が、外部接続用の半田ボール２８が設けられた図面下面側になる、いわゆるフェースダウン型の埋め込み構造を有している場合について説明した。本発明はこれに限定されるものではなく、後述する第２の実施形態において説明するように、外部接続面が、機能部であるコイル部５０が設けられた図面上面側になる、いわゆるフェースアップ型の埋め込み構造を有しているものであってもよい。
【００７７】
＜第２の実施形態＞
次に、本発明に係る半導体装置内蔵基板モジュールの第２の実施形態について説明する。ここでは、上述した第１の実施形態に示した機能部として、コイル部に替えてアンテナ部を有する場合について説明する。
【００７８】
図１５、図１６は、本発明に係る半導体装置内蔵基板モジュールの第２の実施形態を示す概略平面図である。図１５は、第２の実施形態に係る半導体装置内蔵基板モジュールの上層アンテナパターンを示す概略平面図であり、図１６は、第２の実施形態に係る半導体装置内蔵基板モジュールの下層アンテナパターンを示す概略平面図である。また、図１７は、第２の実施形態に係る半導体装置内蔵基板モジュールを示す概略断面図である。図１７は、図１５、図１６に示す半導体装置内蔵基板モジュールにおけるXVII−XVII線（本明細書においては図１５、図１６中に示したローマ数字の「１７」に対応する記号として便宜的に「XVII」を用いる。）に沿った断面を示す図である。なお、図１５、図１６においては、図示の都合上、アンテナ部を構成するアンテナパターン及び接続端子部のみを示し、その平面形状を明瞭にするために、アンテナパターン及び接続端子部に便宜的にハッチングを施した。また、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
【００７９】
第２の実施形態に係る半導体装置内蔵基板モジュールは、概略、第１の実施形態と同等の基板装置部と、例えば複数周波数に対応した無線通信システムに用いられるアンテナパターン（回路パターン）からなるアンテナ部（機能部）とが、一体的に形成されるとともに、相互に電気的に接続された構成を有している。ここでは、本実施形態の特徴であるアンテナ部について詳しく説明し、基板装置部についての説明を簡略化する。
【００８０】
具体的には、例えば図１５〜図１７に示すように、半導体装置内蔵基板モジュール１０は、矩形状のコア基板２１に、上述した第１の実施形態（図３参照）に示したパッケージ構造を有する半導体装置３０が埋め込まれた基板装置部２０と、当該基板装置部２０の、図１５、図１６の紙面表面側、又は、図１７の図面上面側（一面側）に一体的に設けられたアンテナ部６０とを備えている。そして、半導体装置３０とアンテナ部６０は、基板装置部２０に設けられた複数の配線層やビア、貫通電極を介して、電気的に接続されている。
【００８１】
（基板装置部）
図１７に示すように、基板装置部２０のコア基板２１には、複数の開口部（キャビティ）２１ｈが設けられ、各開口部２１ｈに半導体装置３０やチップ型のコンデンサ４０が埋め込まれている。ここで、図１５、図１６に示した基板装置部２０においては、半導体装置３０の外形形状を規定する各辺が、矩形状のコア基板２１の外形形状を規定する、直交する２辺の方向に対して所定の方向、すなわち、直交する２辺に対して所定の角度（図１５、図１６では例えば概ね４５°）を有するように、半導体装置３０が配置されている。
【００８２】
なお、本実施形態においても、コア基板２１に２個の半導体装置３０が埋め込まれた構成を示したが、本発明はこれに限定されるものではなく、後述するように、１個の半導体装置３０が埋め込まれた構成であってもよいし、３個以上の半導体装置３０が埋め込まれた構成であってもよい。また、本発明は、コア基板２１に２個のチップ型のコンデンサ４０が埋め込まれた構成に限定されるものではなく、コンデンサ４０に加え、又は、コンデンサ４０に替えて、チップ型の抵抗素子等の他の電子部品が１又は複数個埋め込まれた構成であってもよい。
【００８３】
図１７に示すように、プリプレグからなるコア基板２１の図面上面２１ａ側には、プリプレグからなる絶縁層２２ａ、２５ａが複数積層されている。また、コア基板２１の図面下面２１ｂ側にも、上面側と同様に、プリプレグからなる絶縁層２２ｂ、２５ｂが複数積層されている。
【００８４】
絶縁層２２ａの図１７の図面上面側には所定の配線パターンを有する配線層２４ａ、及び、図１６に示すアンテナ部６０を構成する下層アンテナパターン６５、６６が設けられている（詳しくは後述する）。また、絶縁層２２ｂの図面下面側には所定の配線パターンを有する配線層２４ｂが設けられ、絶縁層２２ｂをその厚さ方向（図１７の上下方向）に貫通するビア２４ｖｂにより、当該配線層２４ｂと絶縁層２２ｂの図面上面側の配線層や電極（例えば、コア基板２１に埋め込まれた半導体装置３０の配線層３５やコンデンサ４０の対向電極４１）が電気的に接続されている。
【００８５】
また、絶縁層２２ａの図１７の図面上面側の配線層２４ａ、及び、下層アンテナパターン６６と、絶縁層２２ｂの図面下面側の配線層２４ｂは、絶縁層２２ａ、コア基板２１、絶縁層２２ｂを厚さ方向に貫通するスルーホール２３ｈに設けられた貫通電極２３を介して、電気的に接続されている。貫通電極２３は、例えば図１７に示すように、スルーホール２３ｈの内周面に沿った円筒状の導体部２３ａと、当該導体部２３ａの円筒形状の中央部分（中空部分）に埋め込まれた絶縁性の埋込部２３ｂとを有している。貫通電極２３の一端側（絶縁層２２ａの図面上面側）及び他端側（絶縁層２２ｂの図面下面側）は、各々、配線層２４ａ及び配線層２４ｂにより被覆されている。
【００８６】
なお、図１７においては、図示の都合上、コア基板２１の図面左側の半導体装置３０を左右両側から挟み込むように、図面中央付近と図面左方に一対の貫通電極２３及び配線層２４ａを配置した構成を示したが、本発明はこれに限定されるものではない。すなわち、本実施形態に適用される貫通電極２３は、例えば、無線信号制御回路である半導体装置３０からの配線長が極力短くなる位置や、配線長又は配線抵抗が均一化、あるいは、回路設計上適切に設定される位置に配置されるものであればよい。このような観点から、図１６においては、便宜的に後述するアンテナ部６０の下層アンテナパターン６５、６６のみを図示し、図１７においてのみ、配線層２４ａ及び貫通電極２３を図示した。
【００８７】
また、絶縁層２５ｂの図１７の図面下面側には、所定の配線パターンを有する配線層２６ｂが設けられ、絶縁層２５ｂを厚さ方向に貫通するビア２６ｖｂにより、当該配線層２６ｂが絶縁層２２ｂの図面下面側の配線層２４ｂに電気的に接続されている。
【００８８】
絶縁層２５ａの図１７の図面上面側には、図１６に示す所定の平面形状を有する上層アンテナパターン６１〜６３及び接続端子部６４が設けられている。アンテナ部６０については、詳しく後述するが、概略、図１５に示すように、絶縁層２５ａの図１７の図面上面側に設けられた上層アンテナパターン６１〜６３と、図１６に示すように、絶縁層２２ａの図１７の図面上面側（絶縁層２５ａの図面下面側）に設けられた下層アンテナパターン６５、６６と、図１７に示すように、絶縁層２５ａを厚さ方向に貫通し、上層アンテナパターン６１、６２と下層アンテナパターン６６、６５とを電気的に接続するビア６１ｖ、６２ｖと、を有している。また、図１５、図１６に示すように、基板装置部２０の紙面表面側には、上層アンテナパターン６１〜６３及び下層アンテナパターン６５、６６からなるアンテナ体（後述する図１９に示す回路構成に対応する）が４組設けられ、各アンテナ体が例えば９０°の角度を有して放射状又は十字状に配置されている。そして、図１５、図１６に示すように、隣接する２組のアンテナ体同士を１グループとして、各グループごとにアンテナ体同士が接続端子部６４を介して電気的に接続されている。接続端子部６４は、図１７に示すように、絶縁層２５ａを厚さ方向に貫通するビア６４ｖを介して、絶縁層２５ａの図面下面側（絶縁層２２ａの図面上面側）に設けられた配線層２４ａに電気的に接続されている。さらに、各組のアンテナ体の下層アンテナパターン６６同士が接続点６６ｃに共通に接続されている。
【００８９】
ここで、本実施形態においては、配線層２４ａ、及び、各アンテナ体の下層アンテナパターン６６が接続された貫通電極２３は、例えばコア基板２１に埋め込まれた特定の半導体装置３０を挟んで対向する位置に配置されている。具体的には、例えば図１５の図面左側に示した半導体装置３０に設けられた集積回路をアンテナ部６０に接続される無線信号制御回路とした場合、半導体装置内蔵基板モジュール１０を平面視した際に、当該半導体装置３０の外形形状を規定する対向する２辺の外方の領域に各貫通電極２３が設けられている。すなわち、図１７に示すように、矩形状の平面形状を有する基板装置部２０の、略中央部と左角部近傍に各貫通電極２３が設けられている。なお、図１７に示した配線層２４ａ及び貫通電極２３の配置は、実施形態の一例を示したものに過ぎない。
【００９０】
このように、本実施形態に係る基板装置部２０においても、コア基板２１の上面側に、絶縁層２２ａ、配線層２４ａ及び絶縁層２５ａが順次積層された積層構造を有し、また、コア基板２１の下面側に、絶縁層２２ｂ、配線層２４ｂ、絶縁層２５ｂ及び配線層２６ｂが順次積層された積層構造を有している。加えて、本実施形態においては、当該基板装置部２０の絶縁層２２ａの上面側に、機能部となるアンテナ部６０の下層アンテナパターン６５、６６が、また、絶縁層２５ａの上面側に、アンテナ部６０の上層アンテナパターン６１〜６３及び接続端子部６４が、各々、他の配線層と同等の構造を有して設けられている。すなわち、本実施形態においては、図１７に示した半導体装置内蔵基板モジュール１０が、半導体装置３０が埋め込まれたコア基板２１の図面上面側及び図面下面側に、各々、片面２層のビルドアップ基板構造を有するとともに、基板装置部２０とアンテナ部６０が一体的に形成された構成を有している。
【００９１】
そして、図１６に示すように、絶縁層２５ｂの図面下面側には、当該絶縁層２５ｂ及び配線層２６ｂを被覆するようにソルダーレジスト等の保護絶縁膜２７ｂが設けられている。保護絶縁膜２７ｂには配線層２６ｂが露出する開口部２７ｈｂが設けられ、当該開口部２７ｈｂを介して配線層２６ｂに外部接続用の半田ボール２８が接続されている。なお、図１５、図１６においては、図示の都合上、表示を省略したが、絶縁層２５ａの図１６の図面上面側にも、当該絶縁層２５ａ、上層アンテナパターン６１〜６３及び接続端子部６４を被覆するようにソルダーレジスト等の保護絶縁膜が設けられている。
【００９２】
（アンテナ部）
次に、本実施形態に係る半導体装置内蔵基板モジュールに適用可能なアンテナ部について、図面を参照して詳しく説明する。
図１８は、本実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波円偏波アンテナの基本構造を示す概略構成図である。また、図１９は、本実施形態に係る半導体装置内蔵基板モジュールに適用される複数周波アンテナの等価回路の一例を示す回路構成図である。
【００９３】
本実施形態に適用可能な複数周波円偏波アンテナの基本構造は、図１８に示すように、絶縁性基板１０１と、当該絶縁性基板１０１の図面上面側及び図面下面側に設けられたアンテナパターンからなる、一対の複数周波アンテナ１１０、１２０と、を有している。ここで、絶縁性基板１０１は、ガラスエポキシ等からなる平板状の誘電体であって、上述したプリプレグからなる絶縁層２５ａに対応する。また、各複数周波アンテナ１１０、１２０は、上述した上層アンテナパターン６１〜６３及び下層アンテナパターン６５、６６からなる各組のアンテナ体に対応する。
【００９４】
各複数周波アンテナ１１０、１２０は、同等の構成を有し、放射する電磁波の主伝搬方向が同方向になるように、例えば略鏡像対称に配置されている。各複数周波アンテナ１１０、１２０は、アンテナ素子１１１、１２１と、ビア導体１１２、１２２と、シリーズインダクタ用導体１１３、１２３と、入出力端子１１４、１２４と、シリーズキャパシタ用導体１１５、１２５と、シャントインダクタ用導体１１６、１２６と、ビア１１１ｖ、１１２ｖ、１２１ｖ、１２２ｖと、を有している。
【００９５】
ここで、アンテナ素子１１１、１２１は、上述した上層アンテナパターン６１に対応し、ビア導体１１２、１２２は、上述した上層アンテナパターン６２に対応し、シリーズインダクタ用導体１１３、１２３は、上述した上層アンテナパターン６３に対応し、入出力端子１１４、１２４は、上述した接続端子部６４に対応する。また、シリーズキャパシタ用導体１１５、１２５は、上述した下層アンテナパターン６５に対応し、シャントインダクタ用導体１１６、１２６は、上述した下層アンテナパターン６６に対応し、ビア１１１ｖ、１２１ｖは、上述したビア６１ｖに対応し、ビア１１２ｖ、１２２ｖは、上述したビア６２ｖに対応する。
【００９６】
各アンテナ素子１１１、１２１は、図１８に示すように、上底より下底が長い等脚台形を有する導電板１１１ａ、１２１ａと、この等脚台形の下底に接続された半円の導体板１１１ｂ、１２１ｂと、から構成されている。アンテナ素子１１１とアンテナ素子１２１は、導電板１１１ａ、１２１ａを規定する等脚台形の上底が対向するように、絶縁性基板１０１の図面上面側に配置されている。また、各アンテナ素子１１１、１２１は、等脚台形に関する２本の対角線の略交点付近において、絶縁性基板１０１を厚さ方向に貫通する各ビア１１１ｖ、１２１ｖを介して、絶縁性基板１０１の図面下面側の各シャントインダクタ用導体１１６、１２６に電気的に接続されている。
【００９７】
各ビア導体１１２、１２２は、絶縁性基板１０１の図面上面側に設けられ、アンテナ素子１１１、１２１間の領域であって、上述した各導電板１１１ａ、１２１ａを規定する等脚台形の上底に対向するように配置されている。また、各ビア導体１１２、１２２は、絶縁性基板１０１を厚さ方向に貫通する各ビア１１２ｖ、１２２ｖを介して、絶縁性基板１０１の図面下面側の各シリーズキャパシタ用導体１１５、１２５に電気的に接続されている。
【００９８】
各シリーズインダクタ用導体１１３、１２３は、絶縁性基板１０１の図面上面側に設けられ、アンテナ素子１１１、１２１の対向方向（又は、延在方向）に延在し、一端側が各ビア導体１１２、１２２に接続されるとともに、他端側が各入出力端子１１４、１２４に接続されている。
【００９９】
各入出力端子１１４、１２４は、絶縁性基板１０１の図面上面側に設けられ、アンテナ素子１１１、１２１間の領域に配置されている。また、各入出力端子１１４、１２４は、図示を省略した、絶縁性基板１０１を厚さ方向に貫通するビアや絶縁性基板１０１の図面下面側の配線層、貫通電極等を介して、無線信号制御回路に個別に接続されている。
【０１００】
各シリーズキャパシタ用導体１１５、１２５は、線路導体により構成される各シャントインダクタ用導体１１６、１２６を挟み込むように、絶縁性基板１０１の図面下面側に一対設けられている。また、絶縁性基板１０１を平面視した場合に、各シリーズキャパシタ用導体１１５、１２５が、各アンテナ素子１１１、１２１と平面的に重なるように配置されている（図１５、図１６参照）。これにより、絶縁性基板１０１を介して対向する、アンテナ素子１１１とシリーズキャパシタ用導体１１５、また、アンテナ素子１２１とシリーズキャパシタ用導体１２５により、各アンテナ素子１１１、１２１に直列に接続されたシリーズキャパシタが形成される。
【０１０１】
各シャントインダクタ用導体１１６、１２６は、線路導体により構成され、アンテナ素子１１１、１２１の対向方向（又は、延在方向）に延在するように、絶縁性基板１０１の図面下面側に設けられている。すなわち、絶縁性基板１０１を平面視した場合に、各シャントインダクタ用導体１１６、１２６が、各アンテナ素子１１１、１２１と平面的に重なるように配置されている（図１５、図１６参照）。
【０１０２】
このような構成を有する複数周波アンテナ１１０、１２０において、各入出力端子１１４、１２４間に、無線信号制御回路から差動信号が供給されることにより、該差動信号（送信信号）を電波として空間に放射し、一方、受信した電波を電気信号に変換して、各入出力端子１１４、１２４から半導体装置３０の無線信号制御回路に伝送する。
【０１０３】
上述したような基本構造を有する複数周波円偏波アンテナに適用される各複数周波アンテナ１１０、１２０は、図１９に示すような等価回路により表される。
すなわち、図１９に示すように、各複数周波アンテナ１１０、１２０は、シリーズインダクタＬserと、シリーズキャパシタＣserと、アンテナ素子１１１、１２１の等価回路ＡＮＴと、シャントインダクタＬshと、空間との結合の等価回路ＡＮＴｓと、入出力端子１１４、１２４と、接続点１２７と、から構成されている。
【０１０４】
ここで、シリーズインダクタＬserは、上述したシリーズインダクタ用導体１１３、１２３のインダクタンスに対応し、シャントインダクタＬshは、上述したシャントインダクタ用導体１１６、１２６のインダクタンスに対応する。また、シリーズキャパシタＣserは、上述したシリーズキャパシタ用導体１１５、１２５によって形成されるシリーズキャパシタに対応する。接続点１２７は、上述した下層アンテナパターン６６の接続点６６ｃに対応する。
【０１０５】
アンテナ素子１１１、１２１の等価回路ＡＮＴは、入力インピーダンスを線路表現した回路であり、インダクタＬ1antと、インダクタＬ2antと、キャパシタＣantと、から構成されている。ここで、インダクタＬ1antのインダクタンス、インダクタＬ2antのインダクタンスと、キャパシタＣantのキャパシタンスは、アンテナ素子１１１、１２１のサイズと平面形状に略依存して決定される。
【０１０６】
空間との結合の等価回路ＡＮＴｓは、アンテナ素子１１１、１２１のサイズと平面形状に依存し、アンテナ素子１１１、１２１と空間との結合によるインピーダンスを表現する回路である。空間との結合の等価回路ＡＮＴｓは、キャパシタＣｓと、基準インピーダンスＲｓと、インダクタＬｓから構成される。
【０１０７】
入出力端子１１４、１２４は、シリーズインダクタＬserとシリーズキャパシタＣserとの直列回路の一端に接続される。また、シリーズインダクタＬserとシリーズキャパシタＣserとの直列回路の他端には、アンテナ素子１１１、１２１の等価回路ＡＮＴを構成するインダクタＬ1antの一端が接続される。インダクタＬ1antの他端には、キャパシタＣantの一端とインダクタＬ2antの一端が接続される。インダクタＬ2antの他端は、シャントインダクタＬshの一端に接続される。また、キャパシタＣantの他端とシャントインダクタＬshの他端は、接続点１２７に接続される。
【０１０８】
空間との結合の等価回路ＡＮＴｓのキャパシタＣｓの一端は、インダクタＬ2antの他端とシャントインダクタＬshの一端とに接続される。また、キャパシタＣｓの他端は、インダクタＬｓの一端と基準インピーダンスＲｓの一端とに接続される。インダクタＬｓの他端と基準インピーダンスＲｓの他端は、接続点１２７に接続される。
【０１０９】
図１８に示した複数周波円偏波アンテナの基本構造は、図１９に示したような等価回路を有する各複数周波アンテナ１１０、１２０が接続点１２７で相互に接続されることにより構成される。
【０１１０】
そして、図１８、図１９に示した複数周波円偏波アンテナの基本構造に基づいて、図１５、図１６に示したようなアンテナパターンを構成し、入出力端子１１４、１２４に所定の信号を供給（給電）することにより、複数の共振周波数で動作する円偏波アンテナを実現することができる。
【０１１１】
すなわち、本実施形態に係るアンテナ部６０は、基板装置部２０の、図１５、図１６の紙面表面側に、上層アンテナパターン６１〜６３及び下層アンテナパターン６５、６６の２層からなるアンテナ体が４組設けられ、各アンテナ体が例えば９０°の角度を有して十字状（すなわち、各アンテナ体が垂直方向）に配置されている。そして、図１５に示すように、９０°の角度を有して隣接する２組のアンテナ体、すなわち、図面上側と図面右側に配置されたアンテナ体、及び、図面下側と図面左側に配置されたアンテナ体を、各々１グループとして、各グループ内のアンテナ体のアンテナパターン６３同士が個別の接続端子部６４を介して電気的に接続されている。また、図１６に示すように、４組のアンテナ体の各下層アンテナパターン６６同士が接続点６６ｃに共通に接続されている。ここで、上述したように、各接続端子部６４は、図１８に示した入出力端子１１４又は１２４に対応し、接続点６６ｃは、図１８に示した接続点１２７に対応する。
【０１１２】
このような構成を有するアンテナ部６０の各接続端子部６４は、図１７に示すように、絶縁層２５ａを厚さ方向に貫通するビア６４ｖ、絶縁層２２ａの図面上面側に設けられた配線層２４ａ、２個の半導体装置３０の間の領域（図面略中央部）に設けられ、コア基板２１を厚さ方向に貫通する貫通電極２３、絶縁層２２ｂの図面下面側に設けられた配線層２４ｂ、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂを介して、コア基板２１に埋め込まれた半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。また、アンテナ部６０の下層アンテナパターン６６は、図１７に示すように、絶縁層２２ａの図面上面側に設けられた配線層２４ａ、図面左側の半導体装置３０の左側の領域（図面左方）に設けられ、コア基板２１を厚さ方向に貫通する貫通電極２３、絶縁層２２ｂの図面下面側に設けられた配線層２４ｂ、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂを介して、半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。ここで、ランド３５ｂは、配線層３５の他端部であって、この配線層３５を介して、半導体基板３１の、図面下面側に設けられた接続パッド３２（図示を省略；図３参照）に接続されている。各接続端子部６４に接続された接続パッド３２は、アンテナ部６０に所定の信号を供給する給電端子として機能する。また、下層アンテナパターン６６に接続された接続パッド３２は、所定の基準電位（接地電位；ＲＦ ＧＮＤ）に接続されている。なお、各アンテナ体の接地は、絶縁層２２ａの図面上面側に設けられた配線層２４ａにより共有接続されているものであってもよい。これらはアンテナの動作原理が不平衡型であるか、平衡型であるかによって適切に設計される。
【０１１３】
図２０は、本実施形態に適用される複数周波円偏波アンテナにおける送受信動作時の配線状態を示す概念図である。
上述した複数周波円偏波アンテナからなるアンテナ部６０は、半導体装置３０に設けられた集積回路を無線信号制御回路として、送信時においては、図２０（ａ）に示すように、無線信号制御回路（半導体装置３０）内の信号源７０から、一対の接続端子部６４に対して所定の信号を供給する。この信号をアンテナ内部で電波合成して、例えば位相差±π／２を発生させることにより円偏波が放射される。なお、このような一対の接続端子部６４への信号供給により所定の位相差を発生させるために、図１９に示した等価回路において、シャントインダクタＬsh、シリーズキャパシタＣser、シリーズインダクタＬser等の集中定数コンポーネントの値が適切に調整されている。
【０１１４】
一方、アンテナ部６０の受信時においては、図２０（ｂ）に示すように、受信した円偏波を電気信号に変換して、一対の接続端子部６４から無線信号制御回路（半導体装置３０）内の増幅部８０へ伝送されて、所定の信号処理が実行される。
【０１１５】
このように、本実施形態に係る半導体装置内蔵基板モジュール１０においても、上述した第１の実施形態と同様に、ウエハレベルＣＳＰ型の半導体装置３０が内蔵された基板装置部２０に、機能部であるアンテナ部６０が、積層配線と同等の構造により一体的に設けられた構成を有している。したがって、特定の機能部（アンテナ部６０）を備えた半導体装置内蔵基板モジュール１０を、一部品として提供することができるので、装置規模を小型化して実装スペースを小さくすることができるとともに、半導体装置３０を内蔵した基板装置部２０とアンテナ部６０とを、導線等を用いて接続する必要がない。
【０１１６】
特に、本実施形態においては、機能部として複数周波円偏波アンテナからなるアンテナ部６０を備えることにより、次のような効果が得られる。すなわち、近年、携帯電話や無線ＬＡＮ、ＧＰＳ等の様々な無線通信システムが普及しているが、各無線通信システムごとに使用する周波数帯域に違いがあるため、複数の通信システムを利用するためには、複数の周波数帯域の無線信号を送受信する機能を備える必要がある。一般に、複数周波数の無線信号を送受信するためには、単周波用アンテナを複数使用するか、あるいは、複数の周波数に対応する複数周波アンテナを使用する必要がある。この場合、単周波用アンテナを複数個用いるよりも、複数周波アンテナを用いる方が、アンテナの小型化や構造の簡易化、低コスト化という観点において極めて有利である。本実施形態に示したような複数周波円偏波アンテナは、携帯電話や無線ＬＡＮやＧＰＳ、チューナー等、様々な無線回路モジュールに用いることができるので、これらを１台の電子機器に搭載した場合であっても、機器の小型化、高集積化及び部品実装、配線、工程の簡略化や効率化を図ることができる。
【０１１７】
また、本実施形態においても、基板装置部２０に内蔵されるウエハレベルＣＳＰ型の半導体装置３０が、集積回路の接続パッド３２と、外部接続に用いられるランド３５ｂとの間に、任意の配線パターンを有する配線層３５を設けた構成を有しているので、コア基板２１に積層する積層配線（絶縁層及び配線層）の層数を削減することができ、製造工程を簡略化又は効率化することができる。なお、この作用効果については、後述する比較検証において詳しく説明する。
【０１１８】
図２１は、第２の実施形態に係る半導体装置内蔵基板モジュールの他の構成例を示す概略断面図である。ここでは、説明を簡略化するため、アンテナ部６０と、１個の半導体装置３０と、これらを接続するための配線層やビアのみを示し、図１７に示したような貫通電極２３、半田ボール２８、コンデンサ４０、これらに接続される配線層やビア等の図示を省略した。なお、図１７に示した断面構造と同等の構成については、同一又は同等の符号を付してその説明を簡略化する。
【０１１９】
上述した第２の実施形態においては、図１７に示したように、コア基板２１の図面上面側に機能層であるアンテナ部６０が設けられ、図面下面側に外部接続用の半田ボール２８が設けられた構成において、半導体装置３０がフェースダウン型の埋め込み構造を有している場合について説明した。本発明はこれに限定されるものではなく、例えば図２１に示すように、半導体装置３０がフェースアップ型の埋め込み構造を有しているものであってもよい。この場合、アンテナ部６０は、図２１に示すように、絶縁層２２ａの図面上面側に設けられた配線層２４ａ、及び、当該絶縁層２２ａを厚さ方向に貫通するビア２４ｖａにより、コア基板２１に埋め込まれた半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。
【０１２０】
なお、本実施形態においては、図１５〜図１７に示したように、機能部であるアンテナ部６０が、絶縁層２５ａを介して上層アンテナパターン６１〜６３と下層アンテナパターン６５、６６備えた２層構造を有する場合について説明した。本発明はこれに限定されるものではなく、例えばアンテナパターンが１層のみ設けられたものであってもよいし、３層以上の複数のアンテナパターンを有するものであってもよい。
【０１２１】
（半導体装置内蔵基板モジュールの製造方法）
次に、本実施形態に係る半導体装置内蔵基板モジュールの製造方法について説明する。なお、上述した第１の実施形態と同等の製造方法については、その説明を簡略化する。
図２２〜図２５は、本実施形態に係る半導体装置内蔵基板モジュールの製造方法の一例を示す工程断面図である。ここでは、図１７に示した断面構造を有する半導体装置内蔵基板モジュールについて製造方法を説明する。
【０１２２】
上述した半導体装置内蔵基板モジュール１０の製造方法は、まず、第１の実施形態において図５〜図８に示したような製造方法により、集合基板状態のコア基板２１ｗの各開口部２１ｈｗに、ウエハレベルＣＳＰ型の半導体装置３０と例えばチップ型のコンデンサ４０が埋め込まれ、その図面上面側に絶縁層２２ｂ及び金属導電層２４ｗｂが順次積層され、また、図面下面側に絶縁層２２ａ及び金属導電層２４ｗａが順次積層された構成が得られる（図８（ｃ）参照）。ここで、金属導電層２４ｗｂは、絶縁層２２ｂを厚さ方向に貫通するビア２４ｖｂを介して、半導体装置３０の配線層３５（ランド３５ｂ）やコンデンサ４０の対向電極４１に電気的に接続される。また、コア基板２１ｗの図面上面側から下面側に貫通して、金属導電層２４ｗｂと２４ｗａを電気的に接続する貫通電極２３が、例えば特定の半導体装置３０を挟んで対向する位置（すなわち、図面右側の半導体装置３０の左右両側の位置）に設けられている。
【０１２３】
次いで、コア基板２１ｗの図面上面側に形成された金属導電層２４ｗａを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２２（ａ）に示すように、絶縁層２２ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２４ｖｂに接続された配線層２４ｂを形成する。また、コア基板２１ｗの図面下面側に形成された金属導電層２４ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２２（ａ）に示すように、絶縁層２２ａの図面下面側に所定の配線パターンを有する配線層２４ａ、及び、所定の平面形状を有する下層アンテナパターン６５、６６を形成する。ここで、絶縁層２２ｂの図面上面に形成された配線層２４ｂと、絶縁層２２ａの図面下面に形成された配線層２４ａは、各々、上述した貫通電極２３の上端及び下端に接続するように形成されることにより、相互に電気的に接続される。このように、絶縁層２２ｂの図面上面側に形成される配線層２４ｂと、絶縁層２２ａの図面下面側に形成される配線層２４ａ及び下層アンテナパターン６５、６６は、同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【０１２４】
次いで、図２２（ｂ）に示すように、配線層２４ｂが形成された絶縁層２２ｂの図面上面を覆うように、プリプレグからなる絶縁層２５ｂ及び銅箔等からなる金属導電層２６ｗｂを積層する（図中下向き矢印参照）。また、配線層２４ａ及び下層アンテナパターン６５、６６が形成された絶縁層２２ａの図面下面を覆うように、プリプレグからなる絶縁層２５ａ及び銅箔等からなる金属導電層２６ｗａを積層する（図中上向き矢印参照）。次いで、図２３（ａ）に示すように。絶縁層２５ａ、２５ｂ及び金属導電層２６ｗａ、２６ｗｂを積層したコア基板２１ｗを熱プレス（加熱加圧）することにより、各層を接合させるとともに硬化させる。
【０１２５】
次いで、図２３（ｂ）に示すように、例えばレーザビア形成法を用いて、レーザドリル装置でコア基板２１ｗの図面上面側の金属導電層２６ｗｂ及び絶縁層２５ｂに穴あけ加工を行い、金属導電層２６ｗｂ及び絶縁層２５ｂにビア開口部２５ｈｂを形成する。また、コア基板２１ｗの図面下面側においても、金属導電層２６ｗａ及び絶縁層２５ａに穴あけ加工を行い、金属導電層２６ｗａ及び絶縁層２５ａにビア開口部２５ｈａを形成する。ここで、ビア開口部２５ｈａ及び２５ｈｂの形成位置は、コア基板２１ｗを図面上面側又は下面側から平面視して、配線層２４ａ、２４ｂの配線パターン、又は、ビア２４ｖｂの形成領域、及び、下層アンテナパターン６５、６６に整合するように設定される。これにより、ビア開口部２５ｈａ、２５ｈｂ内に、配線層２４ａ、２４ｂ、又は、ビア２４ｖｂ、及び、下層アンテナパターン６５、６６が露出する。
【０１２６】
なお、本実施形態においても、上述した第１の実施形態と同様に、上述したビア開口部２２ｈｂ、及び、今回のビア開口部２５ｈａ、２５ｈｂの形成位置は、半導体装置３０の配線層３５のランド３５ｂやコンデンサ４０の対向電極４１、ビア２４ｖｂ、貫通電極２３の形成領域に整合するように設定することが好ましい。これにより、レーザビア形成法による穴あけ加工時に、膜厚の厚い層上に穴あけ加工が行われることにより、銅箔が焼き切れて消失する問題を防止することができる。
【０１２７】
次いで、ビア開口部２５ｈａ、２５ｈｂ内をデスミア処理して、配線層２４ａ、２４ｂ、及び、下層アンテナパターン６５、６６が露出するビア開口部２５ｈａ、２５ｈｂの内部をクリーニングする。その後、図２３（ｃ）に示すように、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキからなるビア６１ｖ、６２ｖ、６４ｖ、２６ｖｂを同時に形成する。具体的には、ビア６１ｖ、６２ｖ、６４ｖ、２６ｖｂの形成方法は、まず、少なくともビア開口部２５ｈａ、２５ｈｂを含む金属導電層２６ｗａの下面側全域及び金属導電層２６ｗｂの上面側全域に銅の無電解メッキを行うことにより、ビア開口部２５ｈａ、２５ｈｂの内壁及び配線層２４ａの下面、下層アンテナパターン６５、６６の下面、配線層２４ｂの上面に銅の薄膜を形成する。次いで、当該銅薄膜をメッキ電流路とした銅の電解メッキを行なうことにより、ビア開口部２５ｈａ、２５ｈｂ内に銅メッキを成長させてビア６１ｖ、６２ｖ、６４ｖ、２６ｖｂを同時に形成する。ここで、ビア２６ｖｂは、コア基板２１ｗの図面上面側の金属導電層２６ｗｂに電気的に接続されるように形成され、ビア６１ｖ、６２ｖ、６４ｖは、コア基板２１ｗの図面下面側の金属導電層２６ｗａに電気的に接続されるように形成される。なお、銅の電解メッキにより形成された部分は、銅箔からなる金属導電層２６ｗａ又は２６ｗｂと一体化するように形成されるので、図面においてもそれらの境界は図示していない。
【０１２８】
次いで、コア基板２１ｗの図面上面側に形成された金属導電層２６ｗｂを、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２４（ａ）に示すように、絶縁層２５ｂの図面上面側に所定の配線パターンを有し、かつ、ビア２６ｖｂに接続された配線層２６ｂを形成する。また、コア基板２１ｗの図面下面側に形成された金属導電層２６ｗａについても同様に、フォトリソグラフィ法を用いて、露光、現像処理を行うことにより、図２４（ａ）に示すように、絶縁層２５ａの図面下面側に、図１５に示したような所定の平面形状を有し、かつ、ビア６１ｖ、６２ｖに接続された上層アンテナパターン６１、並びに、図１５に示したような所定の平面形状を有し、かつ、ビア６４ｖに接続された上層アンテナパターン６２、６３及び接続端子部６４を形成する。この絶縁層２５ａの図面下面側に形成された上層アンテナパターン６１〜６３、及び、上述した絶縁層２２ａの図面下面側に形成された下層アンテナパターン６５、６６、並びに、絶縁層２５ａを貫通するように形成されたビア６１ｖ、６２ｖによりアンテナ部６０が構成される。アンテナ部６０は、接続端子部６４がビア６４ｖを介して、絶縁層２２ａの下面側に形成された配線層２４ａに接続されることにより、上述した貫通電極２３及び配線層２４ｂを介して半導体装置３０の配線層３５（ランド３５ｂ）に電気的に接続される。このように、コア基板２１ｗの図面下面側に形成される上層アンテナパターン６１〜６３及び接続端子部６４は、コア基板２１ｗの図面上面側に形成される配線層２６ｂと同等の製造方法を適用して形成することができ、そのプロセスの一部（例えば現像処理）を共通化することができる。
【０１２９】
次いで、図２４（ｂ）に示すように、コア基板２１ｗの図面上面側の、配線層２６ｂ及びビア２６ｖｂが形成された絶縁層２５ｂを覆うように、熱硬化性のエポキシ樹脂等からなるソルダーレジストが保護絶縁膜２７ｂとして形成される。ここで、保護絶縁膜２７ｂには、配線層２６ｂ及びビア２６ｖｂが露出する開口部２７ｈｂが形成される。また、コア基板２１ｗの図面下面側にも、図２４（ｂ）に示すように、アンテナパターン６１〜６３及び接続端子部６４が形成された絶縁層２５ａを覆うように、保護絶縁膜２７ａが形成される。
【０１３０】
次いで、図２５（ａ）に示すように、コア基板２１ｗの図面上面側の保護絶縁膜２７ｂに形成された開口部２７ｈｂを介して、配線層２６ｂ又はビア２６ｖｂに接続されるように外部接続用の半田ボール２８が形成される。次いで、図２５（ｂ）に示すように、コア基板２１ｗを、基板モジュール形成領域ごとにダイシングストリート２９に沿って切断して個片化することにより、図１５〜図１７に示した半導体装置内蔵基板モジュール１０が複数個得られる。
【０１３１】
このような半導体装置内蔵基板モジュール１０の製造方法においても、機能部であるアンテナ部６０の下層アンテナパターン６５、６６、及び、上層アンテナパターン６１〜６３、接続端子部６４、ビア６１ｖ、６２ｖ、６４ｖを、基板装置部２０の積層配線層を形成する際の製造プロセスを用いて、基板装置部２０と一体的に形成することができる。特に、アンテナ部６０の一部の構成について、その製造プロセスを共通化することができるので、製造プロセスを簡略化又は省略することができ、製造コストを抑制しつつ、機能部が基板装置部に一体的に形成された半導体装置内蔵基板モジュールを実現することができる。
【０１３２】
（比較検証）
次に、本実施形態に係る半導体装置内蔵基板モジュールの作用効果について、比較対象となる構成例を示して具体的に説明する。ここでは、まず、半導体装置が埋め込まれたコア基板とアンテナ部とが別個の部品として構成されている場合（以下、「比較例２」と記す）について検証し、その後、ＣＳＰ型又はベアチップの半導体装置を埋め込んだコア基板にアンテナ部を一体的に形成した場合（以下、「比較例３」と記す）について検証する。
【０１３３】
まず、比較例２について説明する。
図２６は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる機能部の一例（比較例２）を示す概略構成図である。図２６（ａ）は、比較例２に係る機能部の概略平面図であり、図２６（ｂ）は、比較例２に係る機能部の概略断面図である。ここで、図２６（ｂ）は、図２６（ａ）に示した平面図におけるＸＸVIＢ−ＸＸVIＢ線（本明細書においては図２６中に示したローマ数字の「２６」に対応する記号として便宜的に「ＸＸVI」を用いる。）に沿った断面を示す図である。ここで、上述した第１の実施形態に示した比較例１と同等の構成については、同一又は同等の符号を付して示す。なお、比較例２に係る基板装置部については、上述した比較例１の構成と同等であるので、図１４を適宜参照する。
【０１３４】
比較例２に係る半導体装置内蔵基板モジュールは、図２６に示すように、機能部であるアンテナ部６０ｐと、図１４に示したように、半導体装置３０ｐ又は３０ｑが内蔵された基板装置部２０ｐとが、別個の部品から構成されているものとする。
【０１３５】
アンテナ部６０ｐは、例えば図２６（ａ）、（ｂ）に示すように、上層アンテナパターン６１ｐ〜６３ｐと、下層アンテナパターン６５ｐ、６６ｐと、接続端子部６４ｐと、基板貫通電極６１ｑ、６２ｑを有している。上層アンテナパターン６１ｐ〜６３ｐ及び接続端子部６４ｐは、プリント基板２１１の、図２６（ａ）の紙面表面側、又は、図２６（ｂ）の上面側に設けられ、上述した実施形態と同等の所定の平面形状を有している。また、下層アンテナパターン６５ｐ、６６ｐは、プリント基板２１１の、図２６（ａ）の紙面裏面側、又は、図２６（ｂ）の下面側に設けられ、上述した実施形態と同等の所定の平面形状を有している。ここで、上層アンテナパターン６１ｐ〜６３ｐ及び下層アンテナパターン６５ｐ、６６ｐからなる各アンテナ体に接続された接続端子部６４ｐは、外部接続端子として適用される。上層アンテナパターン６１ｐは、基板貫通電極６１ｑを介して、下層アンテナパターン６６ｐに接続されている。また、上層アンテナパターン６２ｐは、基板貫通電極６２ｑを介して、下層アンテナパターン６５ｐに接続されている。
【０１３６】
基板装置部２０ｐは、図１４（ａ）、（ｂ）に示したように、コア基板２１ｐに、ＣＳＰ型あるいはベアチップの半導体装置３０ｐ、又は、ウエハレベルＣＳＰ型の半導体装置３０ｑが埋め込まれ、当該コア基板２１ｐの図面下面側には、積層配線部２２ｐ及び半田ボール２８ｐが設けられている。また、コア基板２１ｐの図面上面側には、半導体装置３０ｐ、３０ｑを封止するための絶縁層２３ｐが設けられている。
【０１３７】
そして、比較例２においては、図２６に示したアンテナ部６０ｐの接続端子部６４ｐと、図１４に示した基板装置部２０ｐの半導体装置３０ｐ、３０ｑとが、図示を省略した導線や配線層を介して電気的に接続される。これにより、例えば複数周波通信システムのアンテナ部６０ｐと、制御回路である半導体装置３０ｐ、３０ｑとが接続された構成が得られる。
【０１３８】
このような比較例２においても、上述した比較例１と同様に、アンテナ部６０ｐと基板装置部２０ｐとが別部品として提供され、これらを導線や配線層を介して接続した構成を有しているため、これらの部品を電子機器に搭載する際に、当該部品の大きさに対応した実装スペースを必要とするという問題を有している。そのため、比較例２においても、携帯型の情報端末機器等の電子機器における小型化や高集積化の妨げになるという問題を有している。また、これらの部品を電子機器に実装する際に、導線や配線層により相互に接続する必要があるため、製造工程が煩雑になるという問題も有している。
【０１３９】
特に、従来、円偏波アンテナとしては、誘電率の高いセラミックスを用いたパッチアンテナが広く使われているが、プリント基板にパターニングして形成されるアンテナに比較して重量が大きく、また、製造方法も複雑で、薄型化が困難なうえ、製品コストが高価であるといった問題を有していた。そのため、小型化や高機能化が強く求められている携帯型の情報端末機器（電子機器）に搭載するには、適切なアンテナとは言えなかった。
【０１４０】
これに対して、本実施形態に係る半導体装置内蔵基板モジュール１０においては、アンテナ部６０がコア基板２１に設けられた積層配線と同様の構造により形成され、当該アンテナ部６０と基板装置部２０とが一体的に形成された構成を有している。これにより、機能部（アンテナ部６０）を備えた半導体装置内蔵基板モジュールを一部品として提供することができる。したがって、本実施形態に係る半導体装置内蔵基板モジュール１０を電子機器に搭載する場合であっても、その実装スペースを小さくして、電子機器の小型化や高集積化に寄与することができる。また、本実施形態においては、比較例２の場合に比較して、アンテナ部６０と基板装置部２０を導線や配線層を介して接続する工程が不要になるので、製造方法を簡略化することができる。
【０１４１】
次に、比較例３について説明する。
図２７は、本実施形態に係る半導体装置内蔵基板モジュールの比較対象となる構成例（比較例３）を示す概略構成図である。図２７（ａ）は、比較例３に係る半導体装置内蔵基板モジュールを平面視した場合の全層透視図であり、図２７（ｂ）は、比較例３に係る半導体装置内蔵基板モジュールにおける積層配線の接続構造を示す概略断面図である。ここで、比較例３に適用される半導体装置については、図２１と同様に、フェースアップ型の埋め込み構造を有している場合を示す。なお、図２７（ｂ）は、図示の都合上、図２７（ａ）に示した半導体装置内蔵基板モジュールの平面図における、任意の箇所の積層配線の接続構造を示す概念図であって、特定の切断線に沿った実際の断面を示す図ではない。また、説明を簡略化するため、図２１と同様に、基板装置部に設けられる貫通電極や半田ボール、コンデンサ、これらに接続される配線層やビア等の図示を省略した。図２７において、配線層Ｌ１ｐは図２６に示したアンテナ部の上層アンテナパターン６１ｐ〜６３ｐ、接続端子部６４ｐに対応し、配線層Ｌ２ｐは下層アンテナパターン６５ｐ、６６ｐに対応し、ビアＶ１ｐは基板貫通電極６１ｑ、６２ｑに対応する。
【０１４２】
図２８は、比較例３に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。図２８（ａ）は配線層Ｌ１ｐの平面図であり、図２８（ｂ）はビアＶ１ｐの平面図であり、図２８（ｃ）は配線層Ｌ２ｐの平面図であり、図２８（ｄ）はビアＶ２ｐの平面図であり、図２８（ｅ）は配線層Ｌ３ｐの平面図であり、図２８（ｆ）はビアＶ３ｐの平面図であり、図２８（ｇ）は半導体装置３０ｐの端子パッドＬ４ｐの平面図である。ここで、上述した比較例２と同等の構成については、同一又は同等の符号を付して、又は、対応関係を明示して説明する。
【０１４３】
図２９は、本実施形態に係る半導体装置内蔵基板モジュールを比較例３に対比させた概略構成図である。図２９（ａ）は、本実施形態に係る半導体装置内蔵基板モジュールを平面視した場合の全層透視図であり、図２９（ｂ）は、本実施形態に係る半導体装置内蔵基板モジュールにおける積層配線の接続構造を示す概略断面図である。ここで、図２９（ｂ）は、図示の都合上、図２９（ａ）に示した半導体装置内蔵基板モジュールの平面図における、任意の箇所の積層配線の接続構造を示す概念図であって、特定の切断線に沿った実際の断面を示す図ではない。また、図２９において、配線層Ｌ１は図１５、図１６、図２１に示したアンテナ部の上層アンテナパターン６１〜６３、接続端子部６４に対応し、配線層Ｌ２は下層アンテナパターン６５、６６に対応し、ビアＶ１はビア６１ｖ、６２ｖ、６４ｖに対応し、ビアＶ２はビア２４ｖａに対応する。
【０１４４】
図３０は、本実施形態に係る半導体装置内蔵基板モジュールにおける積層配線を各層ごとに個別に示した概略平面図である。図３０（ａ）は配線層Ｌ１の平面図であり、図３０（ｂ）はビアＶ１の平面図であり、図３０（ｃ）は配線層Ｌ２の平面図であり、図３０（ｄ）はビアＶ２の平面図であり、図３０（ｅ）は半導体装置３０の上面側に露出する配線層３５のランド３５ｂの平面図であり、図３０（ｆ）は半導体装置３０の配線層３５及び接続パッド３２の平面図である。
【０１４５】
上述した実施形態に係る半導体装置内蔵基板モジュール１０の比較例３は、図２７に示すように、機能部であるアンテナ部６０ｐと、ＣＳＰ型又はベアチップの半導体装置３０ｐが内蔵された基板装置部２０ｐとが、一体的に構成されているものとする。
【０１４６】
アンテナ部６０ｐは、例えば図２７（ａ）、（ｂ）に示すように、コア基板２１ｐの、図２７（ａ）の紙面表面側、又は、図２７（ｂ）の図面上面側の積層配線部２２ｐに設けられている。アンテナ部６０ｐは、上層アンテナパターン６１ｐ〜６３ｐ、接続端子部６４ｐに相当する配線層Ｌ１ｐと、下層アンテナパターン６５ｐ、６６ｐに相当する配線層Ｌ２ｐと、積層配線部２２ｐを構成する絶縁層２２ｐ−１を厚さ方向に貫通して配線層Ｌ１ｐと配線層Ｌ２ｐを電気的に接続する、基板貫通電極６１ｑ、６２ｑに相当するビアＶ１ｐを有している。すなわち、アンテナ部６０ｐは、図２８（ａ）〜（ｃ）に示すように、配線層Ｌ１ｐと、絶縁層２２ｐ−１に設けられたビアＶ１ｐと、配線層Ｌ２ｐとから構成されている。
【０１４７】
基板装置部２０ｐは、例えば図２７（ｂ）に示すように、コア基板２１ｐにＣＳＰ型又はベアチップの半導体装置３０ｐが埋め込まれ、当該コア基板２１ｐの図面上面側には、積層配線部２２ｐが設けられている。積層配線部２２ｐには、上述したアンテナ部６０ｐに加え、図２８（ｄ）〜（ｇ）に示すように、絶縁層２２ｐ−２に設けられたビアＶ２ｐと、配線層Ｌ３ｐと、絶縁層２２ｐ−３に設けられたビアＶ３ｐが設けられている。また、コア基板２１ｐの、図２７（ｂ）の図面下面側には、半導体装置３０ｐを封止するための絶縁層２３ｐが設けられている。
【０１４８】
そして、比較例３においては、図２７（ａ）、（ｂ）に示すように、アンテナ部６０ｐの配線層Ｌ２ｐが、絶縁層２２ｐ−２を厚さ方向に貫通するビアＶ２ｐ、配線層Ｌ３ｐ、絶縁層２２ｐ−３を厚さ方向に貫通するビアＶ３ｐを介して、コア基板２１ｐに埋め込まれた半導体装置３０ｐの接続パッド３２ｐに電気的に接続されている。すなわち、比較例３においては、図２７及び図２８に示すように、コア基板２１ｐ上に、少なくとも３層の配線層Ｌ１ｐ、Ｌ２ｐ、Ｌ３ｐ、及び、これらと半導体装置３０ｐを電気的に接続するビアＶ１ｐ、Ｖ２ｐ、Ｖ３ｐが設けられた絶縁層２２ｐ−１、２２ｐ−２、２２ｐ−３を有している。これにより、例えば複数周波通信システムのアンテナ部６０ｐと、制御回路である半導体装置３０ｐとが接続された、一部品からなる半導体装置内蔵基板モジュールが得られる。
【０１４９】
このような比較例３においては、図２７に示したようなＣＳＰ型又はベアチップの半導体装置３０ｐがコア基板２１ｐに埋め込まれているため、コア基板２１ｐ上に形成される積層配線の層数（ここでは、３層）が増加して、製造工程が煩雑になるという問題を有している。また、コア基板２１ｐ上への積層配線の層数が増加すると、コア基板２１ｐへの熱プレス工程（加熱加圧処理）の回数が増加して、コア基板２１ｐに埋め込まれた半導体装置３０ｐが加熱加圧処理により損傷を受ける場合があり、製造歩留まりが悪化するという問題を有している。
【０１５０】
これに対して、本実施形態に係る半導体装置内蔵基板モジュール１０においては、図２９（ａ）、（ｂ）に示すように、基板装置部２０のコア基板２１にウエハレベルＣＳＰ型の半導体装置３０が埋め込まれ、当該コア基板２１の、図２９（ａ）の紙面表面側、又は、図２９（ｂ）の図面上面側にアンテナ部６０が設けられている。
【０１５１】
アンテナ部６０は、上層アンテナパターン６１〜６３、接続端子部６４に相当する配線層Ｌ１と、下層アンテナパターン６５、６６に相当する配線層Ｌ２と、絶縁層２５ａを厚さ方向に貫通して配線層Ｌ１と配線層Ｌ２を電気的に接続する、ビア６１ｖ、６２ｖ、６４ｖに相当するビアＶ１を有している。すなわち、アンテナ部６０は、図３０（ａ）〜（ｃ）に示すように、配線層Ｌ１と、絶縁層２５ａに設けられたビアＶ１と、配線層Ｌ２とから構成されている。
【０１５２】
そして、本実施形態においては、図２９（ａ）、（ｂ）及び図３０（ｄ）〜（ｆ）に示すように、アンテナ部６０の配線層Ｌ２が、コア基板２１の、図２９（ｂ）の図面上面側に設けられた絶縁層２２ａを厚さ方向に貫通する、ビア２４ｖａに相当するビアＶ２を介して、コア基板２１に埋め込まれた半導体装置３０の配線層３５のランド３５ｂに電気的に接続されている。また、ランド３５ｂは、半導体装置３０本体内に設けられた配線層３５の他端部であって、この配線層３５を介して、半導体基板３１に設けられた接続パッド３２に電気的に接続されている。すなわち、本実施形態においては、図２９及び図３０に示すように、コア基板２１上に２層の配線層Ｌ１、Ｌ２、及び、これらと半導体装置３０を電気的に接続するビアＶ１、Ｖ２が設けられた絶縁層２２ａ、２５ａを有している。
【０１５３】
このように、本実施形態においては、半導体基板３１上に任意の配線パターンを有する配線層３５が設けられたウエハレベルＣＳＰ型の半導体装置３０が、コア基板２１に埋め込まれていることにより、半導体基板３１上に少なくとも１層分の配線層を設けることができる。具体的には、比較例３においてコア基板２１ｐ上に形成される積層配線の一部、すなわち、アンテナ部６０ｐの配線層Ｌ２ｐと半導体装置３０ｐとを接続する配線層Ｌ３ｐ及びビアＶ３ｐを、ウエハレベルＣＳＰ型の半導体装置３０本体内に備えることができる。したがって、本実施形態によれば、図２７、図２８に示したようなＣＳＰ型又はベアチップの半導体装置３０ｐがコア基板２１ｐに埋め込まれた比較例３に比較して、コア基板２１上に形成される積層配線の層数（ここでは、２層）を実質的に削減することができるので、製造工程を簡略化又は省略することができる。加えて、このように、積層配線の層数を削減することにより、コア基板２１への熱プレス工程（加熱加圧処理）の回数を減らすことができ、コア基板２１に埋め込まれた半導体装置３０が加熱加圧処理により損傷を受けることを抑制することができ、製造歩留まりを改善することができる。
【０１５４】
なお、上述した各実施形態においては、基板装置部２０に一体的に設けられる機能部として、コイル部５０又はアンテナ部６０を適用した場合について説明した。ここで、これらの機能部は、上述したように、例えば非接触給電システムのコイル部や複数周波通信システムのアンテナ部として適用されるが、システムの動作時に電磁波を発生するため、基板装置部に内蔵された半導体装置に形成された集積回路（制御回路）の動作に影響を与える場合がある。そのため、このような場合には、例えば、コイル部５０又はアンテナ部６０と半導体装置３０との間の絶縁層２２ａを構成するプリプレグに磁性体粉末をを混入させたものを適用することにより、電磁波による影響を抑制することができる。また、他の構成としては、例えば、コイル部５０又はアンテナ部６０と半導体装置３０との間に、電磁シールドとなる、接地された導電層を設けるものであってもよい。なお、この導電層（電磁シールド層）についても、上述した各実施形態に示したように、他の配線層と同等の製造方法を適用して形成することができる。
【０１５５】
また、上述した各実施形態においては、機能部の一例として、コイル部５０又はアンテナ部６０を適用した場合について説明した。本発明はこれに限定されるものではなく、上述したように、他の配線層と同等の製造方法を適用して同時に形成することができる配線層や導電層を有するものであれば、他の素子や回路等を機能部として適用するものであってもよい。
【０１５６】
以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
【０１５７】
（付記）
請求項１に記載の発明は、
貫通する開口部が設けられた絶縁性基板と、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有し、前記絶縁性基板の前記開口部内に埋め込まれた半導体装置と、
所定の回路パターンを有し、前記絶縁性基板の一面側に設けられた特定の機能を有する機能部と、
を備え、
前記内部配線層と前記機能部とは電気的に接続されていることを特徴とする半導体装置内蔵基板モジュールである。
【０１５８】
請求項２に記載の発明は、
前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに設けられた貫通電極と、
前記貫通電極を介して、前記第１の配線層に接続されるように、前記絶縁性基板の他面側に設けられた第２の配線層と、
をさらに備えることを特徴とする請求項１記載の半導体装置内蔵基板モジュールである。
【０１５９】
請求項３に記載の発明は、
少なくとも前記第２の配線層を介して、前記半導体装置の前記内部配線層に接続されるように、前記絶縁性基板の前記他面側に設けられた外部接続用端子をさらに備えることを特徴とする請求項２記載の半導体装置内蔵基板モジュールである。
【０１６０】
請求項４に記載の発明は、
前記第１の配線層及び前記第２の配線層は、それぞれが複数の配線層を含み、前記第１の配線層及び前記第２の配線層の各複数の配線層の間に絶縁層が介在するように設けられた、積層構造を有することを特徴とする請求項２又は３に記載の半導体装置内蔵基板モジュールである。
【０１６１】
請求項５に記載の発明は、
前記第１の配線層及び前記第２の配線層は、同数の前記配線層及び前記絶縁層を含む積層構造を有することを特徴とする請求項４記載の半導体装置内蔵基板モジュールである。
【０１６２】
請求項６に記載の発明は、
前記第１の配線層の一部が、前記機能部の前記回路パターンを構成することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置内蔵基板モジュールである。
【０１６３】
請求項７に記載の発明は、
前記機能部は、螺旋状に連続する前記回路パターンを有するコイルであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュールである。
【０１６４】
請求項８に記載の発明は、
前記機能部は、所定の通信システムに対応した前記回路パターンを有するアンテナであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュールである。
【０１６５】
請求項９に記載の発明は、
貫通する開口部が設けられた絶縁性基板を準備し、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込み、
前記絶縁性基板の一面側に、所定の回路パターンを有し、特定の機能を有する機能部を、前記内部配線層と電気的に接続するように形成することを特徴とする半導体装置内蔵基板モジュールの製造方法である。
【０１６６】
請求項１０に記載の発明は、
前記第１の配線層の形成に先立って、前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに貫通電極を形成し、
前記貫通電極の形成後に、前記絶縁性基板の前記一面側に、前記第１の配線層を形成し、同時に、前記絶縁性基板の他面側に、前記貫通電極を介して前記第１の配線層に接続する第２の配線層を形成することを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法である。
【０１６７】
請求項１１に記載の発明は、
前記第１の配線層及び前記第２の配線層は、
前記絶縁性基板の前記一面側を覆うように、第１の絶縁層及び第１の金属層を前記絶縁性基板側から順に設けるとともに、前記絶縁性基板の前記他面側を覆うように、第２の絶縁層及び第２の金属層を前記絶縁性基板側から順に設け、
前記第１の絶縁層を貫通する第１の開口部を設け、
前記第２の絶縁層を貫通する第２の開口部を設け、
電解メッキを行うことにより、前記第１の金属層に接続された第１のビアを前記絶縁性基板の前記一面側に形成し、同時に、前記第２の金属層に接続された第２のビアを前記絶縁性基板の前記他面側に形成することにより、
形成されることを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法である。
【０１６８】
請求項１２に記載の発明は、
前記第１及び第２の配線層の形成後に、前記絶縁性基板を切断して、前記半導体装置内蔵基板モジュールを個片化することを特徴とする請求項１０又は１１に記載の半導体装置内蔵基板モジュールの製造方法である。
【符号の説明】
【０１６９】
１０ 半導体装置内蔵基板モジュール
２０ 基板装置部
２１ コア基板
２２ａ、２２ｂ、２５ａ、２５ｂ 絶縁層
２３ 貫通電極
２４ａ、２４ｂ、２６ｂ 配線層
２４ｖａ、２４ｖｂ、２６ｖｂ ビア
２８ 半田ボール
３０ 半導体装置
３１ シリコン基板
３５ 配線層（内部配線層）
３６ オーバーコート膜
４０ コンデンサ
５０ コイル部
５１ コイルパターン
５２ 端子部
５２ｖ ビア
６０ アンテナ部
６１〜６３ 上層アンテナパターン
６１ｖ、６２ｖ、６４ｖ ビア
６４ 接続端子部
６５、６６ 下層アンテナパターン
【特許請求の範囲】
【請求項１】
貫通する開口部が設けられた絶縁性基板と、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有し、前記絶縁性基板の前記開口部内に埋め込まれた半導体装置と、
所定の回路パターンを有し、前記絶縁性基板の一面側に設けられた特定の機能を有する機能部と、
を備え、
前記内部配線層と前記機能部とは電気的に接続されていることを特徴とする半導体装置内蔵基板モジュール。
【請求項２】
前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに設けられた貫通電極と、
前記貫通電極を介して、前記第１の配線層に接続されるように、前記絶縁性基板の他面側に設けられた第２の配線層と、
をさらに備えることを特徴とする請求項１記載の半導体装置内蔵基板モジュール。
【請求項３】
少なくとも前記第２の配線層を介して、前記半導体装置の前記内部配線層に接続されるように、前記絶縁性基板の前記他面側に設けられた外部接続用端子をさらに備えることを特徴とする請求項２記載の半導体装置内蔵基板モジュール。
【請求項４】
前記第１の配線層及び前記第２の配線層は、それぞれが複数の配線層を含み、前記第１の配線層及び前記第２の配線層の各複数の配線層の間に絶縁層が介在するように設けられた、積層構造を有することを特徴とする請求項２又は３に記載の半導体装置内蔵基板モジュール。
【請求項５】
前記第１の配線層及び前記第２の配線層は、同数の前記配線層及び前記絶縁層を含む積層構造を有することを特徴とする請求項４記載の半導体装置内蔵基板モジュール。
【請求項６】
前記第１の配線層の一部が、前記機能部の前記回路パターンを構成することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置内蔵基板モジュール。
【請求項７】
前記機能部は、螺旋状に連続する前記回路パターンを有するコイルであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュール。
【請求項８】
前記機能部は、所定の通信システムに対応した前記回路パターンを有するアンテナであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュール。
【請求項９】
貫通する開口部が設けられた絶縁性基板を準備し、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込み、
前記絶縁性基板の一面側に、所定の回路パターンを有し、特定の機能を有する機能部を、前記内部配線層と電気的に接続するように形成することを特徴とする半導体装置内蔵基板モジュールの製造方法。
【請求項１０】
前記第１の配線層の形成に先立って、前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに貫通電極を形成し、
前記貫通電極の形成後に、前記絶縁性基板の前記一面側に、前記第１の配線層を形成し、同時に、前記絶縁性基板の他面側に、前記貫通電極を介して前記第１の配線層に接続する第２の配線層を形成することを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法。
【請求項１１】
前記第１の配線層及び前記第２の配線層は、
前記絶縁性基板の前記一面側を覆うように、第１の絶縁層及び第１の金属層を前記絶縁性基板側から順に設けるとともに、前記絶縁性基板の前記他面側を覆うように、第２の絶縁層及び第２の金属層を前記絶縁性基板側から順に設け、
前記第１の絶縁層を貫通する第１の開口部を設け、
前記第２の絶縁層を貫通する第２の開口部を設け、
電解メッキを行うことにより、前記第１の金属層に接続された第１のビアを前記絶縁性基板の前記一面側に形成し、同時に、前記第２の金属層に接続された第２のビアを前記絶縁性基板の前記他面側に形成することにより、
形成されることを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法。
【請求項１２】
前記第１及び第２の配線層の形成後に、前記絶縁性基板を切断して、前記半導体装置内蔵基板モジュールを個片化することを特徴とする請求項１０又は１１に記載の半導体装置内蔵基板モジュールの製造方法。
【請求項１】
貫通する開口部が設けられた絶縁性基板と、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有し、前記絶縁性基板の前記開口部内に埋め込まれた半導体装置と、
所定の回路パターンを有し、前記絶縁性基板の一面側に設けられた特定の機能を有する機能部と、
を備え、
前記内部配線層と前記機能部とは電気的に接続されていることを特徴とする半導体装置内蔵基板モジュール。
【請求項２】
前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに設けられた貫通電極と、
前記貫通電極を介して、前記第１の配線層に接続されるように、前記絶縁性基板の他面側に設けられた第２の配線層と、
をさらに備えることを特徴とする請求項１記載の半導体装置内蔵基板モジュール。
【請求項３】
少なくとも前記第２の配線層を介して、前記半導体装置の前記内部配線層に接続されるように、前記絶縁性基板の前記他面側に設けられた外部接続用端子をさらに備えることを特徴とする請求項２記載の半導体装置内蔵基板モジュール。
【請求項４】
前記第１の配線層及び前記第２の配線層は、それぞれが複数の配線層を含み、前記第１の配線層及び前記第２の配線層の各複数の配線層の間に絶縁層が介在するように設けられた、積層構造を有することを特徴とする請求項２又は３に記載の半導体装置内蔵基板モジュール。
【請求項５】
前記第１の配線層及び前記第２の配線層は、同数の前記配線層及び前記絶縁層を含む積層構造を有することを特徴とする請求項４記載の半導体装置内蔵基板モジュール。
【請求項６】
前記第１の配線層の一部が、前記機能部の前記回路パターンを構成することを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置内蔵基板モジュール。
【請求項７】
前記機能部は、螺旋状に連続する前記回路パターンを有するコイルであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュール。
【請求項８】
前記機能部は、所定の通信システムに対応した前記回路パターンを有するアンテナであることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置内蔵基板モジュール。
【請求項９】
貫通する開口部が設けられた絶縁性基板を準備し、
半導体基板と、前記半導体基板の一面側の集積回路に接続された内部配線層と、を有する半導体装置を、前記絶縁性基板の前記開口部内に埋め込み、
前記絶縁性基板の一面側に、所定の回路パターンを有し、特定の機能を有する機能部を、前記内部配線層と電気的に接続するように形成することを特徴とする半導体装置内蔵基板モジュールの製造方法。
【請求項１０】
前記第１の配線層の形成に先立って、前記絶縁性基板の前記一面側から他面側にかけて貫通するスルーホールに貫通電極を形成し、
前記貫通電極の形成後に、前記絶縁性基板の前記一面側に、前記第１の配線層を形成し、同時に、前記絶縁性基板の他面側に、前記貫通電極を介して前記第１の配線層に接続する第２の配線層を形成することを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法。
【請求項１１】
前記第１の配線層及び前記第２の配線層は、
前記絶縁性基板の前記一面側を覆うように、第１の絶縁層及び第１の金属層を前記絶縁性基板側から順に設けるとともに、前記絶縁性基板の前記他面側を覆うように、第２の絶縁層及び第２の金属層を前記絶縁性基板側から順に設け、
前記第１の絶縁層を貫通する第１の開口部を設け、
前記第２の絶縁層を貫通する第２の開口部を設け、
電解メッキを行うことにより、前記第１の金属層に接続された第１のビアを前記絶縁性基板の前記一面側に形成し、同時に、前記第２の金属層に接続された第２のビアを前記絶縁性基板の前記他面側に形成することにより、
形成されることを特徴とする請求項９記載の半導体装置内蔵基板モジュールの製造方法。
【請求項１２】
前記第１及び第２の配線層の形成後に、前記絶縁性基板を切断して、前記半導体装置内蔵基板モジュールを個片化することを特徴とする請求項１０又は１１に記載の半導体装置内蔵基板モジュールの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２０１３−１０５９９２（Ｐ２０１３−１０５９９２Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２５０７７９（Ｐ２０１１−２５０７７９）
【出願日】平成２３年１１月１６日（２０１１．１１．１６）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１６日（２０１１．１１．１６）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]