半導体装置及びこれを備える半導体システム並びにその動作方法
【課題】内部でデータ基準電圧を生成する半導体装置を提供すること。
【解決手段】本発明の半導体装置は、設定されたデータパターンを有する比較データを外部から印加されて設定された電圧レベル差を有してスイングさせることによって、その論理レベルを明確に区分して格納するデータ格納部と、テスト進入／脱出コマンドにより定義されるテスト動作区間の間に、外部から印加されるレベルテストコードに応答してその電圧レベルが決定されるデータ基準電圧のレベルに基づいて、設定された時間ごとに前記設定されたデータパターンを有する状態で外部から印加されるテストデータの論理レベルを決定し、論理レベルの決定された前記テストデータと前記比較データの論理レベルを比較してテスト結果信号を生成するテスト動作部と、前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を生成するテスト動作測定信号生成部と、を備える。
【解決手段】本発明の半導体装置は、設定されたデータパターンを有する比較データを外部から印加されて設定された電圧レベル差を有してスイングさせることによって、その論理レベルを明確に区分して格納するデータ格納部と、テスト進入／脱出コマンドにより定義されるテスト動作区間の間に、外部から印加されるレベルテストコードに応答してその電圧レベルが決定されるデータ基準電圧のレベルに基づいて、設定された時間ごとに前記設定されたデータパターンを有する状態で外部から印加されるテストデータの論理レベルを決定し、論理レベルの決定された前記テストデータと前記比較データの論理レベルを比較してテスト結果信号を生成するテスト動作部と、前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を生成するテスト動作測定信号生成部と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体設計技術に関し、具体的には内部でデータ基準電圧を生成する半導体装置及びこれを備える半導体システム並びにその動作方法に関する。
【背景技術】
【０００２】
ＤＤＲ４のような低電力（ｌｏｗ ｐｏｗｅｒ）の高速動作（ｈｉｇｈ ｓｐｅｅｄ）半導体装置では、データ入力バッファの基準電圧レベルを定義するためのデータ基準電圧ＶＲＥＦ＿ＤＱのトレーニング（ｔｒａｉｎｉｎｇ）テストを半導体装置の内部で行う。
【０００３】
このために、半導体コントローラでは、６ビットのレベルトレーニングコードを半導体装置に伝達し、半導体装置では、６ビットのレベルトレーニングコードに応答して、内部でデータ基準電圧ＶＲＥＦ＿ＤＱのレベルを調節する方式で生成する。
【０００４】
一方、従来では、半導体コントローラからデータ基準電圧ＶＲＥＦ＿ＤＱを生成して、半導体装置に伝達する方式で動作したので必要なかったが、前記のような構成では、半導体装置の内部で生成されるデータ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間をトレーニングテスト結果が分かるパラメータ（ｐａｒａｍｅｔｅｒ）として外部で測定しなければならない必要性がある。
【０００５】
しかしながら、データ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間をトレーニングテスト結果が分かるパラメータとして直接的に半導体装置の外部で測定するとき、モニターリングパッドと測定装備のキャパシティブ（ｃａｐａｃｉｔｉｖｅ）及びローディング（ｌｏａｄｉｎｇ）成分により、その正確度に問題が発生する可能性がある。
【０００６】
すなわち、データ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間のようなパラメータは、ナノセカンド（ｎａｎｏｓｅｃｏｎｄ）単位のような極めて微細な単位でその正確度が決定されなければならないが、このように微細な単位を半導体装置の外部で正確に測定することはほとんど不可能であるという問題点がある。
【０００７】
これによって、半導体装置の内部でデータ基準電圧ＶＲＥＦ＿ＤＱを正常に生成できない場合にも、これを正確にキャッチ（ｃａｔｃｈ）できないという問題が発生する可能性がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】大韓民国特許出願公開第２０１０−００７６６５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述の従来の技術の問題点を解決するために提案されたものであって、その目的は、データ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを極めて正確に測定できるように動作する半導体装置及びこれを備える半導体システム並びにその動作方法を提供することにある。
【００１０】
特に、半導体装置の動作周波数が極めて高い場合にも、安定した測定動作が行われうる半導体装置及びこれを備える半導体システム並びにその動作方法を提供することにその目的がある。
【課題を解決するための手段】
【００１１】
上記の目的を達成すべく、本発明の一側面によれば、外部から印加された入力データを、設定された電圧レベル差を有してスイングさせことによって、その論理レベルを区分して比較データとして格納するデータ格納部と、テスト進入／脱出コマンドにより定義されるテスト動作区間の間に、レベルテストコードに応答して周期的にテストデータの論理レベルを決定し、論理レベルの決定された前記テストデータと前記比較データの論理レベルを比較して、テスト結果信号を生成するテスト動作部と、前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を生成するテスト動作測定信号生成部とを備える半導体装置を提供する。
【００１２】
また、上記の目的を達成すべく、本発明の他の側面によれば、テスト準備動作区間の間に設定されたデータパターンを有する比較データとテスト動作区間の間に設定された時間ごとにそのレベル値を変動させるレベルテストコードと前記設定されたデータパターンを有するテストデータとを出力し、半導体装置から出力される信号に応答して、前記レベルテストコードがターゲット値に到達する時間を測定する半導体コントローラと、前記テスト準備動作区間の間に前記比較データの論理レベルを格納した後、前記テスト動作区間の間に前記レベルテストコードに応答して、データ基準電圧のレベルを決定し、前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後、前記比較データの論理レベルと比較して出力信号を生成する半導体装置とを備える半導体システムを提供する。
【００１３】
また、上記の目的を達成すべく、本発明のさらに他の側面によれば、半導体コントローラからテスト準備進入コマンド、設定されたデータパターンを有する比較データ、及びテスト準備脱出コマンドを順次に出力し、これを半導体装置から受け取ってテスト準備動作区間に進入した後に前記比較データの論理レベルを調節して格納し、続いてテスト準備動作区間から脱出するステップと、半導体コントローラからテスト進入コマンドを出力し、続いて設定された時間ごとにその値が変動するレベルテストコードと前記設定されたデータパターンを有するテストデータを設定された回数分だけ出力した後に、テスト脱出コマンドを出力するテスト動作ステップと、前記半導体装置から前記テスト進入コマンド及びテスト脱出コマンドにより定義されたテスト動作区間の間に前記レベルテストコード及びテストデータが出力されることに応答して、設定された時間ごとにデータ基準電圧のレベルを決定し、決定されたデータ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後に、前記比較データの論理レベルと比較してテスト動作測定信号を出力するステップと、前記テスト動作測定信号に応答して、半導体コントローラで前記レベルテストコードがターゲット値に到達する時間を測定するステップとを含む半導体システムの動作方法を提供する。
【発明の効果】
【００１４】
本発明によれば、内部でデータ基準電圧ＶＲＥＦ＿ＤＱを生成して、印加されるデータの論理レベルを判断する半導体装置において、データ基準電圧ＶＲＥＦ＿ＤＱのレベル変動をトレーニングテストした結果を出力パルスのアクティブ区間長に換算して半導体装置の外部に出力できるという効果がある。
【００１５】
これによって、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを測定するとき、半導体装置から出力されるパルスのアクティブ区間長を測定すれば良いので、半導体装置の外部で極めて正確に測定できるという効果がある。
【００１６】
また、測定動作周波数が高ければ高いほど、より微細な単位で測定動作を行うことができるので、半導体システムの動作周波数が極めて高い場合にも、安定した測定動作が行われうるようにするという効果がある。
【図面の簡単な説明】
【００１７】
【図１Ａ】本発明の実施の形態に係る半導体装置の構成を示すブロック図である。
【図１Ｂ】本発明の実施の形態に係る半導体装置の構成を示すブロック図である。
【図１Ｃ】図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト結果信号生成部を詳細に示す回路図である。
【図１Ｄ】図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト動作測定信号生成部を詳細に示す回路図である。
【図２】図１Ａ〜図１Ｄに示す本発明の実施の形態に係る半導体装置の動作を説明するために示すタイミング図である。
【図３Ａ】図１Ａ〜図１Ｂに示す本発明の実施の形態に係る半導体装置を備える半導体システムを示すブロック図である。
【図３Ｂ】図１Ａ〜図１Ｂに示す本発明の実施の形態に係る半導体装置を備える半導体システムを示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、添付された図面を参照して本発明の好ましい実施の形態を説明する。しかしながら、本発明は、以下で開示される実施の形態に限定されず、互いに異なる様々な形態で構成されることができ、但し本実施の形態は、本発明の開示が完全になるようにし、通常の知識を有した者に本発明の範ちゅうを完全に知らせるために提供されるものである。
【００１９】
図１Ａ及び図１Ｂは、本発明の実施の形態に係る半導体装置の構成を示すブロック図である。図１Ｃは、図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト結果信号生成部を詳細に示す回路図である。図１Ｄは、図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト動作測定信号生成部を詳細に示す回路図である。
【００２０】
図１Ａに示すように、本発明の実施の形態に係る半導体装置は、データ格納部１００、テスト動作部１４０、テスト動作測定信号生成部１６０、データ入力バッファ１２０、及びモードレジスタセット（Ｍｏｄｅ Ｒｅｇｉｓｔｅｒ Ｓｅｔ；ＭＲＳ）１１０を備えて構成される。
【００２１】
モードレジスタセット１１０は、外部から印加されるテスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴとに応答して、そのアクティブ有無が決定されるテスト準備イネーブル信号ＴＳ＿ＰＥＮＡＢＬＥを生成してテスト準備動作区間を定義し、外部から印加されるテスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴとに応答して、そのアクティブ有無が決定されるテストイネーブル信号ＴＳ＿ＥＮＡＢＬＥを生成してテスト動作区間を定義する。
【００２２】
データ入力バッファ１２０は、外部から印加されるデータ入力コマンドＷＴに応答して、外部から印加されるデータＥＸ＿ＤＡＴＡをバッファリングする。このとき、データ入力バッファ１２０からバッファリングされて出力されるデータは、テスト準備動作区間において比較データＣＯＭＰ＿ＰＤＡＴＡとなり、テスト動作区間においてテストデータＴＳ＿ＰＤＡＴＡとなる。
【００２３】
すなわち、比較データＣＯＭＰ＿ＰＤＡＴＡと外部から印加されるテストデータＴＳ＿ＰＤＡＴＡとは、外部から印加される時点がいつなのかによって区分されるだけであり、実際には同じデータパターンを有するデータである。
【００２４】
データ格納部１００は、設定されたデータパターンを有する比較データＣＯＭＰ＿ＰＤＡＴＡを外部から印加されて、設定された電圧レベル差を有してスイングさせることによって、その論理レベルを区分して格納する。
【００２５】
さらに詳細に、データ格納部１００は、多目的レジスタ１０２とデータラッチ１０４とを備えて構成される。
【００２６】
多目的レジスタ１０２は、テスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴにより定義されるテスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥのアクティブ区間）において設定されたデータパターンを有する状態で外部から印加される比較データＣＯＭＰ＿ＰＤＡＴＡを格納して比較データＣＯＭＰ＿ＳＤＡＴＡを出力する。
【００２７】
データラッチ１０４は、多目的レジスタ１０２に格納された比較データＣＯＭＰ＿ＳＤＡＴＡを外部電源電圧ＶＤＤレベルと外部接地電圧ＶＳＳレベルとの間でスイングする状態でラッチして、その論理レベルを明確に区分する。
【００２８】
参考に、比較データは、外部から印加される比較データＣＯＭＰ＿ＰＤＡＴＡ、多目的レジスタ１０２に格納される比較データＣＯＭＰ＿ＳＤＡＴＡ、及びデータラッチ１０４を介してラッチされた比較データＣＯＭＰ＿ＤＡＴＡに区分されうるが、これは、動作ステップによって信号名を区分するためのもので、その値は同一なので、以下の説明では比較データＣＯＭＰ＿ＤＡＴＡと統一する。また、比較データＣＯＭＰ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００２９】
そして、テスト動作部１４０は、テスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴにより定義されるテスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、電圧レベルが決定されるデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて設定された時間ごとに設定されたデータパターンを有する状態でテストデータＴＳ＿ＰＤＡＴＡの論理レベルを決定し、論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡの論理レベルと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルとを比較して、テスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。
【００３０】
さらに詳細には、テスト動作部１４０は、データ基準電圧出力部１４２、論理レベル判断部１４４、及びテスト結果信号生成部１４６を備えて構成される。
【００３１】
データ基準電圧出力部１４２は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを、外部接地電圧ＶＳＳレベルより高い設定可能な最低電圧レベルと外部電源電圧レベルより低い設定可能な最大電圧レベルとの間で可変的に決定する。例えば、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が６ビットコードＴＳ＿ＬＶＣＤ＜０：５＞からなっており、最低値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘００００００’であれば、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最低電圧レベルとして設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最高値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘１１１１１１’であれば、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧レベルとして設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最低値と最高値の中間値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘０１１１１１’であれば、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧レベルと最低電圧レベルとの間を半分した電圧レベルを有する状態に設定して生成する。
【００３２】
テスト動作部１４０の構成要素のうち、論理レベル判断部１４４は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）で設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの論理レベルをデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて判断する。
【００３３】
すなわち、論理レベル判断部１４４では、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより高い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ハイ」（Ｈｉｇｈ）に設定し、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより低い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ロー」（Ｌｏｗ）に設定する方式で動作する。
【００３４】
前述したデータ基準電圧出力部１４２と論理レベル判断部１４４の動作を共に述べると、データ基準電圧出力部１４２は、外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するに伴い、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させるようになり、論理レベル判断部１４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて外部から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになる。
【００３５】
したがって、外部から印加されるテストデータＴＳ＿ＤＡＴＡが常に一定の電圧レベルパターンを有する状態であっても、外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によって、判断される論理レベルは異なりうる。
【００３６】
参考に、テストデータは、外部から印加されるテストデータＴＳ＿ＰＤＡＴＡと論理レベル判断部１４４でその論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡとに区分されうるが、これは動作ステップによって信号名を区分するためであり、その値は同様なので、以下の説明ではテストデータＴＳ＿ＤＡＴＡに統一する。また、テストデータＴＳ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００３７】
そして、テスト結果信号生成部１４６は、論理レベル判断部１４４から出力されるテストデータＴＳ＿ＤＡＴＡとデータ格納部１００に格納されている比較データＣＯＭＰ＿ＤＡＴＡとが互いに同じ論理レベルを有することに対応して、アクティブになるテスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。
【００３８】
図１Ｃを参照すれば、テスト結果信号生成部１４６の詳細な回路が分かる。すなわち、テスト結果信号生成部１４６は、テストデータＴＳ＿ＤＡＴＡの各ビットＴＳ＿ＤＡＴＡ＜１＞、ＴＳ＿ＤＡＴＡ＜２＞、ＴＳ＿ＤＡＴＡ＜３＞、ＴＳ＿ＤＡＴＡ＜４＞、ＴＳ＿ＤＡＴＡ＜５＞、ＴＳ＿ＤＡＴＡ＜６＞、ＴＳ＿ＤＡＴＡ＜７＞、ＴＳ＿ＤＡＴＡ＜８＞の論理レベルと比較データＣＯＭＰ＿ＤＡＴＡの各ビットＣＯＭＰ＿ＤＡＴＡ＜１＞、ＣＯＭＰ＿ＤＡＴＡ＜２＞、ＣＯＭＰ＿ＤＡＴＡ＜３＞、ＣＯＭＰ＿ＤＡＴＡ＜４＞、ＣＯＭＰ＿ＤＡＴＡ＜５＞、ＣＯＭＰ＿ＤＡＴＡ＜６＞、ＣＯＭＰ＿ＤＡＴＡ＜７＞、ＣＯＭＰ＿ＤＡＴＡ＜８＞の論理レベルとが完全に一致するとき、非アクティブ状態に初期化されていたテスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【００３９】
参考に、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとがそれぞれ８ビットからなる信号であることを例に挙げて示した図に過ぎず、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが８ビットより多いビット又は８ビットより少ないビットからなる場合に、その回路は変わりうる。
【００４０】
また、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの各ビットを直接比較する方式で示されているが、直接比較する方式でない場合でもテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較できる方式であれば、本発明の範ちゅうに含まれると見なすことができる。例えば、複数のビットからなるテストデータＴＳ＿ＤＡＴＡを圧縮した結果と複数のビットからなる比較データＣＯＭＰ＿ＤＡＴＡを圧縮した結果とを比較する方式によりテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較する場合も、本発明の範ちゅうに含まれうる。
【００４１】
前述したデータ基準電圧出力部１４２、論理レベル判断部１４４及びテスト結果信号生成部１４６の動作を共に述べると、データ基準電圧出力部１４２は、外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するに伴い、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させ、論理レベル判断部１４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて外部から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断し、テスト結果信号生成部１４６では、論理レベルの判断されたテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較して、両データが同じ論理レベルを有するとき、テスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【００４２】
このとき、上述のように、データ入力バッファ１２０を介してテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡが外部から入力される時には、互いに同じデータパターンを有する。したがって、外部から印加されるテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの電圧レベルスイングパターンを単純比較すると、完全に一致する状態になるはずである。
【００４３】
しかしながら、比較データＣＯＭＰ＿ＤＡＴＡは、その電圧レベルスイングが電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間でなされるために、その論理レベルが正確に判断されうることに対し、テストデータＴＳ＿ＤＡＴＡは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、電圧レベルが変動するデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいてその論理レベルが判断されるので、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によってその論理レベルの判断が変わりうる。
【００４４】
したがって、外部から入力される時には互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに異なる論理レベルを有する場合、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが誤った状態であることを意味する。反対に、外部から入力される時には互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに同じ論理レベルを有する場合、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが正常な状態であることを意味する。
【００４５】
すなわち、テスト結果信号生成部１４６から出力されるテスト結果信号ＴＳ＿ＲＥＳＵＬＴが非アクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態を意味し、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがアクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが正常なレベルを有する状態を意味する。
【００４６】
言い換えれば、テスト結果信号生成部１４６から出力されるテスト結果信号ＴＳ＿ＲＥＳＵＬＴが非アクティブになった状態は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が誤った値を有する状態を意味し、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがアクティブになった状態は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が正常な値を有する状態を意味する。
【００４７】
そして、テスト動作測定信号生成部１６０は、テスト進入コマンドＴＳ＿ＥＮＴＲＹに応答してアクティブになり、テスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して非アクティブになるテスト動作測定信号ＴＳ＿ＳＥＮＳを生成する。
【００４８】
図１Ｄを参照すれば、テスト動作測定信号生成部１６０の詳細な回路構成が分かる。具体的に、テスト動作測定信号生成部１６０は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになるのを決定するためのＰＭＯＳトランジスタＰ１、Ｐ２と、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト進入コマンドＴＳ＿ＥＮＴＲＹに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるのを決定するためのＮＭＯＳトランジスタＮ１、Ｎ２とを備えて構成されることが分かる。
【００４９】
したがって、テスト動作測定信号生成部１６０は、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグル（ｔｏｇｇｌｅ）することに応答して、初期化状態でロジック「ハイ」に非アクティブになっていたテスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ロー」（Ｌｏｗ）にアクティブにし、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにする。
【００５０】
このとき、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにするから、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」のアクティブ状態からロジック「ハイ」の非アクティブ状態に遷移することは、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態から正常なレベルを有する状態に転換したことを意味する。
【００５１】
言い換えれば、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにするから、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」のアクティブ状態からロジック「ハイ」の非アクティブ状態に遷移することは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が誤った値を有する状態から正常な値を有する状態に転換したことを意味する。
【００５２】
そして、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグルする時点でテスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるという点を想起してみれば、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになる時点からロジック「ハイ」に非アクティブになる時点までの区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値及びデータ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストする区間という意味を有するようになる。
【００５３】
このとき、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値をトレーニングテストするということは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値を設定可能な特定範囲の値内で順次に変動させながら、どのような値を有する場合が正常な値を有する状態になるかが分かるための目的でテストを行うということを意味する。
【００５４】
同様に、データ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストするということは、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な特定範囲の電圧レベル内で順次に変動させながら、どのような電圧レベルを有する場合が正常な電圧レベルを有する状態になるかが分かるための目的でテストを行うということを意味する。
【００５５】
結論的に、テスト動作測定信号生成部１６０から生成されるテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長は、トレーニングテスト動作を介してデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するのにかかる時間と同じパラメータになりうる。
【００５６】
そして、テスト動作測定信号ＴＳ＿ＳＥＮＳの長さを測定する方法は、以下のような２種類の方式を例に挙げることができる。
【００５７】
まず、テスト動作測定信号ＴＳ＿ＳＥＮＳを、図１Ａに示すように設定された出力パッド（ＰＡＤ）を介して外部に直に出力する方式がありうる。このとき、外部では特定テスト装備によりテスト動作測定信号ＴＳ＿ＳＥＮＳの長さを測定する。
【００５８】
そして、図１Ｂに示すように、アクティブ区間カウンタ１９０を介してテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間の間のソースクロックＣＬＫのトグル回数をカウントした後、カウントした値を設定された出力パッド（ＰＡＤ）を介して外部に出力する方式がありうる。このとき、外部ではカウントした値を介してテスト動作測定信号ＴＳ＿ＳＥＮＳの長さを演算する。
【００５９】
図２は、図１Ａ〜図１Ｄに示す本発明の実施の形態に係る半導体装置の動作を説明するために示すタイミング図である。
【００６０】
図２に示すように、図１Ａ〜図１Ｄに示す本発明の実施の形態に係る半導体装置は、テスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹがトグルすることに応答して、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）に進入し、テスト準備脱出コマンドＴＳ＿ＰＥＸＩＴがトグルすることに応答して、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）から脱出する。
【００６１】
このように、テスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴにより定義されるテスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）においてデータ入力コマンドＷＴがトグルすることに応答して、比較データＣＯＭＰ＿ＤＡＴＡがデータ入力バッファ１２０を介して印加される。
【００６２】
そして、テスト進入コマンドＴＳ＿ＥＮＴＲＹがトグルすることに応答して、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）に進入し、テスト脱出コマンドＴＳ＿ＥＸＩＴがトグルすることに応答して、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）から脱出する。
【００６３】
このように、テスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴにより定義されるテスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）において設定された時間ごとにデータ入力コマンドＷＴがトグルすることに応答して、テストデータＴＳ＿ＤＡＴＡがデータ入力バッファ１２０を介して印加される。
【００６４】
また、テスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴにより定義されるテスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）においてデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが上昇する。すなわち、直接的に示されていないが、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞値が最低値からターゲット値に向けて順次増加することによって、データ基準電圧ＶＲＥＦ＿ＤＱのレベルも、設定された最低レベルからターゲットレベルに向けて上昇するようになる。
【００６５】
また、データ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいてテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになるが、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが設定可能な最低レベルに近い状態では、テストデータＴＳ＿ＤＡＴＡの論理レベルを正常に判断できない。しかしながら、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが上昇し続けながらターゲットレベルに近づくことによって、ますますテストデータＴＳ＿ＤＡＴＡの論理レベルを正常に判断できるようになり、ターゲットレベルに到達すると、すべてのテストデータＴＳ＿ＤＡＴＡの論理レベルを正確に判断できるようになる。
【００６６】
一方、テスト動作測定信号ＴＳ＿ＳＥＮＳは、リセット信号ＲＥＳＥＴに応答してロジック「ハイ」に初期化された後、テスト進入コマンドＴＳ＿ＥＮＴＲＹに応答してロジック「ロー」にアクティブになる。すなわち、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが増加し始める時点と同じ時点でテスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ロー」にアクティブになる。
【００６７】
以後、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが十分に増加してターゲットレベルに到達することに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになる。すなわち、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達してテストデータＴＳ＿ＤＡＴＡの論理レベルを正常に判断する時点以後になって、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが互いに同じ論理レベルを有する状態になる時に、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになる。
【００６８】
したがって、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間は、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが変動する時点からデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでの区間になることが分かる。
【００６９】
言い換えれば、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値が変動する時点からレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するまでの区間になることが分かる。
【００７０】
参考に、図示のテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長がＡ区間とＢ区間とに分けられることが分かる。ここで、Ｂ区間は、データ入力コマンドＷＴが印加されることに応答して、テストデータＴＳ＿ＤＡＴＡが実際入力されるまでかかる遅延量を表現したことであり、予め計算できる値である。
【００７１】
そのため、正確に述べると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが変動する時点からデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでの実際区間は、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長からＢ区間に該当する長さ分だけを引いた区間になる。
【００７２】
言い換えれば、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値が変動する時点からレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するまでの実際区間であって、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長からＢ区間に該当する長さ分だけを引いた区間になる。
【００７３】
図３Ａ及び図３Ｂは、図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置を備える半導体システムを示すブロック図である。
【００７４】
図３Ａに示すように、本発明の実施の形態に係る半導体システムは、半導体コントローラ３００及び半導体装置３２０を備えて構成される。ここで、半導体コントローラ３００は、データ生成部３０２、コマンド生成部３０４、コード生成部３０６、及び測定部３０８を備えて構成される。そして、半導体装置３２０は、データ格納部３２１、テスト動作部３２４、テスト動作測定信号生成部３２６、データ入力バッファ３２２、及びモードレジスタセット３２３を備えて構成される。
【００７５】
半導体コントローラ３００は、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）の間に設定されたデータパターンを有する比較データＣＯＭＰ＿ＤＡＴＡを出力し、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）の間に設定された時間ごとにそのレベル値を変動させるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞と設定されたデータパターンを有するテストデータＴＳ＿ＤＡＴＡとを出力し、半導体装置３２０から出力される信号ＴＳ＿ＳＥＮＳに応答して、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞がターゲット値に到達する時間を測定する。
【００７６】
半導体コントローラ３００のコマンド生成部３０４からテスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴとを生成して半導体装置３２０に伝達すると、半導体装置３２０に備えられたモードレジスタセット３２３でそれに応答して、テスト準備イネーブル信号ＴＳ＿ＰＥＮＡＢＬＥのアクティブ有無を決定することによって、テスト準備動作区間を定義するようになる。
【００７７】
同様に、半導体コントローラ３００のコマンド生成部３０４からテスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴとを生成して半導体装置３２０に伝達すると、半導体装置３２０に備えられたモードレジスタセット３２３でそれに応答して、テストイネーブル信号ＴＳ＿ＥＮＡＢＬＥのアクティブ有無を決定することによって、テスト動作区間を定義するようになる。
【００７８】
また、半導体コントローラ３００のコマンド生成部３０４からデータ入力コマンドＷＴを半導体装置３２０に伝達しながらデータ生成部３０２から生成されたデータＥＸ＿ＤＡＴＡを半導体装置３２０に伝達すると、半導体装置３２０のデータ入力バッファ３２２でこれを受け取ってバッファリングする。このとき、半導体装置３２０のデータ入力バッファ３２２でバッファリングされて出力されるデータは、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）において比較データＣＯＭＰ＿ＰＤＡＴＡとなり、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）においてテストデータＴＳ＿ＰＤＡＴＡとなる。すなわち、半導体コントローラ３００から印加される比較データＣＯＭＰ＿ＰＤＡＴＡと半導体コントローラ３００から印加されるテストデータＴＳ＿ＰＤＡＴＡとは、半導体コントローラ３００から印加される時点がいつなのかによって区分されるだけであり、実際には同じデータパターンを有するデータである。
【００７９】
半導体コントローラ３００のコード生成部３０６は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞を生成して半導体装置３２０に伝達するが、このとき、その値を変動させる方式には、以下のような例がある。
【００８０】
まず、半導体コントローラ３００のコード生成部３０６でレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞を最小値からそれより大きなターゲット値（最大値と同一又はそれより小さな値を有する）まで順次に増加させて半導体装置３２０に伝達できる。このような場合に、半導体装置３２０のデータ基準電圧出力部３２４２では、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最低電圧レベル（外部接地電圧ＶＳＳレベルより高い）からターゲット電圧レベル（外部電源電圧ＶＤＤレベルより低い）まで変動させるようになる。
【００８１】
また、半導体コントローラ３００のコード生成部３０６でレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞を最大値からそれより小さなターゲット値（最小値と同一又はそれより大きな値を有する）まで順次に減少させて半導体装置３２０に伝達できる。このような場合に、半導体装置３２０のデータ基準電圧出力部３２４２では、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最大電圧レベル（外部電源電圧ＶＤＤレベルより低い）からターゲット電圧レベル（外部接地電圧ＶＳＳレベルより高い）まで変動させるようになる。
【００８２】
半導体コントローラ３００の測定部３０８は、コマンド生成部３０４から生成されるテスト進入コマンドＴＳ＿ＥＮＴＲＹと半導体装置３２０から出力されるテスト動作測定信号ＴＳ＿ＳＥＮＳとに応答して、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が最小値又は最大値からターゲット値まで到達するのにかかる時間を測定できる。その測定方法は、例えば動作クロックのトグルに基づいて測定するか、又は動作クロックよりより速い周波数を有する任意のクロックを生成して、そのトグルに基づいて測定するようになる。
【００８３】
半導体装置３２０のデータ格納部３２１は、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）において半導体コントローラ３００から比較データＣＯＭＰ＿ＤＡＴＡを印加されて、設定された電圧レベル差を有してスイングさせることによって、その論理レベルを明確に区分し格納する。
【００８４】
ここで、データ格納部３２１は、多目的レジスタ３２１２とデータラッチ３２１４とを備えて構成される。
【００８５】
半導体装置３２０のデータ格納部３２１の構成要素のうち、多目的レジスタ３２１２は、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥのアクティブ区間）において半導体コントローラ３００から印加される比較データＣＯＭＰ＿ＰＤＡＴＡを格納する。
【００８６】
半導体装置３２０のデータ格納部３２１の構成要素のうち、データラッチ３２１４は、多目的レジスタ３２１２に格納されたデータを外部電源電圧ＶＤＤレベルと外部接地電圧ＶＳＳレベルとの間でスイングする状態でラッチして、その論理レベルを明確に区分する。
【００８７】
参考に、比較データは、半導体コントローラ３００から印加される比較データＣＯＭＰ＿ＰＤＡＴＡ、半導体装置３２０の多目的レジスタ３２１２に格納される比較データＣＯＭＰ＿ＳＤＡＴＡ、及び半導体装置３２０のデータラッチ３２１４を介してラッチされた比較データＣＯＭＰ＿ＤＡＴＡに区分されうるが、これは、動作ステップによって信号名を区分するためであり、その値は同一なので、以下の説明では比較データＣＯＭＰ＿ＤＡＴＡに統一する。また、比較データＣＯＭＰ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００８８】
半導体装置３２０のテスト動作部３２４は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、その電圧レベルが決定されるデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて設定された時間ごとに外部から印加されるテストデータＴＳ＿ＰＤＡＴＡの論理レベルを決定し、論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較して、テスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。
【００８９】
テスト動作部３２４は、データ基準電圧出力部３２４２、論理レベル判断部３２４４、及びテスト結果信号生成部３２４６を備えて構成される。
【００９０】
半導体装置３２０のテスト動作部３２４の構成要素のうち、データ基準電圧出力部３２４２は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを外部接地電圧ＶＳＳレベルより高い設定可能な最低電圧レベルと外部電源電圧ＶＤＤレベルより低い設定可能な最大電圧レベルとの間で決定する。例えば、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が６ビットコードＴＳ＿ＬＶＣＤ＜０：５＞からなっており、最低値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘００００００’であると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最低電圧レベルに設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最高値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘１１１１１１’であると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧電圧レベルに設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最低値と最高値の中間値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘０１１１１１’であると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧レベルと最低電圧レベルとの間を半分した電圧レベルを有する状態に設定して生成する。
【００９１】
半導体装置３２０のテスト動作部３２４の構成要素のうち、論理レベル判断部３２４４は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）において設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの論理レベルをデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて判断する。
【００９２】
すなわち、論理レベル判断部３２４４では、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより高い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ハイ」に設定し、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより低い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ロー」に設定する方式で動作する。
【００９３】
前述した半導体装置３２０のデータ基準電圧出力部３２４２と論理レベル判断部３２４４の動作を共に述べると、データ基準電圧出力部３２４２は、半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するにつれて、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させるようになり、論理レベル判断部３２４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになる。
【００９４】
したがって、半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡが常に一定の電圧レベルパターンを有する状態であっても、半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によって、判断される論理レベルは異なりうる。
【００９５】
参考に、テストデータは、半導体コントローラ３００から印加されるテストデータＴＳ＿ＰＤＡＴＡと論理レベル判断部３２４４でその論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡとに区分されうるが、これは、動作ステップによって信号名を区分するためであり、その値は同様なので、以下の説明では、テストデータＴＳ＿ＤＡＴＡに統一する。また、テストデータＴＳ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００９６】
半導体装置３２０のテスト結果信号生成部３２４６は、論理レベル判断部３２４４から出力されるテストデータＴＳ＿ＤＡＴＡとデータ格納部３２１に格納されている比較データＣＯＭＰ＿ＤＡＴＡとが互いに同じ論理レベルを有することに対応して、アクティブになるテスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。参考に、図１Ｃを参照すれば、テスト結果信号生成部３２４６の詳細な回路が分かる。すなわち、テスト結果信号生成部３２４６は、テストデータＴＳ＿ＤＡＴＡの各ビットＴＳ＿ＤＡＴＡ＜１＞、ＴＳ＿ＤＡＴＡ＜２＞、ＴＳ＿ＤＡＴＡ＜３＞、ＴＳ＿ＤＡＴＡ＜４＞、ＴＳ＿ＤＡＴＡ＜５＞、ＴＳ＿ＤＡＴＡ＜６＞、ＴＳ＿ＤＡＴＡ＜７＞、ＴＳ＿ＤＡＴＡ＜８＞と比較データＣＯＭＰ＿ＤＡＴＡの各ビットＣＯＭＰ＿ＤＡＴＡ＜１＞、ＣＯＭＰ＿ＤＡＴＡ＜２＞、ＣＯＭＰ＿ＤＡＴＡ＜３＞、ＣＯＭＰ＿ＤＡＴＡ＜４＞、ＣＯＭＰ＿ＤＡＴＡ＜５＞、ＣＯＭＰ＿ＤＡＴＡ＜６＞、ＣＯＭＰ＿ＤＡＴＡ＜７＞、ＣＯＭＰ＿ＤＡＴＡ＜８＞の論理レベルが完全に一致する時に、非アクティブ状態に初期化されていたテスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【００９７】
参考に、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとがそれぞれ８ビットからなる信号であることを例に挙げて示した図であり、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが８ビットより多いビット又は８ビットより少ないビットからなる場合に、その回路が変わりうる。
【００９８】
また、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの各ビットを直接比較する方式で示されたが、直接比較する方式でない場合でもテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較できる方式であると、本発明の範ちゅうに含まれると見なすことができる。例えば、複数のビットからなるテストデータＴＳ＿ＤＡＴＡを圧縮した結果と複数のビットからなる比較データＣＯＭＰ＿ＤＡＴＡを圧縮した結果とを比較する方式により、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較する場合も、本発明の範ちゅうに含まれうる。
【００９９】
前述したデータ基準電圧出力部３２４２、論理レベル判断部３２４４、及びテスト結果信号生成部３２４６の動作を共に述べると、データ基準電圧出力部３２４２は、半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するにつれて、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させるようになり、論理レベル判断部３２４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになり、テスト結果信号生成部３２４６では、論理レベルの判断されたテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較して、両データが同じ論理レベルを有する時にテスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【０１００】
このとき、上述したように、データ入力バッファ３２２を介してテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが半導体コントローラ３００から入力される時には、互いに同じデータパターンを有する。したがって、半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの電圧レベルスイングパターンを単純比較すると、完全に一致する状態になるはずである。
【０１０１】
しかしながら、比較データＣＯＭＰ＿ＤＡＴＡは、その電圧レベルスイングが電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間でなされるために、その論理レベルが正確に判断されうることに対し、テストデータＴＳ＿ＤＡＴＡは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、電圧レベルが変動するデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいてその論理レベルが判断されるので、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によって、その論理レベルの判断が変わりうる。
【０１０２】
したがって、半導体コントローラ３００から入力される時には、互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに異なる論理レベルを有する場合であると、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが誤った状態であることを意味する。反対に、半導体コントローラ３００から入力される時には、互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに同じ論理レベルを有する場合であると、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが正常な状態であることを意味する。
【０１０３】
すなわち、半導体装置３２０のテスト結果信号生成部３２４６から出力されるテスト結果信号ＴＳ＿ＲＥＳＵＬＴが非アクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態を意味し、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがアクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが正常なレベルを有する状態を意味する。
【０１０４】
そして、半導体装置３２０のテスト動作測定信号生成部３２６は、テスト進入コマンドＴＳ＿ＥＮＴＲＹに応答してアクティブになり、テスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して非アクティブになるテスト動作測定信号ＴＳ＿ＳＥＮＳを生成する。
【０１０５】
図１Ｄを参照すれば、テスト動作測定信号生成部３２６の詳細な回路構成が分かる。具体的に、テスト動作測定信号生成部３２６は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになるのを決定するためのＰＭＯＳトランジスタＰ１、Ｐ２と、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト進入コマンドＴＳ＿ＥＮＴＲＹに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるのを決定するためのＮＭＯＳトランジスタＮ１、Ｎ２を備えて構成されることが分かる。
【０１０６】
したがって、テスト動作測定信号生成部３２６は、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグルすることに応答して、初期化状態でロジック「ハイ」に非アクティブになっていたテスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ロー」にアクティブにし、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにする。
【０１０７】
このとき、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにするから、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」のアクティブ状態からロジック「ハイ」の非アクティブ状態に遷移することは、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態から正常なレベルを有する状態に転換したことを意味する。
【０１０８】
そして、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグルする時点でテスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるという点を想起してみれば、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになる時点からロジック「ハイ」非アクティブになる時点までの区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値及びデータ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストする区間という意味を有するようになる。
【０１０９】
このとき、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値をトレーニングテストするということは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値を設定可能な特定範囲の値内で順次に変動させながら、どのような値を有する時が正常な値を有する状態になるかが分かるための目的でテストを行うことを意味する。
【０１１０】
同様に、データ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストするということは、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な特定範囲の電圧レベル内で順次変動させながら、どのような電圧レベルを有する時が正常な電圧レベルを有する状態になるかが分かるための目的でテストを行うことを意味する。
【０１１１】
結論的に、テスト動作測定信号生成部３２６から生成されるテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長は、トレーニングテスト動作を介してデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するのにかかる時間と同じパラメータになりうる。
【０１１２】
そして、図３Ｂに示す半導体システムの構成と図３Ａに示す半導体システムの構成はほとんど一致する。ただし、半導体装置３２０にアクティブ区間カウンタ３２９がさらに備えられ、半導体コントローラ３００には測定部３０８がなくなる代わりにカウント−時間テーブル３０９が備えられる構成であることが分かる。
【０１１３】
具体的に、半導体装置３２０のアクティブ区間カウンタ３２９は、テスト動作測定信号生成部３２６から生成されるテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間の間にソースクロックＣＬＫのトグル回数をカウントした後、カウントした値ＴＳ＿ＣＮＴを設定された出力パッド（ＰＡＤ）を介して半導体コントローラ３００に出力する。
【０１１４】
そして、半導体コントローラ３００のカウント−時間テーブル３０９には、半導体装置３２０から伝達されるカウント値ＴＳ＿ＣＮＴごとにレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するのにかかる時間が予め測定されて格納されており、半導体装置３２０からカウント値ＴＳ＿ＣＮＴが伝達されると、直ちにレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するのにかかる時間を演算できる。
【０１１５】
以上述べたように、本発明の実施の形態を適用すれば、内部でデータ基準電圧ＶＲＥＦ＿ＤＱを生成して印加されるデータの論理レベルを判断する半導体装置において、データ基準電圧ＶＲＥＦ＿ＤＱのレベル変動をトレーニングテストした結果を出力パルスのアクティブ区間長に換算して半導体装置の外部に出力できる。
【０１１６】
すなわち、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを半導体装置の外部で測定する時に半導体装置から出力されるパルスのアクティブ区間長を測定しさえすればよいので、測定結果がモニターリングパッドと測定装備のキャパシティブ及びローディング成分に影響を受けないようになる。
【０１１７】
したがって、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを半導体装置の外部で極めて正確に測定できる。
【０１１８】
また、半導体装置から出力されるパルスのアクティブ区間長を測定するとき、測定動作周波数が高ければ高いほど、より微細な単位まで測定可能なので、半導体システムの動作周波数が極めて高い場合にも安定した測定動作が行われうる。
【０１１９】
以上説明した本発明は、上記の実施の形態及び添付された図面により限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【０１２０】
例えば、前述した実施の形態において例示した論理ゲート及びトランジスタは、入力される信号の極性によってその位置及び種類が異なるように具現化されなければならない。
【符号の説明】
【０１２１】
３００ 半導体コントローラ
３２０ 半導体装置
１２０、３２２ データ入力バッファ
１００、３２１ データ格納部
１４０、３２４ テスト動作部
１６０、３２６ テスト動作測定信号生成部
１１０、３２３ モードレジスタセット、ＭＲＳ
１０２、３２１２ 多目的レジスタ
１０４、３２１４ データラッチ
１４２、３２４２ データ基準電圧出力部
１４４、３２４４ 論理レベル判断部
１４６、３２４６ テスト結果信号生成部
１９０、３２９ アクティブ区間カウンタ
３０２ データ生成部
３０４ コマンド生成部
３０６ コード生成部
３０８ 測定部
３０９ カウント−時間テーブル
【技術分野】
【０００１】
本発明は、半導体設計技術に関し、具体的には内部でデータ基準電圧を生成する半導体装置及びこれを備える半導体システム並びにその動作方法に関する。
【背景技術】
【０００２】
ＤＤＲ４のような低電力（ｌｏｗ ｐｏｗｅｒ）の高速動作（ｈｉｇｈ ｓｐｅｅｄ）半導体装置では、データ入力バッファの基準電圧レベルを定義するためのデータ基準電圧ＶＲＥＦ＿ＤＱのトレーニング（ｔｒａｉｎｉｎｇ）テストを半導体装置の内部で行う。
【０００３】
このために、半導体コントローラでは、６ビットのレベルトレーニングコードを半導体装置に伝達し、半導体装置では、６ビットのレベルトレーニングコードに応答して、内部でデータ基準電圧ＶＲＥＦ＿ＤＱのレベルを調節する方式で生成する。
【０００４】
一方、従来では、半導体コントローラからデータ基準電圧ＶＲＥＦ＿ＤＱを生成して、半導体装置に伝達する方式で動作したので必要なかったが、前記のような構成では、半導体装置の内部で生成されるデータ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間をトレーニングテスト結果が分かるパラメータ（ｐａｒａｍｅｔｅｒ）として外部で測定しなければならない必要性がある。
【０００５】
しかしながら、データ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間をトレーニングテスト結果が分かるパラメータとして直接的に半導体装置の外部で測定するとき、モニターリングパッドと測定装備のキャパシティブ（ｃａｐａｃｉｔｉｖｅ）及びローディング（ｌｏａｄｉｎｇ）成分により、その正確度に問題が発生する可能性がある。
【０００６】
すなわち、データ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間のようなパラメータは、ナノセカンド（ｎａｎｏｓｅｃｏｎｄ）単位のような極めて微細な単位でその正確度が決定されなければならないが、このように微細な単位を半導体装置の外部で正確に測定することはほとんど不可能であるという問題点がある。
【０００７】
これによって、半導体装置の内部でデータ基準電圧ＶＲＥＦ＿ＤＱを正常に生成できない場合にも、これを正確にキャッチ（ｃａｔｃｈ）できないという問題が発生する可能性がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】大韓民国特許出願公開第２０１０−００７６６５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上述の従来の技術の問題点を解決するために提案されたものであって、その目的は、データ基準電圧ＶＲＥＦ＿ＤＱがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを極めて正確に測定できるように動作する半導体装置及びこれを備える半導体システム並びにその動作方法を提供することにある。
【００１０】
特に、半導体装置の動作周波数が極めて高い場合にも、安定した測定動作が行われうる半導体装置及びこれを備える半導体システム並びにその動作方法を提供することにその目的がある。
【課題を解決するための手段】
【００１１】
上記の目的を達成すべく、本発明の一側面によれば、外部から印加された入力データを、設定された電圧レベル差を有してスイングさせことによって、その論理レベルを区分して比較データとして格納するデータ格納部と、テスト進入／脱出コマンドにより定義されるテスト動作区間の間に、レベルテストコードに応答して周期的にテストデータの論理レベルを決定し、論理レベルの決定された前記テストデータと前記比較データの論理レベルを比較して、テスト結果信号を生成するテスト動作部と、前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を生成するテスト動作測定信号生成部とを備える半導体装置を提供する。
【００１２】
また、上記の目的を達成すべく、本発明の他の側面によれば、テスト準備動作区間の間に設定されたデータパターンを有する比較データとテスト動作区間の間に設定された時間ごとにそのレベル値を変動させるレベルテストコードと前記設定されたデータパターンを有するテストデータとを出力し、半導体装置から出力される信号に応答して、前記レベルテストコードがターゲット値に到達する時間を測定する半導体コントローラと、前記テスト準備動作区間の間に前記比較データの論理レベルを格納した後、前記テスト動作区間の間に前記レベルテストコードに応答して、データ基準電圧のレベルを決定し、前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後、前記比較データの論理レベルと比較して出力信号を生成する半導体装置とを備える半導体システムを提供する。
【００１３】
また、上記の目的を達成すべく、本発明のさらに他の側面によれば、半導体コントローラからテスト準備進入コマンド、設定されたデータパターンを有する比較データ、及びテスト準備脱出コマンドを順次に出力し、これを半導体装置から受け取ってテスト準備動作区間に進入した後に前記比較データの論理レベルを調節して格納し、続いてテスト準備動作区間から脱出するステップと、半導体コントローラからテスト進入コマンドを出力し、続いて設定された時間ごとにその値が変動するレベルテストコードと前記設定されたデータパターンを有するテストデータを設定された回数分だけ出力した後に、テスト脱出コマンドを出力するテスト動作ステップと、前記半導体装置から前記テスト進入コマンド及びテスト脱出コマンドにより定義されたテスト動作区間の間に前記レベルテストコード及びテストデータが出力されることに応答して、設定された時間ごとにデータ基準電圧のレベルを決定し、決定されたデータ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後に、前記比較データの論理レベルと比較してテスト動作測定信号を出力するステップと、前記テスト動作測定信号に応答して、半導体コントローラで前記レベルテストコードがターゲット値に到達する時間を測定するステップとを含む半導体システムの動作方法を提供する。
【発明の効果】
【００１４】
本発明によれば、内部でデータ基準電圧ＶＲＥＦ＿ＤＱを生成して、印加されるデータの論理レベルを判断する半導体装置において、データ基準電圧ＶＲＥＦ＿ＤＱのレベル変動をトレーニングテストした結果を出力パルスのアクティブ区間長に換算して半導体装置の外部に出力できるという効果がある。
【００１５】
これによって、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを測定するとき、半導体装置から出力されるパルスのアクティブ区間長を測定すれば良いので、半導体装置の外部で極めて正確に測定できるという効果がある。
【００１６】
また、測定動作周波数が高ければ高いほど、より微細な単位で測定動作を行うことができるので、半導体システムの動作周波数が極めて高い場合にも、安定した測定動作が行われうるようにするという効果がある。
【図面の簡単な説明】
【００１７】
【図１Ａ】本発明の実施の形態に係る半導体装置の構成を示すブロック図である。
【図１Ｂ】本発明の実施の形態に係る半導体装置の構成を示すブロック図である。
【図１Ｃ】図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト結果信号生成部を詳細に示す回路図である。
【図１Ｄ】図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト動作測定信号生成部を詳細に示す回路図である。
【図２】図１Ａ〜図１Ｄに示す本発明の実施の形態に係る半導体装置の動作を説明するために示すタイミング図である。
【図３Ａ】図１Ａ〜図１Ｂに示す本発明の実施の形態に係る半導体装置を備える半導体システムを示すブロック図である。
【図３Ｂ】図１Ａ〜図１Ｂに示す本発明の実施の形態に係る半導体装置を備える半導体システムを示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、添付された図面を参照して本発明の好ましい実施の形態を説明する。しかしながら、本発明は、以下で開示される実施の形態に限定されず、互いに異なる様々な形態で構成されることができ、但し本実施の形態は、本発明の開示が完全になるようにし、通常の知識を有した者に本発明の範ちゅうを完全に知らせるために提供されるものである。
【００１９】
図１Ａ及び図１Ｂは、本発明の実施の形態に係る半導体装置の構成を示すブロック図である。図１Ｃは、図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト結果信号生成部を詳細に示す回路図である。図１Ｄは、図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置の構成要素のうち、テスト動作測定信号生成部を詳細に示す回路図である。
【００２０】
図１Ａに示すように、本発明の実施の形態に係る半導体装置は、データ格納部１００、テスト動作部１４０、テスト動作測定信号生成部１６０、データ入力バッファ１２０、及びモードレジスタセット（Ｍｏｄｅ Ｒｅｇｉｓｔｅｒ Ｓｅｔ；ＭＲＳ）１１０を備えて構成される。
【００２１】
モードレジスタセット１１０は、外部から印加されるテスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴとに応答して、そのアクティブ有無が決定されるテスト準備イネーブル信号ＴＳ＿ＰＥＮＡＢＬＥを生成してテスト準備動作区間を定義し、外部から印加されるテスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴとに応答して、そのアクティブ有無が決定されるテストイネーブル信号ＴＳ＿ＥＮＡＢＬＥを生成してテスト動作区間を定義する。
【００２２】
データ入力バッファ１２０は、外部から印加されるデータ入力コマンドＷＴに応答して、外部から印加されるデータＥＸ＿ＤＡＴＡをバッファリングする。このとき、データ入力バッファ１２０からバッファリングされて出力されるデータは、テスト準備動作区間において比較データＣＯＭＰ＿ＰＤＡＴＡとなり、テスト動作区間においてテストデータＴＳ＿ＰＤＡＴＡとなる。
【００２３】
すなわち、比較データＣＯＭＰ＿ＰＤＡＴＡと外部から印加されるテストデータＴＳ＿ＰＤＡＴＡとは、外部から印加される時点がいつなのかによって区分されるだけであり、実際には同じデータパターンを有するデータである。
【００２４】
データ格納部１００は、設定されたデータパターンを有する比較データＣＯＭＰ＿ＰＤＡＴＡを外部から印加されて、設定された電圧レベル差を有してスイングさせることによって、その論理レベルを区分して格納する。
【００２５】
さらに詳細に、データ格納部１００は、多目的レジスタ１０２とデータラッチ１０４とを備えて構成される。
【００２６】
多目的レジスタ１０２は、テスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴにより定義されるテスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥのアクティブ区間）において設定されたデータパターンを有する状態で外部から印加される比較データＣＯＭＰ＿ＰＤＡＴＡを格納して比較データＣＯＭＰ＿ＳＤＡＴＡを出力する。
【００２７】
データラッチ１０４は、多目的レジスタ１０２に格納された比較データＣＯＭＰ＿ＳＤＡＴＡを外部電源電圧ＶＤＤレベルと外部接地電圧ＶＳＳレベルとの間でスイングする状態でラッチして、その論理レベルを明確に区分する。
【００２８】
参考に、比較データは、外部から印加される比較データＣＯＭＰ＿ＰＤＡＴＡ、多目的レジスタ１０２に格納される比較データＣＯＭＰ＿ＳＤＡＴＡ、及びデータラッチ１０４を介してラッチされた比較データＣＯＭＰ＿ＤＡＴＡに区分されうるが、これは、動作ステップによって信号名を区分するためのもので、その値は同一なので、以下の説明では比較データＣＯＭＰ＿ＤＡＴＡと統一する。また、比較データＣＯＭＰ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００２９】
そして、テスト動作部１４０は、テスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴにより定義されるテスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、電圧レベルが決定されるデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて設定された時間ごとに設定されたデータパターンを有する状態でテストデータＴＳ＿ＰＤＡＴＡの論理レベルを決定し、論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡの論理レベルと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルとを比較して、テスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。
【００３０】
さらに詳細には、テスト動作部１４０は、データ基準電圧出力部１４２、論理レベル判断部１４４、及びテスト結果信号生成部１４６を備えて構成される。
【００３１】
データ基準電圧出力部１４２は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを、外部接地電圧ＶＳＳレベルより高い設定可能な最低電圧レベルと外部電源電圧レベルより低い設定可能な最大電圧レベルとの間で可変的に決定する。例えば、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が６ビットコードＴＳ＿ＬＶＣＤ＜０：５＞からなっており、最低値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘００００００’であれば、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最低電圧レベルとして設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最高値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘１１１１１１’であれば、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧レベルとして設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最低値と最高値の中間値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘０１１１１１’であれば、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧レベルと最低電圧レベルとの間を半分した電圧レベルを有する状態に設定して生成する。
【００３２】
テスト動作部１４０の構成要素のうち、論理レベル判断部１４４は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）で設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの論理レベルをデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて判断する。
【００３３】
すなわち、論理レベル判断部１４４では、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより高い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ハイ」（Ｈｉｇｈ）に設定し、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより低い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ロー」（Ｌｏｗ）に設定する方式で動作する。
【００３４】
前述したデータ基準電圧出力部１４２と論理レベル判断部１４４の動作を共に述べると、データ基準電圧出力部１４２は、外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するに伴い、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させるようになり、論理レベル判断部１４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて外部から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになる。
【００３５】
したがって、外部から印加されるテストデータＴＳ＿ＤＡＴＡが常に一定の電圧レベルパターンを有する状態であっても、外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によって、判断される論理レベルは異なりうる。
【００３６】
参考に、テストデータは、外部から印加されるテストデータＴＳ＿ＰＤＡＴＡと論理レベル判断部１４４でその論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡとに区分されうるが、これは動作ステップによって信号名を区分するためであり、その値は同様なので、以下の説明ではテストデータＴＳ＿ＤＡＴＡに統一する。また、テストデータＴＳ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００３７】
そして、テスト結果信号生成部１４６は、論理レベル判断部１４４から出力されるテストデータＴＳ＿ＤＡＴＡとデータ格納部１００に格納されている比較データＣＯＭＰ＿ＤＡＴＡとが互いに同じ論理レベルを有することに対応して、アクティブになるテスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。
【００３８】
図１Ｃを参照すれば、テスト結果信号生成部１４６の詳細な回路が分かる。すなわち、テスト結果信号生成部１４６は、テストデータＴＳ＿ＤＡＴＡの各ビットＴＳ＿ＤＡＴＡ＜１＞、ＴＳ＿ＤＡＴＡ＜２＞、ＴＳ＿ＤＡＴＡ＜３＞、ＴＳ＿ＤＡＴＡ＜４＞、ＴＳ＿ＤＡＴＡ＜５＞、ＴＳ＿ＤＡＴＡ＜６＞、ＴＳ＿ＤＡＴＡ＜７＞、ＴＳ＿ＤＡＴＡ＜８＞の論理レベルと比較データＣＯＭＰ＿ＤＡＴＡの各ビットＣＯＭＰ＿ＤＡＴＡ＜１＞、ＣＯＭＰ＿ＤＡＴＡ＜２＞、ＣＯＭＰ＿ＤＡＴＡ＜３＞、ＣＯＭＰ＿ＤＡＴＡ＜４＞、ＣＯＭＰ＿ＤＡＴＡ＜５＞、ＣＯＭＰ＿ＤＡＴＡ＜６＞、ＣＯＭＰ＿ＤＡＴＡ＜７＞、ＣＯＭＰ＿ＤＡＴＡ＜８＞の論理レベルとが完全に一致するとき、非アクティブ状態に初期化されていたテスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【００３９】
参考に、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとがそれぞれ８ビットからなる信号であることを例に挙げて示した図に過ぎず、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが８ビットより多いビット又は８ビットより少ないビットからなる場合に、その回路は変わりうる。
【００４０】
また、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの各ビットを直接比較する方式で示されているが、直接比較する方式でない場合でもテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較できる方式であれば、本発明の範ちゅうに含まれると見なすことができる。例えば、複数のビットからなるテストデータＴＳ＿ＤＡＴＡを圧縮した結果と複数のビットからなる比較データＣＯＭＰ＿ＤＡＴＡを圧縮した結果とを比較する方式によりテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較する場合も、本発明の範ちゅうに含まれうる。
【００４１】
前述したデータ基準電圧出力部１４２、論理レベル判断部１４４及びテスト結果信号生成部１４６の動作を共に述べると、データ基準電圧出力部１４２は、外部から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するに伴い、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させ、論理レベル判断部１４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて外部から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断し、テスト結果信号生成部１４６では、論理レベルの判断されたテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較して、両データが同じ論理レベルを有するとき、テスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【００４２】
このとき、上述のように、データ入力バッファ１２０を介してテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡが外部から入力される時には、互いに同じデータパターンを有する。したがって、外部から印加されるテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの電圧レベルスイングパターンを単純比較すると、完全に一致する状態になるはずである。
【００４３】
しかしながら、比較データＣＯＭＰ＿ＤＡＴＡは、その電圧レベルスイングが電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間でなされるために、その論理レベルが正確に判断されうることに対し、テストデータＴＳ＿ＤＡＴＡは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、電圧レベルが変動するデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいてその論理レベルが判断されるので、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によってその論理レベルの判断が変わりうる。
【００４４】
したがって、外部から入力される時には互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに異なる論理レベルを有する場合、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが誤った状態であることを意味する。反対に、外部から入力される時には互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに同じ論理レベルを有する場合、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが正常な状態であることを意味する。
【００４５】
すなわち、テスト結果信号生成部１４６から出力されるテスト結果信号ＴＳ＿ＲＥＳＵＬＴが非アクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態を意味し、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがアクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが正常なレベルを有する状態を意味する。
【００４６】
言い換えれば、テスト結果信号生成部１４６から出力されるテスト結果信号ＴＳ＿ＲＥＳＵＬＴが非アクティブになった状態は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が誤った値を有する状態を意味し、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがアクティブになった状態は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が正常な値を有する状態を意味する。
【００４７】
そして、テスト動作測定信号生成部１６０は、テスト進入コマンドＴＳ＿ＥＮＴＲＹに応答してアクティブになり、テスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して非アクティブになるテスト動作測定信号ＴＳ＿ＳＥＮＳを生成する。
【００４８】
図１Ｄを参照すれば、テスト動作測定信号生成部１６０の詳細な回路構成が分かる。具体的に、テスト動作測定信号生成部１６０は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになるのを決定するためのＰＭＯＳトランジスタＰ１、Ｐ２と、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト進入コマンドＴＳ＿ＥＮＴＲＹに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるのを決定するためのＮＭＯＳトランジスタＮ１、Ｎ２とを備えて構成されることが分かる。
【００４９】
したがって、テスト動作測定信号生成部１６０は、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグル（ｔｏｇｇｌｅ）することに応答して、初期化状態でロジック「ハイ」に非アクティブになっていたテスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ロー」（Ｌｏｗ）にアクティブにし、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにする。
【００５０】
このとき、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにするから、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」のアクティブ状態からロジック「ハイ」の非アクティブ状態に遷移することは、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態から正常なレベルを有する状態に転換したことを意味する。
【００５１】
言い換えれば、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにするから、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」のアクティブ状態からロジック「ハイ」の非アクティブ状態に遷移することは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が誤った値を有する状態から正常な値を有する状態に転換したことを意味する。
【００５２】
そして、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグルする時点でテスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるという点を想起してみれば、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになる時点からロジック「ハイ」に非アクティブになる時点までの区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値及びデータ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストする区間という意味を有するようになる。
【００５３】
このとき、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値をトレーニングテストするということは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値を設定可能な特定範囲の値内で順次に変動させながら、どのような値を有する場合が正常な値を有する状態になるかが分かるための目的でテストを行うということを意味する。
【００５４】
同様に、データ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストするということは、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な特定範囲の電圧レベル内で順次に変動させながら、どのような電圧レベルを有する場合が正常な電圧レベルを有する状態になるかが分かるための目的でテストを行うということを意味する。
【００５５】
結論的に、テスト動作測定信号生成部１６０から生成されるテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長は、トレーニングテスト動作を介してデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するのにかかる時間と同じパラメータになりうる。
【００５６】
そして、テスト動作測定信号ＴＳ＿ＳＥＮＳの長さを測定する方法は、以下のような２種類の方式を例に挙げることができる。
【００５７】
まず、テスト動作測定信号ＴＳ＿ＳＥＮＳを、図１Ａに示すように設定された出力パッド（ＰＡＤ）を介して外部に直に出力する方式がありうる。このとき、外部では特定テスト装備によりテスト動作測定信号ＴＳ＿ＳＥＮＳの長さを測定する。
【００５８】
そして、図１Ｂに示すように、アクティブ区間カウンタ１９０を介してテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間の間のソースクロックＣＬＫのトグル回数をカウントした後、カウントした値を設定された出力パッド（ＰＡＤ）を介して外部に出力する方式がありうる。このとき、外部ではカウントした値を介してテスト動作測定信号ＴＳ＿ＳＥＮＳの長さを演算する。
【００５９】
図２は、図１Ａ〜図１Ｄに示す本発明の実施の形態に係る半導体装置の動作を説明するために示すタイミング図である。
【００６０】
図２に示すように、図１Ａ〜図１Ｄに示す本発明の実施の形態に係る半導体装置は、テスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹがトグルすることに応答して、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）に進入し、テスト準備脱出コマンドＴＳ＿ＰＥＸＩＴがトグルすることに応答して、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）から脱出する。
【００６１】
このように、テスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴにより定義されるテスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）においてデータ入力コマンドＷＴがトグルすることに応答して、比較データＣＯＭＰ＿ＤＡＴＡがデータ入力バッファ１２０を介して印加される。
【００６２】
そして、テスト進入コマンドＴＳ＿ＥＮＴＲＹがトグルすることに応答して、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）に進入し、テスト脱出コマンドＴＳ＿ＥＸＩＴがトグルすることに応答して、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）から脱出する。
【００６３】
このように、テスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴにより定義されるテスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）において設定された時間ごとにデータ入力コマンドＷＴがトグルすることに応答して、テストデータＴＳ＿ＤＡＴＡがデータ入力バッファ１２０を介して印加される。
【００６４】
また、テスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴにより定義されるテスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）においてデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが上昇する。すなわち、直接的に示されていないが、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞値が最低値からターゲット値に向けて順次増加することによって、データ基準電圧ＶＲＥＦ＿ＤＱのレベルも、設定された最低レベルからターゲットレベルに向けて上昇するようになる。
【００６５】
また、データ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいてテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになるが、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが設定可能な最低レベルに近い状態では、テストデータＴＳ＿ＤＡＴＡの論理レベルを正常に判断できない。しかしながら、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが上昇し続けながらターゲットレベルに近づくことによって、ますますテストデータＴＳ＿ＤＡＴＡの論理レベルを正常に判断できるようになり、ターゲットレベルに到達すると、すべてのテストデータＴＳ＿ＤＡＴＡの論理レベルを正確に判断できるようになる。
【００６６】
一方、テスト動作測定信号ＴＳ＿ＳＥＮＳは、リセット信号ＲＥＳＥＴに応答してロジック「ハイ」に初期化された後、テスト進入コマンドＴＳ＿ＥＮＴＲＹに応答してロジック「ロー」にアクティブになる。すなわち、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが増加し始める時点と同じ時点でテスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ロー」にアクティブになる。
【００６７】
以後、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが十分に増加してターゲットレベルに到達することに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになる。すなわち、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達してテストデータＴＳ＿ＤＡＴＡの論理レベルを正常に判断する時点以後になって、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが互いに同じ論理レベルを有する状態になる時に、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになる。
【００６８】
したがって、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間は、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが変動する時点からデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでの区間になることが分かる。
【００６９】
言い換えれば、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値が変動する時点からレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するまでの区間になることが分かる。
【００７０】
参考に、図示のテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長がＡ区間とＢ区間とに分けられることが分かる。ここで、Ｂ区間は、データ入力コマンドＷＴが印加されることに応答して、テストデータＴＳ＿ＤＡＴＡが実際入力されるまでかかる遅延量を表現したことであり、予め計算できる値である。
【００７１】
そのため、正確に述べると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルが変動する時点からデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでの実際区間は、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長からＢ区間に該当する長さ分だけを引いた区間になる。
【００７２】
言い換えれば、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値が変動する時点からレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するまでの実際区間であって、テスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長からＢ区間に該当する長さ分だけを引いた区間になる。
【００７３】
図３Ａ及び図３Ｂは、図１Ａ及び図１Ｂに示す本発明の実施の形態に係る半導体装置を備える半導体システムを示すブロック図である。
【００７４】
図３Ａに示すように、本発明の実施の形態に係る半導体システムは、半導体コントローラ３００及び半導体装置３２０を備えて構成される。ここで、半導体コントローラ３００は、データ生成部３０２、コマンド生成部３０４、コード生成部３０６、及び測定部３０８を備えて構成される。そして、半導体装置３２０は、データ格納部３２１、テスト動作部３２４、テスト動作測定信号生成部３２６、データ入力バッファ３２２、及びモードレジスタセット３２３を備えて構成される。
【００７５】
半導体コントローラ３００は、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）の間に設定されたデータパターンを有する比較データＣＯＭＰ＿ＤＡＴＡを出力し、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）の間に設定された時間ごとにそのレベル値を変動させるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞と設定されたデータパターンを有するテストデータＴＳ＿ＤＡＴＡとを出力し、半導体装置３２０から出力される信号ＴＳ＿ＳＥＮＳに応答して、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞がターゲット値に到達する時間を測定する。
【００７６】
半導体コントローラ３００のコマンド生成部３０４からテスト準備進入コマンドＴＳ＿ＰＥＮＴＲＹとテスト準備脱出コマンドＴＳ＿ＰＥＸＩＴとを生成して半導体装置３２０に伝達すると、半導体装置３２０に備えられたモードレジスタセット３２３でそれに応答して、テスト準備イネーブル信号ＴＳ＿ＰＥＮＡＢＬＥのアクティブ有無を決定することによって、テスト準備動作区間を定義するようになる。
【００７７】
同様に、半導体コントローラ３００のコマンド生成部３０４からテスト進入コマンドＴＳ＿ＥＮＴＲＹとテスト脱出コマンドＴＳ＿ＥＸＩＴとを生成して半導体装置３２０に伝達すると、半導体装置３２０に備えられたモードレジスタセット３２３でそれに応答して、テストイネーブル信号ＴＳ＿ＥＮＡＢＬＥのアクティブ有無を決定することによって、テスト動作区間を定義するようになる。
【００７８】
また、半導体コントローラ３００のコマンド生成部３０４からデータ入力コマンドＷＴを半導体装置３２０に伝達しながらデータ生成部３０２から生成されたデータＥＸ＿ＤＡＴＡを半導体装置３２０に伝達すると、半導体装置３２０のデータ入力バッファ３２２でこれを受け取ってバッファリングする。このとき、半導体装置３２０のデータ入力バッファ３２２でバッファリングされて出力されるデータは、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）において比較データＣＯＭＰ＿ＰＤＡＴＡとなり、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥがアクティブになる区間）においてテストデータＴＳ＿ＰＤＡＴＡとなる。すなわち、半導体コントローラ３００から印加される比較データＣＯＭＰ＿ＰＤＡＴＡと半導体コントローラ３００から印加されるテストデータＴＳ＿ＰＤＡＴＡとは、半導体コントローラ３００から印加される時点がいつなのかによって区分されるだけであり、実際には同じデータパターンを有するデータである。
【００７９】
半導体コントローラ３００のコード生成部３０６は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞を生成して半導体装置３２０に伝達するが、このとき、その値を変動させる方式には、以下のような例がある。
【００８０】
まず、半導体コントローラ３００のコード生成部３０６でレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞を最小値からそれより大きなターゲット値（最大値と同一又はそれより小さな値を有する）まで順次に増加させて半導体装置３２０に伝達できる。このような場合に、半導体装置３２０のデータ基準電圧出力部３２４２では、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最低電圧レベル（外部接地電圧ＶＳＳレベルより高い）からターゲット電圧レベル（外部電源電圧ＶＤＤレベルより低い）まで変動させるようになる。
【００８１】
また、半導体コントローラ３００のコード生成部３０６でレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞を最大値からそれより小さなターゲット値（最小値と同一又はそれより大きな値を有する）まで順次に減少させて半導体装置３２０に伝達できる。このような場合に、半導体装置３２０のデータ基準電圧出力部３２４２では、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最大電圧レベル（外部電源電圧ＶＤＤレベルより低い）からターゲット電圧レベル（外部接地電圧ＶＳＳレベルより高い）まで変動させるようになる。
【００８２】
半導体コントローラ３００の測定部３０８は、コマンド生成部３０４から生成されるテスト進入コマンドＴＳ＿ＥＮＴＲＹと半導体装置３２０から出力されるテスト動作測定信号ＴＳ＿ＳＥＮＳとに応答して、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が最小値又は最大値からターゲット値まで到達するのにかかる時間を測定できる。その測定方法は、例えば動作クロックのトグルに基づいて測定するか、又は動作クロックよりより速い周波数を有する任意のクロックを生成して、そのトグルに基づいて測定するようになる。
【００８３】
半導体装置３２０のデータ格納部３２１は、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥがアクティブになる区間）において半導体コントローラ３００から比較データＣＯＭＰ＿ＤＡＴＡを印加されて、設定された電圧レベル差を有してスイングさせることによって、その論理レベルを明確に区分し格納する。
【００８４】
ここで、データ格納部３２１は、多目的レジスタ３２１２とデータラッチ３２１４とを備えて構成される。
【００８５】
半導体装置３２０のデータ格納部３２１の構成要素のうち、多目的レジスタ３２１２は、テスト準備動作区間（ＴＳ＿ＰＥＮＡＢＬＥのアクティブ区間）において半導体コントローラ３００から印加される比較データＣＯＭＰ＿ＰＤＡＴＡを格納する。
【００８６】
半導体装置３２０のデータ格納部３２１の構成要素のうち、データラッチ３２１４は、多目的レジスタ３２１２に格納されたデータを外部電源電圧ＶＤＤレベルと外部接地電圧ＶＳＳレベルとの間でスイングする状態でラッチして、その論理レベルを明確に区分する。
【００８７】
参考に、比較データは、半導体コントローラ３００から印加される比較データＣＯＭＰ＿ＰＤＡＴＡ、半導体装置３２０の多目的レジスタ３２１２に格納される比較データＣＯＭＰ＿ＳＤＡＴＡ、及び半導体装置３２０のデータラッチ３２１４を介してラッチされた比較データＣＯＭＰ＿ＤＡＴＡに区分されうるが、これは、動作ステップによって信号名を区分するためであり、その値は同一なので、以下の説明では比較データＣＯＭＰ＿ＤＡＴＡに統一する。また、比較データＣＯＭＰ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００８８】
半導体装置３２０のテスト動作部３２４は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、その電圧レベルが決定されるデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて設定された時間ごとに外部から印加されるテストデータＴＳ＿ＰＤＡＴＡの論理レベルを決定し、論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較して、テスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。
【００８９】
テスト動作部３２４は、データ基準電圧出力部３２４２、論理レベル判断部３２４４、及びテスト結果信号生成部３２４６を備えて構成される。
【００９０】
半導体装置３２０のテスト動作部３２４の構成要素のうち、データ基準電圧出力部３２４２は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）の間に半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを外部接地電圧ＶＳＳレベルより高い設定可能な最低電圧レベルと外部電源電圧ＶＤＤレベルより低い設定可能な最大電圧レベルとの間で決定する。例えば、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞が６ビットコードＴＳ＿ＬＶＣＤ＜０：５＞からなっており、最低値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘００００００’であると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最低電圧レベルに設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最高値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘１１１１１１’であると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧電圧レベルに設定して生成し、レベルテストコードＴＳ＿ＬＶＣＤ＜０：５＞が最低値と最高値の中間値を有する状態ＴＳ＿ＬＶＣＤ＜０：５＞＝‘０１１１１１’であると、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な最高電圧レベルと最低電圧レベルとの間を半分した電圧レベルを有する状態に設定して生成する。
【００９１】
半導体装置３２０のテスト動作部３２４の構成要素のうち、論理レベル判断部３２４４は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）において設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの論理レベルをデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいて判断する。
【００９２】
すなわち、論理レベル判断部３２４４では、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより高い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ハイ」に設定し、設定された時間ごとに印加されるテストデータＴＳ＿ＰＤＡＴＡの電圧レベルがデータ基準電圧ＶＲＥＦ＿ＤＱのレベルより低い状態であると、出力されるテストデータＴＳ＿ＤＡＴＡの論理レベルをロジック「ロー」に設定する方式で動作する。
【００９３】
前述した半導体装置３２０のデータ基準電圧出力部３２４２と論理レベル判断部３２４４の動作を共に述べると、データ基準電圧出力部３２４２は、半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するにつれて、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させるようになり、論理レベル判断部３２４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになる。
【００９４】
したがって、半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡが常に一定の電圧レベルパターンを有する状態であっても、半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によって、判断される論理レベルは異なりうる。
【００９５】
参考に、テストデータは、半導体コントローラ３００から印加されるテストデータＴＳ＿ＰＤＡＴＡと論理レベル判断部３２４４でその論理レベルの決定されたテストデータＴＳ＿ＤＡＴＡとに区分されうるが、これは、動作ステップによって信号名を区分するためであり、その値は同様なので、以下の説明では、テストデータＴＳ＿ＤＡＴＡに統一する。また、テストデータＴＳ＿ＤＡＴＡは、複数のビットを含む信号になりうる。
【００９６】
半導体装置３２０のテスト結果信号生成部３２４６は、論理レベル判断部３２４４から出力されるテストデータＴＳ＿ＤＡＴＡとデータ格納部３２１に格納されている比較データＣＯＭＰ＿ＤＡＴＡとが互いに同じ論理レベルを有することに対応して、アクティブになるテスト結果信号ＴＳ＿ＲＥＳＵＬＴを生成する。参考に、図１Ｃを参照すれば、テスト結果信号生成部３２４６の詳細な回路が分かる。すなわち、テスト結果信号生成部３２４６は、テストデータＴＳ＿ＤＡＴＡの各ビットＴＳ＿ＤＡＴＡ＜１＞、ＴＳ＿ＤＡＴＡ＜２＞、ＴＳ＿ＤＡＴＡ＜３＞、ＴＳ＿ＤＡＴＡ＜４＞、ＴＳ＿ＤＡＴＡ＜５＞、ＴＳ＿ＤＡＴＡ＜６＞、ＴＳ＿ＤＡＴＡ＜７＞、ＴＳ＿ＤＡＴＡ＜８＞と比較データＣＯＭＰ＿ＤＡＴＡの各ビットＣＯＭＰ＿ＤＡＴＡ＜１＞、ＣＯＭＰ＿ＤＡＴＡ＜２＞、ＣＯＭＰ＿ＤＡＴＡ＜３＞、ＣＯＭＰ＿ＤＡＴＡ＜４＞、ＣＯＭＰ＿ＤＡＴＡ＜５＞、ＣＯＭＰ＿ＤＡＴＡ＜６＞、ＣＯＭＰ＿ＤＡＴＡ＜７＞、ＣＯＭＰ＿ＤＡＴＡ＜８＞の論理レベルが完全に一致する時に、非アクティブ状態に初期化されていたテスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【００９７】
参考に、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとがそれぞれ８ビットからなる信号であることを例に挙げて示した図であり、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが８ビットより多いビット又は８ビットより少ないビットからなる場合に、その回路が変わりうる。
【００９８】
また、図１Ｃでは、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの各ビットを直接比較する方式で示されたが、直接比較する方式でない場合でもテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較できる方式であると、本発明の範ちゅうに含まれると見なすことができる。例えば、複数のビットからなるテストデータＴＳ＿ＤＡＴＡを圧縮した結果と複数のビットからなる比較データＣＯＭＰ＿ＤＡＴＡを圧縮した結果とを比較する方式により、テストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較する場合も、本発明の範ちゅうに含まれうる。
【００９９】
前述したデータ基準電圧出力部３２４２、論理レベル判断部３２４４、及びテスト結果信号生成部３２４６の動作を共に述べると、データ基準電圧出力部３２４２は、半導体コントローラ３００から印加されるレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎの値が変動するにつれて、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルも共に変動させるようになり、論理レベル判断部３２４４は、データ基準電圧ＶＲＥＦ＿ＤＱの電圧レベルに基づいて半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡの論理レベルを判断するようになり、テスト結果信号生成部３２４６では、論理レベルの判断されたテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの論理レベルを比較して、両データが同じ論理レベルを有する時にテスト結果信号ＴＳ＿ＲＥＳＵＬＴをアクティブにする。
【０１００】
このとき、上述したように、データ入力バッファ３２２を介してテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡとが半導体コントローラ３００から入力される時には、互いに同じデータパターンを有する。したがって、半導体コントローラ３００から印加されるテストデータＴＳ＿ＤＡＴＡと比較データＣＯＭＰ＿ＤＡＴＡの電圧レベルスイングパターンを単純比較すると、完全に一致する状態になるはずである。
【０１０１】
しかしながら、比較データＣＯＭＰ＿ＤＡＴＡは、その電圧レベルスイングが電源電圧ＶＤＤレベルと接地電圧ＶＳＳレベルとの間でなされるために、その論理レベルが正確に判断されうることに対し、テストデータＴＳ＿ＤＡＴＡは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞に応答して、電圧レベルが変動するデータ基準電圧ＶＲＥＦ＿ＤＱのレベルに基づいてその論理レベルが判断されるので、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値によって、その論理レベルの判断が変わりうる。
【０１０２】
したがって、半導体コントローラ３００から入力される時には、互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに異なる論理レベルを有する場合であると、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが誤った状態であることを意味する。反対に、半導体コントローラ３００から入力される時には、互いに同じ電圧レベルスイングパターンを有していた比較データＣＯＭＰ＿ＤＡＴＡとテストデータＴＳ＿ＤＡＴＡとが互いに同じ論理レベルを有する場合であると、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱのレベルが正常な状態であることを意味する。
【０１０３】
すなわち、半導体装置３２０のテスト結果信号生成部３２４６から出力されるテスト結果信号ＴＳ＿ＲＥＳＵＬＴが非アクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態を意味し、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがアクティブになった状態は、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが正常なレベルを有する状態を意味する。
【０１０４】
そして、半導体装置３２０のテスト動作測定信号生成部３２６は、テスト進入コマンドＴＳ＿ＥＮＴＲＹに応答してアクティブになり、テスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して非アクティブになるテスト動作測定信号ＴＳ＿ＳＥＮＳを生成する。
【０１０５】
図１Ｄを参照すれば、テスト動作測定信号生成部３２６の詳細な回路構成が分かる。具体的に、テスト動作測定信号生成部３２６は、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト結果信号ＴＳ＿ＲＥＳＵＬＴに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ハイ」に非アクティブになるのを決定するためのＰＭＯＳトランジスタＰ１、Ｐ２と、テスト動作区間（ＴＳ＿ＥＮＡＢＬＥのアクティブ区間）においてテスト進入コマンドＴＳ＿ＥＮＴＲＹに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるのを決定するためのＮＭＯＳトランジスタＮ１、Ｎ２を備えて構成されることが分かる。
【０１０６】
したがって、テスト動作測定信号生成部３２６は、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグルすることに応答して、初期化状態でロジック「ハイ」に非アクティブになっていたテスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ロー」にアクティブにし、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにする。
【０１０７】
このとき、テスト結果信号ＴＳ＿ＲＥＳＵＬＴがロジック「ロー」にアクティブになることに応答して、テスト動作測定信号ＴＳ＿ＳＥＮＳをロジック「ハイ」に非アクティブにするから、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」のアクティブ状態からロジック「ハイ」の非アクティブ状態に遷移することは、テストデータＴＳ＿ＤＡＴＡの論理レベルを判断するためのデータ基準電圧ＶＲＥＦ＿ＤＱが誤ったレベルを有する状態から正常なレベルを有する状態に転換したことを意味する。
【０１０８】
そして、テスト進入コマンドＴＳ＿ＥＮＴＲＹがロジック「ハイ」にトグルする時点でテスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになるという点を想起してみれば、テスト動作測定信号ＴＳ＿ＳＥＮＳがロジック「ロー」にアクティブになる時点からロジック「ハイ」非アクティブになる時点までの区間は、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値及びデータ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストする区間という意味を有するようになる。
【０１０９】
このとき、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値をトレーニングテストするということは、レベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値を設定可能な特定範囲の値内で順次に変動させながら、どのような値を有する時が正常な値を有する状態になるかが分かるための目的でテストを行うことを意味する。
【０１１０】
同様に、データ基準電圧ＶＲＥＦ＿ＤＱのレベルをトレーニングテストするということは、データ基準電圧ＶＲＥＦ＿ＤＱのレベルを設定可能な特定範囲の電圧レベル内で順次変動させながら、どのような電圧レベルを有する時が正常な電圧レベルを有する状態になるかが分かるための目的でテストを行うことを意味する。
【０１１１】
結論的に、テスト動作測定信号生成部３２６から生成されるテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間長は、トレーニングテスト動作を介してデータ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するのにかかる時間と同じパラメータになりうる。
【０１１２】
そして、図３Ｂに示す半導体システムの構成と図３Ａに示す半導体システムの構成はほとんど一致する。ただし、半導体装置３２０にアクティブ区間カウンタ３２９がさらに備えられ、半導体コントローラ３００には測定部３０８がなくなる代わりにカウント−時間テーブル３０９が備えられる構成であることが分かる。
【０１１３】
具体的に、半導体装置３２０のアクティブ区間カウンタ３２９は、テスト動作測定信号生成部３２６から生成されるテスト動作測定信号ＴＳ＿ＳＥＮＳのアクティブ区間の間にソースクロックＣＬＫのトグル回数をカウントした後、カウントした値ＴＳ＿ＣＮＴを設定された出力パッド（ＰＡＤ）を介して半導体コントローラ３００に出力する。
【０１１４】
そして、半導体コントローラ３００のカウント−時間テーブル３０９には、半導体装置３２０から伝達されるカウント値ＴＳ＿ＣＮＴごとにレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するのにかかる時間が予め測定されて格納されており、半導体装置３２０からカウント値ＴＳ＿ＣＮＴが伝達されると、直ちにレベルテストコードＴＳ＿ＬＶＣＤ＜０：Ｎ＞の値がターゲット値に到達するのにかかる時間を演算できる。
【０１１５】
以上述べたように、本発明の実施の形態を適用すれば、内部でデータ基準電圧ＶＲＥＦ＿ＤＱを生成して印加されるデータの論理レベルを判断する半導体装置において、データ基準電圧ＶＲＥＦ＿ＤＱのレベル変動をトレーニングテストした結果を出力パルスのアクティブ区間長に換算して半導体装置の外部に出力できる。
【０１１６】
すなわち、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを半導体装置の外部で測定する時に半導体装置から出力されるパルスのアクティブ区間長を測定しさえすればよいので、測定結果がモニターリングパッドと測定装備のキャパシティブ及びローディング成分に影響を受けないようになる。
【０１１７】
したがって、データ基準電圧ＶＲＥＦ＿ＤＱのレベルがターゲットレベルに到達するまでかかる時間のような極めて微細な単位のパラメータを半導体装置の外部で極めて正確に測定できる。
【０１１８】
また、半導体装置から出力されるパルスのアクティブ区間長を測定するとき、測定動作周波数が高ければ高いほど、より微細な単位まで測定可能なので、半導体システムの動作周波数が極めて高い場合にも安定した測定動作が行われうる。
【０１１９】
以上説明した本発明は、上記の実施の形態及び添付された図面により限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【０１２０】
例えば、前述した実施の形態において例示した論理ゲート及びトランジスタは、入力される信号の極性によってその位置及び種類が異なるように具現化されなければならない。
【符号の説明】
【０１２１】
３００ 半導体コントローラ
３２０ 半導体装置
１２０、３２２ データ入力バッファ
１００、３２１ データ格納部
１４０、３２４ テスト動作部
１６０、３２６ テスト動作測定信号生成部
１１０、３２３ モードレジスタセット、ＭＲＳ
１０２、３２１２ 多目的レジスタ
１０４、３２１４ データラッチ
１４２、３２４２ データ基準電圧出力部
１４４、３２４４ 論理レベル判断部
１４６、３２４６ テスト結果信号生成部
１９０、３２９ アクティブ区間カウンタ
３０２ データ生成部
３０４ コマンド生成部
３０６ コード生成部
３０８ 測定部
３０９ カウント−時間テーブル
【特許請求の範囲】
【請求項１】
外部から印加された入力データを、設定された電圧レベル差を有してスイングさせことによって、その論理レベルを区分して比較データとして格納するデータ格納部と、
テスト進入／脱出コマンドにより定義されるテスト動作区間の間に、レベルテストコードに応答して周期的にテストデータの論理レベルを決定し、論理レベルの決定された前記テストデータと前記比較データの論理レベルを比較して、テスト結果信号を生成するテスト動作部と、
前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を生成するテスト動作測定信号生成部と、
を備える半導体装置。
【請求項２】
前記テスト動作測定信号を出力するための設定された出力パッドをさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記テスト動作測定信号のアクティブ区間の間にソースクロックのトグル回数をカウントするためのアクティブ区間カウンタと、
前記アクティブ区間カウンタのカウント値を出力するための設定された出力パッドと、
をさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記データ格納部は、
テスト準備進入／脱出コマンドにより定義されるテスト準備動作区間において印加される前記入力データを格納するための多目的レジスタと、
前記多目的レジスタに格納されたデータを外部電源電圧レベルと外部接地電圧レベルとの間でラッチして、前記比較データを出力するデータラッチと、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記テスト動作部は、
前記テスト動作区間の間に外部から印加される前記レベルテストコードに応答して、前記データ基準電圧のレベルを設定可能な最低電圧レベルと設定可能な最大電圧レベルとの間で決定するデータ基準電圧出力部と、
前記テスト動作区間において周期的に印加される前記テストデータの論理レベルを前記データ基準電圧のレベルに基づいて判断するための論理レベル判断部と、
前記論理レベル判断部の出力データと前記比較データとが互いに同じ論理レベルを有することに対応して、アクティブになる前記テスト結果信号を生成するためのテスト結果信号生成部と、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記設定可能な最低電圧レベルは、外部接地電圧レベルより高く、前記設定可能な最大電圧レベルは、外部電源電圧レベルより低いことを特徴とする請求項５に記載の半導体装置。
【請求項７】
テスト準備動作区間の間に設定されたデータパターンを有する比較データを出力し、テスト動作区間の間に設定された時間ごとにそのレベル値を変動させるレベルテストコードと前記設定されたデータパターンを有するテストデータとを出力し、半導体装置から出力される信号に応答して、前記レベルテストコードがターゲット値に到達する時間を測定する半導体コントローラと、
前記テスト準備動作区間の間に前記比較データの論理レベルを格納した後、前記テスト動作区間の間に前記レベルテストコードに応答して、データ基準電圧のレベルを決定し、前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後、前記比較データの論理レベルと比較して出力信号を生成する半導体装置と、
を備える半導体システム。
【請求項８】
前記半導体コントローラは、
テスト準備進入／脱出コマンドを生成した後、前記半導体装置に伝達して前記テスト準備動作区間を定義し、
テスト進入／脱出コマンドを生成した後、前記半導体装置に伝達して前記テスト動作区間を定義することを特徴とする請求項７に記載の半導体システム。
【請求項９】
前記半導体装置は、
前記テスト準備動作区間において前記比較データを受け取って、設定された電圧レベル差を有してスイングさせることによって、その論理レベルを区分して格納するデータ格納部と、
前記テスト動作区間の間に、前記レベルテストコードに応答して、前記データ基準電圧のレベルを決定した後、決定された前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断して、前記比較データとその論理レベルを比較することによってテスト結果信号を生成するテスト動作部と、
テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を出力信号として生成するためのテスト動作測定信号生成部と、
を備えることを特徴とする請求項７に記載の半導体システム。
【請求項１０】
前記半導体装置は、
前記テスト動作測定信号を前記半導体システムに伝達するための設定された出力パッドをさらに備えることを特徴とする請求項９に記載の半導体システム。
【請求項１１】
前記半導体システムは、
前記テスト進入コマンドの生成時点から前記半導体装置に伝達される前記テスト動作測定信号が非アクティブになる時点までの時間を測定して、前記レベルテストコードがターゲット値に到達する時間として設定することを特徴とする請求項１０に記載の半導体システム。
【請求項１２】
前記半導体装置は、
前記テスト動作測定信号のアクティブ区間の間にソースクロックのトグル回数をカウントするためのアクティブ区間カウンタと、
前記アクティブ区間カウンタのカウント値を前記半導体システムに伝達するための設定された出力パッドと、
をさらに備えることを特徴とする請求項９に記載の半導体システム。
【請求項１３】
前記半導体システムは、
その値が予め決定されているカウント−時間テーブルに基づいて前記半導体装置から伝達されるカウント値に対応して、前記レベルテストコードがターゲット値に到達する時間を演算することを特徴とする請求項１１に記載の半導体システム。
【請求項１４】
前記データ格納部は、
前記テスト準備動作区間の間に前記半導体コントローラから印加される前記比較データを格納するための多目的レジスタと、
前記多目的レジスタに格納されたデータを外部電源電圧レベルと外部接地電圧レベルとの間でラッチして、その論理レベルを明確に区分するデータラッチと、
を備えることを特徴とする請求項９に記載の半導体システム。
【請求項１５】
前記テスト動作部は、
前記テスト動作区間の間に前記半導体コントローラから印加される前記レベルテストコードの値が変動するごとに前記データ基準電圧のレベルを変動して出力するデータ基準電圧出力部と、
前記テスト動作区間の間に設定された時間ごとに前記半導体コントローラから印加される前記テストデータの論理レベルを前記データ基準電圧出力部から出力される前記データ基準電圧のレベルに基づいて判断するための論理レベル判断部と、
前記論理レベル判断部の出力データと前記比較データとが互いに同じ論理レベルを有することに対応してアクティブになる前記テスト結果信号を生成するためのテスト結果信号生成部と、
を備えることを特徴とする請求項９に記載の半導体システム。
【請求項１６】
前記半導体コントローラが前記レベルテストコードを最小値からそれより大きなターゲット値（最大値と同一又はそれより小さな値を有する）まで順次に増加させることに対応して、
前記データ基準電圧出力部は、前記データ基準電圧のレベルを設定可能な最低電圧レベル（外部接地電圧レベルより高い）からターゲット電圧レベル（外部電源電圧レベルより低い）まで変動させることを特徴とする請求項１５に記載の半導体システム。
【請求項１７】
前記半導体コントローラが前記レベルテストコードを最大値からそれより小さなターゲット値（最小値と同一又はそれより大きな値を有する）まで順次に減少させることに対応して、
前記データ基準電圧出力部は、前記データ基準電圧のレベルを設定可能な最大電圧レベル（外部電源電圧レベルより低い）からターゲット電圧レベル（外部接地電圧レベルより高い）まで変動させることを特徴とする請求項１５に記載の半導体システム。
【請求項１８】
半導体コントローラからテスト準備進入コマンド、設定されたデータパターンを有する比較データ、及びテスト準備脱出コマンドを順次に出力し、これを半導体装置から受け取ってテスト準備動作区間に進入した後に前記比較データの論理レベルを調節して格納し、続いてテスト準備動作区間から脱出するステップと、
半導体コントローラからテスト進入コマンドを出力し、続いて設定された時間ごとにその値が変動するレベルテストコードと前記設定されたデータパターンを有するテストデータを設定された回数分だけ出力した後に、テスト脱出コマンドを出力するテスト動作ステップと、
前記半導体装置から前記テスト進入コマンド及びテスト脱出コマンドにより定義されたテスト動作区間の間に前記レベルテストコード及びテストデータが出力されることに応答して、設定された時間ごとにデータ基準電圧のレベルを決定し、決定されたデータ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後に、前記比較データの論理レベルと比較してテスト動作測定信号を出力するステップと、
前記テスト動作測定信号に応答して、半導体コントローラで前記レベルテストコードがターゲット値に到達する時間を測定するステップと、
を含む半導体システムの動作方法。
【請求項１９】
前記比較するステップは、
前記半導体コントローラで前記レベルテストコードの値が変動するごとに、前記半導体装置で前記データ基準電圧のレベルを変動するステップと、
前記半導体装置で前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断するステップと、
前記半導体装置で前記テストデータと前記比較データとが互いに同じ論理レベルを有することに対応してアクティブになるテスト結果信号を生成するステップと、
前記半導体装置で前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになる前記テスト動作測定信号を生成するステップと、
を含むことを特徴とする請求項１８に記載の半導体システムの動作方法。
【請求項２０】
前記比較するステップは、
前記テスト動作測定信号を設定された出力パッドを介して前記半導体コントローラに伝達するステップをさらに含むことを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項２１】
前記測定するステップは、
前記半導体コントローラで前記テスト進入コマンドが生成される時点から前記半導体装置から前記テスト動作測定信号が非アクティブになって伝達される時点までの時間を測定して、前記レベルテストコードがターゲット値に到達する時間として設定することを特徴とする請求項２０に記載の半導体システムの動作方法。
【請求項２２】
前記比較するステップは、
前記半導体装置で前記テスト動作測定信号のアクティブ区間の間にソースクロックのトグル回数をカウントするステップと、
前記半導体装置で前記カウントするステップの動作結果生成されるカウント値を設定された出力パッドを介して前記半導体コントローラに伝達するステップと、
をさらに含むことを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項２３】
前記測定するステップは、
その値が予め決定されているカウント−時間テーブルに基づいて、前記半導体装置から出力される前記カウント値に対応して前記レベルテストコードがターゲット値に到達する時間を演算することを特徴とする請求項２２に記載の半導体システムの動作方法。
【請求項２４】
前記データ基準電圧のレベルを変動するステップは、
前記半導体コントローラで前記レベルテストコードを最小値からそれより大きなターゲット値（最大値と同一又はそれより小さな値を有する）まで順次に増加させることに対応して、前記半導体装置では前記データ基準電圧のレベルを設定可能な最低電圧レベル（外部接地電圧レベルより高い）からターゲット電圧レベル（外部電源電圧レベルより低い）まで変動させることを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項２５】
前記データ基準電圧のレベルを変動するステップは、
前記半導体コントローラで前記レベルテストコードを最大値からそれより小さなターゲット値（最小値と同一又はそれより大きな値を有する）まで順次に減少させることに対応して、前記半導体装置では前記データ基準電圧のレベルを設定可能な最大電圧レベル（外部電源電圧レベルより低い）からターゲット電圧レベル（外部接地電圧レベルより高い）まで変動させることを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項１】
外部から印加された入力データを、設定された電圧レベル差を有してスイングさせことによって、その論理レベルを区分して比較データとして格納するデータ格納部と、
テスト進入／脱出コマンドにより定義されるテスト動作区間の間に、レベルテストコードに応答して周期的にテストデータの論理レベルを決定し、論理レベルの決定された前記テストデータと前記比較データの論理レベルを比較して、テスト結果信号を生成するテスト動作部と、
前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を生成するテスト動作測定信号生成部と、
を備える半導体装置。
【請求項２】
前記テスト動作測定信号を出力するための設定された出力パッドをさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記テスト動作測定信号のアクティブ区間の間にソースクロックのトグル回数をカウントするためのアクティブ区間カウンタと、
前記アクティブ区間カウンタのカウント値を出力するための設定された出力パッドと、
をさらに備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記データ格納部は、
テスト準備進入／脱出コマンドにより定義されるテスト準備動作区間において印加される前記入力データを格納するための多目的レジスタと、
前記多目的レジスタに格納されたデータを外部電源電圧レベルと外部接地電圧レベルとの間でラッチして、前記比較データを出力するデータラッチと、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記テスト動作部は、
前記テスト動作区間の間に外部から印加される前記レベルテストコードに応答して、前記データ基準電圧のレベルを設定可能な最低電圧レベルと設定可能な最大電圧レベルとの間で決定するデータ基準電圧出力部と、
前記テスト動作区間において周期的に印加される前記テストデータの論理レベルを前記データ基準電圧のレベルに基づいて判断するための論理レベル判断部と、
前記論理レベル判断部の出力データと前記比較データとが互いに同じ論理レベルを有することに対応して、アクティブになる前記テスト結果信号を生成するためのテスト結果信号生成部と、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記設定可能な最低電圧レベルは、外部接地電圧レベルより高く、前記設定可能な最大電圧レベルは、外部電源電圧レベルより低いことを特徴とする請求項５に記載の半導体装置。
【請求項７】
テスト準備動作区間の間に設定されたデータパターンを有する比較データを出力し、テスト動作区間の間に設定された時間ごとにそのレベル値を変動させるレベルテストコードと前記設定されたデータパターンを有するテストデータとを出力し、半導体装置から出力される信号に応答して、前記レベルテストコードがターゲット値に到達する時間を測定する半導体コントローラと、
前記テスト準備動作区間の間に前記比較データの論理レベルを格納した後、前記テスト動作区間の間に前記レベルテストコードに応答して、データ基準電圧のレベルを決定し、前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後、前記比較データの論理レベルと比較して出力信号を生成する半導体装置と、
を備える半導体システム。
【請求項８】
前記半導体コントローラは、
テスト準備進入／脱出コマンドを生成した後、前記半導体装置に伝達して前記テスト準備動作区間を定義し、
テスト進入／脱出コマンドを生成した後、前記半導体装置に伝達して前記テスト動作区間を定義することを特徴とする請求項７に記載の半導体システム。
【請求項９】
前記半導体装置は、
前記テスト準備動作区間において前記比較データを受け取って、設定された電圧レベル差を有してスイングさせることによって、その論理レベルを区分して格納するデータ格納部と、
前記テスト動作区間の間に、前記レベルテストコードに応答して、前記データ基準電圧のレベルを決定した後、決定された前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断して、前記比較データとその論理レベルを比較することによってテスト結果信号を生成するテスト動作部と、
テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになるテスト動作測定信号を出力信号として生成するためのテスト動作測定信号生成部と、
を備えることを特徴とする請求項７に記載の半導体システム。
【請求項１０】
前記半導体装置は、
前記テスト動作測定信号を前記半導体システムに伝達するための設定された出力パッドをさらに備えることを特徴とする請求項９に記載の半導体システム。
【請求項１１】
前記半導体システムは、
前記テスト進入コマンドの生成時点から前記半導体装置に伝達される前記テスト動作測定信号が非アクティブになる時点までの時間を測定して、前記レベルテストコードがターゲット値に到達する時間として設定することを特徴とする請求項１０に記載の半導体システム。
【請求項１２】
前記半導体装置は、
前記テスト動作測定信号のアクティブ区間の間にソースクロックのトグル回数をカウントするためのアクティブ区間カウンタと、
前記アクティブ区間カウンタのカウント値を前記半導体システムに伝達するための設定された出力パッドと、
をさらに備えることを特徴とする請求項９に記載の半導体システム。
【請求項１３】
前記半導体システムは、
その値が予め決定されているカウント−時間テーブルに基づいて前記半導体装置から伝達されるカウント値に対応して、前記レベルテストコードがターゲット値に到達する時間を演算することを特徴とする請求項１１に記載の半導体システム。
【請求項１４】
前記データ格納部は、
前記テスト準備動作区間の間に前記半導体コントローラから印加される前記比較データを格納するための多目的レジスタと、
前記多目的レジスタに格納されたデータを外部電源電圧レベルと外部接地電圧レベルとの間でラッチして、その論理レベルを明確に区分するデータラッチと、
を備えることを特徴とする請求項９に記載の半導体システム。
【請求項１５】
前記テスト動作部は、
前記テスト動作区間の間に前記半導体コントローラから印加される前記レベルテストコードの値が変動するごとに前記データ基準電圧のレベルを変動して出力するデータ基準電圧出力部と、
前記テスト動作区間の間に設定された時間ごとに前記半導体コントローラから印加される前記テストデータの論理レベルを前記データ基準電圧出力部から出力される前記データ基準電圧のレベルに基づいて判断するための論理レベル判断部と、
前記論理レベル判断部の出力データと前記比較データとが互いに同じ論理レベルを有することに対応してアクティブになる前記テスト結果信号を生成するためのテスト結果信号生成部と、
を備えることを特徴とする請求項９に記載の半導体システム。
【請求項１６】
前記半導体コントローラが前記レベルテストコードを最小値からそれより大きなターゲット値（最大値と同一又はそれより小さな値を有する）まで順次に増加させることに対応して、
前記データ基準電圧出力部は、前記データ基準電圧のレベルを設定可能な最低電圧レベル（外部接地電圧レベルより高い）からターゲット電圧レベル（外部電源電圧レベルより低い）まで変動させることを特徴とする請求項１５に記載の半導体システム。
【請求項１７】
前記半導体コントローラが前記レベルテストコードを最大値からそれより小さなターゲット値（最小値と同一又はそれより大きな値を有する）まで順次に減少させることに対応して、
前記データ基準電圧出力部は、前記データ基準電圧のレベルを設定可能な最大電圧レベル（外部電源電圧レベルより低い）からターゲット電圧レベル（外部接地電圧レベルより高い）まで変動させることを特徴とする請求項１５に記載の半導体システム。
【請求項１８】
半導体コントローラからテスト準備進入コマンド、設定されたデータパターンを有する比較データ、及びテスト準備脱出コマンドを順次に出力し、これを半導体装置から受け取ってテスト準備動作区間に進入した後に前記比較データの論理レベルを調節して格納し、続いてテスト準備動作区間から脱出するステップと、
半導体コントローラからテスト進入コマンドを出力し、続いて設定された時間ごとにその値が変動するレベルテストコードと前記設定されたデータパターンを有するテストデータを設定された回数分だけ出力した後に、テスト脱出コマンドを出力するテスト動作ステップと、
前記半導体装置から前記テスト進入コマンド及びテスト脱出コマンドにより定義されたテスト動作区間の間に前記レベルテストコード及びテストデータが出力されることに応答して、設定された時間ごとにデータ基準電圧のレベルを決定し、決定されたデータ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断した後に、前記比較データの論理レベルと比較してテスト動作測定信号を出力するステップと、
前記テスト動作測定信号に応答して、半導体コントローラで前記レベルテストコードがターゲット値に到達する時間を測定するステップと、
を含む半導体システムの動作方法。
【請求項１９】
前記比較するステップは、
前記半導体コントローラで前記レベルテストコードの値が変動するごとに、前記半導体装置で前記データ基準電圧のレベルを変動するステップと、
前記半導体装置で前記データ基準電圧のレベルに基づいて前記テストデータの論理レベルを判断するステップと、
前記半導体装置で前記テストデータと前記比較データとが互いに同じ論理レベルを有することに対応してアクティブになるテスト結果信号を生成するステップと、
前記半導体装置で前記テスト進入コマンドに応答してアクティブになり、前記テスト結果信号に応答して非アクティブになる前記テスト動作測定信号を生成するステップと、
を含むことを特徴とする請求項１８に記載の半導体システムの動作方法。
【請求項２０】
前記比較するステップは、
前記テスト動作測定信号を設定された出力パッドを介して前記半導体コントローラに伝達するステップをさらに含むことを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項２１】
前記測定するステップは、
前記半導体コントローラで前記テスト進入コマンドが生成される時点から前記半導体装置から前記テスト動作測定信号が非アクティブになって伝達される時点までの時間を測定して、前記レベルテストコードがターゲット値に到達する時間として設定することを特徴とする請求項２０に記載の半導体システムの動作方法。
【請求項２２】
前記比較するステップは、
前記半導体装置で前記テスト動作測定信号のアクティブ区間の間にソースクロックのトグル回数をカウントするステップと、
前記半導体装置で前記カウントするステップの動作結果生成されるカウント値を設定された出力パッドを介して前記半導体コントローラに伝達するステップと、
をさらに含むことを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項２３】
前記測定するステップは、
その値が予め決定されているカウント−時間テーブルに基づいて、前記半導体装置から出力される前記カウント値に対応して前記レベルテストコードがターゲット値に到達する時間を演算することを特徴とする請求項２２に記載の半導体システムの動作方法。
【請求項２４】
前記データ基準電圧のレベルを変動するステップは、
前記半導体コントローラで前記レベルテストコードを最小値からそれより大きなターゲット値（最大値と同一又はそれより小さな値を有する）まで順次に増加させることに対応して、前記半導体装置では前記データ基準電圧のレベルを設定可能な最低電圧レベル（外部接地電圧レベルより高い）からターゲット電圧レベル（外部電源電圧レベルより低い）まで変動させることを特徴とする請求項１９に記載の半導体システムの動作方法。
【請求項２５】
前記データ基準電圧のレベルを変動するステップは、
前記半導体コントローラで前記レベルテストコードを最大値からそれより小さなターゲット値（最小値と同一又はそれより大きな値を有する）まで順次に減少させることに対応して、前記半導体装置では前記データ基準電圧のレベルを設定可能な最大電圧レベル（外部電源電圧レベルより低い）からターゲット電圧レベル（外部接地電圧レベルより高い）まで変動させることを特徴とする請求項１９に記載の半導体システムの動作方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２】
【図３Ａ】
【図３Ｂ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２】
【図３Ａ】
【図３Ｂ】
【公開番号】特開２０１３−１０１７３８（Ｐ２０１３−１０１７３８Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１２−１０５１１１（Ｐ２０１２−１０５１１１）
【出願日】平成２４年５月２日（２０１２．５．２）
【出願人】（３１００２４０３３）エスケーハイニックス株式会社 (122)
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ−ｄａｅｒｏ，Ｂｕｂａｌ−ｅｕｂ，Ｉｃｈｅｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２４年５月２日（２０１２．５．２）
【出願人】（３１００２４０３３）エスケーハイニックス株式会社 (122)
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ−ｄａｅｒｏ，Ｂｕｂａｌ−ｅｕｂ，Ｉｃｈｅｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]