半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
【課題】 薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることを可能とする技術を提供すること。
【解決手段】 本発明の半導体装置の製造方法は、絶縁基板(10,11)の上に半導体膜(12)を島状に形成する第１の工程と、半導体膜(12)のエッジ部を含んで半導体膜(12)を第１の絶縁膜(13)で覆う第２の工程と、半導体膜(12)上部の第１の絶縁膜(13)を該半導体膜のエッジ部を避けて開口する第３の工程と、少なくとも絶縁膜(13)の開口部の半導体膜(12)上に第１の絶縁膜(13)よりも相対的に薄い厚さの第２の絶縁膜(14)を形成する第４の工程と、第２の絶縁膜(14)上に電極配線膜(18)を形成する第５の工程と、を含む。
【解決手段】 本発明の半導体装置の製造方法は、絶縁基板(10,11)の上に半導体膜(12)を島状に形成する第１の工程と、半導体膜(12)のエッジ部を含んで半導体膜(12)を第１の絶縁膜(13)で覆う第２の工程と、半導体膜(12)上部の第１の絶縁膜(13)を該半導体膜のエッジ部を避けて開口する第３の工程と、少なくとも絶縁膜(13)の開口部の半導体膜(12)上に第１の絶縁膜(13)よりも相対的に薄い厚さの第２の絶縁膜(14)を形成する第４の工程と、第２の絶縁膜(14)上に電極配線膜(18)を形成する第５の工程と、を含む。
【発明の詳細な説明】
【背景技術】
【０００１】
近年、低温プロセスによって形成された結晶性半導体膜（例えば、多結晶シリコン膜）を用いて、電流駆動能力の高い薄膜トランジスタを形成する技術の研究、開発が進められている。一般に、多結晶シリコン膜は非晶質シリコン膜に対してレーザ照射を行って結晶化することにより形成される。ところが、このようにして形成される多結晶シリコン膜は、結晶化の際に各所で成長した結晶粒同士の境界（粒界）が隆起して突起状となり、表面の凹凸が大きくなる傾向にある。この多結晶シリコン膜の上側にゲート絶縁膜及びゲート電極を形成した電界効果型の薄膜トランジスタ（ＴＦＴ）では、多結晶シリコン膜の表面の突起部分に電界が集中してゲート絶縁膜の絶縁破壊を生じやすい。このような問題に対して、特開２０００−４０８２８号公報（特許文献１）には、多結晶シリコン膜を成膜した後にその表面を研磨して平坦化することにより、薄膜トランジスタにおけるゲート絶縁膜の絶縁破壊を回避する技術が開示されている。
【０００２】
ところで、薄膜トランジスタの微細化を進めるためにゲート絶縁膜の膜厚をより薄くした場合には、半導体膜のエッジ部分におけるゲート絶縁膜が薄くなりやすい。特に、スパッタ法やＣＶＤ法などの段差被覆性（ステップカバレッジ）が低い成膜法を用いてゲート絶縁膜を形成する場合にこの傾向が顕著となる。かかるエッジ部分を横切るようにゲート電極が形成されるとその部分で電界集中が生じ、絶縁破壊に至ることが多くなる。これにより、薄膜トランジスタの信頼性が低下するという不都合が生じる。上述した従来技術では、このような半導体膜のエッジ部分における電界集中の緩和を達成することは難しく、更なる改良技術が望まれていた。
【特許文献１】特開２０００−４０８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そこで、本発明は、薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分におけるゲート絶縁膜の絶縁破壊やリークの発生を回避して半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するため本発明の半導体装置の製造方法は、絶縁基板の上に半導体膜を島状に形成する第１の工程と、上記半導体膜のエッジ部を含んで上記半導体膜を第１の絶縁膜で覆う第２の工程と、上記半導体膜上部の第１の絶縁膜を該半導体膜のエッジ部を避けて開口する第３の工程と、少なくとも上記絶縁膜の開口部の半導体膜上に上記第１の絶縁膜よりも相対的に薄い厚さの第２の絶縁膜を形成する第４の工程と、上記第２の絶縁膜上に電極配線膜を形成する第５の工程と、を含む。
【０００５】
かかる製造工程によって半導体装置を製造することによって、ゲート絶縁膜中に電界が集中する部分をなくすことができ、ゲート絶縁膜の信頼性を向上することが可能となる。
【０００６】
好ましくは、上記第１の工程は、上記絶縁基板に上記半導体膜を形成する工程と、熱処理によって上記半導体膜を多結晶化させる工程と、上記多結晶化した半導体の表面を平坦化する工程と、上記多結晶化した半導体膜を素子形成領域にパターニングする工程と、を含む。それにより、表面が平坦な多結晶性半導体膜を得ることが出来、該半導体膜表面の凹凸によってゲート絶縁膜中に電界が集中する部分が生ずることを回避することが出来る。
【０００７】
好ましくは、上記第４の工程は、上記半導体膜上面の熱酸化によって上記第２の絶縁膜を形成する工程である。それにより、薄く絶縁性に優れたゲート絶縁膜を得ることが出来る。
【０００８】
好ましくは、上記第４の工程は、上記半導体膜上に絶縁材料を堆積（成膜）させて上記第２の絶縁膜を形成する工程である。それにより、半導体膜の膜厚を減らすことなく、該半導体膜上にゲート絶縁膜を形成することが出来る。
【０００９】
また、本発明の半導体装置は、絶縁基板上に島状に形成された半導体膜と、上記絶縁基板上に、上記半導体膜上面を開口し、該半導体膜のエッジ部を含む外周囲を取り囲んで形成される領域分離絶縁膜と、少なくとも上記領域分離絶縁膜の開口部の上記半導体膜上面に上記領域分離絶縁膜よりも相対的に薄く形成されるゲート絶縁膜と、上記ゲート絶縁膜上に形成されるゲート電極と、を備える。
【００１０】
かかる構成とすることによって、ゲート絶縁膜中に電界が集中する部分をなくしてゲート絶縁膜の信頼性を向上した半導体装置を得ることが出来る。
【００１１】
好ましくは、上記ゲート絶縁膜は、上記半導体膜上面に該半導体膜のエッジ部から離れて形成されている。それにより、ゲート絶縁膜中に強電界となる部分が生じることを回避する。
【００１２】
好ましくは、上記領域分離絶縁膜は、少なくとも上記ゲート絶縁膜の厚さの２倍以上の厚さに形成される。それにより、領域分離絶縁膜に十分な絶縁性を確保することが出来る。
【００１３】
また、本発明の集積回路、電気光学装置及び電子機器は、上述した構成の半導体装置を備える。
【発明の効果】
【００１４】
本発明によれば、ゲート絶縁膜は半導体膜のエッジ部を避けて形成されるので局所的な電界集中によるゲート絶縁膜の破壊が防止される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について説明する。
【実施例１】
【００１６】
図１は、本発明の実施形態の半導体装置としての薄膜トランジスタの構造を説明する平面図である。図２は、図１に示す薄膜トランジスタの同図中のII−II線方向（チャネル幅方向）における薄膜トランジスタの断面図である。両図において対応する部分には同一符号を付している。薄膜トランジスタは、後述のように、有機ＥＬ表示装置や液晶表示装置などの画素駆動素子等として用いられるものである。
【００１７】
図１及び図２に示すように、薄膜トランジスタ１は、半導体膜、絶縁膜及び電極を積層した構造（ＭＯＳ構造）を用いる電界効果型トランジスタであり、基板１０上に絶縁膜１１が形成された絶縁基板、島状に形成された半導体膜１２、半導体膜を隔離する絶縁膜（第１の絶縁膜）１３、ゲート絶縁膜（第２の絶縁膜）１４、ゲート電極１８、ソース電極２０、ドレイン電極２２、絶縁膜（保護膜）２４を含んで構成されている。
【００１８】
基板１０は、例えば、ガラス、水晶ガラス、プラスチックなどの基板である。絶縁膜１１は酸化シリコン膜や窒化シリコン膜などの下地絶縁膜である。絶縁膜１１は半導体膜１２の電気的絶縁と基板１０から半導体膜１２に不純物が侵入することを防止する。
【００１９】
半導体膜１２は、薄膜トランジスタの活性領域を担うものであり、結晶性半導体膜が用いられる。本実施形態では、半導体膜１２として多結晶シリコン膜（ポリシリコン膜）を用いている。
【００２０】
絶縁膜１３は、基板１０上に島状に形成されている島状の半導体膜１２の周囲を囲む共もに図示しない他の半導体膜から半導体膜１２を絶縁し、素子領域分離を行っている。また、絶縁膜１３は当該半導体膜１２のエッジ部１２ａを覆い、エッジ部１２ａの上面を露出（開口）するように形成されている。この絶縁膜１３は、半導体膜１２とほぼ同じ膜厚に形成されている。絶縁膜１３としては、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが好適に用いられる。当該絶縁膜１３は、比較的に厚膜に形成する必要がある反面、ゲート絶縁膜１４ほどには絶縁耐圧、固定電荷密度等の特性を要求されないことから、高速成膜に適した製造条件を採用して形成することができる。
【００２１】
ゲート絶縁膜１４は、絶縁膜１３の開口部に露出した半導体膜１２上面を覆うようにして形成されている。この実施例では、プラズマ雰囲気下で露出した半導体膜１２を酸化させて酸化シリコンの絶縁膜を形成し、ゲート絶縁膜１４としている。ゲート絶縁膜１６として、例えば、シリコン窒化物（Ｓｉ3Ｎ4）膜等を形成しても良い。ゲート絶縁膜１６は、厚膜に形成する必要性は少ないが、絶縁耐圧、固定電荷密度等について高い特性を要求されることから、より良好な膜質が得られる製造条件（一般には低速成膜）を採用して形成される。後述のように、ゲート絶縁膜１４をＣＶＤのような堆積プロセスによって行っても良い。
【００２２】
ゲート絶縁膜１４は、半導体膜１２のエッジ部１２ａから離間しているのでエッジ部１２ａ近傍の局所的な高電界の影響を受け難くなり、絶縁破壊が回避される。
【００２３】
ゲート電極１８は、絶縁膜１３及びゲート絶縁膜１４の上側であって、半導体膜１２の所定位置の上側を通るように形成されている。より詳細には、ゲート電極１８は、図１に示すように半導体膜１２の平行な二辺を横切るように形成されている。このゲート電極１８は、例えば、タンタル、クロム、アルミニウム等の導電体膜からなる。
【００２４】
ソース電極２０及びドレイン電極２２は、それぞれともに、絶縁膜２４を貫通して半導体膜１２に接続されている。これらのソース電極２０等は、例えば、アルミニウム等の導電体膜からなる。
【００２５】
絶縁膜２４は、ゲート電極１８及び絶縁膜１８等の上面を覆うようにして形成されている。この絶縁膜２４は保護膜としての役割を担っており、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが用いられる。
【実施例２】
【００２６】
次に、上述した半導体装置の製造方法を図３に示す工程図を参照して説明する。
【００２７】
（半導体膜形成）
まず、図３（Ａ）に示すように、ガラス基板１０上にプラズマＣＶＤ法等によって酸化シリコン（ＳｉＯ２）の絶縁膜１１を形成する。
【００２８】
この上に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって半導体膜１２として非晶質シリコン膜を成膜する。この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。このとき、レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
【００２９】
そこで、好ましくは、半導体膜１２の表面の凹凸が平坦化されるまで半導体膜１２を研磨する。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
【００３０】
次に、図３（Ｂ）に示すように、平坦化した半導体膜１２にフォトレジスト塗布、パターン露光、現像、エッチング処理などからなるパターン形成処理（パターニング）を行うことにより、基板１０上の予め定められた素子形成領域に多結晶シリコン膜からなる島状の半導体膜１２を形成する。
【００３１】
（第１の絶縁膜形成）
図３（Ｃ）に示すように、絶縁膜１１及び半導体膜１２上に素子分離の絶縁膜１３を形成する。絶縁膜１３は、例えば、ＰＥＣＶＤ法等によって酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などを形成することによって得られる。絶縁膜１３は半導体膜１２のエッジ部で後述の工程のゲート絶縁膜１４よりも十分厚くなるように形成される。例えば、ゲート絶縁膜１４の膜厚の２倍以上の膜厚となるように形成される。
【００３２】
（第１の絶縁膜の開口）
図３（Ｄ）に示すように、絶縁膜１３にパターニングを施し、半導体膜１２のエッジ部を除く半導体膜上面を開口する。
【００３３】
（第２の絶縁膜形成）
図３（Ｅ）に示すように、絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられ、薄くて高耐圧であることが必要である。絶縁膜１４は、例えば、酸素を含むプラズマ雰囲気下で半導体膜１２である多結晶シリコン膜の表面を熱酸化させることによって得られる。これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００３４】
（電極膜形成）
図３（Ｆ）に示すように、絶縁膜１３及びゲート絶縁膜１４の上にタンタル、アルミニウム等の金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート絶縁膜１６上の所定位置にゲート電極及び配線膜１８を形成する。
【００３５】
（ソース／ドレイン領域形成）
次に、ゲート電極１８をマスクとして半導体膜１２に対してドナーまたはアクセプターとなる不純物イオンを打ち込む。これにより、ゲート電極１８の下側にチャネル形成領域が形成され、それ以外の部分（イオン注入がされた部分）にソース／ドレイン領域が形成される。更に熱処理を施して不純物元素の活性化を行う。
【００３６】
（保護膜形成）
図３（Ｇ）に示すように、ゲート電極膜１８及び絶縁膜１３上に保護膜として絶縁膜２４を形成する。絶縁膜２４として、例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成する。
【００３７】
（ソース・ドレイン電極配線形成）
更に、絶縁膜２４を貫通し、半導体膜１２のソース／ドレイン領域に至るコンタクトホール２０、２２を形成する。コンタクトホール２０及び２２は絶縁膜２４上にコンタクトホール部を開口するマスクを形成し、絶縁膜２４に異方性エッチングを行うことによって形成される。更に、当該コンタクトホール内及び絶縁膜２４上にスパッタリング法によりアルミニウムを堆積し、パターニングすることにより、ソース電極２０、ドレイン電極２２及び接続配線を形成する。
【００３８】
このように、本発明の実施の形態では、ゲート絶縁膜が半導体膜のエッジ部分あるいは段差部分に形成されないようにしたので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が段差部分を被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例３】
【００３９】
本発明の半導体装置の製造方法の他の実施の形態について図４を参照して説明する。同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００４０】
この実施例においては、ゲート絶縁膜１４の形成を堆積プロセスによって行っている。この実施例においても、まず、図４（Ａ）乃至同図（Ｄ）に示すように、基板１０上への半導体膜１２の形成から絶縁膜１３の開口までの工程を行う。これは前述した図３（Ａ）乃至同図（Ｄ）に示した工程（半導体膜形成〜第２の絶縁膜形成）と同じであるのでその説明を省略する。
【００４１】
続いて、図４（Ｅ）に示すように、絶縁膜１３及び絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられるので薄くて高耐圧であることが必要である。絶縁膜１４は、ＰＥＣＶＤ法等の堆積プロセスによって酸化シリコン膜からなるゲート絶縁膜１６を形成する。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を５０ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にして酸化シリコン膜を成膜する。この場合には、成膜速度が３０ｎｍ／ｍｉｎ程度となり、ゲート絶縁膜に適した耐圧特性等を備える良好な酸化シリコン膜を得ることができる。
【００４２】
これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００４３】
次に、図４（Ｆ）及び同図（Ｇ）に示すように、既述した図３（Ｆ）及び同図（Ｇ）と同様の工程を行って、電極膜形成、ソース／ドレイン領域形成、保護膜形成、ソース・ドレイン電極配線形成を行って薄膜半導体を完成させる。
【００４４】
このように、本発明の半導体装置の製造方法の第２の実施の形態においても、ゲート絶縁膜が半導体膜のエッジ部分１２ａに形成されないので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が半導体膜のエッジを被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例４】
【００４５】
次に、上述した半導体装置を含んで構成される集積回路、電気光学装置、電子機器の具体例について説明する。
【００４６】
図５は、半導体装置を含んで構成される電気光学装置１００の回路図である。本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本発明にかかる半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域に供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００４７】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
【００４８】
図６は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。図６（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および本発明の電気光学装置１００を備えている。図６（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン５５０は本発明の電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図６（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は本発明の電気光学装置１００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本発明にかかる半導体装置は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。
【００４９】
また、上記例に限らず本発明にかかる半導体装置の製造方法は、種々の電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００５０】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５１】
例えば、上述した実施形態では、半導体膜の一例として多結晶シリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではなく、他の半導体材料を用いても良い。また、ポリシラザンを有機溶媒に溶かしたもの等の液体材料を用いて半導体膜（シリコン膜）や絶縁膜（酸化シリコン膜）を形成してもよい。
【００５２】
また、上述した実施形態では、電界効果型の半導体素子の一例として薄膜トランジスタを採り上げていたが、他にも、単結晶ＳＯＩ（silicon on insulator）トランジスタにおいて各トランジスタの相互間をエッチング等によって素子分離する構造の半導体装置などに対しても同様にして本発明を適用することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本実施形態の薄膜トランジスタの構造を説明する平面図である。
【図２】図１に示す薄膜トランジスタの図中II−II方向（チャネル幅方向）における断面図である。
【図３】薄膜トランジスタの製造方法を説明する図である。
【図４】薄膜トランジスタの他の製造方法を説明する図である。
【図５】半導体装置を含んで構成される電気光学装置の回路図である。
【図６】電子機器の具体例を説明する図である。
【符号の説明】
【００５４】
１…薄膜トランジスタ、１０…基板、１１…下地絶縁膜、１２…半導体膜、１３…第１の絶縁膜（素子分離膜）、１４…第２の絶縁膜（ゲート絶縁膜）、１８…ゲート電極膜、２０…ソース電極、２２…ドレイン電極
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタ等の電界効果型の半導体装置の改良技術に関する。
【背景技術】
【０００２】
近年、低温プロセスによって形成された結晶性半導体膜（例えば、多結晶シリコン膜）を用いて、電流駆動能力の高い薄膜トランジスタを形成する技術の研究、開発が進められている。一般に、多結晶シリコン膜は非晶質シリコン膜に対してレーザ照射を行って結晶化することにより形成される。ところが、このようにして形成される多結晶シリコン膜は、結晶化の際に各所で成長した結晶粒同士の境界（粒界）が隆起して突起状となり、表面の凹凸が大きくなる傾向にある。この多結晶シリコン膜の上側にゲート絶縁膜及びゲート電極を形成した電界効果型の薄膜トランジスタ（ＴＦＴ）では、多結晶シリコン膜の表面の突起部分に電界が集中してゲート絶縁膜の絶縁破壊を生じやすい。このような問題に対して、特開２０００−４０８２８号公報（特許文献１）には、多結晶シリコン膜を成膜した後にその表面を研磨して平坦化することにより、薄膜トランジスタにおけるゲート絶縁膜の絶縁破壊を回避する技術が開示されている。
【０００３】
ところで、薄膜トランジスタの微細化を進めるためにゲート絶縁膜の膜厚をより薄くした場合には、半導体膜のエッジ部分におけるゲート絶縁膜が薄くなりやすい。特に、スパッタ法やＣＶＤ法などの段差被覆性（ステップカバレッジ）が低い成膜法を用いてゲート絶縁膜を形成する場合にこの傾向が顕著となる。かかるエッジ部分を横切るようにゲート電極が形成されるとその部分で電界集中が生じ、絶縁破壊に至ることが多くなる。これにより、薄膜トランジスタの信頼性が低下するという不都合が生じる。上述した従来技術では、このような半導体膜のエッジ部分における電界集中の緩和を達成することは難しく、更なる改良技術が望まれていた。
【特許文献１】特開２０００−４０８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明は、薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分におけるゲート絶縁膜の絶縁破壊やリークの発生を回避して半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため本発明の半導体装置の製造方法は、絶縁基板の上に半導体膜を島状に形成する第１の工程と、上記半導体膜のエッジ部を含んで上記半導体膜を第１の絶縁膜で覆う第２の工程と、上記半導体膜上部の第１の絶縁膜を該半導体膜のエッジ部を避けて開口する第３の工程と、少なくとも上記絶縁膜の開口部の半導体膜上に上記第１の絶縁膜よりも相対的に薄い厚さの第２の絶縁膜を形成する第４の工程と、上記第２の絶縁膜上に電極配線膜を形成する第５の工程と、を含む。
【０００６】
かかる製造工程によって半導体装置を製造することによって、ゲート絶縁膜中に電界が集中する部分をなくすことができ、ゲート絶縁膜の信頼性を向上することが可能となる。
【０００７】
好ましくは、上記第１の工程は、上記絶縁基板に上記半導体膜を形成する工程と、熱処理によって上記半導体膜を多結晶化させる工程と、上記多結晶化した半導体の表面を平坦化する工程と、上記多結晶化した半導体膜を素子形成領域にパターニングする工程と、を含む。それにより、表面が平坦な多結晶性半導体膜を得ることが出来、該半導体膜表面の凹凸によってゲート絶縁膜中に電界が集中する部分が生ずることを回避することが出来る。
【０００８】
好ましくは、上記第４の工程は、上記半導体膜上面の熱酸化によって上記第２の絶縁膜を形成する工程である。それにより、薄く絶縁性に優れたゲート絶縁膜を得ることが出来る。
【０００９】
好ましくは、上記第４の工程は、上記半導体膜上に絶縁材料を堆積（成膜）させて上記第２の絶縁膜を形成する工程である。それにより、半導体膜の膜厚を減らすことなく、該半導体膜上にゲート絶縁膜を形成することが出来る。
【００１０】
また、本発明の半導体装置は、絶縁基板上に島状に形成された半導体膜と、上記絶縁基板上に、上記半導体膜上面を開口し、該半導体膜のエッジ部を含む外周囲を取り囲んで形成される領域分離絶縁膜と、少なくとも上記領域分離絶縁膜の開口部の上記半導体膜上面に上記領域分離絶縁膜よりも相対的に薄く形成されるゲート絶縁膜と、上記ゲート絶縁膜上に形成されるゲート電極と、を備える。
【００１１】
かかる構成とすることによって、ゲート絶縁膜中に電界が集中する部分をなくしてゲート絶縁膜の信頼性を向上した半導体装置を得ることが出来る。
【００１２】
好ましくは、上記ゲート絶縁膜は、上記半導体膜上面に該半導体膜のエッジ部から離れて形成されている。それにより、ゲート絶縁膜中に強電界となる部分が生じることを回避する。
【００１３】
好ましくは、上記領域分離絶縁膜は、少なくとも上記ゲート絶縁膜の厚さの２倍以上の厚さに形成される。それにより、領域分離絶縁膜に十分な絶縁性を確保することが出来る。
【００１４】
また、本発明の集積回路、電気光学装置及び電子機器は、上述した構成の半導体装置を備える。
【発明の効果】
【００１５】
本発明によれば、ゲート絶縁膜は半導体膜のエッジ部を避けて形成されるので局所的な電界集中によるゲート絶縁膜の破壊が防止される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について説明する。
【実施例１】
【００１７】
図１は、本発明の実施形態の半導体装置としての薄膜トランジスタの構造を説明する平面図である。図２は、図１に示す薄膜トランジスタの同図中のII−II線方向（チャネル幅方向）における薄膜トランジスタの断面図である。両図において対応する部分には同一符号を付している。薄膜トランジスタは、後述のように、有機ＥＬ表示装置や液晶表示装置などの画素駆動素子等として用いられるものである。
【００１８】
図１及び図２に示すように、薄膜トランジスタ１は、半導体膜、絶縁膜及び電極を積層した構造（ＭＯＳ構造）を用いる電界効果型トランジスタであり、基板１０上に絶縁膜１１が形成された絶縁基板、島状に形成された半導体膜１２、半導体膜を隔離する絶縁膜（第１の絶縁膜）１３、ゲート絶縁膜（第２の絶縁膜）１４、ゲート電極１８、ソース電極２０、ドレイン電極２２、絶縁膜（保護膜）２４を含んで構成されている。
【００１９】
基板１０は、例えば、ガラス、水晶ガラス、プラスチックなどの基板である。絶縁膜１１は酸化シリコン膜や窒化シリコン膜などの下地絶縁膜である。絶縁膜１１は半導体膜１２の電気的絶縁と基板１０から半導体膜１２に不純物が侵入することを防止する。
【００２０】
半導体膜１２は、薄膜トランジスタの活性領域を担うものであり、結晶性半導体膜が用いられる。本実施形態では、半導体膜１２として多結晶シリコン膜（ポリシリコン膜）を用いている。
【００２１】
絶縁膜１３は、基板１０上に島状に形成されている島状の半導体膜１２の周囲を囲む共もに図示しない他の半導体膜から半導体膜１２を絶縁し、素子領域分離を行っている。また、絶縁膜１３は当該半導体膜１２のエッジ部１２ａを覆い、エッジ部１２ａの上面を露出（開口）するように形成されている。この絶縁膜１３は、半導体膜１２とほぼ同じ膜厚に形成されている。絶縁膜１３としては、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが好適に用いられる。当該絶縁膜１３は、比較的に厚膜に形成する必要がある反面、ゲート絶縁膜１４ほどには絶縁耐圧、固定電荷密度等の特性を要求されないことから、高速成膜に適した製造条件を採用して形成することができる。
【００２２】
ゲート絶縁膜１４は、絶縁膜１３の開口部に露出した半導体膜１２上面を覆うようにして形成されている。この実施例では、プラズマ雰囲気下で露出した半導体膜１２を酸化させて酸化シリコンの絶縁膜を形成し、ゲート絶縁膜１４としている。ゲート絶縁膜１６として、例えば、シリコン窒化物（Ｓｉ3Ｎ4）膜等を形成しても良い。ゲート絶縁膜１６は、厚膜に形成する必要性は少ないが、絶縁耐圧、固定電荷密度等について高い特性を要求されることから、より良好な膜質が得られる製造条件（一般には低速成膜）を採用して形成される。後述のように、ゲート絶縁膜１４をＣＶＤのような堆積プロセスによって行っても良い。
【００２３】
ゲート絶縁膜１４は、半導体膜１２のエッジ部１２ａから離間しているのでエッジ部１２ａ近傍の局所的な高電界の影響を受け難くなり、絶縁破壊が回避される。
【００２４】
ゲート電極１８は、絶縁膜１３及びゲート絶縁膜１４の上側であって、半導体膜１２の所定位置の上側を通るように形成されている。より詳細には、ゲート電極１８は、図１に示すように半導体膜１２の平行な二辺を横切るように形成されている。このゲート電極１８は、例えば、タンタル、クロム、アルミニウム等の導電体膜からなる。
【００２５】
ソース電極２０及びドレイン電極２２は、それぞれともに、絶縁膜２４を貫通して半導体膜１２に接続されている。これらのソース電極２０等は、例えば、アルミニウム等の導電体膜からなる。
【００２６】
絶縁膜２４は、ゲート電極１８及び絶縁膜１８等の上面を覆うようにして形成されている。この絶縁膜２４は保護膜としての役割を担っており、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが用いられる。
【実施例２】
【００２７】
次に、上述した半導体装置の製造方法を図３に示す工程図を参照して説明する。
【００２８】
（半導体膜形成）
まず、図３（Ａ）に示すように、ガラス基板１０上にプラズマＣＶＤ法等によって酸化シリコン（ＳｉＯ２）の絶縁膜１１を形成する。
【００２９】
この上に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって半導体膜１２として非晶質シリコン膜を成膜する。この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。このとき、レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
【００３０】
そこで、好ましくは、半導体膜１２の表面の凹凸が平坦化されるまで半導体膜１２を研磨する。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
【００３１】
次に、図３（Ｂ）に示すように、平坦化した半導体膜１２にフォトレジスト塗布、パターン露光、現像、エッチング処理などからなるパターン形成処理（パターニング）を行うことにより、基板１０上の予め定められた素子形成領域に多結晶シリコン膜からなる島状の半導体膜１２を形成する。
【００３２】
（第１の絶縁膜形成）
図３（Ｃ）に示すように、絶縁膜１１及び半導体膜１２上に素子分離の絶縁膜１３を形成する。絶縁膜１３は、例えば、ＰＥＣＶＤ法等によって酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などを形成することによって得られる。絶縁膜１３は半導体膜１２のエッジ部で後述の工程のゲート絶縁膜１４よりも十分厚くなるように形成される。例えば、ゲート絶縁膜１４の膜厚の２倍以上の膜厚となるように形成される。
【００３３】
（第１の絶縁膜の開口）
図３（Ｄ）に示すように、絶縁膜１３にパターニングを施し、半導体膜１２のエッジ部を除く半導体膜上面を開口する。
【００３４】
（第２の絶縁膜形成）
図３（Ｅ）に示すように、絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられ、薄くて高耐圧であることが必要である。絶縁膜１４は、例えば、酸素を含むプラズマ雰囲気下で半導体膜１２である多結晶シリコン膜の表面を熱酸化させることによって得られる。これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００３５】
（電極膜形成）
図３（Ｆ）に示すように、絶縁膜１３及びゲート絶縁膜１４の上にタンタル、アルミニウム等の金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート絶縁膜１６上の所定位置にゲート電極及び配線膜１８を形成する。
【００３６】
（ソース／ドレイン領域形成）
次に、ゲート電極１８をマスクとして半導体膜１２に対してドナーまたはアクセプターとなる不純物イオンを打ち込む。これにより、ゲート電極１８の下側にチャネル形成領域が形成され、それ以外の部分（イオン注入がされた部分）にソース／ドレイン領域が形成される。更に熱処理を施して不純物元素の活性化を行う。
【００３７】
（保護膜形成）
図３（Ｇ）に示すように、ゲート電極膜１８及び絶縁膜１３上に保護膜として絶縁膜２４を形成する。絶縁膜２４として、例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成する。
【００３８】
（ソース・ドレイン電極配線形成）
更に、絶縁膜２４を貫通し、半導体膜１２のソース／ドレイン領域に至るコンタクトホール２０、２２を形成する。コンタクトホール２０及び２２は絶縁膜２４上にコンタクトホール部を開口するマスクを形成し、絶縁膜２４に異方性エッチングを行うことによって形成される。更に、当該コンタクトホール内及び絶縁膜２４上にスパッタリング法によりアルミニウムを堆積し、パターニングすることにより、ソース電極２０、ドレイン電極２２及び接続配線を形成する。
【００３９】
このように、本発明の実施の形態では、ゲート絶縁膜が半導体膜のエッジ部分あるいは段差部分に形成されないようにしたので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が段差部分を被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例３】
【００４０】
本発明の半導体装置の製造方法の他の実施の形態について図４を参照して説明する。同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００４１】
この実施例においては、ゲート絶縁膜１４の形成を堆積プロセスによって行っている。この実施例においても、まず、図４（Ａ）乃至同図（Ｄ）に示すように、基板１０上への半導体膜１２の形成から絶縁膜１３の開口までの工程を行う。これは前述した図３（Ａ）乃至同図（Ｄ）に示した工程（半導体膜形成〜第２の絶縁膜形成）と同じであるのでその説明を省略する。
【００４２】
続いて、図４（Ｅ）に示すように、絶縁膜１３及び絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられるので薄くて高耐圧であることが必要である。絶縁膜１４は、ＰＥＣＶＤ法等の堆積プロセスによって酸化シリコン膜からなるゲート絶縁膜１６を形成する。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を５０ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にして酸化シリコン膜を成膜する。この場合には、成膜速度が３０ｎｍ／ｍｉｎ程度となり、ゲート絶縁膜に適した耐圧特性等を備える良好な酸化シリコン膜を得ることができる。
【００４３】
これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００４４】
次に、図４（Ｆ）及び同図（Ｇ）に示すように、既述した図３（Ｆ）及び同図（Ｇ）と同様の工程を行って、電極膜形成、ソース／ドレイン領域形成、保護膜形成、ソース・ドレイン電極配線形成を行って薄膜半導体を完成させる。
【００４５】
このように、本発明の半導体装置の製造方法の第２の実施の形態においても、ゲート絶縁膜が半導体膜のエッジ部分１２ａに形成されないので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が半導体膜のエッジを被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例４】
【００４６】
次に、上述した半導体装置を含んで構成される集積回路、電気光学装置、電子機器の具体例について説明する。
【００４７】
図５は、半導体装置を含んで構成される電気光学装置１００の回路図である。本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本発明にかかる半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域に供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００４８】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
【００４９】
図６は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。図６（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および本発明の電気光学装置１００を備えている。図６（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン５５０は本発明の電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図６（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は本発明の電気光学装置１００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本発明にかかる半導体装置は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。
【００５０】
また、上記例に限らず本発明にかかる半導体装置の製造方法は、種々の電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００５１】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５２】
例えば、上述した実施形態では、半導体膜の一例として多結晶シリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではなく、他の半導体材料を用いても良い。また、ポリシラザンを有機溶媒に溶かしたもの等の液体材料を用いて半導体膜（シリコン膜）や絶縁膜（酸化シリコン膜）を形成してもよい。
【００５３】
また、上述した実施形態では、電界効果型の半導体素子の一例として薄膜トランジスタを採り上げていたが、他にも、単結晶ＳＯＩ（silicon oninsulator）トランジスタにおいて各トランジスタの相互間をエッチング等によって素子分離する構造の半導体装置などに対しても同様にして本発明を適用することが可能である。
【図面の簡単な説明】
【００５４】
【図１】本実施形態の薄膜トランジスタの構造を説明する平面図である。
【図２】図１に示す薄膜トランジスタの図中II−II方向（チャネル幅方向）における断面図である。
【図３】薄膜トランジスタの製造方法を説明する図である。
【図４】薄膜トランジスタの他の製造方法を説明する図である。
【図５】半導体装置を含んで構成される電気光学装置の回路図である。
【図６】電子機器の具体例を説明する図である。
【符号の説明】
【００５５】
１…薄膜トランジスタ、１０…基板、１１…下地絶縁膜、１２…半導体膜、１３…第１の絶縁膜（素子分離膜）、１４…第２の絶縁膜（ゲート絶縁膜）、１８…ゲート電極膜、２０…ソース電極、２２…ドレイン電極
【背景技術】
【０００１】
近年、低温プロセスによって形成された結晶性半導体膜（例えば、多結晶シリコン膜）を用いて、電流駆動能力の高い薄膜トランジスタを形成する技術の研究、開発が進められている。一般に、多結晶シリコン膜は非晶質シリコン膜に対してレーザ照射を行って結晶化することにより形成される。ところが、このようにして形成される多結晶シリコン膜は、結晶化の際に各所で成長した結晶粒同士の境界（粒界）が隆起して突起状となり、表面の凹凸が大きくなる傾向にある。この多結晶シリコン膜の上側にゲート絶縁膜及びゲート電極を形成した電界効果型の薄膜トランジスタ（ＴＦＴ）では、多結晶シリコン膜の表面の突起部分に電界が集中してゲート絶縁膜の絶縁破壊を生じやすい。このような問題に対して、特開２０００−４０８２８号公報（特許文献１）には、多結晶シリコン膜を成膜した後にその表面を研磨して平坦化することにより、薄膜トランジスタにおけるゲート絶縁膜の絶縁破壊を回避する技術が開示されている。
【０００２】
ところで、薄膜トランジスタの微細化を進めるためにゲート絶縁膜の膜厚をより薄くした場合には、半導体膜のエッジ部分におけるゲート絶縁膜が薄くなりやすい。特に、スパッタ法やＣＶＤ法などの段差被覆性（ステップカバレッジ）が低い成膜法を用いてゲート絶縁膜を形成する場合にこの傾向が顕著となる。かかるエッジ部分を横切るようにゲート電極が形成されるとその部分で電界集中が生じ、絶縁破壊に至ることが多くなる。これにより、薄膜トランジスタの信頼性が低下するという不都合が生じる。上述した従来技術では、このような半導体膜のエッジ部分における電界集中の緩和を達成することは難しく、更なる改良技術が望まれていた。
【特許文献１】特開２０００−４０８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そこで、本発明は、薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分におけるゲート絶縁膜の絶縁破壊やリークの発生を回避して半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するため本発明の半導体装置の製造方法は、絶縁基板の上に半導体膜を島状に形成する第１の工程と、上記半導体膜のエッジ部を含んで上記半導体膜を第１の絶縁膜で覆う第２の工程と、上記半導体膜上部の第１の絶縁膜を該半導体膜のエッジ部を避けて開口する第３の工程と、少なくとも上記絶縁膜の開口部の半導体膜上に上記第１の絶縁膜よりも相対的に薄い厚さの第２の絶縁膜を形成する第４の工程と、上記第２の絶縁膜上に電極配線膜を形成する第５の工程と、を含む。
【０００５】
かかる製造工程によって半導体装置を製造することによって、ゲート絶縁膜中に電界が集中する部分をなくすことができ、ゲート絶縁膜の信頼性を向上することが可能となる。
【０００６】
好ましくは、上記第１の工程は、上記絶縁基板に上記半導体膜を形成する工程と、熱処理によって上記半導体膜を多結晶化させる工程と、上記多結晶化した半導体の表面を平坦化する工程と、上記多結晶化した半導体膜を素子形成領域にパターニングする工程と、を含む。それにより、表面が平坦な多結晶性半導体膜を得ることが出来、該半導体膜表面の凹凸によってゲート絶縁膜中に電界が集中する部分が生ずることを回避することが出来る。
【０００７】
好ましくは、上記第４の工程は、上記半導体膜上面の熱酸化によって上記第２の絶縁膜を形成する工程である。それにより、薄く絶縁性に優れたゲート絶縁膜を得ることが出来る。
【０００８】
好ましくは、上記第４の工程は、上記半導体膜上に絶縁材料を堆積（成膜）させて上記第２の絶縁膜を形成する工程である。それにより、半導体膜の膜厚を減らすことなく、該半導体膜上にゲート絶縁膜を形成することが出来る。
【０００９】
また、本発明の半導体装置は、絶縁基板上に島状に形成された半導体膜と、上記絶縁基板上に、上記半導体膜上面を開口し、該半導体膜のエッジ部を含む外周囲を取り囲んで形成される領域分離絶縁膜と、少なくとも上記領域分離絶縁膜の開口部の上記半導体膜上面に上記領域分離絶縁膜よりも相対的に薄く形成されるゲート絶縁膜と、上記ゲート絶縁膜上に形成されるゲート電極と、を備える。
【００１０】
かかる構成とすることによって、ゲート絶縁膜中に電界が集中する部分をなくしてゲート絶縁膜の信頼性を向上した半導体装置を得ることが出来る。
【００１１】
好ましくは、上記ゲート絶縁膜は、上記半導体膜上面に該半導体膜のエッジ部から離れて形成されている。それにより、ゲート絶縁膜中に強電界となる部分が生じることを回避する。
【００１２】
好ましくは、上記領域分離絶縁膜は、少なくとも上記ゲート絶縁膜の厚さの２倍以上の厚さに形成される。それにより、領域分離絶縁膜に十分な絶縁性を確保することが出来る。
【００１３】
また、本発明の集積回路、電気光学装置及び電子機器は、上述した構成の半導体装置を備える。
【発明の効果】
【００１４】
本発明によれば、ゲート絶縁膜は半導体膜のエッジ部を避けて形成されるので局所的な電界集中によるゲート絶縁膜の破壊が防止される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について説明する。
【実施例１】
【００１６】
図１は、本発明の実施形態の半導体装置としての薄膜トランジスタの構造を説明する平面図である。図２は、図１に示す薄膜トランジスタの同図中のII−II線方向（チャネル幅方向）における薄膜トランジスタの断面図である。両図において対応する部分には同一符号を付している。薄膜トランジスタは、後述のように、有機ＥＬ表示装置や液晶表示装置などの画素駆動素子等として用いられるものである。
【００１７】
図１及び図２に示すように、薄膜トランジスタ１は、半導体膜、絶縁膜及び電極を積層した構造（ＭＯＳ構造）を用いる電界効果型トランジスタであり、基板１０上に絶縁膜１１が形成された絶縁基板、島状に形成された半導体膜１２、半導体膜を隔離する絶縁膜（第１の絶縁膜）１３、ゲート絶縁膜（第２の絶縁膜）１４、ゲート電極１８、ソース電極２０、ドレイン電極２２、絶縁膜（保護膜）２４を含んで構成されている。
【００１８】
基板１０は、例えば、ガラス、水晶ガラス、プラスチックなどの基板である。絶縁膜１１は酸化シリコン膜や窒化シリコン膜などの下地絶縁膜である。絶縁膜１１は半導体膜１２の電気的絶縁と基板１０から半導体膜１２に不純物が侵入することを防止する。
【００１９】
半導体膜１２は、薄膜トランジスタの活性領域を担うものであり、結晶性半導体膜が用いられる。本実施形態では、半導体膜１２として多結晶シリコン膜（ポリシリコン膜）を用いている。
【００２０】
絶縁膜１３は、基板１０上に島状に形成されている島状の半導体膜１２の周囲を囲む共もに図示しない他の半導体膜から半導体膜１２を絶縁し、素子領域分離を行っている。また、絶縁膜１３は当該半導体膜１２のエッジ部１２ａを覆い、エッジ部１２ａの上面を露出（開口）するように形成されている。この絶縁膜１３は、半導体膜１２とほぼ同じ膜厚に形成されている。絶縁膜１３としては、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが好適に用いられる。当該絶縁膜１３は、比較的に厚膜に形成する必要がある反面、ゲート絶縁膜１４ほどには絶縁耐圧、固定電荷密度等の特性を要求されないことから、高速成膜に適した製造条件を採用して形成することができる。
【００２１】
ゲート絶縁膜１４は、絶縁膜１３の開口部に露出した半導体膜１２上面を覆うようにして形成されている。この実施例では、プラズマ雰囲気下で露出した半導体膜１２を酸化させて酸化シリコンの絶縁膜を形成し、ゲート絶縁膜１４としている。ゲート絶縁膜１６として、例えば、シリコン窒化物（Ｓｉ3Ｎ4）膜等を形成しても良い。ゲート絶縁膜１６は、厚膜に形成する必要性は少ないが、絶縁耐圧、固定電荷密度等について高い特性を要求されることから、より良好な膜質が得られる製造条件（一般には低速成膜）を採用して形成される。後述のように、ゲート絶縁膜１４をＣＶＤのような堆積プロセスによって行っても良い。
【００２２】
ゲート絶縁膜１４は、半導体膜１２のエッジ部１２ａから離間しているのでエッジ部１２ａ近傍の局所的な高電界の影響を受け難くなり、絶縁破壊が回避される。
【００２３】
ゲート電極１８は、絶縁膜１３及びゲート絶縁膜１４の上側であって、半導体膜１２の所定位置の上側を通るように形成されている。より詳細には、ゲート電極１８は、図１に示すように半導体膜１２の平行な二辺を横切るように形成されている。このゲート電極１８は、例えば、タンタル、クロム、アルミニウム等の導電体膜からなる。
【００２４】
ソース電極２０及びドレイン電極２２は、それぞれともに、絶縁膜２４を貫通して半導体膜１２に接続されている。これらのソース電極２０等は、例えば、アルミニウム等の導電体膜からなる。
【００２５】
絶縁膜２４は、ゲート電極１８及び絶縁膜１８等の上面を覆うようにして形成されている。この絶縁膜２４は保護膜としての役割を担っており、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが用いられる。
【実施例２】
【００２６】
次に、上述した半導体装置の製造方法を図３に示す工程図を参照して説明する。
【００２７】
（半導体膜形成）
まず、図３（Ａ）に示すように、ガラス基板１０上にプラズマＣＶＤ法等によって酸化シリコン（ＳｉＯ２）の絶縁膜１１を形成する。
【００２８】
この上に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって半導体膜１２として非晶質シリコン膜を成膜する。この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。このとき、レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
【００２９】
そこで、好ましくは、半導体膜１２の表面の凹凸が平坦化されるまで半導体膜１２を研磨する。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
【００３０】
次に、図３（Ｂ）に示すように、平坦化した半導体膜１２にフォトレジスト塗布、パターン露光、現像、エッチング処理などからなるパターン形成処理（パターニング）を行うことにより、基板１０上の予め定められた素子形成領域に多結晶シリコン膜からなる島状の半導体膜１２を形成する。
【００３１】
（第１の絶縁膜形成）
図３（Ｃ）に示すように、絶縁膜１１及び半導体膜１２上に素子分離の絶縁膜１３を形成する。絶縁膜１３は、例えば、ＰＥＣＶＤ法等によって酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などを形成することによって得られる。絶縁膜１３は半導体膜１２のエッジ部で後述の工程のゲート絶縁膜１４よりも十分厚くなるように形成される。例えば、ゲート絶縁膜１４の膜厚の２倍以上の膜厚となるように形成される。
【００３２】
（第１の絶縁膜の開口）
図３（Ｄ）に示すように、絶縁膜１３にパターニングを施し、半導体膜１２のエッジ部を除く半導体膜上面を開口する。
【００３３】
（第２の絶縁膜形成）
図３（Ｅ）に示すように、絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられ、薄くて高耐圧であることが必要である。絶縁膜１４は、例えば、酸素を含むプラズマ雰囲気下で半導体膜１２である多結晶シリコン膜の表面を熱酸化させることによって得られる。これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００３４】
（電極膜形成）
図３（Ｆ）に示すように、絶縁膜１３及びゲート絶縁膜１４の上にタンタル、アルミニウム等の金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート絶縁膜１６上の所定位置にゲート電極及び配線膜１８を形成する。
【００３５】
（ソース／ドレイン領域形成）
次に、ゲート電極１８をマスクとして半導体膜１２に対してドナーまたはアクセプターとなる不純物イオンを打ち込む。これにより、ゲート電極１８の下側にチャネル形成領域が形成され、それ以外の部分（イオン注入がされた部分）にソース／ドレイン領域が形成される。更に熱処理を施して不純物元素の活性化を行う。
【００３６】
（保護膜形成）
図３（Ｇ）に示すように、ゲート電極膜１８及び絶縁膜１３上に保護膜として絶縁膜２４を形成する。絶縁膜２４として、例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成する。
【００３７】
（ソース・ドレイン電極配線形成）
更に、絶縁膜２４を貫通し、半導体膜１２のソース／ドレイン領域に至るコンタクトホール２０、２２を形成する。コンタクトホール２０及び２２は絶縁膜２４上にコンタクトホール部を開口するマスクを形成し、絶縁膜２４に異方性エッチングを行うことによって形成される。更に、当該コンタクトホール内及び絶縁膜２４上にスパッタリング法によりアルミニウムを堆積し、パターニングすることにより、ソース電極２０、ドレイン電極２２及び接続配線を形成する。
【００３８】
このように、本発明の実施の形態では、ゲート絶縁膜が半導体膜のエッジ部分あるいは段差部分に形成されないようにしたので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が段差部分を被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例３】
【００３９】
本発明の半導体装置の製造方法の他の実施の形態について図４を参照して説明する。同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００４０】
この実施例においては、ゲート絶縁膜１４の形成を堆積プロセスによって行っている。この実施例においても、まず、図４（Ａ）乃至同図（Ｄ）に示すように、基板１０上への半導体膜１２の形成から絶縁膜１３の開口までの工程を行う。これは前述した図３（Ａ）乃至同図（Ｄ）に示した工程（半導体膜形成〜第２の絶縁膜形成）と同じであるのでその説明を省略する。
【００４１】
続いて、図４（Ｅ）に示すように、絶縁膜１３及び絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられるので薄くて高耐圧であることが必要である。絶縁膜１４は、ＰＥＣＶＤ法等の堆積プロセスによって酸化シリコン膜からなるゲート絶縁膜１６を形成する。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を５０ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にして酸化シリコン膜を成膜する。この場合には、成膜速度が３０ｎｍ／ｍｉｎ程度となり、ゲート絶縁膜に適した耐圧特性等を備える良好な酸化シリコン膜を得ることができる。
【００４２】
これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００４３】
次に、図４（Ｆ）及び同図（Ｇ）に示すように、既述した図３（Ｆ）及び同図（Ｇ）と同様の工程を行って、電極膜形成、ソース／ドレイン領域形成、保護膜形成、ソース・ドレイン電極配線形成を行って薄膜半導体を完成させる。
【００４４】
このように、本発明の半導体装置の製造方法の第２の実施の形態においても、ゲート絶縁膜が半導体膜のエッジ部分１２ａに形成されないので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が半導体膜のエッジを被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例４】
【００４５】
次に、上述した半導体装置を含んで構成される集積回路、電気光学装置、電子機器の具体例について説明する。
【００４６】
図５は、半導体装置を含んで構成される電気光学装置１００の回路図である。本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本発明にかかる半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域に供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００４７】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
【００４８】
図６は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。図６（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および本発明の電気光学装置１００を備えている。図６（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン５５０は本発明の電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図６（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は本発明の電気光学装置１００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本発明にかかる半導体装置は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。
【００４９】
また、上記例に限らず本発明にかかる半導体装置の製造方法は、種々の電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００５０】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５１】
例えば、上述した実施形態では、半導体膜の一例として多結晶シリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではなく、他の半導体材料を用いても良い。また、ポリシラザンを有機溶媒に溶かしたもの等の液体材料を用いて半導体膜（シリコン膜）や絶縁膜（酸化シリコン膜）を形成してもよい。
【００５２】
また、上述した実施形態では、電界効果型の半導体素子の一例として薄膜トランジスタを採り上げていたが、他にも、単結晶ＳＯＩ（silicon on insulator）トランジスタにおいて各トランジスタの相互間をエッチング等によって素子分離する構造の半導体装置などに対しても同様にして本発明を適用することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本実施形態の薄膜トランジスタの構造を説明する平面図である。
【図２】図１に示す薄膜トランジスタの図中II−II方向（チャネル幅方向）における断面図である。
【図３】薄膜トランジスタの製造方法を説明する図である。
【図４】薄膜トランジスタの他の製造方法を説明する図である。
【図５】半導体装置を含んで構成される電気光学装置の回路図である。
【図６】電子機器の具体例を説明する図である。
【符号の説明】
【００５４】
１…薄膜トランジスタ、１０…基板、１１…下地絶縁膜、１２…半導体膜、１３…第１の絶縁膜（素子分離膜）、１４…第２の絶縁膜（ゲート絶縁膜）、１８…ゲート電極膜、２０…ソース電極、２２…ドレイン電極
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタ等の電界効果型の半導体装置の改良技術に関する。
【背景技術】
【０００２】
近年、低温プロセスによって形成された結晶性半導体膜（例えば、多結晶シリコン膜）を用いて、電流駆動能力の高い薄膜トランジスタを形成する技術の研究、開発が進められている。一般に、多結晶シリコン膜は非晶質シリコン膜に対してレーザ照射を行って結晶化することにより形成される。ところが、このようにして形成される多結晶シリコン膜は、結晶化の際に各所で成長した結晶粒同士の境界（粒界）が隆起して突起状となり、表面の凹凸が大きくなる傾向にある。この多結晶シリコン膜の上側にゲート絶縁膜及びゲート電極を形成した電界効果型の薄膜トランジスタ（ＴＦＴ）では、多結晶シリコン膜の表面の突起部分に電界が集中してゲート絶縁膜の絶縁破壊を生じやすい。このような問題に対して、特開２０００−４０８２８号公報（特許文献１）には、多結晶シリコン膜を成膜した後にその表面を研磨して平坦化することにより、薄膜トランジスタにおけるゲート絶縁膜の絶縁破壊を回避する技術が開示されている。
【０００３】
ところで、薄膜トランジスタの微細化を進めるためにゲート絶縁膜の膜厚をより薄くした場合には、半導体膜のエッジ部分におけるゲート絶縁膜が薄くなりやすい。特に、スパッタ法やＣＶＤ法などの段差被覆性（ステップカバレッジ）が低い成膜法を用いてゲート絶縁膜を形成する場合にこの傾向が顕著となる。かかるエッジ部分を横切るようにゲート電極が形成されるとその部分で電界集中が生じ、絶縁破壊に至ることが多くなる。これにより、薄膜トランジスタの信頼性が低下するという不都合が生じる。上述した従来技術では、このような半導体膜のエッジ部分における電界集中の緩和を達成することは難しく、更なる改良技術が望まれていた。
【特許文献１】特開２０００−４０８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明は、薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分におけるゲート絶縁膜の絶縁破壊やリークの発生を回避して半導体装置の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため本発明の半導体装置の製造方法は、絶縁基板の上に半導体膜を島状に形成する第１の工程と、上記半導体膜のエッジ部を含んで上記半導体膜を第１の絶縁膜で覆う第２の工程と、上記半導体膜上部の第１の絶縁膜を該半導体膜のエッジ部を避けて開口する第３の工程と、少なくとも上記絶縁膜の開口部の半導体膜上に上記第１の絶縁膜よりも相対的に薄い厚さの第２の絶縁膜を形成する第４の工程と、上記第２の絶縁膜上に電極配線膜を形成する第５の工程と、を含む。
【０００６】
かかる製造工程によって半導体装置を製造することによって、ゲート絶縁膜中に電界が集中する部分をなくすことができ、ゲート絶縁膜の信頼性を向上することが可能となる。
【０００７】
好ましくは、上記第１の工程は、上記絶縁基板に上記半導体膜を形成する工程と、熱処理によって上記半導体膜を多結晶化させる工程と、上記多結晶化した半導体の表面を平坦化する工程と、上記多結晶化した半導体膜を素子形成領域にパターニングする工程と、を含む。それにより、表面が平坦な多結晶性半導体膜を得ることが出来、該半導体膜表面の凹凸によってゲート絶縁膜中に電界が集中する部分が生ずることを回避することが出来る。
【０００８】
好ましくは、上記第４の工程は、上記半導体膜上面の熱酸化によって上記第２の絶縁膜を形成する工程である。それにより、薄く絶縁性に優れたゲート絶縁膜を得ることが出来る。
【０００９】
好ましくは、上記第４の工程は、上記半導体膜上に絶縁材料を堆積（成膜）させて上記第２の絶縁膜を形成する工程である。それにより、半導体膜の膜厚を減らすことなく、該半導体膜上にゲート絶縁膜を形成することが出来る。
【００１０】
また、本発明の半導体装置は、絶縁基板上に島状に形成された半導体膜と、上記絶縁基板上に、上記半導体膜上面を開口し、該半導体膜のエッジ部を含む外周囲を取り囲んで形成される領域分離絶縁膜と、少なくとも上記領域分離絶縁膜の開口部の上記半導体膜上面に上記領域分離絶縁膜よりも相対的に薄く形成されるゲート絶縁膜と、上記ゲート絶縁膜上に形成されるゲート電極と、を備える。
【００１１】
かかる構成とすることによって、ゲート絶縁膜中に電界が集中する部分をなくしてゲート絶縁膜の信頼性を向上した半導体装置を得ることが出来る。
【００１２】
好ましくは、上記ゲート絶縁膜は、上記半導体膜上面に該半導体膜のエッジ部から離れて形成されている。それにより、ゲート絶縁膜中に強電界となる部分が生じることを回避する。
【００１３】
好ましくは、上記領域分離絶縁膜は、少なくとも上記ゲート絶縁膜の厚さの２倍以上の厚さに形成される。それにより、領域分離絶縁膜に十分な絶縁性を確保することが出来る。
【００１４】
また、本発明の集積回路、電気光学装置及び電子機器は、上述した構成の半導体装置を備える。
【発明の効果】
【００１５】
本発明によれば、ゲート絶縁膜は半導体膜のエッジ部を避けて形成されるので局所的な電界集中によるゲート絶縁膜の破壊が防止される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について説明する。
【実施例１】
【００１７】
図１は、本発明の実施形態の半導体装置としての薄膜トランジスタの構造を説明する平面図である。図２は、図１に示す薄膜トランジスタの同図中のII−II線方向（チャネル幅方向）における薄膜トランジスタの断面図である。両図において対応する部分には同一符号を付している。薄膜トランジスタは、後述のように、有機ＥＬ表示装置や液晶表示装置などの画素駆動素子等として用いられるものである。
【００１８】
図１及び図２に示すように、薄膜トランジスタ１は、半導体膜、絶縁膜及び電極を積層した構造（ＭＯＳ構造）を用いる電界効果型トランジスタであり、基板１０上に絶縁膜１１が形成された絶縁基板、島状に形成された半導体膜１２、半導体膜を隔離する絶縁膜（第１の絶縁膜）１３、ゲート絶縁膜（第２の絶縁膜）１４、ゲート電極１８、ソース電極２０、ドレイン電極２２、絶縁膜（保護膜）２４を含んで構成されている。
【００１９】
基板１０は、例えば、ガラス、水晶ガラス、プラスチックなどの基板である。絶縁膜１１は酸化シリコン膜や窒化シリコン膜などの下地絶縁膜である。絶縁膜１１は半導体膜１２の電気的絶縁と基板１０から半導体膜１２に不純物が侵入することを防止する。
【００２０】
半導体膜１２は、薄膜トランジスタの活性領域を担うものであり、結晶性半導体膜が用いられる。本実施形態では、半導体膜１２として多結晶シリコン膜（ポリシリコン膜）を用いている。
【００２１】
絶縁膜１３は、基板１０上に島状に形成されている島状の半導体膜１２の周囲を囲む共もに図示しない他の半導体膜から半導体膜１２を絶縁し、素子領域分離を行っている。また、絶縁膜１３は当該半導体膜１２のエッジ部１２ａを覆い、エッジ部１２ａの上面を露出（開口）するように形成されている。この絶縁膜１３は、半導体膜１２とほぼ同じ膜厚に形成されている。絶縁膜１３としては、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが好適に用いられる。当該絶縁膜１３は、比較的に厚膜に形成する必要がある反面、ゲート絶縁膜１４ほどには絶縁耐圧、固定電荷密度等の特性を要求されないことから、高速成膜に適した製造条件を採用して形成することができる。
【００２２】
ゲート絶縁膜１４は、絶縁膜１３の開口部に露出した半導体膜１２上面を覆うようにして形成されている。この実施例では、プラズマ雰囲気下で露出した半導体膜１２を酸化させて酸化シリコンの絶縁膜を形成し、ゲート絶縁膜１４としている。ゲート絶縁膜１６として、例えば、シリコン窒化物（Ｓｉ3Ｎ4）膜等を形成しても良い。ゲート絶縁膜１６は、厚膜に形成する必要性は少ないが、絶縁耐圧、固定電荷密度等について高い特性を要求されることから、より良好な膜質が得られる製造条件（一般には低速成膜）を採用して形成される。後述のように、ゲート絶縁膜１４をＣＶＤのような堆積プロセスによって行っても良い。
【００２３】
ゲート絶縁膜１４は、半導体膜１２のエッジ部１２ａから離間しているのでエッジ部１２ａ近傍の局所的な高電界の影響を受け難くなり、絶縁破壊が回避される。
【００２４】
ゲート電極１８は、絶縁膜１３及びゲート絶縁膜１４の上側であって、半導体膜１２の所定位置の上側を通るように形成されている。より詳細には、ゲート電極１８は、図１に示すように半導体膜１２の平行な二辺を横切るように形成されている。このゲート電極１８は、例えば、タンタル、クロム、アルミニウム等の導電体膜からなる。
【００２５】
ソース電極２０及びドレイン電極２２は、それぞれともに、絶縁膜２４を貫通して半導体膜１２に接続されている。これらのソース電極２０等は、例えば、アルミニウム等の導電体膜からなる。
【００２６】
絶縁膜２４は、ゲート電極１８及び絶縁膜１８等の上面を覆うようにして形成されている。この絶縁膜２４は保護膜としての役割を担っており、例えば、酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが用いられる。
【実施例２】
【００２７】
次に、上述した半導体装置の製造方法を図３に示す工程図を参照して説明する。
【００２８】
（半導体膜形成）
まず、図３（Ａ）に示すように、ガラス基板１０上にプラズマＣＶＤ法等によって酸化シリコン（ＳｉＯ２）の絶縁膜１１を形成する。
【００２９】
この上に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって半導体膜１２として非晶質シリコン膜を成膜する。この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。このとき、レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
【００３０】
そこで、好ましくは、半導体膜１２の表面の凹凸が平坦化されるまで半導体膜１２を研磨する。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
【００３１】
次に、図３（Ｂ）に示すように、平坦化した半導体膜１２にフォトレジスト塗布、パターン露光、現像、エッチング処理などからなるパターン形成処理（パターニング）を行うことにより、基板１０上の予め定められた素子形成領域に多結晶シリコン膜からなる島状の半導体膜１２を形成する。
【００３２】
（第１の絶縁膜形成）
図３（Ｃ）に示すように、絶縁膜１１及び半導体膜１２上に素子分離の絶縁膜１３を形成する。絶縁膜１３は、例えば、ＰＥＣＶＤ法等によって酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などを形成することによって得られる。絶縁膜１３は半導体膜１２のエッジ部で後述の工程のゲート絶縁膜１４よりも十分厚くなるように形成される。例えば、ゲート絶縁膜１４の膜厚の２倍以上の膜厚となるように形成される。
【００３３】
（第１の絶縁膜の開口）
図３（Ｄ）に示すように、絶縁膜１３にパターニングを施し、半導体膜１２のエッジ部を除く半導体膜上面を開口する。
【００３４】
（第２の絶縁膜形成）
図３（Ｅ）に示すように、絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられ、薄くて高耐圧であることが必要である。絶縁膜１４は、例えば、酸素を含むプラズマ雰囲気下で半導体膜１２である多結晶シリコン膜の表面を熱酸化させることによって得られる。これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００３５】
（電極膜形成）
図３（Ｆ）に示すように、絶縁膜１３及びゲート絶縁膜１４の上にタンタル、アルミニウム等の金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート絶縁膜１６上の所定位置にゲート電極及び配線膜１８を形成する。
【００３６】
（ソース／ドレイン領域形成）
次に、ゲート電極１８をマスクとして半導体膜１２に対してドナーまたはアクセプターとなる不純物イオンを打ち込む。これにより、ゲート電極１８の下側にチャネル形成領域が形成され、それ以外の部分（イオン注入がされた部分）にソース／ドレイン領域が形成される。更に熱処理を施して不純物元素の活性化を行う。
【００３７】
（保護膜形成）
図３（Ｇ）に示すように、ゲート電極膜１８及び絶縁膜１３上に保護膜として絶縁膜２４を形成する。絶縁膜２４として、例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成する。
【００３８】
（ソース・ドレイン電極配線形成）
更に、絶縁膜２４を貫通し、半導体膜１２のソース／ドレイン領域に至るコンタクトホール２０、２２を形成する。コンタクトホール２０及び２２は絶縁膜２４上にコンタクトホール部を開口するマスクを形成し、絶縁膜２４に異方性エッチングを行うことによって形成される。更に、当該コンタクトホール内及び絶縁膜２４上にスパッタリング法によりアルミニウムを堆積し、パターニングすることにより、ソース電極２０、ドレイン電極２２及び接続配線を形成する。
【００３９】
このように、本発明の実施の形態では、ゲート絶縁膜が半導体膜のエッジ部分あるいは段差部分に形成されないようにしたので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が段差部分を被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例３】
【００４０】
本発明の半導体装置の製造方法の他の実施の形態について図４を参照して説明する。同図において図３と対応する部分には同一符号を付し、かかる部分の説明は省略する。
【００４１】
この実施例においては、ゲート絶縁膜１４の形成を堆積プロセスによって行っている。この実施例においても、まず、図４（Ａ）乃至同図（Ｄ）に示すように、基板１０上への半導体膜１２の形成から絶縁膜１３の開口までの工程を行う。これは前述した図３（Ａ）乃至同図（Ｄ）に示した工程（半導体膜形成〜第２の絶縁膜形成）と同じであるのでその説明を省略する。
【００４２】
続いて、図４（Ｅ）に示すように、絶縁膜１３及び絶縁膜１３の開口部に露出した半導体膜１２上に第２の絶縁膜１４を形成する。絶縁膜１４はゲート絶縁膜として用いられるので薄くて高耐圧であることが必要である。絶縁膜１４は、ＰＥＣＶＤ法等の堆積プロセスによって酸化シリコン膜からなるゲート絶縁膜１６を形成する。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を５０ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にして酸化シリコン膜を成膜する。この場合には、成膜速度が３０ｎｍ／ｍｉｎ程度となり、ゲート絶縁膜に適した耐圧特性等を備える良好な酸化シリコン膜を得ることができる。
【００４３】
これにより、開口部の半導体膜１２上に絶縁膜１３よりも相対的に薄い厚さのゲート絶縁膜１４が形成される。ゲート絶縁膜１４は半導体膜１２のエッジ部１２ａから離れており、該エッジ部分には形成されていないため、絶縁膜１４のカバレッジ（段差部の被覆性）に起因する膜厚の低下は問題とならない。
【００４４】
次に、図４（Ｆ）及び同図（Ｇ）に示すように、既述した図３（Ｆ）及び同図（Ｇ）と同様の工程を行って、電極膜形成、ソース／ドレイン領域形成、保護膜形成、ソース・ドレイン電極配線形成を行って薄膜半導体を完成させる。
【００４５】
このように、本発明の半導体装置の製造方法の第２の実施の形態においても、ゲート絶縁膜が半導体膜のエッジ部分１２ａに形成されないので、ゲート絶縁膜中に電界の集中する部分がなくゲート絶縁膜の信頼性が向上する。また、ゲート絶縁膜が半導体膜のエッジを被覆する構成ではないので、ゲート絶縁膜の形成に段差被覆率の悪い成膜あるいは堆積プロセスを使用することが出来る。
【実施例４】
【００４６】
次に、上述した半導体装置を含んで構成される集積回路、電気光学装置、電子機器の具体例について説明する。
【００４７】
図５は、半導体装置を含んで構成される電気光学装置１００の回路図である。本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本発明にかかる半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域に供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００４８】
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
【００４９】
図６は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。図６（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図６（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および本発明の電気光学装置１００を備えている。図６（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン５５０は本発明の電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図６（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は本発明の電気光学装置１００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本発明にかかる半導体装置は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。
【００５０】
また、上記例に限らず本発明にかかる半導体装置の製造方法は、種々の電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００５１】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５２】
例えば、上述した実施形態では、半導体膜の一例として多結晶シリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではなく、他の半導体材料を用いても良い。また、ポリシラザンを有機溶媒に溶かしたもの等の液体材料を用いて半導体膜（シリコン膜）や絶縁膜（酸化シリコン膜）を形成してもよい。
【００５３】
また、上述した実施形態では、電界効果型の半導体素子の一例として薄膜トランジスタを採り上げていたが、他にも、単結晶ＳＯＩ（silicon oninsulator）トランジスタにおいて各トランジスタの相互間をエッチング等によって素子分離する構造の半導体装置などに対しても同様にして本発明を適用することが可能である。
【図面の簡単な説明】
【００５４】
【図１】本実施形態の薄膜トランジスタの構造を説明する平面図である。
【図２】図１に示す薄膜トランジスタの図中II−II方向（チャネル幅方向）における断面図である。
【図３】薄膜トランジスタの製造方法を説明する図である。
【図４】薄膜トランジスタの他の製造方法を説明する図である。
【図５】半導体装置を含んで構成される電気光学装置の回路図である。
【図６】電子機器の具体例を説明する図である。
【符号の説明】
【００５５】
１…薄膜トランジスタ、１０…基板、１１…下地絶縁膜、１２…半導体膜、１３…第１の絶縁膜（素子分離膜）、１４…第２の絶縁膜（ゲート絶縁膜）、１８…ゲート電極膜、２０…ソース電極、２２…ドレイン電極
【特許請求の範囲】
【請求項１】
絶縁基板の上に半導体膜を島状に形成する第１の工程と、
前記半導体膜のエッジ部を含んで前記半導体膜を第１の絶縁膜で覆う第２の工程と、
前記半導体膜上部の第１の絶縁膜を該半導体膜のエッジ部を避けて開口する第３の工程と、
少なくとも前記絶縁膜の開口部の半導体膜上に前記第１の絶縁膜よりも相対的に薄い厚さの第２の絶縁膜を形成する第４の工程と、
前記第２の絶縁膜上に電極配線膜を形成する第５の工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第１の工程は、
前記絶縁基板に前記半導体膜を形成する工程と、
熱処理によって前記半導体膜を多結晶化させる工程と、
前記多結晶化した半導体膜の表面を平坦化する工程と、
前記多結晶化した半導体膜を素子形成領域にパターニングする工程と、
を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４の工程は、前記半導体膜の熱酸化によって前記第２の絶縁膜を形成する工程である、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第４の工程は、前記半導体膜上に絶縁材料を堆積させて前記第２の絶縁膜を形成する工程である、請求項１に記載の半導体装置の製造方法。
【請求項５】
絶縁基板上に島状に形成された半導体膜と、
前記絶縁基板上に、前記半導体膜上面を開口し、該半導体膜のエッジ部を含む外周囲を取り囲んで形成される領域分離絶縁膜と、
少なくとも前記領域分離絶縁膜の開口部の前記半導体膜上面に前記領域分離絶縁膜よりも相対的に薄く形成されるゲート絶縁膜と
前記ゲート絶縁膜上に形成されるゲート電極と、
を備える半導体装置。
【請求項６】
前記ゲート絶縁膜は、前記半導体膜上面に該半導体膜のエッジ部から離れて形成されている、請求項５に記載の半導体装置。
【請求項７】
前記領域分離絶縁膜は、少なくとも前記ゲート絶縁膜の厚さの２倍以上の厚さに形成される、請求項５記載の半導体装置。
【請求項８】
請求項５乃至７のいずれかに記載の半導体装置を備える集積回路。
【請求項９】
請求項５乃至７のいずれかに記載の半導体装置を備える電気光学装置。
【請求項１０】
請求項５乃至７のいずれかに記載の半導体装置を備える電子機器。
【請求項１】
絶縁基板の上に半導体膜を島状に形成する第１の工程と、
前記半導体膜のエッジ部を含んで前記半導体膜を第１の絶縁膜で覆う第２の工程と、
前記半導体膜上部の第１の絶縁膜を該半導体膜のエッジ部を避けて開口する第３の工程と、
少なくとも前記絶縁膜の開口部の半導体膜上に前記第１の絶縁膜よりも相対的に薄い厚さの第２の絶縁膜を形成する第４の工程と、
前記第２の絶縁膜上に電極配線膜を形成する第５の工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第１の工程は、
前記絶縁基板に前記半導体膜を形成する工程と、
熱処理によって前記半導体膜を多結晶化させる工程と、
前記多結晶化した半導体膜の表面を平坦化する工程と、
前記多結晶化した半導体膜を素子形成領域にパターニングする工程と、
を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４の工程は、前記半導体膜の熱酸化によって前記第２の絶縁膜を形成する工程である、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第４の工程は、前記半導体膜上に絶縁材料を堆積させて前記第２の絶縁膜を形成する工程である、請求項１に記載の半導体装置の製造方法。
【請求項５】
絶縁基板上に島状に形成された半導体膜と、
前記絶縁基板上に、前記半導体膜上面を開口し、該半導体膜のエッジ部を含む外周囲を取り囲んで形成される領域分離絶縁膜と、
少なくとも前記領域分離絶縁膜の開口部の前記半導体膜上面に前記領域分離絶縁膜よりも相対的に薄く形成されるゲート絶縁膜と
前記ゲート絶縁膜上に形成されるゲート電極と、
を備える半導体装置。
【請求項６】
前記ゲート絶縁膜は、前記半導体膜上面に該半導体膜のエッジ部から離れて形成されている、請求項５に記載の半導体装置。
【請求項７】
前記領域分離絶縁膜は、少なくとも前記ゲート絶縁膜の厚さの２倍以上の厚さに形成される、請求項５記載の半導体装置。
【請求項８】
請求項５乃至７のいずれかに記載の半導体装置を備える集積回路。
【請求項９】
請求項５乃至７のいずれかに記載の半導体装置を備える電気光学装置。
【請求項１０】
請求項５乃至７のいずれかに記載の半導体装置を備える電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−４１１１５（Ｐ２００６−４１１１５Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２１７４４８（Ｐ２００４−２１７４４８）
【出願日】平成１６年７月２６日（２００４．７．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２６日（２００４．７．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]