半導体装置及びその製造方法
【課題】 化合物半導体、シリコン半導体で形成したＭＩＳ型構造を備えた半導体装置及びその製造方法を提供する。
【解決手段】 半導体層と金属酸化物からなるゲート電極との界面に、金属酸化物から解離した酸素を含む層からなる絶縁層を備える。この絶縁層は、電極を形成した後、熱処理を行うことによって形成する。
【解決手段】 半導体層と金属酸化物からなるゲート電極との界面に、金属酸化物から解離した酸素を含む層からなる絶縁層を備える。この絶縁層は、電極を形成した後、熱処理を行うことによって形成する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその製造方法に関し、特に、金属酸化物を電極とする半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】金属−絶縁膜−半導体（ＭＩＳ）型構造の半導体装置を形成する際、半導体材料として化合物半導体を使用すると、化合物半導体は安定な酸化膜がないこと、表面準位が多いことなどの理由により、特性の優れたＭＩＳ型構造の半導体装置が得られなかった。一例として、Ｐ型ガリウム砒素基板上に二酸化シリコン膜、三酸化二アルミニウム膜を積層したＭＩＳ型構造の電界効果トランジスタを形成し、その容量電圧特性を測定した結果を図６に示す。図に示すように、周波数依存性があり、ヒステリシスも大きく、表面準位が多いことがわかる。
【０００３】特性の優れた半導体装置を得るため、高抵抗の半導体層を絶縁膜として使用する方法が提案されている。従来提案されたガリウム砒素を使用したＭＩＳ型電界効果トランジスタの構造を図７に示す。図に示すように、半絶縁性ＧａＡｓ基板１０上にＧａＡｓバッファ層１１、ｎ型ＧａＡｓチャネル層１２、絶縁性のノンドープＡｌＧａＡｓ層１３、高濃度のｎ型ＧａＡｓコンタクト層１４が順次積層形成されており、ゲート電極１５は、ノンドープＡｌＧａＡｓ１３を介してｎ型チャネル層１２に接触し、ソース電極１６及びドレイン電極１７は、高濃度のｎ型ＧａＡｓコンタクト層１４に接続する構造となっている。
【０００４】このような構造のＭＩＳ型電界効果トランジスタでは、ＧａＡｓバッファ層１１、ｎ型ＧａＡｓチャネル層１２、ノンドープＡｌＧａＡｓ層１３、ｎ型ＧａＡｓコンタクト層１４が、ＭＢＥ法により積層形成されるため、エピタキシャル工程が複雑になるという問題点があった。また、ｎ型ＧａＡｓチャネル層１２が、高抵抗のノンドープＡｌＧａＡｓ層１３を介してソース電極１６及びドレイン電極１７に接続するため、ソース抵抗、ドレイン抵抗が高くなり、特性の向上が図れないという問題点があった。
【０００５】一方、シリコン半導体を使用する場合は、安定な酸化膜を得ることができるため、ＭＩＳ型構造の半導体装置は広く用いられている。シリコンを使用したＭＩＳ型電界効果トランジスタは、次のように形成される。まず、シリコン半導体基板１８表面にゲート酸化膜１９及びゲート電極構成する金属膜２０を積層形成する。ゲート電極の形成予定領域を覆うように、通常のホトレジスト２１をパターニングする（図８）。ホトレジスト２１をエッチングマスクとして使用し、ドライエッチングによりゲート電極２２を形成する。次に、不純物イオンを注入し、ソース領域２３及びドレイン領域２４を形成し、ソース領域２３及びドレイン領域２４にそれぞれ接続するソース電極２５及びドレイン電極２６を形成し、ＭＩＳ型電界効果トランジスタを形成することができる（図９）。
【０００６】しかし、ゲート電極を構成する金属膜２０をドライエッチングによりパターニングする方法では、エッチングに使用するプラズマの電荷がゲート酸化膜１９に蓄積し、特性が劣化するという問題点があった。
【０００７】
【発明が解決しようとする課題】このように従来の化合物半導体を用いたＭＩＳ型構造の半導体装置では、絶縁層として化合物半導体の酸化膜を使用することができず、高抵抗の半導体層を使用しているため、エピタキシャル工程が複雑になったり、特性の向上が図れないという問題点があった。また、シリコンを用いた半導体装置では、ゲート電極を形成する工程で、ゲート酸化膜に電荷が蓄積し、特性が劣化するという問題点があった。本発明は、上記問題点を解消し、特性の優れたＭＩＳ型構造の半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため、第１の発明の半導体装置は、半導体層表面に絶縁層を介して電極を備えた半導体装置において、前記半導体層と金属酸化物からなる前記電極との界面に、前記金属酸化物から解離した酸素を含む絶縁層を備えたことを特徴とするものである。
【０００９】又、第２の発明の半導体装置の製造方法は、半導体層上に金属酸化物からなる電極を形成する工程と、前記金属酸化物の酸素を解離させ、該解離した酸素によって前記半導体層を酸化する熱処理を行ない、前記電極と前記半導体層との界面に絶縁層を形成する工程とを含むことを特徴とするものである。
【００１０】特に、上記第１、第２の発明において、金属酸化物が酸化ルテニウムであるとき、優れた特性のＭＩＳ型半導体装置を形成することができる。
【００１１】
【発明の実施の形態】以下本発明の実施の形態について、図１乃至図３を用いて説明する。まず、ガリウム砒素半導体基板を用いた電界効果トランジスタを例にとり、第１の実施の形態を説明する。ｎ型ガリウム砒素からなる半導体基板１の表面にＣＶＤ法あるいはスパッタ法によって、金属酸化物である酸化ルテニウム膜２を１０００〜３０００オングストローム形成する。次にゲート電極を形成するため、酸化ルテニウム膜２上のゲート電極形成予定領域を覆うように、ホトレジスト３をパターニングする（図１）。
【００１２】このホトレジスト３をエッチングマスクとして使用し、酸化ルテニウム膜２をドライエッチングし、ゲート電極４を形成する。半導体基板１上にソース領域６及びドレイン領域７形成予定領域を開口するように別のホトレジストをパターニングして、イオン注入を行う。次に、注入したイオンの活性化のため、ＲＴＡ法により、９００℃、１０秒の熱処理を行う。この熱処理によって、酸化ルテニウム膜の一部から酸素が解離し、解離した酸素によって半導体基板１が酸化される。その結果、ゲート電極４と半導体基板１界面に、絶縁層５が形成される（図２）。
【００１３】以下、通常の電界効果トランジスタの製造工程に従い、ソース電極８、ドレイン電極９を形成し、電界効果トランジスタを形成する（図３）。
【００１４】このように、ゲート電極を構成する金属酸化物である酸化ルテニウムを熱処理することによって、酸化ルテニウムから解離した発生期の酸素が、半導体基板を酸化し、ゲート電極と半導体基板との界面に酸素を含む絶縁層を形成することができる。この絶縁膜は、ゲート−ソース間、ゲート−ドレイン間にそれぞれ１Ｖ印加したとき、１０-10アンペア程度の電流しか流れず、良好な絶縁性を有することが確認された。
【００１５】 ゲート電極と半導体基板との界面に酸素を含む層が形成されたことは、ＳＩＭＳ分析の結果から明らかである。図４に、界面状態を調べるため、ガリウム砒素基板上に酸化ルテニウムを形成したサンプルを形成し、９００℃、１０秒の熱処理前後の酸素濃度の分析結果を示す。図４から明らかなように、熱処理を行うことによって、酸素が深さ方向に拡散していることがわかる。この酸素の拡散によって、半導体基板とゲート電極との界面に絶縁層が形成される。なお、表面近傍の酸素濃度は、検出器の飽和のため、正確な値を示していない。
【００１６】このように形成された絶縁膜の容量電圧特性のＣＶカーブを図５に示す。図に示すようにＣＶカーブのヒステリシスがないことがわかる。この結果からも、上記の方法で形成された絶縁膜は、表面準位の少ない良好な絶縁膜であることがわかる。
【００１７】なお、酸化ルテニウム膜から酸素を解離させるための熱処理は、イオン注入後の活性化アニール工程、あるいは層間絶縁膜のリフロー工程の熱処理と兼ねることも可能であり、製造工程の増加を招くことはない。
【００１８】次に、本発明の第２の実施の形態について、シリコン半導体からなる電界効果トランジスタを例にとり説明する。第１の実施の形態同様、半導体基板１の表面にＣＶＤ法あるいはスパッタ法によって、酸化ルテニウム膜１４膜を１０００〜３０００オングストローム形成する。次にゲート電極を形成するため、酸化ルテニウム膜１４上に、通常のホトレジスト１５をパターニングする（図１）。
【００１９】このホトレジスト１５をエッチングマスクとして使用し、酸化ルテニウム膜１４をドライエッチング除去し、半導体基板１を露出させる。露出した半導体基板１上にドレイン領域、ソース領域形成予定領域を開口するようにホトレジストをパターニングして、イオン注入を行い、ドレイン領域５、ソース領域６を形成する。次に、ＲＴＡ法により、９００℃、１０秒の熱処理を行い、酸化ルテニウム膜から解離した酸素によって半導体基板１を酸化し、ゲート電極４と半導体基板１界面に、酸化膜からなる絶縁膜５を形成する（図２）。
【００２０】以下、通常の電界効果トランジスタの製造工程に従い、ソース電極８、ドレイン電極９を形成し、電界効果トランジスタを形成する（図３）。
【００２１】このように、ゲート電極を構成する金属酸化物である酸化ルテニウムを熱処理することによって発生する発生期の酸素によって、半導体基板を酸化し、ゲート電極と半導体基板との界面に絶縁膜を形成することができる。このように形成された絶縁膜は、従来のゲート酸化膜と同等の特性を備えている。従って、ゲート酸化膜形成工程を省略することが可能となる。
【００２２】なお、酸化ルテニウム膜から酸素を解離させるための熱処理は、イオン注入後の活性化アニール工程、あるいは層間絶縁膜のリフロー工程の熱処理と兼ねることも可能であり、製造工程の増加を招くことはない。
【００２３】また、ゲート電極を形成する際、酸化ルテニウム膜は直接シリコン半導体基板上に形成されるため、ドライエッチング時の電荷を半導体基板を通して半導体装置外へ逃がすことができる。そのため、従来問題となっていた、電荷がゲート酸化膜に蓄積し、ゲート特性に影響を与えることもなくなる。
【００２４】以上、電界効果トランジスタの製造方法を例にとり、本発明の実施の形態について説明を行ってきたが、本発明はダイオード等の他の半導体装置に適用可能であることはいうまでもない。
【００２５】
【発明の効果】以上説明したように本発明によれば、従来形成することができなかったガリウム砒素基板を用いてＭＩＳ型構造の半導体装置を形成することが可能となった。
【００２６】また、シリコン半導体基板を用いた半導体装置においては、ゲート酸化膜に電荷が蓄積することもなく、特性の優れた半導体装置を形成することが可能となった。
【００２７】本発明の製造方法は、半導体基板上に金属酸化膜を形成し、熱処理するのみでＭＩＳ型構造を形成することができ、非常に簡便な方法である。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する図である。
【図２】本発明の実施の形態を説明する図である。
【図３】本発明の実施の形態を説明する図である。
【図４】本発明の実施の形態を説明する図である。
【図５】本発明の実施の形態の容量電圧特性を示す図である。
【図６】従来のＭＩＳ型構造半導体装置の容量電圧特性を示す図である。
【図７】従来のＭＩＳ型電界効果トランジスタの構造を示す図である。
【図８】従来のＭＩＳ型電界効果トランジスタの製造方法を説明する図である。
【図９】従来のＭＩＳ型電界効果トランジスタの製造方法を説明する図である。
【符号の説明】
１ 半導体基板
２ 酸化ルテニウム膜
３ ホトレジスト
４ ゲート電極
５ 絶縁層
６ ソース領域
７ ドレイン領域
８ ソース電極
９ ドレイン電極
１０ 半絶縁性ＧａＡｓ基板
１１ ＧａＡｓバッファ層
１２ ｎ型ＧａＡｓチャネル層
１３ ノンドープＡｌＧａＡｓ層
１４ ｎ型ＧａＡｓコンタクト層
１５ ゲート電極
１６ ソース電極
１７ ドレイン電極
１８ シリコン半導体基板
１９ ゲート酸化膜
２０ 金属膜
２１ ホトレジスト
２２ ゲート電極
２３ ソース領域
２４ ドレイン領域
２５ ソース電極
２６ ドレイン電極
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその製造方法に関し、特に、金属酸化物を電極とする半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】金属−絶縁膜−半導体（ＭＩＳ）型構造の半導体装置を形成する際、半導体材料として化合物半導体を使用すると、化合物半導体は安定な酸化膜がないこと、表面準位が多いことなどの理由により、特性の優れたＭＩＳ型構造の半導体装置が得られなかった。一例として、Ｐ型ガリウム砒素基板上に二酸化シリコン膜、三酸化二アルミニウム膜を積層したＭＩＳ型構造の電界効果トランジスタを形成し、その容量電圧特性を測定した結果を図６に示す。図に示すように、周波数依存性があり、ヒステリシスも大きく、表面準位が多いことがわかる。
【０００３】特性の優れた半導体装置を得るため、高抵抗の半導体層を絶縁膜として使用する方法が提案されている。従来提案されたガリウム砒素を使用したＭＩＳ型電界効果トランジスタの構造を図７に示す。図に示すように、半絶縁性ＧａＡｓ基板１０上にＧａＡｓバッファ層１１、ｎ型ＧａＡｓチャネル層１２、絶縁性のノンドープＡｌＧａＡｓ層１３、高濃度のｎ型ＧａＡｓコンタクト層１４が順次積層形成されており、ゲート電極１５は、ノンドープＡｌＧａＡｓ１３を介してｎ型チャネル層１２に接触し、ソース電極１６及びドレイン電極１７は、高濃度のｎ型ＧａＡｓコンタクト層１４に接続する構造となっている。
【０００４】このような構造のＭＩＳ型電界効果トランジスタでは、ＧａＡｓバッファ層１１、ｎ型ＧａＡｓチャネル層１２、ノンドープＡｌＧａＡｓ層１３、ｎ型ＧａＡｓコンタクト層１４が、ＭＢＥ法により積層形成されるため、エピタキシャル工程が複雑になるという問題点があった。また、ｎ型ＧａＡｓチャネル層１２が、高抵抗のノンドープＡｌＧａＡｓ層１３を介してソース電極１６及びドレイン電極１７に接続するため、ソース抵抗、ドレイン抵抗が高くなり、特性の向上が図れないという問題点があった。
【０００５】一方、シリコン半導体を使用する場合は、安定な酸化膜を得ることができるため、ＭＩＳ型構造の半導体装置は広く用いられている。シリコンを使用したＭＩＳ型電界効果トランジスタは、次のように形成される。まず、シリコン半導体基板１８表面にゲート酸化膜１９及びゲート電極構成する金属膜２０を積層形成する。ゲート電極の形成予定領域を覆うように、通常のホトレジスト２１をパターニングする（図８）。ホトレジスト２１をエッチングマスクとして使用し、ドライエッチングによりゲート電極２２を形成する。次に、不純物イオンを注入し、ソース領域２３及びドレイン領域２４を形成し、ソース領域２３及びドレイン領域２４にそれぞれ接続するソース電極２５及びドレイン電極２６を形成し、ＭＩＳ型電界効果トランジスタを形成することができる（図９）。
【０００６】しかし、ゲート電極を構成する金属膜２０をドライエッチングによりパターニングする方法では、エッチングに使用するプラズマの電荷がゲート酸化膜１９に蓄積し、特性が劣化するという問題点があった。
【０００７】
【発明が解決しようとする課題】このように従来の化合物半導体を用いたＭＩＳ型構造の半導体装置では、絶縁層として化合物半導体の酸化膜を使用することができず、高抵抗の半導体層を使用しているため、エピタキシャル工程が複雑になったり、特性の向上が図れないという問題点があった。また、シリコンを用いた半導体装置では、ゲート電極を形成する工程で、ゲート酸化膜に電荷が蓄積し、特性が劣化するという問題点があった。本発明は、上記問題点を解消し、特性の優れたＭＩＳ型構造の半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため、第１の発明の半導体装置は、半導体層表面に絶縁層を介して電極を備えた半導体装置において、前記半導体層と金属酸化物からなる前記電極との界面に、前記金属酸化物から解離した酸素を含む絶縁層を備えたことを特徴とするものである。
【０００９】又、第２の発明の半導体装置の製造方法は、半導体層上に金属酸化物からなる電極を形成する工程と、前記金属酸化物の酸素を解離させ、該解離した酸素によって前記半導体層を酸化する熱処理を行ない、前記電極と前記半導体層との界面に絶縁層を形成する工程とを含むことを特徴とするものである。
【００１０】特に、上記第１、第２の発明において、金属酸化物が酸化ルテニウムであるとき、優れた特性のＭＩＳ型半導体装置を形成することができる。
【００１１】
【発明の実施の形態】以下本発明の実施の形態について、図１乃至図３を用いて説明する。まず、ガリウム砒素半導体基板を用いた電界効果トランジスタを例にとり、第１の実施の形態を説明する。ｎ型ガリウム砒素からなる半導体基板１の表面にＣＶＤ法あるいはスパッタ法によって、金属酸化物である酸化ルテニウム膜２を１０００〜３０００オングストローム形成する。次にゲート電極を形成するため、酸化ルテニウム膜２上のゲート電極形成予定領域を覆うように、ホトレジスト３をパターニングする（図１）。
【００１２】このホトレジスト３をエッチングマスクとして使用し、酸化ルテニウム膜２をドライエッチングし、ゲート電極４を形成する。半導体基板１上にソース領域６及びドレイン領域７形成予定領域を開口するように別のホトレジストをパターニングして、イオン注入を行う。次に、注入したイオンの活性化のため、ＲＴＡ法により、９００℃、１０秒の熱処理を行う。この熱処理によって、酸化ルテニウム膜の一部から酸素が解離し、解離した酸素によって半導体基板１が酸化される。その結果、ゲート電極４と半導体基板１界面に、絶縁層５が形成される（図２）。
【００１３】以下、通常の電界効果トランジスタの製造工程に従い、ソース電極８、ドレイン電極９を形成し、電界効果トランジスタを形成する（図３）。
【００１４】このように、ゲート電極を構成する金属酸化物である酸化ルテニウムを熱処理することによって、酸化ルテニウムから解離した発生期の酸素が、半導体基板を酸化し、ゲート電極と半導体基板との界面に酸素を含む絶縁層を形成することができる。この絶縁膜は、ゲート−ソース間、ゲート−ドレイン間にそれぞれ１Ｖ印加したとき、１０-10アンペア程度の電流しか流れず、良好な絶縁性を有することが確認された。
【００１５】 ゲート電極と半導体基板との界面に酸素を含む層が形成されたことは、ＳＩＭＳ分析の結果から明らかである。図４に、界面状態を調べるため、ガリウム砒素基板上に酸化ルテニウムを形成したサンプルを形成し、９００℃、１０秒の熱処理前後の酸素濃度の分析結果を示す。図４から明らかなように、熱処理を行うことによって、酸素が深さ方向に拡散していることがわかる。この酸素の拡散によって、半導体基板とゲート電極との界面に絶縁層が形成される。なお、表面近傍の酸素濃度は、検出器の飽和のため、正確な値を示していない。
【００１６】このように形成された絶縁膜の容量電圧特性のＣＶカーブを図５に示す。図に示すようにＣＶカーブのヒステリシスがないことがわかる。この結果からも、上記の方法で形成された絶縁膜は、表面準位の少ない良好な絶縁膜であることがわかる。
【００１７】なお、酸化ルテニウム膜から酸素を解離させるための熱処理は、イオン注入後の活性化アニール工程、あるいは層間絶縁膜のリフロー工程の熱処理と兼ねることも可能であり、製造工程の増加を招くことはない。
【００１８】次に、本発明の第２の実施の形態について、シリコン半導体からなる電界効果トランジスタを例にとり説明する。第１の実施の形態同様、半導体基板１の表面にＣＶＤ法あるいはスパッタ法によって、酸化ルテニウム膜１４膜を１０００〜３０００オングストローム形成する。次にゲート電極を形成するため、酸化ルテニウム膜１４上に、通常のホトレジスト１５をパターニングする（図１）。
【００１９】このホトレジスト１５をエッチングマスクとして使用し、酸化ルテニウム膜１４をドライエッチング除去し、半導体基板１を露出させる。露出した半導体基板１上にドレイン領域、ソース領域形成予定領域を開口するようにホトレジストをパターニングして、イオン注入を行い、ドレイン領域５、ソース領域６を形成する。次に、ＲＴＡ法により、９００℃、１０秒の熱処理を行い、酸化ルテニウム膜から解離した酸素によって半導体基板１を酸化し、ゲート電極４と半導体基板１界面に、酸化膜からなる絶縁膜５を形成する（図２）。
【００２０】以下、通常の電界効果トランジスタの製造工程に従い、ソース電極８、ドレイン電極９を形成し、電界効果トランジスタを形成する（図３）。
【００２１】このように、ゲート電極を構成する金属酸化物である酸化ルテニウムを熱処理することによって発生する発生期の酸素によって、半導体基板を酸化し、ゲート電極と半導体基板との界面に絶縁膜を形成することができる。このように形成された絶縁膜は、従来のゲート酸化膜と同等の特性を備えている。従って、ゲート酸化膜形成工程を省略することが可能となる。
【００２２】なお、酸化ルテニウム膜から酸素を解離させるための熱処理は、イオン注入後の活性化アニール工程、あるいは層間絶縁膜のリフロー工程の熱処理と兼ねることも可能であり、製造工程の増加を招くことはない。
【００２３】また、ゲート電極を形成する際、酸化ルテニウム膜は直接シリコン半導体基板上に形成されるため、ドライエッチング時の電荷を半導体基板を通して半導体装置外へ逃がすことができる。そのため、従来問題となっていた、電荷がゲート酸化膜に蓄積し、ゲート特性に影響を与えることもなくなる。
【００２４】以上、電界効果トランジスタの製造方法を例にとり、本発明の実施の形態について説明を行ってきたが、本発明はダイオード等の他の半導体装置に適用可能であることはいうまでもない。
【００２５】
【発明の効果】以上説明したように本発明によれば、従来形成することができなかったガリウム砒素基板を用いてＭＩＳ型構造の半導体装置を形成することが可能となった。
【００２６】また、シリコン半導体基板を用いた半導体装置においては、ゲート酸化膜に電荷が蓄積することもなく、特性の優れた半導体装置を形成することが可能となった。
【００２７】本発明の製造方法は、半導体基板上に金属酸化膜を形成し、熱処理するのみでＭＩＳ型構造を形成することができ、非常に簡便な方法である。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する図である。
【図２】本発明の実施の形態を説明する図である。
【図３】本発明の実施の形態を説明する図である。
【図４】本発明の実施の形態を説明する図である。
【図５】本発明の実施の形態の容量電圧特性を示す図である。
【図６】従来のＭＩＳ型構造半導体装置の容量電圧特性を示す図である。
【図７】従来のＭＩＳ型電界効果トランジスタの構造を示す図である。
【図８】従来のＭＩＳ型電界効果トランジスタの製造方法を説明する図である。
【図９】従来のＭＩＳ型電界効果トランジスタの製造方法を説明する図である。
【符号の説明】
１ 半導体基板
２ 酸化ルテニウム膜
３ ホトレジスト
４ ゲート電極
５ 絶縁層
６ ソース領域
７ ドレイン領域
８ ソース電極
９ ドレイン電極
１０ 半絶縁性ＧａＡｓ基板
１１ ＧａＡｓバッファ層
１２ ｎ型ＧａＡｓチャネル層
１３ ノンドープＡｌＧａＡｓ層
１４ ｎ型ＧａＡｓコンタクト層
１５ ゲート電極
１６ ソース電極
１７ ドレイン電極
１８ シリコン半導体基板
１９ ゲート酸化膜
２０ 金属膜
２１ ホトレジスト
２２ ゲート電極
２３ ソース領域
２４ ドレイン領域
２５ ソース電極
２６ ドレイン電極
【特許請求の範囲】
【請求項１】 半導体層表面に絶縁層を介して電極を備えた半導体装置において、前記半導体層と金属酸化物からなる前記電極との界面に、前記金属酸化物から解離した酸素を含む絶縁層を備えたことを特徴とする半導体装置。
【請求項２】 請求項１記載の半導体装置において、前記金属酸化物が酸化ルテニウムであることを特徴とする半導体装置。
【請求項３】 半導体層上に金属酸化物からなる電極を形成する工程と、前記金属酸化物の酸素を解離させ、該解離した酸素によって前記半導体層を酸化する熱処理を行ない、前記電極と前記半導体層との界面に絶縁層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４】 請求項３記載の半導体装置の製造方法において、前記金属酸化物が酸化ルテニウムであることを特徴とする半導体装置の製造方法。
【請求項１】 半導体層表面に絶縁層を介して電極を備えた半導体装置において、前記半導体層と金属酸化物からなる前記電極との界面に、前記金属酸化物から解離した酸素を含む絶縁層を備えたことを特徴とする半導体装置。
【請求項２】 請求項１記載の半導体装置において、前記金属酸化物が酸化ルテニウムであることを特徴とする半導体装置。
【請求項３】 半導体層上に金属酸化物からなる電極を形成する工程と、前記金属酸化物の酸素を解離させ、該解離した酸素によって前記半導体層を酸化する熱処理を行ない、前記電極と前記半導体層との界面に絶縁層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４】 請求項３記載の半導体装置の製造方法において、前記金属酸化物が酸化ルテニウムであることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００１−４４４２８（Ｐ２００１−４４４２８Ａ）
【公開日】平成１３年２月１６日（２００１．２．１６）
【国際特許分類】
【出願番号】特願平１１−２１９５５０
【出願日】平成１１年８月３日（１９９９．８．３）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成１３年２月１６日（２００１．２．１６）
【国際特許分類】
【出願日】平成１１年８月３日（１９９９．８．３）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]