半導体装置及びその製造方法
【課題】半導体装置及びその製造方法を提供する。
【解決手段】接合面を有し、接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、絶縁層には前記複数の半田付け部を露出するための開口が形成された基板と、基板上に結合されたチップであって、本体、複数のバンプ及び自己粘着性保護層を含み、自己粘着性保護層がチップ表面上に形成され前記複数のバンプを自己粘着性保護層から露出させ、かつ突出させているチップと、を備え、当該自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、チップは、自己粘着性保護層と基板との結合により複数のバンプが複数の半田付け部に電気的に接続され、開口の少なくとも一端を露出できるため、ディスペンス作業を別途行うことなくチップと基板とを結合することができ、製造工程や製造コストを大幅に低減させることができる利点を有している。
【解決手段】接合面を有し、接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、絶縁層には前記複数の半田付け部を露出するための開口が形成された基板と、基板上に結合されたチップであって、本体、複数のバンプ及び自己粘着性保護層を含み、自己粘着性保護層がチップ表面上に形成され前記複数のバンプを自己粘着性保護層から露出させ、かつ突出させているチップと、を備え、当該自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、チップは、自己粘着性保護層と基板との結合により複数のバンプが複数の半田付け部に電気的に接続され、開口の少なくとも一端を露出できるため、ディスペンス作業を別途行うことなくチップと基板とを結合することができ、製造工程や製造コストを大幅に低減させることができる利点を有している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関し、特にフリップチップ方式の半導体装置とその製造方法に関するものである。
【背景技術】
【0002】
従来、半導体工業ではフリップチップ(flip chip)実装により薄型化、微小化を要する電子機器が製作されている。フリップチップ実装とは、チップにおいてパッド(pad)を有する面をバンプ(bump)により基板の対応パッドに電気的に接続し、さらにチップを封止材により被覆することである。
【0003】
従来のフリップチップ実装工程を図1A〜図1Dに示す。
【0004】
図1Aに示すように、基板1はその接合面10に複数のパッド11を有し、チップ2はその第1の表面20に複数のバンプ22を有している。
【0005】
図1Bに示すように、チップ2の第1の表面20を基板1の接合面10に対向させ、前記複数のバンプ22のそれぞれを前記複数のパッド11に電気的に接続させる。
【0006】
前記複数のバンプ22とそれに対応する前記複数のパッド11との電気的接続が完了した後、アンダーフィル(underfill)作業を行う。図1Cに示すように、充填材料23を基板1の接合面10とチップ2の第1の表面20との間に注入することにより、基板1とチップ2との間、前記複数のバンプ22の周囲の間隙に充填材料23が充填される。
【0007】
図1Dに示すように、封止材24をモールドパッケージ(mold package)工程により基板1の接合面10とチップ2の第2の表面21に形成することでチップ2を被覆する。
【0008】
上述のように、フリップチップ方式による実装構造では、主にチップ2をバンプ22により基板1の電気的接続パッド11に直接電気的に接続させることにより、実装構造が好ましい電気的接続品質を有しているが、この製造方法では、チップと基板との結合のために、アンダーフィル工程を行う必要があるため、フリップチップ実装の製造方法が繁雑となり、製造工程の効率に影響を及ぼすことがあった。
【0009】
このように、実装構造の製造工程の簡素化や製造工程コストの低減が重要な課題となっている。
【発明の概要】
【発明が解決しようとする課題】
【0010】
従って、本発明は、自己粘着性保護層を有するチップ及び対応開口を有する基板を利用して半導体装置を製造する方法を提供する。
【課題を解決するための手段】
【0011】
この方法ではチップが提供され、チップは、第1の表面及びそれに対向する第2の表面を有する本体と、第1の表面上に形成された複数のバンプと、第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を備え、自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料などからなってよいが、それらに限定されるものではない。
【0012】
又、この方法では基板が提供され、基板は接合面を有し、接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、絶縁層には前記複数の半田付け部を露出させるための開口が形成され、開口がチップに合わせた寸法で設けられ、チップが開口の所定の箇所に被覆された場合、チップの自己粘着性保護層が開口を完全に被覆しておらず、開口の少なくとも一端又は両端が露出される。
【0013】
さらにチップ及び基板を光照射圧着、熱圧着又はサーモソニックボンディングにより圧着させることにより、チップが自己粘着性保護層によって基板に結合され、チップの前記複数のバンプが基板の前記複数の半田付け部のそれぞれに電気的に接続される。前記光照射圧着、熱圧着又はサーモソニックボンディングにより自己粘着性保護層の感光性接着剤を完全硬化(c−stage)させたり、自己粘着性保護層の熱硬化性接着剤を完全硬化(c−stage)の接着剤にしたり、自己粘着性保護層全体を完全硬化(c−stage)させたりする。自己粘着性保護層材料が開口に充填していない場合は、必要に応じてディスペンスを行い、毛細管現象を利用して開口に粘着剤を充填させることによりチップと基板との間の結合強度を増加しバンプを保護する。
【0014】
上述した方法によれば、本発明ではさらに基板と、チップと接着剤とを備えた半導体装置が提供され、基板は接合面を有し、接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、絶縁層には前記複数の半田付け部を露出させるための開口が形成され、チップは、第1の表面及びそれに対向する第2の表面を有する本体と、第1の表面上に形成された複数のバンプと、第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を備え、自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、かつチップは、自己粘着性保護層と基板との結合により前記複数のバンプが前記複数の半田付け部に電気的に接続され、開口の少なくとも一端が露出される。
【0015】
具体的な実施例において、本発明に係る半導体装置は、絶縁層に形成された開口に形成され、前記複数のバンプ及び半田付け部を被覆するための粘着剤をさらに備えている。
【発明の効果】
【0016】
従って、本発明によれば、チップと基板とを自己粘着性保護層で結合させることにより、例えば実装工程におけるチップと基板との結合工程を大幅に簡素化するとともに、製造コストを低減することができる。
【図面の簡単な説明】
【0017】
【図1A】従来のフリップチップ実装工程を模式的に示した図である。
【図1B】従来のフリップチップ実装工程を模式的に示した図である。
【図1C】従来のフリップチップ実装工程を模式的に示した図である。
【図1D】従来のフリップチップ実装工程を模式的に示した図である。
【図2A】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2B】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2C】基板の平面図である。
【図2D】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2E】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2F】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2G】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2H】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2I】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2J】本実施形態に係る半導体製造方法に基づいて得られた半導体装置を示した図である。
【図3】本発明の実施形態に係る半導体製造方法に基づく他の半導体装置を示した図である。
【図4A】本発明の実施形態に係るその他の構造の基板の断面を示した図である。
【図4B】本発明の実施形態に係るその他の構造の基板の断面を示した図である。
【発明を実施するための形態】
【0018】
下記において特定の具体的な実施例により本発明の実施形態を説明する。本明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。本発明は、その他の異なる実施例によっても施行や応用を加えることが可能であり、本明細書に記載の内容も異なる観点や応用に基づき、本発明の趣旨を逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の特許請求範囲に入るものである。
【0019】
以下の実施例は、本発明の観点をさらに詳しく説明する。ただし、本発明の範囲はこれらの実施例に限定されるものではない。
【0020】
図2Aないし図2Iは、本実施形態に係る半導体装置の製造方法を説明するための模式図である。
【0021】
図2A、図2B及び図2Cに示すように、回路のレイアウトが完成したチップ4及び基板3が提供される。
【0022】
図2Aに示すように、チップ4は、第1の表面40及び第2の表面41を有する本体45を備え、第1の表面40に複数のパッド43が設けられ、パッド43のそれぞれにバンプ42が形成され、かつ第1の表面40に自己粘着性保護層44が形成されており、自己粘着性保護層44が形成される際には、パッド43を露出させるための孔が予め形成されることにより、前記複数のバンプ42が第1の表面上に形成され、自己粘着性保護層44から突出される。
【0023】
さらに図2B及び図2Cに示すように、基板3は、接合面30を有し、接合面30には複数の半田付け部31が設けられ絶縁層32が被覆され、絶縁層32には前記複数の半田付け部31を露出させるための開口320が形成されている。開口320の設置の目的は、チップ4と基板3とを電気的に接続させるためだけではなく、自己粘着性保護層44及び後工程でディスペンスする粘着剤6’を収容するためでもある。従って、通常、開口320の寸法をチップ4の寸法より大きくすることにより、チップ4と基板3とが結合された後、開口320の少なくとも一端が露出される。例えば、開口320の長さはチップ4の側辺の長さより大きいが、好ましくは、開口320は、図2Hに示すように、チップ4が基板3に接合された後、開口320の両端が露出されるようにする。
【0024】
チップ4と基板3とを電気的に接続するための前記複数のバンプ42は、アルミニウム、銅、チタン、錫、鉛、金、ビスマス、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、アンチモン、テルルの何れか一つ又はそれらの組み合わせからなる。
【0025】
具体的な実施例において、チップの自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料などからなってよいが、それらに限定されるものではない。感光性接着剤は、フォトリソグラフィ工程に適用されるフォトレジスト材料であり、例えば紫外線波長を吸収可能なポリアクリル酸エステル系のフォトレジスト又はその他の光硬化性のフォトレジスト材料であってよい。また、自己粘着性保護層は、感光性接着剤を有しているため、フォトリソグラフィ工程により孔を形成して当該孔の箇所にバンプを形成するのに適用され、フォトリソグラフィ工程が完了した後、当該感光性接着剤は半硬化状態となる。熱硬化性接着剤は、エポキシ樹脂又はその他の熱架橋可能でかつ感光性接着剤との適合性を有する材料を含み、誘電体材料は、ポリイミド、二酸化シリコン、窒化シリコンの何れか一つ又はそれらの組み合わせからなる。同様に、感光性接着剤の性質によっては、必要に応じて熱硬化性接着剤を半硬化状態にしてもよい。
【0026】
図2Dに示すように、チップ4を基板3上に搭載し、かつチップ4のバンプ42を基板3の前記複数の半田付け部31に対向させている。図2Dでは、チップ4の自己粘着性保護層44が基板3の絶縁層32に接触し、前記複数のバンプ42がそれに対応する前記複数の半田付け部31に接触しておらず、又、図2Eでは、前記複数のバンプ42の一部がそれに対応する半田付け部31に接触し、自己粘着性保護層44が絶縁層32に接触していないが、通常は、図2Fに示すように、チップと基板とが結合される前に、前記複数のバンプ42が自己粘着性保護層44より突出する高さを予め制御することにより、チップ4が基板3上に搭載された際、前記複数のバンプ42がそれに対応する半田付け部31に接触し、かつ自己粘着性保護層44も絶縁層32に接触する。
【0027】
また、圧着前の状態が図2D、2E又は2Fのいずれであるかに係らず、光照射圧着、熱圧着及びサーモソニックボンディングのいずれかによりチップ4と基板3とを圧着することにより、感光性接着剤を完全硬化させ、又は熱硬化性接着剤を完全硬化させ、若しくは自己粘着性保護層44の全体を完全硬化させ、基板3上に強固に接合することで、前記複数のバンプ42と前記複数の半田付け部31とを電気的に接続することができる。もちろん、硬化ステップは圧着と同時に行われてよく、または圧着後に接着剤を硬化させてもよい。また、自己粘着性保護層44の誘電体材料は、チップ4又は基板3との適合性を有する材料から選択されるものであるため、自己粘着性保護層44とチップ4又は基板3との結合強度をある程度向上させることができる。
【0028】
本明細書に記載の「半硬化状態」とは、材料又は接着剤の反応率が80%〜100%に達していないことを意味する。好ましくは、反応率は35%〜80%である。反応率とは、例えば、化合物における35%〜80%の架橋可能な官能基が架橋反応することによって、材料又は接着剤に粘着性が生じることを意味する。従って、例えば、「感光性接着剤が半硬化状態にある」とは、当該感光性接着剤に含まれた架橋可能な官能基の35%〜80%が架橋反応したことを意味する。本明細書に記載の「完全硬化状態」とは、材料又は接着剤の反応率が80%〜100%に、好ましくは90%〜100%に達していることを意味する。
【0029】
図2Gに概略を示すように、圧着の後、自己粘着性保護層44が基板3の絶縁層32に接着され、かつ開口320の一部に充填されるが、開口320を完全には充填していない。即ち、自己粘着性保護層44の一部が開口320の上側壁に延在されている。
【0030】
そして、図2Hに示すように、ディスペンスを行うことでチップ4と基板3との結合強度を増加させ、バンプ42及び前記複数の半田付け部31を保護する。図2Iに示すように、チップ4と基板3とが圧着された後、粘着剤6’を開口320の一端より開口320にディスペンスし、粘着剤6’を毛細管作用によりチップ4と基板3との間に分布させることで開口320を完全に充填する。
【0031】
図2Jに示すように、絶縁層に形成された開口に粘着剤が形成され、複数のバンプ及び半田付け部を被覆した後、モールドパッケージ作業を行って、絶縁層上に封止材7が形成され、チップを被覆する。
【0032】
本実施形態に係る半導体装置の製造方法では、必要に応じてディスペンス工程を省略してもよく、例えば図3に示す実施例の場合、圧着工程において自己粘着性保護層44を開口320に充填させているため、その後のディスペンス工程を行うことなく、モールドパッケージを直接行うことができる。ディスペンスを行う必要はないが、自己粘着性保護層44が開口320に充填される過程で例えば気泡等の不具合により力学的接続に影響を及ぼすことを回避するために、本実施例の開口320がチップ4により被覆された際、開口320の両端が依然として外部に露出されたままとなり、ガスが開口320より排出される。さらに、自己粘着性保護層44の感光性接着剤や熱硬化性接着剤、又は感光性接着剤及び熱硬化性接着剤のそれぞれが半硬化状態にされているため、好ましい粘着性を有し、基板3の接合面30に対して粗面化を別途に行う必要がなく、製造工程をさらに簡素化することができる。
【0033】
さらに、好ましくは、図4A及び図4Bに示すように、基板3上において絶縁層32に形成された開口320の側面が斜面又は階段構造を有することによって、圧着の際に粘着剤6’(図示せず)がバンプ42及び半田付け部31を被覆するようにする。
【0034】
上述した製法は、ダブルデータレートダイナミックランダムアクセスメモリ(Double Data Rate Dynamic Random Access Memory,DDR DRAM)、特にDDRIII及びDDRIVの製造に適用されうる。
【0035】
上述のように、本実施形態発明によれば、感光性接着剤、熱硬化性接着剤及び誘電体材料からなる自己粘着性保護層を有するチップを利用することにより、チップを基板上に粘着させるとともに、チップと基板をバンプにより電気的に接続させ、必要に応じてディスペンスを行ってチップと基板との間を埋めることで、開口を充填することができるため、大面積のアンダーフィルプロセスを別途に行うことによりチップを粘着固定する必要がない。従って、従来のフリップチップ方式による実装工程に比して、本発明は大量生産かつより経済性のある製造工程に適用できるため、基板との結合工程を大幅に簡素化させるとともに、製造コストを低減させることができる。
【0036】
上述の実施形態は本発明の趣旨および効果・機能を例示的に説明するものであり、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明は、この技術分野に精通した者により本発明の要旨を逸脱しない範囲で色々な修飾や変更を施すことが可能であり、そうした修飾や変更は本発明の特許請求範囲に入るものである。
【符号の説明】
【0037】
1,3 基板、10,30 接合面、11,43 パッド、2,4 チップ、20,40 第1の表面、21,41 第2の表面、22,42 バンプ、23 充填材料、24,7 封止材、31 半田付け部、32 絶縁層、320 開口、44 自己粘着性保護層、6,6’ 粘着剤。
【技術分野】
【0001】
本発明は、半導体装置とその製造方法に関し、特にフリップチップ方式の半導体装置とその製造方法に関するものである。
【背景技術】
【0002】
従来、半導体工業ではフリップチップ(flip chip)実装により薄型化、微小化を要する電子機器が製作されている。フリップチップ実装とは、チップにおいてパッド(pad)を有する面をバンプ(bump)により基板の対応パッドに電気的に接続し、さらにチップを封止材により被覆することである。
【0003】
従来のフリップチップ実装工程を図1A〜図1Dに示す。
【0004】
図1Aに示すように、基板1はその接合面10に複数のパッド11を有し、チップ2はその第1の表面20に複数のバンプ22を有している。
【0005】
図1Bに示すように、チップ2の第1の表面20を基板1の接合面10に対向させ、前記複数のバンプ22のそれぞれを前記複数のパッド11に電気的に接続させる。
【0006】
前記複数のバンプ22とそれに対応する前記複数のパッド11との電気的接続が完了した後、アンダーフィル(underfill)作業を行う。図1Cに示すように、充填材料23を基板1の接合面10とチップ2の第1の表面20との間に注入することにより、基板1とチップ2との間、前記複数のバンプ22の周囲の間隙に充填材料23が充填される。
【0007】
図1Dに示すように、封止材24をモールドパッケージ(mold package)工程により基板1の接合面10とチップ2の第2の表面21に形成することでチップ2を被覆する。
【0008】
上述のように、フリップチップ方式による実装構造では、主にチップ2をバンプ22により基板1の電気的接続パッド11に直接電気的に接続させることにより、実装構造が好ましい電気的接続品質を有しているが、この製造方法では、チップと基板との結合のために、アンダーフィル工程を行う必要があるため、フリップチップ実装の製造方法が繁雑となり、製造工程の効率に影響を及ぼすことがあった。
【0009】
このように、実装構造の製造工程の簡素化や製造工程コストの低減が重要な課題となっている。
【発明の概要】
【発明が解決しようとする課題】
【0010】
従って、本発明は、自己粘着性保護層を有するチップ及び対応開口を有する基板を利用して半導体装置を製造する方法を提供する。
【課題を解決するための手段】
【0011】
この方法ではチップが提供され、チップは、第1の表面及びそれに対向する第2の表面を有する本体と、第1の表面上に形成された複数のバンプと、第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を備え、自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料などからなってよいが、それらに限定されるものではない。
【0012】
又、この方法では基板が提供され、基板は接合面を有し、接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、絶縁層には前記複数の半田付け部を露出させるための開口が形成され、開口がチップに合わせた寸法で設けられ、チップが開口の所定の箇所に被覆された場合、チップの自己粘着性保護層が開口を完全に被覆しておらず、開口の少なくとも一端又は両端が露出される。
【0013】
さらにチップ及び基板を光照射圧着、熱圧着又はサーモソニックボンディングにより圧着させることにより、チップが自己粘着性保護層によって基板に結合され、チップの前記複数のバンプが基板の前記複数の半田付け部のそれぞれに電気的に接続される。前記光照射圧着、熱圧着又はサーモソニックボンディングにより自己粘着性保護層の感光性接着剤を完全硬化(c−stage)させたり、自己粘着性保護層の熱硬化性接着剤を完全硬化(c−stage)の接着剤にしたり、自己粘着性保護層全体を完全硬化(c−stage)させたりする。自己粘着性保護層材料が開口に充填していない場合は、必要に応じてディスペンスを行い、毛細管現象を利用して開口に粘着剤を充填させることによりチップと基板との間の結合強度を増加しバンプを保護する。
【0014】
上述した方法によれば、本発明ではさらに基板と、チップと接着剤とを備えた半導体装置が提供され、基板は接合面を有し、接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、絶縁層には前記複数の半田付け部を露出させるための開口が形成され、チップは、第1の表面及びそれに対向する第2の表面を有する本体と、第1の表面上に形成された複数のバンプと、第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を備え、自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、かつチップは、自己粘着性保護層と基板との結合により前記複数のバンプが前記複数の半田付け部に電気的に接続され、開口の少なくとも一端が露出される。
【0015】
具体的な実施例において、本発明に係る半導体装置は、絶縁層に形成された開口に形成され、前記複数のバンプ及び半田付け部を被覆するための粘着剤をさらに備えている。
【発明の効果】
【0016】
従って、本発明によれば、チップと基板とを自己粘着性保護層で結合させることにより、例えば実装工程におけるチップと基板との結合工程を大幅に簡素化するとともに、製造コストを低減することができる。
【図面の簡単な説明】
【0017】
【図1A】従来のフリップチップ実装工程を模式的に示した図である。
【図1B】従来のフリップチップ実装工程を模式的に示した図である。
【図1C】従来のフリップチップ実装工程を模式的に示した図である。
【図1D】従来のフリップチップ実装工程を模式的に示した図である。
【図2A】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2B】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2C】基板の平面図である。
【図2D】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2E】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2F】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2G】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2H】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2I】本発明の実施形態に係る半導体製造方法の工程を模式的に示した図である。
【図2J】本実施形態に係る半導体製造方法に基づいて得られた半導体装置を示した図である。
【図3】本発明の実施形態に係る半導体製造方法に基づく他の半導体装置を示した図である。
【図4A】本発明の実施形態に係るその他の構造の基板の断面を示した図である。
【図4B】本発明の実施形態に係るその他の構造の基板の断面を示した図である。
【発明を実施するための形態】
【0018】
下記において特定の具体的な実施例により本発明の実施形態を説明する。本明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。本発明は、その他の異なる実施例によっても施行や応用を加えることが可能であり、本明細書に記載の内容も異なる観点や応用に基づき、本発明の趣旨を逸脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の特許請求範囲に入るものである。
【0019】
以下の実施例は、本発明の観点をさらに詳しく説明する。ただし、本発明の範囲はこれらの実施例に限定されるものではない。
【0020】
図2Aないし図2Iは、本実施形態に係る半導体装置の製造方法を説明するための模式図である。
【0021】
図2A、図2B及び図2Cに示すように、回路のレイアウトが完成したチップ4及び基板3が提供される。
【0022】
図2Aに示すように、チップ4は、第1の表面40及び第2の表面41を有する本体45を備え、第1の表面40に複数のパッド43が設けられ、パッド43のそれぞれにバンプ42が形成され、かつ第1の表面40に自己粘着性保護層44が形成されており、自己粘着性保護層44が形成される際には、パッド43を露出させるための孔が予め形成されることにより、前記複数のバンプ42が第1の表面上に形成され、自己粘着性保護層44から突出される。
【0023】
さらに図2B及び図2Cに示すように、基板3は、接合面30を有し、接合面30には複数の半田付け部31が設けられ絶縁層32が被覆され、絶縁層32には前記複数の半田付け部31を露出させるための開口320が形成されている。開口320の設置の目的は、チップ4と基板3とを電気的に接続させるためだけではなく、自己粘着性保護層44及び後工程でディスペンスする粘着剤6’を収容するためでもある。従って、通常、開口320の寸法をチップ4の寸法より大きくすることにより、チップ4と基板3とが結合された後、開口320の少なくとも一端が露出される。例えば、開口320の長さはチップ4の側辺の長さより大きいが、好ましくは、開口320は、図2Hに示すように、チップ4が基板3に接合された後、開口320の両端が露出されるようにする。
【0024】
チップ4と基板3とを電気的に接続するための前記複数のバンプ42は、アルミニウム、銅、チタン、錫、鉛、金、ビスマス、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、アンチモン、テルルの何れか一つ又はそれらの組み合わせからなる。
【0025】
具体的な実施例において、チップの自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料などからなってよいが、それらに限定されるものではない。感光性接着剤は、フォトリソグラフィ工程に適用されるフォトレジスト材料であり、例えば紫外線波長を吸収可能なポリアクリル酸エステル系のフォトレジスト又はその他の光硬化性のフォトレジスト材料であってよい。また、自己粘着性保護層は、感光性接着剤を有しているため、フォトリソグラフィ工程により孔を形成して当該孔の箇所にバンプを形成するのに適用され、フォトリソグラフィ工程が完了した後、当該感光性接着剤は半硬化状態となる。熱硬化性接着剤は、エポキシ樹脂又はその他の熱架橋可能でかつ感光性接着剤との適合性を有する材料を含み、誘電体材料は、ポリイミド、二酸化シリコン、窒化シリコンの何れか一つ又はそれらの組み合わせからなる。同様に、感光性接着剤の性質によっては、必要に応じて熱硬化性接着剤を半硬化状態にしてもよい。
【0026】
図2Dに示すように、チップ4を基板3上に搭載し、かつチップ4のバンプ42を基板3の前記複数の半田付け部31に対向させている。図2Dでは、チップ4の自己粘着性保護層44が基板3の絶縁層32に接触し、前記複数のバンプ42がそれに対応する前記複数の半田付け部31に接触しておらず、又、図2Eでは、前記複数のバンプ42の一部がそれに対応する半田付け部31に接触し、自己粘着性保護層44が絶縁層32に接触していないが、通常は、図2Fに示すように、チップと基板とが結合される前に、前記複数のバンプ42が自己粘着性保護層44より突出する高さを予め制御することにより、チップ4が基板3上に搭載された際、前記複数のバンプ42がそれに対応する半田付け部31に接触し、かつ自己粘着性保護層44も絶縁層32に接触する。
【0027】
また、圧着前の状態が図2D、2E又は2Fのいずれであるかに係らず、光照射圧着、熱圧着及びサーモソニックボンディングのいずれかによりチップ4と基板3とを圧着することにより、感光性接着剤を完全硬化させ、又は熱硬化性接着剤を完全硬化させ、若しくは自己粘着性保護層44の全体を完全硬化させ、基板3上に強固に接合することで、前記複数のバンプ42と前記複数の半田付け部31とを電気的に接続することができる。もちろん、硬化ステップは圧着と同時に行われてよく、または圧着後に接着剤を硬化させてもよい。また、自己粘着性保護層44の誘電体材料は、チップ4又は基板3との適合性を有する材料から選択されるものであるため、自己粘着性保護層44とチップ4又は基板3との結合強度をある程度向上させることができる。
【0028】
本明細書に記載の「半硬化状態」とは、材料又は接着剤の反応率が80%〜100%に達していないことを意味する。好ましくは、反応率は35%〜80%である。反応率とは、例えば、化合物における35%〜80%の架橋可能な官能基が架橋反応することによって、材料又は接着剤に粘着性が生じることを意味する。従って、例えば、「感光性接着剤が半硬化状態にある」とは、当該感光性接着剤に含まれた架橋可能な官能基の35%〜80%が架橋反応したことを意味する。本明細書に記載の「完全硬化状態」とは、材料又は接着剤の反応率が80%〜100%に、好ましくは90%〜100%に達していることを意味する。
【0029】
図2Gに概略を示すように、圧着の後、自己粘着性保護層44が基板3の絶縁層32に接着され、かつ開口320の一部に充填されるが、開口320を完全には充填していない。即ち、自己粘着性保護層44の一部が開口320の上側壁に延在されている。
【0030】
そして、図2Hに示すように、ディスペンスを行うことでチップ4と基板3との結合強度を増加させ、バンプ42及び前記複数の半田付け部31を保護する。図2Iに示すように、チップ4と基板3とが圧着された後、粘着剤6’を開口320の一端より開口320にディスペンスし、粘着剤6’を毛細管作用によりチップ4と基板3との間に分布させることで開口320を完全に充填する。
【0031】
図2Jに示すように、絶縁層に形成された開口に粘着剤が形成され、複数のバンプ及び半田付け部を被覆した後、モールドパッケージ作業を行って、絶縁層上に封止材7が形成され、チップを被覆する。
【0032】
本実施形態に係る半導体装置の製造方法では、必要に応じてディスペンス工程を省略してもよく、例えば図3に示す実施例の場合、圧着工程において自己粘着性保護層44を開口320に充填させているため、その後のディスペンス工程を行うことなく、モールドパッケージを直接行うことができる。ディスペンスを行う必要はないが、自己粘着性保護層44が開口320に充填される過程で例えば気泡等の不具合により力学的接続に影響を及ぼすことを回避するために、本実施例の開口320がチップ4により被覆された際、開口320の両端が依然として外部に露出されたままとなり、ガスが開口320より排出される。さらに、自己粘着性保護層44の感光性接着剤や熱硬化性接着剤、又は感光性接着剤及び熱硬化性接着剤のそれぞれが半硬化状態にされているため、好ましい粘着性を有し、基板3の接合面30に対して粗面化を別途に行う必要がなく、製造工程をさらに簡素化することができる。
【0033】
さらに、好ましくは、図4A及び図4Bに示すように、基板3上において絶縁層32に形成された開口320の側面が斜面又は階段構造を有することによって、圧着の際に粘着剤6’(図示せず)がバンプ42及び半田付け部31を被覆するようにする。
【0034】
上述した製法は、ダブルデータレートダイナミックランダムアクセスメモリ(Double Data Rate Dynamic Random Access Memory,DDR DRAM)、特にDDRIII及びDDRIVの製造に適用されうる。
【0035】
上述のように、本実施形態発明によれば、感光性接着剤、熱硬化性接着剤及び誘電体材料からなる自己粘着性保護層を有するチップを利用することにより、チップを基板上に粘着させるとともに、チップと基板をバンプにより電気的に接続させ、必要に応じてディスペンスを行ってチップと基板との間を埋めることで、開口を充填することができるため、大面積のアンダーフィルプロセスを別途に行うことによりチップを粘着固定する必要がない。従って、従来のフリップチップ方式による実装工程に比して、本発明は大量生産かつより経済性のある製造工程に適用できるため、基板との結合工程を大幅に簡素化させるとともに、製造コストを低減させることができる。
【0036】
上述の実施形態は本発明の趣旨および効果・機能を例示的に説明するものであり、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明は、この技術分野に精通した者により本発明の要旨を逸脱しない範囲で色々な修飾や変更を施すことが可能であり、そうした修飾や変更は本発明の特許請求範囲に入るものである。
【符号の説明】
【0037】
1,3 基板、10,30 接合面、11,43 パッド、2,4 チップ、20,40 第1の表面、21,41 第2の表面、22,42 バンプ、23 充填材料、24,7 封止材、31 半田付け部、32 絶縁層、320 開口、44 自己粘着性保護層、6,6’ 粘着剤。
【特許請求の範囲】
【請求項1】
半導体装置の製造方法において、
チップと基板が提供され、
前記チップは、
第1の表面及びそれに対向する第2の表面を有する本体と、
前記第1の表面上に形成された複数のバンプと、
前記第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を備え、
前記自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、
前記基板は接合面を有し、前記接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、前記絶縁層には前記複数の半田付け部を露出させるための開口が形成され、
前記チップ及び前記基板を圧着することにより、前記チップが前記自己粘着性保護層によって前記基板に結合され、前記バンプが前記基板の前記半田付け部に電気的に接続され、かつ前記開口の少なくとも一端が露出されることを特徴とする半導体装置の製造方法。
【請求項2】
前記自己粘着性保護層の一部が前記開口の上側壁に延在されることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記チップと前記基板とが圧着された後、前記開口の一端より粘着剤が注入されることにより、前記粘着剤が前記チップと前記基板との間の開口に分布され、前記複数のバンプと半田付け部とを被覆することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記絶縁層上に前記チップを被覆する封止材が形成されることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項5】
前記感光性接着剤は、硬化された感光性接着剤であり、前記誘電体材料は、ポリイミド、二酸化シリコン、窒化シリコンの何れか一つ又はそれらの組み合わせからなることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記圧着方法は、光照射圧着、熱圧着又はサーモソニックボンディングであることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項7】
前記バンプは、アルミニウム、銅、チタン、錫、鉛、金、ビスマス、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、アンチモン、テルルの何れか一つ又はそれらの組み合わせからなることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項8】
前記熱硬化性接着剤は、硬化された熱硬化性接着剤であることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項9】
半導体装置であって、
接合面を有し、前記接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、前記絶縁層には前記複数の半田付け部を露出させるための開口が形成された基板と、
第1の表面及びそれに対向する第2の表面を有する本体と、前記第1の表面上に形成された複数のバンプと、前記第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を含むチップと、を備え、
前記自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、かつ前記チップは、前記自己粘着性保護層と前記基板とが結合されることにより、前記複数のバンプが前記複数の半田付け部に電気的に接続され、前記開口の少なくとも一端が露出されることを特徴とする半導体装置。
【請求項10】
前記絶縁層に形成された開口に形成され、前記複数のバンプ及び半田付け部を被覆するための粘着剤をさらに備えていることを特徴とする請求項9に記載の半導体装置。
【請求項11】
前記自己粘着性保護層の一部が前記開口の上側壁に延在されていることを特徴とする請求項9又は請求項10に記載の半導体装置。
【請求項12】
前記絶縁層上に形成され、前記チップを被覆する封止材をさらに備えていることを特徴とする請求項11に記載の半導体装置。
【請求項13】
前記感光性接着剤は、硬化された感光性接着剤であり、前記誘電体材料は、ポリイミド、二酸化シリコン、窒化シリコンの何れか一つ又はそれらの組み合わせからなることを特徴とする請求項9又は請求項10に記載の半導体装置。
【請求項1】
半導体装置の製造方法において、
チップと基板が提供され、
前記チップは、
第1の表面及びそれに対向する第2の表面を有する本体と、
前記第1の表面上に形成された複数のバンプと、
前記第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を備え、
前記自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、
前記基板は接合面を有し、前記接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、前記絶縁層には前記複数の半田付け部を露出させるための開口が形成され、
前記チップ及び前記基板を圧着することにより、前記チップが前記自己粘着性保護層によって前記基板に結合され、前記バンプが前記基板の前記半田付け部に電気的に接続され、かつ前記開口の少なくとも一端が露出されることを特徴とする半導体装置の製造方法。
【請求項2】
前記自己粘着性保護層の一部が前記開口の上側壁に延在されることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記チップと前記基板とが圧着された後、前記開口の一端より粘着剤が注入されることにより、前記粘着剤が前記チップと前記基板との間の開口に分布され、前記複数のバンプと半田付け部とを被覆することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記絶縁層上に前記チップを被覆する封止材が形成されることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項5】
前記感光性接着剤は、硬化された感光性接着剤であり、前記誘電体材料は、ポリイミド、二酸化シリコン、窒化シリコンの何れか一つ又はそれらの組み合わせからなることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項6】
前記圧着方法は、光照射圧着、熱圧着又はサーモソニックボンディングであることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項7】
前記バンプは、アルミニウム、銅、チタン、錫、鉛、金、ビスマス、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、アンチモン、テルルの何れか一つ又はそれらの組み合わせからなることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項8】
前記熱硬化性接着剤は、硬化された熱硬化性接着剤であることを特徴とする請求項1又は請求項3に記載の半導体装置の製造方法。
【請求項9】
半導体装置であって、
接合面を有し、前記接合面には複数の半田付け部が設けられかつ絶縁層が被覆され、前記絶縁層には前記複数の半田付け部を露出させるための開口が形成された基板と、
第1の表面及びそれに対向する第2の表面を有する本体と、前記第1の表面上に形成された複数のバンプと、前記第1の表面上に形成され、前記複数のバンプが露出され、かつ突出されている自己粘着性保護層と、を含むチップと、を備え、
前記自己粘着性保護層は、感光性接着剤、熱硬化性接着剤及び誘電体材料からなり、かつ前記チップは、前記自己粘着性保護層と前記基板とが結合されることにより、前記複数のバンプが前記複数の半田付け部に電気的に接続され、前記開口の少なくとも一端が露出されることを特徴とする半導体装置。
【請求項10】
前記絶縁層に形成された開口に形成され、前記複数のバンプ及び半田付け部を被覆するための粘着剤をさらに備えていることを特徴とする請求項9に記載の半導体装置。
【請求項11】
前記自己粘着性保護層の一部が前記開口の上側壁に延在されていることを特徴とする請求項9又は請求項10に記載の半導体装置。
【請求項12】
前記絶縁層上に形成され、前記チップを被覆する封止材をさらに備えていることを特徴とする請求項11に記載の半導体装置。
【請求項13】
前記感光性接着剤は、硬化された感光性接着剤であり、前記誘電体材料は、ポリイミド、二酸化シリコン、窒化シリコンの何れか一つ又はそれらの組み合わせからなることを特徴とする請求項9又は請求項10に記載の半導体装置。
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図3】
【図4A】
【図4B】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図3】
【図4A】
【図4B】
【公開番号】特開2010−147460(P2010−147460A)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願番号】特願2009−247404(P2009−247404)
【出願日】平成21年10月28日(2009.10.28)
【出願人】(501343868)聯測科技股▼分▲有限公司 (6)
【Fターム(参考)】
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願日】平成21年10月28日(2009.10.28)
【出願人】(501343868)聯測科技股▼分▲有限公司 (6)
【Fターム(参考)】
[ Back to top ]