説明

半導体装置及びその製造方法

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び/又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に係り、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、半導体応用製品はデジタルカメラや携帯電話などの各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、NAND型フラッシュメモリー等の半導体装置にも小型化、高密度化が要求され、平面視した状態で半導体チップと略同じ大きさとされた所謂チップサイズパッケージ(CSP)と呼ばれる半導体装置(例えば、図1参照)が提案されている。又、このような半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。
【0003】
以下、図面を参照しながら、従来から提案されている半導体装置及びその製造方法について説明する。図1は、従来の半導体装置を例示する断面図である。図1を参照するに、従来の半導体装置100は、半導体チップ101と、内部接続端子102と、絶縁層103と、配線パターン104と、ソルダーレジスト106と、外部接続端子107とを有する。
【0004】
半導体チップ101は、薄板化された半導体基板109と、半導体集積回路111と、複数の電極パッド112と、保護膜113とを有する。半導体基板109は、例えば、薄板化されたSiウエハが個片化されたものである。
【0005】
半導体集積回路111は、半導体基板109の表面側に設けられている。半導体集積回路111は、拡散層、絶縁層、ビア、及び配線等(図示せず)から構成されている。複数の電極パッド112は、半導体集積回路111上に設けられている。複数の電極パッド112は、半導体集積回路111に設けられた配線と電気的に接続されている。保護膜113は、半導体集積回路111上に設けられている。保護膜113は、半導体集積回路111を保護するための膜である。
【0006】
内部接続端子102は、電極パッド112上に設けられている。内部接続端子102の上端部は、絶縁層103から露出されている。内部接続端子102の上端部は、配線パターン104と接続されている。絶縁層103は、内部接続端子102が設けられた側の半導体チップ101を覆うように設けられている。絶縁層103としては、例えば、粘着性を有するシート状の絶縁樹脂(例えば、NCF(Non Conductive Film)等)を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層103の下部に位置する半導体集積回路111までα線、可視光線及び紫外線を透過する。
【0007】
配線パターン104は、絶縁層103上に設けられている。配線パターン104は、内部接続端子102と接続されている。配線パターン104は、内部接続端子102を介して、電極パッド112と電気的に接続されている。配線パターン104は、外部接続端子107が配設される外部接続端子配設領域104Aを有する。ソルダーレジスト106は、外部接続端子配設領域104A以外の配線パターン104部分を覆うように、絶縁層103上に設けられている。
【0008】
外部接続端子107は、配線パターン104の外部接続端子配設領域104Aに設けられている。外部接続端子107は、配線パターン104と接続されている。外部接続端子107の材料としては、例えば、Pbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。
【0009】
図2は、従来の半導体装置が形成される半導体基板を例示する平面図である。図2において、110は半導体基板、Cはダイサーが半導体基板110を切断する位置(以下、「切断位置C」とする)を示している。図2を参照するに、半導体基板110は、複数の半導体装置形成領域Aと、複数の半導体装置形成領域Aを分離するスクライブ領域Bとを有する。複数の半導体装置形成領域Aは、半導体装置100が形成される領域である。半導体基板110は、薄板化され、かつ切断位置Cにおいて切断されることにより、先に説明した半導体基板109(図1参照)となる基板である。
【0010】
図3〜図11は、従来の半導体装置の製造工程を例示する図である。図3〜図11において、図1に示す従来の半導体装置100と同一構成部分には同一符号を付し、その説明は省略する場合がある。図3〜図11において、Aは複数の半導体装置形成領域(以下、「半導体装置形成領域A」とする)、Bは複数の半導体装置形成領域を分離するスクライブ領域(以下、「スクライブ領域B」とする)、Cはダイシングブレードが半導体基板110を切断する位置(以下、「切断位置C」とする)を示している。
【0011】
始めに、図3に示す工程では、薄板化される前の半導体基板110の表面側に、半導体集積回路111、複数の電極パッド112、及び保護膜113を有する半導体チップ101を形成する。次いで、図4に示す工程では、複数の電極パッド112上に内部接続端子102を形成する。この段階では、複数の内部接続端子102には、高さのばらつきがある。
【0012】
次いで、図5に示す工程では、複数の内部接続端子102に平坦な板115を押し当てて、複数の内部接続端子102の高さを揃える(レベリングを行う)。次いで、図6に示す工程では、内部接続端子102が形成された側の半導体チップ101及び内部接続端子102を覆うように、樹脂から構成される絶縁層103を形成する。絶縁層103としては、例えば、粘着性を有するシート状の絶縁樹脂(例えば、NCF(Non Conductive Film)等)を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層103の下部に位置する半導体集積回路111までα線、可視光線及び紫外線を透過する。
【0013】
次いで、図7に示す工程では、内部接続端子102の上面102Aが絶縁層103から露出するまで、絶縁層103を研磨する。このとき、絶縁層103の上面103Aが内部接続端子102の上面102Aと略面一となるように研磨を行う。これにより、図7に示す構造体の上面(具体的には、絶縁層103の上面103A及び内部接続端子102の上面102A)は、平坦な面になる。
【0014】
次いで、図8に示す工程では、平坦な面とされた図7に示す構造体の上面に配線パターン104を形成する。具体的には、配線パターン104は、例えば、図7に示す構造体に金属箔(図示せず)を貼り付け、次いで、金属箔上を覆うようにレジスト(図示せず)を塗布し、次いで、このレジストを露光、現像することで配線パターン104の形成領域に対応する部分の金属箔上にレジスト膜(図示せず)を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン104を形成する(サブトラクティブ法)。その後、レジスト膜を除去する。
【0015】
次いで、図9に示す工程では、外部接続端子配設領域104A以外の部分の配線パターン104を覆うように、絶縁層103上にソルダーレジスト106を形成する。次いで、図10に示す工程では、半導体基板110の裏面側から半導体基板110を研磨して、半導体基板110を薄板化する。次いで、図11に示す工程では、外部接続端子配設領域104Aに外部接続端子107を形成する。外部接続端子107の材料としては、例えば、Pbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。その後、切断位置Cに対応する部分の半導体基板110を切断することで、複数の半導体装置100が製造される(例えば、特許文献1、2参照)。
【特許文献1】特開平9−64069号公報
【特許文献2】特開2007−311828号公報
【発明の開示】
【発明が解決しようとする課題】
【0016】
しかしながら、外部接続端子107としてPbを含む合金を用いた場合には、Pb中に含まれるU(ウラン)、Th(トリウム)等の放射性物質からα線が発生する場合がある。発生したα線は、絶縁層103等を透過し、半導体集積回路111に向かい、更には半導体基板109へ到達する。半導体基板109へ到達したα線は半導体基板109を構成するSiウエハ等に作用し、電子−正孔対を生成するため、メモリセルに蓄積された電荷により情報を書き換える、いわゆるソフトエラーを引き起こすという問題があった。
【0017】
又、外部接続端子107としてPbフリー材料であるSnとCuの合金、SnとAgの合金を用いた場合にも、Snの原料となる酸化錫中には不純物としてPbが含まれる場合が多く、外部接続端子107としてPbを含む合金を用いた場合と同様にα線が発生する場合がある。発生したα線は、絶縁層103等を透過し、半導体集積回路111に向かい、更には半導体基板109へ到達する。半導体基板109へ到達したα線は半導体基板109を構成するSiウエハ等に作用し、電子−正孔対を生成するため、メモリセルに蓄積された電荷により情報を書き換える、いわゆるソフトエラーを引き起こすという問題があった。
【0018】
又、絶縁層103は、熱膨張率を低くするため等を目的として、例えば球状シリカ(SiO)等の無機フィラーを含有している。無機フィラーの中には、U(ウラン)、Th(トリウム)等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるU(ウラン)、Th(トリウム)等の放射性物質からα線が発生する場合がある。発生したα線は、絶縁層103等を透過し、半導体集積回路111に向かい、更には半導体基板109へ到達する。半導体基板109へ到達したα線は半導体基板109を構成するSiウエハ等に作用し、電子−正孔対を生成するため、メモリセルに蓄積された電荷により情報を書き換える、いわゆるソフトエラーを引き起こすという問題があった。
【0019】
又、ソルダーレジスト106は、絶縁層103と同様に例えば球状シリカ(SiO)等の無機フィラーを含有している。従って、ソルダーレジスト106にも、絶縁層103と同様の問題があった。
【0020】
そこで本発明は、上述した問題点に鑑みてなされたものであり、ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0021】
上記目的を達成するため、第1の発明は、電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び/又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。
【0022】
第2の発明は、第1の発明に係る半導体装置において、前記絶縁層は無機フィラーを含有し、前記無機フィラーの量は、前記絶縁層のα線検出量が0.0015count/cm・h以下になるように調整されていることを特徴とする。
【0023】
第3の発明は、第1又は第2の発明に係る半導体装置において、前記絶縁層は複数の層が積層された構造を有し、前記複数の層のうちの少なくとも一層はポリイミド及び/又はポリイミド系化合物を含んで構成されることを特徴とする。
【0024】
第4の発明は、第3の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び/又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び/又はポリイミド系化合物の量よりも多いことを特徴とする。
【0025】
第5の発明は、第3又は第4の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする。
【0026】
第6の発明は、第5の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする。
【0027】
第7の発明は、第1乃至第6の何れか一の発明に係る半導体装置において、前記絶縁層は、可視光線及び紫外線を遮蔽する材料を含んで構成されることを特徴とする。
【0028】
第8の発明は、第7の発明に係る半導体装置において、前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする。
【0029】
第9の発明は、第8の発明に係る半導体装置において、前記黒色系材料は、カーボンブラックであることを特徴とする。
【0030】
第10の発明は、第8の発明に係る半導体装置において、前記黒色系材料は、有機顔料であることを特徴とする。
【0031】
第11の発明は、第1乃至第10の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるCl及びNaの量は、それぞれ10ppm以下であることを特徴とする。
【0032】
第12の発明は、第1乃至第11の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるNHの量は、50ppm以下であることを特徴とする。
【0033】
第13の発明は、第1乃至第12の何れか一の発明に係る半導体装置において、前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする。
【0034】
第14の発明は、第13の発明に係る半導体装置において、前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする。
【0035】
第15の発明は、第1乃至第14の何れか一の発明に係る半導体装置において、前記絶縁層の表面が粗面化されていることを特徴とする。
【0036】
第16の発明は、第1乃至第15の何れか一の発明に係る半導体装置において、前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする。
【0037】
第17の発明は、第1乃至第16の何れか一の発明に係る半導体装置において、前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、前記外部接続端子の材料はPbを含有していないことを特徴とする。
【0038】
第18の発明は、電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第1の工程と、前記内部接続端子を覆うようにα線を遮蔽する材料を含んで構成される絶縁層を形成する第2の工程と、前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第3の工程と、前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第4の工程と、前記導電層上に配線層を形成する第5の工程と、前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第6の工程と、を有する半導体装置の製造方法であることを特徴とする。
【0039】
第19の発明は、第18の発明に係る半導体装置の製造方法において、前記第3の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする。
【0040】
第20の発明は、第18又は第19の発明に係る半導体装置の製造方法において、前記第4の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする。
【0041】
第21の発明は、第20の発明に係る半導体装置の製造方法において、前記第4の工程における前記蒸着法は物理蒸着法であることを特徴とする。
【0042】
第22の発明は、第18乃至第21の何れか一の発明に係る半導体装置の製造方法において、前記第5の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする。
【0043】
第23の発明は、第18乃至第22の何れか一の発明に係る半導体装置の製造方法において、前記第1の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする。
【発明の効果】
【0044】
本発明によれば、ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0045】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【0046】
〈第1の実施の形態〉
図12は、本発明の第1の実施の形態に係る半導体装置を例示する断面図である。図12を参照するに、半導体装置10は、半導体チップ11と、内部接続端子12と、絶縁層13と、第1の金属層26及び第2の金属層27からなる配線パターン14と、ソルダーレジスト16と、外部接続端子17とを有する。
【0047】
図13は、本発明の第1の実施の形態に係る半導体装置が形成される半導体基板の平面図である。図13において、31は半導体基板、Cはダイサーが半導体基板31を切断する位置(以下、「基板切断位置C」とする)を示しており、半導体基板31は、複数の半導体装置形成領域Aと、複数の半導体装置形成領域Aを分離する、基板切断位置Cを含むスクライブ領域Bとを有する。複数の半導体装置形成領域Aは、半導体装置10が形成される領域である。半導体基板31は、薄板化され、かつ基板切断位置Cにおいて切断されることにより、図12に示す半導体基板21となる基板である。
【0048】
図12において、半導体チップ11は、半導体基板21と、半導体集積回路22と、複数の電極パッド23と、保護膜24とを有する。半導体基板21は、半導体集積回路22を形成するための基板である。半導体基板21は、薄板化されている。半導体基板21の厚さT1は、例えば、50μm〜500μmとすることができる。半導体基板21は、例えば、薄板化されたSiウエハが個片化されたものである。
【0049】
半導体集積回路22は、半導体基板21の表面側に設けられている。半導体集積回路22は、半導体基板21に形成された拡散層(図示せず)、半導体基板21上に積層された絶縁層(図示せず)、及び積層された絶縁層に設けられたビア(図示せず)及び配線等(図示せず)から構成されている。
【0050】
電極パッド23は、半導体集積回路22上に複数設けられている。電極パッド23は、半導体集積回路22に設けられた配線(図示せず)と電気的に接続されている。電極パッド23の材料としては、例えば、Al等を用いることができる。電極パッド23の材料として、Cu層の上にAl層を形成したもの、Cu層の上にSi層を形成し、その上に更にAl層を形成したもの等を用いても構わない。
【0051】
保護膜24は、半導体集積回路22上に設けられている。保護膜24は、半導体集積回路22を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜24としては、例えば、SiN膜、PSG膜等を用いることができる。又、SiN膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
【0052】
内部接続端子12は、電極パッド23上に設けられている。内部接続端子12は、半導体集積回路22と配線パターン14とを電気的に接続するためのものである。内部接続端子12の高さHは、例えば、10μm〜60μmとすることができる。内部接続端子12としては、例えば、Auバンプ、Cuバンプ、Auめっき膜、無電解めっき法により形成されたNi膜とそれを覆うAu膜から構成される金属膜等を用いることができる。Auバンプ或いはCuバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
【0053】
絶縁層13は、半導体チップ11の回路形成面(主面)を封止保護すると共に、配線パターン14を形成する際のベース材となるものである。絶縁層13は、内部接続端子12の上面12Aを除く内部接続端子12及び半導体チップ11を覆うように設けられている。内部接続端子12の上面12Aは、絶縁層13から露出されている。絶縁層13の上面13Aは、内部接続端子12の上面12Aと略面一とされている。
【0054】
絶縁層13は、α線を遮蔽する材料を含んで構成されている。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。
【0055】
又、絶縁層13として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた絶縁樹脂等を用いても構わない。ここでいう絶縁樹脂等とは、少なくとも水平方向に絶縁性を有する樹脂等である。
【0056】
例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた絶縁層13は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置10の誤動作を防止することができる。一例を挙げれば、絶縁層13の厚さが30μmであり、カーボンブラックの添加量が0.5〜1.0wt%である場合に、可視光線及び紫外線を遮蔽することができる。
【0057】
本発明で用いることができる絶縁樹脂等としては、例えば、粘着性を有するB−ステージ状態(半硬化状態)のシート状の絶縁樹脂(例えば、NCF(Non Conductive Film))、ペースト状の絶縁樹脂(例えば、NCP(Non Conductive Paste))、粘着性を有するシート状の異方性導電樹脂(例えば、ACF(Anisotropic Conductive Film))、ペースト状の異方性導電樹脂(例えば、ACP(Anisotropic Conductive Paste))、ビルドアップ樹脂(無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂)、液晶ポリマー(liquid crystal polymer)等を挙げることができる。ACP及びACFは、エポキシ系樹脂或いはシアネートエステル系樹脂をベースとする絶縁樹脂にNi/Auに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
【0058】
ここで、カーボンブラックとは炭化水素、又は、炭素を含む化合物を空気の供給が不十分な状態で燃焼または熱分解させてできる結晶子の集合体のことを示し、例えば、チャンネルブラック、ローラーブラック、オイルファーネスブラック、ガスファーネスブラック、アセチレンブラック、ファインサーマルブラック、メディアムサーマルブラック、ランプブラック、ボーンブラック、松煙、油煙、ベジタブルブラック等を挙げることができる。カーボンブラックを絶縁樹脂等へ添加する際には、例えば、粉末状、スラリー状又はペースト状等の状態で使用される。
【0059】
ここで、有機顔料とは、有機色素から成る顔料の総称である。無機顔料に比べ、一般に着色力が大きく、色相が豊富である。有機顔料としては、アゾ顔料、アントラキノン系など、種々の化学構造の有機色素が知られているが、本発明には、黒色系の有機顔料を用いることが好ましい。
【0060】
絶縁層13は、熱膨張率を低くするため等を目的として、例えば球状シリカ(SiO)等の無機フィラーを含有している。無機フィラーの中には、U(ウラン)、Th(トリウム)等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるU(ウラン)、Th(トリウム)等の放射性物質からα線が発生する場合がある。
【0061】
絶縁層13のα線検出量は、0.0015count/cm・h以下であることが好ましい。絶縁層13の外側(外部接続端子17側)から照射されるα線、可視光線又は紫外線を低減しても、絶縁層13のα線含有量が多く、絶縁層13自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、絶縁層13のα線検出量とは、絶縁層13から放出されるα線の量を測定した値である。絶縁層13のα線検出量は、絶縁層13に含有される無機フィラーの量を調整することにより、0.0015count/cm・h以下とすることができる。
【0062】
絶縁層13のα線検出量が0.0015count/cm・h以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。絶縁層13の厚さT2は、例えば、10μm〜60μmとすることができる。
【0063】
絶縁層13に含有されるイオン性不純物であるCl及びNaの量は、それぞれ10ppm以下であることが好ましい。又、絶縁層13に含有されるイオン性不純物であるNHの量は、50ppm以下であることが好ましい。例えばAl等から構成されている電極パッド23の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出(例えば121℃/20hrs)し、イオンクロマト法にて分析することにより測定することができる。
【0064】
このようにして、絶縁層13は、絶縁層13の外側(外部接続端子17側)から照射されるα線、可視光線又は紫外線を遮蔽するとともに、絶縁層13自身が発生するα線の量を低減するように構成することができる。
【0065】
なお、前述のように、保護膜24に、更にポリイミドからなる層が積層されている場合がある。この場合には、保護膜24に積層されているポリイミドの層がα線を遮蔽する効果を有する。本発明では、保護膜24に更にポリイミドからなる層が積層されていない場合にも、絶縁層13によりα線を遮蔽することができる。
【0066】
配線パターン14は、いわゆる再配線と呼ばれる場合があり、電極パッド23の位置と、外部接続端子17の位置とを異ならせるため(ファンイン及び任意の位置への端子配置をするため、所謂ピッチ変換のため)に設けられる。配線パターン14は、第1の金属層26及び第2の金属層27から構成され、更に、第1の金属層26は、Ti膜とCu膜との積層構造、Cr膜とCu膜との積層構造、又はCu膜の単層構造とされている。第2の金属層27の材料としては、例えば、Cu等を用いることができる。
【0067】
配線パターン14は、内部接続端子12の上面12Aと接触するように、絶縁層13の上面13Aに設けられている。配線パターン14は、内部接続端子12を介して、半導体集積回路22と電気的に接続されている。配線パターン14は、外部接続端子17が配設される外部接続端子配設領域14Aを有する。配線パターン14の厚さは、例えば、5μm〜20μmとすることができる。
【0068】
第1の金属層26をTi膜とCu膜との積層構造、又は、Cr膜とCu膜との積層構造とした場合に、絶縁層13の上面13Aから露出した内部接続端子12の上面12Aと第1の金属層26を構成するTi膜又はCr膜とは金属結合をしている。第1の金属層26をCu膜の単層構造とした場合に、絶縁層13の上面13Aから露出した内部接続端子12の上面12Aと第1の金属層26を構成するCu膜とは金属結合をしている。
【0069】
又、第1の金属層26をTi膜とCu膜との積層構造、又は、Cr膜とCu膜との積層構造とした場合に、第1の金属層26を構成するTi膜又はCr膜とCu膜とは金属結合をしている。金属結合することにより、内部接続端子12の上面12Aと第1の金属層26は強固に接合することが可能となり、両者間の機械的及び電気的な接続信頼性を高めることができる。
【0070】
ソルダーレジスト16は、外部接続端子配設領域14Aを開口し(SMD、NSMDのどちらも可能)、配線パターン14を覆うように設けられている。ソルダーレジスト16が無機フィラーを含有していると、無機フィラーの中にはU(ウラン)、Th(トリウム)等の放射性物質が極微量含まれているため、ソルダーレジスト16がα線の発生源になり得る。
【0071】
そこで、本発明の第1の実施の形態に係る半導体装置10では、ソルダーレジスト16は無機フィラーを含有していない(フィラーレスである)ものを用いる。その結果、ソルダーレジスト16の発生するα線の量を限りなくゼロに近づけることができる。ソルダーレジスト16の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
【0072】
外部接続端子17は、配線パターン14の外部接続端子配設領域14Aに設けられている。外部接続端子17は、マザーボード等の実装基板(図示せず)に設けられたパッドと電気的に接続される端子である。外部接続端子17としては、例えば、はんだバンプ等を用いることができる。外部接続端子17の材料としては、例えば、Pbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。又、樹脂(例えばジビニルベンゼン等)をコアとするはんだボール(Sn−3.5Ag)等を用いても構わない。
【0073】
ただし、外部接続端子17の材料としては、例えばSn−3.5Ag、Sn−3.0Ag−0.5Cu等のPbフリーはんだを用いることが好ましい。例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が0.0015count/cm・h以下となるように無機フィラーの含有量が調整された絶縁層13、無機フィラーを含有していない(フィラーレスである)ソルダーレジスト16、Pbフリーはんだを用いた外部接続端子17の相乗効果により、半導体基板21へ到達するα線の量を激減させることができるからである。
【0074】
図14〜図28は、本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図である。図14〜図28において、図12に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。図14〜図28において、Cはダイシングブレードが半導体基板31を切断する位置(以下、「基板切断位置C」とする)、Aは複数の半導体装置形成領域(以下、「半導体装置形成領域A」とする)、Bは複数の半導体装置形成領域Aを分離する、基板切断位置Cを含むスクライブ領域(以下、「スクライブ領域B」とする)を示している。
【0075】
始めに、図14に示す工程では、複数の半導体装置形成領域Aと、複数の半導体装置形成領域Aを分離する、基板切断位置Cを含むスクライブ領域Bとを有する半導体基板31を準備する(図13参照)。半導体基板31は、薄板化され、かつ基板切断位置Cにおいて切断されることにより、先に説明した半導体基板21(図12参照)となるものである。半導体基板31としては、例えば、Siウエハ等を用いることができる。半導体基板31の厚さTは、例えば、500μm〜775μmとすることができる。
【0076】
次いで、図15に示す工程では、半導体装置形成領域Aに対応する半導体基板31の表面側に、周知の手法により、半導体集積回路22、電極パッド23、及び保護膜24を有する半導体チップ11を形成する。電極パッド23の材料としては、例えば、Al等を用いることができる。電極パッド23の材料として、Cu層の上にAl層を形成したもの、Cu層の上にSi層を形成し、その上に更にAl層を形成したもの等を用いても構わない。保護膜24としては、例えば、SiN膜やPSG膜等を用いることができる。又、SiN膜やPSG膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
【0077】
次いで、図16に示す工程では、複数の半導体装置形成領域Aに設けられた複数の電極パッド23上にそれぞれ内部接続端子12を形成する。内部接続端子12としては、例えば、Auバンプ、Cuバンプ、Auめっき膜、無電解めっき法やAlジンケート法により形成されたNi膜とNi膜上に積層されるAu膜から構成される金属膜等を用いることができる。Auバンプ或いはCuバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。なお、図16に示す工程で形成された複数の内部接続端子12には、高さばらつきが存在する。
【0078】
次いで、図17に示す工程では、内部接続端子12が設けられた側の複数の半導体チップ11(複数の半導体チップ11の表面側)及び内部接続端子12を覆うように絶縁層13を形成する。絶縁層13は、α線を遮蔽する材料を含んで構成される。絶縁層13としては、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたB−ステージ状態(半硬化状態)の絶縁樹脂等を用いることができる。本発明で用いることができる絶縁樹脂等については、前述のとおりである。
【0079】
粘着性を有するシート状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図16に示す構造体の上面側にシート状の絶縁樹脂又は異方性導電樹脂を貼り付けることで絶縁層13を形成する。また、絶縁層13としてペースト状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図16に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂又は異方性導電樹脂を形成し、その後、プリベークして絶縁樹脂又は異方性導電樹脂を半硬化させる。この半硬化した絶縁樹脂又は異方性導電樹脂は、接着性を有する。絶縁層13の厚さTは、例えば、20μm〜100μmとすることができる。
【0080】
本発明では、絶縁層13として、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成される絶縁樹脂等を用いるが、絶縁層13を形成する工程自体は従来から存在する。すなわち、材料の構成を変更するだけで従来と同一工程でα線を遮蔽できる絶縁層13を形成することが可能であり、α線を遮蔽するための新たな層を形成する追加工程は不要である。
【0081】
次いで、図18に示す工程では、図17に示す構造体を加熱した状態で、絶縁層13を絶縁層13の上面13A側から押圧する(図18の矢印参照)。これにより、図17に示す構造体の上面(具体的には、絶縁層13の上面13A及び内部接続端子12の上面12A)は、平坦な面になる。すなわち、絶縁層13の上面13A及び内部接続端子12の上面12Aの平坦化処理を一括で同時に行うことができる。
【0082】
又、図18に示す構造体を押圧時よりも高い温度で(絶縁層13の硬化温度で)加熱することにより、絶縁層13は硬化する。押圧後の絶縁層13の厚さT2は、例えば、10μm〜60μmとすることができる。ただし、この状態では、内部接続端子12の上面12Aには、絶縁層13を構成する材料の一部が付着しており、内部接続端子12の上面12Aは絶縁層13から完全には露出していない。
【0083】
次いで、図19に示す工程では、絶縁層13の上面13Aにアッシング処理を施すことにより、内部接続端子12の上面12Aを絶縁層13から完全に露出させると共に絶縁層13の上面13Aを粗面化する。アッシング処理としては、例えば、Oプラズマアッシング等を用いることができる。Oプラズマアッシングは、真空雰囲気中において、対象物を酸素ガスがプラズマ励起された酸素ラジカル及び酸素イオンにより酸化させ、COやCO等の気体状反応生成物として除去するものである。
【0084】
供給される酸素ガスには必要に応じて種々の不活性ガスを添加しても構わない。不活性ガスとしては、例えば、アルゴン系ガス、水素系ガス、窒素系ガス、CF、C等のCF系ガス等を用いることができる。なお、Oプラズマアッシングに代えてオゾンアッシング等を用いても構わないが、絶縁層13の材料によっては十分なエッチング特性が得られない場合がある点、又、Oプラズマアッシングに比べてエッチングレートが劣り生産性が低下する点に注意を要する。
【0085】
アッシング処理を施された面は、粗面化され微小な凹凸が形成される。図19に示す工程により、絶縁層13の上面13Aを粗面化することにより、後述する図20の工程において、絶縁層13の上面13Aと、絶縁層13の上面13Aに形成される第1の金属層26との密着性を高めることができる。又、絶縁層13の上面13Aと、後述する図25に示す工程で形成されるソルダーレジスト16との密着性を高めることができる。
【0086】
なお、絶縁層13の上面13Aを粗面化するために、絶縁層13の上面13Aに片面が粗面化された銅箔を配設し、圧着処理をした後、銅箔を除去することにより、絶縁層13の上面13Aに銅箔の粗面を転写する方法を用いることもできる。しかしながら、この方法では、製造工程が複雑化するとともに、その都度銅箔が廃棄され材料費も増加するため、半導体装置10の製造コストが増加するという問題が発生する。本発明では、絶縁層13の上面13Aにアッシング処理を施すことにより絶縁層13の上面13Aを粗面化するため、このような問題は発生せず、半導体装置10の製造コストの増加を抑制することができる。
【0087】
次いで、図20に示す工程では、絶縁層13の上面13A及び内部接続端子12の上面12Aに第1の金属層26を形成する。第1の金属層26は、例えば、Ti膜又はCr膜とCu膜とを絶縁層13の上面13A及び内部接続端子12の上面12Aに順次積層した構成や、Cu膜を絶縁層13の上面13A及び内部接続端子12の上面12Aに形成した構成とすることができる。本発明において、第1の金属層26は蒸着法を用いて形成することが特徴である。
【0088】
蒸着法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法等の物理蒸着法、メタルCVD法等の化学蒸着法の何れを用いても構わないが、物理蒸着法を用いることが好ましい。メタル化学蒸着法は、半導体装置の製造用としてはさほど普及しておらず、化学蒸着装置の導入費用等による製造コストの上昇等が問題となるからである。又、物理蒸着法としては、スパッタ法を用いることがより好ましい。半導体装置の製造用として最も汎用性が高く、緻密かつ高純度な金属膜を形成し易いからである。
【0089】
以下に物理蒸着法の一種であるスパッタ法を用いて第1の金属層26を構成するTi膜又はCr膜とCu膜とを形成する方法について具体的に説明する。第1の金属層26をTi膜とCu膜とから構成する場合には、始めに、絶縁層13の上面13A及び内部接続端子12の上面12Aに、Tiをターゲットとしてスパッタリングを行いTi膜を形成し、次いで、Cuをターゲットとしてスパッタリングを行いCu膜を形成する。なお、絶縁層13の上面13AへTiのスパッタリングを行う前に絶縁層13の上面13AとTiとの密着性を高めるため、N逆スパッタリング又はAr逆スパッタリングを行ってもよい。
【0090】
逆スパッタリング並びにTi及びCuのスパッタリングは、同一のスパッタ装置を用いて連続的に行うことが可能である。Ti膜の厚さは0.05μm以上2μm以下、Cu膜の厚さは0.2μm以上1.5μm以下とすることが好ましい。これは、本発明者らが密着性の試験及び良好な電解めっきをするために必要なシート抵抗値の検証を繰り返し実施した結果から導かれたものであり、Ti膜及びCu膜の厚さを前述の範囲内とすることにより、絶縁樹脂13の上面13AとTi膜、Ti膜とCu膜、Cu膜と配線パターン14との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。
【0091】
ただし、絶縁層13を構成する材料(黒色系の絶縁樹脂等)の種類によっては、Ti膜を形成せずに絶縁層13の上面13Aに直接Cu膜を形成しても絶縁層13の上面13AとCu膜との間に高い密着性が得られるものも存在する。絶縁層13を構成する材料としてこのような材料を使用する場合には、絶縁層13の上面13Aに図19に示すアッシング処理を施した後に、Cuをターゲットとしてスパッタリングを行いCu膜を形成することができる。又、絶縁層13の上面13Aに図19に示すアッシング処理を施した後に、N逆スパッタリング又はAr逆スパッタリングを行ってからCuをターゲットとしてスパッタリングを行いCu膜を形成しても構わない。
【0092】
すなわち、絶縁層13を構成する材料(黒色系の絶縁樹脂等)の種類によっては、Cu膜を形成する前に絶縁層13の上面13AにTiをターゲットとしてスパッタリングを行いTi膜を形成する工程や、絶縁層13の上面13AへTiのスパッタリングを行う前に絶縁層13の上面13AとTiとの密着性を高めるため、N逆スパッタリング又はAr逆スパッタリングを行う工程を削除することができる。
【0093】
第1の金属層26をCr膜とCu膜とから構成する場合には、始めに、絶縁層13の上面13A及び内部接続端子12の上面12Aに、Crをターゲットとしてスパッタリングを行いCr膜を形成し、続いてCuをターゲットとしてスパッタリングを行いCu膜を形成する。なお、絶縁層13の上面13AへCrのスパッタリングを行う前に絶縁層13の上面13AとCrとの密着性を高めるため、N逆スパッタリング又はAr逆スパッタリングを行ってもよい。
【0094】
Cr膜及びCu膜は、同一のスパッタ装置を用いて連続的に形成することが可能である。Cr膜の厚さは0.01μm以上0.05μm以下、Cu膜の厚さは0.2μm以上1.5μm以下とすることが好ましい。これは、本発明者らが密着性の試験及び良好な電解めっきをするために必要なシート抵抗値の検証を繰り返し実施した結果から導かれたものであり、Cr膜及びCu膜の厚さを前述の範囲内とすることにより、絶縁樹脂13の上面13AとCr膜、Cr膜とCu膜、Cu膜と配線パターン14との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。
【0095】
ただし、絶縁層13を構成する材料(黒色系の絶縁樹脂等)の種類によっては、Cr膜を形成せずに絶縁層13の上面13Aに直接Cu膜を形成しても絶縁層13の上面13AとCu膜との間に高い密着性が得られるものも存在する。絶縁層13を構成する材料としてこのような材料を使用する場合には、絶縁層13の上面13Aに図19に示すアッシング処理を施した後に、Cuをターゲットとしてスパッタリングを行いCu膜を形成することができる。又、絶縁層13の上面13Aに図19に示すアッシング処理を施した後に、N逆スパッタリング又はAr逆スパッタリングを行ってからCuをターゲットとしてスパッタリングを行いCu膜を形成しても構わない。
【0096】
すなわち、絶縁層13を構成する材料(黒色系の絶縁樹脂等)の種類によっては、Cu膜を形成する前に絶縁層13の上面13AにCrをターゲットとしてスパッタリングを行いCr膜を形成する工程や、絶縁層13の上面13AへCrのスパッタリングを行う前に絶縁層13の上面13AとCrとの密着性を高めるため、N逆スパッタリング又はAr逆スパッタリングを行う工程を削除することができる。
【0097】
このように、本発明の第1の実施の形態では、第1の金属層26(Ti膜とCu膜との積層構造、Cr膜とCu膜との積層構造、又はCu膜の単層構造)をスパッタ法等の蒸着法を用いて形成する。このため、絶縁層13の上面13Aから露出した内部接続端子12の上面12AとTi膜、Cr膜又はCu膜とは金属結合をする。又、Ti膜とCu膜との積層構造、Cr膜とCu膜との積層構造の場合には、Ti膜又はCr膜の上部に形成されるCu膜もスパッタ法を用いて形成されるため、Ti膜又はCr膜とCu膜とは金属結合をする。
【0098】
よって、従来のような圧接や導電性ペーストを用いた接合方法に比べ、内部接続端子12の上面12Aと第1の金属層26とを強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【0099】
ところで、本発明の第1の実施の形態では、樹脂等から構成される絶縁層13の上面13Aに、第1の金属層26を介して第2の金属層27をスパッタ法等の蒸着法により形成する。よって、絶縁層13の上面13Aに密着金属層としての第1の金属層26を形成し密着性を高めているが、第1の金属層26との密着信頼性が懸念される。しかしながら、本発明の第1の実施の形態では、前述の図19に示す工程により、絶縁層13の上面13Aは粗面化され微小な凹凸が形成されているため、絶縁層13の上面13Aと第1の金属層26との密着信頼性に問題は生じない。つまり、絶縁層13の上面13Aに形成された微細な凹凸によるアンカー効果及び第1の金属層26を形成するという二重の対策を講じている。
【0100】
絶縁層13の上面13Aと第1の金属層26との密着信頼性に関して、第1の金属層26をTi膜とCu膜との積層構造、又は、Cr膜とCu膜との積層構造とした場合を例にとり、図29を参照しながら説明をする。図29は、図20における絶縁層及び第1の金属層の部分を拡大して例示する断面図である。図29において、29は第1の金属層26を構成するTi膜又はCr膜を、29AはTi膜又はCr膜の上面を、30は第1の金属層26を構成するCu膜を示している。
【0101】
前述の図19に示す工程により、絶縁層13の上面13Aは粗面化され、図29に示すような微小な凹凸が形成される。微小な凹凸が形成された絶縁層13の上面13AにTi膜又はCr膜29がスパッタ法等の蒸着法により形成されるため、Ti膜又はCr膜29は微小な凹凸に食い込んだ状態となり、絶縁層13の上面13AとTi膜又はCr膜29との間には、いわゆるアンカー効果が発生する。
【0102】
これにより、絶縁層13が樹脂等であっても、絶縁層13の上面13AにTi膜又はCr膜29を確実に形成することができる。よって、Ti膜又はCr膜29の絶縁層13の上面13Aからの剥離を防止することができ、半導体装置10の信頼性を高めることができる。Ti膜又はCr膜29を用いることと絶縁層13の上面13Aに形成された微細な凹凸によるアンカー効果との二重の対策により、密着信頼性を確実なものとしている。
【0103】
又、図29に示すように、微小な凹凸が形成された絶縁層13の上面13Aは、その上部に形成されるTi膜又はCr膜29の上面29Aにも履歴され、Ti膜又はCr膜29の上面29Aも粗面化され、微小な凹凸が形成される。このため、Ti膜又はCr膜29とTi膜又はCr膜29の上面29Aに形成されるCu膜30との間にもアンカー効果が生じ、Ti膜又はCr膜29とCu膜30との密着性を高めることができる。更に、後述するレジスト膜28とCu膜30との密着性も高めることができ、配線パターン14形成時のエッチング不良も防ぐことができる。
【0104】
第1の金属層26をTi膜又はCr膜29と、Cu膜30とを積層した構成とする理由は、第1の金属層26を給電層として用いるためである。Ti膜又はCr膜29は、絶縁層13を構成する材料との密着性が高い(密着金属層として用いられる)。しかしながら、Ti膜又はCr膜29だけでは電気抵抗が高く、給電層として用いるには適さない。Ti膜又はCr膜29に、電気抵抗(シート抵抗)の低いCu膜30を積層することにより、第1の金属層26の電気抵抗を低くすることが可能となり、第1の金属層26を給電層として用いることができる。
【0105】
次いで、図21に示す工程では、図20に示す構造体の上面(第1の金属層26の上面26A)を覆うように、例えば、第1の金属層26を給電層として、電解めっき法等により第2の金属層27を形成する。第2の金属層27としては、例えば、Cu等を用いることができる。第2の金属層27の厚さTは、例えば、10μmとすることができる。
【0106】
次いで、図22に示す工程では、第2の金属層27の上面27Aにレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン14の形成領域に対応する部分の第2の金属層27の上部27Aにレジスト膜28を形成する。
【0107】
次いで、図23に示す工程では、レジスト膜28をマスクとして第2の金属層27及び第1の金属層26をエッチングし、レジスト膜28が形成されていない部分の第1の金属層26及び第2の金属層27を除去することで、配線パターン14を形成する。
【0108】
次いで、図24に示す工程では、図23に示すレジスト膜28を除去する。その後、配線パターン14の粗化処理を行う。配線パターン14の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン14の上面及び側面に形成されるソルダーレジスト16と配線パターン14との密着性を向上させるためのものである。
【0109】
次いで、図25に示す工程では、配線パターン14と絶縁層13とを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域14Aに対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域14Aを露出する開口部を有するソルダーレジスト16を形成する。ソルダーレジスト16の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
【0110】
次いで、図26に示す工程では、半導体基板31の裏面側から半導体基板31を研磨又は研削して、半導体基板31を薄板化する。半導体基板31の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板31の厚さTは、例えば、50μm〜500μmとすることができる。なお、図26に示す工程は削除される場合もある。
【0111】
次いで、図27に示す工程では、配線パターン14の外部接続端子配設領域14Aに外部接続端子17を形成する。外部接続端子17の材料としては、例えばSn−3.5Ag、Sn−3.0Ag−0.5Cu等のPbフリーはんだを用いることが好ましい。理由は、前述の通りである。これにより、複数の半導体装置形成領域Aに半導体装置10に相当する構造体が形成される。なお、図26に示す工程と図27に示す工程とは、順番を入れ替えても構わない。その際は、外部接続端子17の高さを吸収できるバックグラインドテープを形成し、半導体基板31の裏面の研磨を行う。次いで、図28に示す工程では、スクライブ領域Bに対応する半導体基板31を基板切断位置Cに沿って切断することで、複数の半導体装置10が製造される。半導体基板31の切断は、例えば、ダイシング等によって行う。
【0112】
本発明の第1の実施の形態に係る半導体装置及びその製造方法によれば、絶縁層13を例えば変性ポリイミドのようなα線を遮蔽する材料を含有して構成することにより、α線を遮蔽することができるため、外部又は外部接続端子17等により発生し半導体基板21へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置10の誤動作を防止することができる。
【0113】
又、絶縁層13に含有される無機フィラーの量を調整することにより、絶縁層13自身が発生するα線の量(α線検出量)を、例えば0.0015count/cm・h以下に低減することができる。
【0114】
又、無機フィラーを含有していない(フィラーレスである)ソルダーレジスト16を用いることにより、ソルダーレジスト16自身がα線を発生することを防止できる。
【0115】
又、外部接続端子17の材料として、例えばSn−3.5Ag、Sn−3.0Ag−0.5Cu等のPbフリーはんだを用いることにより、外部接続端子17自身が発生するα線の量(α線検出量)を低減することができる。
【0116】
又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が0.0015count/cm・h以下となるように無機フィラーの含有量が調整された絶縁層13、無機フィラーを含有していない(フィラーレスである)ソルダーレジスト16、Pbフリーはんだを用いた外部接続端子17の相乗効果により、半導体基板21へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。
【0117】
又、絶縁層13を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置10の誤動作を防止することができる。
【0118】
又、絶縁層13の上面13Aにアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに絶縁層13の上面13Aを粗面化することが可能となり、半導体装置10の製造コストの増加を抑制することができる。
【0119】
又、絶縁層13の上面13A及び内部接続端子12の上面12Aにスパッタ法等の蒸着法により第1の金属層26を形成するため、内部接続端子12の上面12Aと第1の金属層26とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【0120】
又、第1の金属層26をTi膜とCu膜との積層構造、又は、Cr膜とCu膜との積層構造とした場合に、第1の金属層26を構成するTi膜の厚さを0.05μm以上2μm以下、Cu膜の厚さを0.2μm以上1.5μm以下、又は、第1の金属層26を構成するCr膜の厚さを0.01μm以上0.05μm以下、Cu膜の厚さを0.2μm以上1.5μm以下とすることにより、絶縁層13の上面13A及び内部接続端子12の上面12Aと第1の金属層26、及び、第1の金属層26と第2の金属層27との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。
【0121】
〈第2の実施の形態〉
図30は、本発明の第2の実施の形態に係る半導体装置を例示する断面図である。図30に示す半導体装置40において、図12に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。図30を参照するに、第2の実施の形態に係る半導体装置40は、第1の実施の形態に係る半導体装置10に設けられた配線パターン14の代わりに、配線パターン41を設けた以外は半導体装置10と同様に構成される。配線パターン41は、第1の金属層26と第3の金属層43とから構成されている。
【0122】
第1の実施の形態に係る半導体装置10における配線パターン14は、サブトラクティブ法により形成したが、第2の実施の形態では、半導体装置40における配線パターン41を、セミアディティブ法により形成する例を示す。
【0123】
図31〜図34は、本発明の第2の実施の形態に係る半導体装置の製造工程を例示する図である。図31〜図34において、図30に示す半導体装置40と同一構成部分には同一符号を付し、その説明を省略する場合がある。図31〜図34を参照して、第2の実施の形態に係る半導体装置40の製造方法について説明する。始めに、第1の実施の形態で説明した図14〜図20に示す工程と同様な処理を行うことにより、図20に示す構造体を形成する。
【0124】
次いで、図31に示す工程では、第1の金属層26の上面26Aにレジストを塗布し、レジストを露光、現像することで、配線形成領域に対応する開口部42Aを有するレジスト膜42を形成する。次いで、図32に示す工程では、第1の金属層26を給電層として、電解めっき法により、開口部42Aに第3の金属層43を形成する。第1の金属層26と第3の金属層43とは、電気的に接続される。第3の金属層43としては、例えば、Cu等を用いることができる。又、第3の金属層43の厚さTは、例えば、5μm〜20μmとすることができる。
【0125】
次いで、図33に示す工程では、図32に示すレジスト膜42を除去する。次いで、図34に示す工程では、第3の金属層43が形成されていない領域の第1の金属層26をエッチングによって除去することで、第1の金属層26と第3の金属層43とからなる配線パターン41が形成される。
【0126】
図31〜図34に示すように、第2の実施の形態では、配線パターン41をセミアディティブ法により形成する例を示した。次いで、第1の実施の形態で説明した図25〜図28に示す工程と同様な処理を行うことにより、図30に示す半導体装置40が製造される。
【0127】
本発明の第2の実施の形態に係る半導体装置及びその製造方法によれば、本発明の第1の実施の形態に係る半導体装置及びその製造方法と同様に、絶縁層13を例えば変性ポリイミドのようなα線を遮蔽する材料を含有して構成することにより、α線を遮蔽することができるため、外部又は外部接続端子17等により発生し半導体基板21へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置40の誤動作を防止することができる。
【0128】
又、絶縁層13に含有される無機フィラーの量を調整することにより、絶縁層13自身が発生するα線の量(α線検出量)を、例えば0.0015count/cm・h以下に低減することができる。
【0129】
又、無機フィラーを含有していない(フィラーレスである)ソルダーレジスト16を用いることにより、ソルダーレジスト16自身がα線を発生することを防止できる。
【0130】
又、外部接続端子17の材料として、例えばSn−3.5Ag、Sn−3.0Ag−0.5Cu等のPbフリーはんだを用いることにより、外部接続端子17自身が発生するα線の量(α線検出量)を低減することができる。
【0131】
又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が0.0015count/cm・h以下となるように無機フィラーの含有量が調整された絶縁層13、無機フィラーを含有していない(フィラーレスである)ソルダーレジスト16、Pbフリーはんだを用いた外部接続端子17の相乗効果により、半導体基板21へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。
【0132】
又、絶縁層13を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置40の誤動作を防止することができる。
【0133】
又、絶縁層13の上面13Aにアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに絶縁層13の上面13Aを粗面化することが可能となり、半導体装置40の製造コストの増加を抑制することができる。
【0134】
又、絶縁層13の上面13A及び内部接続端子12の上面12Aにスパッタ法等の蒸着法により第1の金属層26を形成するため、内部接続端子12の上面12Aと第1の金属層26とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【0135】
又、第1の金属層26をTi膜とCu膜との積層構造、又は、Cr膜とCu膜との積層構造とした場合に、第1の金属層26を構成するTi膜の厚さを0.05μm以上2μm以下、Cu膜の厚さを0.2μm以上1.5μm以下、又は、第1の金属層26を構成するCr膜の厚さを0.01μm以上0.05μm以下、Cu膜の厚さを0.2μm以上1.5μm以下とすることにより、絶縁層13の上面13A及び内部接続端子12の上面12Aと第1の金属層26、及び、第1の金属層26と第3の金属層43との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。
【0136】
又、配線パターン41は、セミアディティブ法により形成されるため、配線パターン41の寸法精度を向上させることができ、パターンの微細化(例えばL/S=5/5μm)が可能となる。
【0137】
〈第3の実施の形態〉
図35は、本発明の第3の実施の形態に係る半導体装置を例示する断面図である。図35に示す半導体装置50において、図12に示す半導体装置10と同一構成部分には同一符号を付し、その説明を省略する場合がある。図35を参照するに、第3の実施の形態に係る半導体装置50は、第1の実施の形態に係る半導体装置10に設けられた絶縁層13の代わりに、絶縁層53を設けた以外は半導体装置10と同様に構成される。なお、53Aは、絶縁層53の上面を示している。以下、半導体装置10と異なる部分についてのみ説明する。
【0138】
第3の実施の形態に係る半導体装置50において、絶縁層53は、第1絶縁層51及び第2絶縁層52の2層から構成されている。絶縁層53の厚さTは、例えば20〜50μmとすることができる。第1絶縁層51の厚さTは、例えば10μmとすることができる。第2絶縁層52の厚さTは、例えば20μmとすることができる。
【0139】
第1絶縁層51及び第2絶縁層52の材料は、第1の実施の形態で説明した絶縁層13の材料と同様に、例えば、粘着性を有するB−ステージ状態(半硬化状態)のシート状の絶縁樹脂(例えば、NCF(Non Conductive Film))等を用いることができる。又、第1絶縁層51及び第2絶縁層52は、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたているため、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。
【0140】
第1絶縁層51及び第2絶縁層52は、いずれも無機フィラーを含有している(ただし、後述するように、第1絶縁層51は無機フィラーを含有しない場合がある)。第1絶縁層51のα線検出量は、第1絶縁層51に含有される無機フィラーの量を調整することにより、0.0015count/cm・h以下とされている。又、第2絶縁層52のα線検出量は、第2絶縁層52に含有される無機フィラーの量を調整することにより、0.0015count/cm・h以下とされている。
【0141】
第1絶縁層51の無機フィラーの含有量は、第2絶縁層52の無機フィラーの含有量よりも少なくすることが好ましい。又、第1絶縁層51の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量は、第2絶縁層52の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量よりも多くすることが好ましい。半導体基板21により近い第1絶縁層51をこのようにすることで、半導体基板21に到達するα線の量を可能な限り低減するためである。
【0142】
第1絶縁層51の無機フィラーの含有量は、例えば0〜20wt%(第1絶縁層51の重量に対する無機フィラーの重量の比率)とすることができる。第2絶縁層52の無機フィラーの含有量は、例えば30〜50wt%(第2絶縁層52の重量に対する無機フィラーの重量の比率)とすることができる。なお、熱膨張率を低くすること、Siとの熱膨張率のミスマッチによるSiウエハの反りを低減すること等の目的を達成するため、第1絶縁層51及び第2絶縁層52に含有される無機フィラーの量を共にゼロとすることはできない。しかしながら、第1絶縁層51に含有される無機フィラーの量をゼロとすることは可能である。これにより、半導体基板21に到達するα線の量を激減させることができる。熱膨張率を低くする等の目的は、第2絶縁層52に含有される無機フィラーにより達成される。
【0143】
本発明の第3の実施の形態に係る半導体装置50は、本発明の第1の実施の形態に係る半導体装置10又は本発明の第2の実施の形態に係る半導体装置40と同様の製造方法により製造することができるため、製造方法の説明は省略する。
【0144】
本発明の第3の実施の形態に係る半導体装置によれば、本発明の第1の実施の形態に係る半導体装置及び本発明の第2の実施の形態に係る半導体装置と同様の効果を奏する。更に、絶縁層53を第1絶縁層51及び第2絶縁層52の2層構成とし、半導体基板21により近い第1絶縁層51において、無機フィラーの含有量を少なく(ゼロも可能)し、ポリイミドの含有量を多くすることにより、半導体基板21に到達するα線の量を激減させることができる。
【0145】
なお、絶縁層53を3層以上から構成することも可能である。その場合にも、半導体基板21により近い絶縁層において、無機フィラーの含有量を少なく(ゼロも可能)し、ポリイミドの含有量を多くすることにより、半導体基板21に到達するα線の量を激減させることができる。
【0146】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【0147】
例えば、図14に示す工程では、複数の半導体装置形成領域Aと、複数の半導体装置形成領域Aを分離する、基板切断位置Cを含むスクライブ領域Bとを有する半導体基板31を用いる例を示した。しかしながら、半導体基板には、必ずしも複数の半導体チップが形成されなくてもよく、1枚の半導体基板に1つの半導体チップが形成される形態でも構わない。
【図面の簡単な説明】
【0148】
【図1】従来の半導体装置を例示する断面図である。
【図2】従来の半導体装置が形成される半導体基板を例示する平面図である。
【図3】従来の半導体装置の製造工程を例示する図(その1)である。
【図4】従来の半導体装置の製造工程を例示する図(その2)である。
【図5】従来の半導体装置の製造工程を例示する図(その3)である。
【図6】従来の半導体装置の製造工程を例示する図(その4)である。
【図7】従来の半導体装置の製造工程を例示する図(その5)である。
【図8】従来の半導体装置の製造工程を例示する図(その6)である。
【図9】従来の半導体装置の製造工程を例示する図(その7)である。
【図10】従来の半導体装置の製造工程を例示する図(その8)である。
【図11】従来の半導体装置の製造工程を例示する図(その9)である。
【図12】本発明の第1の実施の形態に係る半導体装置を例示する断面図である。
【図13】本発明の第1の実施の形態に係る半導体装置が形成される半導体基板の平面図である。
【図14】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その1)である。
【図15】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その2)である。
【図16】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その3)である。
【図17】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その4)である。
【図18】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その5)である。
【図19】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その6)である。
【図20】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その7)である。
【図21】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その8)である。
【図22】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その9)である。
【図23】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その10)である。
【図24】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その11)である。
【図25】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その12)である。
【図26】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その13)である。
【図27】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その14)である。
【図28】本発明の第1の実施の形態に係る半導体装置の製造工程を例示する図(その15)である。
【図29】図20における絶縁層及び第1の金属層の部分を拡大して例示する断面図である。
【図30】本発明の第2の実施の形態に係る半導体装置を例示する断面図である。
【図31】本発明の第2の実施の形態に係る半導体装置の製造工程を例示する図(その1)である。
【図32】本発明の第2の実施の形態に係る半導体装置の製造工程を例示する図(その2)である。
【図33】本発明の第2の実施の形態に係る半導体装置の製造工程を例示する図(その3)である。
【図34】本発明の第2の実施の形態に係る半導体装置の製造工程を例示する図(その4)である。
【図35】本発明の第3の実施の形態に係る半導体装置を例示する断面図である。
【符号の説明】
【0149】
10,40,50,100 半導体装置
11,101 半導体チップ
12,102 内部接続端子
12A,13A,26A,27A,28A,29A,53A,102A,103A 上面
13,53,103 絶縁層
14,41,104 配線パターン
14A,41A,104A 外部接続端子配設領域
16,106 ソルダーレジスト
17,107 外部接続端子
21,31,109,110 半導体基板
22,111 半導体集積回路
23,112 電極パッド
24,113 保護膜
26 第1の金属層
27 第2の金属層
28,42 レジスト膜
29 第1の金属層26を構成するTi膜又はCr膜
30 第1の金属層26を構成するCu膜
42A 開口部
43 第3の金属層
51 第1絶縁層
52 第2絶縁層
A 半導体装置形成領域
B スクライブ領域
C 基板切断位置
1〜T 厚さ
高さ

【特許請求の範囲】
【請求項1】
電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、
前記絶縁層は、ポリイミド及び/又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする半導体装置。
【請求項2】
前記絶縁層は無機フィラーを含有し、
前記無機フィラーの量は、前記絶縁層のα線検出量が0.0015count/cm・h以下になるように調整されていることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記絶縁層は複数の層が積層された構造を有し、
前記複数の層のうちの少なくとも一層はポリイミド及び/又はポリイミド系化合物を含んで構成されることを特徴とする請求項1又は2記載の半導体装置。
【請求項4】
前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び/又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び/又はポリイミド系化合物の量よりも多いことを特徴とする請求項3記載の半導体装置。
【請求項5】
前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする請求項3又は4記載の半導体装置。
【請求項6】
前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする請求項5記載の半導体装置。
【請求項7】
前記絶縁層は、可視光線及び紫外線を遮蔽する材料を含んで構成されることを特徴とする請求項1乃至6の何れか一項記載の半導体装置。
【請求項8】
前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする請求項7記載の半導体装置。
【請求項9】
前記黒色系材料は、カーボンブラックであることを特徴とする請求項8記載の半導体装置。
【請求項10】
前記黒色系材料は、有機顔料であることを特徴とする請求項8記載の半導体装置。
【請求項11】
前記絶縁層に含有されるイオン性不純物であるCl及びNaの量は、それぞれ10ppm以下であることを特徴とする請求項1乃至10の何れか一項記載の半導体装置。
【請求項12】
前記絶縁層に含有されるイオン性不純物であるNHの量は、50ppm以下であることを特徴とする請求項1乃至11の何れか一項記載の半導体装置。
【請求項13】
前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする請求項1乃至12の何れか一項記載の半導体装置。
【請求項14】
前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする請求項13記載の半導体装置。
【請求項15】
前記絶縁層の表面が粗面化されていることを特徴とする請求項1乃至14の何れか一項記載の半導体装置。
【請求項16】
前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、
前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする請求項1乃至15の何れか一項記載の半導体装置。
【請求項17】
前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、
前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、
前記外部接続端子の材料はPbを含有していないことを特徴とする請求項1乃至16の何れか一項記載の半導体装置。
【請求項18】
電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第1の工程と、
前記内部接続端子を覆うようにα線を遮蔽する材料を含んで構成される絶縁層を形成する第2の工程と、
前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第3の工程と、
前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第4の工程と、
前記導電層上に配線層を形成する第5の工程と、
前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第6の工程と、を有する半導体装置の製造方法。
【請求項19】
前記第3の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする請求項18記載の半導体装置の製造方法。
【請求項20】
前記第4の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする請求項18又は19記載の半導体装置の製造方法。
【請求項21】
前記第4の工程における前記蒸着法は物理蒸着法であることを特徴とする請求項20記載の半導体装置の製造方法。
【請求項22】
前記第5の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする請求項18乃至21の何れか一項記載の半導体装置の製造方法。
【請求項23】
前記第1の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする請求項18乃至22の何れか一項記載の半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate


【公開番号】特開2010−74120(P2010−74120A)
【公開日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願番号】特願2008−315512(P2008−315512)
【出願日】平成20年12月11日(2008.12.11)
【特許番号】特許第4431628号(P4431628)
【特許公報発行日】平成22年3月17日(2010.3.17)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】