説明

半導体装置及びその製造方法

【課題】多ピンの半導体装置における信頼性の向上を図る。
【解決手段】多ピンのBGA9において、半導体チップ1と配線基板2とを電気的に接続する複数のワイヤ7が、短くかつ細くて内側に配置される複数の第1のワイヤ7aと、第1のワイヤ7aより長くかつ太い複数の第2のワイヤ7bとを有することで、樹脂モールディング時のレジンが細い第1のワイヤ7a間から流れ込むため、レジンによって空気が押し出されてボイドの形成を抑えることができ、多ピンのBGA9の信頼性の向上を図ることができる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造技術に関し、特に、ワイヤボンディングと樹脂モールディングが行われて組み立てられる半導体装置の信頼性向上に適用して有効な技術に関する。
【背景技術】
【0002】
複数のデバイス領域を一括に覆う状態で樹脂モールドされる一括モールド方式によって形成される半導体装置について開示されている(例えば、特許文献1)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2003−60126号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年では、半導体装置の高機能化が進み、これに伴って多ピン化も図られる傾向にある。多ピンで、かつワイヤボンディングタイプの半導体装置として、BGA(Ball Grid Array)が知られている。多ピンのBGAでは、BGA基板においてそのチップ搭載領域の周囲に配置されるボンディングリードを2列に設けているものがある。このような構造のBGAでは、ワイヤのループ高さに高低差をつけて2段にワイヤを形成する。
【0005】
すなわち、2列に設けたボンディングリードのうち、外側列のボンディングリードと接続するワイヤのループ高さを、内側列のボンディングリードと接続するワイヤのループ高さより高くして高低差を付け、外側列のボンディングリードに接続するワイヤと内側列のボンディングリードに接続するワイヤとで干渉しないようにする。所謂、多段ワイヤ構造のBGAとなる。
【0006】
多段ワイヤ構造のBGAにおいては、下段側に配置されるワイヤの密度が高くなると、樹脂モールディング時の封止用樹脂(以降、レジンともいう)の下段側のワイヤの下部への流れ込みが不十分となり、下段側のワイヤの下部にボイドが形成されるという問題がおこる。
【0007】
また、BGAの組み立てでは、通常、複数のデバイス領域が形成された多数個取り基板を用いて組み立てを行うのが一般的であるが、さらに1枚の基板での取り数を少しでも多くするために、MAP(Mold Array Package)方式の組み立てを採用する場合が多い。
【0008】
MAP方式は、多数個取り基板上の複数のデバイス領域をモールド装置の樹脂成形金型の1つのキャビティで一括して覆った状態で樹脂モールディングを行い、モールド後に、一括封止体と基板とを一緒に切断して個片化する組み立て方式であるが、1枚の基板からの取り数をさらに増やすために、図13の比較例に示すようにマトリクス配列でデバイス領域10cが形成されている場合が多い。
【0009】
このように、デバイス領域がマトリクス配列された多数個取り基板10によるMAP方式の樹脂モールディングでは、レジンの注入時のレジン流動方向11によって半導体チップ1の周囲には、レジンが流れ込み易い箇所と流れ込み難い箇所とが生じるが(例えば、図13参照)、多段ワイヤ構造において、下段側に配置されるワイヤ7の密度が高いと、さらにレジンが下段側のワイヤ7の下部へは流れ込みにくくなり、その結果、下段側のワイヤ7の下部にボイド21が形成されるというMAP特有の問題が起こる(図14,15参照)。つまり、下段側のワイヤ7の下部へのレジンの流れ込みが不十分になると、そこに溜まった空気をレジンによって押し出すことができずにボイド21の形成に至るという問題が起こる。
【0010】
この問題に対して、本発明者が比較例のBGA20の組み立てについて検討したところ、例えば、レジンを通す間隙を広げてレジンを通し易くするという観点から、多段ワイヤの全てのワイヤ7を細くして隣り合ったワイヤ間の隙間を広げてレジンを通り易くしてボイド21の形成を抑制するという手段が考えられる。
【0011】
しかしながら、上段側のワイヤ7は、基板の外側列のボンディングリードに接続していることから、下段側のワイヤ7よりワイヤ長さが長く、したがって、ワイヤ流れを引き起し易い。これにより、隣り合ったワイヤ7とショートするという問題が発生する。
【0012】
本発明は、上記課題に鑑みてなされたものであり、その目的は、多ピンの半導体装置における信頼性の向上を図ることができる技術を提供することにある。
【0013】
また、本発明の他の目的は、MAP方式の半導体装置の組み立てにおける信頼性の向上を図ることができる技術を提供することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0015】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0016】
すなわち、本発明は、上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記上面上に搭載された半導体チップと、前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤと、前記配線基板の前記複数のランドにそれぞれ設けられた複数の外部端子とを有し、前記複数の金属ワイヤは、複数の第1のワイヤと複数の第2のワイヤとを含み、前記複数の第1のワイヤのそれぞれは、前記複数の第2のワイヤのそれぞれより短く、かつ細いものである。
【0017】
また、本発明は、複数のデバイス領域を有する多数個取り基板を用いた半導体装置の製造方法であり、(a)上面及び前記上面とは反対側の下面を有し、前記上面の前記複数のデバイス領域それぞれに複数のボンディングリードが形成されているとともに、前記下面に複数のランドが形成された前記多数個取り基板を準備する工程;(b)それぞれの主面に複数の電極パッドが形成された複数の半導体チップを、前記多数個取り基板の前記上面の前記複数のデバイス領域に搭載する工程;(c)前記多数個取り基板の前記複数のボンディングリードと前記複数の半導体チップそれぞれの前記複数の電極パッドとがそれぞれ金属ワイヤによって接続された状態で、前記多数個取り基板の前記上面上に封止用樹脂を供給して一括封止体を形成して、前記複数の半導体チップ及び複数の前記金属ワイヤを前記一括封止体で覆う工程;(d)前記一括封止体と前記多数個取り基板を切断して個片化する工程;を有し、前記複数の金属ワイヤは、複数の第1のワイヤと複数の第2のワイヤとを含み、前記複数の第1のワイヤのそれぞれは、前記複数の第2のワイヤのそれぞれより短く、かつ細く、前記(c)工程で、前記複数の第1のワイヤの下部に前記封止用樹脂を回り込ませて前記一括封止体を形成するものである。
【発明の効果】
【0018】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0019】
多ピンの半導体装置において、複数の金属ワイヤが、短くかつ細い第1のワイヤと、長くかつ太い第2のワイヤとを含むことで、樹脂モールディング時のレジンが細い第1のワイヤ間から流れ込むため、レジンによって空気が押し出されてボイドの形成を抑えることができる。その結果、多ピンの半導体装置の信頼性の向上を図ることができる。
【0020】
また、MAP方式の半導体装置の組み立てにおいても、樹脂モールディング時のボイドの形成を抑えることができ、MAP方式の半導体装置の組み立てにおける信頼性の向上を図ることができる。
【図面の簡単な説明】
【0021】
【図1】本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図である。
【図2】図1に示す半導体装置の構造の一例を示す断面図である。
【図3】図2のA部の構造の一例を拡大して示す部分拡大断面図である。
【図4】図1に示す半導体装置の組み立て手順の一例を示す製造フロー図である。
【図5】図1に示す半導体装置の組み立てで用いられる多数個取り基板の構造の一例を示す平面図である。
【図6】図1の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
【図7】図1の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。
【図8】図1の半導体装置の組み立ての樹脂モールディング工程における樹脂注入直後の構造の一例を示す平面図である。
【図9】図1の半導体装置の組み立ての樹脂モールディング工程における樹脂注入完了前の構造の一例を示す平面図である。
【図10】図9のA−A線に沿って切断した構造の一例を示す部分拡大断面図である。
【図11】図9のB−B線に沿って切断した構造の一例を示す部分拡大断面図である。
【図12】図1の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図である。
【図13】比較例の半導体装置の組み立ての樹脂モールディング工程における樹脂注入完了直前の構造の一例を示す平面図である。
【図14】比較例の半導体装置の組み立てにおけるボイド形成状態を示す平面図である。
【図15】比較例の半導体装置のボイド形成構造を示す部分拡大断面図である。
【発明を実施するための形態】
【0022】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0023】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0024】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0025】
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【0026】
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0027】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0028】
(実施の形態)
図1は本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1に示す半導体装置の構造の一例を示す断面図、図3は図2のA部の構造の一例を拡大して示す部分拡大断面図である。
【0029】
図1〜図3に示す本実施の形態の半導体装置は、配線基板2の上面2a上に搭載された半導体チップ1が封止体4によって樹脂封止され、かつ半導体チップ1が配線基板2のボンディングリード2cとワイヤ7を介して電気的に接続されて成る半導体パッケージであり、本実施の形態では、前記半導体装置の一例として、配線基板2の下面2bに複数の外部端子である半田ボール5がグリッド状に設けられたBGA9を取り上げて説明する。
【0030】
BGA9の詳細構成について説明すると、上面2a、上面2aに形成された複数のボンディングリード2c、上面2aとは反対側の下面2b、及び下面2bに形成された複数のランド2jを有する配線基板(BGA基板ともいう)2と、主面1a及び主面1aに形成された複数の電極パッド1cを有し、かつ配線基板2の上面2a上に搭載された半導体チップ1と、配線基板2の複数のボンディングリード2cと半導体チップ1の複数の電極パッド1cとをそれぞれ電気的に接続する複数のワイヤ(金属ワイヤ)7と、配線基板2の複数のランド2jにそれぞれ設けられた複数の外部端子である半田ボール5とを有している。
【0031】
すなわち、BGA9は、半導体チップ1が配線基板2上に搭載されているとともに配線基板2とワイヤ接続され、さらに半導体チップ1と複数のワイヤ7が樹脂製の封止体4によって封止された半導体パッケージである。
【0032】
なお、半導体チップ1は、図2に示すように、樹脂ペースト材等のダイボンド材6によって配線基板2の上面2aに固着されている。すなわち、半導体チップ1の裏面1bと配線基板2の上面2aとがダイボンド材6を介して接合されている。
【0033】
ここで、半導体チップ1は、例えば、シリコンによって形成され、さらにワイヤ7は、例えば、金線または銅線であるが、金線の方が好ましい。また、封止体4を形成する封止用樹脂は、例えば、熱硬化性のエポキシ樹脂である。外部端子は、半田材を用いた半田ボール5である。
【0034】
また、配線基板2は、図3に示すように、各層での配線部2fを形成する複数の配線層を有した多層配線基板である。ガラスエポキシ樹脂等のコア材2hに対して前記複数の配線層が形成されており、層間の配線部2fは、ビア配線2iによって電気的に接続されている。なお、上面2aに露出する第1ボンディングリード2dや第2ボンディングリード2e、及び下面2bに露出するランド2j以外の領域は、絶縁膜であるソルダレジスト膜2gによって覆われている。各層の配線部2f、ボンディングリード2c、ビア配線2i及びランド2jは、例えば、銅合金から成る。
【0035】
このように半導体チップ1の電極パッド1cからBGA9の外部端子である半田ボール5までが、ワイヤ7、ボンディングリード2c、配線部2f、ビア配線2i及びランド2jを介して電気的に接続されている。
【0036】
ここで、BGA9は、多ピンのものであり、例えば、680ピン等の数百ピンのものであるが、図1では、構造を簡略化して示すためにピン数を少なくして表示している。
【0037】
つまり、BGA9は多ピン構造であるため、隣り合ったワイヤ同士の接触を避けるような工夫が施されている。
【0038】
まず、図1に示すように、半導体チップ1の主面1aの周縁部に形成された複数の電極パッド1cは、主面1aの周縁部に千鳥配列で設けられている。さらに、半導体チップ1の4辺に対応して配線基板2における半導体チップ1の周囲に配置された複数のボンディングリード2cも千鳥配列で設けられている。これにより、千鳥配列で2列に設けられた複数の電極パッド1cと、同じく千鳥配列で2列に設けられた複数のボンディングリード2cとをそれぞれワイヤ7で電気的することができる。
【0039】
すなわち、複数のワイヤ7は、複数の第1のワイヤ7aと複数の第2のワイヤ7bとを含んでおり、その際、2列に設けられた複数の電極パッド1c及び複数のボンディングリード2cのうち、外側列の複数の第1電極パッド1dと内側列の複数の第1ボンディングリード2dとが複数の第1のワイヤ7aそれぞれによって電気的に接続され、一方、内側列の複数の第2電極パッド1eと外側列の複数の第2ボンディングリード2eとが複数の第2のワイヤ7bそれぞれによって電気的に接続されている。
【0040】
つまり、複数の第1のワイヤ7aは、2列に設けられた複数のボンディングリード2cのうち内側列の複数の第1ボンディングリード2dにそれぞれ電気的に接続され、一方、複数の第2のワイヤ7bは、外側列の複数の第2ボンディングリード2eにそれぞれ電気的に接続されている。
【0041】
また、図2及び図3に示すように、複数の第1のワイヤ7aそれぞれのループ高さは、複数の第2のワイヤ7bそれぞれのループ高さより低く形成されている。すなわち、第1のワイヤ7aと第2のワイヤ7bとでは、第2のワイヤ7bの内側に第1のワイヤ7aが配置されるため、ループ高さを、第1のワイヤ7aより第2のワイヤ7bを高くする(第1のワイヤ7aと第2のワイヤ7bとに高低差を付ける)ことで、複数の第1のワイヤ7aそれぞれと複数の第2のワイヤ7bそれぞれとが干渉(接触)しないようになっている。その結果、隣り合った電極パッド1cそれぞれに接続させるワイヤ同士を干渉させることなくワイヤリングすることができる。別の観点からみると、上段側の複数の第2のワイヤ7bそれぞれの方が下段側の複数の第1のワイヤ7aそれぞれよりもワイヤ長さが長い。
【0042】
また、本実施の形態のBGA9では、図3に示すように、複数の第1のワイヤ7aのそれぞれは、複数の第2のワイヤ7bのそれぞれより直径が細い。すなわち、複数の第1のワイヤ7aのそれぞれの方が、複数の第2のワイヤ7bのそれぞれより直径が小さく、かつワイヤ長さが短い。つまり、高低差を付けたワイヤ7のうち、下段側のワイヤ7(第1のワイヤ7a)の方が、上段側のワイヤ7(第2のワイヤ7b)より細くて短い。
【0043】
一例として、第1のワイヤ7aの太さ(直径)は、φ16〜φ20μmであり、第2のワイヤ7bの太さ(直径)は、φ23〜φ28μmである。両者の太さ(直径)の差は、例えば、3〜8μm程度である。ただし、第1のワイヤ7aの太さと第2のワイヤ7bの太さ、及びその差については、前述の数値に限定されるものではない。
【0044】
このように本実施の形態のBGA9では、半導体チップ1の主面1aの4辺に対応してワイヤリングされた複数の第1のワイヤ7aと複数の第2のワイヤ7bにおいて、内側(下側)に配置された複数の第1のワイヤ7aそれぞれの方が、その外側(上側)に配置された複数の第2のワイヤ7bそれぞれよりも短く、かつ細い構造となっている。
【0045】
本実施の形態のBGA9によれば、多ピンのBGA9において、半導体チップ1と配線基板2とを電気的に接続する複数のワイヤ7が、短くかつ細い複数の第1のワイヤ7aと、第1のワイヤ7aより長くかつ太い複数の第2のワイヤ7bとを有することで、樹脂モールディング時のレジン(封止用樹脂)が細い第1のワイヤ7a間の隙間からその内側に流れ込むため、複数の第1のワイヤ7aの内側に形成される空気がレジンによって押し出されて図14及び図15に示すようなボイド21の形成を抑えることができる。
【0046】
その結果、多ピンのBGA9の信頼性の向上を図ることができる。
【0047】
例えば、BGA9が多ピンで、かつ下段の複数の第1のワイヤ7aと上段の複数の第2のワイヤ7bとを有する多段(2段)ワイヤ構造の場合に、樹脂モールディング時に、下段の複数の第1のワイヤ7aの内側に形成されるボイド21を、細い第1のワイヤ7a間の隙間からその内側に流れ込むレジンによって押し出すことができるため、多段ワイヤ構造のBGA9におけるボイド21の形成を抑制することができる。
【0048】
これにより、多ピンで、かつ多段ワイヤ構造のBGA9の信頼性の向上を図ることができる。
【0049】
また、多段ワイヤ構造のBGA9において、複数のワイヤ7の太さを全て同じにするのではなく、下段側のワイヤ7(第1のワイヤ7a)の太さを、上段側のワイヤ7(第2のワイヤ7b)より細くすることで、ワイヤ7として金線を用いた場合には、金線の使用量を減らすことができ、その結果、BGA9のコスト低減化を図ることができる。
【0050】
次に、本実施の形態のBGA(半導体装置)9の製造方法について説明する。
【0051】
図4は図1に示す半導体装置の組み立て手順の一例を示す製造フロー図、図5は図1に示す半導体装置の組み立てで用いられる多数個取り基板の構造の一例を示す平面図、図6は図1の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図7は図1の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。また、図8は図1の半導体装置の組み立ての樹脂モールディング工程における樹脂注入直後の構造の一例を示す平面図、図9は図1の半導体装置の組み立ての樹脂モールディング工程における樹脂注入完了前の構造の一例を示す平面図である。さらに、図10は図9のA−A線に沿って切断した構造の一例を示す部分拡大断面図、図11は図9のB−B線に沿って切断した構造の一例を示す部分拡大断面図、図12は図1の半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図である。
【0052】
まず、図4に示すステップS1の基板準備を行う。ここでは、図5に示すような複数のデバイス領域10cを有する多数個取り基板10を用いて組み立てを行う、所謂、MAP方式で組み立てる場合を説明する。
【0053】
多数個取り基板10は、上面10a及び上面10aとは反対側の下面10bを有しており、上面10aの複数のデバイス領域10cそれぞれに、図10に示すような複数のボンディングリード2cが形成され、さらに下面10bに複数のランド2jが形成されている。なお、複数のデバイス領域10cは、マトリクス配置されている。
【0054】
また、多数個取り基板10の各デバイス領域10cには、図10に示すように複数のボンディングリード2cが、内側列と外側列とで2列に半導体チップ1を囲むように形成されている。さらに、長方形の長手方向の対向する2辺の縁部には、一方に複数のゲート用メタル部10d、対向する他方に複数のエアベント用スリット10eが形成されており、多数個取り基板10の長手方向において、隣接するデバイス領域10cを区切るようにゲート用メタル部10dとエアベント用スリット10eとが対向した位置に設けられている。エアベント用スリット10eは、例えば、ソルダレジストによって形成されている。
【0055】
その後、図4に示すステップS2のダイボンディングを行う。ここでは、多数個取り基板10の上面10aの複数のデバイス領域10cに、図6に示すように、それぞれの主面1aに複数の電極パッド1cが形成された複数の半導体チップ1を搭載する。その際、図10に示すように樹脂ペースト材等のダイボンド材6を介して半導体チップ1を多数個取り基板10に固着する。
【0056】
なお、各半導体チップ1には、その主面1aの周縁部に千鳥配列で複数の電極パッド1cが形成されている。すなわち、主面1aの4つの辺それぞれに沿って外側列の複数の第1電極パッド1dと、内側列の複数の第2電極パッド1eとが千鳥配列となって配置されている。
【0057】
その後、図4に示すステップS3のワイヤボンディングを行う。ここでは、金属製のワイヤ7として、金線を用いる場合を説明するが、他の銅線等を用いてもよい。また、ワイヤ7として、2種類の太さのワイヤ7を用いる。すなわち、第1のワイヤ7aとして、例えば、太さ(直径)φ16〜φ20μmの金線を用い、さらに第2のワイヤ7bとして、例えば、太さ(直径)φ23〜φ28μmの金線を用いる。第1のワイヤ7aと第2のワイヤ7bの太さ(直径)の差は、例えば、3〜8μm程度である。
【0058】
まず、半導体チップ1の主面1aの千鳥配列の複数の電極パッド1cのうち、外側列の第1電極パッド1dと、多数個取り基板10のデバイス領域10cにおける内側列の複数の第1ボンディングリード2dとを、図7に示すように複数の第1のワイヤ7aによってそれぞれ電気的に接続する。
【0059】
すなわち、内側に配置される第1のワイヤ7aを半導体チップ1の4辺に亘って全て接続する。
【0060】
その後、半導体チップ1の千鳥配列の複数の電極パッド1cのうち、内側列の第2電極パッド1eと多数個取り基板10のデバイス領域10cにおける外側列の複数の第2ボンディングリード2eとを複数の第2のワイヤ7bによってそれぞれ電気的に接続する。
【0061】
すなわち、外側に配置される第2のワイヤ7bを半導体チップ1の4辺に亘って全て接続する。
【0062】
その際、図10に示すように複数の第2のワイヤ7bそれぞれのループ高さを、複数の第1のワイヤ7aそれぞれのループ高さより高くしてワイヤボンディングする。別の言い方をすると、複数の第1のワイヤ7aそれぞれのループ高さが、複数の第2のワイヤ7bそれぞれのループ高さより低くなるようにワイヤボンディングを行う。
【0063】
このように第1のワイヤ7aが第2のワイヤ7bの内側に配置されるように高低差を付けて第1のワイヤ7aと第2のワイヤ7bをワイヤボンディングすることで、結果的に、第1のワイヤ7aより第2のワイヤ7bの方がワイヤ長さが長くなる。
【0064】
したがって、ワイヤボンディングの際には、まず、内側に配置される細く短い下段側の第1のワイヤ7aを低い高さのループで全周に亘ってワイヤボンディングし、その後、外側に配置される太く長い上段側の第2のワイヤ7bを第1のワイヤ7aのループ高さより高いループ高さで全周に亘ってワイヤボンディングして多段ワイヤ構造の完成となる。
【0065】
なお、内側に配置された複数の第1のワイヤ7aのそれぞれは細いため、下段側のワイヤ群では、隣り合ったワイヤ間に隙間が形成された状態のワイヤ構造を形成することができる。
【0066】
その後、図4に示すステップS4の樹脂モールディングを行う。すなわち、多数個取り基板10の複数のボンディングリード2cと複数の半導体チップ1それぞれの複数の電極パッド1cとがそれぞれワイヤ7によって接続された状態で、多数個取り基板10の上面10a上に封止用樹脂(レジン)を供給して図12に示すような一括封止体8を形成し、これにより、複数の半導体チップ1及び複数のワイヤ7を一括封止体8で覆う。つまり、多数個取り基板10上における複数のデバイス領域10c(複数の半導体チップ1と複数のワイヤ7)を一括封止体8によって一括で覆う。
【0067】
樹脂モールディング工程では、まず、ワイヤボンディング済みの多数個取り基板10を図示しない樹脂成形金型内に配置し、前記樹脂成形金型の1つのキャビティによって多数個取り基板10の複数のデバイス領域10cを覆った状態で前記樹脂成形金型内に封止用樹脂(レジン)を供給して一括封止体8を形成する。
【0068】
その際、図8に示すように、多数個取り基板10のゲート用メタル部10dから封止用樹脂をレジン流動方向11に沿って注入し、図9に示すレジン回り込み12により、半導体チップ1の周囲にレジンを充填していく。レジンが半導体チップ1を覆っていく際に、本実施の形態のワイヤ構造では、下段側の第1のワイヤ7aは細く、これらの第1のワイヤ7aのワイヤ群では、隣り合ったワイヤ間に隙間が形成された状態となっているため、前記隙間からレジンを通すことができ、複数の第1のワイヤ7aの下部(内側)に確実にレジンを回り込ませて一括封止体8を形成することができる。
【0069】
すなわち、図14及び図15の比較例に示すような下段の複数のワイヤ7の内側に形成されるボイド21を、本実施の形態では第1のワイヤ7a群の外側にレジンによって追い出し、図10のC部及び図11のD部に示すように、下段の第1のワイヤ7aの内側にボイド21が形成されていない状態を形成することができる。
【0070】
つまり、細い第1のワイヤ7a間の隙間からその内側に流れ込むレジンによってボイド21を押し出すことができ、その結果、多段ワイヤ構造のBGA9におけるボイド21の形成を抑制することができる。
【0071】
なお、第1のワイヤ7aは第2のワイヤ7bの内側(下側)に配置され、第2のワイヤ7bに比べてワイヤ長さが短いため、ワイヤ径が小さくても(ワイヤ7が細くても)ワイヤ流れを引き起こす可能性は極めて少ない。
【0072】
以上により、多ピンで、かつ多段ワイヤ構造のBGA9の信頼性の向上を図ることができる。すなわち、本実施の形態のようなMAP方式のBGA9の組み立てにおいても、樹脂モールディング時のボイド21の形成を抑えることができ、MAP方式のBGA9の組み立てにおける信頼性の向上を図ることができる。
【0073】
特に、MAP方式を採用した場合、樹脂モールディング工程で、図13の比較例に示すようにゲート用メタル部10dからレジン流動方向11に沿ってレジンを注入すると、レジン流動方向11の最も下流側(遠い側)の半導体チップ1の脇部(下段のワイヤ7の下部付近)には気泡22が溜まってボイド21が形成され易いという問題があるため、本実施の形態のように、下段側の複数の第1のワイヤ7aそれぞれのワイヤ径を小さくしてワイヤ間の隙間を広げることは、第1のワイヤ7aの下部にレジンを浸入させてレジンによって気泡22を追い出してボイド21の形成を抑えることができ、非常に有効である。
【0074】
また、本実施の形態のBGA9の組み立てにおいて、ワイヤ7として金線を用いた場合には、第1のワイヤ7aの太さを細くすることで、金線の使用量を減らすことができ、多段ワイヤ構造のBGA9の組み立てとしてもその製造コストの低減化を図ることができる。
【0075】
樹脂モールディング終了後、図4に示すステップS5の半田ボール付けを行う。ここでは、図3に示すように配線基板2の下面2bの複数のランド2jに半田ボール5を接続する。
【0076】
その後、ステップS6の切断を行う。すなわち、樹脂モールディングによって形成された図12に示す一括封止体8と多数個取り基板10を一緒に切断して個片化し、図1に示す多段ワイヤ構造のBGA9の組み立て完了となる。
【0077】
なお、半導体チップ1の4つの辺に対応してワイヤボンディングされる複数のワイヤ7のうち、下段側の第1のワイヤ7aを必ずしも全周に亘って細くしなくてもよく、一部の領域のみのワイヤ7を細くしてもよい。
【0078】
例えば、各半導体チップ1のレジン流動方向11に対する遠い側(下流側)の辺のみに対応する複数の第1のワイヤ7aのみを細くしてもよいし、あるいは、各半導体チップ1のレジン流動方向11に対する最も上流側に配置された複数の第1のワイヤ7aのみを複数の第2のワイヤ7bそれぞれより細くしてもよい。最も上流側の第1のワイヤ7aのみを細くした場合には、ワイヤリング方向とレジン流動方向11とが同方向であるため、上流側の第1のワイヤ7aを細くしてもワイヤ流れは発生しにくく、ボイド抑制の効果は得ることができる。
【0079】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0080】
例えば、前記実施の形態では、半導体装置の一例としてBGA9を取り上げて説明したが、前記半導体装置は、配線基板上に半導体チップ1が搭載されて、かつその組み立てにおいて、ワイヤボンディング及び樹脂モールディングが行われて組み立てられる半導体装置であればよく、LGA(Land Grid Array)等であってもよい。
【産業上の利用可能性】
【0081】
本発明は、ワイヤボンディングタイプの電子装置に好適である。
【符号の説明】
【0082】
1 半導体チップ
1a 主面
1b 裏面
1c 電極パッド
1d 第1電極パッド
1e 第2電極パッド
2 配線基板
2a 上面
2b 下面
2c ボンディングリード
2d 第1ボンディングリード
2e 第2ボンディングリード
2f 配線部
2g ソルダレジスト膜
2h コア材
2i ビア配線
2j ランド
4 封止体
5 半田ボール(外部端子)
6 ダイボンド材
7 ワイヤ(金属ワイヤ)
7a 第1のワイヤ
7b 第2のワイヤ
8 一括封止体
9 BGA(半導体装置)
10 多数個取り基板
10a 上面
10b 下面
10c デバイス領域
10d ゲート用メタル部
10e エアベント用スリット
11 レジン流動方向
12 レジン回り込み
20 BGA
21 ボイド
22 気泡

【特許請求の範囲】
【請求項1】
上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、及び前記下面に形成された複数のランドを有する配線基板と、
主面及び前記主面に形成された複数の電極パッドを有し、前記配線基板の前記上面上に搭載された半導体チップと、
前記配線基板の前記複数のボンディングリードと前記半導体チップの前記複数の電極パッドとをそれぞれ電気的に接続する複数の金属ワイヤと、
前記配線基板の前記複数のランドにそれぞれ設けられた複数の外部端子とを有し、
前記複数の金属ワイヤは、複数の第1のワイヤと複数の第2のワイヤとを含み、
前記複数の第1のワイヤのそれぞれは、前記複数の第2のワイヤのそれぞれより短く、かつ細いことを特徴とする半導体装置。
【請求項2】
請求項1記載の半導体装置において、前記半導体チップの前記主面の前記複数の電極パッドは、前記主面の周縁部に千鳥配列で設けられていることを特徴とする半導体装置。
【請求項3】
請求項2記載の半導体装置において、前記複数の第1のワイヤそれぞれのループ高さは
、前記複数の第2のワイヤそれぞれのループ高さより低いことを特徴とする半導体装置。
【請求項4】
請求項3記載の半導体装置において、前記複数の金属ワイヤそれぞれは、金線であることを特徴とする半導体装置。
【請求項5】
請求項4記載の半導体装置において、前記複数のボンディングリードは、複数列に設けられており、前記複数の第1のワイヤは、前記複数列に設けられた前記複数のボンディングリードのうち内側列の前記複数のボンディングリードに電気的に接続され、前記複数の第2のワイヤは、外側列の前記複数のボンディングリードに電気的に接続されていることを特徴とする半導体装置。
【請求項6】
複数のデバイス領域を有する多数個取り基板を用いた半導体装置の製造方法であって、
(a)上面及び前記上面とは反対側の下面を有し、前記上面の前記複数のデバイス領域それぞれに複数のボンディングリードが形成されているとともに、前記下面に複数のランドが形成された前記多数個取り基板を準備する工程;
(b)それぞれの主面に複数の電極パッドが形成された複数の半導体チップを、前記多数個取り基板の前記上面の前記複数のデバイス領域に搭載する工程;
(c)前記多数個取り基板の前記複数のボンディングリードと前記複数の半導体チップそれぞれの前記複数の電極パッドとがそれぞれ金属ワイヤによって接続された状態で、前記多数個取り基板の前記上面上に封止用樹脂を供給して一括封止体を形成して、前記複数の半導体チップ及び複数の前記金属ワイヤを前記一括封止体で覆う工程;
(d)前記一括封止体と前記多数個取り基板を切断して個片化する工程;
を有し、
前記複数の金属ワイヤは、複数の第1のワイヤと複数の第2のワイヤとを含み、
前記複数の第1のワイヤのそれぞれは、前記複数の第2のワイヤのそれぞれより短く、かつ細く、
前記(c)工程で、前記複数の第1のワイヤの下部に前記封止用樹脂を回り込ませて前記一括封止体を形成することを特徴とする半導体装置の製造方法。
【請求項7】
請求項6記載の半導体装置の製造方法において、前記半導体チップは、前記主面の周縁部に千鳥配列で設けられた前記複数の電極パッドを有していることを特徴とする半導体装置の製造方法。
【請求項8】
請求項7記載の半導体装置の製造方法において、前記複数の第1のワイヤそれぞれのループ高さを、前記複数の第2のワイヤそれぞれのループ高さより低く形成することを特徴とする半導体装置の製造方法。
【請求項9】
請求項8記載の半導体装置の製造方法において、前記複数の金属ワイヤとして、金線を用いることを特徴とする半導体装置の製造方法。
【請求項10】
請求項9記載の半導体装置の製造方法において、前記複数のボンディングリードは、複数列に設けられており、前記複数の第1のワイヤは、前記複数列に設けられた前記複数のボンディングリードのうち内側列の前記複数のボンディングリードに電気的に接続し、前記複数の第2のワイヤは、外側列の前記複数のボンディングリードに電気的に接続することを特徴とする半導体装置の製造方法。
【請求項11】
請求項6記載の半導体装置の製造方法において、前記半導体チップの4つの辺に対応して配置された前記複数の第1のワイヤのうち、前記(c)工程で前記多数個取り基板の前記上面上に前記封止用樹脂を供給する際の前記封止用樹脂の流れの上流側に配置された前記複数の第1のワイヤのみが前記複数の第2のワイヤそれぞれより細いことを特徴とする半導体装置の製造方法。
【請求項12】
請求項6記載の半導体装置の製造方法において、前記(b)工程の後、前記(c)工程の前に、前記半導体チップの前記複数の電極パッドと前記多数個取り基板の前記デバイス領域における内側列の前記複数のボンディングリードとを前記複数の第1のワイヤによってそれぞれ電気的に接続し、その後、前記半導体チップの前記複数の電極パッドと前記多数個取り基板の前記デバイス領域における外側列の前記複数のボンディングリードとを前記複数の第2のワイヤによってそれぞれ電気的に接続する工程を有することを特徴とする半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate


【公開番号】特開2011−3764(P2011−3764A)
【公開日】平成23年1月6日(2011.1.6)
【国際特許分類】
【出願番号】特願2009−146141(P2009−146141)
【出願日】平成21年6月19日(2009.6.19)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】