半導体装置及びその製造方法
【課題】絶縁層を貫通する導電性突起体と半導体素子の電極部とが電気的に接続された半導体装置において接続信頼性を向上させる。
【解決手段】半導体素子１０１の一面上に電極部１０２が配置されている。電極部１０２を除いて半導体素子１０１の一面を覆うように絶縁層１０７が形成されている。電極部１０２と電気的に接続する導電性突起体１０３を有する配線１０５が絶縁層１０７上に形成されている。導電性突起体１０３と電極部１０２との間に、錫及び銅を含む合金層１０４が介在している。
【解決手段】半導体素子１０１の一面上に電極部１０２が配置されている。電極部１０２を除いて半導体素子１０１の一面を覆うように絶縁層１０７が形成されている。電極部１０２と電気的に接続する導電性突起体１０３を有する配線１０５が絶縁層１０７上に形成されている。導電性突起体１０３と電極部１０２との間に、錫及び銅を含む合金層１０４が介在している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、情報通信機器や事務用電子機器の小型化及び高機能化に伴い、これらの機器に使用される半導体装置に対しては、小型化、薄型化、高密度化及び多端子化が要求されている。そのため、小型軽量多端子パッケージとして各種のＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：チップスケールパッケージ）が開発されている。
【０００３】
特に、ＷＬ−ＣＳＰ（ウエハレベルＣＳＰ）は、半導体素子の電極部と外部電極端子とを接続する金属配線をウエハ上に形成し、半導体装置の製造工程における最終段階でウエハを個々のパッケージごとに分離する技術であり、ベアチップと同等なサイズの極めて小型の半導体装置を実現する技術として注目されている。
【０００４】
従来のＷＬ−ＣＳＰは、別工程で銅箔上に作成した導電性突起体を、絶縁樹脂層中を貫通させて直接に半導体素子と積層させ、導電性突起体と半導体素子の電極部とを圧接接合することにより両者の電気的接続を行ったものである。ここで、銅箔と、絶縁性基体と、絶縁性基体を貫通して形成された複数の導電性突起体とを用いた構成であるＢ2 ｉｔ法（ビー・スクェア・イット法：登録商標Ｂｕｒｉｅｄ−Ｂｕｍｐ−Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ（株式会社東芝））が用いられている。
【０００５】
以下、従来技術について図面を参照して説明する。
【０００６】
図７は従来例に係る半導体装置の構成を示す断面図である。また、図８（ａ）〜（ｅ）は、従来例に係る半導体装置の製造方法の各工程を示す断面図であり、図８（ａ）は、導電性突起体を有する金属箔を準備する工程を説明する断面図であり、図８（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属箔と絶縁樹脂層とを一体化する工程を説明する断面図であり、図８（ｃ）は、絶縁樹脂層と一体化した導電性突起体と、半導体素子の素子電極とを対向させて絶縁樹脂層と半導体素子とを貼り合わせる工程を説明する断面図であり、図８（ｄ）は、金属箔を所定のパターンの金属ランドに加工する工程を説明する断面図であり、図８（ｅ）は、金属ランド上にはんだボールを形成する工程を説明する断面図である。
【０００７】
図７に示すように、従来のＷＬ−ＣＳＰ９は、接続端子となる複数の素子電極２が表面に形成された半導体素子１と、各素子電極２を除いて半導体素子１を覆う絶縁樹脂層７と、半導体素子１上の各素子電極２と接続する複数の導電性突起体３と、各導電性突起体３の直上の金属ランドを覆って形成されたはんだボ−ル６とを備えている。ここで、ＷＬ−ＣＳＰ９が設けられるウエハには半導体素子１が複数設けられている。また、導電性突起体３及び絶縁樹脂層７は前述のＢ2 ｉｔ法によって形成されたものである。
【０００８】
ＷＬ−ＣＳＰ９の具体的な製造方法は次の通りである。
【０００９】
まず、図８（ａ）に示すように、銅箔等の導電性金属箔５の一面上に、銀粒子等の導電性粉末、エポキシ樹脂等の樹脂及び溶剤を成分とする導電性ペーストを塗布した後に乾燥させることにより、円錐形状の導電性突起体３を形成する。
【００１０】
次に、図８（ｂ）に示すように、導電性突起体３が半硬化状の絶縁樹脂層７を貫通して導電性突起体３の頂部が絶縁樹脂層７から突出するように、導電性金属箔５と絶縁樹脂層７とを一体化する。その後、図８（ｃ）に示すように、素子電極２を設けた半導体素子１を有するウエハと、導電性突起体３を設けた絶縁樹脂層７とを位置合わせし、積層プレスすることにより、導電性突起体３の頂部と、ウエハ上の接続端子である素子電極２とを直接圧接接合させる。この圧接接合により、絶縁樹脂層７から突出した導電性突起体３の頂部がつぶれ、導電性突起体３は円錐台形状となる。
【００１１】
次に、図８（ｄ）に示すように、導電性金属箔５をパターニングして、導電性突起体３と接続する金属ランド８を形成した後、図８（ｅ）に示すように、金属ランド８を覆うようにはんだボ−ル６を形成する。
【００１２】
尚、絶縁樹脂層７の厚さは任意に設定できるが、導電性突起体３が貫通できるようにすると共に絶縁性を確保するために、０．０６〜０．１ｍｍの厚さに設定する。また、端子ピッチは１２０μｍ以上に設定する。また、導電性突起体３の高さについては、絶縁樹脂層７を貫通する必要があることから、少なくとも使用する絶縁樹脂層７の厚さよりも大きく且つ素子電極２と圧接接合するのに必要十分な高さに設定する。さらに、導電性突起体３を形成する銅箔等の導電性金属箔５の厚さも任意に設定できるが、一般的な銅箔等の厚さである１８μｍに設定しても問題無い。
【００１３】
以上に説明した半導体装置としては、例えば特許文献１に開示されている半導体装置が知られている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−１９３２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に開示された構成に代表されるような従来の半導体装置には、次のような２つの問題点があると考えられる。
【００１６】
第１の問題点は、導電性突起体３と素子電極２との接続信頼性の低下である。具体的には、導電性突起体３と素子電極２とを接続する圧接接合技術においては、接合材料や絶縁樹脂層材料が持つ物性により接合状態が変わり、中でも特に材料間の熱膨張係数の差は接合状態に大きい影響を及ぼすため、繰り返し熱応力を受けることによって接合界面に断線が生じるという不具合が起こる場合があることが報告されている。また、プリント基板への２次実装が完了した実装体において、熱的及び機械的な外力を受けた際のプリント基板の変形により半導体装置内部の接合界面にオープン不良が生じることも報告されている。
【００１７】
第２の問題点は、素子電極の破壊ダメージである。具体的には、絶縁樹脂層７への貫通性を向上させるために、特許文献１に開示された構成においては導電性突起体３の先端を尖らせているので、導電性突起体３の頂部を半導体素子１の素子電極２に圧着させた際に、半導体素子１の素子電極２に圧力が集中し、素子電極２がダメージを受けて破壊されるおそれがある。特に、近年の配線ルールの縮小化やチップサイズのシュリンク化に伴って、配線層の薄化や配線層間絶縁膜の脆弱化が進んできているため、素子電極２の取り扱いが難しくなってきているので、実装が困難になってきている。
【００１８】
本発明は、以上のような従来技術における問題点を解決するためになされたものであって、その目的は、高い接続信頼性を有し且つ実装しやすい半導体装置を提供することにある。
【課題を解決するための手段】
【００１９】
前記の目的を達成するために、本発明に係る第１の半導体装置は、半導体素子と、前記半導体素子の一面上に配置された少なくとも１つの電極部と、前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、前記配線上に形成された外部端子とを備え、前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層が介在している。
【００２０】
本発明に係る第１の半導体装置によると、半導体素子の電極部と、電極部上に設けられる導電性突起体との間に、錫及び銅を含む合金層が介在しているため、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫及び銅を含む合金層が介在しているため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２１】
本発明に係る第２の半導体装置は、半導体素子と、前記半導体素子の一面上に配置された少なくとも１つの電極部と、前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、前記配線上に形成された外部端子とを備え、前記導電性突起体における少なくとも前記電極部と対向する表面部には銅含有層が形成されており、前記電極部における前記導電性突起体と対向する面上には錫含有層が形成されている。
【００２２】
本発明に係る第２の半導体装置によると、半導体素子の電極部における導電性突起体と対向する面上には錫含有層が形成されていると共に、導電性突起体における電極部と対向する表面部には銅含有層が形成されているため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫含有層及び銅含有層が介在しているため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２３】
本発明に係る第３の半導体装置は、半導体素子と、前記半導体素子の一面上に配置された少なくとも１つの電極部と、前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、前記配線上に形成された外部端子とを備え、前記導電性突起体における少なくとも前記電極部と対向する表面部には錫含有層が形成されており、前記電極部における前記導電性突起体と対向する面上には銅含有層が形成されている。
【００２４】
本発明に係る第３の半導体装置によると、半導体素子の電極部における導電性突起体と対向する面上には銅含有層が形成されていると共に、導電性突起体における電極部と対向する表面部には錫含有層が形成されているため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、銅含有層及び錫含有層が介在しているため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２５】
本発明に係る第１の半導体装置の製造方法は、少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、前記ウエハにおける前記電極部の配置面側に、前記電極部と対向するように導電性突起体を準備する工程と、前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、前記配線上に外部端子を形成する工程と、前記ウエハを前記半導体素子毎に分割する工程とを備え、前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層を形成する工程をさらに備えている。
【００２６】
本発明に係る第１の半導体装置の製造方法によると、半導体素子の電極部と、電極上に設けられる導電性突起体との間に、錫及び銅を含む合金層を形成するため、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成するため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２７】
本発明に係る第１の半導体装置の製造方法において、前記合金層を形成するための加熱を、前記外部端子を形成する際のリフロー加熱工程で実施してもよい。このようにすると、半導体素子の電極部への局地的な圧接によるストレスが解放されるため、内部応力に起因する電極部へのダメージを緩和できると共に半導体素子の反りも緩和できる。
【００２８】
本発明に係る第１の半導体装置の製造方法において、前記ウエハが分割されてなる半導体装置をプリント基板上に実装する工程をさらに備え、前記合金層を形成するための加熱を、前記半導体装置を前記プリント基板上に実装する際のリフロー加熱工程で実施してもよい。このようにすると、半導体素子の電極部への局地的な圧接によるストレスが解放されるため、内部応力に起因する電極部へのダメージを緩和できると共に半導体素子の反りも緩和できる。
【００２９】
本発明に係る第２の半導体装置の製造方法は、少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、前記電極部の表面上に錫含有層を形成する工程と、前記ウエハにおける前記電極部の配置面側に、銅含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、前記配線上に外部端子を形成する工程と、前記ウエハを前記半導体素子毎に分割する工程とを備えている。
【００３０】
本発明に係る第２の半導体装置の製造方法によると、銅含有層を表面部に有する導電性突起体と対向する半導体素子の電極部上に錫含有層を形成するため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫含有層及び銅含有層が介在するため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００３１】
本発明に係る第３の半導体装置の製造方法は、少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、前記電極部の表面上に銅含有層を形成する工程と、前記ウエハにおける前記電極部の配置面側に、錫含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、前記配線上に外部端子を形成する工程と、前記ウエハを前記半導体素子毎に分割する工程とを備えている。
【００３２】
本発明に係る第３の半導体装置の製造方法によると、錫含有層を表面部に有する導電性突起体と対向する半導体素子の電極部上に銅含有層を形成するため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、銅含有層及び錫含有層が介在するため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００３３】
本発明に係る第２又は第３の半導体装置の製造方法において、前記錫含有層は、めっき法により形成されてもよいし、又は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されてもよい。
【００３４】
本発明に係る第２又は第３の半導体装置の製造方法において、前記銅含有層は、めっき法により形成されてもよいし、又は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されてもよい。
【発明の効果】
【００３５】
本発明によれば、絶縁層を貫通する導電性突起体と半導体素子の電極部とが電気的に接続された半導体装置において、接続信頼性を向上させることができると共に、電極部へのダメージを緩和して実装を簡単化することができる。
【図面の簡単な説明】
【００３６】
【図１】図１は本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図２】図２は本発明の一実施形態に係る半導体装置の構成を示す斜視図である。
【図３】図３（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す図であって、図３（ａ）は、素子電極が形成されたウエハを準備する工程を説明する断面図であり、図３（ｂ）は、半導体素子の裏面を研磨する工程を説明する断面図であり、図３（ｃ）は、半導体素子の表面上に絶縁樹脂層を形成する工程を説明する断面図であり、図３（ｄ）は、素子電極上にＳｎ含有層を形成する工程を説明する断面図である。
【図４】図４（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す図であって、図４（ａ）は、導電性突起体を有する金属層及び絶縁樹脂層を準備する工程を説明する断面図であり、図４（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属層と絶縁樹脂層とを一体化する工程を説明する断面図である。
【図５】図５（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す図であって、図５（ａ）は、絶縁樹脂層と一体化した導電性突起体と、別の絶縁樹脂層と一体化した半導体素子とを対向させる工程を説明する断面図であり、図５（ｂ）は、開口部を通じて導電性突起体と素子電極とを接触させると共に金属層を金属配線に加工する工程を説明する断面図であり、図５（ｃ）は、金属配線のうちはんだボール形成領域を除く領域を絶縁樹脂層によって覆う工程を説明する断面図であり、図５（ｄ）は、絶縁樹脂層が開口されている金属配線上にはんだボールを形成する工程を説明する断面図である。
【図６】図６は、本発明の一実施形態に係る半導体装置が複数設けられたウエハをダイシングブレードを用いて各半導体装置ごとに分割する工程を説明する斜視図である。
【図７】図７は従来例に係る半導体装置の構成を示す断面図である。
【図８】図８（ａ）〜（ｅ）は、従来例に係る半導体装置の製造方法の各工程を示す図であり、図８（ａ）は、導電性突起体を有する金属箔を準備する工程を説明する断面図であり、図８（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属箔と絶縁樹脂層とを一体化する工程を説明する断面図であり、図８（ｃ）は、絶縁樹脂層と一体化した導電性突起体と、半導体素子の素子電極とを対向させて絶縁樹脂層と半導体素子とを貼り合わせる工程を説明する断面図であり、図８（ｄ）は、金属箔を所定のパターンの金属ランドに加工する工程を説明する断面図であり、図８（ｅ）は、金属ランド上にはんだボールを形成する工程を説明する断面図である。
【発明を実施するための形態】
【００３７】
（実施形態）
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、ＷＬ−ＣＳＰ（ウェハレベルＣＳＰ）を例として、図面を参照しながら説明する。尚、各図において、同等の構成要素については同じ符号を用いることにより、重複する説明を省略する場合がある。
【００３８】
図１及び図２はそれぞれ、本実施形態に係る半導体装置の構成を示す断面図及び斜視図である。ここで、図１は、図２のＡ−Ａ’線における断面図である。また、図２では、半導体装置を構成する絶縁樹脂層等の一部を切り欠くことによって装置内部を部分的に露出させた状態を示している。
【００３９】
図１及び図２に示すように、本実施形態の半導体装置１００は、例えば直方体形状をした半導体素子１０１を有している。半導体素子１０１の表面上には複数の素子電極１０２が配置されている。また、半導体素子１０１の表面は保護膜（図示省略）によって覆われている。当該保護膜には半導体素子１０１の周縁に沿って複数の開口が形成されており、各開口から各素子電極１０２が露出している。
【００４０】
また、図１及び図２に示すように、本実施形態の半導体装置１００においては、半導体素子１０１上に設けられた素子電極１０２と、素子電極１０２に対向する位置に設けられた導電性突起体１０３とは、ＳｎＣｕ合金層１０４により接続されている。ここで、半導体素子１０１は、例えば集積回路などの半導体チップであり、その表面は、例えばポリイミド層からなる図示しない保護層によって覆われている。また、導電性突起体１０３は金属配線１０５の一部として形成されている。また、金属配線１０５上には、プリント基板実装をするための外部電極端子として、いわゆるはんだボール１０６が形成されている。金属配線１０５と半導体素子１０１との間には絶縁樹脂層１０７が設けられており、絶縁樹脂層１０７の一方の面は金属配線１０５と圧着しており、絶縁樹脂層１０７の他方の面は半導体素子１０１と圧着している。具体的には、半導体素子１０１は、素子電極１０２が設けられた電極面を絶縁樹脂層側に向けて絶縁樹脂層１０７に圧着されている。また、絶縁樹脂層１０７は素子電極１０２上に開口を有している。尚、絶縁樹脂層１０７の材料として、例えばエポキシ系熱硬化型樹脂等を用いてもよい。また、絶縁樹脂層１０７上及び金属配線１０５上には、外部電極端子（はんだボール１０６）形成領域が開口された絶縁樹脂層１０９が形成されている。
【００４１】
次に、本実施形態の半導体装置の製造方法について、図面を参照しながら説明する。図３（ａ）〜（ｄ）、図４（ａ）、（ｂ）及び図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法の各工程を示す、図２に示す半導体装置１００のＡ−Ａ’線に沿った断面図である。詳しくは、図３（ａ）は、素子電極が形成されたウエハを準備する工程を説明する断面図であり、図３（ｂ）は、半導体素子の裏面を研磨する工程を説明する断面図であり、図３（ｃ）は、半導体素子の表面上に絶縁樹脂層を形成する工程を説明する断面図であり、図３（ｄ）は、素子電極上にＳｎ含有層を形成する工程を説明する断面図である。また、図４（ａ）は、導電性突起体を有する金属層及び絶縁樹脂層を準備する工程を説明する断面図であり、図４（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属層と絶縁樹脂層とを一体化する工程を説明する断面図である。また、図５（ａ）は、絶縁樹脂層と一体化した導電性突起体と、別の絶縁樹脂層と一体化した半導体素子とを対向させる工程を説明する断面図であり、図５（ｂ）は、開口部を通じて導電性突起体と素子電極とを接触させると共に金属層を金属配線に加工する工程を説明する断面図であり、図５（ｃ）は、金属配線のうちはんだボール形成領域を除く領域を絶縁樹脂層によって覆う工程を説明する断面図であり、図５（ｄ）は、絶縁樹脂層が開口されている金属配線上にはんだボールを形成する工程を説明する断面図である。
【００４２】
まず、図３（ａ）に示すように、複数の半導体素子１０１を有するウエハを準備する。ここで、各半導体素子１０１の表面には、外部と電気的接続を行うための複数の素子電極１０２が配置されている。
【００４３】
次に、図３（ｂ）に示すとおり、各半導体素子１０１の裏面を研磨することにより、各半導体素子１０１の厚さを所定の厚さにする。各半導体素子１０１の厚さは、通常の場合、例えば３５０μｍ〜５００μｍ程度であり、薄型化する場合、例えば１００μｍ〜３５０μｍ程度とすることが好ましい。図示は省略しているが、各半導体素子１０１の裏面に、例えば電解めっき法又はスパッタリング法などにより、例えば銅や銀を主成分とする厚さ数μｍ程度から数十μｍ程度までの金属膜を形成してもよい。
【００４４】
次に、図３（ｃ）に示すように、各半導体素子１０１の表面（素子電極１０２の配置面：以下同じ）上に、例えば感光性の絶縁性樹脂を塗布して絶縁樹脂層１０７Ａを形成した後、フォトリソグラフィ法を用いてパターン露光及び現像を順次行うことにより、各素子電極１０２が露出するように絶縁樹脂層１０７Ａに複数の開口部１１０を形成する。ここで、絶縁樹脂層１０７Ａの材料として、例えばポリイミドを用いてもよい。また、絶縁樹脂層１０７Ａの厚さについては、フォトリソグラフィ法による露光性及び現像性を向上させる観点から例えば５μｍ〜５０μｍ程度とすることが好ましく、約１０μｍ程度とすることがより好ましい。
【００４５】
尚、本実施形態において、コスト削減や工程数削減を目的として、絶縁樹脂層１０７Ａの形成を省いてもよい。その場合、後述する絶縁樹脂層１０７Ｂにより同等の絶縁効果を得ることができる。
【００４６】
次に、図３（ｄ）に示すとおり、各素子電極１０２の上に、例えばめっき法などにより、Ｓｎ含有金属層１１１を形成する。Ｓｎ含有金属層１１１はＳｎのみから構成されていてもよいし、又はＳｎを主成分とする合金から構成されていてもよい。尚、Ｓｎ含有金属層１１１の形成方法として、めっき法に代えて、例えば、Ｓｎを主体とするペーストを印刷法などにより素子電極１０２上に塗布した後にリフロー加熱を行うことによって厚いＳｎ含有層を形成できるプリコーティング法を用いてもよい。
【００４７】
次に、図４（ａ）に示すように、導電性突起体１０３を有する金属層１０５Ａ、及び絶縁樹脂層１０７Ｂを準備した後、図４（ｂ）に示すように、導電性突起体１０３が絶縁樹脂層１０７Ｂを貫通するように、金属層１０５Ａと絶縁樹脂層１０７Ｂとを一体化する。具体的には、絶縁樹脂層１０７Ｂを貫通した導電性突起体１０３の頂部は絶縁樹脂層１０７Ｂから突出して露出している。ここで、導電性突起体１０３の全体的な形状は、先端（頂部）に近づくにつれて細くなっている。これにより、絶縁樹脂層１０７Ｂに対する導電性突起体１０３の貫通性が向上する。また、導電性突起体１０３は、例えば導電性材料又は圧延金属などから構成されており、その表面には、例えば電解めっき法又は無電解めっき法により、銅層又は銅を主体とする合金層が設けられている。尚、導電性突起体１０３自体がＣｕから構成されている場合には、前述のめっき処理は省略可能であり、導電性突起体１０３の表面に防錆処理を施しておけばよい。また、導電性突起体１０３の高さは、絶縁樹脂層１０７Ｂの厚さと比べて同等又は高くなっている。これにより、後述する素子電極１０２への導電性突起体１０３の接合を確実に行うことが可能となる。
【００４８】
次に、図５（ａ）に示すように、絶縁樹脂層１０７Ｂと一体化した導電性突起体１０３と、絶縁樹脂層１０７Ａと一体化した半導体素子１０１上の素子電極１０２とを対向させた後、図５（ｂ）に示すように、絶縁樹脂層１０７Ａと絶縁樹脂層１０７Ｂとを貼り合わせる。ここで、絶縁樹脂層１０７Ａの開口部１１０を通じて導電性突起体１０３と素子電極１０２とが電気的に接続される。
【００４９】
本実施形態では、素子電極１０２と導電性突起体１０３との接続に際して、素子電極１０２上に比較的柔らかいＳｎ含有金属層１１１が形成されているため、仮に導電性突起体１０３の先端が鋭利な形状であったとしても、導電性突起体１０３の素子電極１０２への接触時のダメージを軽減することができる。また、導電性突起体１０３に高さバラツキがあったとしても、素子電極１０２の一部が局地的に大きなダメージを受ける事態をＳｎ含有金属層１１１によって回避することができる。
【００５０】
尚、以下の説明では、絶縁樹脂層１０７Ａ及び絶縁樹脂層１０７Ｂの積層体を単に絶縁樹脂層１０７と称するが、前述のように、絶縁樹脂層１０７Ａ及び絶縁樹脂層１０７Ｂのいずれか一方を、コストや製造工程数の削減のために省略してもよい。
【００５１】
続いて、図５（ｂ）に示すように、金属層１０５Ａを金属配線１０５に加工する。ここで、各金属配線１０５における各素子電極１０２と反対側の一端には、略円形状をした金属ランドが配置される。この金属ランドは半導体素子１０１の表面上にマトリックス状に複数配置される。
【００５２】
次に、図５（ｃ）に示すように、前記各金属ランドを含む各金属配線１０５を覆うように絶縁樹脂層１０９を形成した後、当該各金属ランドが露出するように絶縁樹脂層１０９に複数の開口部をマトリックス状に形成する。
【００５３】
次に、図５（ｄ）に示すように、前記各金属ランド上にはんだボール１０６を形成する。はんだボール１０６の形成方法としては、色々な方法が考えられるが、例えば金属ランド上にフラックスを塗布した後にはんだボール１０６を搭載してリフロー加熱によりはんだボール１０６を一旦溶融させる方法、又は、金属ランド上にフラックス入りはんだ粉末（いわゆるはんだペースト）を塗布した後にリフロー加熱によりはんだ粉末を一旦溶融させ、その後、凝固させることによってはんだボール１０６を形成する方法等を用いてもよい。いずれの方法を用いた場合においても、リフロー加熱を行う際に、導電性突起体１０３上に設けられたＣｕ含有層中のＣｕ成分と、素子電極１０２上に設けられたＳｎ含有金属層１１１中のＳｎ成分とによって、ＳｎＣｕ合金層１０４が形成される結果、導電性突起体１０３と素子電極１０２との間に強固な接続信頼性が得られる。ここで、ＳｎＣｕ合金層１０４の厚さは約１μｍ程度までが良い。その理由は、ＳｎＣｕ合金層１０４の厚さが１μｍを大きく超えた場合、機械的な衝撃などによりＳｎＣｕ合金層１０４が破壊されるおそれがあるためである。また、前述のリフロー加熱を行うことにより、素子電極１０２への局地的な圧接によるストレスが解放されるため、内部応力に起因する素子電極１０２へのダメージを緩和できると同時に半導体素子１０１の反りも緩和できるという相乗効果が得られる。ここで、リフロー加熱の温度は、はんだボール１０６の金属物性としての液相温度を超える温度であり、近年の環境問題を鑑みた鉛フリーはんだ組成であれば２２０〜２５０℃が一般的である。また、はんだボール１０６の形成に伴うリフロー加熱に代えて、プリント基板への２次実装工程におけるリフロー加熱を利用することも可能である。この場合には、加熱回数が１回で済むという利点がある。
【００５４】
尚、半導体装置の製造工程においては、通常、さまざまな温度の熱負荷が加えられる。実際、本実施形態においても、ＳｎＣｕ合金層１０４を形成するための加熱工程が必要となるが、仮に半導体装置の製造工程においてＳｎＣｕ合金層１０４の形成に必要な熱が加えられなかったとしても、前述のように、プリント基板実装でのリフロー加熱を利用することができるため、高温加熱に対する耐性が弱い半導体装置に対しては、本実施形態は非常に有効となる。
【００５５】
最後に、以上に述べた各工程が実施されたウエハをチップ（半導体装置１００）毎に分割する。図６は、本実施形態の半導体装置１００が複数設けられたウエハ１０を、ウエハ１０の表面に平行な軸の周りに回転するダイシングブレード１１２を用いて半導体装置１００毎に分割する工程を説明する斜視図である。図６に示すように、各半導体装置１００上に複数の外部電極端子つまりはんだボール１０６がマトリックス状に配置されており、ウエハ１０を半導体装置１００毎に分離することによって、図１に示す個片の半導体装置１００を得ることができる。
【００５６】
以上に説明した本実施形態によると、半導体素子１０１の素子電極１０２と、素子電極１０２上に設けられる導電性突起体１０３との間に、ＳｎＣｕ合金層１０４を形成するため、素子電極１０２と導電性突起体１０３との接続を強固にできるので、接続信頼性を向上させることができる。また、素子電極１０２と導電性突起体１０３との間に、ＳｎＣｕ合金層１０４を形成するため、仮に導電性突起体１０３の先端が鋭利な形状であったとしても、素子電極１０２と導電性突起体１０３とを接続する際の素子電極１０２へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００５７】
尚、本実施形態において、導電性突起体１０３上に設けられたＣｕ含有層中のＣｕ成分と、素子電極１０２上に設けられたＳｎ含有金属層１１１中のＳｎ成分とによって、ＳｎＣｕ合金層１０４を形成したときに、当該Ｃｕ含有層の一部及び当該Ｓｎ含有金属層１１１の一部が残存してもよい。
【００５８】
また、本実施形態において、Ｃｕ含有層を少なくとも表面部に有する導電性突起体１０３と対向する半導体素子１０１の素子電極１０２上にＳｎ含有金属層１１１を形成することにより、ＳｎＣｕ合金層１０４を形成した。しかし、これに代えて、Ｓｎ含有層を少なくとも表面部に有する導電性突起体１０３と対向する半導体素子１０１の素子電極１０２上にＣｕ含有層を形成することにより、ＳｎＣｕ合金層１０４を形成してもよい。この場合、素子電極１０２上にＣｕ含有層を例えばめっき法により形成してもよい。或いは、めっき法に代えて、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法を用いてもよい。また、ＳｎＣｕ合金層１０４の形成後に、当該Ｓｎ含有層の一部及び当該Ｃｕ含有層の一部が残存してもよい。
【産業上の利用可能性】
【００５９】
本発明は、絶縁層を貫通する導電性突起体と半導体素子の電極部とが電気的に接続された半導体装置において、接続信頼性の向上及び電極部へのダメージの緩和を可能とするものであり、接続信頼性が向上したＷＬ−ＣＳＰ等の実装を容易に行う上で有用である。
【符号の説明】
【００６０】
１ 半導体素子
２ 素子電極
３ 導電性突起体
５ 導電性金属箔
６ はんだボ−ル
７ 絶縁樹脂層
８ 金属ランド
９ ＷＬ−ＣＳＰ
１０ ウエハ
１００ 半導体装
１０１ 半導体素子
１０２ 素子電極
１０３ 導電性突起体
１０４ ＳｎＣｕ合金層
１０５ 金属配線
１０５Ａ 金属層
１０６ はんだボール
１０７、１０７Ａ、１０７Ｂ 絶縁樹脂層
１０９ 絶縁樹脂層
１１０ 開口部
１１１ Ｓｎ含有合金層
１１２ ダイシングブレード
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、情報通信機器や事務用電子機器の小型化及び高機能化に伴い、これらの機器に使用される半導体装置に対しては、小型化、薄型化、高密度化及び多端子化が要求されている。そのため、小型軽量多端子パッケージとして各種のＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：チップスケールパッケージ）が開発されている。
【０００３】
特に、ＷＬ−ＣＳＰ（ウエハレベルＣＳＰ）は、半導体素子の電極部と外部電極端子とを接続する金属配線をウエハ上に形成し、半導体装置の製造工程における最終段階でウエハを個々のパッケージごとに分離する技術であり、ベアチップと同等なサイズの極めて小型の半導体装置を実現する技術として注目されている。
【０００４】
従来のＷＬ−ＣＳＰは、別工程で銅箔上に作成した導電性突起体を、絶縁樹脂層中を貫通させて直接に半導体素子と積層させ、導電性突起体と半導体素子の電極部とを圧接接合することにより両者の電気的接続を行ったものである。ここで、銅箔と、絶縁性基体と、絶縁性基体を貫通して形成された複数の導電性突起体とを用いた構成であるＢ2 ｉｔ法（ビー・スクェア・イット法：登録商標Ｂｕｒｉｅｄ−Ｂｕｍｐ−Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ（株式会社東芝））が用いられている。
【０００５】
以下、従来技術について図面を参照して説明する。
【０００６】
図７は従来例に係る半導体装置の構成を示す断面図である。また、図８（ａ）〜（ｅ）は、従来例に係る半導体装置の製造方法の各工程を示す断面図であり、図８（ａ）は、導電性突起体を有する金属箔を準備する工程を説明する断面図であり、図８（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属箔と絶縁樹脂層とを一体化する工程を説明する断面図であり、図８（ｃ）は、絶縁樹脂層と一体化した導電性突起体と、半導体素子の素子電極とを対向させて絶縁樹脂層と半導体素子とを貼り合わせる工程を説明する断面図であり、図８（ｄ）は、金属箔を所定のパターンの金属ランドに加工する工程を説明する断面図であり、図８（ｅ）は、金属ランド上にはんだボールを形成する工程を説明する断面図である。
【０００７】
図７に示すように、従来のＷＬ−ＣＳＰ９は、接続端子となる複数の素子電極２が表面に形成された半導体素子１と、各素子電極２を除いて半導体素子１を覆う絶縁樹脂層７と、半導体素子１上の各素子電極２と接続する複数の導電性突起体３と、各導電性突起体３の直上の金属ランドを覆って形成されたはんだボ−ル６とを備えている。ここで、ＷＬ−ＣＳＰ９が設けられるウエハには半導体素子１が複数設けられている。また、導電性突起体３及び絶縁樹脂層７は前述のＢ2 ｉｔ法によって形成されたものである。
【０００８】
ＷＬ−ＣＳＰ９の具体的な製造方法は次の通りである。
【０００９】
まず、図８（ａ）に示すように、銅箔等の導電性金属箔５の一面上に、銀粒子等の導電性粉末、エポキシ樹脂等の樹脂及び溶剤を成分とする導電性ペーストを塗布した後に乾燥させることにより、円錐形状の導電性突起体３を形成する。
【００１０】
次に、図８（ｂ）に示すように、導電性突起体３が半硬化状の絶縁樹脂層７を貫通して導電性突起体３の頂部が絶縁樹脂層７から突出するように、導電性金属箔５と絶縁樹脂層７とを一体化する。その後、図８（ｃ）に示すように、素子電極２を設けた半導体素子１を有するウエハと、導電性突起体３を設けた絶縁樹脂層７とを位置合わせし、積層プレスすることにより、導電性突起体３の頂部と、ウエハ上の接続端子である素子電極２とを直接圧接接合させる。この圧接接合により、絶縁樹脂層７から突出した導電性突起体３の頂部がつぶれ、導電性突起体３は円錐台形状となる。
【００１１】
次に、図８（ｄ）に示すように、導電性金属箔５をパターニングして、導電性突起体３と接続する金属ランド８を形成した後、図８（ｅ）に示すように、金属ランド８を覆うようにはんだボ−ル６を形成する。
【００１２】
尚、絶縁樹脂層７の厚さは任意に設定できるが、導電性突起体３が貫通できるようにすると共に絶縁性を確保するために、０．０６〜０．１ｍｍの厚さに設定する。また、端子ピッチは１２０μｍ以上に設定する。また、導電性突起体３の高さについては、絶縁樹脂層７を貫通する必要があることから、少なくとも使用する絶縁樹脂層７の厚さよりも大きく且つ素子電極２と圧接接合するのに必要十分な高さに設定する。さらに、導電性突起体３を形成する銅箔等の導電性金属箔５の厚さも任意に設定できるが、一般的な銅箔等の厚さである１８μｍに設定しても問題無い。
【００１３】
以上に説明した半導体装置としては、例えば特許文献１に開示されている半導体装置が知られている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−１９３２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、特許文献１に開示された構成に代表されるような従来の半導体装置には、次のような２つの問題点があると考えられる。
【００１６】
第１の問題点は、導電性突起体３と素子電極２との接続信頼性の低下である。具体的には、導電性突起体３と素子電極２とを接続する圧接接合技術においては、接合材料や絶縁樹脂層材料が持つ物性により接合状態が変わり、中でも特に材料間の熱膨張係数の差は接合状態に大きい影響を及ぼすため、繰り返し熱応力を受けることによって接合界面に断線が生じるという不具合が起こる場合があることが報告されている。また、プリント基板への２次実装が完了した実装体において、熱的及び機械的な外力を受けた際のプリント基板の変形により半導体装置内部の接合界面にオープン不良が生じることも報告されている。
【００１７】
第２の問題点は、素子電極の破壊ダメージである。具体的には、絶縁樹脂層７への貫通性を向上させるために、特許文献１に開示された構成においては導電性突起体３の先端を尖らせているので、導電性突起体３の頂部を半導体素子１の素子電極２に圧着させた際に、半導体素子１の素子電極２に圧力が集中し、素子電極２がダメージを受けて破壊されるおそれがある。特に、近年の配線ルールの縮小化やチップサイズのシュリンク化に伴って、配線層の薄化や配線層間絶縁膜の脆弱化が進んできているため、素子電極２の取り扱いが難しくなってきているので、実装が困難になってきている。
【００１８】
本発明は、以上のような従来技術における問題点を解決するためになされたものであって、その目的は、高い接続信頼性を有し且つ実装しやすい半導体装置を提供することにある。
【課題を解決するための手段】
【００１９】
前記の目的を達成するために、本発明に係る第１の半導体装置は、半導体素子と、前記半導体素子の一面上に配置された少なくとも１つの電極部と、前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、前記配線上に形成された外部端子とを備え、前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層が介在している。
【００２０】
本発明に係る第１の半導体装置によると、半導体素子の電極部と、電極部上に設けられる導電性突起体との間に、錫及び銅を含む合金層が介在しているため、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫及び銅を含む合金層が介在しているため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２１】
本発明に係る第２の半導体装置は、半導体素子と、前記半導体素子の一面上に配置された少なくとも１つの電極部と、前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、前記配線上に形成された外部端子とを備え、前記導電性突起体における少なくとも前記電極部と対向する表面部には銅含有層が形成されており、前記電極部における前記導電性突起体と対向する面上には錫含有層が形成されている。
【００２２】
本発明に係る第２の半導体装置によると、半導体素子の電極部における導電性突起体と対向する面上には錫含有層が形成されていると共に、導電性突起体における電極部と対向する表面部には銅含有層が形成されているため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫含有層及び銅含有層が介在しているため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２３】
本発明に係る第３の半導体装置は、半導体素子と、前記半導体素子の一面上に配置された少なくとも１つの電極部と、前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、前記配線上に形成された外部端子とを備え、前記導電性突起体における少なくとも前記電極部と対向する表面部には錫含有層が形成されており、前記電極部における前記導電性突起体と対向する面上には銅含有層が形成されている。
【００２４】
本発明に係る第３の半導体装置によると、半導体素子の電極部における導電性突起体と対向する面上には銅含有層が形成されていると共に、導電性突起体における電極部と対向する表面部には錫含有層が形成されているため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、銅含有層及び錫含有層が介在しているため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２５】
本発明に係る第１の半導体装置の製造方法は、少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、前記ウエハにおける前記電極部の配置面側に、前記電極部と対向するように導電性突起体を準備する工程と、前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、前記配線上に外部端子を形成する工程と、前記ウエハを前記半導体素子毎に分割する工程とを備え、前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層を形成する工程をさらに備えている。
【００２６】
本発明に係る第１の半導体装置の製造方法によると、半導体素子の電極部と、電極上に設けられる導電性突起体との間に、錫及び銅を含む合金層を形成するため、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成するため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００２７】
本発明に係る第１の半導体装置の製造方法において、前記合金層を形成するための加熱を、前記外部端子を形成する際のリフロー加熱工程で実施してもよい。このようにすると、半導体素子の電極部への局地的な圧接によるストレスが解放されるため、内部応力に起因する電極部へのダメージを緩和できると共に半導体素子の反りも緩和できる。
【００２８】
本発明に係る第１の半導体装置の製造方法において、前記ウエハが分割されてなる半導体装置をプリント基板上に実装する工程をさらに備え、前記合金層を形成するための加熱を、前記半導体装置を前記プリント基板上に実装する際のリフロー加熱工程で実施してもよい。このようにすると、半導体素子の電極部への局地的な圧接によるストレスが解放されるため、内部応力に起因する電極部へのダメージを緩和できると共に半導体素子の反りも緩和できる。
【００２９】
本発明に係る第２の半導体装置の製造方法は、少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、前記電極部の表面上に錫含有層を形成する工程と、前記ウエハにおける前記電極部の配置面側に、銅含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、前記配線上に外部端子を形成する工程と、前記ウエハを前記半導体素子毎に分割する工程とを備えている。
【００３０】
本発明に係る第２の半導体装置の製造方法によると、銅含有層を表面部に有する導電性突起体と対向する半導体素子の電極部上に錫含有層を形成するため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、錫含有層及び銅含有層が介在するため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００３１】
本発明に係る第３の半導体装置の製造方法は、少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、前記電極部の表面上に銅含有層を形成する工程と、前記ウエハにおける前記電極部の配置面側に、錫含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、前記配線上に外部端子を形成する工程と、前記ウエハを前記半導体素子毎に分割する工程とを備えている。
【００３２】
本発明に係る第３の半導体装置の製造方法によると、錫含有層を表面部に有する導電性突起体と対向する半導体素子の電極部上に銅含有層を形成するため、電極部と導電性突起体との接続時に、電極部と導電性突起体との間に、錫及び銅を含む合金層を形成することができる。従って、電極部と導電性突起体との接続を強固にできるので、接続信頼性を向上させることができる。また、電極部と導電性突起体との間に、銅含有層及び錫含有層が介在するため、仮に導電性突起体の先端が鋭利な形状であったとしても、電極部と導電性突起体とを接続する際の電極部へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００３３】
本発明に係る第２又は第３の半導体装置の製造方法において、前記錫含有層は、めっき法により形成されてもよいし、又は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されてもよい。
【００３４】
本発明に係る第２又は第３の半導体装置の製造方法において、前記銅含有層は、めっき法により形成されてもよいし、又は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されてもよい。
【発明の効果】
【００３５】
本発明によれば、絶縁層を貫通する導電性突起体と半導体素子の電極部とが電気的に接続された半導体装置において、接続信頼性を向上させることができると共に、電極部へのダメージを緩和して実装を簡単化することができる。
【図面の簡単な説明】
【００３６】
【図１】図１は本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図２】図２は本発明の一実施形態に係る半導体装置の構成を示す斜視図である。
【図３】図３（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す図であって、図３（ａ）は、素子電極が形成されたウエハを準備する工程を説明する断面図であり、図３（ｂ）は、半導体素子の裏面を研磨する工程を説明する断面図であり、図３（ｃ）は、半導体素子の表面上に絶縁樹脂層を形成する工程を説明する断面図であり、図３（ｄ）は、素子電極上にＳｎ含有層を形成する工程を説明する断面図である。
【図４】図４（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す図であって、図４（ａ）は、導電性突起体を有する金属層及び絶縁樹脂層を準備する工程を説明する断面図であり、図４（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属層と絶縁樹脂層とを一体化する工程を説明する断面図である。
【図５】図５（ａ）〜（ｄ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す図であって、図５（ａ）は、絶縁樹脂層と一体化した導電性突起体と、別の絶縁樹脂層と一体化した半導体素子とを対向させる工程を説明する断面図であり、図５（ｂ）は、開口部を通じて導電性突起体と素子電極とを接触させると共に金属層を金属配線に加工する工程を説明する断面図であり、図５（ｃ）は、金属配線のうちはんだボール形成領域を除く領域を絶縁樹脂層によって覆う工程を説明する断面図であり、図５（ｄ）は、絶縁樹脂層が開口されている金属配線上にはんだボールを形成する工程を説明する断面図である。
【図６】図６は、本発明の一実施形態に係る半導体装置が複数設けられたウエハをダイシングブレードを用いて各半導体装置ごとに分割する工程を説明する斜視図である。
【図７】図７は従来例に係る半導体装置の構成を示す断面図である。
【図８】図８（ａ）〜（ｅ）は、従来例に係る半導体装置の製造方法の各工程を示す図であり、図８（ａ）は、導電性突起体を有する金属箔を準備する工程を説明する断面図であり、図８（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属箔と絶縁樹脂層とを一体化する工程を説明する断面図であり、図８（ｃ）は、絶縁樹脂層と一体化した導電性突起体と、半導体素子の素子電極とを対向させて絶縁樹脂層と半導体素子とを貼り合わせる工程を説明する断面図であり、図８（ｄ）は、金属箔を所定のパターンの金属ランドに加工する工程を説明する断面図であり、図８（ｅ）は、金属ランド上にはんだボールを形成する工程を説明する断面図である。
【発明を実施するための形態】
【００３７】
（実施形態）
以下、本発明の一実施形態に係る半導体装置及びその製造方法について、ＷＬ−ＣＳＰ（ウェハレベルＣＳＰ）を例として、図面を参照しながら説明する。尚、各図において、同等の構成要素については同じ符号を用いることにより、重複する説明を省略する場合がある。
【００３８】
図１及び図２はそれぞれ、本実施形態に係る半導体装置の構成を示す断面図及び斜視図である。ここで、図１は、図２のＡ−Ａ’線における断面図である。また、図２では、半導体装置を構成する絶縁樹脂層等の一部を切り欠くことによって装置内部を部分的に露出させた状態を示している。
【００３９】
図１及び図２に示すように、本実施形態の半導体装置１００は、例えば直方体形状をした半導体素子１０１を有している。半導体素子１０１の表面上には複数の素子電極１０２が配置されている。また、半導体素子１０１の表面は保護膜（図示省略）によって覆われている。当該保護膜には半導体素子１０１の周縁に沿って複数の開口が形成されており、各開口から各素子電極１０２が露出している。
【００４０】
また、図１及び図２に示すように、本実施形態の半導体装置１００においては、半導体素子１０１上に設けられた素子電極１０２と、素子電極１０２に対向する位置に設けられた導電性突起体１０３とは、ＳｎＣｕ合金層１０４により接続されている。ここで、半導体素子１０１は、例えば集積回路などの半導体チップであり、その表面は、例えばポリイミド層からなる図示しない保護層によって覆われている。また、導電性突起体１０３は金属配線１０５の一部として形成されている。また、金属配線１０５上には、プリント基板実装をするための外部電極端子として、いわゆるはんだボール１０６が形成されている。金属配線１０５と半導体素子１０１との間には絶縁樹脂層１０７が設けられており、絶縁樹脂層１０７の一方の面は金属配線１０５と圧着しており、絶縁樹脂層１０７の他方の面は半導体素子１０１と圧着している。具体的には、半導体素子１０１は、素子電極１０２が設けられた電極面を絶縁樹脂層側に向けて絶縁樹脂層１０７に圧着されている。また、絶縁樹脂層１０７は素子電極１０２上に開口を有している。尚、絶縁樹脂層１０７の材料として、例えばエポキシ系熱硬化型樹脂等を用いてもよい。また、絶縁樹脂層１０７上及び金属配線１０５上には、外部電極端子（はんだボール１０６）形成領域が開口された絶縁樹脂層１０９が形成されている。
【００４１】
次に、本実施形態の半導体装置の製造方法について、図面を参照しながら説明する。図３（ａ）〜（ｄ）、図４（ａ）、（ｂ）及び図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法の各工程を示す、図２に示す半導体装置１００のＡ−Ａ’線に沿った断面図である。詳しくは、図３（ａ）は、素子電極が形成されたウエハを準備する工程を説明する断面図であり、図３（ｂ）は、半導体素子の裏面を研磨する工程を説明する断面図であり、図３（ｃ）は、半導体素子の表面上に絶縁樹脂層を形成する工程を説明する断面図であり、図３（ｄ）は、素子電極上にＳｎ含有層を形成する工程を説明する断面図である。また、図４（ａ）は、導電性突起体を有する金属層及び絶縁樹脂層を準備する工程を説明する断面図であり、図４（ｂ）は、導電性突起体が絶縁樹脂層を貫通するように金属層と絶縁樹脂層とを一体化する工程を説明する断面図である。また、図５（ａ）は、絶縁樹脂層と一体化した導電性突起体と、別の絶縁樹脂層と一体化した半導体素子とを対向させる工程を説明する断面図であり、図５（ｂ）は、開口部を通じて導電性突起体と素子電極とを接触させると共に金属層を金属配線に加工する工程を説明する断面図であり、図５（ｃ）は、金属配線のうちはんだボール形成領域を除く領域を絶縁樹脂層によって覆う工程を説明する断面図であり、図５（ｄ）は、絶縁樹脂層が開口されている金属配線上にはんだボールを形成する工程を説明する断面図である。
【００４２】
まず、図３（ａ）に示すように、複数の半導体素子１０１を有するウエハを準備する。ここで、各半導体素子１０１の表面には、外部と電気的接続を行うための複数の素子電極１０２が配置されている。
【００４３】
次に、図３（ｂ）に示すとおり、各半導体素子１０１の裏面を研磨することにより、各半導体素子１０１の厚さを所定の厚さにする。各半導体素子１０１の厚さは、通常の場合、例えば３５０μｍ〜５００μｍ程度であり、薄型化する場合、例えば１００μｍ〜３５０μｍ程度とすることが好ましい。図示は省略しているが、各半導体素子１０１の裏面に、例えば電解めっき法又はスパッタリング法などにより、例えば銅や銀を主成分とする厚さ数μｍ程度から数十μｍ程度までの金属膜を形成してもよい。
【００４４】
次に、図３（ｃ）に示すように、各半導体素子１０１の表面（素子電極１０２の配置面：以下同じ）上に、例えば感光性の絶縁性樹脂を塗布して絶縁樹脂層１０７Ａを形成した後、フォトリソグラフィ法を用いてパターン露光及び現像を順次行うことにより、各素子電極１０２が露出するように絶縁樹脂層１０７Ａに複数の開口部１１０を形成する。ここで、絶縁樹脂層１０７Ａの材料として、例えばポリイミドを用いてもよい。また、絶縁樹脂層１０７Ａの厚さについては、フォトリソグラフィ法による露光性及び現像性を向上させる観点から例えば５μｍ〜５０μｍ程度とすることが好ましく、約１０μｍ程度とすることがより好ましい。
【００４５】
尚、本実施形態において、コスト削減や工程数削減を目的として、絶縁樹脂層１０７Ａの形成を省いてもよい。その場合、後述する絶縁樹脂層１０７Ｂにより同等の絶縁効果を得ることができる。
【００４６】
次に、図３（ｄ）に示すとおり、各素子電極１０２の上に、例えばめっき法などにより、Ｓｎ含有金属層１１１を形成する。Ｓｎ含有金属層１１１はＳｎのみから構成されていてもよいし、又はＳｎを主成分とする合金から構成されていてもよい。尚、Ｓｎ含有金属層１１１の形成方法として、めっき法に代えて、例えば、Ｓｎを主体とするペーストを印刷法などにより素子電極１０２上に塗布した後にリフロー加熱を行うことによって厚いＳｎ含有層を形成できるプリコーティング法を用いてもよい。
【００４７】
次に、図４（ａ）に示すように、導電性突起体１０３を有する金属層１０５Ａ、及び絶縁樹脂層１０７Ｂを準備した後、図４（ｂ）に示すように、導電性突起体１０３が絶縁樹脂層１０７Ｂを貫通するように、金属層１０５Ａと絶縁樹脂層１０７Ｂとを一体化する。具体的には、絶縁樹脂層１０７Ｂを貫通した導電性突起体１０３の頂部は絶縁樹脂層１０７Ｂから突出して露出している。ここで、導電性突起体１０３の全体的な形状は、先端（頂部）に近づくにつれて細くなっている。これにより、絶縁樹脂層１０７Ｂに対する導電性突起体１０３の貫通性が向上する。また、導電性突起体１０３は、例えば導電性材料又は圧延金属などから構成されており、その表面には、例えば電解めっき法又は無電解めっき法により、銅層又は銅を主体とする合金層が設けられている。尚、導電性突起体１０３自体がＣｕから構成されている場合には、前述のめっき処理は省略可能であり、導電性突起体１０３の表面に防錆処理を施しておけばよい。また、導電性突起体１０３の高さは、絶縁樹脂層１０７Ｂの厚さと比べて同等又は高くなっている。これにより、後述する素子電極１０２への導電性突起体１０３の接合を確実に行うことが可能となる。
【００４８】
次に、図５（ａ）に示すように、絶縁樹脂層１０７Ｂと一体化した導電性突起体１０３と、絶縁樹脂層１０７Ａと一体化した半導体素子１０１上の素子電極１０２とを対向させた後、図５（ｂ）に示すように、絶縁樹脂層１０７Ａと絶縁樹脂層１０７Ｂとを貼り合わせる。ここで、絶縁樹脂層１０７Ａの開口部１１０を通じて導電性突起体１０３と素子電極１０２とが電気的に接続される。
【００４９】
本実施形態では、素子電極１０２と導電性突起体１０３との接続に際して、素子電極１０２上に比較的柔らかいＳｎ含有金属層１１１が形成されているため、仮に導電性突起体１０３の先端が鋭利な形状であったとしても、導電性突起体１０３の素子電極１０２への接触時のダメージを軽減することができる。また、導電性突起体１０３に高さバラツキがあったとしても、素子電極１０２の一部が局地的に大きなダメージを受ける事態をＳｎ含有金属層１１１によって回避することができる。
【００５０】
尚、以下の説明では、絶縁樹脂層１０７Ａ及び絶縁樹脂層１０７Ｂの積層体を単に絶縁樹脂層１０７と称するが、前述のように、絶縁樹脂層１０７Ａ及び絶縁樹脂層１０７Ｂのいずれか一方を、コストや製造工程数の削減のために省略してもよい。
【００５１】
続いて、図５（ｂ）に示すように、金属層１０５Ａを金属配線１０５に加工する。ここで、各金属配線１０５における各素子電極１０２と反対側の一端には、略円形状をした金属ランドが配置される。この金属ランドは半導体素子１０１の表面上にマトリックス状に複数配置される。
【００５２】
次に、図５（ｃ）に示すように、前記各金属ランドを含む各金属配線１０５を覆うように絶縁樹脂層１０９を形成した後、当該各金属ランドが露出するように絶縁樹脂層１０９に複数の開口部をマトリックス状に形成する。
【００５３】
次に、図５（ｄ）に示すように、前記各金属ランド上にはんだボール１０６を形成する。はんだボール１０６の形成方法としては、色々な方法が考えられるが、例えば金属ランド上にフラックスを塗布した後にはんだボール１０６を搭載してリフロー加熱によりはんだボール１０６を一旦溶融させる方法、又は、金属ランド上にフラックス入りはんだ粉末（いわゆるはんだペースト）を塗布した後にリフロー加熱によりはんだ粉末を一旦溶融させ、その後、凝固させることによってはんだボール１０６を形成する方法等を用いてもよい。いずれの方法を用いた場合においても、リフロー加熱を行う際に、導電性突起体１０３上に設けられたＣｕ含有層中のＣｕ成分と、素子電極１０２上に設けられたＳｎ含有金属層１１１中のＳｎ成分とによって、ＳｎＣｕ合金層１０４が形成される結果、導電性突起体１０３と素子電極１０２との間に強固な接続信頼性が得られる。ここで、ＳｎＣｕ合金層１０４の厚さは約１μｍ程度までが良い。その理由は、ＳｎＣｕ合金層１０４の厚さが１μｍを大きく超えた場合、機械的な衝撃などによりＳｎＣｕ合金層１０４が破壊されるおそれがあるためである。また、前述のリフロー加熱を行うことにより、素子電極１０２への局地的な圧接によるストレスが解放されるため、内部応力に起因する素子電極１０２へのダメージを緩和できると同時に半導体素子１０１の反りも緩和できるという相乗効果が得られる。ここで、リフロー加熱の温度は、はんだボール１０６の金属物性としての液相温度を超える温度であり、近年の環境問題を鑑みた鉛フリーはんだ組成であれば２２０〜２５０℃が一般的である。また、はんだボール１０６の形成に伴うリフロー加熱に代えて、プリント基板への２次実装工程におけるリフロー加熱を利用することも可能である。この場合には、加熱回数が１回で済むという利点がある。
【００５４】
尚、半導体装置の製造工程においては、通常、さまざまな温度の熱負荷が加えられる。実際、本実施形態においても、ＳｎＣｕ合金層１０４を形成するための加熱工程が必要となるが、仮に半導体装置の製造工程においてＳｎＣｕ合金層１０４の形成に必要な熱が加えられなかったとしても、前述のように、プリント基板実装でのリフロー加熱を利用することができるため、高温加熱に対する耐性が弱い半導体装置に対しては、本実施形態は非常に有効となる。
【００５５】
最後に、以上に述べた各工程が実施されたウエハをチップ（半導体装置１００）毎に分割する。図６は、本実施形態の半導体装置１００が複数設けられたウエハ１０を、ウエハ１０の表面に平行な軸の周りに回転するダイシングブレード１１２を用いて半導体装置１００毎に分割する工程を説明する斜視図である。図６に示すように、各半導体装置１００上に複数の外部電極端子つまりはんだボール１０６がマトリックス状に配置されており、ウエハ１０を半導体装置１００毎に分離することによって、図１に示す個片の半導体装置１００を得ることができる。
【００５６】
以上に説明した本実施形態によると、半導体素子１０１の素子電極１０２と、素子電極１０２上に設けられる導電性突起体１０３との間に、ＳｎＣｕ合金層１０４を形成するため、素子電極１０２と導電性突起体１０３との接続を強固にできるので、接続信頼性を向上させることができる。また、素子電極１０２と導電性突起体１０３との間に、ＳｎＣｕ合金層１０４を形成するため、仮に導電性突起体１０３の先端が鋭利な形状であったとしても、素子電極１０２と導電性突起体１０３とを接続する際の素子電極１０２へのダメージを軽減することができるので、半導体装置の実装を容易に行うことができる。
【００５７】
尚、本実施形態において、導電性突起体１０３上に設けられたＣｕ含有層中のＣｕ成分と、素子電極１０２上に設けられたＳｎ含有金属層１１１中のＳｎ成分とによって、ＳｎＣｕ合金層１０４を形成したときに、当該Ｃｕ含有層の一部及び当該Ｓｎ含有金属層１１１の一部が残存してもよい。
【００５８】
また、本実施形態において、Ｃｕ含有層を少なくとも表面部に有する導電性突起体１０３と対向する半導体素子１０１の素子電極１０２上にＳｎ含有金属層１１１を形成することにより、ＳｎＣｕ合金層１０４を形成した。しかし、これに代えて、Ｓｎ含有層を少なくとも表面部に有する導電性突起体１０３と対向する半導体素子１０１の素子電極１０２上にＣｕ含有層を形成することにより、ＳｎＣｕ合金層１０４を形成してもよい。この場合、素子電極１０２上にＣｕ含有層を例えばめっき法により形成してもよい。或いは、めっき法に代えて、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法を用いてもよい。また、ＳｎＣｕ合金層１０４の形成後に、当該Ｓｎ含有層の一部及び当該Ｃｕ含有層の一部が残存してもよい。
【産業上の利用可能性】
【００５９】
本発明は、絶縁層を貫通する導電性突起体と半導体素子の電極部とが電気的に接続された半導体装置において、接続信頼性の向上及び電極部へのダメージの緩和を可能とするものであり、接続信頼性が向上したＷＬ−ＣＳＰ等の実装を容易に行う上で有用である。
【符号の説明】
【００６０】
１ 半導体素子
２ 素子電極
３ 導電性突起体
５ 導電性金属箔
６ はんだボ−ル
７ 絶縁樹脂層
８ 金属ランド
９ ＷＬ−ＣＳＰ
１０ ウエハ
１００ 半導体装
１０１ 半導体素子
１０２ 素子電極
１０３ 導電性突起体
１０４ ＳｎＣｕ合金層
１０５ 金属配線
１０５Ａ 金属層
１０６ はんだボール
１０７、１０７Ａ、１０７Ｂ 絶縁樹脂層
１０９ 絶縁樹脂層
１１０ 開口部
１１１ Ｓｎ含有合金層
１１２ ダイシングブレード
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子の一面上に配置された少なくとも１つの電極部と、
前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、
前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、
前記配線上に形成された外部端子とを備え、
前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層が介在していることを特徴とする半導体装置。
【請求項２】
半導体素子と、
前記半導体素子の一面上に配置された少なくとも１つの電極部と、
前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、
前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、
前記配線上に形成された外部端子とを備え、
前記導電性突起体における少なくとも前記電極部と対向する表面部には銅含有層が形成されており、
前記電極部における前記導電性突起体と対向する面上には錫含有層が形成されていることを特徴とする半導体装置。
【請求項３】
半導体素子と、
前記半導体素子の一面上に配置された少なくとも１つの電極部と、
前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、
前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、
前記配線上に形成された外部端子とを備え、
前記導電性突起体における少なくとも前記電極部と対向する表面部には錫含有層が形成されており、
前記電極部における前記導電性突起体と対向する面上には銅含有層が形成されていることを特徴とする半導体装置。
【請求項４】
少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、
前記ウエハにおける前記電極部の配置面側に、前記電極部と対向するように導電性突起体を準備する工程と、
前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、
前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、
前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、
前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記ウエハを前記半導体素子毎に分割する工程とを備え、
前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記合金層を形成するための加熱を、前記外部端子を形成する際のリフロー加熱工程で実施することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記ウエハが分割されてなる半導体装置をプリント基板上に実装する工程をさらに備え、
前記合金層を形成するための加熱を、前記半導体装置を前記プリント基板上に実装する際のリフロー加熱工程で実施することを特徴とする半導体装置の製造方法。
【請求項７】
少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、
前記電極部の表面上に錫含有層を形成する工程と、
前記ウエハにおける前記電極部の配置面側に、銅含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、
前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、
前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、
前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、
前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記ウエハを前記半導体素子毎に分割する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、
前記電極部の表面上に銅含有層を形成する工程と、
前記ウエハにおける前記電極部の配置面側に、錫含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、
前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、
前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、
前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、
前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記ウエハを前記半導体素子毎に分割する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７又は８に記載の半導体装置の製造方法において、
前記錫含有層は、めっき法により形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７又は８に記載の半導体装置の製造方法において、
前記錫含有層は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項７又は８に記載の半導体装置の製造方法において、
前記銅含有層は、めっき法により形成されることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項７又は８に記載の半導体装置の製造方法において、
前記銅含有層は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されることを特徴とする半導体装置の製造方法。
【請求項１】
半導体素子と、
前記半導体素子の一面上に配置された少なくとも１つの電極部と、
前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、
前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、
前記配線上に形成された外部端子とを備え、
前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層が介在していることを特徴とする半導体装置。
【請求項２】
半導体素子と、
前記半導体素子の一面上に配置された少なくとも１つの電極部と、
前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、
前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、
前記配線上に形成された外部端子とを備え、
前記導電性突起体における少なくとも前記電極部と対向する表面部には銅含有層が形成されており、
前記電極部における前記導電性突起体と対向する面上には錫含有層が形成されていることを特徴とする半導体装置。
【請求項３】
半導体素子と、
前記半導体素子の一面上に配置された少なくとも１つの電極部と、
前記電極部を除いて前記半導体素子の前記一面を覆うように形成された絶縁層と、
前記電極部と電気的に接続する導電性突起体を有しており且つ前記絶縁層上に設けられた配線と、
前記配線上に形成された外部端子とを備え、
前記導電性突起体における少なくとも前記電極部と対向する表面部には錫含有層が形成されており、
前記電極部における前記導電性突起体と対向する面上には銅含有層が形成されていることを特徴とする半導体装置。
【請求項４】
少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、
前記ウエハにおける前記電極部の配置面側に、前記電極部と対向するように導電性突起体を準備する工程と、
前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、
前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、
前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、
前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記ウエハを前記半導体素子毎に分割する工程とを備え、
前記導電性突起体と前記電極部との間に、錫及び銅を含む合金層を形成する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記合金層を形成するための加熱を、前記外部端子を形成する際のリフロー加熱工程で実施することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記ウエハが分割されてなる半導体装置をプリント基板上に実装する工程をさらに備え、
前記合金層を形成するための加熱を、前記半導体装置を前記プリント基板上に実装する際のリフロー加熱工程で実施することを特徴とする半導体装置の製造方法。
【請求項７】
少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、
前記電極部の表面上に錫含有層を形成する工程と、
前記ウエハにおける前記電極部の配置面側に、銅含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、
前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、
前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、
前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、
前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記ウエハを前記半導体素子毎に分割する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項８】
少なくとも１つの電極部が一面上に配置された半導体素子が複数形成されたウエハを準備する工程と、
前記電極部の表面上に銅含有層を形成する工程と、
前記ウエハにおける前記電極部の配置面側に、錫含有層を少なくとも表面部に有する導電性突起体を当該表面部が前記電極部と対向するように準備する工程と、
前記ウエハにおける前記電極部の配置面と前記導電性突起体との間に絶縁層を準備する工程と、
前記導電性突起体が前記絶縁層を貫通するように前記導電性突起体と前記絶縁層とを一体化する工程と、
前記ウエハにおける前記電極部の配置面に前記絶縁層を貼り合わせると共に前記導電性突起体を前記電極部に電気的に接続する工程と、
前記絶縁層上に、前記導電性突起体と接続する配線を形成する工程と、
前記配線上に外部端子を形成する工程と、
前記ウエハを前記半導体素子毎に分割する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項７又は８に記載の半導体装置の製造方法において、
前記錫含有層は、めっき法により形成されることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項７又は８に記載の半導体装置の製造方法において、
前記錫含有層は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項７又は８に記載の半導体装置の製造方法において、
前記銅含有層は、めっき法により形成されることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項７又は８に記載の半導体装置の製造方法において、
前記銅含有層は、印刷法による材料塗布後にリフロー加熱を行うプリコーティング法により形成されることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−６０８０５（Ｐ２０１１−６０８０５Ａ）
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願番号】特願２００９−２０５５７２（Ｐ２００９−２０５５７２）
【出願日】平成２１年９月７日（２００９．９．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年３月２４日（２０１１．３．２４）
【国際特許分類】
【出願日】平成２１年９月７日（２００９．９．７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]