Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
半導体装置及びその製造方法
説明

半導体装置及びその製造方法

【課題】工程数を増加させることなく、エアギャップを有する半導体装置の機械的強度を向上する。
【解決手段】半導体装置に必要な導電材料、例えばビアアレイの外郭のビアを接続して環状ビア1Rとして絶縁膜2を囲み、エアギャップ形成時に導電材料に囲まれた絶縁膜2は残り非エアギャップ領域4となり、その他の部分は絶縁膜2が除去されてエアギャップ領域3となる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【0002】
半導体装置の高速化には、配線遅延を抑制することが重要である。配線遅延は、配線抵抗と配線間容量の積によって決定される。配線抵抗は高導電性の配線材料を用いることで低減され、配線間容量は低誘電率の層間絶縁膜を用いることで低減される。現在、配線材料として低抵抗の銅を用いられているが、配線抵抗の更なる低減には銅よりも低抵抗な材料が銀や金などの高価な金属材料しかなく、更なる配線遅延の抑制には、配線間容量をさらに低減することが鍵となる。そこで、低誘電率の絶縁膜よりもさらに誘電率を下げる方法として、エアギャップを設ける方法が提案されている。
【0003】
しかしながら、エアギャップにより機械的強度が低下し、応力によるアルミスライドやビアの劣化、上層の崩落等を引き起こし歩留まりに影響を及ぼしている。
【0004】
特許文献1には、エアギャップによる機械的強度の低下を補うために、補強絶縁層を形成することが開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】WO2007/020688
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1に開示の補強絶縁層の形成は、補強絶縁層形成のためのマスクパターン形成を必要とし、工程数の増加を招き、コストの増加を来していた。
【課題を解決するための手段】
【0007】
本発明では、エアギャップとして絶縁膜を除去する領域と、絶縁膜を除去しない非エアギャップ領域とを配線やビアなどに用いられる導電材料で区分することで、工程数の増加を抑え、機械的強度も向上する。
【0008】
すなわち、本発明の一実施形態によれば、
基板上に形成された配線と、
前記配線の少なくとも側面周囲に形成されたエアギャップと、
前記エアギャップの少なくとも一部と同層に導電材料で囲まれた第1の絶縁材料と
を有する半導体装置が提供される。
【0009】
また、本発明の一実施形態によれば、
基板上に第1の絶縁材料からなる層を形成する工程と、
前記第1の絶縁材料からなる層に少なくとも1つの環状の凹部を含む凹部を形成する工程と、
前記凹部に導電材料を埋設する工程と、
前記環状の凹部に埋設された導電材料により囲まれた前記第1の絶縁材料を除いて、前記第1の絶縁材料を除去してエアギャップを形成する工程、
とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0010】
本発明では、形成すべき導電材料を用いてエアギャップ領域と絶縁膜を残す非エアギャップ領域とを区分しているため、工程数が増加することなく、機械的強度に優れた絶縁層を含む非エアギャップ領域を形成することができる。
【図面の簡単な説明】
【0011】
【図1】配線パターンの平面レイアウト図である。
【図2】図1に示すビアアレイVA1でのエアギャップ形成前と形成後の状態を示す平面図であり、図2(a1)および(a2)は本発明を適用していない従来構造のビアアレイを示し、図2(b1)および(b2)は本発明を適用したビアアレイを示す。
【図3】図1に示すビアアレイVA2でのエアギャップ形成前と形成後の状態を示す平面図であり、図3(a)は本発明を適用していない従来構造のビアアレイのをエアギャップ形成前を示し、図3(b1)および(b2)は本発明を適用したビアアレイでのエアギャップ形成前と形成後の状態を示す。
【図4】図1に示すビアアレイVA1を複数の環状ビアとした例を示す平面図であり、(a)はエアギャップ形成前、(b)はエアギャップ形成後を示す。
【図5】本発明の一実施形態例に係る多層配線構造の製造工程を説明する工程断面図である。
【図6】別の実施形態例に係る配線およびダミーパターンの平面図である。
【図7】図6の領域Cの拡大図である。
【図8】図6のA−B線での断面図であり、多層配線構造を形成した例を示す。
【図9】別の実施形態例に係るパターンデータ生成の工程を説明するフローチャートである。
【図10】図6に示すパターンの変形例を示す平面図である。
【図11】図6に示すパターンの他の変形例を示す平面図である。
【発明を実施するための形態】
【0012】
以下、図面を参照して本発明の実施形態例について説明するが、本発明はこれらの実施形態例のみに限定されるものではない。
【0013】
実施形態例1
図1は、本発明が適用される配線パターンの平面レイアウト図であり、Y方向に延在する下層の配線とX方向に延在する上層の配線を同時に示している。通常、電源配線を始め、半導体チップ全域に亘り配線される信号等の配線幅は配線抵抗を小さくするために太い幅で配線され、上下の配線層間を導通させるビアはこのような太い配線においては複数個のアレイに形成されている。例えば、ビアアレイVA1では6×6のビアがアレイされており、ビアアレイVA2では2×2のビアがアレイされている。細い配線部では単独のビアSVにて接続される。
【0014】
本実施形態例では、この複数個アレイされたビアの外郭にあるビア同士を環状につなげることによって、エアギャップ形成の際の絶縁膜除去時に、環状のビアに内包される絶縁膜が除去されず、非エアギャップ領域となり、これにより機械的強度を向上させることが可能となる。
【0015】
図2は、図1に示すビアアレイVA1でのエアギャップ形成前と形成後の状態を示す平面図である。このうち、図2(a1)および(a2)は本発明を適用していない従来構造のビアアレイを示し、図2(b1)および(b2)は本発明を適用したビアアレイを示す。
【0016】
従来構造のビアアレイでは、図2(a2)に示すように、ビア1間の絶縁膜2は全て除去され、ビア間にもエアギャップ領域3が形成される。一方、本発明を適用したビアアレイでは、図2(b1)に示すように、外郭のビア同士が接続された環状のビア1Rとその内側に従来と同様のビア1とが設けられており、ビア1Rにより絶縁膜2は分離されている。エアギャップ形成のために絶縁膜2を除去すると、ビア1Rの外周の絶縁膜は除去されてエアギャップ領域3となるが、ビア1Rの内側の絶縁膜2は除去されず、非エアギャップ領域4が形成される。
【0017】
このように、アレイされたビアの外郭を環状にすることにより、その内部の絶縁膜はエアギャップ形成時のエッチングの影響を受けずに残すことができる。この結果、配線幅が太く、応力の大きいビア部の絶縁膜が除去されないため、製造工程と製造コストを増加させずに機械的強度の低下を抑えることができる。
【0018】
なお、ビアをアレイに形成するのは、大きなビアと小さなビアとを同時にウエハ面内に均一に形成することが工程上困難なためであり、ビアの寸法を揃えることで、均一なビアが形成されるためである。本発明を適用する環状のビア1Rでは、幅は通常のビア1と同じであり、均一に通常のビア1と同時に形成することができる。
【0019】
環状のビア1Rは、図1に示すビアアレイVA2に対しても適用できる。すなわち、図3(a)に示すように、少なくとも4個のビア1が2×2のように配置されていれば、図3(b1)に示すように、相互にビアを接続することで環状のビア1Rとすることができる。そして、図3(b2)に示すように、エアギャップ形成のために絶縁膜2を除去すると、ビア1Rの外周の絶縁膜は除去されてエアギャップ領域3となるが、ビア1Rの内側の絶縁膜2は除去されず、非エアギャップ領域4が形成される。また、このようにビア自体の強度も環状とすることで補強される。
【0020】
一方、ビアアレイVA1についても、2×2に配置されるビア毎に接続して、図4(a)に示すように複数の環状ビアR1のアレイとしても良い。この場合も、図4(b)に示すように、エアギャップ形成のために絶縁膜2を除去すると、ビア1Rの外周の絶縁膜は除去されてエアギャップ領域3となるが、ビア1Rの内側の絶縁膜2は除去されず、非エアギャップ領域4が形成される。
【0021】
図5に、本実施形態例に係る半導体装置の製造方法を例示する工程断面図を示す。まず、常法に従って、配線層を多層に形成する。ここで、配線11としては、例えば、銅配線が使用でき、このような銅配線は各層の絶縁膜12に形成した凹部(配線溝)にバリアメタルおよびシード膜(図示しない)を形成した後、電解めっきにより銅膜を成膜し、CMP(化学機械研磨)法により銅膜を埋め込む、いわゆる、ダマシン法で形成することができる。この時、ビアは絶縁膜12にビアパターンとなるビアホールを形成する第1のエッチングと、配線溝を形成する第2のエッチングを連続して行う、いわゆるデュアルダマシン法で配線と同時に形成することができる。なお、ビアアレイVA1およびVA2については、本実施形態例に係る環状ビア1Rを形成しておく。絶縁膜12には、例えば、酸化シリコン(第1の絶縁材料)を用いることができ、各配線層間にはエッチングストッパ膜および拡散防止膜として絶縁膜12に対してエッチング選択比の得られる絶縁材料(第2の絶縁材料)からなる膜、例えば窒化シリコン膜13が形成される(図5(a)参照)。また、最上層の配線層の上にも、窒化シリコン膜からなる保護層14が形成される。また、この例では5層の配線層を形成する例を示しているが、これに限定されず、少なくとも2層の多層配線構造であればよい。
【0022】
次に、エアギャップを形成するために絶縁膜12を除去する。この除去に先立ち、絶縁膜12除去用の開口部15を形成する(図5(b))。開口部15は、エアギャップを形成する全ての絶縁膜12を貫通して、配線11を避けて形成される。
【0023】
開口部15から薬液、例えば、フッ酸を注入し、絶縁膜12を除去してエアギャップ領域3(ここでは、層方向に見ていることからエアギャップ層とも称す。)を形成する。この時、環状ビア1Rに囲まれた絶縁膜12は除去されず、非エアギャップ領域4として残る。その後、注入したフッ酸等を水洗等で洗浄・除去し、乾燥させることで、図5(c)の構造が得られる。
【0024】
ビアは、上記のようにデュアルダマシン法で配線と同時に形成する以外に、ビア高さの第1の絶縁材料からなる絶縁膜にビアホールを形成してビアを形成した後、配線形成用の第1の絶縁材料からなる絶縁膜を積層して配線とビアとを接続するようにしても良い。また、配線材料としても銅に限定されず、アルミニウムなどの他の導電材料を用いても良い。配線抵抗を低減するという観点からは銅や銅合金を用いることが好ましい。また、最上層の配線などワイヤボンディングが必要となる場合には、銅配線よりもアルミニウム配線が有利な場合がある。導電材料は目的に応じて適宜選択することができる。
【0025】
また、環状ビア1Rの形状も、例示した矩形形状に限定されず、6角形や8角形等の多角形状、或いは、円状に形成しても良い。
【0026】
また、強度的に弱い部分で近接したビアアレイが存在しない場合には、ダミーのビアアレイを形成し、本発明を適用して補強しても良い。
【0027】
実施形態例2
実施形態例2では、別の導電層を用いて非エアギャップ領域4を形成する形態について説明する。
【0028】
実施形態例1で説明したように、銅配線などのダマシン法で形成される配線は、CMP法により平坦化される。この時、パターンの粗密差が大きくなると、粗な部分で絶縁膜が抉れる、いわゆる、ディッシングが発生する。そこで、このようなディッシングを抑制して研磨面の平坦性を保つために、配線パターンとは別にダミーパターンを設けることが一般に実施されている。
【0029】
本実施形態例ではこのダミーパターンを配線素材で繋ぐことで、非エアギャップ領域4を形成する構成について説明する。
【0030】
図6は、本実施形態例の一例を示す平面図である。配線21の周囲には、配線21と同材料で形成されるダミーパターン(CMPダミー22)が配置されており、各CMPダミー22は、配線素材の接続部23で連結されている。CMPダミー22および接続部23で囲まれた領域には、絶縁膜が残って非エアギャップ領域4が形成されており、配線21の周囲にはエアギャップ領域3が形成されている。非エアギャップ領域4を介して離間されたエアギャップ領域3は、連通路24により相互に接続されている。図中、25はエアギャップ領域形成時の薬液注入口となる開口部であり、開口部25から各エアギャップ領域3は連通路24で連絡され、絶縁膜が除去可能となっている。図7は、図6の破線で囲んだ領域Cの拡大図である。また、図8は、図6のA−B線での断面図であり、多層配線構造を形成した例を示す。
【0031】
図9に、本実施形態例に係るパターンデータ生成のフローチャートを示す。
【0032】
まず、常法により通常の配線21およびCMPダミー22のパターンデータを生成する(S1)。次に、ダミーパターンを介在することなく少なくとも1本の配線を含む配線群(信号線群)をグループ化する(S2)。各配線群を少なくと1本の経路(連通路24)で結ぶ(S3)。全ての配線群が結ばれたことを確認した後、配線群を結ぶ経路(連通路24)を禁止領域として隣接するCMPダミー22のダミーパターン同士を繋げる配線(接続部23)パターンを発生する(S4)。以上によりパターンデータを出力し、このパターンデータに基づいてマスクパターンを製造する。
【0033】
その後は、このマスクパターンを用いて、実施形態例1で説明したように各配線層毎にダマシン法により配線、CMPダミー、接続部を形成し、多層配線形成後に、開口部25から一括して絶縁膜を除去することで、図8に示す多層配線構造を得ることができる。
【0034】
図6に示す例では、隣接するCMPダミー22間は1本の接続部23で接続することで、矩形頂点のそれぞれに配置される4つのCMPダミー22で囲まれた領域に1つの非エアギャップ領域4が形成される例を示したが、これに限定されず、複数の接続部で接続するようにしても良い。例えば、図10では、隣接するCMPダミー22間をそれぞれ2本の接続部23で接続して、2つの隣接するCMPダミー22間に1つの非エアギャップ領域4が形成される例を示している。このように、2本以上の接続部23でCMPダミー22間を接続することで、機械的強度をより向上することができる。但し、過度に接続部を増やすと、CMPダミー本来の目的を損なう場合があるため、CMPダミーとしての機能を損なわない程度に接続部を配置することが肝要である。
【0035】
また、全てのCMPダミー22間が接続部で接続されている必要はなく、図11に示すように、エアギャップ領域3との境界となる部分に接続部23を配置することもできる。これにより、接続部23で接続されたCMPダミー22aと接続部23で接続されていないCMPダミー22bとが存在することになる。このように、接続部23を極力少なくしてCMP時の負荷の増加を軽減することができる。また、離れたCMPダミー22間を接続するダミー配線を接続部23としてエアギャップ領域3との境界部に沿って配置して、絶縁膜を残す非エアギャップ領域4を形成しても良い。
【符号の説明】
【0036】
1 ビア
1R 環状ビア
2 絶縁膜
3 エアギャップ領域
4 非エアギャップ領域
11 配線
12 絶縁膜
13 窒化シリコン膜
14 保護膜
15 開口部
21 配線
22 CMPダミー
23 接続部
24 連通路
25 開口部
VA1、VA2 ビアアレイ

【特許請求の範囲】
【請求項1】
基板上に形成された配線と、
前記配線の少なくとも側面周囲に形成されたエアギャップと、
前記エアギャップの少なくとも一部と同層に導電材料で囲まれた第1の絶縁材料と
を有する半導体装置。
【請求項2】
前記導電材料は、前記配線下に接続する環状に形成されたビアである請求項1に記載の半導体装置。
【請求項3】
前記環状に形成されたビアは、単独で形成されるビアと同サイズの相当するビアの少なくとも4つを接続して形成される請求項2に記載の半導体装置。
【請求項4】
前記環状に形成されたビアと、該環状に形成されたビアの内周部に少なくとも1つの独立したビアとを有する請求項2又は3に記載の半導体装置。
【請求項5】
前記配線は、ダマシン法で形成される配線であり、前記配線と平面方向にエアギャップを介してCMPダミーとなる前記配線と同材料のダミーパターンを有し、前記第1の絶縁材料は少なくとも2つのダミーパターンを前記配線と同材料の接続部で接続した領域内に配置される請求項1に記載の半導体装置。
【請求項6】
前記接続部は隣接するダミーパターン間にそれぞれ1本ずつ配置され、矩形頂点のそれぞれに配置される4つのダミーパターンと前記接続部により囲まれる領域内に前記第1の絶縁材料が配置される請求項5に記載の半導体装置。
【請求項7】
前記接続部は隣接するダミーパターン間にそれぞれ少なくとも2本配置され、2つの隣接するダミーパターンと前記接続部により囲まれる領域内に前記第1の絶縁材料が配置される請求項5に記載の半導体装置。
【請求項8】
平面方向に1つ又は複数の配線を含む配線群を複数有し、各配線群は前記ダミーパターンにより離間されており、少なくとも2つの隣接する配線群を囲むエアギャップが前記ダミーパターン間で連通路により連通している請求項5乃至7のいずれか1項に記載の半導体装置。
【請求項9】
前記配線は、少なくとも2層の多層配線構造を有し、各層のエアギャップは層厚方向に前記第1の絶縁材料とは異なる第2の絶縁材料の層で分離されている請求項1乃至8のいずれか1項に記載の半導体装置。
【請求項10】
基板上に第1の絶縁材料からなる層を形成する工程と、
前記第1の絶縁材料からなる層に少なくとも1つの環状の凹部を含む凹部を形成する工程と、
前記凹部に導電材料を埋設する工程と、
前記環状の凹部に埋設された導電材料により囲まれた前記第1の絶縁材料を除いて、前記第1の絶縁材料を除去してエアギャップを形成する工程、
とを有する半導体装置の製造方法。
【請求項11】
前記凹部は、配線に接続するビアを形成するビアホールであり、少なくとも1つの環状のビアホールを含む請求項10に記載の半導体装置の製造方法。
【請求項12】
前記凹部は、配線に接続するビアを形成するビアホールと前記配線を形成する配線溝とを含み、前記環状の凹部が前記ビアホールの少なくとも1つである請求項10に記載の半導体装置の製造方法。
【請求項13】
前記ビアホールと配線溝がデュアルダマシン法で形成される請求項12に記載の半導体装置の製造方法。
【請求項14】
前記環状のビアホールの内周領域に独立したビアホールを含む請求項11乃至13のいずれか1項に記載の半導体装置の製造方法。
【請求項15】
前記凹部は、配線を形成する配線溝と、CMPダミーとなるダミーパターン用凹部と、ダミーパターン間を連結する接続部用凹部を含む請求項10に記載の半導体装置の製造方法。
【請求項16】
前記接続部用凹部は、隣接する前記ダミーパターン用凹部間を接続する1本の溝である請求項15に記載の半導体装置の製造方法。
【請求項17】
前記接続部用凹部は、隣接する前記ダミーパターン用凹部間を接続する少なくとも2本の溝である請求項15に記載の半導体装置の製造方法。
【請求項18】
前記凹部を形成するためのデータを、
配線パターンとダミーパターンを含むデータを生成する工程と、
ダミーパターンを介在することなく1つ又は複数の配線を含む配線群にグループ化する工程と、
各配線群を結ぶ経路を設定する工程と、
前記経路を禁止領域として、前記ダミーパターン間を接続する接続部パターンを生成する工程と、
を備えるデータ生成工程により生成する請求項15乃至17のいずれか1項に記載の半導体装置の製造方法。
【請求項19】
前記凹部の形成された絶縁膜上に導電材料を成膜した後、化学機械研磨法により平坦化して、前記凹部に導電材料を埋設する工程を有する請求項15乃至18のいずれか1項に記載の半導体装置の製造方法。
【請求項20】
前記第1の絶縁材料からなる層と、該第1の絶縁材料とは異なる第2の絶縁材料からなる層と、前記第1の絶縁材料からなる層に形成された配線を含む少なくとも2層の多層配線構造を形成する工程と、
各層の前記第1の絶縁材料からなる層を露出する開口部を形成する工程と、
前記開口部を介して各層の前記第1の絶縁材料を一括して除去する工程と
を備える請求項10乃至19のいずれか1項に記載の半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate


【公開番号】特開2013−105986(P2013−105986A)
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願番号】特願2011−250668(P2011−250668)
【出願日】平成23年11月16日(2011.11.16)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】