半導体装置及びその製造方法
【課題】下層の銅配線と上層のアルミニウム配線とを接続するコンタクトプラグのコンタクト抵抗を均一化する。
【解決手段】銅配線８と、銅配線９上の層間絶縁膜１０と、層間絶縁膜１０上に形成されたアルミニウム配線１７と、銅配線９とアルミニウム配線１７とを電気的に接続するプラグ１３とを備える半導体装置であって、プラグ１３は銅とアルミニウムの合金からなり、銅配線９上のコンタクトホールにバリアメタルを設けずに第１のアルミニウム膜を充填し、熱処理して合金化し、未反応の第１のアルミニウム膜を除去した後、アルミニウム配線用の第２のアルミニウム膜を成膜する。
【解決手段】銅配線８と、銅配線９上の層間絶縁膜１０と、層間絶縁膜１０上に形成されたアルミニウム配線１７と、銅配線９とアルミニウム配線１７とを電気的に接続するプラグ１３とを備える半導体装置であって、プラグ１３は銅とアルミニウムの合金からなり、銅配線９上のコンタクトホールにバリアメタルを設けずに第１のアルミニウム膜を充填し、熱処理して合金化し、未反応の第１のアルミニウム膜を除去した後、アルミニウム配線用の第２のアルミニウム膜を成膜する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、詳しくは、最上層のアルミニウム配線とその下層の銅配線とを接続するコンタクト構造に関する。
【背景技術】
【０００２】
従来半導体装置には、基板上に形成する素子から上層に向かって多層の配線構造を形成して、外部回路との電気的接続が図られている。
【０００３】
例えば、シリコン基板上にトランジスタ等の素子を少なくとも１つ以上形成し、その上を第１層間絶縁膜で覆うことでフロントエンド構造（ＦＥＯＬ）を形成する。ＦＥＯＬの第１層間絶縁膜にコンタクトホールを開口し、ＴｉやＷ等の導電材をＣＶＤ法やスパッタ法により埋設することでプラグを形成する。さらにＦＥＯＬの第１層間絶縁膜上には第１配線層の第２層間絶縁膜として窒化シリコン膜や酸化シリコン膜を成膜し、配線溝を形成した後、ダマシン法で第１配線として銅配線を形成する。なお、銅の絶縁膜中への拡散を防止するため、通常バリアメタルが設けられる。さらに銅配線上に、拡散防止絶縁膜として、例えば窒化シリコン膜が形成される。
【０００４】
続いて、第３層間絶縁膜を形成した後、第２配線と第１配線への接続のためのコンタクトをデュアルダマシン法で形成する。第１配線と同様、バリアメタルと銅膜をコンタクトホール及び配線溝に埋め込み、形成された第２配線上に拡散防止膜を形成する。
【０００５】
その後、必要数の配線層を同様に形成することで多層配線が形成される。最後に最上層の配線層及びコンタクトを形成する。最上層の配線にはアルミニウムがしばしば用いられる。その理由は、銅に比較してアルミニウムはボンディング工程との親和性が良好である点が挙げられる。
【０００６】
ここで、チップ面積縮小を目的としてアルミニウム配線をボンディングパッドと同時に形成する場合、下層との接続を行うためには、ボンディングパッドに比較して比較的孔径の小さなコンタクトを形成する必要が生じる。配線レイアウトにもよるが、パッド箇所では例えば１−数十μｍ程度の孔径のコンタクトが用いられ、配線間接続では、４００ｎｍ以下の孔径となる場合もある。コンタクトプラグの形成方法として、異種金属の合金化を防止する目的でバリアメタルをコンタクトホール内に形成し、その上に高温でリフローさせる手法によりアルミニウムを成膜する。リフローさせることでコンタクトホール中にアルミニウムを埋設させることができる。アルミニウム膜は銅膜と比較してパターニングが容易であるため、通常のパターニング技術（フォトリソグラフィおよびドライエッチングなど）により配線パターン（パッドを含む）に加工し、その後、カバー絶縁膜を形成する。最後にボンディングパッド部を開口することで製品前工程が完了する。
【０００７】
銅配線上の最上層配線にアルミニウム配線を用いる技術は、特許文献１，２に記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】ＷＯ２００６／１２１１２９
【特許文献２】特開２００９−１４７２１８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
リフロー工程では、例えば４００℃以上の高温に曝されるため、コンタクトホール底のバリアメタルが薄くなっている箇所では、しばしば下層配線の銅と最上層配線のコンタクトプラグのアルミニウムとが相互拡散し、合金化反応を生じることがある。ここでの合金化反応はバリアメタルのステップカバレッジ等により不均一に発生し、コンタクトの電気抵抗値が大きくばらつくという問題があった。
【課題を解決するための手段】
【００１０】
本発明では、コンタクトプラグとしてバリアメタルを形成せずに積極的に銅とアルミニウムの合金化した合金プラグを形成し、別途アルミニウム配線を形成することでコンタクト抵抗値のばらつきを抑制する。
【００１１】
すなわち、本発明の一実施形態によれば、
銅配線と、
前記銅配線上の層間絶縁膜と、
前記層間絶縁膜上に形成されたアルミニウム配線と、
前記層間絶縁膜中に前記銅配線と前記アルミニウム配線とを電気的に接続するプラグと、
を備える半導体装置であって、
前記プラグは銅とアルミニウムの合金からなり、前記銅配線と前記プラグの接触界面にはバリアメタルが存在しないことを特徴とする半導体装置、が提供される。
【００１２】
また、本発明の別の実施形態によれば、
銅配線上に層間絶縁膜を形成する工程、
前記層間絶縁膜にコンタクトホールを形成する工程、
前記層間絶縁膜上に第１のアルミニウム膜を成膜し、前記コンタクトホールを埋設する工程、
熱処理により前記コンタクトホール内の第１のアルミニウム膜に銅を拡散させ、合金層を形成する工程、
前記層間絶縁膜上の未反応の第１のアルミニウム膜を除去する工程、
前記層間絶縁膜上にバリアメタルおよび第２のアルミニウム膜を形成する工程、
前記バリアメタルおよび第２のアルミニウム膜をパターニングしてアルミニウム配線を形成する工程、
とを有する半導体装置の製造方法、が提供される。
【発明の効果】
【００１３】
本発明によれば、銅配線とアルミニウム配線間のコンタクト抵抗値のばらつきを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図であり、第２配線まで形成した半導体装置の概略を示す断面図である。
【図２】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図３】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図４】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図５】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図６】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図７】本発明の一実施形態になる半導体装置の概略断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の好ましい実施形態例を説明するが、本発明はこの実施形態例のみに限定されるものではない。
【００１６】
まず、図１に示すように、従来技術と同様、シリコン基板上にトランジスタ等の素子を少なくとも１つ以上形成し、その上を第１層間絶縁膜で覆うことでフロントエンド構造（ＦＥＯＬ）１を形成する。ＦＥＯＬ１の第１層間絶縁膜にコンタクトホールを開口し、ＴｉやＷ等の導電材をＣＶＤ法やスパッタ法により埋設することでプラグ２を形成する。さらにＦＥＯＬ１の第１層間絶縁膜上には第１配線層の第２層間絶縁膜として窒化シリコン膜３や酸化シリコン膜４を成膜し、配線溝を形成した後、ダマシン法で第１配線５として銅配線を形成する。なお、銅の絶縁膜中への拡散を防止するため、通常バリアメタル（図示せず）が設けられる。さらに第１配線５上に、拡散防止絶縁膜６として、例えば窒化シリコン膜が形成される。
【００１７】
続いて、第３層間絶縁膜７を形成した後、第２配線８と同時に第１配線への接続のためのコンタクトをデュアルダマシン法で形成する。第２配線８は、第１配線５と同様、バリアメタルと銅膜をコンタクトホール及び配線溝に埋め込み、形成された第２配線８上に拡散防止絶縁膜９を形成する。
【００１８】
なお、図１ではＦＥＯＬとしてキャパシタの形成されるメモリセル領域とメモリセルを制御する回路を構成する周辺回路領域とを示しているが、これに限定されず、銅配線上にアルミニウム配線を形成するいずれの半導体装置にも適用できる。また、プラグ２は周辺回路領域にのみ形成されているが、メモリセル領域のキャパシタ上部電極に接続するプラグ等であっても良い。また、銅配線層として２層の配線層を形成する例を示しているが、これに限定されず、所望の層数に形成することができる。
【００１９】
次に、図２に示すように、拡散防止膜９上に第４層間絶縁膜１０を成膜し、第２配線８に接続するコンタクトホール１１を形成する。続いて、スパッタ法により第１のアルミニウム膜１２を成膜し、コンタクトホール１１にアルミニウムを埋設する。従来はバリアメタルを形成してからアルミニウム膜を配線厚みにまで形成しているが、本発明ではバリアメタルは形成せず、また、第１のアルミニウム膜１２の膜厚は、コンタクト外まで合金化反応が進行するのを防ぐために適切に調整される。第１のアルミニウム膜１２の膜厚は、コンタクトの設計高さにもよるが、概ね３００〜７００ｎｍ程度が好ましい。なお、図２以降の製造工程を説明する工程断面図ではＦＥＯＬ１部分を省略している。また、第４層間絶縁膜１０として酸化シリコン膜を使用する場合、コンタクトホール１１の側壁に拡散防止膜として窒化シリコンからなるサイドウォールを形成してから第１のアルミニウム膜１２を形成しても良い。
【００２０】
続いて、埋設した第１のアルミニウム膜１２を熱リフローすることで、コンタクトホール１１内へのアルミニウムの充填を確実に行う。この時の熱負荷により下層の第２配線中の銅とアルミニウムとの合金化反応が進行し、コンタクトホール１１中に銅とアルミニウムの合金層１３が形成される。合金層１３は第２配線と後述するアルミニウムの上層配線とのコンタクトプラグとなる（図３）。
【００２１】
次に、図４に示すように、合金化反応後、未反応の第１のアルミニウム膜１２をウェットエッチングにより除去することで、コンタクト部のみに合金層１３を残すことができる。エッチャントとしては、例えば希塩酸や希硫酸が使用可能である。合金層１３が第４層間絶縁膜１０上に突出又は第４層間絶縁膜１０上面から後退して段差が形成されることがあるが、アルミニウム膜１２の膜厚と高温リフロー処理の熱処理時間を調整することで、合金層１３の上面と第４層間絶縁膜１０上面との段差を制御することができる。形成される段差は、極力小さいことが好ましく、次工程で形成するバリアメタル１４の膜厚以下であることがより好ましい。
【００２２】
このように段差が低減された第４層間絶縁膜１０上に、スパッタ法によりバリアメタル１４を形成し、続いて第２のアルミニウム膜１５、第２のアルミニウム膜表面を保護する保護膜１６を形成する。保護膜１６としては、バリアメタル１４と同種又は異種の金属材料や窒化シリコン膜など酸素を含まない絶縁膜などが使用できる。なお、保護膜１６は必須ではなく、省略することができる（図５）。
【００２３】
その後、公知の方法によりパターニングしてアルミニウム配線１７とする。アルミニウム配線１７は保護絶縁膜１８で保護される（図６）。アルミニウム配線１７の一部は、ボンディングパッドに形成される。
以上により、図７に示す本実施形態例に係る半導体装置が完成する。その後、表面に平坦化膜を形成し、ボンディングパッド部を開口する。また、開口部にバンプ電極などの外部接続端子を形成することもできる。
【００２４】
本発明では、銅配線とアルミニウム配線とを接続するコンタクトプラグとして、バリアメタルを設けずに、積極的に銅とアルミニウムとの合金化したプラグを使用する。これにより、コンタクト抵抗の面内ばらつきを低減することができる。また、段差の低減された第４層間絶縁膜１０上にアルミニウム配線を形成するため、第２のアルミニウム膜１５に対してはリフロー処理が不要となり、配線抵抗の面内均一性が図れる。
【符号の説明】
【００２５】
１ ＦＥＯＬ
２ プラグ
３ 窒化シリコン膜
４ 酸化シリコン膜
５ 第１配線
６ 拡散防止絶縁膜
７ 第３層間絶縁膜
８ 第２配線
９ 拡散防止絶縁膜
１０ 第４層間絶縁膜
１１ コンタクトホール
１２ 第１のアルミニウム膜
１３ 合金層
１４ バリアメタル
１５ 第２のアルミニウム膜
１６ バリアメタル
１７ アルミニウム配線
１８ 保護絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、詳しくは、最上層のアルミニウム配線とその下層の銅配線とを接続するコンタクト構造に関する。
【背景技術】
【０００２】
従来半導体装置には、基板上に形成する素子から上層に向かって多層の配線構造を形成して、外部回路との電気的接続が図られている。
【０００３】
例えば、シリコン基板上にトランジスタ等の素子を少なくとも１つ以上形成し、その上を第１層間絶縁膜で覆うことでフロントエンド構造（ＦＥＯＬ）を形成する。ＦＥＯＬの第１層間絶縁膜にコンタクトホールを開口し、ＴｉやＷ等の導電材をＣＶＤ法やスパッタ法により埋設することでプラグを形成する。さらにＦＥＯＬの第１層間絶縁膜上には第１配線層の第２層間絶縁膜として窒化シリコン膜や酸化シリコン膜を成膜し、配線溝を形成した後、ダマシン法で第１配線として銅配線を形成する。なお、銅の絶縁膜中への拡散を防止するため、通常バリアメタルが設けられる。さらに銅配線上に、拡散防止絶縁膜として、例えば窒化シリコン膜が形成される。
【０００４】
続いて、第３層間絶縁膜を形成した後、第２配線と第１配線への接続のためのコンタクトをデュアルダマシン法で形成する。第１配線と同様、バリアメタルと銅膜をコンタクトホール及び配線溝に埋め込み、形成された第２配線上に拡散防止膜を形成する。
【０００５】
その後、必要数の配線層を同様に形成することで多層配線が形成される。最後に最上層の配線層及びコンタクトを形成する。最上層の配線にはアルミニウムがしばしば用いられる。その理由は、銅に比較してアルミニウムはボンディング工程との親和性が良好である点が挙げられる。
【０００６】
ここで、チップ面積縮小を目的としてアルミニウム配線をボンディングパッドと同時に形成する場合、下層との接続を行うためには、ボンディングパッドに比較して比較的孔径の小さなコンタクトを形成する必要が生じる。配線レイアウトにもよるが、パッド箇所では例えば１−数十μｍ程度の孔径のコンタクトが用いられ、配線間接続では、４００ｎｍ以下の孔径となる場合もある。コンタクトプラグの形成方法として、異種金属の合金化を防止する目的でバリアメタルをコンタクトホール内に形成し、その上に高温でリフローさせる手法によりアルミニウムを成膜する。リフローさせることでコンタクトホール中にアルミニウムを埋設させることができる。アルミニウム膜は銅膜と比較してパターニングが容易であるため、通常のパターニング技術（フォトリソグラフィおよびドライエッチングなど）により配線パターン（パッドを含む）に加工し、その後、カバー絶縁膜を形成する。最後にボンディングパッド部を開口することで製品前工程が完了する。
【０００７】
銅配線上の最上層配線にアルミニウム配線を用いる技術は、特許文献１，２に記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】ＷＯ２００６／１２１１２９
【特許文献２】特開２００９−１４７２１８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
リフロー工程では、例えば４００℃以上の高温に曝されるため、コンタクトホール底のバリアメタルが薄くなっている箇所では、しばしば下層配線の銅と最上層配線のコンタクトプラグのアルミニウムとが相互拡散し、合金化反応を生じることがある。ここでの合金化反応はバリアメタルのステップカバレッジ等により不均一に発生し、コンタクトの電気抵抗値が大きくばらつくという問題があった。
【課題を解決するための手段】
【００１０】
本発明では、コンタクトプラグとしてバリアメタルを形成せずに積極的に銅とアルミニウムの合金化した合金プラグを形成し、別途アルミニウム配線を形成することでコンタクト抵抗値のばらつきを抑制する。
【００１１】
すなわち、本発明の一実施形態によれば、
銅配線と、
前記銅配線上の層間絶縁膜と、
前記層間絶縁膜上に形成されたアルミニウム配線と、
前記層間絶縁膜中に前記銅配線と前記アルミニウム配線とを電気的に接続するプラグと、
を備える半導体装置であって、
前記プラグは銅とアルミニウムの合金からなり、前記銅配線と前記プラグの接触界面にはバリアメタルが存在しないことを特徴とする半導体装置、が提供される。
【００１２】
また、本発明の別の実施形態によれば、
銅配線上に層間絶縁膜を形成する工程、
前記層間絶縁膜にコンタクトホールを形成する工程、
前記層間絶縁膜上に第１のアルミニウム膜を成膜し、前記コンタクトホールを埋設する工程、
熱処理により前記コンタクトホール内の第１のアルミニウム膜に銅を拡散させ、合金層を形成する工程、
前記層間絶縁膜上の未反応の第１のアルミニウム膜を除去する工程、
前記層間絶縁膜上にバリアメタルおよび第２のアルミニウム膜を形成する工程、
前記バリアメタルおよび第２のアルミニウム膜をパターニングしてアルミニウム配線を形成する工程、
とを有する半導体装置の製造方法、が提供される。
【発明の効果】
【００１３】
本発明によれば、銅配線とアルミニウム配線間のコンタクト抵抗値のばらつきを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図であり、第２配線まで形成した半導体装置の概略を示す断面図である。
【図２】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図３】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図４】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図５】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図６】本発明の一実施形態になる半導体装置の製造法を説明する工程断面図である。
【図７】本発明の一実施形態になる半導体装置の概略断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の好ましい実施形態例を説明するが、本発明はこの実施形態例のみに限定されるものではない。
【００１６】
まず、図１に示すように、従来技術と同様、シリコン基板上にトランジスタ等の素子を少なくとも１つ以上形成し、その上を第１層間絶縁膜で覆うことでフロントエンド構造（ＦＥＯＬ）１を形成する。ＦＥＯＬ１の第１層間絶縁膜にコンタクトホールを開口し、ＴｉやＷ等の導電材をＣＶＤ法やスパッタ法により埋設することでプラグ２を形成する。さらにＦＥＯＬ１の第１層間絶縁膜上には第１配線層の第２層間絶縁膜として窒化シリコン膜３や酸化シリコン膜４を成膜し、配線溝を形成した後、ダマシン法で第１配線５として銅配線を形成する。なお、銅の絶縁膜中への拡散を防止するため、通常バリアメタル（図示せず）が設けられる。さらに第１配線５上に、拡散防止絶縁膜６として、例えば窒化シリコン膜が形成される。
【００１７】
続いて、第３層間絶縁膜７を形成した後、第２配線８と同時に第１配線への接続のためのコンタクトをデュアルダマシン法で形成する。第２配線８は、第１配線５と同様、バリアメタルと銅膜をコンタクトホール及び配線溝に埋め込み、形成された第２配線８上に拡散防止絶縁膜９を形成する。
【００１８】
なお、図１ではＦＥＯＬとしてキャパシタの形成されるメモリセル領域とメモリセルを制御する回路を構成する周辺回路領域とを示しているが、これに限定されず、銅配線上にアルミニウム配線を形成するいずれの半導体装置にも適用できる。また、プラグ２は周辺回路領域にのみ形成されているが、メモリセル領域のキャパシタ上部電極に接続するプラグ等であっても良い。また、銅配線層として２層の配線層を形成する例を示しているが、これに限定されず、所望の層数に形成することができる。
【００１９】
次に、図２に示すように、拡散防止膜９上に第４層間絶縁膜１０を成膜し、第２配線８に接続するコンタクトホール１１を形成する。続いて、スパッタ法により第１のアルミニウム膜１２を成膜し、コンタクトホール１１にアルミニウムを埋設する。従来はバリアメタルを形成してからアルミニウム膜を配線厚みにまで形成しているが、本発明ではバリアメタルは形成せず、また、第１のアルミニウム膜１２の膜厚は、コンタクト外まで合金化反応が進行するのを防ぐために適切に調整される。第１のアルミニウム膜１２の膜厚は、コンタクトの設計高さにもよるが、概ね３００〜７００ｎｍ程度が好ましい。なお、図２以降の製造工程を説明する工程断面図ではＦＥＯＬ１部分を省略している。また、第４層間絶縁膜１０として酸化シリコン膜を使用する場合、コンタクトホール１１の側壁に拡散防止膜として窒化シリコンからなるサイドウォールを形成してから第１のアルミニウム膜１２を形成しても良い。
【００２０】
続いて、埋設した第１のアルミニウム膜１２を熱リフローすることで、コンタクトホール１１内へのアルミニウムの充填を確実に行う。この時の熱負荷により下層の第２配線中の銅とアルミニウムとの合金化反応が進行し、コンタクトホール１１中に銅とアルミニウムの合金層１３が形成される。合金層１３は第２配線と後述するアルミニウムの上層配線とのコンタクトプラグとなる（図３）。
【００２１】
次に、図４に示すように、合金化反応後、未反応の第１のアルミニウム膜１２をウェットエッチングにより除去することで、コンタクト部のみに合金層１３を残すことができる。エッチャントとしては、例えば希塩酸や希硫酸が使用可能である。合金層１３が第４層間絶縁膜１０上に突出又は第４層間絶縁膜１０上面から後退して段差が形成されることがあるが、アルミニウム膜１２の膜厚と高温リフロー処理の熱処理時間を調整することで、合金層１３の上面と第４層間絶縁膜１０上面との段差を制御することができる。形成される段差は、極力小さいことが好ましく、次工程で形成するバリアメタル１４の膜厚以下であることがより好ましい。
【００２２】
このように段差が低減された第４層間絶縁膜１０上に、スパッタ法によりバリアメタル１４を形成し、続いて第２のアルミニウム膜１５、第２のアルミニウム膜表面を保護する保護膜１６を形成する。保護膜１６としては、バリアメタル１４と同種又は異種の金属材料や窒化シリコン膜など酸素を含まない絶縁膜などが使用できる。なお、保護膜１６は必須ではなく、省略することができる（図５）。
【００２３】
その後、公知の方法によりパターニングしてアルミニウム配線１７とする。アルミニウム配線１７は保護絶縁膜１８で保護される（図６）。アルミニウム配線１７の一部は、ボンディングパッドに形成される。
以上により、図７に示す本実施形態例に係る半導体装置が完成する。その後、表面に平坦化膜を形成し、ボンディングパッド部を開口する。また、開口部にバンプ電極などの外部接続端子を形成することもできる。
【００２４】
本発明では、銅配線とアルミニウム配線とを接続するコンタクトプラグとして、バリアメタルを設けずに、積極的に銅とアルミニウムとの合金化したプラグを使用する。これにより、コンタクト抵抗の面内ばらつきを低減することができる。また、段差の低減された第４層間絶縁膜１０上にアルミニウム配線を形成するため、第２のアルミニウム膜１５に対してはリフロー処理が不要となり、配線抵抗の面内均一性が図れる。
【符号の説明】
【００２５】
１ ＦＥＯＬ
２ プラグ
３ 窒化シリコン膜
４ 酸化シリコン膜
５ 第１配線
６ 拡散防止絶縁膜
７ 第３層間絶縁膜
８ 第２配線
９ 拡散防止絶縁膜
１０ 第４層間絶縁膜
１１ コンタクトホール
１２ 第１のアルミニウム膜
１３ 合金層
１４ バリアメタル
１５ 第２のアルミニウム膜
１６ バリアメタル
１７ アルミニウム配線
１８ 保護絶縁膜
【特許請求の範囲】
【請求項１】
銅配線と、
前記銅配線上の層間絶縁膜と、
前記層間絶縁膜上に形成されたアルミニウム配線と、
前記層間絶縁膜中に前記銅配線と前記アルミニウム配線とを電気的に接続するプラグと、
を備える半導体装置であって、
前記プラグは銅とアルミニウムの合金からなり、前記銅配線と前記プラグの接触界面にはバリアメタルが存在しないことを特徴とする半導体装置。
【請求項２】
前記プラグと前記アルミニウム配線との接触界面にバリアメタルが存在する請求項１に記載の半導体装置。
【請求項３】
前記銅配線は、半導体基板上に形成された半導体素子を含むフロントエンド構造上に配置された少なくとも１層の銅配線層の最上部に配置される請求項１又は２に記載の半導体装置。
【請求項４】
前記アルミニウム配線は、半導体装置の最上層の配線である請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
銅配線上に層間絶縁膜を形成する工程、
前記層間絶縁膜にコンタクトホールを形成する工程、
前記層間絶縁膜上に第１のアルミニウム膜を成膜し、前記コンタクトホールを埋設する工程、
熱処理により前記コンタクトホール内の第１のアルミニウム膜に銅を拡散させ、合金層を形成する工程、
前記層間絶縁膜上の未反応の第１のアルミニウム膜を除去する工程、
前記層間絶縁膜上にバリアメタルおよび第２のアルミニウム膜を形成する工程、
前記バリアメタルおよび第２のアルミニウム膜をパターニングしてアルミニウム配線を形成する工程、
とを有する半導体装置の製造方法。
【請求項６】
前記熱処理は、前記第１のアルミニウム膜を熱リフローする処理である請求項５に記載の半導体装置の製造方法。
【請求項７】
前記合金層の上面と前記層間絶縁膜上面との段差を前記バリアメタルの膜厚以下とする請求項５また６に記載の半導体装置の製造方法。
【請求項８】
前記第１のアルミニウム膜の膜厚および熱処理条件を調整することで、前記段差を制御する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１のアルミニウム膜の膜厚を３００〜７００ｎｍとする請求項８に記載の半導体装置の製造方法。
【請求項１】
銅配線と、
前記銅配線上の層間絶縁膜と、
前記層間絶縁膜上に形成されたアルミニウム配線と、
前記層間絶縁膜中に前記銅配線と前記アルミニウム配線とを電気的に接続するプラグと、
を備える半導体装置であって、
前記プラグは銅とアルミニウムの合金からなり、前記銅配線と前記プラグの接触界面にはバリアメタルが存在しないことを特徴とする半導体装置。
【請求項２】
前記プラグと前記アルミニウム配線との接触界面にバリアメタルが存在する請求項１に記載の半導体装置。
【請求項３】
前記銅配線は、半導体基板上に形成された半導体素子を含むフロントエンド構造上に配置された少なくとも１層の銅配線層の最上部に配置される請求項１又は２に記載の半導体装置。
【請求項４】
前記アルミニウム配線は、半導体装置の最上層の配線である請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
銅配線上に層間絶縁膜を形成する工程、
前記層間絶縁膜にコンタクトホールを形成する工程、
前記層間絶縁膜上に第１のアルミニウム膜を成膜し、前記コンタクトホールを埋設する工程、
熱処理により前記コンタクトホール内の第１のアルミニウム膜に銅を拡散させ、合金層を形成する工程、
前記層間絶縁膜上の未反応の第１のアルミニウム膜を除去する工程、
前記層間絶縁膜上にバリアメタルおよび第２のアルミニウム膜を形成する工程、
前記バリアメタルおよび第２のアルミニウム膜をパターニングしてアルミニウム配線を形成する工程、
とを有する半導体装置の製造方法。
【請求項６】
前記熱処理は、前記第１のアルミニウム膜を熱リフローする処理である請求項５に記載の半導体装置の製造方法。
【請求項７】
前記合金層の上面と前記層間絶縁膜上面との段差を前記バリアメタルの膜厚以下とする請求項５また６に記載の半導体装置の製造方法。
【請求項８】
前記第１のアルミニウム膜の膜厚および熱処理条件を調整することで、前記段差を制御する請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１のアルミニウム膜の膜厚を３００〜７００ｎｍとする請求項８に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−１１０３１３（Ｐ２０１３−１１０３１３Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１１−２５５１８８（Ｐ２０１１−２５５１８８）
【出願日】平成２３年１１月２２日（２０１１．１１．２２）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２３年１１月２２日（２０１１．１１．２２）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]