半導体装置及びその製造方法
【課題】貫通電極に、加工性と機能性の双方を高めた絶縁リングを設ける。
【解決手段】ドライエッチングにより形成された絶縁リング用環状溝ＣＧａ，ＣＧｂには絶縁物質が充填され、単独絶縁リング６２ａ，６２ｂが形成されている。また、ドライエッチングにより形成されたＴＳＶ用貫通孔ＴＨａ，ＴＨｂの側壁は、絶縁膜で覆われ、ＴＳＶ側壁絶縁リング６１ａ，６１ｂが形成されている。また、ＴＳＶ用貫通孔ＴＨａ，ＴＨｂの残りの部分には、シード／バリア層７１を介して、例えば銅のような誘電体が充填されており、それによりＴＳＶ７が形成されている。ＴＳＶ側壁絶縁リング６１の厚さは、絶縁リング用環状溝ＣＧの幅、言い換えれば、単独絶縁リング６２の厚さの約半分である。従って、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの３分の１程度にすることができる。
【解決手段】ドライエッチングにより形成された絶縁リング用環状溝ＣＧａ，ＣＧｂには絶縁物質が充填され、単独絶縁リング６２ａ，６２ｂが形成されている。また、ドライエッチングにより形成されたＴＳＶ用貫通孔ＴＨａ，ＴＨｂの側壁は、絶縁膜で覆われ、ＴＳＶ側壁絶縁リング６１ａ，６１ｂが形成されている。また、ＴＳＶ用貫通孔ＴＨａ，ＴＨｂの残りの部分には、シード／バリア層７１を介して、例えば銅のような誘電体が充填されており、それによりＴＳＶ７が形成されている。ＴＳＶ側壁絶縁リング６１の厚さは、絶縁リング用環状溝ＣＧの幅、言い換えれば、単独絶縁リング６２の厚さの約半分である。従って、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの３分の１程度にすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
複数の半導体チップを積層して高機能を実現した半導体装置では、半導体チップを貫通するようにして設けられた貫通電極（以下、「ＴＳＶ」（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と称す）によって上下の半導体チップを電気的に接続する構造がある。特に、基板主面に回路素子、配線、表面電極等を形成した後で、裏面側から貫通電極を形成する工程（ビアラスト工程）がある。
【０００３】
ここで、貫通電極と素子領域との絶縁、複数の貫通電極間の寄生容量の低減、および／または、貫通電極を構成する金属材料の素子領域への拡散防止などを目的として、貫通電極の周囲を囲むように環状の絶縁分離部（絶縁リング）を設けることがある。
【０００４】
例えば、特許文献１には、半導体基板の表面に回路素子および第１配線層を形成した後に裏面に貫通孔を形成し、その内壁を絶縁層で覆ってから第２配線層を形成する工程が開示されている。これにより、基板の両面を配線が貫通した構造の貫通電極を実現している。そして、貫通孔に第２配線層を形成する前に内壁を絶縁膜で覆うことで、貫通電極の周囲を囲む環状の絶縁リングを実現している（特許文献１中の図３を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２３２４００号公報
【特許文献２】特開２００９−２７２４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者が上記のような絶縁リングを備えた貫通電極について検討したところ、以下のことが分かった。上記特許文献１の方法のように、貫通孔の内壁を絶縁層で覆ってから第２配線層を形成する場合、貫通孔の底面を覆う絶縁層を除去してから第２配線層を形成する必要がある。なぜなら、貫通孔に形成する第２配線は、貫通孔の底面の第１配線と接触することで、基板の表裏面を貫通する貫通電極を実現するからである。このとき、貫通孔の側壁には絶縁リングとなる絶縁層を残し、貫通孔の底面の絶縁層のみを除去することを目的として、異方性エッチングによって絶縁層を除去する（エッチバック）。このとき、貫通孔底面の絶縁層下に配置された第１配線には異方性エッチングによるダメージが生じ、配線抵抗の増加が懸念される。この観点から、異方性エッチングにより除去すべき絶縁層の厚さは可能な限り薄い方が好ましい。一方、上述のように、絶縁リングは、貫通電極の絶縁性の向上、寄生容量の低減、および／または、拡散防止を目的として設けられるため、これらの効果を得るためには厚い方が好ましいことになる。このように、加工性の面と機能性の面とでは、絶縁層の厚さがトレードオフの関係にあることが分かった。
【０００７】
また、特許文献２には、貫通電極を配置するための貫通孔を形成する工程と同一工程で、貫通孔の周囲を囲む環状溝を形成し、この環状溝を中空構造とした絶縁リングを実現している（同文献の図５参照）。本特許文献２によれば、貫通孔の外にこのような中空の絶縁リングを採用することで、上記特許文献１のような絶縁層を形成する必要がなくなり、絶縁層の成膜工程やその加工工程を削減できるとされている。絶縁層の成膜が不要であれば、上述の貫通孔底面のエッチングダメージの懸念は生じないことになる。しかしながら、本特許文献２のような絶縁層に依らない中空構造の絶縁リングでは、貫通電極−素子間の絶縁性、貫通電極間の寄生容量低減の効果を中空絶縁リングの幅でしか制御できないため、改善の余地がある。また、本特許文献２のように貫通電極を直接半導体基板に接触させる構造では、貫通電極材料（例えば銅など）の拡散を防止し難く、改善の余地がある。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、基板の第１の主面に形成された半導体素子と、前記第１の主面側に形成された配線層と、前記基板を前記第１の主面に対する他方の面たる第２の主面から貫通し、前記配線層にまで達する貫通孔と、前記貫通孔を包囲するように、前記第２の主面に環状に形成された環状溝と、前記環状溝内に埋設された絶縁物質でなる第１の環状分離部と、前記貫通孔の側壁を覆う絶縁膜でなる第２の環状分離部と、前記絶縁膜の内側に充填され、前記配線層に当接する誘電体でなる貫通電極と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置によれば、貫通孔に形成される絶縁膜の厚さを薄くして、加工性を高めると共に、絶縁物質が埋設される環状溝を設けて、絶縁体としての全体の厚さを確保することにより、貫通電極の絶縁性の向上、寄生容量の低減、および／または、拡散防止という機能性が担保される。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置のおもて面を示す平面図である。
【図１Ｂ】本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。
【図１Ｃ】本発明の第１実施形態における半導体装置の構成を説明するための図であり、図１Ａおよび図１Ｂ中に示したＡ１−Ａ１部分の断面図である。
【図２Ａ】図１Ａ〜図１Ｃに示した半導体装置を複数積層した場合の積層構造の全体を示す断面図である。
【図２Ｂ】図２Ａ中に示した領域Ｓ部分の拡大断面図である。
【図３】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図４】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図５】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図６Ａ】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図６Ｂ】図６Ａ中に示したＢ１−Ｂ１部分の平断面図である。
【図７】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図８Ａ】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図８Ｂ】図８Ａ中に示したＢ１−Ｂ１部分の平断面図である。
【図９Ａ】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図９Ｂ】図９Ａ中に示したＢ１−Ｂ１部分の平断面図である。
【図１０Ａ】第１実施形態の変形例（１）の半導体装置を説明するための断面図である。
【図１０Ｂ】図１０Ａ中に示したＢ１’−Ｂ１’部分の平断面図である。
【図１１Ａ】第１実施形態の変形例（２）の半導体装置を説明するための断面図である。
【図１１Ｂ】図１１Ａ中に示したＢ１”−Ｂ１”部分の平断面図である。
【図１２Ａ】本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の表面を示す平面図である。
【図１２Ｂ】本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。
【図１２Ｃ】本発明の第２実施形態における半導体装置の構成を説明するための図であり、図１２Ａおよび図１２Ｂ中に示したＡ２−Ａ２部分の断面図である。
【図１３Ａ】本発明の第２実施形態における半導体装置の製造方法を説明するための図であり、第１実施形態についての図７に対応する図である。
【図１３Ｂ】図１３Ａ中に示したＢ２−Ｂ２部分の平断面図である。
【図１３Ｃ】図１３Ａ中に示したＣ２−Ｃ２部分の平断面図である。
【図１４Ａ】本発明の第２実施形態における半導体装置の製造方法を説明するための図であり、第１実施形態についての図８Ａに対応する図である。
【図１４Ｂ】図１４Ａ中に示したＢ２−Ｂ２部分の平断面図である。
【図１４Ｃ】図１４Ａ中に示したＣ２−Ｃ２部分の平断面図である。
【図１５Ａ】本発明の第２実施形態における半導体装置の製造方法を説明するための図であり、第１実施形態についての図９Ａに対応する図である。
【図１５Ｂ】図１５Ａ中に示したＢ２−Ｂ２部分の平断面図である。
【図１５Ｃ】図１５Ａ中に示したＣ２−Ｃ２部分の平断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１２】
＜第１実施形態＞
図１Ａは、本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置の表（おもて）面を示す平面図である。また、図１Ｂは、本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。さらに、図１Ｃは、本発明の第１実施形態における半導体装置の構成を説明するための図であり、図１Ａおよび図１Ｂ中に示したＡ１−Ａ１部分の断面図である。
【００１３】
まず、図１Ｃに示すように、この半導体装置５００には、中央に縦断的に形成された貫通電極（以下、「ＴＳＶ」（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と称す）領域Ｐと、その左右に広がる素子領域Ｑがある。
【００１４】
図１Ｃの断面図を参照して、この半導体装置５００は、概して、半導体基板１に第１〜第５層間絶縁膜２ａ〜２ｅが積層された構造となっている。第１〜第５層間絶縁膜２ａ〜２ｅの各々の層間には、配線層２３ａおよび上層配線２３ｂが形成され、それらはビアプラグ２４を介して電気的に接続されている。なお、形成される配線層２３ａには、例えば図１Ｃに示すＴＳＶ領域Ｐに円形に形成されるものがあり、それらは、後述のＴＳＶ用貫通孔ＴＨに対応するものである。
【００１５】
半導体基板１のおもて面１ｆ、つまり回路形成面（第１の主面）の素子領域Ｑには、複数のシャロウトレンチ分離構造（以下、「ＳＴＩ」（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と称す）１１が形成されていると共に、ゲート電極／ゲート絶縁膜２１１、ソース／ドレイン（Ｓ／Ｄ）領域（図示せず）等からなる半導体素子２１が形成されている。
【００１６】
なお、形成されるＳＴＩ１１には、少なくとも図１Ｃに示すＴＳＶ領域Ｐにリング状に形成されるものがあり、それらは、後述の絶縁リング用環状溝ＣＧに対応するものである。それらの意義については、後述の製造工程で説明する。また、第１層間絶縁膜２ａの素子領域Ｑには、配線層２３ａと半導体素子２１とを電気的に接続するためのコンタクトプラグ２２が形成されている。
【００１７】
第５層間絶縁膜２ｅの素子領域Ｑ上に、樹脂層であるパッシベーション膜４が形成されている。また、第５層間絶縁膜２ｅのＴＳＶ領域Ｐ上には、第５層間絶縁膜２ｅ内に形成された上層配線２３ｂとシード層３２を介して接続される表面バンプ電極（例えば銅）３が形成されている。表面バンプ電極３の上面には、その酸化を防止するため、金膜等の保護膜３１が形成されている。
【００１８】
一方、半導体基板１の厚さは、約４０μｍである。半導体基板１の裏面１ｒ上には、例えば窒化シリコン等の裏面保護膜５が形成されている。ドライエッチングにより略同心円状に形成された絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）には、例えば、酸化シリコン、窒化シリコン等の絶縁物質が充填され、単独絶縁リング（第１の環状分離部）６２（６２ａ，６２ｂ）が形成されている。また、ドライエッチングにより形成されたＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の側壁は、同様の絶縁膜で覆われ、ＴＳＶ側壁絶縁リング（第２の環状分離部）６１（６１ａ，６１ｂ）が形成されている。
【００１９】
また、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の残りの部分には、シード／バリア層７１を介して、例えば銅のような誘電体が充填されており、それによりＴＳＶ７が形成されている。更に、ＴＳＶ７の露呈部分を覆うように裏面バンプ電極（例えば銅）８が形成され、その表面にはんだ８１がめっきで形成されている。
【００２０】
なお、ＴＳＶ領域Ｐに設けられている配線層２３ａおよびＳＴＩ１１の機能については、後述の製造工程の説明において、併せて説明する。ＴＳＶ側壁絶縁リング６１および単独絶縁リング６２の厚さについても、同様である。
【００２１】
図２Ａは、図１Ａ〜図１Ｃに示した半導体装置を複数積層した場合の積層構造の全体を示す断面図である。また、図２Ｂは、図２Ａ中に示した領域Ｓ部分の拡大断面図である。
【００２２】
図２Ａ及び図２Ｂを参照すると、パッケージ基板５０１の一方の面上に複数の半導体装置５００ａ〜５００ｈが積層された構造となっている。各半導体装置５００ａ〜５００ｈは、上下のそれらと、表面バンプ電極３および裏面バンプ電極８を介して電気的に接続されて積層構造となっている（図２Ｂを参照）。また、各半導体装置５００ａ〜５００ｈは、モールドレジン５０２に覆われ、内部の空隙がアンダーフィル５０３で満たされることにより、モールドレジン５０２内に封入されている。また、パッケージ基板５０１の他方の面には、複数のはんだボール５０４が形成されている。
【００２３】
次に、図１Ａ〜図１Ｃに示された本発明の第１実施形態における半導体装置の製造方法について説明する。図３〜図９（図９Ａ及び図９Ｂ）は、その製造方法を順に説明するための図である。
【００２４】
そこで、まず、図３に示された状態にまで製造するためには、半導体基板１のおもて面１ｆ、つまり回路形成面（第１の主面）側に、複数のＳＴＩ１１を形成し、更に、ゲート電極／ゲート絶縁膜２１１、ソース／ドレイン（Ｓ／Ｄ）領域（図示せず）等からなる半導体素子２１を形成した後、そのおもて面１ｆに第１層間絶縁膜２ａを積層する。
【００２５】
次に、第１層間絶縁膜２ａ上には、フォトレジスト（ＰＲ）をマスクとしたドライエッチングにより、例えばアルミニウム、タングステン等の導電膜からなる配線層２３ａが形成される。また、第１層間絶縁膜２ａには、その配線層２３ａと半導体素子２１とを電気的に接続するためのコンタクトプラグ２２が形成されている。
【００２６】
図４を参照して、次に、第１層間絶縁膜２ａ上に、更に第２〜第５層間絶縁膜２ｂ〜２ｅを積層して形成する。第２〜第５層間絶縁膜２ｂ〜２ｅには、それぞれ上層配線（例えば、アルミニウム、銅等）２３ｂが形成されている。さらに、上層配線２３ｂおよび配線層２３ａはビアプラグ２４により電気的に導通している。
【００２７】
次に、第５層間絶縁膜２ｅ上に、樹脂層であるパッシベーション膜４を形成する。また、第５層間絶縁膜２ｅにパッド開口を形成し、電気めっきなどの公知の方法により、第５層間絶縁膜２ｅ内に形成された上層配線２３ｂとシード層３２とを介して接続される表面バンプ電極（例えば銅）３を形成する。なお、表面バンプ電極３の上面には、その酸化を防止するため、金膜等の保護膜３１を形成する。
【００２８】
図５を参照して、次に、表面バンプ電極３側に、接着剤１０１により、酸化シリコンなどで形成された支持体（ＷＳＳ：Ｗａｆｅｒ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ）１００を貼り付ける。なお、説明の便宜上、図５以降、図４までとは異なり、上下反転して描いている。一方、半導体基板１の裏面（第２の主面）１ｒを研削（Ｂａｃｋ Ｇｒｉｎｄ）することにより、半導体基板１の厚さを約４０μｍにする。
【００２９】
図６Ａを参照して、次に、半導体基板１の裏面１ｒ上に、例えば窒化シリコン等の裏面保護膜５を形成し、更に、その上に、後述のＴＳＶ用貫通孔ＴＨおよび絶縁リング用環状溝ＣＧの形成用パターンを有するフォトレジスト（ＰＲ）１０２を形成する。そして、フォトレジスト１０２をマスクとして、ドライエッチングにより、ＴＳＶ用貫通孔ＴＨａ，ＴＨｂおよび絶縁リング用環状溝ＣＧａ，ＣＧｂを一括形成（一括成型）する。なお、図６Ｂは、図６Ａに示したＢ１−Ｂ１部分の平断面図である。
【００３０】
なお、ＴＳＶ領域Ｐに形成された配線層２３ａは、本工程でＴＳＶ用貫通孔ＴＨを形成するドライエッチングのストッパ膜としての機能を果たすこととなる。従って、この配線層２３ａは、後述の貫通電極と接触して上層配線２３ｂとの導通を実現するという本来の機能と共に、上記機能を果たすものである。
【００３１】
同様に、ＴＳＶ領域Ｐに形成されたＳＴＩ１１は、本工程で絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）を形成するドライエッチングのストッパ膜としての機能を果たす。
【００３２】
このことを詳細に説明すると、まず、上述のようにＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）は、層間絶縁膜２ａを貫通して配線層２３ａまで達する必要があるため、この第１実施形態のように絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）をＴＳＶ用貫通孔ＴＨと同時に形成する工程では、何も対策しなければ絶縁リング用環状溝ＣＧも層間絶縁膜２ａを貫通することとなる。
【００３３】
これに対し、絶縁リング用環状溝ＣＧが層間絶縁膜２ａに突き出す量が少ない方が望ましい場合には、当該ＳＴＩ１１を配置することで対応できる。特に、ＳＴＩ１１と層間絶縁膜２ａの選択比を適宜設定することで、絶縁リング用環状溝ＣＧがＳＴＩ１１から完全には突き出さない構造とすることもできる。
【００３４】
このように、ＴＳＶ領域ＰにＳＴＩ１１を配置することで、絶縁リング用環状溝ＣＧの層間絶縁膜２ａへの突き出し量を適宜設定できる。なお、図６Ａにおいては、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）の底部が、層間絶縁膜２ａ側へ若干突き出している場合が示されている。
【００３５】
ところで、この第１実施形態おいては、図６Ａに示すように、ＴＳＶ用貫通孔ＴＨと絶縁リング用環状溝ＣＧとを両者とも、それらの開口の側壁が、半導体基板１の裏面１ｒから素子形成面に向かって開口断面積が狭くなるようなテーパを有するように形成している。かかる構成より、後の工程（図７の工程）において、絶縁膜を形成する際の埋設性が向上するので好適である。これは、半導体基板１の上記研削後、裏面から開口するビアラスト工程によって両貫通孔を一括形成する、というこの第１実施形態の製法だからこそ実現できる構成である。なお、後述のＴＳＶおよび絶縁リングの占有面積を縮小したい場合などには、テーパの傾斜を極力小さくする（垂直形状に近づける）こともできる。
【００３６】
図７を参照して、次に、フォトレジスト１０２を除去した後、残存した裏面保護膜５の表面と、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）および絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）に渡って、絶縁膜６を形成する。なお、この絶縁膜６は、例えば、酸化シリコン膜、窒化シリコン膜、またはそれらの積層膜で構成できる。
【００３７】
このとき、ＴＳＶ用貫通孔ＴＨについては、その側面と底面とが覆われるように形成する。また、絶縁リング用環状溝ＣＧについては、後述の第２実施形態のようにその内部に空隙を形成するのではなく、本実施形態のようにその内部に充満させる場合には、絶縁リング用環状溝ＣＧの幅の約半分の膜厚となるように絶縁膜６を形成する。
【００３８】
図８Ａを参照して、次に、異方性エッチングにより、本図中に点線で示すように、裏面保護膜５上とＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の底面の絶縁膜のみを除去する（エッチバック）。これにより、ＴＳＶ用貫通孔ＴＨの側面にＴＳＶ側壁絶縁リング６１（６１ａ，６１ｂ）が形成され、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）内に単独絶縁リング６２（６２ａ，６２ｂ）が形成される。なお、図８Ｂは、同８Ａに示したＢ１−Ｂ１部分の平断面図である。
【００３９】
このように、単独絶縁リング６２（６２ａ，６２ｂ）を配置したことで、ＴＳＶ側壁絶縁リング６１（６１ａ，６１ｂ）の厚さを低減できる。例えば、この第１実施形態の構成では、前述のように、ＴＳＶ側壁絶縁リング６１の厚さは、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）の幅、言い換えれば、単独絶縁リング６２の厚さの約半分である。従って、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの３分の１程度にすることができる。
【００４０】
このように、この第１実施形態の構成によれば、単独絶縁リング６２を配置することで、ＴＳＶ側壁絶縁リング６１に要する絶縁膜６の膜厚を薄くすることができる。これは、前述のドライエッチング工程において除去すべき、ＴＳＶ用貫通孔ＴＨの底面の絶縁膜６を薄くできることを意味し、下地の配線層２３ａに与えるエッチングダメージを低減できる。その結果として、コンタクト抵抗を低減することができる。
【００４１】
図９Ａを参照して、次に、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）内にシード／バリア層７１の薄膜を形成した後に、例えば銅のような誘電体を充填することにより、ＴＳＶ７を形成する。なお、シード／バリア層７１は、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成される。これらの材料は、ＴＳＶ７の素子領域への拡散バリアとしての機能や、ＴＳＶ７とＴＳＶ側壁絶縁リング６１との密着性などを鑑みて、取捨選択される。最後に、ＴＳＶ７の露呈部分を覆うように裏面バンプ電極（例えば銅）８のピラーを形成すると共に、その表面にはんだ８１をめっきで形成する。なお、図９Ｂは、図９Ａに示したＢ１−Ｂ１部分の平断面図である。以降は、公知のダイシング、積層等の工程が続く。
【００４２】
以上説明したように、本実施形態の半導体装置５００およびその製造方法によれば、ＴＳＶ用貫通孔（貫通孔）ＴＨ（ＴＨａ，ＴＨｂ）に形成される絶縁膜６の厚さを薄くして、加工性を高めると共に、絶縁物質が埋設される絶縁リング用環状溝（環状溝）ＣＧ（ＣＧａ，ＣＧｂ）を設けて、絶縁体としての全体の厚さを確保することにより、ＴＳＶ（貫通電極）７の絶縁性の向上、寄生容量の低減、および／または、拡散防止という機能性が担保される。
【００４３】
また、ＴＳＶ用貫通孔ＴＨおよび絶縁リング用環状溝ＣＧを、半導体基板１の裏面１ｒ（第２の主面）側の開口から半導体基板１のおもて面１ｆ（第１の主面）側に向かって、断面積が徐々に小さくなる形成することにより、絶縁膜の埋設性を向上させることができる。
【００４４】
また、半導体基板（基板）１と第１層間絶縁膜（層間絶縁膜）２ａとの間の絶縁リング用環状溝ＣＧに対応する部分に、ＳＴＩ（シャロウトレンチ分離構造）１１を形成することにより、絶縁リング用環状溝ＣＧの半導体基板１からの突出量を調整できる。
【００４５】
＜第１実施形態の変形例（１）＞
次に、上述の第１実施形態の変形例について説明する。図１０Ａは、第１実施形態の変形例（１）の半導体装置を説明するための図であり、図９Ａに対応する断面図である。また、図１０Ｂは、図１０Ａ中に示したＢ１’−Ｂ１’部分の平断面図である。なお、図９Ａ及び図９Ｂに示した半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。
【００４６】
図９Ａ及び図９Ｂに示した第１実施形態と異なる点に関し、図９Ａ及び図９Ｂに示した第１実施形態においては、一重の単独絶縁リング６２（６２ａ，６２ｂ）であるのに対し、図１０Ａ及び図１０Ｂに示した第１実施形態の変形例（１）においては、多重の（複数の）単独絶縁リングを設けている。具体的には、図１０Ａ及び図１０Ｂに示すように、例えば略同心円状に形成された二重の単独絶縁リング（第１単独絶縁リング６２ａ１，６２ｂ１および第２単独絶縁リング６２ａ２，６２ｂ２）を設ける。
【００４７】
このように、例えば二重のリング構造とした場合、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの５分の１程度にすることができる。従って、単独絶縁リングを多重にすることで、ＴＳＶ用貫通孔ＴＨの側壁を覆う絶縁膜を更に薄くすることができ、それによる効果が更に顕著となる。但し、単独絶縁リングの占有面積（ＴＳＶ領域Ｐの占有面積）の観点からは、単独絶縁リングは一つとする構成がより効果的である。このように、本実施形態の方法によれば、占有面積の観点から有効な一重の絶縁リングの構成も、埋設膜厚の観点から有効な二重の絶縁リングの構成も実現できる。所望の特性を満たすよう、両者の構成から選択できる。
【００４８】
＜第１実施形態の変形例（２）＞
図１１Ａは、第１実施形態の変形例（２）の半導体装置を説明するための図であり、図９Ａに対応する断面図である。また、図１１Ｂは、図１１Ａ中に示したＢ１”−Ｂ１”部分の平断面図である。なお、図９Ａ及び図９Ｂに示した半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。
【００４９】
図９Ａ及び図９Ｂに示した第１実施形態と異なる点に関し、図９Ａ及び図９Ｂに示した第１実施形態においては、半導体基板１の裏面（第２の主面）１ｒに裏面保護膜５が設けられているのに対し、図１１Ａ及び図１１Ｂに示した変形例（２）においては、裏面保護膜を省略している。
【００５０】
図１１Ａに示すように、裏面バンプ電極８の径をＴＳＶ用貫通孔ＴＨの径よりも大きくし、裏面バンプ電極８を、ＴＳＶ側壁絶縁リング６１を超えて半導体基板１の裏面１ｒと接触させる場合（この状態を、「バンプオーバーハング」の状態という）、本発明の実施形態のような単独絶縁リング６２を設けないとすると、裏面バンプ電極８が、半導体基板１の裏面１ｒと接触することで寄生容量が発生してしまう。従って、この場合には、寄生容量を緩和するために、数μｍオーダーで形成される保護膜を設けることが望ましい。これに対し、本発明の実施形態のように、単独絶縁リング６２を設けることで寄生容量は緩和され得るため、保護膜を設けない構成も選択し得る。この場合、保護膜を設ける工程を簡略化できる。一方、ＴＳＶの素子領域への拡散バリアとしての機能や、バンプ形成後の選択加工のバリアとしての機能などを望む場合、上述他の実施例と同様に保護膜を設ける構成がより効果的である。このように、本実施例によれば、信頼性やプロセス耐性の高い保護膜を設ける構成も、プロセス簡略化に寄与し得る保護膜を設けない構成も実現できるため、所望の構成を選択できる。
【００５１】
＜第２実施形態＞
次に、本発明の第２実勢形態における半導体装置について説明する。
図１２Ａは、本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の表面を示す平面図である。また、図１２Ｂは、本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。さらに、図１２Ｃは、本発明の第２実施形態における半導体装置の構成を説明するための図であり、図１２Ａおよび図１２Ｂ中に示したＡ２−Ａ２部分の断面図である。更にまた、図１３Ａ〜図１３Ｃ、図１４Ａ〜図１４Ｃ及び図１５Ａ〜図１５Ｃは、図１２Ａ〜図１２Ｃに示された本発明の第２実施形態における半導体装置の製造方法を順に説明するための図であり、第１実施形態についての図７、図８（図８Ａ、図８Ｂ）及び〜図９に対応する図である。なお、第１実施形態の半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。
【００５２】
第２実施形態の半導体装置５００Ｂの第１実施形態の半導体装置に対する差異は、以下の点にある。すなわち、図７に対応する図１３Ａに示すように、裏面保護膜５の表面と、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）および絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）に亘って、絶縁膜を形成する工程において、その絶縁膜をカバレッジの悪い条件で形成する。これにより、図１３Ａに示すように、絶縁リング用環状溝ＣＧについては、絶縁物質が完全に充満する前に、開口部が閉塞状態となって内部に空隙（エアギャップ）が残り、ＴＳＶ用貫通孔ＴＨについては、絶縁膜がその側壁の途中までしか覆わない状態となる。但し、ＴＳＶ用貫通孔ＴＨの底面には、絶縁膜が形成される。従って、図１３Ａにあるような絶縁膜６Ｂが形成される。なお、図１３Ｃには、空隙が表れている。
【００５３】
図１３Ａ〜図１３Ｃに示した状態から、第１実施形態における図８Ａ及び図８Ｂの場合と同様、エッチバックにより、裏面保護膜５上とＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の底面の絶縁膜のみを除去すると、図１４Ａ〜図１４Ｃに示す状態となる。従って、ＴＳＶ用貫通孔ＴＨの側面にＴＳＶ側壁絶縁リング６１Ｂ（６１Ｂａ，６１Ｂｂ）が形成され、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）内に単独絶縁リング６２Ｂ（６２Ｂａ，６２Ｂｂ）が形成される。なお、図１４Ｂは、図１４Ａに示したＢ２−Ｂ２部分の平断面図であり、図１４Ｃは、図１４Ａに示したＣ２−Ｃ２部分の平断面図であるが、それぞれ図１３Ｂおよび図１３Ｃと同じである。
【００５４】
そして、図１５Ａ〜図１５Ｃに示すように、第１実施形態にける図９Ａ及び図９Ｂの場合と同様、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）内にシード／バリア層７１Ｂの薄膜を形成した後に、誘電体を充填することにより、ＴＳＶ７Ｂが形成される。裏面バンプ電極８およびはんだ８１については、第１実施形態と同様である。
【００５５】
従って、最終的な半導体装置としては、図１２Ｃに示すように、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）の内部に空隙が形成される。ここで、空隙は、通常の絶縁膜よりも誘電率が低いので、この第２実施形態においては、第１実施形態の効果に加えて、隣接ＴＳＶ７Ｂａ、７Ｂｂ間の寄生容量を更に低減できるという効果がある。
【００５６】
なお、図１３Ａ〜図１３Ｃの工程以前の工程は、第１実施形態における図６（図６Ａ及び図６Ｂ）までの工程と同じである。
また、第２実施形態に対して、図１０（図１０Ａ、図１０Ｂ）および図１１（図１１Ａ、図１１Ｂ）に示した第１実施形態の変形例（１）および（２）を適用できる。
【符号の説明】
【００５７】
１・・・半導体基板（基板）
１ｒ・・・裏面（第２の主面）
１１・・・ＳＴＩ
２・・・層間絶縁膜
２１・・・半導体素子
２２・・・コンタクトプラグ
３・・・表面バンプ電極
３１・・・保護膜
３２・・・シード層
４・・・パッシベーション膜
５・・・裏面保護膜
６・・・絶縁膜
６１・・・ＴＳＶ側壁絶縁リング（第２の環状分離部）
６２・・・単独絶縁リング（第１の環状分離部）
７・・・貫通電極
７１・・・シード／バリア層
８・・・裏面バンプ電極
８１・・・はんだ
１００・・・ＷＳＳ
１０１・・・接着剤
１０２・・・フォトレジスト
５００，５００Ｂ・・・半導体装置
ＴＨ・・・ＴＳＶ用貫通孔
ＣＧ・・・絶縁リング用環状溝
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
複数の半導体チップを積層して高機能を実現した半導体装置では、半導体チップを貫通するようにして設けられた貫通電極（以下、「ＴＳＶ」（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と称す）によって上下の半導体チップを電気的に接続する構造がある。特に、基板主面に回路素子、配線、表面電極等を形成した後で、裏面側から貫通電極を形成する工程（ビアラスト工程）がある。
【０００３】
ここで、貫通電極と素子領域との絶縁、複数の貫通電極間の寄生容量の低減、および／または、貫通電極を構成する金属材料の素子領域への拡散防止などを目的として、貫通電極の周囲を囲むように環状の絶縁分離部（絶縁リング）を設けることがある。
【０００４】
例えば、特許文献１には、半導体基板の表面に回路素子および第１配線層を形成した後に裏面に貫通孔を形成し、その内壁を絶縁層で覆ってから第２配線層を形成する工程が開示されている。これにより、基板の両面を配線が貫通した構造の貫通電極を実現している。そして、貫通孔に第２配線層を形成する前に内壁を絶縁膜で覆うことで、貫通電極の周囲を囲む環状の絶縁リングを実現している（特許文献１中の図３を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２３２４００号公報
【特許文献２】特開２００９−２７２４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者が上記のような絶縁リングを備えた貫通電極について検討したところ、以下のことが分かった。上記特許文献１の方法のように、貫通孔の内壁を絶縁層で覆ってから第２配線層を形成する場合、貫通孔の底面を覆う絶縁層を除去してから第２配線層を形成する必要がある。なぜなら、貫通孔に形成する第２配線は、貫通孔の底面の第１配線と接触することで、基板の表裏面を貫通する貫通電極を実現するからである。このとき、貫通孔の側壁には絶縁リングとなる絶縁層を残し、貫通孔の底面の絶縁層のみを除去することを目的として、異方性エッチングによって絶縁層を除去する（エッチバック）。このとき、貫通孔底面の絶縁層下に配置された第１配線には異方性エッチングによるダメージが生じ、配線抵抗の増加が懸念される。この観点から、異方性エッチングにより除去すべき絶縁層の厚さは可能な限り薄い方が好ましい。一方、上述のように、絶縁リングは、貫通電極の絶縁性の向上、寄生容量の低減、および／または、拡散防止を目的として設けられるため、これらの効果を得るためには厚い方が好ましいことになる。このように、加工性の面と機能性の面とでは、絶縁層の厚さがトレードオフの関係にあることが分かった。
【０００７】
また、特許文献２には、貫通電極を配置するための貫通孔を形成する工程と同一工程で、貫通孔の周囲を囲む環状溝を形成し、この環状溝を中空構造とした絶縁リングを実現している（同文献の図５参照）。本特許文献２によれば、貫通孔の外にこのような中空の絶縁リングを採用することで、上記特許文献１のような絶縁層を形成する必要がなくなり、絶縁層の成膜工程やその加工工程を削減できるとされている。絶縁層の成膜が不要であれば、上述の貫通孔底面のエッチングダメージの懸念は生じないことになる。しかしながら、本特許文献２のような絶縁層に依らない中空構造の絶縁リングでは、貫通電極−素子間の絶縁性、貫通電極間の寄生容量低減の効果を中空絶縁リングの幅でしか制御できないため、改善の余地がある。また、本特許文献２のように貫通電極を直接半導体基板に接触させる構造では、貫通電極材料（例えば銅など）の拡散を防止し難く、改善の余地がある。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、基板の第１の主面に形成された半導体素子と、前記第１の主面側に形成された配線層と、前記基板を前記第１の主面に対する他方の面たる第２の主面から貫通し、前記配線層にまで達する貫通孔と、前記貫通孔を包囲するように、前記第２の主面に環状に形成された環状溝と、前記環状溝内に埋設された絶縁物質でなる第１の環状分離部と、前記貫通孔の側壁を覆う絶縁膜でなる第２の環状分離部と、前記絶縁膜の内側に充填され、前記配線層に当接する誘電体でなる貫通電極と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置によれば、貫通孔に形成される絶縁膜の厚さを薄くして、加工性を高めると共に、絶縁物質が埋設される環状溝を設けて、絶縁体としての全体の厚さを確保することにより、貫通電極の絶縁性の向上、寄生容量の低減、および／または、拡散防止という機能性が担保される。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置のおもて面を示す平面図である。
【図１Ｂ】本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。
【図１Ｃ】本発明の第１実施形態における半導体装置の構成を説明するための図であり、図１Ａおよび図１Ｂ中に示したＡ１−Ａ１部分の断面図である。
【図２Ａ】図１Ａ〜図１Ｃに示した半導体装置を複数積層した場合の積層構造の全体を示す断面図である。
【図２Ｂ】図２Ａ中に示した領域Ｓ部分の拡大断面図である。
【図３】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図４】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図５】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図６Ａ】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図６Ｂ】図６Ａ中に示したＢ１−Ｂ１部分の平断面図である。
【図７】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図８Ａ】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図８Ｂ】図８Ａ中に示したＢ１−Ｂ１部分の平断面図である。
【図９Ａ】本発明の第１実施形態における半導体装置の製造方法について説明するための図である。
【図９Ｂ】図９Ａ中に示したＢ１−Ｂ１部分の平断面図である。
【図１０Ａ】第１実施形態の変形例（１）の半導体装置を説明するための断面図である。
【図１０Ｂ】図１０Ａ中に示したＢ１’−Ｂ１’部分の平断面図である。
【図１１Ａ】第１実施形態の変形例（２）の半導体装置を説明するための断面図である。
【図１１Ｂ】図１１Ａ中に示したＢ１”−Ｂ１”部分の平断面図である。
【図１２Ａ】本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の表面を示す平面図である。
【図１２Ｂ】本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。
【図１２Ｃ】本発明の第２実施形態における半導体装置の構成を説明するための図であり、図１２Ａおよび図１２Ｂ中に示したＡ２−Ａ２部分の断面図である。
【図１３Ａ】本発明の第２実施形態における半導体装置の製造方法を説明するための図であり、第１実施形態についての図７に対応する図である。
【図１３Ｂ】図１３Ａ中に示したＢ２−Ｂ２部分の平断面図である。
【図１３Ｃ】図１３Ａ中に示したＣ２−Ｃ２部分の平断面図である。
【図１４Ａ】本発明の第２実施形態における半導体装置の製造方法を説明するための図であり、第１実施形態についての図８Ａに対応する図である。
【図１４Ｂ】図１４Ａ中に示したＢ２−Ｂ２部分の平断面図である。
【図１４Ｃ】図１４Ａ中に示したＣ２−Ｃ２部分の平断面図である。
【図１５Ａ】本発明の第２実施形態における半導体装置の製造方法を説明するための図であり、第１実施形態についての図９Ａに対応する図である。
【図１５Ｂ】図１５Ａ中に示したＢ２−Ｂ２部分の平断面図である。
【図１５Ｃ】図１５Ａ中に示したＣ２−Ｃ２部分の平断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００１２】
＜第１実施形態＞
図１Ａは、本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置の表（おもて）面を示す平面図である。また、図１Ｂは、本発明の第１実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。さらに、図１Ｃは、本発明の第１実施形態における半導体装置の構成を説明するための図であり、図１Ａおよび図１Ｂ中に示したＡ１−Ａ１部分の断面図である。
【００１３】
まず、図１Ｃに示すように、この半導体装置５００には、中央に縦断的に形成された貫通電極（以下、「ＴＳＶ」（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）と称す）領域Ｐと、その左右に広がる素子領域Ｑがある。
【００１４】
図１Ｃの断面図を参照して、この半導体装置５００は、概して、半導体基板１に第１〜第５層間絶縁膜２ａ〜２ｅが積層された構造となっている。第１〜第５層間絶縁膜２ａ〜２ｅの各々の層間には、配線層２３ａおよび上層配線２３ｂが形成され、それらはビアプラグ２４を介して電気的に接続されている。なお、形成される配線層２３ａには、例えば図１Ｃに示すＴＳＶ領域Ｐに円形に形成されるものがあり、それらは、後述のＴＳＶ用貫通孔ＴＨに対応するものである。
【００１５】
半導体基板１のおもて面１ｆ、つまり回路形成面（第１の主面）の素子領域Ｑには、複数のシャロウトレンチ分離構造（以下、「ＳＴＩ」（Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と称す）１１が形成されていると共に、ゲート電極／ゲート絶縁膜２１１、ソース／ドレイン（Ｓ／Ｄ）領域（図示せず）等からなる半導体素子２１が形成されている。
【００１６】
なお、形成されるＳＴＩ１１には、少なくとも図１Ｃに示すＴＳＶ領域Ｐにリング状に形成されるものがあり、それらは、後述の絶縁リング用環状溝ＣＧに対応するものである。それらの意義については、後述の製造工程で説明する。また、第１層間絶縁膜２ａの素子領域Ｑには、配線層２３ａと半導体素子２１とを電気的に接続するためのコンタクトプラグ２２が形成されている。
【００１７】
第５層間絶縁膜２ｅの素子領域Ｑ上に、樹脂層であるパッシベーション膜４が形成されている。また、第５層間絶縁膜２ｅのＴＳＶ領域Ｐ上には、第５層間絶縁膜２ｅ内に形成された上層配線２３ｂとシード層３２を介して接続される表面バンプ電極（例えば銅）３が形成されている。表面バンプ電極３の上面には、その酸化を防止するため、金膜等の保護膜３１が形成されている。
【００１８】
一方、半導体基板１の厚さは、約４０μｍである。半導体基板１の裏面１ｒ上には、例えば窒化シリコン等の裏面保護膜５が形成されている。ドライエッチングにより略同心円状に形成された絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）には、例えば、酸化シリコン、窒化シリコン等の絶縁物質が充填され、単独絶縁リング（第１の環状分離部）６２（６２ａ，６２ｂ）が形成されている。また、ドライエッチングにより形成されたＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の側壁は、同様の絶縁膜で覆われ、ＴＳＶ側壁絶縁リング（第２の環状分離部）６１（６１ａ，６１ｂ）が形成されている。
【００１９】
また、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の残りの部分には、シード／バリア層７１を介して、例えば銅のような誘電体が充填されており、それによりＴＳＶ７が形成されている。更に、ＴＳＶ７の露呈部分を覆うように裏面バンプ電極（例えば銅）８が形成され、その表面にはんだ８１がめっきで形成されている。
【００２０】
なお、ＴＳＶ領域Ｐに設けられている配線層２３ａおよびＳＴＩ１１の機能については、後述の製造工程の説明において、併せて説明する。ＴＳＶ側壁絶縁リング６１および単独絶縁リング６２の厚さについても、同様である。
【００２１】
図２Ａは、図１Ａ〜図１Ｃに示した半導体装置を複数積層した場合の積層構造の全体を示す断面図である。また、図２Ｂは、図２Ａ中に示した領域Ｓ部分の拡大断面図である。
【００２２】
図２Ａ及び図２Ｂを参照すると、パッケージ基板５０１の一方の面上に複数の半導体装置５００ａ〜５００ｈが積層された構造となっている。各半導体装置５００ａ〜５００ｈは、上下のそれらと、表面バンプ電極３および裏面バンプ電極８を介して電気的に接続されて積層構造となっている（図２Ｂを参照）。また、各半導体装置５００ａ〜５００ｈは、モールドレジン５０２に覆われ、内部の空隙がアンダーフィル５０３で満たされることにより、モールドレジン５０２内に封入されている。また、パッケージ基板５０１の他方の面には、複数のはんだボール５０４が形成されている。
【００２３】
次に、図１Ａ〜図１Ｃに示された本発明の第１実施形態における半導体装置の製造方法について説明する。図３〜図９（図９Ａ及び図９Ｂ）は、その製造方法を順に説明するための図である。
【００２４】
そこで、まず、図３に示された状態にまで製造するためには、半導体基板１のおもて面１ｆ、つまり回路形成面（第１の主面）側に、複数のＳＴＩ１１を形成し、更に、ゲート電極／ゲート絶縁膜２１１、ソース／ドレイン（Ｓ／Ｄ）領域（図示せず）等からなる半導体素子２１を形成した後、そのおもて面１ｆに第１層間絶縁膜２ａを積層する。
【００２５】
次に、第１層間絶縁膜２ａ上には、フォトレジスト（ＰＲ）をマスクとしたドライエッチングにより、例えばアルミニウム、タングステン等の導電膜からなる配線層２３ａが形成される。また、第１層間絶縁膜２ａには、その配線層２３ａと半導体素子２１とを電気的に接続するためのコンタクトプラグ２２が形成されている。
【００２６】
図４を参照して、次に、第１層間絶縁膜２ａ上に、更に第２〜第５層間絶縁膜２ｂ〜２ｅを積層して形成する。第２〜第５層間絶縁膜２ｂ〜２ｅには、それぞれ上層配線（例えば、アルミニウム、銅等）２３ｂが形成されている。さらに、上層配線２３ｂおよび配線層２３ａはビアプラグ２４により電気的に導通している。
【００２７】
次に、第５層間絶縁膜２ｅ上に、樹脂層であるパッシベーション膜４を形成する。また、第５層間絶縁膜２ｅにパッド開口を形成し、電気めっきなどの公知の方法により、第５層間絶縁膜２ｅ内に形成された上層配線２３ｂとシード層３２とを介して接続される表面バンプ電極（例えば銅）３を形成する。なお、表面バンプ電極３の上面には、その酸化を防止するため、金膜等の保護膜３１を形成する。
【００２８】
図５を参照して、次に、表面バンプ電極３側に、接着剤１０１により、酸化シリコンなどで形成された支持体（ＷＳＳ：Ｗａｆｅｒ Ｓｕｐｐｏｒｔ Ｓｙｓｔｅｍ）１００を貼り付ける。なお、説明の便宜上、図５以降、図４までとは異なり、上下反転して描いている。一方、半導体基板１の裏面（第２の主面）１ｒを研削（Ｂａｃｋ Ｇｒｉｎｄ）することにより、半導体基板１の厚さを約４０μｍにする。
【００２９】
図６Ａを参照して、次に、半導体基板１の裏面１ｒ上に、例えば窒化シリコン等の裏面保護膜５を形成し、更に、その上に、後述のＴＳＶ用貫通孔ＴＨおよび絶縁リング用環状溝ＣＧの形成用パターンを有するフォトレジスト（ＰＲ）１０２を形成する。そして、フォトレジスト１０２をマスクとして、ドライエッチングにより、ＴＳＶ用貫通孔ＴＨａ，ＴＨｂおよび絶縁リング用環状溝ＣＧａ，ＣＧｂを一括形成（一括成型）する。なお、図６Ｂは、図６Ａに示したＢ１−Ｂ１部分の平断面図である。
【００３０】
なお、ＴＳＶ領域Ｐに形成された配線層２３ａは、本工程でＴＳＶ用貫通孔ＴＨを形成するドライエッチングのストッパ膜としての機能を果たすこととなる。従って、この配線層２３ａは、後述の貫通電極と接触して上層配線２３ｂとの導通を実現するという本来の機能と共に、上記機能を果たすものである。
【００３１】
同様に、ＴＳＶ領域Ｐに形成されたＳＴＩ１１は、本工程で絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）を形成するドライエッチングのストッパ膜としての機能を果たす。
【００３２】
このことを詳細に説明すると、まず、上述のようにＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）は、層間絶縁膜２ａを貫通して配線層２３ａまで達する必要があるため、この第１実施形態のように絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）をＴＳＶ用貫通孔ＴＨと同時に形成する工程では、何も対策しなければ絶縁リング用環状溝ＣＧも層間絶縁膜２ａを貫通することとなる。
【００３３】
これに対し、絶縁リング用環状溝ＣＧが層間絶縁膜２ａに突き出す量が少ない方が望ましい場合には、当該ＳＴＩ１１を配置することで対応できる。特に、ＳＴＩ１１と層間絶縁膜２ａの選択比を適宜設定することで、絶縁リング用環状溝ＣＧがＳＴＩ１１から完全には突き出さない構造とすることもできる。
【００３４】
このように、ＴＳＶ領域ＰにＳＴＩ１１を配置することで、絶縁リング用環状溝ＣＧの層間絶縁膜２ａへの突き出し量を適宜設定できる。なお、図６Ａにおいては、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）の底部が、層間絶縁膜２ａ側へ若干突き出している場合が示されている。
【００３５】
ところで、この第１実施形態おいては、図６Ａに示すように、ＴＳＶ用貫通孔ＴＨと絶縁リング用環状溝ＣＧとを両者とも、それらの開口の側壁が、半導体基板１の裏面１ｒから素子形成面に向かって開口断面積が狭くなるようなテーパを有するように形成している。かかる構成より、後の工程（図７の工程）において、絶縁膜を形成する際の埋設性が向上するので好適である。これは、半導体基板１の上記研削後、裏面から開口するビアラスト工程によって両貫通孔を一括形成する、というこの第１実施形態の製法だからこそ実現できる構成である。なお、後述のＴＳＶおよび絶縁リングの占有面積を縮小したい場合などには、テーパの傾斜を極力小さくする（垂直形状に近づける）こともできる。
【００３６】
図７を参照して、次に、フォトレジスト１０２を除去した後、残存した裏面保護膜５の表面と、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）および絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）に渡って、絶縁膜６を形成する。なお、この絶縁膜６は、例えば、酸化シリコン膜、窒化シリコン膜、またはそれらの積層膜で構成できる。
【００３７】
このとき、ＴＳＶ用貫通孔ＴＨについては、その側面と底面とが覆われるように形成する。また、絶縁リング用環状溝ＣＧについては、後述の第２実施形態のようにその内部に空隙を形成するのではなく、本実施形態のようにその内部に充満させる場合には、絶縁リング用環状溝ＣＧの幅の約半分の膜厚となるように絶縁膜６を形成する。
【００３８】
図８Ａを参照して、次に、異方性エッチングにより、本図中に点線で示すように、裏面保護膜５上とＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の底面の絶縁膜のみを除去する（エッチバック）。これにより、ＴＳＶ用貫通孔ＴＨの側面にＴＳＶ側壁絶縁リング６１（６１ａ，６１ｂ）が形成され、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）内に単独絶縁リング６２（６２ａ，６２ｂ）が形成される。なお、図８Ｂは、同８Ａに示したＢ１−Ｂ１部分の平断面図である。
【００３９】
このように、単独絶縁リング６２（６２ａ，６２ｂ）を配置したことで、ＴＳＶ側壁絶縁リング６１（６１ａ，６１ｂ）の厚さを低減できる。例えば、この第１実施形態の構成では、前述のように、ＴＳＶ側壁絶縁リング６１の厚さは、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）の幅、言い換えれば、単独絶縁リング６２の厚さの約半分である。従って、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの３分の１程度にすることができる。
【００４０】
このように、この第１実施形態の構成によれば、単独絶縁リング６２を配置することで、ＴＳＶ側壁絶縁リング６１に要する絶縁膜６の膜厚を薄くすることができる。これは、前述のドライエッチング工程において除去すべき、ＴＳＶ用貫通孔ＴＨの底面の絶縁膜６を薄くできることを意味し、下地の配線層２３ａに与えるエッチングダメージを低減できる。その結果として、コンタクト抵抗を低減することができる。
【００４１】
図９Ａを参照して、次に、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）内にシード／バリア層７１の薄膜を形成した後に、例えば銅のような誘電体を充填することにより、ＴＳＶ７を形成する。なお、シード／バリア層７１は、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成される。これらの材料は、ＴＳＶ７の素子領域への拡散バリアとしての機能や、ＴＳＶ７とＴＳＶ側壁絶縁リング６１との密着性などを鑑みて、取捨選択される。最後に、ＴＳＶ７の露呈部分を覆うように裏面バンプ電極（例えば銅）８のピラーを形成すると共に、その表面にはんだ８１をめっきで形成する。なお、図９Ｂは、図９Ａに示したＢ１−Ｂ１部分の平断面図である。以降は、公知のダイシング、積層等の工程が続く。
【００４２】
以上説明したように、本実施形態の半導体装置５００およびその製造方法によれば、ＴＳＶ用貫通孔（貫通孔）ＴＨ（ＴＨａ，ＴＨｂ）に形成される絶縁膜６の厚さを薄くして、加工性を高めると共に、絶縁物質が埋設される絶縁リング用環状溝（環状溝）ＣＧ（ＣＧａ，ＣＧｂ）を設けて、絶縁体としての全体の厚さを確保することにより、ＴＳＶ（貫通電極）７の絶縁性の向上、寄生容量の低減、および／または、拡散防止という機能性が担保される。
【００４３】
また、ＴＳＶ用貫通孔ＴＨおよび絶縁リング用環状溝ＣＧを、半導体基板１の裏面１ｒ（第２の主面）側の開口から半導体基板１のおもて面１ｆ（第１の主面）側に向かって、断面積が徐々に小さくなる形成することにより、絶縁膜の埋設性を向上させることができる。
【００４４】
また、半導体基板（基板）１と第１層間絶縁膜（層間絶縁膜）２ａとの間の絶縁リング用環状溝ＣＧに対応する部分に、ＳＴＩ（シャロウトレンチ分離構造）１１を形成することにより、絶縁リング用環状溝ＣＧの半導体基板１からの突出量を調整できる。
【００４５】
＜第１実施形態の変形例（１）＞
次に、上述の第１実施形態の変形例について説明する。図１０Ａは、第１実施形態の変形例（１）の半導体装置を説明するための図であり、図９Ａに対応する断面図である。また、図１０Ｂは、図１０Ａ中に示したＢ１’−Ｂ１’部分の平断面図である。なお、図９Ａ及び図９Ｂに示した半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。
【００４６】
図９Ａ及び図９Ｂに示した第１実施形態と異なる点に関し、図９Ａ及び図９Ｂに示した第１実施形態においては、一重の単独絶縁リング６２（６２ａ，６２ｂ）であるのに対し、図１０Ａ及び図１０Ｂに示した第１実施形態の変形例（１）においては、多重の（複数の）単独絶縁リングを設けている。具体的には、図１０Ａ及び図１０Ｂに示すように、例えば略同心円状に形成された二重の単独絶縁リング（第１単独絶縁リング６２ａ１，６２ｂ１および第２単独絶縁リング６２ａ２，６２ｂ２）を設ける。
【００４７】
このように、例えば二重のリング構造とした場合、ＴＳＶ側壁絶縁リング６１の厚さは、ＴＳＶ側壁絶縁リングを単独で設けた場合のその厚さの５分の１程度にすることができる。従って、単独絶縁リングを多重にすることで、ＴＳＶ用貫通孔ＴＨの側壁を覆う絶縁膜を更に薄くすることができ、それによる効果が更に顕著となる。但し、単独絶縁リングの占有面積（ＴＳＶ領域Ｐの占有面積）の観点からは、単独絶縁リングは一つとする構成がより効果的である。このように、本実施形態の方法によれば、占有面積の観点から有効な一重の絶縁リングの構成も、埋設膜厚の観点から有効な二重の絶縁リングの構成も実現できる。所望の特性を満たすよう、両者の構成から選択できる。
【００４８】
＜第１実施形態の変形例（２）＞
図１１Ａは、第１実施形態の変形例（２）の半導体装置を説明するための図であり、図９Ａに対応する断面図である。また、図１１Ｂは、図１１Ａ中に示したＢ１”−Ｂ１”部分の平断面図である。なお、図９Ａ及び図９Ｂに示した半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。
【００４９】
図９Ａ及び図９Ｂに示した第１実施形態と異なる点に関し、図９Ａ及び図９Ｂに示した第１実施形態においては、半導体基板１の裏面（第２の主面）１ｒに裏面保護膜５が設けられているのに対し、図１１Ａ及び図１１Ｂに示した変形例（２）においては、裏面保護膜を省略している。
【００５０】
図１１Ａに示すように、裏面バンプ電極８の径をＴＳＶ用貫通孔ＴＨの径よりも大きくし、裏面バンプ電極８を、ＴＳＶ側壁絶縁リング６１を超えて半導体基板１の裏面１ｒと接触させる場合（この状態を、「バンプオーバーハング」の状態という）、本発明の実施形態のような単独絶縁リング６２を設けないとすると、裏面バンプ電極８が、半導体基板１の裏面１ｒと接触することで寄生容量が発生してしまう。従って、この場合には、寄生容量を緩和するために、数μｍオーダーで形成される保護膜を設けることが望ましい。これに対し、本発明の実施形態のように、単独絶縁リング６２を設けることで寄生容量は緩和され得るため、保護膜を設けない構成も選択し得る。この場合、保護膜を設ける工程を簡略化できる。一方、ＴＳＶの素子領域への拡散バリアとしての機能や、バンプ形成後の選択加工のバリアとしての機能などを望む場合、上述他の実施例と同様に保護膜を設ける構成がより効果的である。このように、本実施例によれば、信頼性やプロセス耐性の高い保護膜を設ける構成も、プロセス簡略化に寄与し得る保護膜を設けない構成も実現できるため、所望の構成を選択できる。
【００５１】
＜第２実施形態＞
次に、本発明の第２実勢形態における半導体装置について説明する。
図１２Ａは、本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の表面を示す平面図である。また、図１２Ｂは、本発明の第２実施形態における半導体装置の構成を説明するための図であり、半導体装置の裏面を示す平面図である。さらに、図１２Ｃは、本発明の第２実施形態における半導体装置の構成を説明するための図であり、図１２Ａおよび図１２Ｂ中に示したＡ２−Ａ２部分の断面図である。更にまた、図１３Ａ〜図１３Ｃ、図１４Ａ〜図１４Ｃ及び図１５Ａ〜図１５Ｃは、図１２Ａ〜図１２Ｃに示された本発明の第２実施形態における半導体装置の製造方法を順に説明するための図であり、第１実施形態についての図７、図８（図８Ａ、図８Ｂ）及び〜図９に対応する図である。なお、第１実施形態の半導体装置と同様の構成部分については、同一符号を付してその説明を省略する。
【００５２】
第２実施形態の半導体装置５００Ｂの第１実施形態の半導体装置に対する差異は、以下の点にある。すなわち、図７に対応する図１３Ａに示すように、裏面保護膜５の表面と、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）および絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）に亘って、絶縁膜を形成する工程において、その絶縁膜をカバレッジの悪い条件で形成する。これにより、図１３Ａに示すように、絶縁リング用環状溝ＣＧについては、絶縁物質が完全に充満する前に、開口部が閉塞状態となって内部に空隙（エアギャップ）が残り、ＴＳＶ用貫通孔ＴＨについては、絶縁膜がその側壁の途中までしか覆わない状態となる。但し、ＴＳＶ用貫通孔ＴＨの底面には、絶縁膜が形成される。従って、図１３Ａにあるような絶縁膜６Ｂが形成される。なお、図１３Ｃには、空隙が表れている。
【００５３】
図１３Ａ〜図１３Ｃに示した状態から、第１実施形態における図８Ａ及び図８Ｂの場合と同様、エッチバックにより、裏面保護膜５上とＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）の底面の絶縁膜のみを除去すると、図１４Ａ〜図１４Ｃに示す状態となる。従って、ＴＳＶ用貫通孔ＴＨの側面にＴＳＶ側壁絶縁リング６１Ｂ（６１Ｂａ，６１Ｂｂ）が形成され、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）内に単独絶縁リング６２Ｂ（６２Ｂａ，６２Ｂｂ）が形成される。なお、図１４Ｂは、図１４Ａに示したＢ２−Ｂ２部分の平断面図であり、図１４Ｃは、図１４Ａに示したＣ２−Ｃ２部分の平断面図であるが、それぞれ図１３Ｂおよび図１３Ｃと同じである。
【００５４】
そして、図１５Ａ〜図１５Ｃに示すように、第１実施形態にける図９Ａ及び図９Ｂの場合と同様、ＴＳＶ用貫通孔ＴＨ（ＴＨａ，ＴＨｂ）内にシード／バリア層７１Ｂの薄膜を形成した後に、誘電体を充填することにより、ＴＳＶ７Ｂが形成される。裏面バンプ電極８およびはんだ８１については、第１実施形態と同様である。
【００５５】
従って、最終的な半導体装置としては、図１２Ｃに示すように、絶縁リング用環状溝ＣＧ（ＣＧａ，ＣＧｂ）の内部に空隙が形成される。ここで、空隙は、通常の絶縁膜よりも誘電率が低いので、この第２実施形態においては、第１実施形態の効果に加えて、隣接ＴＳＶ７Ｂａ、７Ｂｂ間の寄生容量を更に低減できるという効果がある。
【００５６】
なお、図１３Ａ〜図１３Ｃの工程以前の工程は、第１実施形態における図６（図６Ａ及び図６Ｂ）までの工程と同じである。
また、第２実施形態に対して、図１０（図１０Ａ、図１０Ｂ）および図１１（図１１Ａ、図１１Ｂ）に示した第１実施形態の変形例（１）および（２）を適用できる。
【符号の説明】
【００５７】
１・・・半導体基板（基板）
１ｒ・・・裏面（第２の主面）
１１・・・ＳＴＩ
２・・・層間絶縁膜
２１・・・半導体素子
２２・・・コンタクトプラグ
３・・・表面バンプ電極
３１・・・保護膜
３２・・・シード層
４・・・パッシベーション膜
５・・・裏面保護膜
６・・・絶縁膜
６１・・・ＴＳＶ側壁絶縁リング（第２の環状分離部）
６２・・・単独絶縁リング（第１の環状分離部）
７・・・貫通電極
７１・・・シード／バリア層
８・・・裏面バンプ電極
８１・・・はんだ
１００・・・ＷＳＳ
１０１・・・接着剤
１０２・・・フォトレジスト
５００，５００Ｂ・・・半導体装置
ＴＨ・・・ＴＳＶ用貫通孔
ＣＧ・・・絶縁リング用環状溝
【特許請求の範囲】
【請求項１】
基板の第１の主面に形成された半導体素子と、
前記第１の主面側に形成された配線層と、
前記基板を前記第１の主面に対する他方の面たる第２の主面から貫通し、前記配線層にまで達する貫通孔と、
前記貫通孔を包囲するように、前記第２の主面に環状に形成された環状溝と、
前記環状溝内に埋設された絶縁物質でなる第１の環状分離部と、
前記貫通孔の側壁を覆う絶縁膜でなる第２の環状分離部と、
前記絶縁膜の内側に充填され、前記配線層に当接する誘電体でなる貫通電極と、を備えることを特徴とする半導体装置。
【請求項２】
前記第２の環状分離部の厚さは、前記第１の環状分離部の厚さよりも薄いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記貫通孔および前記環状溝は、前記第２の主面の開口から前記第１の主面に向かって、断面積が徐々に小さくなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の主面に積層される層間絶縁膜を更に備え、
前記配線層は、前記層間絶縁膜上に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記基板と前記層間絶縁膜との間の前記環状溝に対応する部分に、シャロウトレンチ分離構造が形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記環状溝は、前記基板を貫通し、前記層間絶縁膜に達していることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記絶縁物質および前記絶縁膜は、同一材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記同一材料は、酸化シリコン、窒化シリコン、またはそれらの積層膜であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記環状溝に充填される前記絶縁物質は、前記環状溝の内部に空隙が形成されるように、その開口部を塞ぐものであることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記環状溝は、径の異なる略同心円で複数形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記環状溝は１つであり、前記第２の環状分離部の厚さは、前記第１の環状分離部の厚さの２分の１であることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記貫通電極を構成する前記誘電体は、少なくとも銅を含むことを特徴とする請求項１に記載の半導体装置。
【請求項１３】
前記絶縁膜と前記貫通電極の間に、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成されるシード／バリア層を更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項１４】
基板の第１の主面に半導体素子を形成する工程と、
前記半導体素子を形成する工程の後、前記第１の主面側に配線層を形成する工程と、
前記配線層を形成する工程の後、前記基板を前記第１の主面に対する他方の面たる第２の主面から貫通し、前記配線層にまで達する貫通孔と、前記第２の主面において、前記貫通孔を包囲する環状の環状溝とを形成する工程と、
少なくとも前記環状溝内と、前記貫通孔の一方の開口端に露呈する前記配線層から前記貫通孔の側壁に渡って、絶縁膜を形成し、前記環状溝内に形成された前記絶縁膜を第１の環状分離部と規定する工程と、
前記絶縁膜を形成する工程の後、前記配線層を覆うように形成された前記絶縁膜の部分を除去し、前記貫通孔の側壁に残された絶縁膜を第２の環状分離部と規定する工程と、
前記第２の環状分離部を規定する工程の後、前記貫通孔の側壁に残された絶縁膜の内側に、前記配線層に当接するように誘電体を充填し、貫通電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１５】
前記少なくとも前記環状溝内と、前記貫通孔の一方の開口端に露呈する前記配線層から前記貫通孔の側壁に渡って形成する絶縁膜の厚さは、前記環状溝の径よりも小さいことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記半導体素子を形成する工程の後に、前記第１の主面に層間絶縁膜を積層する工程を更に備えることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１７】
前記貫通孔および前記環状溝は、フォトレジストのパターンに基づき、ドライエッチングにより一括成型されることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１８】
前記貫通孔および前記環状溝は、前記ドライエッチングにより、前記第２の主面の開口から前記第１の主面に向かって、断面積が徐々に小さくなるように形成されることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記半導体素子を形成する工程の前に、前記第１の主面の、前記環状溝に対応する部分に、前記ドライエッチングによる前記環状溝が前記基板を貫通する程度を調整するためのシャロウトレンチ構造を形成する工程を更に備えることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２０】
前記環状溝内に前記絶縁膜を形成し、前記環状溝内に形成された前記絶縁膜を第１の環状分離部と規定する工程において、前記環状溝の開口部を塞ぐように前記絶縁膜を形成して、前記環状溝の内部に空隙を形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１】
基板の第１の主面に形成された半導体素子と、
前記第１の主面側に形成された配線層と、
前記基板を前記第１の主面に対する他方の面たる第２の主面から貫通し、前記配線層にまで達する貫通孔と、
前記貫通孔を包囲するように、前記第２の主面に環状に形成された環状溝と、
前記環状溝内に埋設された絶縁物質でなる第１の環状分離部と、
前記貫通孔の側壁を覆う絶縁膜でなる第２の環状分離部と、
前記絶縁膜の内側に充填され、前記配線層に当接する誘電体でなる貫通電極と、を備えることを特徴とする半導体装置。
【請求項２】
前記第２の環状分離部の厚さは、前記第１の環状分離部の厚さよりも薄いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記貫通孔および前記環状溝は、前記第２の主面の開口から前記第１の主面に向かって、断面積が徐々に小さくなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１の主面に積層される層間絶縁膜を更に備え、
前記配線層は、前記層間絶縁膜上に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記基板と前記層間絶縁膜との間の前記環状溝に対応する部分に、シャロウトレンチ分離構造が形成されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記環状溝は、前記基板を貫通し、前記層間絶縁膜に達していることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記絶縁物質および前記絶縁膜は、同一材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記同一材料は、酸化シリコン、窒化シリコン、またはそれらの積層膜であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記環状溝に充填される前記絶縁物質は、前記環状溝の内部に空隙が形成されるように、その開口部を塞ぐものであることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記環状溝は、径の異なる略同心円で複数形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記環状溝は１つであり、前記第２の環状分離部の厚さは、前記第１の環状分離部の厚さの２分の１であることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記貫通電極を構成する前記誘電体は、少なくとも銅を含むことを特徴とする請求項１に記載の半導体装置。
【請求項１３】
前記絶縁膜と前記貫通電極の間に、チタン、窒化チタン、タンタル、窒化タンタル、またはそれらの積層膜で構成されるシード／バリア層を更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項１４】
基板の第１の主面に半導体素子を形成する工程と、
前記半導体素子を形成する工程の後、前記第１の主面側に配線層を形成する工程と、
前記配線層を形成する工程の後、前記基板を前記第１の主面に対する他方の面たる第２の主面から貫通し、前記配線層にまで達する貫通孔と、前記第２の主面において、前記貫通孔を包囲する環状の環状溝とを形成する工程と、
少なくとも前記環状溝内と、前記貫通孔の一方の開口端に露呈する前記配線層から前記貫通孔の側壁に渡って、絶縁膜を形成し、前記環状溝内に形成された前記絶縁膜を第１の環状分離部と規定する工程と、
前記絶縁膜を形成する工程の後、前記配線層を覆うように形成された前記絶縁膜の部分を除去し、前記貫通孔の側壁に残された絶縁膜を第２の環状分離部と規定する工程と、
前記第２の環状分離部を規定する工程の後、前記貫通孔の側壁に残された絶縁膜の内側に、前記配線層に当接するように誘電体を充填し、貫通電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１５】
前記少なくとも前記環状溝内と、前記貫通孔の一方の開口端に露呈する前記配線層から前記貫通孔の側壁に渡って形成する絶縁膜の厚さは、前記環状溝の径よりも小さいことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記半導体素子を形成する工程の後に、前記第１の主面に層間絶縁膜を積層する工程を更に備えることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１７】
前記貫通孔および前記環状溝は、フォトレジストのパターンに基づき、ドライエッチングにより一括成型されることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１８】
前記貫通孔および前記環状溝は、前記ドライエッチングにより、前記第２の主面の開口から前記第１の主面に向かって、断面積が徐々に小さくなるように形成されることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記半導体素子を形成する工程の前に、前記第１の主面の、前記環状溝に対応する部分に、前記ドライエッチングによる前記環状溝が前記基板を貫通する程度を調整するためのシャロウトレンチ構造を形成する工程を更に備えることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項２０】
前記環状溝内に前記絶縁膜を形成し、前記環状溝内に形成された前記絶縁膜を第１の環状分離部と規定する工程において、前記環状溝の開口部を塞ぐように前記絶縁膜を形成して、前記環状溝の内部に空隙を形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１Ｂ】
【図１Ｃ】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８Ａ】
【図８Ｂ】
【図９Ａ】
【図９Ｂ】
【図１０Ａ】
【図１０Ｂ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１４Ａ】
【図１４Ｂ】
【図１４Ｃ】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【公開番号】特開２０１３−１１５３８２（Ｐ２０１３−１１５３８２Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６２９４６（Ｐ２０１１−２６２９４６）
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]