半導体装置及びその製造方法

【目的】埋め込みコンタクトを具備する半導体装置において、素子分離シリコン酸化膜のバーズビークにより、埋め込みコンタクト領域が減少することを防ぐことができる半導体装置及びその製造方法を提供する。
【構成】埋め込みコンタクト形成領域のシリコン基板１が削り取られており、その削り取られたシリコン基板の領域に多結晶シリコン層１０が埋め込まれている。
【効果】埋め込みコンタクトの接続領域を制限するバーズビークをゲート酸化膜形成前に削り取るため、埋め込みコンタクトによる多結晶シリコン配線層と不純物拡散層との接続を確実なものにできる。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、埋め込みコンタクトを具備する半導体装置の構造及びその製造方法に関する。
【０００２】
【従来の技術】埋め込みコンタクトを具備する半導体装置、特にＭＯＳＦＥＴの従来構造を図５に示す。
【０００３】シリコン基板１上に、素子分離シリコン酸化膜２、ゲート膜３、多結晶シリコンゲート電極４、不純物拡散層５が形成され、さらに、多結晶シリコン配線層６と前記不純物拡散層の接続部に埋め込みコンタクト７が形成されている。
【０００４】次に、従来の製造方法を図６の工程断面図を用いて説明する。
【０００５】まず、図６（ａ）のように、シリコン基板１上に素子分離シリコン酸化膜２及び素子分離シリコン酸化膜形成の際に発生したホワイトリボン等を除去するために形成する犠牲シリコン酸化膜を形成する。そして、前記シリコン基板上の前記犠牲酸化膜を除去し、前記シリコン基板上にゲート酸化膜３を形成する。
【０００６】そして、図６（ｂ）のように、埋め込みコンタクト形成領域１１のゲート酸化膜をフォトリソグラフィ及びエッチングにより除去する。
【０００７】そして、図６（ｃ）のように、前記半導体基板上に配線層、あるいは、ゲート電極として用いる多結晶シリコン層を形成し、前記多結晶シリコン層をフォトリソグラフィ及びエッチングによりパターニングし、ゲート電極４及び配線層６を形成する。
【０００８】そして、図６（ｄ）のように、熱アニールを行ない前記多結晶シリコン層より不純物を拡散させ、埋め込みコンタクト７を形成する。さらに、前記ゲート電極及び素子分離シリコン酸化膜をマスクとしたイオン注入法により、ＭＯＳトランジスタのソース、ドレインとなる不純物拡散層５を形成する。
【０００９】以上のようにして、埋め込みコンタクトを具備する半導体装置を従来は製造していた。
【００１０】
【発明が解決しようとする課題】従来の技術においては、下記のような問題点を有していた。
【００１１】埋め込みコンタクト７が、図４のように３方向が素子分離シリコン酸化膜に囲まれた領域に存在した場合、素子分離シリコン酸化膜２のバーズビーク９が大きくなるため、埋め込みコンタクトによる接続の接続面積が小さくなり、埋め込みコンタクトの接続抵抗が大きくなる。
【００１２】しかも、さらに素子の微細化が進んでくると、上記のような３方向が素子分離シリコン酸化膜に囲まれた領域におけるバーズビークがさらに大きくなり、埋め込みコンタクトによる接続が不可能になってくる。
【００１３】そこで、本発明はこのような問題を解決しようとするもので、その目的とするところは、埋め込みコンタクトを具備する半導体装置において、素子分離シリコン酸化膜のバーズビークにより、前記埋め込みコンタクト領域が減少することを防ぐことができる半導体装置及びその製造方法を提供するところにある。
【００１４】
【課題を解決するための手段】上記の目的を達成するために本発明半導体装置に関し、埋め込みコンタクトを具備する半導体装置において、埋め込みコンタクト形成領域のシリコン基板が削り取られており、その削り取られたシリコン基板の領域に多結晶シリコン層が埋め込む手段を取る。
【００１５】また、本発明による半導体装置の製造方法は、埋め込みコンタクトを具備する半導体装置において、選択酸化により素子分離シリコン酸化膜を形成する工程と、犠牲シリコン酸化膜を形成する工程と、シリコン基板の埋め込みコンタクトを形成する領域をフォトリソグラフィによりパターニングし、エッチングすることにより埋め込みコンタクトを形成する領域の犠牲酸化膜、バーズビーク及びシリコン基板を削り取る工程と、前記シリコン基板上に多結晶シリコン層を形成し、前記多結晶シリコン層を削り取ることにより、前記埋め込みコンタクトを形成する領域のシリコン基板が削り取られた領域に多結晶シリコン層を埋め込む工程と、前記シリコン基板上の前記犠牲酸化膜を除去し、前記シリコン基板上にゲート酸化膜を形成する領域と、埋め込みコンタクト形成領域のゲート酸化膜をフォトリソグラフィ及びエッチングにより除去する工程と、前記半導体基板上に配線層、あるいは、ゲート電極として用いる多結晶シリコン層を形成する工程と、前記配線層、あるいは、ゲート電極として用いる多結晶シリコン層をフォトリソグラフィ及びエッチングによりパターニングする工程を具備する手段を取る。
【００１６】また、本発明による半導体装置の製造方法は、埋め込みコンタクトを具備する半導体装置において、選択酸化により素子分離シリコン酸化膜を形成する工程と、犠牲シリコン酸化膜を形成する工程と、シリコン基板の埋め込みコンタクトを形成する領域をフォトリソグラフィによりパターニングし、エッチングすることにより埋め込みコンタクトを形成する領域の犠牲シリコン酸化膜及びバーズビークを削り取る工程と、前記シリコン基板上の前記犠牲酸化膜を除去し、前記シリコン基板上にゲート酸化膜を形成する領域と、埋め込みコンタクト形成領域のゲート酸化膜をフォトリソグラフィ及びエッチングにより除去する工程と、前記シリコン基板上に配線層、あるいは、ゲート電極として用いる多結晶シリコン層を形成する工程と、前記配線層、あるいは、ゲート電極として用いる多結晶シリコン層をフォトリソグラフィ及びエッチングによりパターニングする工程を具備する手段を取る。
【００１７】
【実施例】本発明における請求項１の一実施例の断面図を図１に示す。
【００１８】シリコン基板１上に、素子分離シリコン酸化膜２、ゲート膜３、多結晶シリコンゲート電極４、不純物拡散層５が形成され、さらに、多結晶シリコン配線層６と前記不純物拡散層の接続部に埋め込みコンタクト７が形成されている。なお、埋め込みコンタクト領域のシリコン基板は削り取られており、その領域に多結晶シリコン１０が埋め込まれている。
【００１９】次に、本発明における請求項１の一実施例の製造方法を図２（ａ）〜図２（ｆ）に基づき説明する。
【００２０】まず、シリコン基板１上に、１５０オングストローム〜２５０オングストロームのパッドシリコン酸化膜及び１２００オングストローム〜１６００オングストロームのシリコン窒化膜を用いた選択熱酸化法により４０００オングストローム〜６０００オングストロームの素子分離シリコン酸化膜２を形成する。選択酸化の条件として、例えば、１０００℃〜１１００℃の温度で、６０分から９０分間、ウエット雰囲気で行なう熱酸化があげられる。そして、前記シリコン窒化膜を剥離した後、素子分離シリコン酸化膜形成の際に発生したホワイトリボンを取り除くことを目的とする１５０オングストローム〜２５０オングストロームの犠牲酸化膜８を、８００℃〜９５０℃の温度で、２０分〜４０分の時間、ウエット雰囲気中で熱酸化することにより形成する。この状態を示す図が図２（ａ）である。
【００２１】そして、フォトレジストを用い、フォトリソグラフィにより埋め込みコンタクトを形成する領域１１をパターニングする。そして、異方性のドライエッチングにより前記犠牲酸化膜およびバーズビークを除去するとともに、シリコン基板を１５００オングストローム〜３０００オングストローム削り取る。この状態を示す図が図２（ｂ）である。
【００２２】そして、前記シリコン基板上に３０００オングストローム〜５０００オングストロームの多結晶シリコンを化学的気相成長法により形成する。この際、前記多結晶シリコンにイオン注入法あるいは熱拡散法で不純物を導入してもよい。そして、異方性のドライエッチングによりエッチングすることにより、前記埋め込みコンタクト領域に多結晶シリコン１０を埋め込む。この状態を示す図が図２（ｃ）である。
【００２３】そして、前記シリコン基板上の前記犠牲酸化膜を弗酸：水が約１：１０の水溶液を用いて除去し、前記シリコン基板上に１００オングストローム〜２００オングストロームのゲート酸化膜３を８００℃〜９５０℃の温度で、２０分〜４０分の時間、ウエット雰囲気中で熱酸化することにより形成する。この状態を示す図が図２（ｄ）である。
【００２４】そして、埋め込みコンタクト形成領域１１のゲート酸化膜をフォトレジストを用いたフォトリソグラフィによりパターニングし、弗酸：水が約１：２０の水溶液を用いたウエットエッチングにより前記ゲート酸化膜を除去する。この状態を示す図が図２（ｅ）である。
【００２５】そして、前記半導体基板上に配線層あるいはゲート電極として用いる４０００オングストロームから６０００オングストロームの多結晶シリコン層を化学的気相成長法により形成し、イオン注入法あるいは熱拡散法で不純物を前記多結晶シリコン層に導入する。そして、フォトリソグラフィ及びドライエッチングによりゲート電極４あるいは配線層６となる前記多結晶シリコン膜をパターニングする。そして、８００℃〜１０００℃の熱アニールにより、前記多結晶シリコン中から不純物を前記ゲート膜の開口部からシリコン基板中に導入し、埋め込みコンタクト７を形成する。そして、前記素子分離シリコン酸化膜及びゲート電極をマスクとして、イオン注入法で不純物を導入し、ＭＯＳトランジスタのソース、ドレインとなる不純物拡散層５を形成する。この状態を示す図が図２（ｆ）である。
【００２６】その後は、通常のプロセスにより埋め込みコンタクトを具備する半導体装置を製造することができる。
【００２７】従来の技術においては、多結晶シリコン配線層に導入する不純物は、埋め込みコンタクトの形成を容易にするため、熱拡散しやすいもの、例えば、燐を使用していた。しかし、埋め込みコンタクト層部において、多結晶シリコン配線層より拡散された不純物層は、通常のソース、ドレイン領域の拡散層よりも深く、さらに、横方向の広がりも大きいため、埋め込みコンタクト形成領域の実効的な素子分離幅が、通常の素子分離幅よりも縮小してしまい、寄生ＭＯＳトランジスタが形成されやすくなっている。一方、熱拡散しにくい不純物、例えば、ヒ素を多結晶シリコン層に導入した場合、寄生ＭＯＳトランジスタは形成されにくくなるが、多結晶シリコン層から不純物が拡散されにくくなり、埋め込みコンタクトが高抵抗になってしまう。ところが、本発明によると、埋め込みコンタクト形成領域に埋め込んでおく多結晶シリコン層に不純物、例えば、ヒ素を導入しておくことにより、熱拡散しにくい不純物を多結晶シリコン配線層に導入することができる。
【００２８】また、本発明によると、埋め込みコンタクトの接続領域を制限するバーズビークを削り取るため、埋め込みコンタクトによる多結晶シリコン配線層と不純物拡散層との接続を確実なものにすることができる。
【００２９】なお、本発明による製造方法の実施例においては、埋め込みコンタクト開孔部のシリコン基板を削り取り、そこに多結晶シリコンを埋め込む方法を用いたが、前記埋め込みコンタクト開孔部に多結晶シリコンを埋め込まずに、埋め込みコンタクトを形成しても良いことは言うまでもない。
【００３０】次に、本発明における他の一実施例の製造方法を図３（ａ）〜図３（ｅ）に基づき説明する。
【００３１】まず、シリコン基板１上に、１５０オングストローム〜２５０オングストロームのパッドシリコン酸化膜及び１２００オングストローム〜１６００オングストロームのシリコン窒化膜を用いた選択熱酸化法により４０００オングストローム〜６０００オングストロームの素子分離シリコン酸化膜２を形成する。選択酸化の条件としては、例えば、１０００℃〜１１００℃の温度で、６０分から９０分間、ウエット雰囲気中で行なう熱酸化があげられる。そして、前記シリコン窒化膜を剥離した後、素子分離シリコン酸化膜形成の際に発生したホワイトリボンを取り除くことを目的とする１５０オングストローム〜５００オングストロームの犠牲酸化膜８を、８００℃〜９５０℃の温度で、２０分〜４０分の時間、ウエット雰囲気中で熱酸化することにより形成する。この状態を示す図が図３（ａ）である。
【００３２】そして、フォトレジストを用い、フォトリソグラフィにより埋め込みコンタクトを形成する領域１１をパターニングする。そして、弗酸：水が約１：２０の水溶液を用いてウエットエッチングにより前記犠牲酸化膜を除去するとともに、バーズビークも削り取る。この状態を示す図が図３（ｂ）である。
【００３３】そして、前記シリコン基板上の前記犠牲酸化膜を弗酸：水が約１：１０の水溶液を用いて除去し、前記シリコン基板上に１００オングストローム〜２００オングストロームのゲート酸化膜３を８００℃〜９５０℃の温度で、２０分〜４０分の時間、ウエット雰囲気中で熱酸化することにより形成する。この状態を示す図が図３（ｃ）である。
【００３４】そして、埋め込みコンタクト形成領域１１のゲート酸化膜をフォトレジストを用いたフォトリソグラフィによりパターニングし、弗酸：水が約１：２０の水溶液を用いたウエットエッチングにより前記ゲート酸化膜を除去する。この状態を示す図が図３（ｄ）である。
【００３５】そして、前記半導体基板上に配線層あるいはゲート電極として用いる４０００オングストロームから６０００オングストロームの多結晶シリコン層を化学的気相成長法により形成し、イオン注入法あるいは熱拡散法で不純物を前記多結晶シリコン層に導入する。そして、フォトリソグラフィ及びドライエッチングによりゲート電極４あるいは配線層６となる前記多結晶シリコン膜をパターニングする。そして、８００℃〜１０００℃の熱アニールにより、前記多結晶シリコン中から不純物を前記ゲート膜の開口部からシリコン基板中に導入し、埋め込みコンタクト７を形成する。そして、前記素子分離シリコン酸化膜及びゲート電極をマスクとして、イオン注入法で不純物を導入し、ＭＯＳトランジスタのソース、ドレインとなる不純物拡散層５を形成する。この状態を示す図が図３（ｅ）である。
【００３６】その後は、通常のプロセスにより埋め込みコンタクトを具備する半導体装置を製造することができる。
【００３７】埋め込みコンタクトによる接続の接続面積を小さくするバーズビークを、埋め込みコンタクト形成領域のゲート酸化膜を開孔する際のエッチング量を多くすることにより減らすこともできる。しかし、ゲート酸化膜開孔の際のエッチングはウエットエッチングで行われるため、ゲート酸化膜の開孔が横方向にも広がってしまい、図４のように、ゲート電極４と埋め込みコンタクト形成のためのゲート酸化膜の開孔部１１との距離１２が短くなっていまい、ゲート電極とシリコン基板がゲート酸化膜の開孔部を介して短絡してしまう可能性がある。
【００３８】以上に述べたように、本発明によると、埋め込みコンタクトの接続領域を制限するバーズビークをゲート酸化膜形成前に削り取るため、前述のような問題もなく、埋め込みコンタクトによる多結晶シリコン配線層と不純物拡散層との接続を確実なものにできる。
【００３９】
【発明の効果】以上に述べたように本発明によると、埋め込みコンタクトの接続領域を制限するバーズビークを削り取るため、埋め込みコンタクトによる多結晶シリコン配線層と不純物拡散層との接続を確実なものにすることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す断面図。
【図２】本発明の半導体装置の製造方法を示す図。
【図３】本発明の半導体装置の製造方法を示す図。
【図４】従来の半導体装置の一実施例を示す平面図。
【図５】従来の半導体装置の一実施例を示す断面図。
【図６】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１シリコン基板
２素子分離シリコン酸化膜
３ゲート酸化膜
４多結晶シリコンゲート電極
５不純物拡散層
６多結晶シリコン配線層
７埋め込みコンタクト
８犠牲シリコン酸化膜
９バーズビーク
１０埋め込まれた多結晶シリコン
１１埋め込みコンタクト形成領域
１２埋め込みコンタクト開孔部とゲート電極の距離

【特許請求の範囲】
【請求項１】埋め込みコンタクトを具備する半導体装置において、埋め込みコンタクト形成領域のシリコン基板が削り取られており、その削り取られたシリコン基板の領域に多結晶シリコン層が埋め込まれていることを特徴とする半導体装置。
【請求項２】埋め込みコンタクトを具備する半導体装置において、選択酸化により素子分離シリコン酸化膜を形成する工程と、犠牲シリコン酸化膜を形成する工程と、シリコン基板の埋め込みコンタクトを形成する領域をフォトリソグラフィによりパターニングし、エッチングすることにより埋め込みコンタクトを形成する領域の犠牲酸化膜、バーズビーク及びシリコン基板を削り取る工程と、前記シリコン基板上に多結晶シリコン層を形成し、前記多結晶シリコン層を削り取ることにより、前記埋め込みコンタクトを形成する領域のシリコン基板が削り取られた領域に多結晶シリコン層を埋め込む工程と、前記シリコン基板上の前記犠牲酸化膜を除去し、前記シリコン基板上にゲート酸化膜を形成する領域と、埋め込みコンタクト形成領域のゲート酸化膜をフォトリソグラフィ及びエッチングにより除去する工程と、前記半導体基板上に配線層、あるいは、ゲート電極として用いる多結晶シリコン層を形成する工程と、前記配線層、あるいは、ゲート電極として用いる多結晶シリコン層をフォトリソグラフィ及びエッチングによりパターニングする工程を具備することを特徴とする半導体装置の製造方法。
【請求項３】埋め込みコンタクトを具備する半導体装置において、選択酸化により素子分離シリコン酸化膜を形成する工程と、犠牲シリコン酸化膜を形成する工程と、シリコン基板の埋め込みコンタクトを形成する領域をフォトリソグラフィによりパターニングし、エッチングすることにより埋め込みコンタクトを形成する領域の犠牲シリコン酸化膜及びバーズビークを削り取る工程と、前記シリコン基板上の前記犠牲酸化膜を除去し、前記シリコン基板上にゲート酸化膜を形成する領域と、埋め込みコンタクト形成領域のゲート酸化膜をフォトリソグラフィ及びエッチングにより除去する工程と、前記シリコン基板上に配線層、あるいは、ゲート電極として用いる多結晶シリコン層を形成する工程と、前記配線層、あるいは、ゲート電極として用いる多結晶シリコン層をフォトリソグラフィ及びエッチングによりパターニングする工程を具備することを特徴とする半導体装置の製造方法。

【図１】