半導体装置及びノイズ除去装置
【課題】電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上する。
【解決手段】外部回路１２から入力端子２０を介してノイズ除去回路２４に発振信号が入力される。電源ノイズにより電源電圧が変動した場合は、ノードＢにＬレベルパルスのグリッチが発生し出力信号が反転する。ＯＲ回路４８には、当該出力信号と、遅延回路４６により遅延されてグリッチ（反転）のタイミングがずれた遅延信号と、が入力されるため出力信号は、反転せずＨレベルを保つ。一方、外部回路１４から入力端子２２を介してノイズ除去回路２６に遅延に関する制限が厳しい高周波の発振信号が入力される。シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、ノードＡが電源電圧に追従して変動するため、ノードＢにグリッチが発生せず、反転せずにＨレベルを保つ。
【解決手段】外部回路１２から入力端子２０を介してノイズ除去回路２４に発振信号が入力される。電源ノイズにより電源電圧が変動した場合は、ノードＢにＬレベルパルスのグリッチが発生し出力信号が反転する。ＯＲ回路４８には、当該出力信号と、遅延回路４６により遅延されてグリッチ（反転）のタイミングがずれた遅延信号と、が入力されるため出力信号は、反転せずＨレベルを保つ。一方、外部回路１４から入力端子２２を介してノイズ除去回路２６に遅延に関する制限が厳しい高周波の発振信号が入力される。シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、ノードＡが電源電圧に追従して変動するため、ノードＢにグリッチが発生せず、反転せずにＨレベルを保つ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びノイズ除去装置、特に複数種類のノイズ除去回路を備えた半導体装置及びノイズ除去装置に関するものである。
【背景技術】
【０００２】
一般的に、入力された信号に重畳された外乱ノイズや電源ノイズ等を除去するノイズ除去回路を備えた半導体装置が知られている。
【０００３】
このようなノイズ除去回路としては、例えば、シュミット回路を用いたものや、容量素子及び抵抗素子から成るローパスフィルタを用いたものが知られている。また例えば、特許文献１には、入力信号を与えられ、第１の遅延量だけ遅延して第１の遅延信号を出力する第１の遅延回路と、入力信号と第１の遅延信号とを与えられ、第１の論理演算を行って第１の信号を出力する第１の論理回路と、第１の信号を与えられ、第２の遅延量だけ遅延して第２の遅延信号を出力する第２の遅延回路と、第１の信号と第２の遅延信号とを与えられ、第２の論理演算を行って第２の信号を出力する第２の論理回路と、を備え、第２の遅延量は第１の遅延量より大きいことを特徴とするノイズ除去回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５５４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の従来のノイズ除去回路を備えた半導体装置の具体的一例を図８に示す。なお、図８に示した半導体装置１１０では、ノイズ除去回路１２７には、半導体装置１１０の外部に設けられた外部回路１１５の出力信号が入力端子１２３を介して入力される。
【０００６】
当該外部回路１１５は、入力端子１２３を介して半導体装置１１０に入力される信号を出力する機能を有しており、インバータ１３３、水晶振動子１３７、抵抗素子Ｒ１１、容量素子Ｃ１１、及び容量素子Ｃ１２を備えた水晶発振回路である。外部回路１１５からは、容量素子Ｃ１１及び容量素子Ｃ１２に充放電を繰り返すことで水晶振動子１３７を振動させて発振動作をさせてインバータ１３３により増幅した発振信号が出力される。
【０００７】
半導体装置１１０の入力端子１２３には、外部回路１１５から、発振信号が入力される。この際、発振信号に外乱等に起因する外乱ノイズが重畳されている場合がある。
【０００８】
図８に示した従来のノイズ除去回路１２７は、抵抗素子Ｒ１２及び容量素子Ｃ１３から成り発振信号に重畳されたノイズを除去するローパスフィルタ１４１と、シュミット回路１４３と、により構成されている。
【０００９】
ノイズ除去回路１２７では、ローパスフィルタ１４１の時定数と、シュミット回路１４３のシュミット幅とを重畳されるノイズに応じた適切な値に設定することにより、本来の発振信号を通過させて内部回路（図示省略）に出力させつつ、発振信号に重畳されたノイズを除去する。
【００１０】
しかしながら、図８に示した従来のノイズ除去回路１２７では、電源電圧に重畳され、電源電圧の変動を伴うノイズ（電源ノイズ）に対しては耐性がなく、電源ノイズにより出力信号が反転するような場合があった。図９に、電源ノイズが発生した場合の、電源電圧とシュミット回路１４３の閾値と各ノードの電圧との関係の一例を示す。
【００１１】
図９に示すように、入力端子１２３を介して外部回路１１５から入力される信号がＨレベルである際に、電源ノイズが発生して電源電圧が急峻に上昇した場合、シュミット回路１４３の入力（ノードＡ）は、フィルタ特性によりその変動に追従しきれない。
一方、シュミット閾値（シュミット閾値Ｈ及びシュミット閾値Ｌ）は、電源電圧の変動に追従して変動するため、ノードＡがシュミット回路１４３のシュミット閾値以下となり、シュミット回路１４３の出力（ノードＢ）において、Ｈレベルの出力信号の出力中に、当該出力信号に期待しないＬレベルパルスのグリッチが発生してしまう。
【００１２】
このようにグリッチが発生してしまい、出力信号が反転するような場合、システム（内部回路）が誤作動に陥る懸念があるという問題がある。
【００１３】
また、一般的に同質のノイズであればノイズの程度が小さければ、異なる信号入力に対して同じノイズ除去回路を用いることが可能な場合が多い。例えば、上述の従来のノイズ除去回路１２７を用いることが可能な場合が多い。しかしながら、入力端子（入力パッド）に用いるノイズ除去回路の場合、ノイズの程度が大きくなると入力される信号に応じてノイズ除去以外の制限事項を伴い、ノイズ除去回路を共通化することが困難になってしまうという問題がある。
【００１４】
本発明は、上述した問題を解決するために提案されたものであり、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上した半導体装置及びノイズ除去装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、請求項１に記載の半導体装置は、第１信号が入力される第１端子と、内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２端子と、前記第１端子から前記第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、前記第２端子から前記第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、を備えた。
【００１６】
請求項７に記載のノイズ除去装置は、第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、を備えた。
【発明の効果】
【００１７】
本発明によれば、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性を装置内で向上することができる、という効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態の半導体集積回路の概略構成の一例を示す回路図である。
【図２】本実施の形態の外部回路の概略構成の一例を示す回路図である。
【図３】本実施の形態のノイズ除去回路の概略構成の一例を示す回路図である。
【図４】本実施の形態のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
【図５】本実施の形態の外部回路の概略構成の一例を示す回路図である。
【図６】本実施の形態のノイズ除去回路の概略構成の一例を示す回路図である。
【図７】本実施の形態のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
【図８】従来の外部回路及びノイズ除去回路の概略構成の一例を示す回路図である。
【図９】従来のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して、本実施の形態の半導体装置に備えられたノイズ除去回路によるノイズの除去について説明する。
【００２０】
まず、本実施の形態のノイズ除去回路を備えた半導体装置の構成について説明する。本実施の形態の半導体装置を備えた半導体集積回路の概略構成の一例を図１に示す。図１に示した本実施の形態の半導体集積回路１は、半導体装置１０と、半導体装置１０の外部に設けられた外部回路１２及び外部回路１４と、を備えている。
【００２１】
半導体装置１０は、入力端子２０、入力端子２２、ノイズ除去回路２４、及びノイズ除去回路２６を備えている。外部回路１２から入力端子２０を介して入力された信号は、ノイズ除去回路２４に入力され、ノイズ除去回路２４で外乱ノイズ及び電源ノイズが除去された出力信号が半導体装置１０の内部回路（図示省略）に出力される。同様に、外部回路１４から入力端子２２を介して入力された信号は、ノイズ除去回路２６に入力され、ノイズ除去回路２６で外乱ノイズ及び電源ノイズが除去された出力信号が半導体装置１０の内部回路（図示省略）に出力される。
【００２２】
なお、本実施の形態では、外部回路１２及び外部回路１４から入力される信号（発振信号、詳細後述）に重畳される、外乱等に起因するノイズを外乱ノイズといい、電源電圧に重畳され、電源電圧の変動を伴うノイズを電源ノイズという。また、外乱ノイズ及び電源ノイズを総称する場合は、単にノイズという。
【００２３】
また、本実施の形態では、ノイズ除去回路２４及びノイズ除去回路２６を含む半導体装置１０内に備えられた回路（内部回路等）と、外部回路１２と、外部回路１４と、は、半導体集積回路１に備えられた電源（電源供給回路等、図示省略）から電源電圧が供給されるように構成しているがこれに限らず、半導体集積回路１の外部から電源電圧を供給してもよいし、外部回路１２、外部回路１４、及び半導体装置１０の各々に別の電源から電源が供給されるようにしてもよい。
【００２４】
本実施の形態では、入力端子２２を介して外部回路１４から入力される信号は、入力端子２０を介して外部回路１２から入力される信号よりも、内部回路への伝達の遅延に関する制限が厳しく、さらに、発振周波数が高速な信号である。
【００２５】
次に、各ノイズ除去回路（ノイズ除去回路２４及びノイズ除去回路２６）におけるノイズの除去について説明する。
【００２６】
まず、ノイズ除去回路２４におけるノイズの除去について説明する。ノイズ除去回路２４は、入力端子２０を介して外部回路１２から入力される信号（発振信号）のノイズを除去し、内部回路に出力する機能を有している。
【００２７】
外部回路１２の具体的一例の回路図を図２に示す。図２に示した本実施の形態の外部回路１２は、インバータ３０、水晶振動子３４、抵抗素子Ｒ１、容量素子Ｃ１、及び容量素子Ｃ２を備えた水晶発振回路である。
【００２８】
外部回路１２では、発振信号を出力する際に、容量素子Ｃ１及び容量素子Ｃ２に充放電を繰り返すことで、水晶振動子３４を振動させて発振動作をさせ、インバータ３０により増幅した発振信号を出力する。なお、発振信号がＨレベルの場合に、容量素子Ｃ１は充電状態になり、容量素子Ｃ２は充電状態になる。また、発振信号がＬレベルの場合に、容量素子Ｃ１は放電状態になり、容量素子Ｃ２は充電状態になる。
【００２９】
当該外部回路１２から出力された発振信号は、入力端子２０を介して、ノイズ除去回路２４に入力される。本実施の形態のノイズ除去回路２４の具体的一例の回路図を図３に示す。本実施の形態のノイズ除去回路２４は、ローパスフィルタ４０と、シュミット回路４２と、出力信号調整回路４４と、を備えている。
【００３０】
ローパスフィルタ４０は、抵抗素子Ｒ２及び容量素子Ｃ３から成り、外部回路１２から入力されたノイズが重畳された発振信号の高周波成分をカットすることにより、外乱ノイズに起因する急峻な電圧変動を抑制する機能を有するものである。
【００３１】
シュミット回路４２は、シュミット閾値Ｈ及びシュミット閾値Ｌ（シュミット閾値Ｈ＞シュミット閾値Ｌ）を有している。シュミット回路４２は、入力される発振信号の電位がシュミット閾値Ｈを越えた場合に、Ｈレベルの信号を出力し、入力される発振信号の電位がシュミット閾値Ｌ以下の場合にＬレベルの信号を出力する。また、シュミット回路４２は、発振信号がシュミット閾値Ｈ及びシュミット閾値Ｌの間にある場合は、直前に出力した出力信号のレベルを維持する。
【００３２】
本実施の形態のノイズ除去回路２４では、外部回路１２から入力される発振信号に重畳される外乱ノイズに基づいて、ローパスフィルタ４０の時定数と、シュミット回路４２のシュミット幅（シュミット閾値Ｈ−シュミット閾値Ｌ）とを設定しおくことにより、入力される発振信号に重畳される当該外乱ノイズを除去する機能を有している。
【００３３】
一方、本実施の形態の出力信号調整回路４４は、遅延回路４６及びＯＲ回路４８により構成されている。遅延回路４６には、シュミット回路４２の出力信号が入力される。なお、遅延回路４６としては、例えば、Ｄラッチ回路等が挙げられるが、特に限定されるものではない。また、遅延回路４６による出力信号の遅延時間ｔは、電源電圧に重畳される電源ノイズや、内部回路への信号伝達の遅延が可能な時間等に基づいて予め定められている。
【００３４】
ＯＲ回路４８は、シュミット回路４２からの出力信号と、遅延回路４６により遅延された当該出力信号との論理和を出力する論理和回路である。従って、ＯＲ回路４８は、シュミット回路４２からの出力信号、及び遅延回路４６により遅延された当該出力信号の両者がＬレベルである場合に、Ｌレベルの信号を出力し、その他の場合は、Ｈレベルの信号を出力する。
【００３５】
図４に、電源ノイズが発生した場合の、電源電圧とシュミット回路４２のシュミット閾値Ｈ及びシュミット閾値Ｌと各ノードの電圧との関係の一例を示す。なお、図４では、ノイズ除去回路２４からＨレベルの信号を内部回路に出力している際に、電源ノイズの発生により、電源電圧に急峻な変動（上昇）が生じた場合を示している。電源電圧に急峻な変動が生じると、当該変動に伴い、シュミット回路４２のシュミット閾値Ｈ及びシュミット閾値Ｌも変動する。この際、ノードＡの電位は、電源電圧の変動に追従しないため、シュミット閾値Ｈ及びシュミット閾値Ｌ以下になってしまう。これにより、図４に示すように、シュミット回路４２の出力信号（ノードＢ）の電位に、Ｌレベルパルスのグリッチが発生する。
【００３６】
遅延回路４６により上述のグリッチが遅延されて伝達されるため、遅延回路４６の後段のノードＣ（遅延信号）では、遅延されたタイミングで電位にＬレベルのグリッチが発生する。シュミット回路４２の出力信号（ノードＢ）と、遅延信号（ノードＣ）と、がＯＲ回路４８に入力され、ＯＲ回路４８では、これらの論理和を出力する。図４に示すように、ノードＢで出力信号にグリッチが発生しＬレベルとなっている場合は、ノードＣでは遅延信号がＨレベルとなっている。一方、ノードＣで遅延信号にグリッチが発生しＬレベルとなっている場合は、ノードＢでは出力信号がＨレベルとなっている。いずれの場合においてもＯＲ回路４８の出力信号（ノードＤ）では、グリッチがマスクされ、当該出力信号の電位はＨレベルとなり、出力信号がＬレベルに反転することがなくなる。従って、ノイズ除去回路２４から内部回路に出力される出力信号が電源ノイズの影響により、Ｌレベルに反転することが抑制され、システム（内部回路）の誤動作を防止することができる。
【００３７】
このように、外部回路１２から半導体装置１０に入力端子２０を介して入力された発振信号は、ノイズ除去回路２４によりノイズが除去されて内部回路に出力されるため、内部回路は、ノイズの影響を受けずに正常に動作することができる。
【００３８】
次に、ノイズ除去回路２６におけるノイズの除去について説明する。ノイズ除去回路２４は、入力端子２２を介して外部回路１４から入力される信号（発振信号）のノイズを除去し、内部回路に出力する機能を有している。なお、ここで出力先となる内部回路は、ノイズ除去回路２４の出力先の内部回路と同一である場合及び同一でない場合のいずれをも含み、特に限定されるものではない。
【００３９】
外部回路１４の具体的一例の回路図を図５に示す。図５に示した本実施の形態の外部回路１４は、インバータ３２、水晶振動子３６、抵抗素子Ｒ３、容量素子Ｃ４、及び容量素子Ｃ５を備えた水晶発振回路であり、外部回路１２（図２参照）と略同様の構成をしている。
【００４０】
外部回路１４では、外部回路１２と同様に、発振信号を出力する際に、容量素子Ｃ４及び容量素子Ｃ５に充放電を繰り返すことで、水晶振動子３６を振動させて発振動作をさせ、インバータ３２により増幅した発振信号を出力する。なお、外部回路１４は、外部回路１２に比べて、高速に振動する（発振周波数が高速）発振信号を出力するように構成されている。
【００４１】
当該外部回路１４から出力された発振信号は、入力端子２２を介して、ノイズ除去回路２６に入力される。本実施の形態のノイズ除去回路２６の具体的一例の回路図を図４に示す。本実施の形態のノイズ除去回路２６は、ローパスフィルタ５０と、シュミット回路５２と、入力信号を調整する機能を有する容量素子Ｃ７と、を備えている。
【００４２】
ローパスフィルタ５０は、抵抗素子Ｒ４及び容量素子Ｃ６から成り、ノイズ除去回路２４のローパスフィルタ４０と同様に、外部回路１４から入力されたノイズが重畳された発振信号の高周波成分をカットすることにより、外乱ノイズに起因する急峻な電圧変動を抑制する機能を有するものである。
【００４３】
シュミット回路５２は、シュミット閾値Ｈ及びシュミット閾値Ｌ（シュミット閾値Ｈ＞シュミット閾値Ｌ）を有している。シュミット回路５２は、ノイズ除去回路２４のシュミット回路４２と同様に、入力される発振信号の電位がシュミット閾値Ｈを越えた場合に、Ｈレベルの信号を出力し、入力される発振信号の電位がシュミット閾値Ｌ以下の場合にＬレベルの信号を出力する。また、シュミット回路５２は、発振信号がシュミット閾値Ｈ及びシュミット閾値Ｌの間にある場合は、直前に出力した出力信号のレベルを維持する。
【００４４】
本実施の形態のノイズ除去回路２６では、外部回路１４から入力される発振信号に重畳される外乱ノイズに基づいて、ローパスフィルタ５０の時定数と、シュミット回路５２のシュミット幅（シュミット閾値Ｈ−シュミット閾値Ｌ）とを設定しおくことにより、入力される発振信号に重畳される当該外乱ノイズを除去する機能を有している。
【００４５】
また、本実施の形態のノイズ除去回路２６では、シュミット回路５２の入力と出力との間に容量素子Ｃ７が接続されている。容量素子Ｃ７は、シュミット回路５２の入力信号の電位を調整する機能を有しており、シュミット回路５２の出力信号の電位に応じて、入力信号（ノードＡ）の電位を調整する機能を有している。
【００４６】
図７に、電源ノイズが発生した場合の、電源電圧とシュミット回路５２のシュミット閾値Ｈ及びシュミット閾値Ｌと各ノードの電圧との関係の一例を示す。なお、図７では、ノイズ除去回路２６からＨレベルの信号を内部回路に出力している際に、電源ノイズの発生により、電源電圧に急峻な変動（上昇）が生じた場合を示している。電源電圧に急峻な変動が生じると、当該変動に伴い、シュミット回路５２のシュミット閾値Ｈ及びシュミット閾値Ｌも変動する。一方、ノードＡの電位は、シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、出力信号（ノードＢ）の変動に追従して変動（上昇）するため、電源電圧の変動に追従して変動する。そのため、ノードＡの電位は、シュミット閾値Ｈ及びシュミット閾値Ｌ以下になることがない。これにより、図７に示すように、シュミット回路５２の出力信号（ノードＢ）の電位に、Ｌレベルパルスのグリッチが発生することがなくなり、出力信号がＬレベルに反転することがなくなる。従って、ノイズ除去回路２６から内部回路に出力される出力信号が電源ノイズの影響により、Ｌレベルに反転することが抑制され、システム（内部回路）の誤動作を防止することができる。
【００４７】
このように、外部回路１４から半導体装置１０に入力端子２２を介して入力された発振信号は、ノイズ除去回路２６によりノイズが除去されて内部回路に出力されるため、内部回路は、ノイズの影響を受けずに正常に動作することができる。また、上述のノイズ除去回路２４では、グリッチが発生するが、発生するグリッチの幅によっては、入力された発振信号の発振周期内でグリッチをマスクしきれない場合があり、この現象は発振周波数が高速になるほど頻繁に発生しやすい。これに対して、ノイズ除去回路２６では、グリッチの発生そのものを防止しているため、このような現象が生じない。従って、発振周波数が高速の外部回路１４（水晶発振回路）に対して、適切にノイズの除去を行うことができ、高速動作のシステムに適用することができる。
【００４８】
また、ノイズ除去回路２６では、ノイズ除去回路２４で設けられていた遅延回路４６が設けられていないため、出力信号の遅延が抑制される。従って、伝達の遅延に関する制限が厳しい出力信号に対しても適用することができる。
【００４９】
以上説明したように、本実施の形態の半導体集積回路１の半導体装置１０は、入力端子２０、入力端子２２、ノイズ除去回路２４、及びノイズ除去回路２６を備えている。入力端子２０には、水晶振動回路である外部回路１２から発振信号が入力され、入力端子２０に入力された発振信号は、ノイズ除去回路２４によりノイズが除去されて、半導体装置１０内の内部回路に出力される。ノイズ除去回路２４は、ローパスフィルタ４０と、シュミット回路４２と、信号調整回路４４と、を備えており、信号調整回路４４は、遅延回路４６及びＯＲ回路４８を備えている。
【００５０】
入力端子２０を介して入力される発振信号に重畳される外乱ノイズは、ローパスフィルタ４０及びシュミット回路４２により除去される。一方、電源ノイズの発生により電源電圧が急峻に変動した場合は、シュミット回路４２のシュミット閾値Ｈ及びシュミット閾値Ｌも当該変動に追従して変動するが、シュミット回路４２の入力信号の電位（ノードＡ）が当該変動に追従しないため、出力信号の電位（ノードＢ）にＬレベルパルスのグリッチが発生し、出力信号が反転する。しかしながら、ＯＲ回路４８には、当該出力信号と、遅延回路４６により遅延された当該出力信号（遅延信号）と、が入力される。当該出力信号と遅延信号とでは、当該出力信号におけるグリッチ（反転）のタイミングがずれているため、ＯＲ回路４８から出力される出力信号（発振信号）は、反転せずＨレベルを保つ。従って、電源ノイズの影響を除去することができる。
【００５１】
一方、入力端子２２には、水晶振動回路である外部回路１４から、入力端子２２に入力された発振信号よりも、信号の遅延に関する制限が厳しく、かつ高周波の発振信号が入力される。入力端子２２に入力された発振信号は、ノイズ除去回路２６によりノイズが除去されて、半導体装置１０内の内部回路に出力される。ノイズ除去回路２６は、ローパスフィルタ５０と、シュミット回路５２と、容量素子Ｃ７と、を備えている。
【００５２】
入力端子２２を介して入力される発振信号に重畳される外乱ノイズは、ローパスフィルタ５０及びシュミット回路５２により除去される。一方、電源ノイズの発生により電源電圧が急峻に変動した場合は、シュミット回路５２のシュミット閾値Ｈ及びシュミット閾値Ｌも当該変動に追従して変動するが、シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、シュミット回路５２の入力信号の電位（ノードＡ）が電源電圧の変動に追従して変動する。従って、ノードＡの電位がシュミット閾値Ｈ及びシュミット閾値Ｌ以下となることがないため、出力信号の電位（ノードＢ）にグリッチが発生せず、出力信号（発振信号）が反転せずＨレベルを保つ。従って、電源ノイズの影響を除去することができる。
【００５３】
このようにノイズ除去回路２６では、ノイズ除去回路２４と異なり遅延回路４６を介さないため、発振信号を出力するタイミングの遅延が少ない。従って、信号の伝達に関する遅延の制限が厳しい入力信号（発振信号）に対して適用することができる。また、シュミット回路５２の出力信号にグリッチが発生しないため、高速に振動する（高周波の）発振信号に対しても適切に電源ノイズの影響を除去することができる。
【００５４】
従って、本実施の形態の半導体装置１０では、電源電圧の変動を伴う電源ノイズに対して、入力される発振信号に応じた入力端子２０及び入力端子２２によってそれぞれ異なる手法（ノイズ除去回路２４及びノイズ除去回路２６）を用いることによりノイズ耐性を装置内で向上することができる、
なお、本実施の形態では、ノイズ除去回路２６では、シュミット回路５２に入力される信号の電位を調整する機能を有する容量素子Ｃ７をシュミット回路５２の入力と出力との間に接続した場合について詳細に説明したがこれに限らず、例えば、シュミット回路５２の入力と電源との間に容量素子Ｃ７を接続してもよい。この場合も容量素子Ｃ７により、電源電圧の変動に追従してシュミット回路５２の入力信号（ノードＡ）が変動する。
【００５５】
また、本実施の形態では、外部回路１２及び外部回路１４が水晶発振回路である場合について詳細に説明したがこれに限らず、所定の周波数で変動する信号を出力する回路であればよく、例えば、クロック信号を出力する出力回路等であってもよい。
【００５６】
また、本実施の形態では、半導体装置１０に備えられたノイズ除去回路２４及びノイズ除去回路２６が、同一の半導体集積回路１内に備えられた外部回路１２及び外部回路１４から入力端子２０及び入力端子２２を介して入力される信号（発振信号）のノイズを除去する場合について詳細に説明したがこれに限らず、例えば、半導体集積回路１の外部に設けられた装置から外部入力端子を介して半導体集積回路１内に入力される信号に適用してもよい。また、ノイズ除去回路２４及びノイズ除去回路２６を備えたノイズ除去装置（図１、ノイズ除去装置２９参照）として構成してもよい。
【００５７】
また、本実施の形態で説明した半導体集積回路１、半導体装置１０、ノイズ除去回路２４、ノイズ除去回路２６等の構成、動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
【符号の説明】
【００５８】
１ 半導体集積回路
１０ 半導体装置
１２、１４ 外部回路
２０ 入力端子（第１端子）
２２ 入力端子（第２端子）
２４ ノイズ除去回路（第１ノイズ除去回路）
２６ ノイズ除去回路（第２ノイズ除去回路）
２９ ノイズ除去装置
４０、５０ ローパスフィルタ
４２ シュミット回路（第１シュミット回路）
５２ シュミット回路（第２シュミット回路）
４４ 出力信号調整回路
４６ 遅延回路
４８ ＯＲ回路（論理和回路）
Ｃ７ 容量素子（入力信号調整部）
【技術分野】
【０００１】
本発明は、半導体装置及びノイズ除去装置、特に複数種類のノイズ除去回路を備えた半導体装置及びノイズ除去装置に関するものである。
【背景技術】
【０００２】
一般的に、入力された信号に重畳された外乱ノイズや電源ノイズ等を除去するノイズ除去回路を備えた半導体装置が知られている。
【０００３】
このようなノイズ除去回路としては、例えば、シュミット回路を用いたものや、容量素子及び抵抗素子から成るローパスフィルタを用いたものが知られている。また例えば、特許文献１には、入力信号を与えられ、第１の遅延量だけ遅延して第１の遅延信号を出力する第１の遅延回路と、入力信号と第１の遅延信号とを与えられ、第１の論理演算を行って第１の信号を出力する第１の論理回路と、第１の信号を与えられ、第２の遅延量だけ遅延して第２の遅延信号を出力する第２の遅延回路と、第１の信号と第２の遅延信号とを与えられ、第２の論理演算を行って第２の信号を出力する第２の論理回路と、を備え、第２の遅延量は第１の遅延量より大きいことを特徴とするノイズ除去回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５５４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の従来のノイズ除去回路を備えた半導体装置の具体的一例を図８に示す。なお、図８に示した半導体装置１１０では、ノイズ除去回路１２７には、半導体装置１１０の外部に設けられた外部回路１１５の出力信号が入力端子１２３を介して入力される。
【０００６】
当該外部回路１１５は、入力端子１２３を介して半導体装置１１０に入力される信号を出力する機能を有しており、インバータ１３３、水晶振動子１３７、抵抗素子Ｒ１１、容量素子Ｃ１１、及び容量素子Ｃ１２を備えた水晶発振回路である。外部回路１１５からは、容量素子Ｃ１１及び容量素子Ｃ１２に充放電を繰り返すことで水晶振動子１３７を振動させて発振動作をさせてインバータ１３３により増幅した発振信号が出力される。
【０００７】
半導体装置１１０の入力端子１２３には、外部回路１１５から、発振信号が入力される。この際、発振信号に外乱等に起因する外乱ノイズが重畳されている場合がある。
【０００８】
図８に示した従来のノイズ除去回路１２７は、抵抗素子Ｒ１２及び容量素子Ｃ１３から成り発振信号に重畳されたノイズを除去するローパスフィルタ１４１と、シュミット回路１４３と、により構成されている。
【０００９】
ノイズ除去回路１２７では、ローパスフィルタ１４１の時定数と、シュミット回路１４３のシュミット幅とを重畳されるノイズに応じた適切な値に設定することにより、本来の発振信号を通過させて内部回路（図示省略）に出力させつつ、発振信号に重畳されたノイズを除去する。
【００１０】
しかしながら、図８に示した従来のノイズ除去回路１２７では、電源電圧に重畳され、電源電圧の変動を伴うノイズ（電源ノイズ）に対しては耐性がなく、電源ノイズにより出力信号が反転するような場合があった。図９に、電源ノイズが発生した場合の、電源電圧とシュミット回路１４３の閾値と各ノードの電圧との関係の一例を示す。
【００１１】
図９に示すように、入力端子１２３を介して外部回路１１５から入力される信号がＨレベルである際に、電源ノイズが発生して電源電圧が急峻に上昇した場合、シュミット回路１４３の入力（ノードＡ）は、フィルタ特性によりその変動に追従しきれない。
一方、シュミット閾値（シュミット閾値Ｈ及びシュミット閾値Ｌ）は、電源電圧の変動に追従して変動するため、ノードＡがシュミット回路１４３のシュミット閾値以下となり、シュミット回路１４３の出力（ノードＢ）において、Ｈレベルの出力信号の出力中に、当該出力信号に期待しないＬレベルパルスのグリッチが発生してしまう。
【００１２】
このようにグリッチが発生してしまい、出力信号が反転するような場合、システム（内部回路）が誤作動に陥る懸念があるという問題がある。
【００１３】
また、一般的に同質のノイズであればノイズの程度が小さければ、異なる信号入力に対して同じノイズ除去回路を用いることが可能な場合が多い。例えば、上述の従来のノイズ除去回路１２７を用いることが可能な場合が多い。しかしながら、入力端子（入力パッド）に用いるノイズ除去回路の場合、ノイズの程度が大きくなると入力される信号に応じてノイズ除去以外の制限事項を伴い、ノイズ除去回路を共通化することが困難になってしまうという問題がある。
【００１４】
本発明は、上述した問題を解決するために提案されたものであり、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性が装置内で向上した半導体装置及びノイズ除去装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、請求項１に記載の半導体装置は、第１信号が入力される第１端子と、内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２端子と、前記第１端子から前記第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、前記第２端子から前記第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、を備えた。
【００１６】
請求項７に記載のノイズ除去装置は、第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、を備えた。
【発明の効果】
【００１７】
本発明によれば、電源電圧の変動を伴うノイズに対して、入力される信号に応じた入力端子の種別によってそれぞれ異なる手法を用いることによりノイズ耐性を装置内で向上することができる、という効果を奏する。
【図面の簡単な説明】
【００１８】
【図１】本実施の形態の半導体集積回路の概略構成の一例を示す回路図である。
【図２】本実施の形態の外部回路の概略構成の一例を示す回路図である。
【図３】本実施の形態のノイズ除去回路の概略構成の一例を示す回路図である。
【図４】本実施の形態のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
【図５】本実施の形態の外部回路の概略構成の一例を示す回路図である。
【図６】本実施の形態のノイズ除去回路の概略構成の一例を示す回路図である。
【図７】本実施の形態のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
【図８】従来の外部回路及びノイズ除去回路の概略構成の一例を示す回路図である。
【図９】従来のノイズ除去回路における、電源ノイズが発生した場合の電源電圧とシュミット回路の閾値と各ノードの電圧との関係の一例を示す説明図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して、本実施の形態の半導体装置に備えられたノイズ除去回路によるノイズの除去について説明する。
【００２０】
まず、本実施の形態のノイズ除去回路を備えた半導体装置の構成について説明する。本実施の形態の半導体装置を備えた半導体集積回路の概略構成の一例を図１に示す。図１に示した本実施の形態の半導体集積回路１は、半導体装置１０と、半導体装置１０の外部に設けられた外部回路１２及び外部回路１４と、を備えている。
【００２１】
半導体装置１０は、入力端子２０、入力端子２２、ノイズ除去回路２４、及びノイズ除去回路２６を備えている。外部回路１２から入力端子２０を介して入力された信号は、ノイズ除去回路２４に入力され、ノイズ除去回路２４で外乱ノイズ及び電源ノイズが除去された出力信号が半導体装置１０の内部回路（図示省略）に出力される。同様に、外部回路１４から入力端子２２を介して入力された信号は、ノイズ除去回路２６に入力され、ノイズ除去回路２６で外乱ノイズ及び電源ノイズが除去された出力信号が半導体装置１０の内部回路（図示省略）に出力される。
【００２２】
なお、本実施の形態では、外部回路１２及び外部回路１４から入力される信号（発振信号、詳細後述）に重畳される、外乱等に起因するノイズを外乱ノイズといい、電源電圧に重畳され、電源電圧の変動を伴うノイズを電源ノイズという。また、外乱ノイズ及び電源ノイズを総称する場合は、単にノイズという。
【００２３】
また、本実施の形態では、ノイズ除去回路２４及びノイズ除去回路２６を含む半導体装置１０内に備えられた回路（内部回路等）と、外部回路１２と、外部回路１４と、は、半導体集積回路１に備えられた電源（電源供給回路等、図示省略）から電源電圧が供給されるように構成しているがこれに限らず、半導体集積回路１の外部から電源電圧を供給してもよいし、外部回路１２、外部回路１４、及び半導体装置１０の各々に別の電源から電源が供給されるようにしてもよい。
【００２４】
本実施の形態では、入力端子２２を介して外部回路１４から入力される信号は、入力端子２０を介して外部回路１２から入力される信号よりも、内部回路への伝達の遅延に関する制限が厳しく、さらに、発振周波数が高速な信号である。
【００２５】
次に、各ノイズ除去回路（ノイズ除去回路２４及びノイズ除去回路２６）におけるノイズの除去について説明する。
【００２６】
まず、ノイズ除去回路２４におけるノイズの除去について説明する。ノイズ除去回路２４は、入力端子２０を介して外部回路１２から入力される信号（発振信号）のノイズを除去し、内部回路に出力する機能を有している。
【００２７】
外部回路１２の具体的一例の回路図を図２に示す。図２に示した本実施の形態の外部回路１２は、インバータ３０、水晶振動子３４、抵抗素子Ｒ１、容量素子Ｃ１、及び容量素子Ｃ２を備えた水晶発振回路である。
【００２８】
外部回路１２では、発振信号を出力する際に、容量素子Ｃ１及び容量素子Ｃ２に充放電を繰り返すことで、水晶振動子３４を振動させて発振動作をさせ、インバータ３０により増幅した発振信号を出力する。なお、発振信号がＨレベルの場合に、容量素子Ｃ１は充電状態になり、容量素子Ｃ２は充電状態になる。また、発振信号がＬレベルの場合に、容量素子Ｃ１は放電状態になり、容量素子Ｃ２は充電状態になる。
【００２９】
当該外部回路１２から出力された発振信号は、入力端子２０を介して、ノイズ除去回路２４に入力される。本実施の形態のノイズ除去回路２４の具体的一例の回路図を図３に示す。本実施の形態のノイズ除去回路２４は、ローパスフィルタ４０と、シュミット回路４２と、出力信号調整回路４４と、を備えている。
【００３０】
ローパスフィルタ４０は、抵抗素子Ｒ２及び容量素子Ｃ３から成り、外部回路１２から入力されたノイズが重畳された発振信号の高周波成分をカットすることにより、外乱ノイズに起因する急峻な電圧変動を抑制する機能を有するものである。
【００３１】
シュミット回路４２は、シュミット閾値Ｈ及びシュミット閾値Ｌ（シュミット閾値Ｈ＞シュミット閾値Ｌ）を有している。シュミット回路４２は、入力される発振信号の電位がシュミット閾値Ｈを越えた場合に、Ｈレベルの信号を出力し、入力される発振信号の電位がシュミット閾値Ｌ以下の場合にＬレベルの信号を出力する。また、シュミット回路４２は、発振信号がシュミット閾値Ｈ及びシュミット閾値Ｌの間にある場合は、直前に出力した出力信号のレベルを維持する。
【００３２】
本実施の形態のノイズ除去回路２４では、外部回路１２から入力される発振信号に重畳される外乱ノイズに基づいて、ローパスフィルタ４０の時定数と、シュミット回路４２のシュミット幅（シュミット閾値Ｈ−シュミット閾値Ｌ）とを設定しおくことにより、入力される発振信号に重畳される当該外乱ノイズを除去する機能を有している。
【００３３】
一方、本実施の形態の出力信号調整回路４４は、遅延回路４６及びＯＲ回路４８により構成されている。遅延回路４６には、シュミット回路４２の出力信号が入力される。なお、遅延回路４６としては、例えば、Ｄラッチ回路等が挙げられるが、特に限定されるものではない。また、遅延回路４６による出力信号の遅延時間ｔは、電源電圧に重畳される電源ノイズや、内部回路への信号伝達の遅延が可能な時間等に基づいて予め定められている。
【００３４】
ＯＲ回路４８は、シュミット回路４２からの出力信号と、遅延回路４６により遅延された当該出力信号との論理和を出力する論理和回路である。従って、ＯＲ回路４８は、シュミット回路４２からの出力信号、及び遅延回路４６により遅延された当該出力信号の両者がＬレベルである場合に、Ｌレベルの信号を出力し、その他の場合は、Ｈレベルの信号を出力する。
【００３５】
図４に、電源ノイズが発生した場合の、電源電圧とシュミット回路４２のシュミット閾値Ｈ及びシュミット閾値Ｌと各ノードの電圧との関係の一例を示す。なお、図４では、ノイズ除去回路２４からＨレベルの信号を内部回路に出力している際に、電源ノイズの発生により、電源電圧に急峻な変動（上昇）が生じた場合を示している。電源電圧に急峻な変動が生じると、当該変動に伴い、シュミット回路４２のシュミット閾値Ｈ及びシュミット閾値Ｌも変動する。この際、ノードＡの電位は、電源電圧の変動に追従しないため、シュミット閾値Ｈ及びシュミット閾値Ｌ以下になってしまう。これにより、図４に示すように、シュミット回路４２の出力信号（ノードＢ）の電位に、Ｌレベルパルスのグリッチが発生する。
【００３６】
遅延回路４６により上述のグリッチが遅延されて伝達されるため、遅延回路４６の後段のノードＣ（遅延信号）では、遅延されたタイミングで電位にＬレベルのグリッチが発生する。シュミット回路４２の出力信号（ノードＢ）と、遅延信号（ノードＣ）と、がＯＲ回路４８に入力され、ＯＲ回路４８では、これらの論理和を出力する。図４に示すように、ノードＢで出力信号にグリッチが発生しＬレベルとなっている場合は、ノードＣでは遅延信号がＨレベルとなっている。一方、ノードＣで遅延信号にグリッチが発生しＬレベルとなっている場合は、ノードＢでは出力信号がＨレベルとなっている。いずれの場合においてもＯＲ回路４８の出力信号（ノードＤ）では、グリッチがマスクされ、当該出力信号の電位はＨレベルとなり、出力信号がＬレベルに反転することがなくなる。従って、ノイズ除去回路２４から内部回路に出力される出力信号が電源ノイズの影響により、Ｌレベルに反転することが抑制され、システム（内部回路）の誤動作を防止することができる。
【００３７】
このように、外部回路１２から半導体装置１０に入力端子２０を介して入力された発振信号は、ノイズ除去回路２４によりノイズが除去されて内部回路に出力されるため、内部回路は、ノイズの影響を受けずに正常に動作することができる。
【００３８】
次に、ノイズ除去回路２６におけるノイズの除去について説明する。ノイズ除去回路２４は、入力端子２２を介して外部回路１４から入力される信号（発振信号）のノイズを除去し、内部回路に出力する機能を有している。なお、ここで出力先となる内部回路は、ノイズ除去回路２４の出力先の内部回路と同一である場合及び同一でない場合のいずれをも含み、特に限定されるものではない。
【００３９】
外部回路１４の具体的一例の回路図を図５に示す。図５に示した本実施の形態の外部回路１４は、インバータ３２、水晶振動子３６、抵抗素子Ｒ３、容量素子Ｃ４、及び容量素子Ｃ５を備えた水晶発振回路であり、外部回路１２（図２参照）と略同様の構成をしている。
【００４０】
外部回路１４では、外部回路１２と同様に、発振信号を出力する際に、容量素子Ｃ４及び容量素子Ｃ５に充放電を繰り返すことで、水晶振動子３６を振動させて発振動作をさせ、インバータ３２により増幅した発振信号を出力する。なお、外部回路１４は、外部回路１２に比べて、高速に振動する（発振周波数が高速）発振信号を出力するように構成されている。
【００４１】
当該外部回路１４から出力された発振信号は、入力端子２２を介して、ノイズ除去回路２６に入力される。本実施の形態のノイズ除去回路２６の具体的一例の回路図を図４に示す。本実施の形態のノイズ除去回路２６は、ローパスフィルタ５０と、シュミット回路５２と、入力信号を調整する機能を有する容量素子Ｃ７と、を備えている。
【００４２】
ローパスフィルタ５０は、抵抗素子Ｒ４及び容量素子Ｃ６から成り、ノイズ除去回路２４のローパスフィルタ４０と同様に、外部回路１４から入力されたノイズが重畳された発振信号の高周波成分をカットすることにより、外乱ノイズに起因する急峻な電圧変動を抑制する機能を有するものである。
【００４３】
シュミット回路５２は、シュミット閾値Ｈ及びシュミット閾値Ｌ（シュミット閾値Ｈ＞シュミット閾値Ｌ）を有している。シュミット回路５２は、ノイズ除去回路２４のシュミット回路４２と同様に、入力される発振信号の電位がシュミット閾値Ｈを越えた場合に、Ｈレベルの信号を出力し、入力される発振信号の電位がシュミット閾値Ｌ以下の場合にＬレベルの信号を出力する。また、シュミット回路５２は、発振信号がシュミット閾値Ｈ及びシュミット閾値Ｌの間にある場合は、直前に出力した出力信号のレベルを維持する。
【００４４】
本実施の形態のノイズ除去回路２６では、外部回路１４から入力される発振信号に重畳される外乱ノイズに基づいて、ローパスフィルタ５０の時定数と、シュミット回路５２のシュミット幅（シュミット閾値Ｈ−シュミット閾値Ｌ）とを設定しおくことにより、入力される発振信号に重畳される当該外乱ノイズを除去する機能を有している。
【００４５】
また、本実施の形態のノイズ除去回路２６では、シュミット回路５２の入力と出力との間に容量素子Ｃ７が接続されている。容量素子Ｃ７は、シュミット回路５２の入力信号の電位を調整する機能を有しており、シュミット回路５２の出力信号の電位に応じて、入力信号（ノードＡ）の電位を調整する機能を有している。
【００４６】
図７に、電源ノイズが発生した場合の、電源電圧とシュミット回路５２のシュミット閾値Ｈ及びシュミット閾値Ｌと各ノードの電圧との関係の一例を示す。なお、図７では、ノイズ除去回路２６からＨレベルの信号を内部回路に出力している際に、電源ノイズの発生により、電源電圧に急峻な変動（上昇）が生じた場合を示している。電源電圧に急峻な変動が生じると、当該変動に伴い、シュミット回路５２のシュミット閾値Ｈ及びシュミット閾値Ｌも変動する。一方、ノードＡの電位は、シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、出力信号（ノードＢ）の変動に追従して変動（上昇）するため、電源電圧の変動に追従して変動する。そのため、ノードＡの電位は、シュミット閾値Ｈ及びシュミット閾値Ｌ以下になることがない。これにより、図７に示すように、シュミット回路５２の出力信号（ノードＢ）の電位に、Ｌレベルパルスのグリッチが発生することがなくなり、出力信号がＬレベルに反転することがなくなる。従って、ノイズ除去回路２６から内部回路に出力される出力信号が電源ノイズの影響により、Ｌレベルに反転することが抑制され、システム（内部回路）の誤動作を防止することができる。
【００４７】
このように、外部回路１４から半導体装置１０に入力端子２２を介して入力された発振信号は、ノイズ除去回路２６によりノイズが除去されて内部回路に出力されるため、内部回路は、ノイズの影響を受けずに正常に動作することができる。また、上述のノイズ除去回路２４では、グリッチが発生するが、発生するグリッチの幅によっては、入力された発振信号の発振周期内でグリッチをマスクしきれない場合があり、この現象は発振周波数が高速になるほど頻繁に発生しやすい。これに対して、ノイズ除去回路２６では、グリッチの発生そのものを防止しているため、このような現象が生じない。従って、発振周波数が高速の外部回路１４（水晶発振回路）に対して、適切にノイズの除去を行うことができ、高速動作のシステムに適用することができる。
【００４８】
また、ノイズ除去回路２６では、ノイズ除去回路２４で設けられていた遅延回路４６が設けられていないため、出力信号の遅延が抑制される。従って、伝達の遅延に関する制限が厳しい出力信号に対しても適用することができる。
【００４９】
以上説明したように、本実施の形態の半導体集積回路１の半導体装置１０は、入力端子２０、入力端子２２、ノイズ除去回路２４、及びノイズ除去回路２６を備えている。入力端子２０には、水晶振動回路である外部回路１２から発振信号が入力され、入力端子２０に入力された発振信号は、ノイズ除去回路２４によりノイズが除去されて、半導体装置１０内の内部回路に出力される。ノイズ除去回路２４は、ローパスフィルタ４０と、シュミット回路４２と、信号調整回路４４と、を備えており、信号調整回路４４は、遅延回路４６及びＯＲ回路４８を備えている。
【００５０】
入力端子２０を介して入力される発振信号に重畳される外乱ノイズは、ローパスフィルタ４０及びシュミット回路４２により除去される。一方、電源ノイズの発生により電源電圧が急峻に変動した場合は、シュミット回路４２のシュミット閾値Ｈ及びシュミット閾値Ｌも当該変動に追従して変動するが、シュミット回路４２の入力信号の電位（ノードＡ）が当該変動に追従しないため、出力信号の電位（ノードＢ）にＬレベルパルスのグリッチが発生し、出力信号が反転する。しかしながら、ＯＲ回路４８には、当該出力信号と、遅延回路４６により遅延された当該出力信号（遅延信号）と、が入力される。当該出力信号と遅延信号とでは、当該出力信号におけるグリッチ（反転）のタイミングがずれているため、ＯＲ回路４８から出力される出力信号（発振信号）は、反転せずＨレベルを保つ。従って、電源ノイズの影響を除去することができる。
【００５１】
一方、入力端子２２には、水晶振動回路である外部回路１４から、入力端子２２に入力された発振信号よりも、信号の遅延に関する制限が厳しく、かつ高周波の発振信号が入力される。入力端子２２に入力された発振信号は、ノイズ除去回路２６によりノイズが除去されて、半導体装置１０内の内部回路に出力される。ノイズ除去回路２６は、ローパスフィルタ５０と、シュミット回路５２と、容量素子Ｃ７と、を備えている。
【００５２】
入力端子２２を介して入力される発振信号に重畳される外乱ノイズは、ローパスフィルタ５０及びシュミット回路５２により除去される。一方、電源ノイズの発生により電源電圧が急峻に変動した場合は、シュミット回路５２のシュミット閾値Ｈ及びシュミット閾値Ｌも当該変動に追従して変動するが、シュミット回路５２の入力と出力との間に接続された容量素子Ｃ７により、シュミット回路５２の入力信号の電位（ノードＡ）が電源電圧の変動に追従して変動する。従って、ノードＡの電位がシュミット閾値Ｈ及びシュミット閾値Ｌ以下となることがないため、出力信号の電位（ノードＢ）にグリッチが発生せず、出力信号（発振信号）が反転せずＨレベルを保つ。従って、電源ノイズの影響を除去することができる。
【００５３】
このようにノイズ除去回路２６では、ノイズ除去回路２４と異なり遅延回路４６を介さないため、発振信号を出力するタイミングの遅延が少ない。従って、信号の伝達に関する遅延の制限が厳しい入力信号（発振信号）に対して適用することができる。また、シュミット回路５２の出力信号にグリッチが発生しないため、高速に振動する（高周波の）発振信号に対しても適切に電源ノイズの影響を除去することができる。
【００５４】
従って、本実施の形態の半導体装置１０では、電源電圧の変動を伴う電源ノイズに対して、入力される発振信号に応じた入力端子２０及び入力端子２２によってそれぞれ異なる手法（ノイズ除去回路２４及びノイズ除去回路２６）を用いることによりノイズ耐性を装置内で向上することができる、
なお、本実施の形態では、ノイズ除去回路２６では、シュミット回路５２に入力される信号の電位を調整する機能を有する容量素子Ｃ７をシュミット回路５２の入力と出力との間に接続した場合について詳細に説明したがこれに限らず、例えば、シュミット回路５２の入力と電源との間に容量素子Ｃ７を接続してもよい。この場合も容量素子Ｃ７により、電源電圧の変動に追従してシュミット回路５２の入力信号（ノードＡ）が変動する。
【００５５】
また、本実施の形態では、外部回路１２及び外部回路１４が水晶発振回路である場合について詳細に説明したがこれに限らず、所定の周波数で変動する信号を出力する回路であればよく、例えば、クロック信号を出力する出力回路等であってもよい。
【００５６】
また、本実施の形態では、半導体装置１０に備えられたノイズ除去回路２４及びノイズ除去回路２６が、同一の半導体集積回路１内に備えられた外部回路１２及び外部回路１４から入力端子２０及び入力端子２２を介して入力される信号（発振信号）のノイズを除去する場合について詳細に説明したがこれに限らず、例えば、半導体集積回路１の外部に設けられた装置から外部入力端子を介して半導体集積回路１内に入力される信号に適用してもよい。また、ノイズ除去回路２４及びノイズ除去回路２６を備えたノイズ除去装置（図１、ノイズ除去装置２９参照）として構成してもよい。
【００５７】
また、本実施の形態で説明した半導体集積回路１、半導体装置１０、ノイズ除去回路２４、ノイズ除去回路２６等の構成、動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
【符号の説明】
【００５８】
１ 半導体集積回路
１０ 半導体装置
１２、１４ 外部回路
２０ 入力端子（第１端子）
２２ 入力端子（第２端子）
２４ ノイズ除去回路（第１ノイズ除去回路）
２６ ノイズ除去回路（第２ノイズ除去回路）
２９ ノイズ除去装置
４０、５０ ローパスフィルタ
４２ シュミット回路（第１シュミット回路）
５２ シュミット回路（第２シュミット回路）
４４ 出力信号調整回路
４６ 遅延回路
４８ ＯＲ回路（論理和回路）
Ｃ７ 容量素子（入力信号調整部）
【特許請求の範囲】
【請求項１】
第１信号が入力される第１端子と、
内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２端子と、
前記第１端子から前記第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、
前記第２端子から前記第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、
を備えた半導体装置。
【請求項２】
前記出力信号調整部は、前記第１シュミット回路の出力信号が入力されると共に、入力された信号を前記所定時間遅延させて出力する遅延回路と、前記第１シュミット回路の出力信号及び前記遅延回路の出力信号が入力される論理和回路と、を備える、請求項１に記載の半導体装置。
【請求項３】
前記入力信号調整部は、前記第１シュミット回路の入力と出力との間に接続された容量素子及び前記第１シュミット回路の入力と電源との間に接続された容量素子の少なくとも一方を備える、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第１信号が前記第１シュミット回路に入力される、請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第２信号が前記第２シュミット回路に入力される、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第２信号の周波数を、前記第１信号よりも高周波数とした、請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、
内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、
を備えたノイズ除去装置。
【請求項１】
第１信号が入力される第１端子と、
内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２端子と、
前記第１端子から前記第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、
前記第２端子から前記第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、
を備えた半導体装置。
【請求項２】
前記出力信号調整部は、前記第１シュミット回路の出力信号が入力されると共に、入力された信号を前記所定時間遅延させて出力する遅延回路と、前記第１シュミット回路の出力信号及び前記遅延回路の出力信号が入力される論理和回路と、を備える、請求項１に記載の半導体装置。
【請求項３】
前記入力信号調整部は、前記第１シュミット回路の入力と出力との間に接続された容量素子及び前記第１シュミット回路の入力と電源との間に接続された容量素子の少なくとも一方を備える、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第１信号が前記第１シュミット回路に入力される、請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２ノイズ除去回路は、ローパスフィルタを備え、当該ローパスフィルタを経由した前記第２信号が前記第２シュミット回路に入力される、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第２信号の周波数を、前記第１信号よりも高周波数とした、請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
第１信号が入力される第１シュミット回路と、当該第１シュミット回路の出力信号が変動後、所定時間以上当該出力信号が維持された場合に、内部回路に出力する出力信号を変化させる出力信号調整部と、を備えた第１ノイズ除去回路と、
内部回路に伝達される際の遅延に関して前記第１信号よりも制限が多い第２信号が入力される第２シュミット回路と、当該第２シュミット回路に入力される前記第２信号を電源電圧の変動に追従して変化させる入力信号調整部と、を備え、当該第２シュミット回路の出力信号を内部回路に出力する第２ノイズ除去回路と、
を備えたノイズ除去装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−９０２７１（Ｐ２０１３−９０２７１Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３１６１５（Ｐ２０１１−２３１６１５）
【出願日】平成２３年１０月２１日（２０１１．１０．２１）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２１日（２０１１．１０．２１）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]