説明

半導体装置及び放熱体

【課題】複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体を提供する。
【解決手段】半導体装置1において、ダイパット2上に第1のスイッチング素子11及び第2のスイッチング素子12が搭載される。第1のスイッチング素子11はダイパッド2に直接接合され、第2のスイッチング素子12は放熱体5を介してダイパット2に搭載される。放熱体5は、放熱性に優れたシリコン基板51を主体に構成されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及び放熱体に関し、特に複数のスイッチング素子をダイパッド上に搭載する半導体装置及びそれに使用される放熱体に関する。
【背景技術】
【0002】
家電モータの駆動回路、車載モータの駆動回路等において、直流を交流に変換する1つの回路としてハーフブリッジ回路が知られている。ハーフブリッジ回路は2つのゲート駆動回路と2つのスイッチング素子とによって構築されている。
【0003】
2つのスイッチング素子にはMOSFET(metal oxide semiconductor field effect transistor)やIGBT(insulated gate bipolar transistor)が使用されている。この2つのスイッチング素子は1つのモールドパッケージ内に納められ、半導体装置として製品化がなされている。
【0004】
下記特許文献1には、この種の半導体装置に好適なマルチチップパッケージ構造を有する電力素子が開示されている。この電力素子は、リードフレーム上に絶縁テープを介在してスイッチング素子であるトランジスタチップ、コントロールICチップのそれぞれを並べて取り付けている。絶縁テープにはポリイミドが使用され、この絶縁テープとの接着には導電性接着剤が使用されている。
【0005】
また、下記特許文献2には、集積回路装置が開示されている。この集積回路装置は、分割された引き出しリード上にそれぞれ電力トランジスタを配置している。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2001−110986号公報
【特許文献2】実開昭49−47567号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上記特許文献1及び特許文献2においては、以下の点について配慮がなされていなかった。
【0008】
特許文献1に係る電力素子はトランジスタチップとその制御を行うコントロールICチップとを組み合わせた回路構成である。トランジスタチップの動作に伴う発熱量は大きいので、リードフレームに直接取り付ければ、トランジスタチップの放熱性を十分に確保することができ、トランジスタチップの発熱に伴う特性劣化を防止することができる。一方、コントロールICチップの動作に伴う発熱量は小さいので、放熱性を特に確保する必要がなく、リードフレーム上に絶縁テープを介してコントロールICチップを取り付ければ、コントロールICチップとトランジスタチップとの絶縁性を確保することができる。
【0009】
ところが、2つのスイッチング素子を有するハーフブリッジ回路を構築する場合、一方のスイッチング素子をリードフレームに直接取り付け、他方のスイッチング素子をリードフレーム上に絶縁テープを介して取り付けると、絶縁テープの放熱性が悪いので、他方のスイッチング素子の放熱性を十分に確保することができない。このため、他方のスイッチング素子の発熱に伴う特性劣化が発生し、一方、他方のそれぞれのスイッチング素子の特性にばらつきが生じるので、ハーフブリッジ回路に適した特性を得ることが難しかった。
【0010】
また、特許文献2に係る集積回路装置を応用すれば、分割された引き出しリード上にそれぞれスイッチング素子を配置すれば、ハーフブリッジ回路は構築することができる。ところが、分割された引き出しリード間に絶縁のために離間スペースが必要であり、限られたモールド樹脂内においては分割された個々の引き出しリード自体のボリュームが小さくなる。つまり、引き出しリードにおいては放熱性を十分に確保することができないので、スイッチング素子の発熱に伴う特性劣化を避けることが難しい。
【0011】
本発明は上記課題を解決するためになされたものである。従って、本発明は、複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体を提供することである。
【課題を解決するための手段】
【0012】
上記課題を解決するために、本発明の実施例に係る第1の特徴は、半導体装置において、第1の表面に第1の主電極を有し、第1の表面に対向する第2の表面に第2の主電極を有する第1のスイッチング素子と、第3の表面に第3の主電極を有し、第3の表面に対向する第4の表面に第4の主電極を有する第2のスイッチング素子と、第5の表面を有しこの第5の表面に第1の領域及び第2の領域を有するダイパッドと、第6の表面及びそれに対向する第7の表面を有し第6の表面に第3の領域及び第4の領域を有するシリコン基板、第3の領域に配設された第1のパッド電極、及び第4の領域に配設され第1のパッド電極に電気的に接続された第2のパッド電極を有する放熱体と、を備え、ダイパッドの第1の領域において第5の表面に第2の主電極を電気的に接続して第1のスイッチング素子を搭載し、第2の領域において第5の表面にシリコン基板の第7の表面を向かい合わせて放熱体を搭載し、シリコン基板の第1のパッド電極において第4の主電極を電気的に接続して第2のスイッチング素子を搭載したことである。
【0013】
第1の特徴に係る半導体装置において、放熱体は、シリコン基板と、シリコン基板の第6の表面上において第3の領域及び第4の領域に配設された絶縁膜と、第3の領域から第4の領域に渡って絶縁膜上に配設され、第1のパッド電極、又は第1のパッド電極及び第2のパッド電極を構成する第1の金属層と、シリコン基板の第7の表面上に配設され、ダイパッドの第5の表面に接合するための第2の金属層とを更に備えることが好ましい。
【0014】
第1の特徴に係る半導体装置において、ダイパッドの第1の領域において第5の表面に第1のスイッチング素子の第2の主電極を接合する第1の半田と、放熱体の第1のパッド電極に第2のスイッチング素子の第4の主電極を接合する第2の半田と、放熱体の第2のパッド電極に電気的に接続される配線とを更に備えることが好ましい。
【0015】
第1の特徴に係る半導体装置において、第1のスイッチング素子の第1の主面に配設された第1の制御電極と、第2のスイッチング素子の第3の主面に配設された第2の制御電極と、を備え、第1のスイッチング素子の第1の制御電極は第1の入力端子に接続され、第2の主電極は第1の電源端子に接続され、第2のスイッチング素子の第2の制御電極は第2の入力端子に接続され、第3の主電極は第2の電源端子に接続され、第1のスイッチング素子の第1の主電極は、放熱体の第1のパッド電極及び第2のパッド電極を通して第2のスイッチング素子の第4の主電極に接続されることが好ましい。
【0016】
本発明の実施例に係る第2の特徴は、放熱体において、第1の表面及びそれに対向する第2の表面を有するシリコン基板と、シリコン基板の第1の表面上に配設された絶縁膜と、絶縁膜上の互いに異なる領域に配設され、第1のパッド電極及びこの第1のパッド電極に電気的に接続された第2のパッド電極を構成する第1の金属層と、シリコン基板の第2の表面上に配設された接合するための第2の金属層とを備える。
【発明の効果】
【0017】
本発明によれば、複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体を提供することができる。
【図面の簡単な説明】
【0018】
【図1】本発明の実施例1に係る半導体装置の要部拡大断面図である。
【図2】図1に示す半導体装置の封止体の一部分を除いた平面図である。
【図3】実施例1に係る半導体装置の放熱体の拡大断面図である。
【図4】図3に示す放熱体の拡大平面図である。
【図5】実施例1に係る半導体装置の回路構成図である。
【図6】実施例1の変形例に係る半導体装置の要部拡大断面図である。
【図7】本発明の実施例2に係る半導体装置の回路構成図である。
【図8】実施例2に係る半導体装置の封止体の一部分を除いた平面図である。
【図9】図8に示す放熱体の拡大平面図である。
【図10】本発明の実施例3に係る半導体装置の回路構成図である。
【図11】実施例3に係る半導体装置の封止体の一部分を除いた平面図である。
【発明を実施するための形態】
【0019】
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【0020】
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【0021】
(実施例1)
本発明の実施例1は、ハーフブリッジ回路を構築する2つのスイッチング素子が1つの封止体により封止された半導体装置を説明するものである。
【0022】
[半導体装置の回路構成]
図5に示すように、実施例1に係る半導体装置は、第1のスイッチング素子SW1と第2のスイッチング素子SW2とを備えている。第1のスイッチング素子SW1及び第2のスイッチング素子SW2はハーフブリッジ回路を構築するスイッチング素子である。第1のスイッチング素子SW1、第2のスイッチング素子SW2のそれぞれには実施例1においてパワーMOSFETが使用されている。なお、パワーMOSFETに必ずしも限定されるものではなく、第1のスイッチング素子SW1及び第2のスイッチング素子SW2にはIGBTを使用することができる。
【0023】
第1のスイッチング素子SW1は、第1の主電極(例えばソース電極)、第2の主電極(例えばドレイン電極)及び第1の制御電極(例えばゲート電極)を有する。同様に、第2のスイッチング素子SW2は、第3の主電極(例えばソース電極)、第4の主電極(例えばドレイン電極)及び第2の制御電極(例えばゲート電極)を有する。
【0024】
第1のスイッチング素子SW1の第1の制御電極は第1の入力端子IN1に接続され、第1の主電極は、第2のスイッチング素子SW2の第4の主電極に接続されるとともに出力端子OUTに接続され、第2の主電極は電源端子(ドレイン電源)P1に接続される。第2のスイッチング素子SW2の第2の制御電極は第2の入力端子IN2に接続され、第3の主電極は第2の電源端子(ソース電源)P2に接続される。
【0025】
[半導体装置のデバイス構造]
図1乃至図4に示すように、実施例1に係る半導体装置1は、第1の表面11Aに第1の主電極111を有し、第1の表面11Aに対向する第2の表面11Bに第2の主電極112を有する第1のスイッチング素子(SW1)11と、第3の表面12Aに第3の主電極121を有し、第3の表面12Aに対向する第4の表面12Bに第4の主電極122を有する第2のスイッチング素子(SW2)12と、第5の表面2Aを有しこの第5の表面2Aに第1の領域201及び第2の領域202を有するダイパッド2と、第6の表面5A及びそれに対向する第7の表面5Bを有し第6の表面5Aに第3の領域501及び第4の領域502を有するシリコン基板51、第3の領域501に配設された第1のパッド電極531、及び第4の領域502に配設され第1のパッド電極531に電気的に接続された第2のパッド電極532を有する放熱体5とを備えている。そして、半導体装置1は、ダイパッド2の第1の領域201において第5の表面2Aに第2の主電極112を電気的に接続して第1のスイッチング素子11を搭載し、第2の領域202において第5の表面2Aにシリコン基板51の第7の表面5Aを向かい合わせて放熱体5を搭載し、放熱体5の第1のパッド電極531において第4の主電極122を電気的に接続して第2のスイッチング素子12を搭載している。
【0026】
図2に示すように、ダイパッド2の一側面(図2中、下辺に沿った側面)の中央部にはリード23が一体に接続されている。このリード23の左側には、ダイパット2に離間され電気的に分離されたリード21及び22が配列されている。リード23の右側には、ダイパッド2に離間され電気的に分離されたリード24及び25が配列されている。ダイパッド2と、それに搭載された第1のスイッチング素子11、第2のスイッチング素子12及び放熱体5と、リード21−25のインナー部分は封止体9によって気密に封止されている。この半導体装置1は、必ずしもこの端子数に限定されるものではないが、実施例1において5端子(5ピン)を有するモールド型パッケージにより構成されている。
【0027】
ダイパッド2は、第1のスイッチング素子11及び第2のスイッチング素子12を搭載するとともに、それらの動作によって発生する熱を放熱する放熱板としての機能を有する。ダイパッド2は、電気伝導性に優れ、かつ熱伝導性に優れた、例えばCu、Cu合金、Fe−Ni合金等の板材により構成されている。ダイパッド2は、必ずしもこの数値に限定されるものではないが、図2中、縦方向の長辺の長さを例えば16mm−18mmに設定し、横方向の短辺の長さを例えば12mm−16mmに設定している。ダイパット2の第5の表面2Aと対向する裏面2Bは封止体9から露出され、放熱効果が高められている。ダイパッド2の第5の表面5Aから裏面5Bまでの厚さは例えば1.8mm−2.2mmに設定されている。なお、ダイパッド2の裏面2Bは必ずしも露出される必要はなく、実施例1に係る半導体装置1はダイパット2の第5の表面2A並びに裏面2Bを封止体9により被覆するフルモールドタイプであってもよい。
【0028】
リード21−25のアウター部分は封止体9からその外側に延伸されている。ここでは、特に限定されるものではないが、ピン挿入型の半導体装置1が構築されている。リード21は第1の入力端子IN1として使用され、リード22は第1のスイッチング素子11及び第2のスイッチング素子12に共通の出力端子OUTとして使用されている。リード23は第1の電源端子P1として使用され、リード23とダイパット2とは一体に形成されているので、ダイパッド2には第1の電源端子P1から供給される電圧が印加されるようになっている。リード24は第2の電源端子P2として使用され、リード25は第2の入力端子IN2として使用されている。リード21−25は、基本的にはダイパット2と同一リードフレームから切断若しくは成形されたものであり、ダイパッド2と同一材料により構成されている。リード21−25の厚さはダイパッド2の厚さよりも薄く例えば0.5mm−0.8mmに設定されている。
【0029】
第1のスイッチング素子11は、第1の主面11A及び第2の主面11Bを有する基板110と、第1の主面11A上に配設された第1の主電極111及び第1の制御電極113と、第2の主面11Bに配設された第2の主電極112とを備えている。基板110は例えば単結晶シリコン基板であり、この単結晶シリコン基板に例えばソース領域、ドレイン領域及びゲート電極を有するパワーMOSFETが構築されている。第1の主電極111及び第1の制御電極113には例えばAl合金が使用されている。第2の主電極112には、導電性を有し、基板110とのオーミック性を有し、半田との濡れ性が良好な、例えばNi、Ti−Ni等の金属や合金を使用することができる。第2の主電極112は、必ずしも単層膜に限定されるものではなく、例えばNiとTiとの積層膜であってもよい。
【0030】
第2のスイッチング素子12は、第1のスイッチング素子11と同一構造であり、第3の主面12A及び第4の主面12Bを有する基板120と、第3の主面12A上に配設された第3の主電極121及び第2の制御電極123と、第4の主面12Bに配設された第4の主電極122とを備えている。基板120、第3の主電極121、第2の制御電極123、第4の主電極122のそれぞれは、第1のスイッチング素子11の基板110、第1の主電極111、第1の制御電極123、第2の主電極112のそれぞれと同一材料により構成されている。第1のスイッチング素子11、第2のスイッチング素子12は、必ずしもこの数値に限定されるものではないが、図2中、例えば縦方向の長さを3.0mm−4.0mm、横方向の長さを3.0mm−4.5mm、厚さを0.2mm−0.4mmに設定している。
【0031】
放熱体5は、特に図3及び図4に詳細に示すように、第2のスイッチング素子12を搭載し、この第2のスイッチング素子12をダイパッド2の第5の主面2A上に搭載しつつ、第2のスイッチング素子12の動作によって発生する熱をダイパッド2側に放熱する機能を有する。従って、放熱体5は、その厚さ方向において熱伝導性に優れ、絶縁体又は高抵抗体としての機能も備えている。
【0032】
放熱体5は、第6の表面(図3中、上側表面)5A及び第7の表面(図3中、下側裏面)5Bを有するシリコン基板51と、シリコン基板51の第6の表面5A上に配設された絶縁膜52と、絶縁膜52上の互いに異なる第3の領域501及び第4の領域502に配設され、第1のパッド電極531及びこの第1のパッド電極531に電気的に接続された第2のパッド電極532を構成する第1の金属層53と、シリコン基板51の第7の表面5B上に配設された接合するための第2の金属層55とを備える。更に、放熱体5は、第6の表面5A側において、第3の領域501及び第4の領域502部分が開口され、それ以外の絶縁膜52上及び第1の金属層53上に配設された保護膜54を備えている。
【0033】
シリコン基板51は、放熱体5のベース基材であり、ポリイミド樹脂等の樹脂、セラミックス基板等の絶縁基板のそれぞれに比べて小さな熱伝導率を有し、熱伝導性に優れている。また、シリコン基板51は第1のスイッチング素子11の基板110や第2のスイッチング素子12の基板120と同一材料であり、安価に入手することができ、半導体製造プロセスを利用して放熱体5を容易に製作することができる。シリコン基板51は、電気伝導を目的として使用するものではなく、放熱機能を有する第2のスイッチング素子12のベース基板、実装基板若しくは中間基板として使用されるので、単結晶に限らず、多結晶や非晶質であってもよい。また、シリコン基板51に代えてそれと同等の機能並びに特性を有する炭化シリコン(SiC)等の化合物半導体を使用することができる。シリコン基板51は、第2のスイッチング素子12を搭載し(第3の領域501)、かつ第2のスイッチング素子12と第1のスイッチング素子11との接続領域(第4の領域502)を必要とするので、第2のスイッチング素子12に比べて一回り平面サイズを大きく設定している。例えばシリコン基板51は、図2中、縦方向の長さを例えば6.0mm−8.5mm、横方向の長さを例えば4.0mm−6.5mm、厚さを例えば0.2mm−0.6mmに設定している。
【0034】
絶縁膜52は、シリコン基板51と第2のスイッチング素子12の第4の主電極122との間の電気的な分離を行うことを目的として、ここでは第6の主面5Aの全域に配設されている。絶縁膜52は、樹脂やセラミックスに比べて小さな熱伝導率を有し、半導体製造プロセスにおいて簡易に形成することができる、シリコン酸化膜又はシリコン窒化膜により形成される。絶縁膜52は、電気的な絶縁性を確保しつつ、熱伝導性を高めるために、例えば1.0μm−3.0μmの比較的薄い膜厚により形成されている。なお、電気的な絶縁が必要なく、又耐圧を必要としない場合、絶縁膜52は必ずしも必要なく、放熱体5をシリコン基板51の抵抗値が支配的となる高抵抗体として機能させてもよい。
【0035】
第1の金属層53は、第2のスイッチング素子12の第2の主電極122に電気的に接続するための第1のパッド電極531と、この第1のパッド電極531をシリコン基板51の第6の表面上において第3の領域501から第4の領域502まで引き出し第4の領域502において第1のスイッチング素子11の第1の主電極111に接続するための第2のパッド電極532とを構成する。第1の金属層53には、例えば第2のスイッチング素子12の第4の主電極122との間の半田を使用した接合性を高めつつ、熱伝導性を高めるためにNiが使用される。Niは例えばめっき法又はスパッタリング法により成膜され、Niの膜厚は例えば0.5μm−1.0μmに設定される。
【0036】
保護膜54は、第1のパッド電極531、第2のパッド電極532のそれぞれの表面の保護、他の部分との電気的な分離並びに半田の流出を防止するダムを目的として構成されている。保護膜6には例えばポリイミド樹脂、ソルダーレジスト等を使用することができる。
【0037】
実施例1に係る半導体装置1は、これらの構成を備え、ダイパッド2の第1の領域201において第5の表面2A上に第1の半田31を介して第1のスイッチング素子11の第2の主電極112を接合するとともに電気的に接続している。ダイパッド2の第2の領域202において第5の表面2A上には第2の半田32を介して放熱体5の第2の金属層55が接合されるとともに、ダイパッド2に放熱体5が熱的に結合される。この放熱体5の第1のパッド電極531には、第2のスイッチング素子12の第4の主電極122が第3の半田33を介して接合されるとともに電気的に接続される。第1の半田31−第3の半田33には電気伝導性に優れかつ熱伝導性に優れた例えばPb−Sn半田を実用的に使用するこができる。
【0038】
第1のスイッチング素子11の第1の制御電極113は配線71を通してリード21に電気的に接続され、第1の主電極111は配線72を通してリード22に接続される。配線71、72には例えばCu、Cu合金、Fe−Ni合金等の導電性を有する細長い板材により構成されたストラップリードが使用されている。配線71と第1の制御電極113、リード21のそれぞれとの間は第4の半田35により接合されるとともに電気的に接続される。配線72と第1の主電極111、リード22のそれぞれとの間は同様に第4の半田35により接合されるとともに電気的に接続される。第4の半田35には例えばPb−Sn半田を実用的に使用することができる。
【0039】
第2のスイッチング素子12の第2の制御電極123は配線74を通してリード25に電気的に接続され、第3の主電極121は配線73を通してリード24に接続される。配線73、74は配線71、72と同様にストラップリードにより構成されている。また、配線73、74の接続にも同様に第4の半田35が使用されている。
【0040】
そして、放熱体5の第2のパッド電極532は配線75を通してリード22に電気的に接続される。配線75は配線71等と同様にストラップリードにより構成され、この配線75の接続には第4の半田35が使用される。また、第1の主電極111は、リード22を介さずに第2のパッド電極532に直接配線してもよい。
【0041】
[半導体装置の特徴]
このように構成される実施例1に係る半導体装置1においては、シリコン基板51をベース基材とする放熱体5を備えたので、複数の第1のスイッチング素子11と第2のスイッチング素子12との間の絶縁性(若しくは高抵抗性)を確保しつつ、熱伝導性に優れたシリコン基板51を利用し、複数の第1のスイッチング素子11及び第2のスイッチング素子12の放熱性を十分に確保することができる。従って、第1のスイッチング素子11、第2のスイッチング素子12のそれぞれの特性の熱によるばらつきを抑制することができるので、ハーフブリッジ回路に適した特性を実現することができる。
【0042】
更に、実施例1に係る半導体装置1においては、放熱体5を備えたことにより、ダイパッド2の第1の領域201と第2の領域202との間を空間的に分割する必要はなく、双方の間を連結し、ダイパッド2のボリュームを増加することができるので、ダイパッド2を利用した放熱性をより一層向上することができる。
【0043】
[変形例]
本発明の実施例1に係る変形例は、前述の半導体装置1において、放熱体5の構成を変えた例を説明するものである。変形例に係る半導体装置1は、基本的な構成は前述の実施例1に係る半導体装置1と同様であるが、図6に示すように、放熱体5の第2のパッド電極532上に第3の金属層57が配設されている。配線75、又はすべての配線71−75はボンディングワイヤにより構成されている。
【0044】
このボンディングワイヤには例えばAlワイヤ、Auワイヤ、Cuワイヤ等が使用される。ボンディングワイヤはボンディング装置を用いて第2のパッド電極532、リード22等に機械的にかつ電気的に接続される。
【0045】
放熱体5の第2のパッド電極532上に配設された第3の金属層57は配線75とのボンダビリティを向上する機能を有する。この第3の金属層57には例えばAl膜、Al合金膜等を使用することができる。
【0046】
このように構成される実施例1の変形例に係る半導体装置1においては、前述の実施例1に係る半導体装置1により得られる効果と同様の効果を奏することができる。
【0047】
(実施例2)
本発明の実施例2は、前述の実施例1に係る半導体装置1において、スイッチング素子をIGBTに代えた例を説明するものである。
【0048】
[半導体装置の回路構成]
図7に示すように、実施例2に係る半導体装置1は、基本的には実施例1に係る半導体装置1と同様にハーフブリッジ回路を構築するが、第1のスイッチング素子SW1、第2のスイッチング素子SW2のそれぞれにIGBTを使用している。更に、第1のスイッチング素子SW1の主電極間にはこの第1のスイッチング素子SW1に電気的に並列に第1のダイオードD1が挿入されている。同様に、第2のスイッチング素子SW2の主電極間にはこの第2のスイッチング素子SW2に電気的に並列に第2のダイオードD2が挿入されている。第1のダイオードD1、第2のダイオードD2はいずれも例えば整流ダイオード(FRD)である。
【0049】
[半導体装置のデバイス構造]
実施例2に係る半導体装置1は、図8に示すように、ダイパッド2の第1の領域201にIGBTにより構成された第1のスイッチング素子(SW)11及び第1のダイオード(D1)13を搭載し、第2の領域202に放熱体5を搭載している。第1のスイッチング素子11、第1のダイオード13、放熱体5のそれぞれの搭載方式は前述の実施例1に係る半導体装置1の第1のスイッチング素子11の搭載方式と同様である。
【0050】
放熱体5は、図8及び図9に示すように、シリコン基板51の第6の表面5A上の第3の領域501に第1のパッド電極531及び同一層でかつ同一導電性材料により構成された第3のパッド電極533を有し、第4の領域502に第2のパッド電極532を有する。第1のパッド電極531には第2のスイッチング素子12が搭載され、第3のパッド電極533には第2のダイオード14が搭載される。第2のスイッチング素子12、第2のダイオード14のそれぞれの搭載方式は前述の実施例1に係る半導体装置1の第2のスイッチング素子12の搭載方式と同様である。
【0051】
第1のダイオード13の一方の主電極(ここではアノード電極)はダイパッド2を通してリード23に電気的に接続され、他方の主電極(ここではカソード電極)は配線72を通してリード22に電気的に接続される。第2のダイオード14の一方の主電極(ここではアノード電極)は放熱体5の第3のパッド電極533、第2のパッド電極532、配線75のそれぞれを通してリード22に電気的に接続され、他端の主電極(ここではカソード電極)は配線73を通してリード24に電気的に接続される。配線72、75のそれぞれには、前述の実施例1及びその変形例に係る半導体装置1の配線71等と同様にストラップリード又はボンディングワイヤが使用される。
【0052】
このように構成される実施例2に係る半導体装置1においては、前述の実施例1に係る半導体装置1により得られる効果と同様の効果を奏することができる。
【0053】
(実施例3)
本発明の実施例3は、前述の実施例2に係る半導体装置1において、フルブリッジ回路の構築に好適な例を説明するものである。
【0054】
[半導体装置の回路構成]
図10に示すように、実施例3に係る半導体装置1は、前述の図7に示す実施例2に係る半導体装置1のハーフブリッジ回路と同様の第1のハーフブリッジ回路HBC1及び第2のハーフブリッジ回路HBC2の2個を備えている。つまり、実施例3に係る半導体装置1においてはフルブリッジ回路を構築することができる。
【0055】
[半導体装置のデバイス構造]
図11に示すように、実施例3に係る半導体装置1は、第1のハーフブリッジ回路HBC1を構築する前述の図8に示すダイパッド2、第1のスイッチング素子11、放熱体5及び第2のスイッチング素子12と、第2のハーフブリッジ回路HBC2を構築する同様に図8に示すダイパッド2、第1のスイッチング素子11、放熱体5及び第2のスイッチング素子12とを1つの封止体9により封止したものである。実施例3において、半導体装置1は、2組のリード21−25を配列しており、合計10端子を備えている。
【0056】
このように構成される実施例3に係る半導体装置1においては、前述の実施例1に係る半導体装置1により得られる効果と同様の効果を奏することができる。
【0057】
(その他の実施例)
上記のように、本発明を実施例1乃至実施例3によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
【産業上の利用可能性】
【0058】
本発明は、複数のスイッチング素子間の絶縁性を確保しつつ、複数のスイッチング素子の放熱性を十分に確保することができる半導体装置並びにそれに使用される放熱体に広く適用可能である。
【符号の説明】
【0059】
1…半導体装置
11、SW1…第1のスイッチング素子
111…第1の主電極
112…第2の主電極
113…第1の制御電極
12、SW2…第2のスイッチング素子
121…第3の主電極
122…第4の主電極
123…第2の制御電極
2…ダイパッド
21−25…リード
5…放熱体
51…シリコン基板
52…絶縁膜
53…第1の金属層
531…第1のパッド電極
532…第2のパッド電極
533…第3のパッド電極
54…保護膜
55…第1の金属層
9…封止体
D1…第1のダイオード
D2…第2のダイオード
HBC1…第1のハーフブリッジ回路
HBC2…第2のハーフブリッジ回路

【特許請求の範囲】
【請求項1】
第1の表面に第1の主電極を有し、前記第1の表面に対向する第2の表面に第2の主電極を有する第1のスイッチング素子と、
第3の表面に第3の主電極を有し、前記第3の表面に対向する第4の表面に第4の主電極を有する第2のスイッチング素子と、
第5の表面を有しこの第5の表面に第1の領域及び第2の領域を有するダイパッドと、
第6の表面及びそれに対向する第7の表面を有し前記第6の表面に第3の領域及び第4の領域を有するシリコン基板、前記第3の領域に配設された第1のパッド電極、及び前記第4の領域に配設され前記第1のパッド電極に電気的に接続された第2のパッド電極を有する放熱体と、を備え、
前記ダイパッドの前記第1の領域において前記第5の表面に前記第2の主電極を電気的に接続して前記第1のスイッチング素子を搭載し、
前記第2の領域において前記第5の表面に前記シリコン基板の前記第7の表面を向かい合わせて前記放熱体を搭載し、
前記シリコン基板の前記第1のパッド電極において前記第4の主電極を電気的に接続して前記第2のスイッチング素子を搭載したことを特徴とする半導体装置。
【請求項2】
前記放熱体は、
前記シリコン基板と、
前記シリコン基板の前記第6の表面上において前記第3の領域及び前記第4の領域に配設された絶縁膜と、
前記第3の領域から前記第4の領域に渡って前記絶縁膜上に配設され、前記第1のパッド電極、又は前記第1のパッド電極及び前記第2のパッド電極を構成する第1の金属層と、
前記シリコン基板の前記第7の表面上に配設され、前記ダイパッドの前記第5の表面に接合するための第2の金属層と、
を更に備えたことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記ダイパッドの前記第1の領域において前記第5の表面に前記第1のスイッチング素子の前記第2の主電極を接合する第1の半田と、
前記放熱体の前記第1のパッド電極に前記第2のスイッチング素子の前記第4の主電極を接合する第2の半田と、
前記放熱体の前記第2のパッド電極に電気的に接続される配線と、
を更に備えたことを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記第1のスイッチング素子の前記第1の主面に配設された第1の制御電極と、
前記第2のスイッチング素子の前記第3の主面に配設された第2の制御電極と、を備え、
前記第1のスイッチング素子の前記第1の制御電極は第1の入力端子に接続され、前記第2の主電極は第1の電源端子に接続され、
前記第2のスイッチング素子の前記第2の制御電極は第2の入力端子に接続され、前記第3の主電極は第2の電源端子に接続され、
前記第1のスイッチング素子の前記第1の主電極は前記放熱体の前記第1のパッド電極及び前記第2のパッド電極を通して前記第2のスイッチング素子の第4の主電極に接続されることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
【請求項5】
第1の表面及びそれに対向する第2の表面を有するシリコン基板と、
前記シリコン基板の前記第1の表面上に配設された絶縁膜と、
前記絶縁膜上の互いに異なる領域に配設され、第1のパッド電極及びこの第1のパッド電極に電気的に接続された第2のパッド電極を構成する第1の金属層と、
前記シリコン基板の前記第2の表面上に配設された接合するための第2の金属層と、
を備えたことを特徴とする放熱体。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate


【公開番号】特開2010−251556(P2010−251556A)
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願番号】特願2009−100051(P2009−100051)
【出願日】平成21年4月16日(2009.4.16)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】