半導体装置及び無線通信システム
【課題】無線通信によりデータの交信が可能な半導体装置において、半導体装置内の回路が過電圧により破壊されることを防止する。
【解決手段】半導体装置内のアナログ回路部、特に高周波回路、電源回路及びデータ復調回路で使用しているトランジスタと、デジタル回路部（ロジック回路部）で使用しているトランジスタとにおいて、アナログ回路部内のトランジスタのゲート長をデジタル回路部内のトランジスタのゲート長以上とする。こうして、過電圧が供給された際にゲート長の長いアナログ回路で電圧を緩和し、当該アナログ回路から出力された信号が入力されるデジタル回路部において、トランジスタ等の回路内の素子が破壊されるのを防止する。また、アナログ回路部、特に電源回路及びデータ復調回路は周波数の速い動作は必要がなく、一方、デジタル回路部等は周波数の速い動作が必要とされるので、それぞれの目的にあった無駄のない動作が実現できる。
【解決手段】半導体装置内のアナログ回路部、特に高周波回路、電源回路及びデータ復調回路で使用しているトランジスタと、デジタル回路部（ロジック回路部）で使用しているトランジスタとにおいて、アナログ回路部内のトランジスタのゲート長をデジタル回路部内のトランジスタのゲート長以上とする。こうして、過電圧が供給された際にゲート長の長いアナログ回路で電圧を緩和し、当該アナログ回路から出力された信号が入力されるデジタル回路部において、トランジスタ等の回路内の素子が破壊されるのを防止する。また、アナログ回路部、特に電源回路及びデータ復調回路は周波数の速い動作は必要がなく、一方、デジタル回路部等は周波数の速い動作が必要とされるので、それぞれの目的にあった無駄のない動作が実現できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信によりデータの交信が可能な半導体装置に関する。データの受信のみ、またはデータの送信のみを行う半導体装置に関する。また、前記半導体装置と、無線通信によって情報の交信を行うリーダ／ライタとを有する無線通信システムに関する。
【背景技術】
【０００２】
個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、ＲＦＩＤタグ（ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、トランスポンダとも呼ばれる）等の無線通信によりデータの交信が可能な半導体装置を用いたＲＦＩＤ（Ｒａｄｉｏ Ｆｒｉｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が利用され始めている。
【０００３】
無線通信によりデータの交信が可能な半導体装置の一般的な構成について、図２を用いて説明する。
【０００４】
無線通信によりデータの交信が可能な半導体装置３０１は、アンテナ３０２及び半導体集積回路３０９を有する。
【０００５】
また、無線通信によりデータの交信が可能な半導体装置３０１は、主にアナログ回路部１１０１及びデジタル回路部（ロジック回路部）１１０２に分けられる。
【０００６】
アナログ回路部１１０１は、アンテナ３０２、高周波回路３０３、電源回路３０４ａ、リミッタ回路３０４ｂ、リセット回路３０４ｃ、クロック発生回路３０４ｄ、データ復調回路３０５、データ変調回路３０６等を有し、デジタル回路部（ロジック回路部）１１０２は、制御回路３０７及びメモリ回路３０８等を有する。
【０００７】
次に、無線通信によりデータの交信が可能な半導体装置３０１の一般的な動作について、図２を用いて説明する。
【０００８】
はじめに、アンテナ３０２により無線信号が受信される。無線信号は高周波回路３０３を介して電源回路３０４ａに入力され、高電源電位（以下、ＶＤＤ）が生成される。ＶＤＤはリミッタ回路３０４ｂにより所定の電位以下となるように制御され、各回路に供給される。また、無線信号は高周波回路３０３を介してデータ復調回路３０５に入力され、復調される（以下、復調信号）。さらに、無線信号は高周波回路３０３を介して、リセット回路３０４ｃに入力される。復調信号はクロック発生回路３０４ｄに入力される。リセット回路３０４ｃの出力信号（以下、リセット）及びクロック発生回路３０４ｄの出力信号（以下、クロック）と、復調信号とは制御回路３０７に入力される。制御回路３０７に入力された復調信号は、制御回路３０７によって解析される。そして、解析された信号にしたがって、メモリ回路３０８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は制御回路３０７によって符号化される。さらに、符号化された半導体装置の情報に基づき、データ変調回路３０６は搬送波を変調する。こうして、半導体装置の情報はアンテナ３０２により無線信号に載せて送信される。なお、図示していないが、半導体集積回路３０９を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通である。ＶＳＳは例えばＧＮＤとすることができる。ＶＳＳとＶＤＤの電位差が半導体集積回路３０９を構成する複数の回路に供給され、それらの回路の電源電圧となる。
【０００９】
無線信号を送受信するリーダ／ライタと半導体装置の距離によって、半導体装置内のアンテナが受信する無線信号の振幅は変化する。リーダ／ライタと半導体装置の距離が近い場合は半導体装置内のアンテナが受信する無線信号の振幅は大きく、リーダ／ライタと半導体装置の距離が遠い場合は半導体装置内のアンテナが受信する無線信号の振幅は小さい。
【００１０】
無線信号を送受信するリーダ／ライタと半導体装置の距離が近い場合には、電源回路によって生成されるＶＤＤが高くなり、半導体装置内に必要以上の電圧（以下、過電圧）が供給されることになる。そのため、半導体装置内の素子（トランジスタ、容量素子、抵抗素子等）が破壊される可能性がある。
【００１１】
そこで、半導体装置は、図２のようにリミッタ回路３０４ｂ等を設け、所定の電位より大きい高電源電位は内部回路に供給されないような構成となっている。このようなリミッタ回路を用いた半導体装置は例えば特許文献１に記載されている。なお、特許文献１では、リミッタ回路はレギュレータ回路と表記している。
【特許文献１】特開２００１−１２５６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のようにリミッタ回路を設けた半導体装置では、半導体装置内の回路構成が複雑となり、半導体装置のサイズが大きくなるという問題点がある。
【００１３】
上記の実情を鑑み、無線通信によりデータの交信が可能な半導体装置において、過電圧による半導体装置内の素子（トランジスタ、容量素子、抵抗素子等）の破壊を防止し、且つ回路構成を単純にしてサイズを小さくすることを課題とする。
【課題を解決するための手段】
【００１４】
本発明は、前述した課題を解決するために、以下の構成を有することを特徴とする。
【００１５】
本発明の半導体装置は、アナログ回路部とデジタル回路部（ロジック回路部）を有する。半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内、特に電源回路及びデータ復調回路のトランジスタのゲート長（チャネル長）をデジタル回路部（ロジック回路部）内のトランジスタのゲート長（チャネル長）以上とすることを特徴とする。
【００１６】
好ましくは、アナログ回路部内、特に、電源回路、データ復調回路で使用されるトランジスタのゲート長（チャネル長）をデジタル回路部（ロジック回路部）で使用されるトランジスタのゲート長（チャネル長）の２倍以上とする。
【００１７】
本発明の半導体装置は、アナログ回路部を有する。アナログ回路部には無線信号が入力される。アナログ回路部は、無線信号を用いて直流電圧を発生する電源回路と、無線信号を復調するデータ復調回路と、データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有する。電源回路及びデータ復調回路が有するトランジスタのゲート長（チャネル長）は、クロック発生回路が有するトランジスタのゲート長（チャネル長）以上とすることを特徴とする。
【００１８】
好ましくは、電源回路及びデータ復調回路で使用されるトランジスタのゲート長（チャネル長）をクロック発生回路で使用されるトランジスタのゲート長（チャネル長）の２倍以上とする。
【００１９】
なお、マルチゲート型のトランジスタ（複数のトランジスタが直列に接続された構成）の場合、マルチゲート型のトランジスタのゲート長（チャネル長）とは当該トランジスタを構成する複数のトランジスタの各々に対するゲート長（チャネル長）であるとする。
【００２０】
本発明において、ゲート電極の幅が異なることにより、複数の異なるゲート長を有するゲート電極を用いてもよい。この場合、アナログ回路部内のトランジスタのゲート電極において最も短いゲート長は、デジタル回路部内のトランジスタのゲート長において最も長いゲート長よりも長ければよい。
【発明の効果】
【００２１】
アナログ回路部内、特に電源回路及びデータ復調回路のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、リミッタ回路等の特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和することができる。さらに、アナログ回路部からの信号が入力されるデジタル回路部（ロジック回路部）において、トランジスタ等の回路内の素子が破壊されるのを防止することができる。
【００２２】
また、アナログ回路部、特に電源回路及びデータ復調回路は、受信した無線信号から定電位（ＶＤＤ）を生成したり、受信した無線信号よりも周波数の遅い復調信号を生成したりする。つまり、アナログ回路部、特に電源回路及びデータ復調回路は、受信した無線信号を加工することを主目的とするため、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）及びアナログ回路部内のクロック発生回路等は、アナログ回路部で生成された復調信号、ＶＤＤ等を用いて演算処理などを行うため、周波数の速い動作が必要とされる。したがって、半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内、特に電源回路及びデータ復調回路のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、無駄のないそれぞれの目的にあった動作が実現できる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２４】
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、間に、別の素子などが配置されていてもよい。
【００２５】
（実施の形態１）
本実施の形態１では、本発明の無線通信によりデータの交信が可能な半導体装置の構成と当該半導体装置の動作について、図１を用いて説明する。
【００２６】
はじめに、本発明の無線通信によりデータの交信が可能な半導体装置の構成について説明する。半導体装置２０１は、主にアナログ回路部１０１及びデジタル回路部（ロジック回路部）１０２を有する。そして、アナログ回路部１０１は、アンテナ２０２、高周波回路２０３、電源回路２０４、リセット回路２０５、クロック発生回路２０６、データ復調回路２０７、データ変調回路２０８等を有し、デジタル回路部（ロジック回路部）１０２は制御回路２０９及びメモリ回路２１０等を有する。
【００２７】
次に、本発明の無線通信によりデータの交信が可能な半導体装置の動作について説明する。アンテナ２０２により無線信号が受信される。無線信号は高周波回路２０３を介して電源回路２０４に入力され、高電源電位（以下、ＶＤＤ）が生成される。ここで、図示していないが、ＶＤＤは半導体集積回路２１１が有する各回路に供給される。また、高周波回路２０３を介してデータ復調回路２０７に入力された信号は復調される（以下、復調信号）。さらに、無線信号は高周波回路２０３を介してリセット回路２０５に入力され、リセット回路２０５の出力信号（リセット）は制御回路２０９に入力される。また、復調信号はクロック発生回路２０６に入力され、クロック発生回路２０６の出力信号（クロック）は制御回路２０９に入力される。更に、復調信号は制御回路２０９に入力される。制御回路２０９に入力された信号は、制御回路２０９によって解析される。そして、解析された信号にしたがって、メモリ回路２１０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は制御回路２０９によって符号化される。さらに、符号化された半導体装置の情報に基づき、データ変調回路２０８は搬送波を変調する。こうして、半導体装置の情報はアンテナ２０２により無線信号に載せて送信される。なお、図示していないが、半導体集積回路２１１を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通である。ＶＳＳは例えばＧＮＤ（接地電位）とすることができる。
【００２８】
ここで、アナログ回路部１０１、特に、電源回路２０４、データ復調回路２０７で使用するトランジスタのゲート長は制御回路２０９及びメモリ回路２１０等を有するデジタル回路部（ロジック回路部）１０２で使用するトランジスタのゲート長以上である。
【００２９】
そうすることで、リミッタ回路のような特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和することができる。さらに、アナログ回路部１０１から出力された信号が入力されるデジタル回路部（ロジック回路部）１０２において、回路内の素子であるトランジスタ等が破壊されるのを防止することが出来る。
【００３０】
また、アナログ回路部１０１、特に電源回路２０４及びデータ復調回路２０７は、受信した無線信号から定電位（ＶＤＤ）を生成したり、受信した無線信号よりも周波数の遅い復調信号を生成したりする。つまり、アナログ回路部１０１、特に電源回路２０４及びデータ復調回路２０７は、受信した無線信号を加工することを主目的とする。よって、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）１０２及びアナログ回路部１０１内のクロック発生回路２０６等は、アナログ回路部１０１で生成された復調信号、ＶＤＤ等を用いて、演算処理を行うなど、周波数の速い動作が必要とされる。従って、半導体装置内のアナログ回路部１０１とデジタル回路部（ロジック回路部）１０２で使用するトランジスタにおいて、アナログ回路部１０１内、特に電源回路２０４及びデータ復調回路２０７のトランジスタのゲート長をデジタル回路部（ロジック回路部）１０２内のトランジスタのゲート長以上とする。こうして、それぞれの目的にあった無駄のない動作が実現できる。
【００３１】
本発明の半導体装置のアンテナ２０２が受信する無線信号は、搬送波を変調した信号である。搬送波の変調方式は、アナログ変調またはデジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。
【００３２】
また、搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ以下、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ＫＨｚ以上３ＭＨｚ未満、長波である３０ＫＨｚ以上３００ＫＨｚ未満、及び超長波である３ＫＨｚ以上３０ＫＨｚ未満のいずれの周波数も用いることができる。望ましくは、１ＧＨｚ以下にすると良い。
【００３３】
また、ＶＳＳと電源回路２０４が生成するＶＤＤとの電位差、つまり、本発明の半導体装置の電源電圧（動作電圧）は１Ｖ〜６Ｖ、望ましくは３Ｖ以下にするとよい。本発明の半導体装置の電源電圧は、アナログ回路部１０１及びデジタル回路部（ロジック回路部）１０２で同じとすることができる。
【００３４】
メモリ回路２１０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリを用いることができる。
【００３５】
上記構成により本発明の無線通信によりデータの交信が可能な半導体装置は、リミッタ回路を設けることなく回路内の素子が破壊されるのを防止することができる。こうして、半導体装置のサイズを小さく抑え、且つ信頼性の高い半導体装置を提供することができる。
【００３６】
（実施の形態２）
本実施の形態２では、実際に設計した回路の一部である図３を用いて動作の説明を行う。なお、図３では、動作の説明をするための最低限の回路構成しか図示していない。図示しない部分については図１と同様である。
【００３７】
高周波回路２０３は、共振容量２２０、第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２を有する。ここで、共振容量２２０はアンテナ２０２が受信したい周波数の信号を最も効率よく受信するために設けられる。また、第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２はノイズを除去するために設けられる。第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２は、共有化して１つの帯域フィルタとしても構わないが、２つに分けることが望ましい。
【００３８】
ここで、ノイズを除去するために設けられている第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２は、主に、抵抗素子と容量素子の接続により構成される。そして、高周波ノイズを遮断したい場合と低周波ノイズを遮断したい場合で、抵抗素子と容量素子の接続の仕方がかわる。たとえば、低周波ノイズを除去したい場合は容量素子と抵抗素子を直列に接続し、ハイパスフィルタを構成すればよい。どの帯域のノイズを除去するかは、本発明の半導体装置が使用される目的に即した設計仕様によって決定される。遮断したい周波数が十分に遮断できるように、容量素子の容量値または抵抗素子の抵抗値、抵抗素子の抵抗値と容量素子の容量値の両方を大きくしておくことが望ましい。なお、上記帯域フィルタにおいては、抵抗素子と容量素子の接続により構成しているが、抵抗素子や容量素子の代わりにトランジスタを用いても良いし、遮断したい周波数が遮断できる構成であれば、上記構成に限定されずにどのような構成を用いても良い。なお、抵抗素子及び容量素子を設ける代わりに、または、抵抗素子及び容量素子に加えて、配線や電極等の寄生抵抗や、複数の配線の重なりや複数の電極の重なりによる寄生容量を積極的に利用してもよい。
【００３９】
第一の帯域フィルタ２２１を通った無線信号（交流信号）は電源回路２０４に入力する。そして、入力された無線信号（交流信号）は電源回路２０４内の第一の整流回路２２３により整流される。さらに、整流された信号は保持容量２２４により平滑化され、高電源電位（ＶＤＤ）が生成される。ＶＤＤは本発明の半導体装置内の複数の回路ブロックに供給される。
【００４０】
ここで、第一の整流回路２２３は２個のＮ型トランジスタを有する。Ｎ型トランジスタ２３４のゲートとソースは接続されており、ドレインにはＶＤＤが与えられている。Ｎ型トランジスタ２３５のゲートとソースにはＶＳＳ（ＧＮＤ）が与えられており、ドレインはＮ型トランジスタ２３４のゲート及びソースに接続されている。こうすることで、受信した無線信号を整流することができる。
【００４１】
なお、第一の整流回路２２３は、図３において示した回路構成に限定されず、図３とは異なる構成の半波整流回路を用いても良いし、全波整流回路を用いても良いし、交流信号を直流信号に変えることができる回路構成であれば、どのような回路を用いても良い。
【００４２】
第二の帯域フィルタ２２２を通った無線信号（交流信号）は、データ復調回路２０７に入力する。そして、入力した無線信号（交流信号）はデータ復調回路２０７内の第二の整流回路２２５により整流される。さらに、第一の抵抗素子２２８、第一の容量素子２３０、第二の抵抗素子２２９及び第二の容量素子２３１により復調される（以下、復調信号）。復調信号は半導体装置２０１内の複数の回路ブロックに入力される。
【００４３】
ここで、第二の整流回路２２５は２個のＮ型トランジスタを有する。Ｎ型トランジスタ２３２のゲートとソースは接続されており、ドレインは第一の抵抗素子２２８の一方、第一の容量素子２３０の一方及び第二の抵抗素子２２９の一方に接続されている。Ｎ型トランジスタ２３３のゲートとソースにはＶＳＳ（ＧＮＤ）が与えられており、ドレインはＮ型トランジスタ２３２のゲート及びソースに接続されている。
【００４４】
また、第一の抵抗素子２２８の他方及び第一の容量素子２３０の他方はＶＳＳ（ＧＮＤ）が与えられている。さらに、第二の抵抗素子２２９の他方は第二の容量素子２３１の一方に接続されており、第二の容量素子２３１の他方にはＶＳＳ（ＧＮＤ）が与えられている。第二の抵抗素子２２９の他方及び第二の容量素子２３１の一方はデータ復調回路２０７の出力である。
【００４５】
こうすることで、データ復調回路２０７は受信した交流信号を整流し、復調することができる。
【００４６】
なお、第二の整流回路２２５は、図３において示した回路構成に限定されず、図３とは異なる構成の半波整流回路を用いても良いし、全波整流回路を用いても良いし、交流信号を直流信号に変えることができる回路構成であれば、どのような回路を用いても良い。
【００４７】
また、第二の整流回路２２５により直流信号に変えられた信号を復調するための複数の抵抗素子及び容量素子の接続の仕方及び構成は、図３において示した接続の仕方及び構成に限定されない。抵抗素子及び容量素子以外にトランジスタを用いても良いし、直流信号に変えられた信号を復調することができる回路構成であれば、どのような回路を用いても良い。
【００４８】
図３では、このようにして出力された復調信号が制御回路２０９に入力される場合を、一例として示す。なお、図３では、制御回路２０９内のインバータ２２７に復調信号が入力する例を示しているが、復調信号が入力する回路は設計によって様々に変えられるので、図３において示した構成に限定されない。前述のようにインバータでもよいし、その他の論理回路でもよいし、容量素子、抵抗素子及びインダクタンスなどの素子でもよいし、それらの組み合わせでもよい。なお、抵抗素子及び容量素子を設ける代わりに、または、抵抗素子及び容量素子に加えて、配線や電極等の寄生抵抗や、複数の配線の重なりや複数の電極の重なりによる寄生容量を積極的に利用してもよい。
【００４９】
こうして、復調信号が制御回路２０９内のインバータ２２７に入力して得られた出力信号は、制御回路内回路２２６に入力される。
【００５０】
ここで、制御回路内回路２２６は、本発明の半導体装置が使用される目的に即した設計仕様に基づき設計される。
【００５１】
図３において、アナログ回路部に相当するのは、アンテナ２０２、高周波回路２０３、電源回路２０４、データ復調回路２０７である。また、電源回路２０４内の第一の整流回路２２３及びデータ復調回路２０７内の第二の整流回路２２５でトランジスタが使用される。さらに、デジタル回路部（ロジック回路部）に相当するのは、制御回路２０９である。さらにまた、制御回路２０９内でトランジスタが使用される一例として制御回路内のインバータ２２７があげられる。
【００５２】
本実施の形態２においては、前述のアナログ回路部に相当する電源回路２０４内の第一の整流回路２２３及びデータ復調回路２０７内の第二の整流回路２２５で使用するＮ型トランジスタ２３４、Ｎ型トランジスタ２３５、Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３のゲート長は３．３μｍで設計する。また、前述のデジタル回路部（ロジック回路部）に相当する制御回路２０９内のインバータ２２７で使用するトランジスタのゲート長は１．３μｍで設計する。さらに、制御回路内回路２２６、及び図示していないが、メモリ回路２１０等内で使用するトランジスタのゲート長も１．３μｍで設計することができる。
【００５３】
アナログ回路部、特に、電源回路２０４及びデータ復調回路２０７で使用するトランジスタのゲート長は制御回路２０９及びメモリ回路２１０等を有するデジタル回路部（ロジック回路部）で使用するトランジスタのゲート長以上とする。好ましくは、アナログ回路部、特に、電源回路２０４及びデータ復調回路２０７で使用するトランジスタのゲート長を制御回路２０９及びメモリ回路２１０等を有するデジタル回路部（ロジック回路部）で使用するトランジスタのゲート長の２倍以上とする。
【００５４】
そうすることで、リミッタ回路のような特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和することができる。さらに、アナログ回路部から出力された信号が入力されるデジタル回路部（ロジック回路部）において、回路内の素子であるトランジスタ等が破壊されるのを防止することが出来る。
【００５５】
また、アナログ回路部、特に電源回路２０４及びデータ復調回路２０７は、受信した無線信号から高電源電位（ＶＤＤ）を生成したり、受信した無線信号よりも周波数の遅い復調信号を生成したりといった、受信した無線信号を加工することを主目的とするため、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）及びアナログ回路部内のクロック発生回路２０６等は、アナログ回路部で生成された復調信号、ＶＤＤ等を用いて、演算処理を行うなど、周波数の速い動作が必要とされる。従って、半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内、特に電源回路２０４及びデータ復調回路２０７のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、それぞれの目的にあった無駄のない動作が実現できる。
【００５６】
上記構成により本発明の無線通信によりデータの交信が可能な半導体装置は、リミッタ回路を設けることなく回路内の素子が破壊されるのを防止することができる。こうして、半導体装置のサイズを小さく抑え、且つ信頼性の高い半導体装置を提供することができる。
【００５７】
本実施の形態２は、実施の形態１と自由に組み合わせて実施することが可能である。
【００５８】
（実施の形態３）
本実施の形態３では、本発明の半導体装置の図３の回路の一部にあたるマスク図面について、図４を用いて説明する。図４において、５００１ａはＮ型半導体層であり、５００１ｂはＰ型半導体層であり、５００３は第１の配線であり、５００４は第２の配線である。５００２はコンタクトホールである。
【００５９】
図４（Ａ）は、図３のデータ復調回路２０７で用いられている第二の整流回路２２５及び第一の抵抗素子２２８である。第二の整流回路２２５の有するＮ型トランジスタ２３２及びＮ型トランジスタ２３３は各々、Ｎ型半導体層５００１ａと、Ｎ型半導体層５００１ａに接する絶縁膜と、Ｎ型半導体層５００１ａと当該絶縁膜を介して重なる第１の配線５００３とによって構成される。Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３において、第１の配線５００３がゲート電極となり、当該絶縁膜がゲート絶縁膜となる。図４（Ａ）では、Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３は各々、５個のダイオード接続（ゲートとドレインが接続）されたトランジスタを２組有し、この２組が並列に接続された構成となっている。即ち、１０個のダイオード接続されたトランジスタが並列に接続された構成となっている。図１６に、Ｎ型トランジスタ２３２を拡大した図（図１６（Ａ））と、その等価回路（図１６（Ｂ））を示す。Ｎ型トランジスタ２３２は１０個のＮ型トランジスタ５５５０が端子５０００ａと端子５０００ｂの間に並列に接続された構成となっている。並列に接続した複数のＮ型トランジスタ５５５０によってＮ型トランジスタ２３２を構成することによって、Ｎ型トランジスタ２３２のチャネル幅を大きくし、且つそのレイアウトの自由度を高くすることができる。図１６ではＮ型トランジスタ２３２を代表で示したが、Ｎ型トランジスタ２３３についても同様である。こうして、Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３を有する第二の整流回路２２５の占める面積を小さくすることができる。
【００６０】
なお、図４及び図１６では、第二の整流回路２２５の例を示したが、電源回路２０４が有する第一の整流回路２２３についても同様な構成とすることができる。
【００６１】
第一の抵抗素子２２８は、島状に加工された複数のＮ型半導体層５００１ａと、これら複数のＮ型半導体層５００１ａを接続する第２の配線５００４によって構成される。複数のＮ型半導体層５００１ａと第２の配線５００４とはコンタクトホール５００２によって接続されている。
【００６２】
図４（Ｂ）は、図３の制御回路内のインバータ２２７である。制御回路内のインバータ２２７は、Ｐ型トランジスタ５５０１とＮ型トランジスタ５５０２より構成される。Ｐ型トランジスタ５５０１は、Ｐ型半導体層５００１ｂと、Ｐ型半導体層５００１ｂに接する絶縁膜と、Ｐ型半導体層５００１ｂと当該絶縁膜を介して重なる第１の配線５００３とによって構成される。Ｐ型トランジスタ５５０１において、第１の配線５００３がゲート電極となり、当該絶縁膜がゲート絶縁膜となる。Ｎ型トランジスタ５５０２は、Ｎ型半導体層５００１ａと、Ｎ型半導体層５００１ａに接する絶縁膜と、Ｎ型半導体層５００１ａと当該絶縁膜を介して重なる第１の配線５００３とによって構成される。Ｎ型トランジスタ５５０２において、第１の配線５００３がゲート電極となり、当該絶縁膜がゲート絶縁膜となる。
【００６３】
ここで、アナログ回路部の一部である第二の整流回路２２５で使用するＮ型トランジスタ２３２及びＮ型トランジスタ２３３のゲート長は３．３μｍで設計する。また、デジタル回路部（ロジック回路部）に相当する制御回路内のインバータ２２７で使用するトランジスタのゲート長は１．３μｍで設計する。
【００６４】
つまり、アナログ回路部に相当するデータ復調回路２０７で使用するトランジスタのゲート長はデジタル回路部（ロジック回路部）で使用するトランジスタのゲート長以上である。
【００６５】
そうすることで、リミッタ回路のような特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和する。さらに、アナログ回路部から出力された信号が入力されるデジタル回路部（ロジック回路部）において、回路内の素子であるトランジスタ等が破壊されるのを防止することが出来る。
【００６６】
また、アナログ回路部に相当するデータ復調回路２０７は、無線信号（受信した無線信号）よりも周波数の遅い復調信号を生成するため、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）に相当する制御回路内のインバータ２２７は、アナログ回路部で生成された復調信号、ＶＤＤ等を用いて、演算処理を行うなど、周波数の速い動作が必要とされる。したがって、半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、無駄のないそれぞれの目的にあった動作が実現できる。
【００６７】
上記構成により本発明の無線通信によりデータの交信が可能な半導体装置は、リミッタ回路を設けることなく回路内の素子が破壊されるのを防止することができる。こうして、半導体装置のサイズを小さく抑え、且つ信頼性の高い半導体装置を提供することができる。
【００６８】
本実施の形態３は、実施の形態１または実施の形態２と自由に組み合わせて実施することが可能である。
【実施例１】
【００６９】
本実施例では、本発明の半導体装置の具体的な構成について、図５及び図６を用いて説明する。
【００７０】
図１や図３で示した本発明の半導体装置２０１におけるアンテナ２０２の構成例を図５（Ａ）乃至図５（Ｄ）に示す。アンテナ２０２は２通りの設け方があり、一方（以下、第１のアンテナ設置法という）を図５（Ａ）及び図５（Ｃ）に示す。もう一方（以下、第２のアンテナ設置法という）を図５（Ｂ）及び図５（Ｄ）に示す。図５（Ｃ）は図５（Ａ）のＡ〜Ａ’の断面図に相当し、図５（Ｄ）は図５（Ｂ）のＢ〜Ｂ’の断面図に相当する。
【００７１】
第１のアンテナ設置法では、複数の素子（以下、素子群６０１と呼ぶ）が設けられた基板６００上にアンテナ２０２を設ける（図５（Ａ）及び図５（Ｃ）参照）。素子群６０１によって、本発明の半導体装置のアンテナ以外の回路が構成される。素子群６０１は複数の薄膜トランジスタを有する。図示する構成では、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線と同じ層に設けられている。しかしながら、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのゲート電極６６４と同じ層に設けてもよいし、素子群６０１を覆うように更に絶縁膜を設け当該絶縁膜上に設けてもよい。
【００７２】
第２のアンテナ設置法では、素子群６０１が設けられた基板６００上に端子部６０２を設ける。そして、当該端子部６０２に接続するように、基板６００とは別の基板６１０上に設けられたアンテナ２０２を接続する（図５（Ｂ）及び図５（Ｄ）参照）。図示する構成では、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線の一部を端子部６０２として用いる。そして、端子部６０２に接続するように、基板６００と、アンテナ２０２が設けられた基板６１０とを貼り合わせている。基板６００と基板６１０の間には、導電性粒子６０３と樹脂６０４が設けられている。導電性粒子６０３によって、アンテナ２０２と端子部６０２とは電気的に接続されている。
【００７３】
素子群６０１の構成及び作製方法について説明する。素子群６０１は、大面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などの研磨により平坦化しておいても良い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい。
【００７４】
基板６００上に設けられている下地層６６１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地層６６１によって、基板６００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トランジスタの特性に悪影響をおよぼすのを防ぐことができる。図５では、下地層６６１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地層６６１を必ずしも設ける必要はない。
【００７５】
なお、高密度プラズマによって基板６００の表面を直接処理してもよい。高密度プラズマは、高周波（例えば２．４５ＧＨｚ）を使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００７６】
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするので、基板６００側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地層６６１としても良い。
【００７７】
また、酸化珪素や酸窒化珪素などからなる下地層６６１の表面に対し同様な高密度プラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さの領域を窒化処理をすることができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つその上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
【００７８】
半導体層６６２としては、所定の形状に加工された結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されない。低濃度不純物領域６６２ｃを設けない構成であってもよい。
【００７９】
なお、半導体層６６２と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について図７に模式的に示す。半導体層と同時に形成される配線を図中配線３０１１で示す。図７（Ａ）は従来の配線の引き回し方法である。図７（Ｂ）は本発明の配線の引き回し方法である。従来の配線３０１１の角部１２０１ａに対して本発明の配線３０１１の角部１２０２ａは丸くなっている。角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００８０】
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
【００８１】
第１の絶縁層６６３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、高周波（例えば２．４５ＧＨｚ）を使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００８２】
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
【００８３】
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ）と希ガス雰囲気を用いることができる。
【００８４】
ゲート電極６６４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物を用いることができる。更に、これらの元素、合金、化合物からなる単層または積層構造を用いることができる。図では、２層構造のゲート電極６６４を示した。なお、ゲート電極６６４やゲート電極６６４と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図７（Ｂ）に示した方法と同様とすることができる。ゲート電極６６４やゲート電極６６４と同時に形成される配線を図中配線３０１２で示す。従来の配線３０１２の角部１２０１ｂに対して本発明の配線３０１２の角部１２０２ｂの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００８５】
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲート電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３とによって構成される。本実施例では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【００８６】
第２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。第２の絶縁層６６７は窒化珪素または酸窒化珪素で形成する。この第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処置若しくは酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こうして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出されて、半導体層６６２の水素化をすることができる。なお当該水素化処理は、第１の絶縁層６６３を用いた水素化処理と組み合わせてもよい。
【００８７】
第３の絶縁層６６５としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【００８８】
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００８９】
配線６６６としては、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金を用いることができる。更に、これらの元素、合金からなる単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線６６６は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図７（Ｂ）に示した方法と同様とすることができる。配線６６６を図中配線３０１３で示す。従来の配線３０１３の角部１２０１ｃに対して本発明の配線３０１３の角部１２０２ｃの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。図５（Ａ）及び図５（Ｃ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、アンテナ２０２となる。図５（Ｂ）及び図５（Ｄ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、端子部６０２となる。図７において、配線６６６と薄膜トランジスタのソースやドレインとを接続するコンタクトホール３０１４を示す。
【００９０】
なお、アンテナ２０２は、Ａｕ、Ａｇ、Ｃｕなどのナノ粒子を含む導電性ペーストを用いて、液滴吐出法により形成することもできる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率の向上等の利点を有する。
【００９１】
図５（Ａ）及び図５（Ｃ）に示した構成では、配線６６６上に第４の絶縁層６６８を形成する。第４の絶縁層６６８としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。第４の絶縁層６６８はアンテナ２０２の保護層として機能する。
【００９２】
また、素子群６０１は基板６００上に形成されたもの（図６（Ａ）参照）をそのまま使用してもよいが、基板６００上の素子群６０１を剥離し（図６（Ｂ）参照）、当該素子群６０１をフレキシブル基板７０１に貼り合わせてもよい（図６（Ｃ）参照）。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板またはセラミック基板等を用いることができる。
【００９３】
基板６００からの素子群６０１の剥離は、（Ａ）あらかじめ基板６００と素子群６０１との間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法を用いることができる。または、（Ｂ）剥離層をエッチング剤により部分的に除去し、その後、基板６００と素子群６０１とを物理的に剥離する方法を用いることができる。または、（Ｃ）素子群６０１が形成された耐熱性の高い基板６００を機械的に削除又は溶液やガスによるエッチングで除去することで、当該素子群６０１を切り離す方法を用いることができる。なお、物理的手段によって剥離されるとは、外部からストレスが与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超音波等からストレスを与えられて剥離することである。
【００９４】
上記（Ａ）や（Ｂ）のより具体例な方法としては、耐熱性の高い基板６００と素子群６０１の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群６０１を剥離する方法がある。また上記（Ａ）や（Ｂ）のより具体例な方法として、耐熱性の高い基板６００と素子群６０１の間に水素を含む非晶質珪素膜を設け、レーザ−光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群６０１を剥離する方法を用いることもできる。
【００９５】
また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
【００９６】
素子群６０１をアンテナが形成されたフレキシブル基板７０１に貼り合わせ当該アンテナとの電気的接続をとると、厚さが薄く、軽く、落下しても割れにくい半導体装置が完成する（図６（Ｃ）参照）。安価なフレキシブル基板７０１を用いると、安価な半導体装置を提供することができる。さらに、フレキシブル基板７０１は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線タグ７２０を密着して貼り合わせることができる（図６（Ｄ）参照）。さらに、基板６００を再利用すれば、低コストで半導体装置を作製することができる。
【００９７】
素子群６０１は、フィルムで覆うことによって封止することができる。該フイルムの表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。つまり、耐湿性の機能を持たせることができる。また、該フイルムの表面に帯電防止の機能を持たせてもよい。また、該フイルムの表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルムは、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。また、フィルムの表面に界面活性剤を設ける、もしくはフィルムに界面活性剤を直接練り込むことで帯電防止の機能を持たせることができる。
【００９８】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００９９】
本実施例では、本発明の半導体装置をフレキシブルな構成にした例について説明する。説明には図８を用いる。図８（Ａ）において、本発明の半導体装置は、フレキシブルな保護層９０１と、アンテナ９０２を含むフレキシブルな保護層９０３と、剥離プロセスや基板の薄膜化により形成された素子群９０４とを有する。素子群９０４は、実施例１で素子群６０１として示した構成と同様の構成とすることができる。保護層９０３上に形成されたアンテナ９０２は、素子群９０４と電気的に接続する。図８では、アンテナ９０２は保護層９０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ９０２を保護層９０１上にも形成してもよい。なお、素子群９０４と、保護層９０１及び保護層９０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群９０４が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
【０１００】
アンテナ９０２は、Ａｇ、Ｃｕ、またはそれらでメッキされた金属で形成することができる。素子群９０４とアンテナ９０２とは、異方性導電膜を用い、紫外線処理又は超音波処理を行うことで接続することができる。なお、素子群９０４とアンテナ９０２とは、導電性ペースト等を用いて接着してもよい。
【０１０１】
保護層９０１及び保護層９０３によって素子群９０４を挟むことによって半導体装置が完成する（図８（Ａ）中、矢印参照）。
【０１０２】
こうして形成された半導体装置の断面構造を図８（Ｂ）に示す。挟まれた素子群９０４の厚さ３００３は、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さとなるようにするとよい。また、保護層９０１及び保護層９０３を重ねたときの厚さをｄとしたとき、保護層９０１及び保護層９０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層９０１及び保護層９０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群９０４の面積は１０ｍｍ角（１００ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積とするとよい。
【０１０３】
保護層９０１及び保護層９０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスや基板の薄膜化により形成した素子群９０４自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群９０４と、保護層９０１及び保護層９０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層９０１及び保護層９０３で囲われた素子群９０４は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
【０１０４】
素子群９０４を有する半導体装置を曲面を有する基板に貼る場合について説明する。説明には図８（Ｃ）を用いる。図面では、素子群９０４から選択された１つのトランジスタ９８１を図示する。トランジスタ９８１は、ゲート電極９０７の電位に応じて、ソース及びドレインの一方９０５からソース及びドレインの他方９０６に電流を流す。トランジスタ９８１の電流が流れる方向（キャリアの移動方向３００４）と、基板９８０が弧を描く方向が直交するように、トランジスタ９８１は配置される。このような配置にすれば、基板９８０が折り曲げられて弧を描いても、トランジスタ９８１に与えられる応力の影響が少なく、素子群９０４が含むトランジスタ９８１の特性の変動を抑制することができる。
【０１０５】
本実施例は、上記の実施の形態、実施例１と自由に組み合わせることができる。
【実施例３】
【０１０６】
本実施例では、本発明の半導体装置２０１を構成する回路が有するトランジスタの構成例を示す。トランジスタは単結晶基板に形成されるＭＯＳトランジスタの他、薄膜トランジスタ（ＴＦＴ）で構成することもできる。図１１はこれらの回路を構成するトランジスタの断面構造を示す図である。図１１は、Ｎチャネル型のトランジスタ２００１、Ｎチャネル型のトランジスタ２００２、容量素子２００４、抵抗素子２００５、Ｐチャネル型のトランジスタ２００３が示されている。各トランジスタは半導体層４０５、絶縁層４０８、ゲート電極４０９を備えている。ゲート電極４０９は、第１導電層４０３と第２導電層４０２の積層構造で形成されている。また、図１２（Ａ）〜（Ｄ）は、図１１で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり合わせて参照することができる。
【０１０７】
図１１において、Ｎチャネル型のトランジスタ２００１の半導体層４０５には、ゲート電極４０９と重なる領域を挟んでチャネル長方向（キャリアの流れる方向）に並ぶように一対の不純物領域４０７が形成されている。不純物領域４０７は低濃度ドレイン（ＬＤＤ）領域であり、配線４０４とコンタクトを形成するソース領域及びドレイン領域を形成する不純物領域４０６の導電型を付与する不純物元素の濃度よりも低濃度に当該不純物元素がドープされた領域である。不純物領域４０６と不純物領域４０７には、Ｎチャネル型のトランジスタ２００１を構成する場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
【０１０８】
図１２（Ａ）で示すように、Ｎチャネル型のトランジスタ２００１のゲート電極４０９において、第１導電層４０３は第２導電層４０２の両側に広がって形成されている。この場合において、第１導電層４０３の膜厚は第２導電層４０２の膜厚よりも薄く形成されている。第１導電層４０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域４０７はゲート電極４０９の第１導電層４０３と重なるように形成されている。すなわち、ゲート電極４０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極４０９において、第２導電層４０２をマスクとして第１導電層４０３を通して一導電型の不純物を添加することにより、自己整合的に不純物領域４０７を形成している。すなわち、ゲート電極とオーバーラップするＬＤＤ領域を自己整合的に形成している。
【０１０９】
ゲート電極の両側にＬＤＤ領域を有するトランジスタは、図３における電源回路２０４中の第一の整流回路２２３及び第二の整流回路２２５に用いられる整流用のトランジスタや、論理回路に用いられるトランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタに適用される。これらのトランジスタは、ソース電極及びドレイン電極に正負両方の電圧が印加されるため、ゲート電極の両側にＬＤＤ領域を設けることが好ましい。
【０１１０】
図１１において、Ｎチャネル型のトランジスタ２００２の半導体層４０５には、チャネル形成領域の片側に不純物領域４０７が形成されている。不純物領域４０７は、不純物領域４０６の不純物濃度よりも低濃度に不純物元素がドープされた低濃度ドレイン（ＬＤＤ）領域である。図１２（Ｂ）で示すように、Ｎチャネル型のトランジスタ２００２のゲート電極４０９において、第１導電層４０３は、第２導電層４０２の片側に広がって形成されている。この場合も同様に、第２導電層４０２をマスクとして、第１導電層４０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤ領域を形成することができる。
【０１１１】
ゲート電極の片側にＬＤＤ領域を有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）といったアナログ回路を構成するトランジスタに適用すればよい。
【０１１２】
図１１において、容量素子２００４は、第１導電層４０３と半導体層４０５とで絶縁層４０８を挟んで形成されている。容量素子２００４を形成する半導体層４０５には、不純物領域４１０と不純物領域４１１を備えている。不純物領域４１１は、半導体層４０５において第１導電層４０３と重なる位置に形成される。また、不純物領域４１０は配線４０４とコンタクトを形成する。不純物領域４１１は、第１導電層４０３を通して一導電型の不純物を添加することができるので、不純物領域４１０と不純物領域４１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも可能である。いずれにしても、容量素子２００４において、半導体層４０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、第１導電層４０３は、図１２（Ｃ）に示すように、第２導電層４０２を補助的な電極として利用することにより、第１導電層４０３及び第２導電層４０２は容量素子２００４の電極として十分に機能させることができる。このように、第１導電層４０３と第２導電層４０２を組み合わせた複合的な電極構造とすることにより、容量素子２００４を自己整合的に形成することができる。
【０１１３】
容量素子２００４は、図３に示す電源回路２０４の保持容量２２４、あるいは高周波回路２０３が有する共振容量２２０、データ復調回路が有する第一の容量素子２３０及び第二の容量素子２３１として用いることができる。特に、共振容量は、容量素子の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。
【０１１４】
図１１において、抵抗素子２００５は、第１導電層４０３によって形成されている（図１２（Ｄ）も参照）。第１導電層４０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜設定して抵抗素子を構成することができる。
【０１１５】
抵抗素子は、図１に示すデータ変調回路２０８が有する抵抗負荷として用いることができる。また、図３に示すデータ復調回路２０７が有する第一の抵抗素子２２８及び第二の抵抗素子２２９としても用いることができる。さらに、ＶＣＯなどで電流を制御する場合の負荷としても用いることができる。抵抗素子は、導電型を付与する不純物元素を高濃度に含む半導体層や、膜厚の薄い金属層によって構成すればよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。
【０１１６】
図１１において、Ｐチャネル型のトランジスタ２００３は、半導体層４０５に不純物領域４１２を備えている。この不純物領域４１２は、配線４０４とコンタクトを形成するソース領域及びドレイン領域として機能する。ゲート電極４０９の構成は第１導電層４０３と第２導電層４０２が重畳した構成となっている（図１２（Ｅ）も参照）。Ｐチャネル型のトランジスタ２００３はＬＤＤ領域を設けないシングルドレイン構造のトランジスタである。Ｐチャネル型のトランジスタ２００３を形成する場合、不純物領域４１２にはＰ型を付与する不純物として硼素などが添加される。一方、不純物領域４１２にＮ型を付与する不純物としてリンなどを添加すればシングルドレイン構造のｎチャネル型トランジスタとすることもできる。
【０１１７】
半導体層４０５及びゲート絶縁層４０８の一方若しくは双方に対して、高密度プラズマ処理によって酸化又は窒化処理しても良い。この処理は、実施例１で示した手法と同様にすることができる。
【０１１８】
上記処理によって、半導体層４０５とゲート絶縁層４０８の界面の欠陥準位を低減することができる。ゲート絶縁層４０８対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層をゲート絶縁層４０８として適用することができる。また、トランジスタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層４０５の表面に形成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを組み合わせてゲート絶縁層４０８を形成することができる。また、同様に、この絶縁層は、容量素子２００４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
【０１１９】
図１１及び図１２を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下の間隔を有する複数のスリットを設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
【０１２０】
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。図１２（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形成することができる。半導体層上において第１導電層のみが形成される領域を設けることは、ＬＤＤ領域を自己整合的に作製することができる等の点で有効であるが、半導体層上以外の領域（ゲート電極と連続する配線領域）では第１導電層のみが形成される領域は必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配線密度を実質的に高めることができる。
【０１２１】
図１１及び図１２の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層をＴａＮを用い、第２導電層としてタングステン膜を用いることができる。
【０１２２】
本実施例では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じフォトマスクまたはレチクルを用いたエッチング工程によって作り分ける方法を示した。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
【０１２３】
本実施例は、上記の実施の形態、実施例１及び実施例２と自由に組み合わせることができる。
【実施例４】
【０１２４】
本実施例では、半導体装置２０１のメモリ回路２１０等として用いることができるスタティックＲＡＭ（ＳＲＡＭ）の一例について、図１３〜図１５を参照して説明する。
【０１２５】
図１３（Ａ）で示す半導体層１０、半導体層１１はシリコン若しくはシリコンを成分とする結晶性の半導体で形成することが好ましい。例えば、半導体層１０、半導体層１１として、シリコン膜をレーザアニールなどによって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも半導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用することも可能である。
【０１２６】
いずれにしても、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に形成する。そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。そのマスクパターンを利用して半導体層をエッチング処理することにより、トランジスタのソース領域及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層１０、半導体層１１を形成する。
【０１２７】
図１３（Ａ）で示す半導体層１０、半導体層１１を形成するためのフォトマスクは、図１３（Ｂ）に示すマスクパターン２０００を備えている。このマスクパターン２０００は、フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジストを用いる場合には、図１３（Ｂ）で示すマスクパターン２０００は、遮光部として作製される。マスクパターン２０００は、多角形の頂部Ａを削除した形状となっている。このフォトマスクのパターンは、例えば、角部において一辺が１０μｍ以下の直角三角形を切り取るように面取りされている。また、屈曲部Ｂにおいては、その角部が直角とならないように屈曲する形状となっている。屈曲部Ｂを拡大すると、複数段に渡って屈曲する形状（実施例１で図７を用いて示した構成参照）となっている。
【０１２８】
図１３（Ｂ）で示すマスクパターン２０００は、その形状が、図１３（Ａ）で示す半導体層１０、半導体層１１に反映される。その場合、マスクパターン２０００と相似の形状が転写されても良いが、マスクパターン２０００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２０００よりもさらにパターン形状をなめらかにした丸め部を設けても良い。
【０１２９】
半導体層１０、半導体層１１の上には、酸化シリコン若しくは窒化シリコンを少なくとも一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層である。そして、図１４（Ａ）で示すように、半導体層と一部が重なるようにゲート配線１２、ゲート配線１３、ゲート配線１４を形成する。ゲート配線１２は半導体層１０に対応して形成される。ゲート配線１３は半導体層１０、半導体層１１に対応して形成される。また、ゲート配線１４は半導体層１０、半導体層１１に対応して形成される。ゲート配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によってその形状を絶縁層上に作り込まれる。
【０１３０】
このゲート配線を形成するためのフォトマスクは、図１４（Ｂ）に示すマスクパターン２１００を備えている。このマスクパターン２１００は、角部において一辺が１０μｍ以下または配線の線幅の１／２以下で線幅の１／５以上の大きさの直角三角形を切り取るように面取りされている。図１４（Ｂ）で示すマスクパターン２１００は、その形状が、図１４（Ａ）で示すゲート配線１２、ゲート配線１３、ゲート配線１４に反映される。その場合、マスクパターン２１００と相似の形状が転写されても良いが、マスクパターン２１００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２１００よりもさらにパターン形状をなめらかにした、丸め部を設けても良い。すなわち、ゲート配線１２、ゲート配線１３、ゲート配線１４の角部は、丸みをおびていてもよい。角部の外側はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、角部の内側では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す。その結果、歩留まり向上が非常に期待できるという効果を有する。
【０１３１】
層間絶縁層はゲート配線１２、ゲート配線１３、ゲート配線１４の次に形成される層である。層間絶縁層は酸化シリコンなどの無機絶縁材料若しくポリイミドやアクリル樹脂などを使った有機絶材料を使って形成する。この層間絶縁層とゲート配線１２、ゲート配線１３、ゲート配線１４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させても良い。また、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けても良い。この絶縁層は、外因性の金属イオンや水分など薄膜トランジスタ（ＴＦＴ）にとっては良くない不純物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
【０１３２】
層間絶縁層には所定の位置に開孔が形成されている。例えば、下層にあるゲート配線や半導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成される配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチング加工により所定のパターンに形成される。そして、図１５（Ａ）で示すように、半導体層１０や半導体層１１と一部が重なるように配線１５、配線１６、配線１７、配線１８、配線１９、配線２０を形成する。配線はある特定の素子間を連結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈曲部が含まれる。また、他の配線とのコンタクト部やその他の領域において配線幅が変化する。コンタクト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線幅が広がるように変化する。
【０１３３】
この配線１５乃至配線２０を形成するためのフォトマスクは、図１５（Ｂ）に示すマスクパターン２２００を備えている。この場合においても、マスクパターンは、角部において一辺が１０μｍ以下または配線の線幅の１／２以下で線幅の１／５以上の大きさの直角三角形を切り取るように面取りされる。更に、角部に丸みをおびさせてもよい。このような配線は、角部の外側はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、角部の内側では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す。その結果、歩留まり向上が非常に期待できるという効果を有する。配線の角部が丸みをおびることにより、配線の電気伝導を良好にする効果が期待できる。また、多数の配線を平行に設けた構造において、角部が丸みをおびた配線を用いることは、ゴミを洗い流すのにきわめて好都合である。
【０１３４】
図１５（Ａ）には、Ｎチャネル型のトランジスタ２１、Ｎチャネル型のトランジスタ２２、Ｎチャネル型のトランジスタ２３、Ｎチャネル型のトランジスタ２４、Ｐチャネル型のトランジスタ２５、Ｐチャネル型のトランジスタ２６が形成されている。Ｎチャネル型のトランジスタ２３とＰチャネル型のトランジスタ２５はインバータ２７を構成している。Ｎチャネル型のトランジスタ２４とＰチャネル型のトランジスタ２６はインバータ２８を構成している。この６つのトランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には、窒化シリコンや酸化シリコンなどの絶縁層が形成されていても良い。
【０１３５】
本実施例は、上記の実施の形態、実施例１乃至実施例３と自由に組み合わせることができる。
【実施例５】
【０１３６】
本発明の半導体装置２０１の一実施例を図１７に示す。図１７（Ａ）は半導体装置２０１の展開図であり、図１７（Ｂ）は図１７（Ａ）のＡ−Ｂにおける断面図である。本実施例では、複数のアンテナを有する半導体装置２０１において、特に薄膜トランジスタを有する層上に形成されたアンテナと、パッチアンテナとを有する半導体装置２０１の構造について説明する。
【０１３７】
実施例１で示した素子群６０１の作製方法と同様に、絶縁性基板７１０１上に薄膜トランジスタを有する層７１０２が形成される。薄膜トランジスタを有する層７１０２上に層間絶縁層７１８２が形成される。層間絶縁層７１８２上に第１のアンテナ７１８１が形成される。第１のアンテナ７１８１上には絶縁層７１８３が形成され、絶縁層７１８３の表面に接続端子７１８４が形成される。
【０１３８】
一部に接続端子７１８４が露出した絶縁層７１８３と第２のアンテナであるパッチアンテナ７１０３とが、異方性導電接着材７１０４により固着される。また、接続端子７１８４とパッチアンテナの給電体層７１１３とが、異方性導電接着材７１０４に分散される導電性粒子で電気的に接続される。接続端子７１８４と薄膜トランジスタを有する層７１０２に形成される第１の薄膜トランジスタ７１８５とが電気的に接続される。また、薄膜トランジスタを有する層７１０２に形成される第２の薄膜トランジスタ７１８６と第１のアンテナ７１８１とが電気的に接続される。なお、異方性導電接着材の代わりに、導電性ペーストを硬化した導電層を用いてもよい。
【０１３９】
第１のアンテナ７１８１は、アルミニウム、銅、銀を含む金属材料で形成する。例えば、銅又は銀のペースト状組成物を、スクリーン印刷、オフセット印刷、インクジェット方式の印刷法で形成することができる。また、スパッタリングなどでアルミニウム膜を形成し、エッチング加工により形成しても良い。その他、電解メッキ法、無電解メッキ法を用いて形成しても良い。
【０１４０】
なお、第１のアンテナ７１８１を省略することも可能である。
【０１４１】
ここでは、第１のアンテナ７１８１の形状は、図１８（Ａ）に示すように方形コイル状である。
【０１４２】
第１のアンテナ７１８１の形状について図１８を用いて説明する。図１８は、層間絶縁層７１８２及びその上に形成されたアンテナを示す上面図である。本実施例では、図１７（Ａ）及び図１８（Ａ）に示すように、第１のアンテナ７１８１は方形コイル状７１８１ａであるがこの形状に限定されるものではない。円形コイル状としてもよい。また、図１８（Ｂ）に示すように方形ループ状７１８１ｂのアンテナとすることができる。また、円形ループ状アンテナとすることができる。また、図１８（Ｃ）に示すように直線型ダイポール状７１８１ｃのアンテナとすることができる。また、曲線型ダイポール状のアンテナとすることができる。
【０１４３】
このように複数のアンテナを設けることで、一つの半導体装置で複数の異なる周波数の電波を受信することが可能なマルチバンド対応の半導体装置を形成することができる。
【０１４４】
本実施例は、上記の実施の形態、実施例１乃至実施例４と自由に組み合わせることができる。
【実施例６】
【０１４５】
本実施例では、本発明の半導体装置２０１の用途について図９及び図１０を用いて説明する。半導体装置２０１は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図１０（Ａ）参照）に設けて使用することができる。また、包装用容器類（包装紙やボトル等、図１０（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図１０（Ｃ）参照）に設けて使用することができる。また、車やバイクや自転車等の乗物類（図１０（Ｄ）参照）、鞄や眼鏡等の身の回り品（図１０（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
【０１４６】
半導体装置２０１は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置２０１を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置２０１を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置２０１を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１４７】
以上のように、本発明の半導体装置２０１は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１４８】
半導体装置２０１は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
【０１４９】
次に、半導体装置２０１を用いたシステムの一形態について、図９を用いて説明する。表示部５２１を含む携帯端末の側面には、リーダ／ライタ５２０が設けられ、物品Ａ５２２の側面には本発明の半導体装置５２３が設けられ、物品Ｂ５３２の上面には本発明の半導体装置５３１が設けられている（図９（Ａ）参照）。物品Ａ５２２が含む半導体装置５２３にリーダ／ライタ５２０をかざすと、表示部５２１に物品Ａ５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品Ｂ５３２が含む半導体装置５３１にリーダ／ライタ５２０をかざすと、表示部５２１に物品Ｂ５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
【０１５０】
図９（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図９（Ｂ）のフローチャートを用いる。携帯端末において、食物アレルギーの情報を入力しておく（ステップ１）。食物アレルギーの情報とは、所定の人物が食物アレルギー反応を起こす原材料等の情報である。携帯端末に設けられたリーダ／ライタ５２０によって、前述のとおり物品Ａ５２２の情報を取得する（ステップ２）。ここで、物品Ａ５２２は食品であるとする。物品Ａ５２２の情報には物品Ａ５２２の原材料の情報が含まれる。食物アレルギーの情報と取得した物品Ａ５２２の原材料の情報とを比較し、一致する材料があるか否かを判断する（ステップ３）。一致する材料がある場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性があるとし、携帯端末の使用者に注意を呼びかける（ステップ４）。一致する材料がない場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性が少ないとし、携帯端末の使用者にその旨（安全である旨）を知らせる（ステップ５）。ステップ４やステップ５において、携帯端末の使用者に情報を知らせる方法は、携帯端末の表示部５２１に表示を行う方法であっても良いし、携帯端末のアラーム等を鳴らす方法であっても良い。
【０１５１】
本発明の半導体装置２０１は過電圧を防止するため信頼性が高く、且つサイズを小さくすることができる。よって、本発明により、半導体装置２０１を搭載することができるものの範囲が広がり、多様なシステムを実現することができる。こうして、高機能化と高付加価値化を実現したシステムを提供することができる。
【０１５２】
本実施例は、上記の実施の形態、実施例１乃至実施例５と自由に組み合わせることができる。
【図面の簡単な説明】
【０１５３】
【図１】本発明の半導体装置の構成を示す図。
【図２】従来の半導体装置の構成を示す図。
【図３】本発明の半導体装置の構成を示す図。
【図４】本発明の半導体装置のマスク図面の一部を示す図。
【図５】本発明の半導体装置のアンテナの構成を示す図。
【図６】本発明の半導体装置の作製方法を示す図。
【図７】半導体装置の配線の引き回し方法を示す図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明の半導体装置の用途を示す図。
【図１０】本発明の半導体装置の用途を示す図。
【図１１】本発明の半導体装置の作製方法を示す図。
【図１２】本発明の半導体装置の作製方法を示す図。
【図１３】本発明の半導体装置の作製方法を示す図。
【図１４】本発明の半導体装置の作製方法を示す図。
【図１５】本発明の半導体装置の作製方法を示す図。
【図１６】本発明の半導体装置のマスク図面の一部及び等価回路を示す図。
【図１７】本発明の半導体装置の構成を示す図。
【図１８】本発明の半導体装置のアンテナの構成を示す図。
【符号の説明】
【０１５４】
１０ 半導体層
１１ 半導体層
１２ ゲート配線
１３ ゲート配線
１４ ゲート配線
１５ 配線
１６ 配線
１７ 配線
１８ 配線
１９ 配線
２０ 配線
２１ トランジスタ
２２ トランジスタ
２３ トランジスタ
２４ トランジスタ
２５ トランジスタ
２６ トランジスタ
２７ インバータ
２８ インバータ
１０１ アナログ回路部
１０２ デジタル回路部（ロジック回路部）
２０１ 半導体装置
２０２ アンテナ
２０３ 高周波回路
２０４ 電源回路
２０５ リセット回路
２０６ クロック発生回路
２０７ データ復調回路
２０８ データ変調回路
２０９ 制御回路
２１０ メモリ回路
２１１ 半導体集積回路
２２０ 共振容量
２２１ 第一の帯域フィルタ
２２２ 第二の帯域フィルタ
２２３ 第一の整流回路
２２４ 保持容量
２２５ 第二の整流回路
２２６ 制御回路内回路
２２７ インバータ
２２８ 第一の抵抗素子
２２９ 第二の抵抗素子
２３０ 第一の容量素子
２３１ 第二の容量素子
２３２ Ｎ型トランジスタ
２３３ Ｎ型トランジスタ
２３４ Ｎ型トランジスタ
２３５ Ｎ型トランジスタ
３０１ 半導体装置
３０２ アンテナ
３０３ 高周波回路
３０４ａ 電源回路
３０４ｂ リミッタ回路
３０４ｃ リセット回路
３０４ｄ クロック発生回路
３０５ データ復調回路
３０６ データ変調回路
３０７ 制御回路
３０８ メモリ回路
３０９ 半導体集積回路
４０２ 第２導電層
４０３ 第１導電層
４０４ 配線
４０５ 半導体層
４０６ 不純物領域
４０７ 不純物領域
４０８ 絶縁層
４０９ ゲート電極
４１０ 不純物領域
４１１ 不純物領域
４１２ 不純物領域
５２０ リーダ／ライタ
５２１ 表示部
５２２ 物品Ａ
５２３ 半導体装置
５３１ 半導体装置
５３２ 物品Ｂ
６００ 基板
６０１ 素子群
６０２ 端子部
６０３ 導電性粒子
６０４ 樹脂
６１０ 基板
６６１ 下地層
６６２ 半導体層
６６２ａ チャネル形成領域
６６２ｂ 不純物領域
６６２ｃ 低濃度不純物領域
６６３ 第１の絶縁層
６６４ ゲート電極
６６５ 第３の絶縁層
６６６ 配線
６６７ 第２の絶縁層
６６８ 第４の絶縁層
７０１ フレキシブル基板
７２０ 無線タグ
９０１ 保護層
９０２ アンテナ
９０３ 保護層
９０４ 素子群
９０５ ソース及びドレインの一方
９０６ ソース及びドレインの他方
９０７ ゲート電極
９８０ 基板
９８１ トランジスタ
１１０１ アナログ回路部
１１０２ デジタル回路部（ロジック回路部）
１２０１ａ 角部
１２０１ｂ 角部
１２０１ｃ 角部
１２０２ａ 角部
１２０２ｂ 角部
１２０２ｃ 角部
２０００ マスクパターン
２１００ マスクパターン
２２００ マスクパターン
２００１ トランジスタ
２００２ トランジスタ
２００３ トランジスタ
２００４ 容量素子
２００５ 抵抗素子
３００３ 厚さ
３００４ キャリアの移動方向
３００５ 方向
３０１１ 配線
３０１２ 配線
３０１３ 配線
３０１４ コンタクトホール
５０００ａ 端子
５０００ｂ 端子
５００１ａ Ｎ型半導体層
５００１ｂ Ｐ型半導体層
５００２ コンタクトホール
５００３ 第１の配線
５００４ 第２の配線
５５０１ Ｐ型トランジスタ
５５０２ Ｎ型トランジスタ
５５５０ Ｎ型トランジスタ
７１０１ 絶縁性基板
７１０２ 層
７１０３ パッチアンテナ
７１０４ 異方性導電接着材
７１１３ 給電体層
７１８１ 第１のアンテナ
７１８１ａ 方形コイル状
７１８１ｂ 方形ループ状
７１８１ｃ 直線型ダイポール状
７１８２ 層間絶縁層
７１８３ 絶縁層
７１８４ 接続端子
７１８５ 第１の薄膜トランジスタ
７１８６ 第２の薄膜トランジスタ
【技術分野】
【０００１】
本発明は無線通信によりデータの交信が可能な半導体装置に関する。データの受信のみ、またはデータの送信のみを行う半導体装置に関する。また、前記半導体装置と、無線通信によって情報の交信を行うリーダ／ライタとを有する無線通信システムに関する。
【背景技術】
【０００２】
個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、ＲＦＩＤタグ（ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、トランスポンダとも呼ばれる）等の無線通信によりデータの交信が可能な半導体装置を用いたＲＦＩＤ（Ｒａｄｉｏ Ｆｒｉｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が利用され始めている。
【０００３】
無線通信によりデータの交信が可能な半導体装置の一般的な構成について、図２を用いて説明する。
【０００４】
無線通信によりデータの交信が可能な半導体装置３０１は、アンテナ３０２及び半導体集積回路３０９を有する。
【０００５】
また、無線通信によりデータの交信が可能な半導体装置３０１は、主にアナログ回路部１１０１及びデジタル回路部（ロジック回路部）１１０２に分けられる。
【０００６】
アナログ回路部１１０１は、アンテナ３０２、高周波回路３０３、電源回路３０４ａ、リミッタ回路３０４ｂ、リセット回路３０４ｃ、クロック発生回路３０４ｄ、データ復調回路３０５、データ変調回路３０６等を有し、デジタル回路部（ロジック回路部）１１０２は、制御回路３０７及びメモリ回路３０８等を有する。
【０００７】
次に、無線通信によりデータの交信が可能な半導体装置３０１の一般的な動作について、図２を用いて説明する。
【０００８】
はじめに、アンテナ３０２により無線信号が受信される。無線信号は高周波回路３０３を介して電源回路３０４ａに入力され、高電源電位（以下、ＶＤＤ）が生成される。ＶＤＤはリミッタ回路３０４ｂにより所定の電位以下となるように制御され、各回路に供給される。また、無線信号は高周波回路３０３を介してデータ復調回路３０５に入力され、復調される（以下、復調信号）。さらに、無線信号は高周波回路３０３を介して、リセット回路３０４ｃに入力される。復調信号はクロック発生回路３０４ｄに入力される。リセット回路３０４ｃの出力信号（以下、リセット）及びクロック発生回路３０４ｄの出力信号（以下、クロック）と、復調信号とは制御回路３０７に入力される。制御回路３０７に入力された復調信号は、制御回路３０７によって解析される。そして、解析された信号にしたがって、メモリ回路３０８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は制御回路３０７によって符号化される。さらに、符号化された半導体装置の情報に基づき、データ変調回路３０６は搬送波を変調する。こうして、半導体装置の情報はアンテナ３０２により無線信号に載せて送信される。なお、図示していないが、半導体集積回路３０９を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通である。ＶＳＳは例えばＧＮＤとすることができる。ＶＳＳとＶＤＤの電位差が半導体集積回路３０９を構成する複数の回路に供給され、それらの回路の電源電圧となる。
【０００９】
無線信号を送受信するリーダ／ライタと半導体装置の距離によって、半導体装置内のアンテナが受信する無線信号の振幅は変化する。リーダ／ライタと半導体装置の距離が近い場合は半導体装置内のアンテナが受信する無線信号の振幅は大きく、リーダ／ライタと半導体装置の距離が遠い場合は半導体装置内のアンテナが受信する無線信号の振幅は小さい。
【００１０】
無線信号を送受信するリーダ／ライタと半導体装置の距離が近い場合には、電源回路によって生成されるＶＤＤが高くなり、半導体装置内に必要以上の電圧（以下、過電圧）が供給されることになる。そのため、半導体装置内の素子（トランジスタ、容量素子、抵抗素子等）が破壊される可能性がある。
【００１１】
そこで、半導体装置は、図２のようにリミッタ回路３０４ｂ等を設け、所定の電位より大きい高電源電位は内部回路に供給されないような構成となっている。このようなリミッタ回路を用いた半導体装置は例えば特許文献１に記載されている。なお、特許文献１では、リミッタ回路はレギュレータ回路と表記している。
【特許文献１】特開２００１−１２５６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のようにリミッタ回路を設けた半導体装置では、半導体装置内の回路構成が複雑となり、半導体装置のサイズが大きくなるという問題点がある。
【００１３】
上記の実情を鑑み、無線通信によりデータの交信が可能な半導体装置において、過電圧による半導体装置内の素子（トランジスタ、容量素子、抵抗素子等）の破壊を防止し、且つ回路構成を単純にしてサイズを小さくすることを課題とする。
【課題を解決するための手段】
【００１４】
本発明は、前述した課題を解決するために、以下の構成を有することを特徴とする。
【００１５】
本発明の半導体装置は、アナログ回路部とデジタル回路部（ロジック回路部）を有する。半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内、特に電源回路及びデータ復調回路のトランジスタのゲート長（チャネル長）をデジタル回路部（ロジック回路部）内のトランジスタのゲート長（チャネル長）以上とすることを特徴とする。
【００１６】
好ましくは、アナログ回路部内、特に、電源回路、データ復調回路で使用されるトランジスタのゲート長（チャネル長）をデジタル回路部（ロジック回路部）で使用されるトランジスタのゲート長（チャネル長）の２倍以上とする。
【００１７】
本発明の半導体装置は、アナログ回路部を有する。アナログ回路部には無線信号が入力される。アナログ回路部は、無線信号を用いて直流電圧を発生する電源回路と、無線信号を復調するデータ復調回路と、データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有する。電源回路及びデータ復調回路が有するトランジスタのゲート長（チャネル長）は、クロック発生回路が有するトランジスタのゲート長（チャネル長）以上とすることを特徴とする。
【００１８】
好ましくは、電源回路及びデータ復調回路で使用されるトランジスタのゲート長（チャネル長）をクロック発生回路で使用されるトランジスタのゲート長（チャネル長）の２倍以上とする。
【００１９】
なお、マルチゲート型のトランジスタ（複数のトランジスタが直列に接続された構成）の場合、マルチゲート型のトランジスタのゲート長（チャネル長）とは当該トランジスタを構成する複数のトランジスタの各々に対するゲート長（チャネル長）であるとする。
【００２０】
本発明において、ゲート電極の幅が異なることにより、複数の異なるゲート長を有するゲート電極を用いてもよい。この場合、アナログ回路部内のトランジスタのゲート電極において最も短いゲート長は、デジタル回路部内のトランジスタのゲート長において最も長いゲート長よりも長ければよい。
【発明の効果】
【００２１】
アナログ回路部内、特に電源回路及びデータ復調回路のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、リミッタ回路等の特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和することができる。さらに、アナログ回路部からの信号が入力されるデジタル回路部（ロジック回路部）において、トランジスタ等の回路内の素子が破壊されるのを防止することができる。
【００２２】
また、アナログ回路部、特に電源回路及びデータ復調回路は、受信した無線信号から定電位（ＶＤＤ）を生成したり、受信した無線信号よりも周波数の遅い復調信号を生成したりする。つまり、アナログ回路部、特に電源回路及びデータ復調回路は、受信した無線信号を加工することを主目的とするため、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）及びアナログ回路部内のクロック発生回路等は、アナログ回路部で生成された復調信号、ＶＤＤ等を用いて演算処理などを行うため、周波数の速い動作が必要とされる。したがって、半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内、特に電源回路及びデータ復調回路のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、無駄のないそれぞれの目的にあった動作が実現できる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
【００２４】
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、間に、別の素子などが配置されていてもよい。
【００２５】
（実施の形態１）
本実施の形態１では、本発明の無線通信によりデータの交信が可能な半導体装置の構成と当該半導体装置の動作について、図１を用いて説明する。
【００２６】
はじめに、本発明の無線通信によりデータの交信が可能な半導体装置の構成について説明する。半導体装置２０１は、主にアナログ回路部１０１及びデジタル回路部（ロジック回路部）１０２を有する。そして、アナログ回路部１０１は、アンテナ２０２、高周波回路２０３、電源回路２０４、リセット回路２０５、クロック発生回路２０６、データ復調回路２０７、データ変調回路２０８等を有し、デジタル回路部（ロジック回路部）１０２は制御回路２０９及びメモリ回路２１０等を有する。
【００２７】
次に、本発明の無線通信によりデータの交信が可能な半導体装置の動作について説明する。アンテナ２０２により無線信号が受信される。無線信号は高周波回路２０３を介して電源回路２０４に入力され、高電源電位（以下、ＶＤＤ）が生成される。ここで、図示していないが、ＶＤＤは半導体集積回路２１１が有する各回路に供給される。また、高周波回路２０３を介してデータ復調回路２０７に入力された信号は復調される（以下、復調信号）。さらに、無線信号は高周波回路２０３を介してリセット回路２０５に入力され、リセット回路２０５の出力信号（リセット）は制御回路２０９に入力される。また、復調信号はクロック発生回路２０６に入力され、クロック発生回路２０６の出力信号（クロック）は制御回路２０９に入力される。更に、復調信号は制御回路２０９に入力される。制御回路２０９に入力された信号は、制御回路２０９によって解析される。そして、解析された信号にしたがって、メモリ回路２１０内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は制御回路２０９によって符号化される。さらに、符号化された半導体装置の情報に基づき、データ変調回路２０８は搬送波を変調する。こうして、半導体装置の情報はアンテナ２０２により無線信号に載せて送信される。なお、図示していないが、半導体集積回路２１１を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通である。ＶＳＳは例えばＧＮＤ（接地電位）とすることができる。
【００２８】
ここで、アナログ回路部１０１、特に、電源回路２０４、データ復調回路２０７で使用するトランジスタのゲート長は制御回路２０９及びメモリ回路２１０等を有するデジタル回路部（ロジック回路部）１０２で使用するトランジスタのゲート長以上である。
【００２９】
そうすることで、リミッタ回路のような特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和することができる。さらに、アナログ回路部１０１から出力された信号が入力されるデジタル回路部（ロジック回路部）１０２において、回路内の素子であるトランジスタ等が破壊されるのを防止することが出来る。
【００３０】
また、アナログ回路部１０１、特に電源回路２０４及びデータ復調回路２０７は、受信した無線信号から定電位（ＶＤＤ）を生成したり、受信した無線信号よりも周波数の遅い復調信号を生成したりする。つまり、アナログ回路部１０１、特に電源回路２０４及びデータ復調回路２０７は、受信した無線信号を加工することを主目的とする。よって、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）１０２及びアナログ回路部１０１内のクロック発生回路２０６等は、アナログ回路部１０１で生成された復調信号、ＶＤＤ等を用いて、演算処理を行うなど、周波数の速い動作が必要とされる。従って、半導体装置内のアナログ回路部１０１とデジタル回路部（ロジック回路部）１０２で使用するトランジスタにおいて、アナログ回路部１０１内、特に電源回路２０４及びデータ復調回路２０７のトランジスタのゲート長をデジタル回路部（ロジック回路部）１０２内のトランジスタのゲート長以上とする。こうして、それぞれの目的にあった無駄のない動作が実現できる。
【００３１】
本発明の半導体装置のアンテナ２０２が受信する無線信号は、搬送波を変調した信号である。搬送波の変調方式は、アナログ変調またはデジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。
【００３２】
また、搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ以下、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ＫＨｚ以上３ＭＨｚ未満、長波である３０ＫＨｚ以上３００ＫＨｚ未満、及び超長波である３ＫＨｚ以上３０ＫＨｚ未満のいずれの周波数も用いることができる。望ましくは、１ＧＨｚ以下にすると良い。
【００３３】
また、ＶＳＳと電源回路２０４が生成するＶＤＤとの電位差、つまり、本発明の半導体装置の電源電圧（動作電圧）は１Ｖ〜６Ｖ、望ましくは３Ｖ以下にするとよい。本発明の半導体装置の電源電圧は、アナログ回路部１０１及びデジタル回路部（ロジック回路部）１０２で同じとすることができる。
【００３４】
メモリ回路２１０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリを用いることができる。
【００３５】
上記構成により本発明の無線通信によりデータの交信が可能な半導体装置は、リミッタ回路を設けることなく回路内の素子が破壊されるのを防止することができる。こうして、半導体装置のサイズを小さく抑え、且つ信頼性の高い半導体装置を提供することができる。
【００３６】
（実施の形態２）
本実施の形態２では、実際に設計した回路の一部である図３を用いて動作の説明を行う。なお、図３では、動作の説明をするための最低限の回路構成しか図示していない。図示しない部分については図１と同様である。
【００３７】
高周波回路２０３は、共振容量２２０、第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２を有する。ここで、共振容量２２０はアンテナ２０２が受信したい周波数の信号を最も効率よく受信するために設けられる。また、第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２はノイズを除去するために設けられる。第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２は、共有化して１つの帯域フィルタとしても構わないが、２つに分けることが望ましい。
【００３８】
ここで、ノイズを除去するために設けられている第一の帯域フィルタ２２１及び第二の帯域フィルタ２２２は、主に、抵抗素子と容量素子の接続により構成される。そして、高周波ノイズを遮断したい場合と低周波ノイズを遮断したい場合で、抵抗素子と容量素子の接続の仕方がかわる。たとえば、低周波ノイズを除去したい場合は容量素子と抵抗素子を直列に接続し、ハイパスフィルタを構成すればよい。どの帯域のノイズを除去するかは、本発明の半導体装置が使用される目的に即した設計仕様によって決定される。遮断したい周波数が十分に遮断できるように、容量素子の容量値または抵抗素子の抵抗値、抵抗素子の抵抗値と容量素子の容量値の両方を大きくしておくことが望ましい。なお、上記帯域フィルタにおいては、抵抗素子と容量素子の接続により構成しているが、抵抗素子や容量素子の代わりにトランジスタを用いても良いし、遮断したい周波数が遮断できる構成であれば、上記構成に限定されずにどのような構成を用いても良い。なお、抵抗素子及び容量素子を設ける代わりに、または、抵抗素子及び容量素子に加えて、配線や電極等の寄生抵抗や、複数の配線の重なりや複数の電極の重なりによる寄生容量を積極的に利用してもよい。
【００３９】
第一の帯域フィルタ２２１を通った無線信号（交流信号）は電源回路２０４に入力する。そして、入力された無線信号（交流信号）は電源回路２０４内の第一の整流回路２２３により整流される。さらに、整流された信号は保持容量２２４により平滑化され、高電源電位（ＶＤＤ）が生成される。ＶＤＤは本発明の半導体装置内の複数の回路ブロックに供給される。
【００４０】
ここで、第一の整流回路２２３は２個のＮ型トランジスタを有する。Ｎ型トランジスタ２３４のゲートとソースは接続されており、ドレインにはＶＤＤが与えられている。Ｎ型トランジスタ２３５のゲートとソースにはＶＳＳ（ＧＮＤ）が与えられており、ドレインはＮ型トランジスタ２３４のゲート及びソースに接続されている。こうすることで、受信した無線信号を整流することができる。
【００４１】
なお、第一の整流回路２２３は、図３において示した回路構成に限定されず、図３とは異なる構成の半波整流回路を用いても良いし、全波整流回路を用いても良いし、交流信号を直流信号に変えることができる回路構成であれば、どのような回路を用いても良い。
【００４２】
第二の帯域フィルタ２２２を通った無線信号（交流信号）は、データ復調回路２０７に入力する。そして、入力した無線信号（交流信号）はデータ復調回路２０７内の第二の整流回路２２５により整流される。さらに、第一の抵抗素子２２８、第一の容量素子２３０、第二の抵抗素子２２９及び第二の容量素子２３１により復調される（以下、復調信号）。復調信号は半導体装置２０１内の複数の回路ブロックに入力される。
【００４３】
ここで、第二の整流回路２２５は２個のＮ型トランジスタを有する。Ｎ型トランジスタ２３２のゲートとソースは接続されており、ドレインは第一の抵抗素子２２８の一方、第一の容量素子２３０の一方及び第二の抵抗素子２２９の一方に接続されている。Ｎ型トランジスタ２３３のゲートとソースにはＶＳＳ（ＧＮＤ）が与えられており、ドレインはＮ型トランジスタ２３２のゲート及びソースに接続されている。
【００４４】
また、第一の抵抗素子２２８の他方及び第一の容量素子２３０の他方はＶＳＳ（ＧＮＤ）が与えられている。さらに、第二の抵抗素子２２９の他方は第二の容量素子２３１の一方に接続されており、第二の容量素子２３１の他方にはＶＳＳ（ＧＮＤ）が与えられている。第二の抵抗素子２２９の他方及び第二の容量素子２３１の一方はデータ復調回路２０７の出力である。
【００４５】
こうすることで、データ復調回路２０７は受信した交流信号を整流し、復調することができる。
【００４６】
なお、第二の整流回路２２５は、図３において示した回路構成に限定されず、図３とは異なる構成の半波整流回路を用いても良いし、全波整流回路を用いても良いし、交流信号を直流信号に変えることができる回路構成であれば、どのような回路を用いても良い。
【００４７】
また、第二の整流回路２２５により直流信号に変えられた信号を復調するための複数の抵抗素子及び容量素子の接続の仕方及び構成は、図３において示した接続の仕方及び構成に限定されない。抵抗素子及び容量素子以外にトランジスタを用いても良いし、直流信号に変えられた信号を復調することができる回路構成であれば、どのような回路を用いても良い。
【００４８】
図３では、このようにして出力された復調信号が制御回路２０９に入力される場合を、一例として示す。なお、図３では、制御回路２０９内のインバータ２２７に復調信号が入力する例を示しているが、復調信号が入力する回路は設計によって様々に変えられるので、図３において示した構成に限定されない。前述のようにインバータでもよいし、その他の論理回路でもよいし、容量素子、抵抗素子及びインダクタンスなどの素子でもよいし、それらの組み合わせでもよい。なお、抵抗素子及び容量素子を設ける代わりに、または、抵抗素子及び容量素子に加えて、配線や電極等の寄生抵抗や、複数の配線の重なりや複数の電極の重なりによる寄生容量を積極的に利用してもよい。
【００４９】
こうして、復調信号が制御回路２０９内のインバータ２２７に入力して得られた出力信号は、制御回路内回路２２６に入力される。
【００５０】
ここで、制御回路内回路２２６は、本発明の半導体装置が使用される目的に即した設計仕様に基づき設計される。
【００５１】
図３において、アナログ回路部に相当するのは、アンテナ２０２、高周波回路２０３、電源回路２０４、データ復調回路２０７である。また、電源回路２０４内の第一の整流回路２２３及びデータ復調回路２０７内の第二の整流回路２２５でトランジスタが使用される。さらに、デジタル回路部（ロジック回路部）に相当するのは、制御回路２０９である。さらにまた、制御回路２０９内でトランジスタが使用される一例として制御回路内のインバータ２２７があげられる。
【００５２】
本実施の形態２においては、前述のアナログ回路部に相当する電源回路２０４内の第一の整流回路２２３及びデータ復調回路２０７内の第二の整流回路２２５で使用するＮ型トランジスタ２３４、Ｎ型トランジスタ２３５、Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３のゲート長は３．３μｍで設計する。また、前述のデジタル回路部（ロジック回路部）に相当する制御回路２０９内のインバータ２２７で使用するトランジスタのゲート長は１．３μｍで設計する。さらに、制御回路内回路２２６、及び図示していないが、メモリ回路２１０等内で使用するトランジスタのゲート長も１．３μｍで設計することができる。
【００５３】
アナログ回路部、特に、電源回路２０４及びデータ復調回路２０７で使用するトランジスタのゲート長は制御回路２０９及びメモリ回路２１０等を有するデジタル回路部（ロジック回路部）で使用するトランジスタのゲート長以上とする。好ましくは、アナログ回路部、特に、電源回路２０４及びデータ復調回路２０７で使用するトランジスタのゲート長を制御回路２０９及びメモリ回路２１０等を有するデジタル回路部（ロジック回路部）で使用するトランジスタのゲート長の２倍以上とする。
【００５４】
そうすることで、リミッタ回路のような特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和することができる。さらに、アナログ回路部から出力された信号が入力されるデジタル回路部（ロジック回路部）において、回路内の素子であるトランジスタ等が破壊されるのを防止することが出来る。
【００５５】
また、アナログ回路部、特に電源回路２０４及びデータ復調回路２０７は、受信した無線信号から高電源電位（ＶＤＤ）を生成したり、受信した無線信号よりも周波数の遅い復調信号を生成したりといった、受信した無線信号を加工することを主目的とするため、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）及びアナログ回路部内のクロック発生回路２０６等は、アナログ回路部で生成された復調信号、ＶＤＤ等を用いて、演算処理を行うなど、周波数の速い動作が必要とされる。従って、半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内、特に電源回路２０４及びデータ復調回路２０７のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、それぞれの目的にあった無駄のない動作が実現できる。
【００５６】
上記構成により本発明の無線通信によりデータの交信が可能な半導体装置は、リミッタ回路を設けることなく回路内の素子が破壊されるのを防止することができる。こうして、半導体装置のサイズを小さく抑え、且つ信頼性の高い半導体装置を提供することができる。
【００５７】
本実施の形態２は、実施の形態１と自由に組み合わせて実施することが可能である。
【００５８】
（実施の形態３）
本実施の形態３では、本発明の半導体装置の図３の回路の一部にあたるマスク図面について、図４を用いて説明する。図４において、５００１ａはＮ型半導体層であり、５００１ｂはＰ型半導体層であり、５００３は第１の配線であり、５００４は第２の配線である。５００２はコンタクトホールである。
【００５９】
図４（Ａ）は、図３のデータ復調回路２０７で用いられている第二の整流回路２２５及び第一の抵抗素子２２８である。第二の整流回路２２５の有するＮ型トランジスタ２３２及びＮ型トランジスタ２３３は各々、Ｎ型半導体層５００１ａと、Ｎ型半導体層５００１ａに接する絶縁膜と、Ｎ型半導体層５００１ａと当該絶縁膜を介して重なる第１の配線５００３とによって構成される。Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３において、第１の配線５００３がゲート電極となり、当該絶縁膜がゲート絶縁膜となる。図４（Ａ）では、Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３は各々、５個のダイオード接続（ゲートとドレインが接続）されたトランジスタを２組有し、この２組が並列に接続された構成となっている。即ち、１０個のダイオード接続されたトランジスタが並列に接続された構成となっている。図１６に、Ｎ型トランジスタ２３２を拡大した図（図１６（Ａ））と、その等価回路（図１６（Ｂ））を示す。Ｎ型トランジスタ２３２は１０個のＮ型トランジスタ５５５０が端子５０００ａと端子５０００ｂの間に並列に接続された構成となっている。並列に接続した複数のＮ型トランジスタ５５５０によってＮ型トランジスタ２３２を構成することによって、Ｎ型トランジスタ２３２のチャネル幅を大きくし、且つそのレイアウトの自由度を高くすることができる。図１６ではＮ型トランジスタ２３２を代表で示したが、Ｎ型トランジスタ２３３についても同様である。こうして、Ｎ型トランジスタ２３２及びＮ型トランジスタ２３３を有する第二の整流回路２２５の占める面積を小さくすることができる。
【００６０】
なお、図４及び図１６では、第二の整流回路２２５の例を示したが、電源回路２０４が有する第一の整流回路２２３についても同様な構成とすることができる。
【００６１】
第一の抵抗素子２２８は、島状に加工された複数のＮ型半導体層５００１ａと、これら複数のＮ型半導体層５００１ａを接続する第２の配線５００４によって構成される。複数のＮ型半導体層５００１ａと第２の配線５００４とはコンタクトホール５００２によって接続されている。
【００６２】
図４（Ｂ）は、図３の制御回路内のインバータ２２７である。制御回路内のインバータ２２７は、Ｐ型トランジスタ５５０１とＮ型トランジスタ５５０２より構成される。Ｐ型トランジスタ５５０１は、Ｐ型半導体層５００１ｂと、Ｐ型半導体層５００１ｂに接する絶縁膜と、Ｐ型半導体層５００１ｂと当該絶縁膜を介して重なる第１の配線５００３とによって構成される。Ｐ型トランジスタ５５０１において、第１の配線５００３がゲート電極となり、当該絶縁膜がゲート絶縁膜となる。Ｎ型トランジスタ５５０２は、Ｎ型半導体層５００１ａと、Ｎ型半導体層５００１ａに接する絶縁膜と、Ｎ型半導体層５００１ａと当該絶縁膜を介して重なる第１の配線５００３とによって構成される。Ｎ型トランジスタ５５０２において、第１の配線５００３がゲート電極となり、当該絶縁膜がゲート絶縁膜となる。
【００６３】
ここで、アナログ回路部の一部である第二の整流回路２２５で使用するＮ型トランジスタ２３２及びＮ型トランジスタ２３３のゲート長は３．３μｍで設計する。また、デジタル回路部（ロジック回路部）に相当する制御回路内のインバータ２２７で使用するトランジスタのゲート長は１．３μｍで設計する。
【００６４】
つまり、アナログ回路部に相当するデータ復調回路２０７で使用するトランジスタのゲート長はデジタル回路部（ロジック回路部）で使用するトランジスタのゲート長以上である。
【００６５】
そうすることで、リミッタ回路のような特別な回路を設けることなく、過電圧が供給された際にゲート長の長いアナログ回路部で電圧を緩和する。さらに、アナログ回路部から出力された信号が入力されるデジタル回路部（ロジック回路部）において、回路内の素子であるトランジスタ等が破壊されるのを防止することが出来る。
【００６６】
また、アナログ回路部に相当するデータ復調回路２０７は、無線信号（受信した無線信号）よりも周波数の遅い復調信号を生成するため、周波数の速い動作は必要がない。一方、デジタル回路部（ロジック回路部）に相当する制御回路内のインバータ２２７は、アナログ回路部で生成された復調信号、ＶＤＤ等を用いて、演算処理を行うなど、周波数の速い動作が必要とされる。したがって、半導体装置内のアナログ回路部とデジタル回路部（ロジック回路部）で使用するトランジスタにおいて、アナログ回路部内のトランジスタのゲート長をデジタル回路部（ロジック回路部）内のトランジスタのゲート長以上とすることで、無駄のないそれぞれの目的にあった動作が実現できる。
【００６７】
上記構成により本発明の無線通信によりデータの交信が可能な半導体装置は、リミッタ回路を設けることなく回路内の素子が破壊されるのを防止することができる。こうして、半導体装置のサイズを小さく抑え、且つ信頼性の高い半導体装置を提供することができる。
【００６８】
本実施の形態３は、実施の形態１または実施の形態２と自由に組み合わせて実施することが可能である。
【実施例１】
【００６９】
本実施例では、本発明の半導体装置の具体的な構成について、図５及び図６を用いて説明する。
【００７０】
図１や図３で示した本発明の半導体装置２０１におけるアンテナ２０２の構成例を図５（Ａ）乃至図５（Ｄ）に示す。アンテナ２０２は２通りの設け方があり、一方（以下、第１のアンテナ設置法という）を図５（Ａ）及び図５（Ｃ）に示す。もう一方（以下、第２のアンテナ設置法という）を図５（Ｂ）及び図５（Ｄ）に示す。図５（Ｃ）は図５（Ａ）のＡ〜Ａ’の断面図に相当し、図５（Ｄ）は図５（Ｂ）のＢ〜Ｂ’の断面図に相当する。
【００７１】
第１のアンテナ設置法では、複数の素子（以下、素子群６０１と呼ぶ）が設けられた基板６００上にアンテナ２０２を設ける（図５（Ａ）及び図５（Ｃ）参照）。素子群６０１によって、本発明の半導体装置のアンテナ以外の回路が構成される。素子群６０１は複数の薄膜トランジスタを有する。図示する構成では、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線と同じ層に設けられている。しかしながら、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのゲート電極６６４と同じ層に設けてもよいし、素子群６０１を覆うように更に絶縁膜を設け当該絶縁膜上に設けてもよい。
【００７２】
第２のアンテナ設置法では、素子群６０１が設けられた基板６００上に端子部６０２を設ける。そして、当該端子部６０２に接続するように、基板６００とは別の基板６１０上に設けられたアンテナ２０２を接続する（図５（Ｂ）及び図５（Ｄ）参照）。図示する構成では、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線の一部を端子部６０２として用いる。そして、端子部６０２に接続するように、基板６００と、アンテナ２０２が設けられた基板６１０とを貼り合わせている。基板６００と基板６１０の間には、導電性粒子６０３と樹脂６０４が設けられている。導電性粒子６０３によって、アンテナ２０２と端子部６０２とは電気的に接続されている。
【００７３】
素子群６０１の構成及び作製方法について説明する。素子群６０１は、大面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などの研磨により平坦化しておいても良い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい。
【００７４】
基板６００上に設けられている下地層６６１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地層６６１によって、基板６００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トランジスタの特性に悪影響をおよぼすのを防ぐことができる。図５では、下地層６６１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地層６６１を必ずしも設ける必要はない。
【００７５】
なお、高密度プラズマによって基板６００の表面を直接処理してもよい。高密度プラズマは、高周波（例えば２．４５ＧＨｚ）を使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００７６】
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするので、基板６００側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地層６６１としても良い。
【００７７】
また、酸化珪素や酸窒化珪素などからなる下地層６６１の表面に対し同様な高密度プラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さの領域を窒化処理をすることができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つその上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
【００７８】
半導体層６６２としては、所定の形状に加工された結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されない。低濃度不純物領域６６２ｃを設けない構成であってもよい。
【００７９】
なお、半導体層６６２と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について図７に模式的に示す。半導体層と同時に形成される配線を図中配線３０１１で示す。図７（Ａ）は従来の配線の引き回し方法である。図７（Ｂ）は本発明の配線の引き回し方法である。従来の配線３０１１の角部１２０１ａに対して本発明の配線３０１１の角部１２０２ａは丸くなっている。角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００８０】
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
【００８１】
第１の絶縁層６６３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、高周波（例えば２．４５ＧＨｚ）を使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００８２】
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
【００８３】
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ）と希ガス雰囲気を用いることができる。
【００８４】
ゲート電極６６４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物を用いることができる。更に、これらの元素、合金、化合物からなる単層または積層構造を用いることができる。図では、２層構造のゲート電極６６４を示した。なお、ゲート電極６６４やゲート電極６６４と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図７（Ｂ）に示した方法と同様とすることができる。ゲート電極６６４やゲート電極６６４と同時に形成される配線を図中配線３０１２で示す。従来の配線３０１２の角部１２０１ｂに対して本発明の配線３０１２の角部１２０２ｂの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００８５】
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲート電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３とによって構成される。本実施例では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【００８６】
第２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。第２の絶縁層６６７は窒化珪素または酸窒化珪素で形成する。この第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処置若しくは酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こうして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出されて、半導体層６６２の水素化をすることができる。なお当該水素化処理は、第１の絶縁層６６３を用いた水素化処理と組み合わせてもよい。
【００８７】
第３の絶縁層６６５としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【００８８】
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００８９】
配線６６６としては、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金を用いることができる。更に、これらの元素、合金からなる単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線６６６は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図７（Ｂ）に示した方法と同様とすることができる。配線６６６を図中配線３０１３で示す。従来の配線３０１３の角部１２０１ｃに対して本発明の配線３０１３の角部１２０２ｃの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。図５（Ａ）及び図５（Ｃ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、アンテナ２０２となる。図５（Ｂ）及び図５（Ｄ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、端子部６０２となる。図７において、配線６６６と薄膜トランジスタのソースやドレインとを接続するコンタクトホール３０１４を示す。
【００９０】
なお、アンテナ２０２は、Ａｕ、Ａｇ、Ｃｕなどのナノ粒子を含む導電性ペーストを用いて、液滴吐出法により形成することもできる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率の向上等の利点を有する。
【００９１】
図５（Ａ）及び図５（Ｃ）に示した構成では、配線６６６上に第４の絶縁層６６８を形成する。第４の絶縁層６６８としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。第４の絶縁層６６８はアンテナ２０２の保護層として機能する。
【００９２】
また、素子群６０１は基板６００上に形成されたもの（図６（Ａ）参照）をそのまま使用してもよいが、基板６００上の素子群６０１を剥離し（図６（Ｂ）参照）、当該素子群６０１をフレキシブル基板７０１に貼り合わせてもよい（図６（Ｃ）参照）。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板またはセラミック基板等を用いることができる。
【００９３】
基板６００からの素子群６０１の剥離は、（Ａ）あらかじめ基板６００と素子群６０１との間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法を用いることができる。または、（Ｂ）剥離層をエッチング剤により部分的に除去し、その後、基板６００と素子群６０１とを物理的に剥離する方法を用いることができる。または、（Ｃ）素子群６０１が形成された耐熱性の高い基板６００を機械的に削除又は溶液やガスによるエッチングで除去することで、当該素子群６０１を切り離す方法を用いることができる。なお、物理的手段によって剥離されるとは、外部からストレスが与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超音波等からストレスを与えられて剥離することである。
【００９４】
上記（Ａ）や（Ｂ）のより具体例な方法としては、耐熱性の高い基板６００と素子群６０１の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群６０１を剥離する方法がある。また上記（Ａ）や（Ｂ）のより具体例な方法として、耐熱性の高い基板６００と素子群６０１の間に水素を含む非晶質珪素膜を設け、レーザ−光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群６０１を剥離する方法を用いることもできる。
【００９５】
また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
【００９６】
素子群６０１をアンテナが形成されたフレキシブル基板７０１に貼り合わせ当該アンテナとの電気的接続をとると、厚さが薄く、軽く、落下しても割れにくい半導体装置が完成する（図６（Ｃ）参照）。安価なフレキシブル基板７０１を用いると、安価な半導体装置を提供することができる。さらに、フレキシブル基板７０１は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線タグ７２０を密着して貼り合わせることができる（図６（Ｄ）参照）。さらに、基板６００を再利用すれば、低コストで半導体装置を作製することができる。
【００９７】
素子群６０１は、フィルムで覆うことによって封止することができる。該フイルムの表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。つまり、耐湿性の機能を持たせることができる。また、該フイルムの表面に帯電防止の機能を持たせてもよい。また、該フイルムの表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルムは、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。また、フィルムの表面に界面活性剤を設ける、もしくはフィルムに界面活性剤を直接練り込むことで帯電防止の機能を持たせることができる。
【００９８】
本実施例は、上記の実施の形態と自由に組み合わせることができる。
【実施例２】
【００９９】
本実施例では、本発明の半導体装置をフレキシブルな構成にした例について説明する。説明には図８を用いる。図８（Ａ）において、本発明の半導体装置は、フレキシブルな保護層９０１と、アンテナ９０２を含むフレキシブルな保護層９０３と、剥離プロセスや基板の薄膜化により形成された素子群９０４とを有する。素子群９０４は、実施例１で素子群６０１として示した構成と同様の構成とすることができる。保護層９０３上に形成されたアンテナ９０２は、素子群９０４と電気的に接続する。図８では、アンテナ９０２は保護層９０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ９０２を保護層９０１上にも形成してもよい。なお、素子群９０４と、保護層９０１及び保護層９０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群９０４が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
【０１００】
アンテナ９０２は、Ａｇ、Ｃｕ、またはそれらでメッキされた金属で形成することができる。素子群９０４とアンテナ９０２とは、異方性導電膜を用い、紫外線処理又は超音波処理を行うことで接続することができる。なお、素子群９０４とアンテナ９０２とは、導電性ペースト等を用いて接着してもよい。
【０１０１】
保護層９０１及び保護層９０３によって素子群９０４を挟むことによって半導体装置が完成する（図８（Ａ）中、矢印参照）。
【０１０２】
こうして形成された半導体装置の断面構造を図８（Ｂ）に示す。挟まれた素子群９０４の厚さ３００３は、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さとなるようにするとよい。また、保護層９０１及び保護層９０３を重ねたときの厚さをｄとしたとき、保護層９０１及び保護層９０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層９０１及び保護層９０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群９０４の面積は１０ｍｍ角（１００ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積とするとよい。
【０１０３】
保護層９０１及び保護層９０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスや基板の薄膜化により形成した素子群９０４自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群９０４と、保護層９０１及び保護層９０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層９０１及び保護層９０３で囲われた素子群９０４は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
【０１０４】
素子群９０４を有する半導体装置を曲面を有する基板に貼る場合について説明する。説明には図８（Ｃ）を用いる。図面では、素子群９０４から選択された１つのトランジスタ９８１を図示する。トランジスタ９８１は、ゲート電極９０７の電位に応じて、ソース及びドレインの一方９０５からソース及びドレインの他方９０６に電流を流す。トランジスタ９８１の電流が流れる方向（キャリアの移動方向３００４）と、基板９８０が弧を描く方向が直交するように、トランジスタ９８１は配置される。このような配置にすれば、基板９８０が折り曲げられて弧を描いても、トランジスタ９８１に与えられる応力の影響が少なく、素子群９０４が含むトランジスタ９８１の特性の変動を抑制することができる。
【０１０５】
本実施例は、上記の実施の形態、実施例１と自由に組み合わせることができる。
【実施例３】
【０１０６】
本実施例では、本発明の半導体装置２０１を構成する回路が有するトランジスタの構成例を示す。トランジスタは単結晶基板に形成されるＭＯＳトランジスタの他、薄膜トランジスタ（ＴＦＴ）で構成することもできる。図１１はこれらの回路を構成するトランジスタの断面構造を示す図である。図１１は、Ｎチャネル型のトランジスタ２００１、Ｎチャネル型のトランジスタ２００２、容量素子２００４、抵抗素子２００５、Ｐチャネル型のトランジスタ２００３が示されている。各トランジスタは半導体層４０５、絶縁層４０８、ゲート電極４０９を備えている。ゲート電極４０９は、第１導電層４０３と第２導電層４０２の積層構造で形成されている。また、図１２（Ａ）〜（Ｄ）は、図１１で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり合わせて参照することができる。
【０１０７】
図１１において、Ｎチャネル型のトランジスタ２００１の半導体層４０５には、ゲート電極４０９と重なる領域を挟んでチャネル長方向（キャリアの流れる方向）に並ぶように一対の不純物領域４０７が形成されている。不純物領域４０７は低濃度ドレイン（ＬＤＤ）領域であり、配線４０４とコンタクトを形成するソース領域及びドレイン領域を形成する不純物領域４０６の導電型を付与する不純物元素の濃度よりも低濃度に当該不純物元素がドープされた領域である。不純物領域４０６と不純物領域４０７には、Ｎチャネル型のトランジスタ２００１を構成する場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
【０１０８】
図１２（Ａ）で示すように、Ｎチャネル型のトランジスタ２００１のゲート電極４０９において、第１導電層４０３は第２導電層４０２の両側に広がって形成されている。この場合において、第１導電層４０３の膜厚は第２導電層４０２の膜厚よりも薄く形成されている。第１導電層４０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域４０７はゲート電極４０９の第１導電層４０３と重なるように形成されている。すなわち、ゲート電極４０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極４０９において、第２導電層４０２をマスクとして第１導電層４０３を通して一導電型の不純物を添加することにより、自己整合的に不純物領域４０７を形成している。すなわち、ゲート電極とオーバーラップするＬＤＤ領域を自己整合的に形成している。
【０１０９】
ゲート電極の両側にＬＤＤ領域を有するトランジスタは、図３における電源回路２０４中の第一の整流回路２２３及び第二の整流回路２２５に用いられる整流用のトランジスタや、論理回路に用いられるトランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタに適用される。これらのトランジスタは、ソース電極及びドレイン電極に正負両方の電圧が印加されるため、ゲート電極の両側にＬＤＤ領域を設けることが好ましい。
【０１１０】
図１１において、Ｎチャネル型のトランジスタ２００２の半導体層４０５には、チャネル形成領域の片側に不純物領域４０７が形成されている。不純物領域４０７は、不純物領域４０６の不純物濃度よりも低濃度に不純物元素がドープされた低濃度ドレイン（ＬＤＤ）領域である。図１２（Ｂ）で示すように、Ｎチャネル型のトランジスタ２００２のゲート電極４０９において、第１導電層４０３は、第２導電層４０２の片側に広がって形成されている。この場合も同様に、第２導電層４０２をマスクとして、第１導電層４０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤ領域を形成することができる。
【０１１１】
ゲート電極の片側にＬＤＤ領域を有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）といったアナログ回路を構成するトランジスタに適用すればよい。
【０１１２】
図１１において、容量素子２００４は、第１導電層４０３と半導体層４０５とで絶縁層４０８を挟んで形成されている。容量素子２００４を形成する半導体層４０５には、不純物領域４１０と不純物領域４１１を備えている。不純物領域４１１は、半導体層４０５において第１導電層４０３と重なる位置に形成される。また、不純物領域４１０は配線４０４とコンタクトを形成する。不純物領域４１１は、第１導電層４０３を通して一導電型の不純物を添加することができるので、不純物領域４１０と不純物領域４１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも可能である。いずれにしても、容量素子２００４において、半導体層４０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、第１導電層４０３は、図１２（Ｃ）に示すように、第２導電層４０２を補助的な電極として利用することにより、第１導電層４０３及び第２導電層４０２は容量素子２００４の電極として十分に機能させることができる。このように、第１導電層４０３と第２導電層４０２を組み合わせた複合的な電極構造とすることにより、容量素子２００４を自己整合的に形成することができる。
【０１１３】
容量素子２００４は、図３に示す電源回路２０４の保持容量２２４、あるいは高周波回路２０３が有する共振容量２２０、データ復調回路が有する第一の容量素子２３０及び第二の容量素子２３１として用いることができる。特に、共振容量は、容量素子の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。
【０１１４】
図１１において、抵抗素子２００５は、第１導電層４０３によって形成されている（図１２（Ｄ）も参照）。第１導電層４０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜設定して抵抗素子を構成することができる。
【０１１５】
抵抗素子は、図１に示すデータ変調回路２０８が有する抵抗負荷として用いることができる。また、図３に示すデータ復調回路２０７が有する第一の抵抗素子２２８及び第二の抵抗素子２２９としても用いることができる。さらに、ＶＣＯなどで電流を制御する場合の負荷としても用いることができる。抵抗素子は、導電型を付与する不純物元素を高濃度に含む半導体層や、膜厚の薄い金属層によって構成すればよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。
【０１１６】
図１１において、Ｐチャネル型のトランジスタ２００３は、半導体層４０５に不純物領域４１２を備えている。この不純物領域４１２は、配線４０４とコンタクトを形成するソース領域及びドレイン領域として機能する。ゲート電極４０９の構成は第１導電層４０３と第２導電層４０２が重畳した構成となっている（図１２（Ｅ）も参照）。Ｐチャネル型のトランジスタ２００３はＬＤＤ領域を設けないシングルドレイン構造のトランジスタである。Ｐチャネル型のトランジスタ２００３を形成する場合、不純物領域４１２にはＰ型を付与する不純物として硼素などが添加される。一方、不純物領域４１２にＮ型を付与する不純物としてリンなどを添加すればシングルドレイン構造のｎチャネル型トランジスタとすることもできる。
【０１１７】
半導体層４０５及びゲート絶縁層４０８の一方若しくは双方に対して、高密度プラズマ処理によって酸化又は窒化処理しても良い。この処理は、実施例１で示した手法と同様にすることができる。
【０１１８】
上記処理によって、半導体層４０５とゲート絶縁層４０８の界面の欠陥準位を低減することができる。ゲート絶縁層４０８対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層をゲート絶縁層４０８として適用することができる。また、トランジスタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層４０５の表面に形成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを組み合わせてゲート絶縁層４０８を形成することができる。また、同様に、この絶縁層は、容量素子２００４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
【０１１９】
図１１及び図１２を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下の間隔を有する複数のスリットを設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
【０１２０】
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。図１２（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形成することができる。半導体層上において第１導電層のみが形成される領域を設けることは、ＬＤＤ領域を自己整合的に作製することができる等の点で有効であるが、半導体層上以外の領域（ゲート電極と連続する配線領域）では第１導電層のみが形成される領域は必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配線密度を実質的に高めることができる。
【０１２１】
図１１及び図１２の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層をＴａＮを用い、第２導電層としてタングステン膜を用いることができる。
【０１２２】
本実施例では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じフォトマスクまたはレチクルを用いたエッチング工程によって作り分ける方法を示した。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
【０１２３】
本実施例は、上記の実施の形態、実施例１及び実施例２と自由に組み合わせることができる。
【実施例４】
【０１２４】
本実施例では、半導体装置２０１のメモリ回路２１０等として用いることができるスタティックＲＡＭ（ＳＲＡＭ）の一例について、図１３〜図１５を参照して説明する。
【０１２５】
図１３（Ａ）で示す半導体層１０、半導体層１１はシリコン若しくはシリコンを成分とする結晶性の半導体で形成することが好ましい。例えば、半導体層１０、半導体層１１として、シリコン膜をレーザアニールなどによって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも半導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用することも可能である。
【０１２６】
いずれにしても、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に形成する。そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。そのマスクパターンを利用して半導体層をエッチング処理することにより、トランジスタのソース領域及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層１０、半導体層１１を形成する。
【０１２７】
図１３（Ａ）で示す半導体層１０、半導体層１１を形成するためのフォトマスクは、図１３（Ｂ）に示すマスクパターン２０００を備えている。このマスクパターン２０００は、フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジストを用いる場合には、図１３（Ｂ）で示すマスクパターン２０００は、遮光部として作製される。マスクパターン２０００は、多角形の頂部Ａを削除した形状となっている。このフォトマスクのパターンは、例えば、角部において一辺が１０μｍ以下の直角三角形を切り取るように面取りされている。また、屈曲部Ｂにおいては、その角部が直角とならないように屈曲する形状となっている。屈曲部Ｂを拡大すると、複数段に渡って屈曲する形状（実施例１で図７を用いて示した構成参照）となっている。
【０１２８】
図１３（Ｂ）で示すマスクパターン２０００は、その形状が、図１３（Ａ）で示す半導体層１０、半導体層１１に反映される。その場合、マスクパターン２０００と相似の形状が転写されても良いが、マスクパターン２０００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２０００よりもさらにパターン形状をなめらかにした丸め部を設けても良い。
【０１２９】
半導体層１０、半導体層１１の上には、酸化シリコン若しくは窒化シリコンを少なくとも一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層である。そして、図１４（Ａ）で示すように、半導体層と一部が重なるようにゲート配線１２、ゲート配線１３、ゲート配線１４を形成する。ゲート配線１２は半導体層１０に対応して形成される。ゲート配線１３は半導体層１０、半導体層１１に対応して形成される。また、ゲート配線１４は半導体層１０、半導体層１１に対応して形成される。ゲート配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によってその形状を絶縁層上に作り込まれる。
【０１３０】
このゲート配線を形成するためのフォトマスクは、図１４（Ｂ）に示すマスクパターン２１００を備えている。このマスクパターン２１００は、角部において一辺が１０μｍ以下または配線の線幅の１／２以下で線幅の１／５以上の大きさの直角三角形を切り取るように面取りされている。図１４（Ｂ）で示すマスクパターン２１００は、その形状が、図１４（Ａ）で示すゲート配線１２、ゲート配線１３、ゲート配線１４に反映される。その場合、マスクパターン２１００と相似の形状が転写されても良いが、マスクパターン２１００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２１００よりもさらにパターン形状をなめらかにした、丸め部を設けても良い。すなわち、ゲート配線１２、ゲート配線１３、ゲート配線１４の角部は、丸みをおびていてもよい。角部の外側はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、角部の内側では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す。その結果、歩留まり向上が非常に期待できるという効果を有する。
【０１３１】
層間絶縁層はゲート配線１２、ゲート配線１３、ゲート配線１４の次に形成される層である。層間絶縁層は酸化シリコンなどの無機絶縁材料若しくポリイミドやアクリル樹脂などを使った有機絶材料を使って形成する。この層間絶縁層とゲート配線１２、ゲート配線１３、ゲート配線１４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させても良い。また、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けても良い。この絶縁層は、外因性の金属イオンや水分など薄膜トランジスタ（ＴＦＴ）にとっては良くない不純物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
【０１３２】
層間絶縁層には所定の位置に開孔が形成されている。例えば、下層にあるゲート配線や半導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成される配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチング加工により所定のパターンに形成される。そして、図１５（Ａ）で示すように、半導体層１０や半導体層１１と一部が重なるように配線１５、配線１６、配線１７、配線１８、配線１９、配線２０を形成する。配線はある特定の素子間を連結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈曲部が含まれる。また、他の配線とのコンタクト部やその他の領域において配線幅が変化する。コンタクト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線幅が広がるように変化する。
【０１３３】
この配線１５乃至配線２０を形成するためのフォトマスクは、図１５（Ｂ）に示すマスクパターン２２００を備えている。この場合においても、マスクパターンは、角部において一辺が１０μｍ以下または配線の線幅の１／２以下で線幅の１／５以上の大きさの直角三角形を切り取るように面取りされる。更に、角部に丸みをおびさせてもよい。このような配線は、角部の外側はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、角部の内側では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す。その結果、歩留まり向上が非常に期待できるという効果を有する。配線の角部が丸みをおびることにより、配線の電気伝導を良好にする効果が期待できる。また、多数の配線を平行に設けた構造において、角部が丸みをおびた配線を用いることは、ゴミを洗い流すのにきわめて好都合である。
【０１３４】
図１５（Ａ）には、Ｎチャネル型のトランジスタ２１、Ｎチャネル型のトランジスタ２２、Ｎチャネル型のトランジスタ２３、Ｎチャネル型のトランジスタ２４、Ｐチャネル型のトランジスタ２５、Ｐチャネル型のトランジスタ２６が形成されている。Ｎチャネル型のトランジスタ２３とＰチャネル型のトランジスタ２５はインバータ２７を構成している。Ｎチャネル型のトランジスタ２４とＰチャネル型のトランジスタ２６はインバータ２８を構成している。この６つのトランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には、窒化シリコンや酸化シリコンなどの絶縁層が形成されていても良い。
【０１３５】
本実施例は、上記の実施の形態、実施例１乃至実施例３と自由に組み合わせることができる。
【実施例５】
【０１３６】
本発明の半導体装置２０１の一実施例を図１７に示す。図１７（Ａ）は半導体装置２０１の展開図であり、図１７（Ｂ）は図１７（Ａ）のＡ−Ｂにおける断面図である。本実施例では、複数のアンテナを有する半導体装置２０１において、特に薄膜トランジスタを有する層上に形成されたアンテナと、パッチアンテナとを有する半導体装置２０１の構造について説明する。
【０１３７】
実施例１で示した素子群６０１の作製方法と同様に、絶縁性基板７１０１上に薄膜トランジスタを有する層７１０２が形成される。薄膜トランジスタを有する層７１０２上に層間絶縁層７１８２が形成される。層間絶縁層７１８２上に第１のアンテナ７１８１が形成される。第１のアンテナ７１８１上には絶縁層７１８３が形成され、絶縁層７１８３の表面に接続端子７１８４が形成される。
【０１３８】
一部に接続端子７１８４が露出した絶縁層７１８３と第２のアンテナであるパッチアンテナ７１０３とが、異方性導電接着材７１０４により固着される。また、接続端子７１８４とパッチアンテナの給電体層７１１３とが、異方性導電接着材７１０４に分散される導電性粒子で電気的に接続される。接続端子７１８４と薄膜トランジスタを有する層７１０２に形成される第１の薄膜トランジスタ７１８５とが電気的に接続される。また、薄膜トランジスタを有する層７１０２に形成される第２の薄膜トランジスタ７１８６と第１のアンテナ７１８１とが電気的に接続される。なお、異方性導電接着材の代わりに、導電性ペーストを硬化した導電層を用いてもよい。
【０１３９】
第１のアンテナ７１８１は、アルミニウム、銅、銀を含む金属材料で形成する。例えば、銅又は銀のペースト状組成物を、スクリーン印刷、オフセット印刷、インクジェット方式の印刷法で形成することができる。また、スパッタリングなどでアルミニウム膜を形成し、エッチング加工により形成しても良い。その他、電解メッキ法、無電解メッキ法を用いて形成しても良い。
【０１４０】
なお、第１のアンテナ７１８１を省略することも可能である。
【０１４１】
ここでは、第１のアンテナ７１８１の形状は、図１８（Ａ）に示すように方形コイル状である。
【０１４２】
第１のアンテナ７１８１の形状について図１８を用いて説明する。図１８は、層間絶縁層７１８２及びその上に形成されたアンテナを示す上面図である。本実施例では、図１７（Ａ）及び図１８（Ａ）に示すように、第１のアンテナ７１８１は方形コイル状７１８１ａであるがこの形状に限定されるものではない。円形コイル状としてもよい。また、図１８（Ｂ）に示すように方形ループ状７１８１ｂのアンテナとすることができる。また、円形ループ状アンテナとすることができる。また、図１８（Ｃ）に示すように直線型ダイポール状７１８１ｃのアンテナとすることができる。また、曲線型ダイポール状のアンテナとすることができる。
【０１４３】
このように複数のアンテナを設けることで、一つの半導体装置で複数の異なる周波数の電波を受信することが可能なマルチバンド対応の半導体装置を形成することができる。
【０１４４】
本実施例は、上記の実施の形態、実施例１乃至実施例４と自由に組み合わせることができる。
【実施例６】
【０１４５】
本実施例では、本発明の半導体装置２０１の用途について図９及び図１０を用いて説明する。半導体装置２０１は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図１０（Ａ）参照）に設けて使用することができる。また、包装用容器類（包装紙やボトル等、図１０（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図１０（Ｃ）参照）に設けて使用することができる。また、車やバイクや自転車等の乗物類（図１０（Ｄ）参照）、鞄や眼鏡等の身の回り品（図１０（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
【０１４６】
半導体装置２０１は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置２０１を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置２０１を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置２０１を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１４７】
以上のように、本発明の半導体装置２０１は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１４８】
半導体装置２０１は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
【０１４９】
次に、半導体装置２０１を用いたシステムの一形態について、図９を用いて説明する。表示部５２１を含む携帯端末の側面には、リーダ／ライタ５２０が設けられ、物品Ａ５２２の側面には本発明の半導体装置５２３が設けられ、物品Ｂ５３２の上面には本発明の半導体装置５３１が設けられている（図９（Ａ）参照）。物品Ａ５２２が含む半導体装置５２３にリーダ／ライタ５２０をかざすと、表示部５２１に物品Ａ５２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。物品Ｂ５３２が含む半導体装置５３１にリーダ／ライタ５２０をかざすと、表示部５２１に物品Ｂ５３２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。
【０１５０】
図９（Ａ）に示すシステムを利用したビジネスモデルの一例を示す。説明には図９（Ｂ）のフローチャートを用いる。携帯端末において、食物アレルギーの情報を入力しておく（ステップ１）。食物アレルギーの情報とは、所定の人物が食物アレルギー反応を起こす原材料等の情報である。携帯端末に設けられたリーダ／ライタ５２０によって、前述のとおり物品Ａ５２２の情報を取得する（ステップ２）。ここで、物品Ａ５２２は食品であるとする。物品Ａ５２２の情報には物品Ａ５２２の原材料の情報が含まれる。食物アレルギーの情報と取得した物品Ａ５２２の原材料の情報とを比較し、一致する材料があるか否かを判断する（ステップ３）。一致する材料がある場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性があるとし、携帯端末の使用者に注意を呼びかける（ステップ４）。一致する材料がない場合、所定の人物は物品Ａに対してアレルギー反応を起こす危険性が少ないとし、携帯端末の使用者にその旨（安全である旨）を知らせる（ステップ５）。ステップ４やステップ５において、携帯端末の使用者に情報を知らせる方法は、携帯端末の表示部５２１に表示を行う方法であっても良いし、携帯端末のアラーム等を鳴らす方法であっても良い。
【０１５１】
本発明の半導体装置２０１は過電圧を防止するため信頼性が高く、且つサイズを小さくすることができる。よって、本発明により、半導体装置２０１を搭載することができるものの範囲が広がり、多様なシステムを実現することができる。こうして、高機能化と高付加価値化を実現したシステムを提供することができる。
【０１５２】
本実施例は、上記の実施の形態、実施例１乃至実施例５と自由に組み合わせることができる。
【図面の簡単な説明】
【０１５３】
【図１】本発明の半導体装置の構成を示す図。
【図２】従来の半導体装置の構成を示す図。
【図３】本発明の半導体装置の構成を示す図。
【図４】本発明の半導体装置のマスク図面の一部を示す図。
【図５】本発明の半導体装置のアンテナの構成を示す図。
【図６】本発明の半導体装置の作製方法を示す図。
【図７】半導体装置の配線の引き回し方法を示す図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明の半導体装置の用途を示す図。
【図１０】本発明の半導体装置の用途を示す図。
【図１１】本発明の半導体装置の作製方法を示す図。
【図１２】本発明の半導体装置の作製方法を示す図。
【図１３】本発明の半導体装置の作製方法を示す図。
【図１４】本発明の半導体装置の作製方法を示す図。
【図１５】本発明の半導体装置の作製方法を示す図。
【図１６】本発明の半導体装置のマスク図面の一部及び等価回路を示す図。
【図１７】本発明の半導体装置の構成を示す図。
【図１８】本発明の半導体装置のアンテナの構成を示す図。
【符号の説明】
【０１５４】
１０ 半導体層
１１ 半導体層
１２ ゲート配線
１３ ゲート配線
１４ ゲート配線
１５ 配線
１６ 配線
１７ 配線
１８ 配線
１９ 配線
２０ 配線
２１ トランジスタ
２２ トランジスタ
２３ トランジスタ
２４ トランジスタ
２５ トランジスタ
２６ トランジスタ
２７ インバータ
２８ インバータ
１０１ アナログ回路部
１０２ デジタル回路部（ロジック回路部）
２０１ 半導体装置
２０２ アンテナ
２０３ 高周波回路
２０４ 電源回路
２０５ リセット回路
２０６ クロック発生回路
２０７ データ復調回路
２０８ データ変調回路
２０９ 制御回路
２１０ メモリ回路
２１１ 半導体集積回路
２２０ 共振容量
２２１ 第一の帯域フィルタ
２２２ 第二の帯域フィルタ
２２３ 第一の整流回路
２２４ 保持容量
２２５ 第二の整流回路
２２６ 制御回路内回路
２２７ インバータ
２２８ 第一の抵抗素子
２２９ 第二の抵抗素子
２３０ 第一の容量素子
２３１ 第二の容量素子
２３２ Ｎ型トランジスタ
２３３ Ｎ型トランジスタ
２３４ Ｎ型トランジスタ
２３５ Ｎ型トランジスタ
３０１ 半導体装置
３０２ アンテナ
３０３ 高周波回路
３０４ａ 電源回路
３０４ｂ リミッタ回路
３０４ｃ リセット回路
３０４ｄ クロック発生回路
３０５ データ復調回路
３０６ データ変調回路
３０７ 制御回路
３０８ メモリ回路
３０９ 半導体集積回路
４０２ 第２導電層
４０３ 第１導電層
４０４ 配線
４０５ 半導体層
４０６ 不純物領域
４０７ 不純物領域
４０８ 絶縁層
４０９ ゲート電極
４１０ 不純物領域
４１１ 不純物領域
４１２ 不純物領域
５２０ リーダ／ライタ
５２１ 表示部
５２２ 物品Ａ
５２３ 半導体装置
５３１ 半導体装置
５３２ 物品Ｂ
６００ 基板
６０１ 素子群
６０２ 端子部
６０３ 導電性粒子
６０４ 樹脂
６１０ 基板
６６１ 下地層
６６２ 半導体層
６６２ａ チャネル形成領域
６６２ｂ 不純物領域
６６２ｃ 低濃度不純物領域
６６３ 第１の絶縁層
６６４ ゲート電極
６６５ 第３の絶縁層
６６６ 配線
６６７ 第２の絶縁層
６６８ 第４の絶縁層
７０１ フレキシブル基板
７２０ 無線タグ
９０１ 保護層
９０２ アンテナ
９０３ 保護層
９０４ 素子群
９０５ ソース及びドレインの一方
９０６ ソース及びドレインの他方
９０７ ゲート電極
９８０ 基板
９８１ トランジスタ
１１０１ アナログ回路部
１１０２ デジタル回路部（ロジック回路部）
１２０１ａ 角部
１２０１ｂ 角部
１２０１ｃ 角部
１２０２ａ 角部
１２０２ｂ 角部
１２０２ｃ 角部
２０００ マスクパターン
２１００ マスクパターン
２２００ マスクパターン
２００１ トランジスタ
２００２ トランジスタ
２００３ トランジスタ
２００４ 容量素子
２００５ 抵抗素子
３００３ 厚さ
３００４ キャリアの移動方向
３００５ 方向
３０１１ 配線
３０１２ 配線
３０１３ 配線
３０１４ コンタクトホール
５０００ａ 端子
５０００ｂ 端子
５００１ａ Ｎ型半導体層
５００１ｂ Ｐ型半導体層
５００２ コンタクトホール
５００３ 第１の配線
５００４ 第２の配線
５５０１ Ｐ型トランジスタ
５５０２ Ｎ型トランジスタ
５５５０ Ｎ型トランジスタ
７１０１ 絶縁性基板
７１０２ 層
７１０３ パッチアンテナ
７１０４ 異方性導電接着材
７１１３ 給電体層
７１８１ 第１のアンテナ
７１８１ａ 方形コイル状
７１８１ｂ 方形ループ状
７１８１ｃ 直線型ダイポール状
７１８２ 層間絶縁層
７１８３ 絶縁層
７１８４ 接続端子
７１８５ 第１の薄膜トランジスタ
７１８６ 第２の薄膜トランジスタ
【特許請求の範囲】
【請求項１】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項２】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項３】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項４】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項５】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項６】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項７】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項８】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項９】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路のトランジスタに含まれるゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項１０】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項３、請求項６乃至請求項８のいずれか一項において、
前記デジタル回路部はメモリ回路を有することを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項３、請求項６乃至請求項８のいずれか一項において、
前記アナログ回路部の電源電圧と前記デジタル回路部の電源電圧とは同じであることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記半導体装置と、前記半導体装置と無線通信によって情報の交信を行うリーダ／ライタとを有することを特徴とする無線通信システム。
【請求項１】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項２】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項３】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項４】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項５】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長以上であることを特徴とする半導体装置。
【請求項６】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項７】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項８】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部とデジタル回路部とを有し、
前記アナログ回路部には無線信号が入力され、
前記デジタル回路部には前記アナログ回路部からの出力信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記デジタル回路部に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項９】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路のトランジスタに含まれるゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項１０】
無線通信によりデータの交信を行う半導体装置において、
アナログ回路部を有し、
前記アナログ回路部には無線信号が入力され、
前記アナログ回路部は、前記無線信号を用いて直流電圧を発生する電源回路と、前記無線信号を復調するデータ復調回路と、前記データ復調回路の出力を用いてクロックを生成するクロック発生回路とを有し、
前記電源回路及び前記データ復調回路に含まれるトランジスタのうち、前記電源回路の入力に接続されたトランジスタ及び前記データ復調回路の入力に接続されたトランジスタのゲート長は、前記クロック発生回路に含まれるトランジスタのゲート長の２倍以上であることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項３、請求項６乃至請求項８のいずれか一項において、
前記デジタル回路部はメモリ回路を有することを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項３、請求項６乃至請求項８のいずれか一項において、
前記アナログ回路部の電源電圧と前記デジタル回路部の電源電圧とは同じであることを特徴とする半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記半導体装置と、前記半導体装置と無線通信によって情報の交信を行うリーダ／ライタとを有することを特徴とする無線通信システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００７−３６２１６（Ｐ２００７−３６２１６Ａ）
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願番号】特願２００６−１７１７４６（Ｐ２００６−１７１７４６）
【出願日】平成１８年６月２１日（２００６．６．２１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願日】平成１８年６月２１日（２００６．６．２１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]