説明

半導体装置

【課題】 信頼性の高いフリップチップ接続を有する半導体装置を提供する。
【解決手段】 フリップチップ実装される半導体チップ10は、半導体集積回路が形成された主面12に金スタッドバンプ16を含み、該金スタッドバンプ16は、銀(Ag)を含有する。好ましくは、銀の含有率は、17%±2%である。金スタッドバンプ16は、基板20のCu電極22にはんだバンプ24を介して接続される。金スタッドバンプ16に銀を含有させることで、金スタッドバンプ16とCu電極22の接合において、ボイドやクラックの発生を抑制することができる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、フリップチップ実装される半導体装置に関し、特に、半導体チップに形成されるスタッドバンプに関する。
【背景技術】
【0002】
携帯電話、携帯型コンピュータ、その他の小型電子機器の高機能化に伴い、電子機器に搭載される半導体チップの高集積化、狭ピッチ化が望まれている。高集積化、狭ピッチ化された半導体チップを実装する技術の一つに、ベアチップを基板に接続するフリップチップ実装がある。フリップチップ実装は、半導体チップの集積回路面である主面に形成されたバンプ電極を、基板上の電極またはランドに対向させて接続するものである。このフリップチップ接続は、半導体チップの電極をワイヤボンディングを用いて基板に接続する方法に置き換わるものである。
【0003】
フリップチップ接続には、予め異方性導電フィルムをラミネートした基板上に、バンプが形成されたベアチップを加圧圧着する方法や、ベアチップ上の金スタッドバンプを基板電極に熱圧着や超音波振動により接続する方法や、ベアチップ上のはんだバンプを基板電極にリフロー接続する方法などが知られている。また、フリップチップ接続の場合、金スタッドバンプやはんだバンプに応力が集中し、接合が破断するのを防止するために、ベアチップと基板との間に液状のアンダーフィル用樹脂を注入し、接続強度を増加する方法が知られている。
【0004】
特許文献1は、テキサスインスツルメンツ社の半導体集積回路デバイスおよびその組立方法に関する。これによれば、図6に示すように、BGA(ボールグリッドアレイ)またはLGA(ランドグリッドアレイ)の集積回路(IC)デバイス100において、中心間距離で100μm未満の間隔を有するチップコンタクトパッド105上に金バンプ106が形成され、フリップチップを薄膜プラスチック基板101に取付けている。オーバモールドパッケージ109は、外側部分へのはんだボールの取付けのための安定性を与え、バンプのアンダーフィルとして用いられる非導電性ポリマ接着剤110は、パッケージの剛性を補強している。
【0005】
【特許文献1】特開2002−170901号
【発明の開示】
【発明が解決しようとする課題】
【0006】
従来のスタッドバンプに用いられる材質として、例えば、パラジウムを1%程度含有する金合金が使用されていた。このようなスタッドバンプを、基板上のCu電極にはんだを用いて接続させると、Au/Sn共晶接続以外に、はんだと金の界面やはんだと銅の界面に多数のボイドやクラックが発生し、フリップチップの接続の強度が低下してしまうという課題がある。
【0007】
図7は、フリップチップ接続された半導体デバイスにバイアス電圧を印加せず、150度のオーブンの中に500時間、1000時間放置したときのバンプ電極の接合状態を示す断面写真である。200はスタッドバンプ、210ははんだ、220はCu電極を示している。図8Aないし図8Cは、図7の銅電極とはんだとの界面の拡大写真であり、図9Aないし図9Cは、図7のスタッドバンプとはんだとの界面の拡大写真である。
【0008】
図8Bに示すように、500時間を経過すると、界面にボイド230(丸で囲った部分)が発生し、1000時間経過するとさらにボイドが増加していることがわかる。
【0009】
また図9Bにおいても、500時間が経過すると、Au/Snの内部、AuとAuSnの界面、AuとAuAlとの界面にボイド230が発生していることがわかる。さらに経過時間が1000時間になると、Auの拡散によりAu部分のほとんどが消滅し、AuSnとAuAlの界面のボイド230の発生によりクラック240が進行し、さらに一部に腐食250が見られるようになる。
【0010】
本発明は、上記従来の課題を解決するために成されたものであり、信頼性の高いフリップチップ接続を有する半導体チップおよび半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明に係るフリップチップ実装される半導体チップは、半導体集積回路が形成された主面に複数の金スタッドバンプを有し、当該金スタッドバンプが銀(Ag)を含有するものである。好ましくは、銀の含有量は、金に対して17%±2%の割合である。金スタッドバンプは、特にその形状を制限されるものではなく、半導体チップの主面から突出する形状であればよい。金スタッドバンプは、半導体チップの主面に形成された電極パッド上に形成される。
【0012】
本発明に係る半導体装置は、上記した半導体チップと、半導体チップをフリップ実装する基板とを含み、半導体チップの複数の金スタッドバンプは、基板の対応する複数の導電性領域にはんだを用いて接続される。はんだは、好ましくは、鉛フリーであり、好ましくは銀を含む錫合金が用いられる。さらに錫合金は、Bi、Cu、In等を含むものであってもよい。複数の導電性領域は、基板上にパターンニングされた銅または銅合金の配線または電極である。半導体チップ上の金スタッドバンプは、導電性領域に接続される際に、超音波振動や熱圧着を加えるようにしてもよい。基板は、ポリイミド、ガラスエポキシ等を用いることができるが、その材質や構成を特に制限するものではない。また、基板の第1の面に前記複数の導電性領域が形成され、第1の面と対向する第2の面に前記複数の導電性領域と電気的に接続された複数の外部電極が形成され、BGAまたはLGAパッケージを構成するようにしてもよい。さらに、半導体チップと基板との間にアンダーフィル用樹脂を充填するようにしてもよい。
【発明の効果】
【0013】
本発明によれば、半導体チップ上の金スタッドバンプが銀を含有することにより、フリップチップ接続におけるスタッドバンプとはんだとの界面におけるボイドやクラックの発生を抑制し、接合強度が高い、信頼性のある半導体装置を提供することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。
【実施例】
【0015】
図1は、本発明の実施例に係る半導体装置の構成を示す断面図である。半導体装置1は、半導体チップ10と、半導体チップ10をフリップチップ実装する基板20とを含んでいる。半導体チップ10の集積回路が形成された主面12には、アルミニウムまたはアルミニウム合金等から形成される複数の電極パッド14が形成されている。電極パッド14上には、金スタッドバンプ16が形成されている。金子スタッドバンプの形状は、特に制限されない。例えば、半球状、円錐状まはた矩形状である。好ましくは、金スタッドバンプ16は、主面12から5μm以上の高さを有し、10μm以上のピッチで配置されている。
【0016】
基板20は、例えばラミネート基板であり、その上面にパターニングされたCu等の電極22が形成され、電極22には、はんだバンプ24が形成されている。はんだバンプ24は、半導体チップ10の電極パッド14または金スタッドバンプ16に対応する位置に配置されている。はんだバンプ24は、好ましくは鉛フリーの材質からなり、たとえば、銀を含む錫合金である。錫合金はさらに、銅、インジウム、ビスマス等を含むものであってもよい。電極22は、基板20の内部配線26を介して、基板裏面に形成された外部電極28に接続される。電極28には、BGA用またはCSP用のはんだボール32を接続することができる。
【0017】
半導体チップ10の金スタッドバンプ16を、基板20のはんだバンプ32に接続し、はんだリフローにより金スタッドバンプ16と電極24とが接合される。金スタッドバンプ16と電極24の接合状態は脆いため、これを補強するためにアンダーフィル用樹脂30を、半導体チップ10の主面12と基板20の隙間に注入することようにしてもよい。
【0018】
本発明の特徴の1つは、金スタッドバンプ16が銀(Ag)を含有していることである。好ましくは、金スタッドバンプ16は、17±2%の銀と、0.01%以下の添加物および不純物とを含む。スタットバンプは、公知のように、ワイヤボンディング装置または専用のスタッドバンプボンダーを用いて、金線でボールを作り、その先端部を切断してバンプを形成することができる。本実施例では、銀を含有する金線を用意し、ワイヤーボンダーにより半導体チップの電極パッド上に金スタッドバンプ16を形成している。使用される銀を含有する金線は、線径が約18μm、重量(mg/200mm)が0.77〜0.96、破断荷重(mN)が106、伸び率(%)が0.5以上の特性を有する。
【0019】
図2(a)は、上記のように構成された半導体装置1をバイアス電圧を印加させずに、150度のオーブン中に放置したときの金スタッドバンプ16とCu電極22とのはんだの接合状態を示す断面写真であり、図2(b)は、金スタットバンプ16とCu電極24との接合状態を模式的に示した図である。断面写真は、左から順に、初期時(Initial)、500時間経過時、1000時間経過時の接合状態を示している。
【0020】
図3Aないし図3Cは、Cu電極とはんだとの接合状態を示す図2の拡大写真であり、倍率4000倍のBEI(組成像)を示している。初期状態では、ボイドの発生は見られないが、図3Bに示すように、500時間を経過すると、界面にボイド(円で示した箇所)50が複数発生している。しかし、図8Aないし図8Cに示す、従来のスタッドバンプと比較すると、その発生頻度が著しく減少していることがわかる。
【0021】
図4Aないし図4Cは、金スタッドバンプとはんだの接合状態を示す図2の拡大写真である。これらの写真からも明らかなように、図9Aないし図9Cに示す従来の金スタッドバンプと比較すると、金とはんだの界面にはほとんどボイドまたはクラックが発生していない。
【0022】
図5は、本実施例の金スタッドバンプを用いたときの抵抗(Newで示すグラフ)と従来のスタットバンプを用いたときの抵抗(HBGで示すグラフ)を比較するグラフである。グラフからも明らかなように、従来のスタッドバンプの場合には、約500時間が経過したあたりから抵抗が上昇し、約1000時間経過時で約30%の抵抗の上昇が見られる。これは、バンプとはんだの界面におけるボイドやクラックが多数発生したことによるものと推測される。これに対し、本実施例の銀を含有する金スタッドバンプの場合には、1000時間経過後であっても、抵抗の上昇は僅かであり、ボイドやクラックの発生が抑制されている。
【0023】
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【0024】
上記実施例では、はんだボールが形成されるパッケージの例を示したが、これは一例であっても他のパッケージ、例えば、CSPやLGAであってもよい。さらに、金スタッドバンプ電極の形状、大きさ、それらのピッチは、目的や用途に応じて適宜選択される。
【産業上の利用可能性】
【0025】
本発明は、フリップチップ接続される種々の電子部品、特に、小型化、極薄化が要求される半導体装置、実装基板等において利用される。
【図面の簡単な説明】
【0026】
【図1】本発明の実施例に係る半導体装置の構成を示す断面図である。
【図2】本実施例によりフリップチップ接続された金スタッドバンプ電極の接続状態を示す図であり、同図(a)は、150度のオーブン中に放置されたときの断面写真を示し、同図(b)は、その接続状態を示す模式的な図である。
【図3−A】図3Aは、初期時のCu電極とはんだの接合状態を示す断面写真である。
【図3−B】図3Bは、500時間経過時のCu電極とはんだの接合状態を示す断面写真である。
【図3−C】図3Cは、1000時間経過時のCu電極とはんだの接合状態を示す断面写真である。
【図4−A】図4Aは、初期時の金スタッドバンプ電極とはんだの接合状態を示す断面写真である。
【図4−B】図4Bは、500時間経過時の金スタッドバンプ電極とはんだの接合状態を示す断面写真である。
【図4−C】図4Cは、1000時間経過時の金スタッドバンプ電極とはんだの接合状態を示す断面写真である。
【図5】本実施例の金スタッドバンプ電極を用いたときの抵抗と従来の電極を用いたときの抵抗を比較するグラフである。
【図6】従来のフリップチップ接続された半導体デバイスの断面図である。
【図7】従来のよりフリップチップ接続された金スタッドバンプ電極の接続状態を示す断面写真である。
【図8−A】図8Aは、初期時のCu電極とはんだの接合状態を示す断面写真である。
【図8−B】図8Bは、500時間経過時のCu電極とはんだの接合状態を示す断面写真である。
【図8−C】図8Cは、1000時間経過時のCu電極とはんだの接合状態を示す断面写真である。
【図9−A】図9Aは、初期時の金スタッドバンプ電極とはんだの接合状態を示す断面写真である。
【図9−B】図9Bは、500時間経過時の金スタッドバンプ電極とはんだの接合状態を示す断面写真である。
【図9−C】図9Cは、1000時間経過時の金スタッドバンプ電極とはんだの接合状態を示す断面写真である。
【符号の説明】
【0027】
1:半導体装置 10:半導体チップ
12:主面 14:電極パッド
16:金スタッドバンプ 20:基板
22:Cu電極 24:はんだバンプ
26:内部配線 28:外部電極
30:アンダーフィル用樹脂 32:はんだボール

【特許請求の範囲】
【請求項1】
フリップチップ実装される半導体チップであって、
半導体集積回路が形成された主面に複数の金スタッドバンプを有し、当該金スタッドバンプが銀(Ag)を含有する、半導体チップ。
【請求項2】
銀の含有量は、金に対して17%±2%の割合である、請求項1に記載の半導体チップ。
【請求項3】
金スタッドバンプは、半導体チップの主面に形成された電極パッド上に形成される、請求項1または2に記載の半導体チップ。
【請求項4】
請求項1ないし3いずれか1つに記載の半導体チップと、半導体チップをフリップチップ実装する基板とを含む半導体装置。
【請求項5】
半導体チップ上の複数の金スタッドバンプは、基板の対応する複数の導電性領域にはんだにより接続される、請求項4に記載の半導体装置。
【請求項6】
前記はんだは、鉛フリーである、請求項5に記載の半導体装置。
【請求項7】
前記はんだは、銀を含む錫合金である、請求項4または5に記載の半導体装置。
【請求項8】
前記複数の導電性領域は、銅または銅合金のパターンである、請求項5に記載の半導体装置。
【請求項9】
基板の第1の面に前記複数の導電性領域が形成され、第1の面と対向する第2の面に前記複数の導電性領域と電気的に接続された複数の外部電極が形成されている、請求項4ないし8いずれか1つに記載の半導体装置。
【請求項10】
半導体チップの主面と基板の第1の面との間にアンダーフィル用樹脂が充填される、請求項4ないし9いずれか1つに記載の半導体装置。

【図1】
image rotate

【図6】
image rotate

【図2】
image rotate

【図3−A】
image rotate

【図3−B】
image rotate

【図3−C】
image rotate

【図4−A】
image rotate

【図4−B】
image rotate

【図4−C】
image rotate

【図5】
image rotate

【図7】
image rotate

【図8−A】
image rotate

【図8−B】
image rotate

【図8−C】
image rotate

【図9−A】
image rotate

【図9−B】
image rotate

【図9−C】
image rotate