半導体装置
【課題】半導体装置の高集積化された半導体チップの突起電極とテープキャリアのインナーリードとの接合工程を簡素化する手段を提供する。
【解決手段】半導体装置が、半導体チップと、絶縁性を有するベースフィルムと、半導体チップの一の面の縁部の中央側に１列に形成された第１の突起電極と、第１の突起電極の外側に第１の突起電極より低い高さで１列に形成された第２の突起電極と、ベースフィルムの半導体チップの搭載面に、第１の突起電極上に延在して形成された第１のインナーリードと、第１のインナーリードのベースフィルムの反対側に形成された絶縁膜と、絶縁膜上に第２の突起電極上に延在して形成された第２のインナーリードとを備える。
【解決手段】半導体装置が、半導体チップと、絶縁性を有するベースフィルムと、半導体チップの一の面の縁部の中央側に１列に形成された第１の突起電極と、第１の突起電極の外側に第１の突起電極より低い高さで１列に形成された第２の突起電極と、ベースフィルムの半導体チップの搭載面に、第１の突起電極上に延在して形成された第１のインナーリードと、第１のインナーリードのベースフィルムの反対側に形成された絶縁膜と、絶縁膜上に第２の突起電極上に延在して形成された第２のインナーリードとを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テープキャリア上に半導体チップを搭載して連続的に製造されるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型の半導体装置に関する。
【背景技術】
【０００２】
近年、テープキャリア上に搭載される半導体チップの高集積化が進展し、半導体チップに形成される突起電極の数が増加傾向にあり、これに伴ってテープキャリア上に形成されるインナーリードの数が増加し、隣合うインナーリード間およびアウターリード間のショートを避けるために一定の間隔でインナーリードやアウターリードを配置すると、半導体装置が大型化するという問題が生ずる。
【０００３】
このため、インナーリードやアウターリードの幅を細くすると、インナーリードやアウターリード自身の強度の低下、および半導体チップの突起電極との接合強度や実装基板の配線端子との接合強度が低下するという問題が生じる。
このような問題に対処するため、従来のＴＣＰ型の半導体装置は、ポリイミド等の絶縁性を有するベースフィルムの表裏の面に、銅箔を接着積層し、これをエッチングによりパターニングしてベースフィルムの両面にインナーリードを形成し、裏面に形成されたインナーリードは熱圧着により半導体チップの外側に１列に形成された突起電極に直接接合し、おもて面に形成されたインナーリードと半導体チップの中央側に１列に形成された突起電極とは、ワイヤボンディングにより接合して半導体チップの高集積化への要求に対応している（例えば、特許文献１参照。）。
【特許文献１】特開平３−２７６７３７号公報（主に第２頁左下欄、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の技術においては、裏面に形成されたインナーリードと半導体チップの外側に形成された突起電極とは熱圧着により直接接合し、おもて面に形成されたインナーリードと半導体チップの中央側に形成された突起電極とは、ワイヤボンディングにより接合しているため、インナーリードと半導体チップの突起電極との接合工程を、熱圧着による接合工程と、ワイヤボンディングによる接合工程とに分けてＴＣＰ型の半導体装置の製造工程を構成することが必要になり、ワイヤボンディングによる接合工程を設けるための設備の導入やその設置のためのスペースの確保しなければならないという問題がある。
【０００５】
本発明は、上記の問題点を解決するためになされたもので、高集積化された半導体チップの突起電極とインナーリードとの接合工程を簡素化する手段を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、半導体装置が、半導体チップと、絶縁性を有するベースフィルムと、前記半導体チップの一の面の縁部の中央側に、１列に形成された第１の突起電極と、該第１の突起電極の外側に、該第１の突起電極より低い高さで、１列に形成された第２の突起電極と、前記ベースフィルムの前記半導体チップの搭載面に、前記第１の突起電極上に延在して形成された第１のインナーリードと、該第１のインナーリードの前記ベースフィルムの反対側に形成された絶縁膜と、該絶縁膜上に、前記第２の突起電極上に延在して形成された第２のインナーリードとを備えたことを特徴とする。
【発明の効果】
【０００７】
これにより、本発明は、半導体チップの第１および第２突起電極とベースフィルム上の第１および第２のインナーリードとを位置を合わせて同時に接合することができ、接合工程を１回にして、高集積化された半導体チップを搭載した半導体装置の接合工程を簡素化することができるという効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下に、図面を参照して本発明による半導体装置の実施例について説明する。
【実施例１】
【０００９】
図１は実施例１のテープキャリアの上面を示す説明図、図２は実施例１のインナーリード形成領域の上面を示す説明図、図１は実施例１のテープキャリアの断面を示す説明図、図４は実施例１の半導体チップの電極形成面を示す説明図、図５は図４のＣ−Ｃ断面を示す説明図、図６は実施例１のテープキャリアの製造方法を示す説明図、図７は実施例１の半導体装置の製造方法を示す説明図である。
【００１０】
上記の図３は図２に示すＡ−Ａ断面線および図１に示すＢ−Ｂ断面線に沿った断面を同時に示した断面図である。また、図１、図２はソルダーレジストを除いた状態で描いてある。
図１において、１はテープキャリアである。
２はベースフィルムであり、ポリイミド等の耐熱性および絶縁性を有する樹脂材料で製作された長尺のフィルム部材であって、その両方の縁領域には、図示しない駆動装置で駆動されるスプロケットの歯に嵌合してテープキャリア１の移動や位置決めを行うために所定のピッチでそれぞれ１列に配置されたスプロケットホール３が形成されている。
【００１１】
５ａ、５ｂは第１および第２のアウターリード（区別を必要としない場合は、アウターリード５という。）であり、インナーリード形成領域６を挟んで両側に設定されたアウターリード形成領域７ａ、７ｂに銅（Ｃｕ）等の導電材料で形成された配線であって、アウターリード形成領域７ａ側の第１および第２のアウターリード５ａ、５ｂは半導体チップ８（図４、図５参照）への入力端子として機能し、アウターリード形成領域７ｂ側の第１および第２のアウターリード５ａ、５ｂは半導体チップ８からの出力端子として機能する。
【００１２】
また、第１および第２のアウターリード５ａ、５ｂの先端部には、それぞれパッド９が形成されている。
インナーリード形成領域６には、図２に示すように、その周囲の縁部に第１および第２のインナーリード１１ａ、１１ｂ（区別を必要としない場合は、インナーリード１１という。）が、それぞれ所定の第１および第２のアウターリード５ａ、５ｂと接続した状態（図１参照）で形成されている。
【００１３】
本実施例の第１および第２のインナーリード１１ａ、１１ｂ、並びに第１および第２のアウターリード５ａ、５ｂは、図３にハッチングを付して示すポリイミド等の絶縁材料で形成された絶縁膜１２（図１および図２には２点鎖線で示してある。）を挟んでベースフィルム２の半導体チップ８の搭載面（チップ搭載面２ａという。）上に２層に形成されており、チップ搭載面２ａ上に第１のインナーリード１１ａおよびこれに接続する第１のアウターリード５ａが形成され、これらの上に形成された絶縁膜１２のチップ搭載面２ａと反対側の面上に第２のインナーリード１１ｂおよびこれに接続する第２のアウターリード５ｂが形成されている。
【００１４】
また、第１のインナーリード１１ａの先端部は、その上層の第２のインナーリード１１ｂの先端よりインナーリード形成領域６の中央側に延在（図２参照）してそれぞれ形成され、第１のアウターリード５ａの先端部は、その上層の第２のアウターリード５ｂの先端よりインナーリード形成領域６の外側に延在（図１参照）してそれぞれ形成されており、第１のインナーリード１１ａと第２のインナーリード１１ｂ、および第１のアウターリード５ａと第２のアウターリード５ｂはそれぞれ絶縁膜１２を挟んで階段状に２段に配置されている。
【００１５】
更に、ベースフィルム２のチップ搭載面２ａに形成された第１のインナーリード１１ａおよび第１のアウターリード５ａと、絶縁膜１２上の第２のインナーリード１１ｂおよび第２のアウターリード５ｂとはそれぞれ自身の強度を確保する幅で形成され、かつ隣とのショートを避けるための一定の間隔で配置されている。
更に、本実施例の第１のインナーリード１１ａと第２のインナーリード１１ｂとはその長手方向の１辺同士が上下で同じ位置となるように配置（図２参照）され、第１のアウターリード５ａと第２のアウターリード５ｂとはその長手方向の１辺同士が上下で同じ位置となるように配置（図１参照）されている。
【００１６】
このように、本実施例の第１および第２のインナーリード１１ａ、１１ｂと、第１および第２のアウターリード５ｂとは、それぞれ長手方向の辺が上下で同じ位置となるように配置されているので、通常の一つの面上に同じ数のインナーリード１１およびアウターリード５を配置した平面配置の場合と比較して、１段に形成されるインナーリード１１およびアウターリード５の数を半分にして、その並び方向の全幅（図２に示す寸法Ｗ等）を略半分にすることができる。この場合にインナーリード１１およびアウターリード５のそれぞれの隣とのショートを避けるための一定の間隔が、自身の強度を確保する幅より広いときは並び方向の全幅を半分以下にすることができる。
【００１７】
図３において、１４はソルダーレジストであり、半田の侵入を防止するための絶縁性を有する膜であって、隣合う第２のインナーリード１１ｂ間および隣合う第２のアウターリード５ｂ間をそれぞれ絶縁する機能も有している。
半導体チップ８は、通常の半導体チップ８と同じ大きさで２倍に高集積化された半導体チップであって、図４、図５に示すように、その一の面に多数の突起電極の形成され、この面（電極形成面８ａという。）の周囲の縁部に、２列に並べた第１の突起電極１６ａと第２の突起電極１６ｂ（区別を必要としない場合は、突起電極１６という。）とがそれぞれ矩形に１列に並べて形成されており、半導体チップ８の中央側に１列に形成された第１の突起電極１６ａの電極形成面８ａからの高さは、図５に示すようにその外側に１列に形成された第２の突起電極１６ｂより高く形成されている。
【００１８】
本実施例の第１の突起電極１６ａと第２の突起電極１６ｂとは、図４に示すように千鳥に配置されており、ベースフィルム２のチップ搭載面２ａに形成された中央側に延在している第１のインナーリード１１ａは第１の突起電極１６ａ上に達し、絶縁膜１２上形成された第２のインナーリード１１ｂは第２の突起電極１６ｂ上に達するように形成され、その段差は、第１の突起電極１６ａと第２の突起電極１６ｂとの高さの差と同等に形成されており、第１の突起電極１６ａは第１のインナーリード１１ａに、第２の突起電極１６ｂは第２のインナーリード１１ｂにそれぞれ接合される（図７参照）。
【００１９】
このような、高さの異なる第１および第２の突起電極１６ａ、１６ｂの製造は、例えば金（Ａｕ）等で突起電極を形成するときに、その電解メッキ工程における第１の突起電極１６ａ側への通電時間を、第２の突起電極１６ｂ側への通電時間より長く設定して形成される。
図６において、２１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりベースフィルム２のチップ搭載面２ａ側に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例の絶縁膜１２の形成工程におけるマスクとして機能する。
【００２０】
図７において、２３は封止層であり、ベースフィルム２のチップ搭載面２ａと半導体チップ８の電極形成面８ａとの間に注入された熱硬化性のエポキシ樹脂等の封止樹脂を加熱硬化させて形成された絶縁性を有する層であって、半導体チップ８の電極形成面８ａと反対側の面（裏面という。）を露出させた状態で形成され、第１および第２のインナーリード１１ａ、１１ｂと第１および第２の突起電極１６ａ、１６ｂとの接合部を絶縁すると共に外部の湿度等から保護する機能を有している。
【００２１】
本実施例のベースフィルム２上に半導体チップ８を搭載して形成される半導体装置２５は以下のようにして製造される。
以下に、図６にＰで示す工程に従って本実施例のテープキャリアの製造方法について説明する。
Ｐ１、スプロケットホール３が形成されたベースフィルム２のチップ搭載面２ａ上に銅箔を接着積層し、フォトリソグラフィにより図１、図２に示す第１のアウターリード５ａおよび第１のインナーリード１１ａの形成領域を覆うエッチングレジストを形成し、これをマスクとして銅箔をエッチングし、その後にエッチングレジストを除去して、ベースフィルム２のチップ搭載面２ａ上のアウターリード形成領域７ａ、７ｂおよびインナーリード形成領域６に、それぞれ第１のアウターリード５ａおよびこれに接続する第１のインナーリード１１ａを形成する。
【００２２】
Ｐ２、フォトリソグラフィにより、第１のインナーリード１１ａの先端部および第１のアウターリード５ａの先端部を覆う領域（図２に示す２点鎖線で囲われた領域、および図１に示す２点鎖線で囲われた領域の外側の領域）を覆うレジストマスク２１、つまり絶縁膜１２の形成領域を露出させたレジストマスク２１を形成し、これをマスクとして絶縁材料をコーティングして絶縁膜１２を形成する。
【００２３】
このとき、隣合う第１のインナーリード１１ａ間および隣合う第１のアウターリード５ａ間は、それぞれ絶縁膜１２が埋込まれて絶縁される。
Ｐ３、工程Ｐ２で形成したレジストマスク２１を除去し、上記工程Ｐ１と同様にして絶縁膜状１２上に、銅箔を接着積層し、図１、図２に示す第２のアウターリード５ｂおよび第２のインナーリード１１ｂの形成領域を覆うエッチングレジストを用いて、絶縁膜１２上のアウターリード形成領域７ａ、７ｂおよびインナーリード形成領域６に、それぞれ第２のアウターリード５ｂおよびこれに接続する第２のインナーリード１１ｂを形成する。
【００２４】
Ｐ４、そして、液状のソルダーレジスト１４を第２のアウターリード５ｂおよび第２のインナーリード１１ｂの先端部を残して塗布し、これを硬化させて隣合う第２のインナーリード１１ｂ間および隣合う第２のアウターリード５ｂ間、並びにそれぞれの先端部を除く第２のアウターリード５ｂおよび第２のインナーリード１１ｂ上にソルダーレジスト１４を形成する。
【００２５】
このとき、隣合う第２のインナーリード１１ｂ間および隣合う第２のアウターリード５ｂ間は、それぞれソルダーレジスト１４が埋込まれて絶縁される。
このようにして製造されたテープキャリア１に半導体チップ８を搭載した半導体装置２５の製造方法について、図７にＰＡで示す工程に従って説明する。
ＰＡ１、ボンディングステージ２７に予め製造した半導体チップ８の裏面を載置し、スプロケットホール３を用いてチップ搭載面２ａを下方に向けたテープキャリア１のインナーリード形成領域６を半導体チップ８上に移動させ、第１および第２のインナーリード１１ａ、１１ｂと第１および第２の突起電極１６ａ、１６ｂとをそれぞれ対向させて停止させる。
【００２６】
ＰＡ２、ボンディングツール２８によりベースフィルム２のチップ搭載面２ａの反対側の面を押して、第１のインナーリード１１ａと第１の突起電極１６ａ、および第２のインナーリード１１ｂと第２の突起電極１６ｂとをそれぞれ当接させ、ボンディングツール２８により加熱、押圧して第１のインナーリード１１ａと第１の突起電極１６ａ、および第２のインナーリード１１ｂと第２の突起電極１６ｂとを同時に接合する。
【００２７】
ＰＡ３、スプロケットホール３を用いてチップ搭載面２ａを上方に向けたテープキャリア１のインナーリード形成領域６を封止工程へ移動させ、封止樹脂を図７にハッチングを付して示すように、ベースフィルム２のチップ搭載面２ａと半導体チップ８の電極形成面８ａとの間に注入し、これを加熱硬化させて封止層２３を形成する。
これにより、本実施例の半導体装置２５がテープキャリア１上に形成され、その後にテープキャリア１から半導体装置２５の部位を切取って本実施例の半導体装置２５を製造する。
【００２８】
このように、本実施例のテープキャリア１は、半導体チップ８の電極形成面８ａの縁部の中央側に１列に形成された高さの高い第１の突起電極と、その縁部の外側に１列に形成された高さの低い第２の突起電極とにそれぞれ接続する第１および第２のインナーリード１１ａ、１１ｂを絶縁膜１２を挟んで２段に形成したので、ベースフィルム２のチップ搭載面２ａに形成された第１のインナーリード１１ａと、絶縁膜１２上の第２のインナーリード１１ｂとを自身の強度を確保する幅で形成し、隣とのショートを避けるための一定の間隔で配置することができ、半導体チップ８の第１および第２突起電極１６ａ、１６ｂとの接合強度を確保しながら、２倍に高集積化された半導体チップ８を搭載することが可能になる。
【００２９】
また、２列に形成された突起電極１６を、その中央側を高く、外側を低く形成し、これらの第１および第２の突起電極１６ａ、１６ｂとにそれぞれ接続する第１および第２のインナーリード１１ａ、１１ｂを絶縁膜１２を挟んで突起電極１６の高低差に合わせて２段に形成したので、第１のインナーリード１１ａと第１の突起電極１６ａ、および第２のインナーリード１１ｂと第２の突起電極１６ｂとをそれぞれ当接させて同時に接合することができ、高集積化された半導体チップ８の第１および第２突起電極１６ａ、１６ｂと第１および第２のインナーリード１１ａ、１１ｂとの接合をそれぞれの位置を合わせて１回の接合工程で容易に行うことができ、通常の熱圧着による接合工程をそのまま利用することが可能になり、高集積化された半導体チップ８を搭載したＴＣＰ型の半導体装置２５の製造工程を簡素化することができる。
【００３０】
更に、第１のアウターリード５ａは、ベースフィルム２のチップ搭載面２ａに形成された第１のインナーリード１１ａにチップ搭載面２ａ上で接続し、第２のアウターリード５ｂは、絶縁膜１２上に形成された第２のインナーリード１１ｂに絶縁膜１２上で接続しているので、第１のインナーリード１１ａおよび第１のアウターリード５ａと、第２のインナーリード１１ｂおよび第２のアウターリード５ｂとをそれぞれ同一面上に形成することができ、２段に形成された第１および第２のインナーリード１１ａ、１１ｂを有するテープキャリア１の製造を容易に行うことができると共に、アウターリード５の並び方向の全幅を大幅に低減してベースフィルム２の使用量を削減することが可能になり、半導体装置２５の製造コストを節減することができる。
【００３１】
更に、第１のアウターリード５ａの先端部が、その上段の第２のアウターリード５ｂの先端の外側に延在しているので、図示しない実装基板の配線端子と第１および第２のアウターリード５ａ、５ｂとの接合を容易に行うことができる。
以上説明したように、本実施例では、電極形成面の縁部の中央側に１列に形成された第１の突起電極および第１の突起電極の外側に千鳥に配置した第１の突起電極より低い高さで１列に形成された第２の突起電極とを有する半導体チップと、チップ搭載面に第１の突起電極上に延在して形成された第１のインナーリードおよび第１のインナーリード上に形成された絶縁膜を挟んで絶縁膜上に第２の突起電極上に延在して形成された第２のインナーリードとを有するベースフィルムとを設けたことによって、半導体チップの第１および第２突起電極とベースフィルム上の第１および第２のインナーリードとを位置を合わせて同時に接合することができ、接合工程を１回にして、高集積化された半導体チップを搭載した半導体装置の接合工程を簡素化することができる。
【００３２】
また、ベースフィルムのチップ搭載面に、第１のインナーリードに接続する第１のアウターリードを形成し、絶縁膜上に第２のインナーリードに接続する第２のアウターリードを形成し、第１のアウターリードの先端を、第２のアウターリードの先端の外側に延在させるようにしたことによって、第１のインナーリードおよび第１のアウターリードと、第２のインナーリードおよび第２のアウターリードとをそれぞれ同一面上に形成することができ、２段に形成された第１および第２のインナーリードを有するテープキャリアの製造を容易に行うことができると共に、アウターリードの並び方向の全幅を大幅に低減することができる他、実装基板の配線端子と第１および第２のアウターリードとの接合を容易に行うことができる。
【実施例２】
【００３３】
図８は実施例２のテープキャリアの上面を示す説明図、図９は実施例２のインナーリード形成領域の上面を示す説明図、図１０は実施例２のテープキャリアの断面を示す説明図、図１１は実施例２の半導体チップの電極形成面を示す説明図、図１２は図１１のＦ−Ｆ断面を示す説明図である。
上記の図１０は図９に示すＤ−Ｄ断面線および図８に示すＥ−Ｅ断面線に沿った断面を同時に示した断面図である。また、図８、図９はソルダーレジストを除いた状態で描いてある。
【００３４】
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の第１および第２のインナーリード１１ａ、１１ｂと、第１および第２のアウターリード５ａ、５ｂは、上記実施例１と同様にそれぞれ絶縁膜１２を挟んで階段状に２段に配置（図１０参照）されているが、第１のインナーリード１１ａと第２のインナーリード１１ｂとはその長手方向の２辺同士が上下で同じ位置となるように配置（図９参照）、つまり図１０に示すように、同じ位置に絶縁膜１２を挟んで重ね合わせて配置され、第１のアウターリード５ａと第２のアウターリード５ｂも同様に同じ位置に絶縁膜１２を挟んで重ね合わせて配置（図８参照）されている。
【００３５】
このように配置しても、実施例１と同様に、平面配置の場合と比較して、１段に形成されるインナーリード１１およびアウターリード５の数を半分にして、その並び方向の全幅（図９に示す寸法Ｗ等）を略半分にすることができる。この場合にインナーリード１１およびアウターリード５のそれぞれの隣とのショートを避けるための一定の間隔が、自身の強度を確保する幅より広いときは並び方向の全幅を半分以下にすることができる。
【００３６】
本実施例の半導体チップ８は、実施例１と同様の通常の半導体チップ８と同じ大きさで２倍に高集積化された半導体チップであるが、その第１の突起電極１６ａと第２の突起電極１６ｂとは、図１１に示すように、半導体チップ８の長手方向に形成された第１および第２の突起電極１６ａ、１６ｂは半導体チップ８の短手方向に沿って直列に配置され、半導体チップ８の短手方向に形成された第１および第２の突起電極１６ａ、１６ｂは半導体チップ８の長手方向に沿って直列に配置されており、これら並列に配置された第１の突起電極１６ａと第２の突起電極１６ｂは実施例１と同様に、中央側に配置された第１の突起電極１６ａの高さが高く、外側に配置された第２の突起電極１６ｂが低く形成され（図１２参照）、第１の突起電極１６ａにはベースフィルム２のチップ搭載面２ａに形成された半導体チップ８の中央側に延在している第１のインナーリード１１ａが接合され、第２の突起電極１６ｂには、絶縁膜１２を挟んで重ね合わされて形成された第２のインナーリード１１ｂが接合される。
【００３７】
本実施例のベースフィルム２上に半導体チップ８を搭載して形成される半導体装置２５の製造は、図６に示すテープキャリアの製造方法および図７に示す半導体装置の製造方法と同様であるので、その説明を省略する。
この場合に、上記実施例１の工程Ｐ３における第２のアウターリード５ｂおよび第２のインナーリード１１ｂの形成は、図８、図９に示す第２のアウターリード５ｂおよび第２のインナーリード１１ｂの形成領域を覆うエッチングレジストを用いて形成される。
【００３８】
以上説明したように、本実施例では、電極形成面の縁部に並列に形成された第１および第２の突起電極を有する半導体チップと、絶縁膜を挟んで２段に重ね合わせて形成された第１および第２のインナーリードを有するベースフィルムとを設けるようにしても、上記実施例１と同様の効果を得ることができる。
なお、上記実施例においては、半導体チップの２列の突起電極を千鳥に配置した場合と並列に配置した場合を例に、これらに対応する２段に形成された第１および第２のインナーリードを有するベースフィルムの形成について説明したが、半導体チップの２列の突起電極の配置は、千鳥と並列の中間的な配置であってもよく、規則性のない配置であってもよい。要は半導体チップの２列の突起電極の配置に合わせて２段に形成された第１および第２のインナーリードを形成すれば、上記と同様の効果を得ることができる。
【００３９】
また、上記各実施例においては、絶縁膜はポリイミドであるとして説明したが、ソルダーレジストを絶縁膜として用いるようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】実施例１のテープキャリアの上面を示す説明図
【図２】実施例１のインナーリード形成領域の上面を示す説明図
【図３】実施例１のテープキャリアの断面を示す説明図
【図４】実施例１の半導体チップの電極形成面を示す説明図
【図５】図４のＣ―Ｃ断面を示す説明図
【図６】実施例１のテープキャリアの製造方法を示す説明図
【図７】実施例１の半導体装置の製造方法を示す説明図
【図８】実施例２のテープキャリアの上面を示す説明図
【図９】実施例２のインナーリード形成領域の上面を示す説明図
【図１０】実施例２のテープキャリアの断面を示す説明図
【図１１】実施例２の半導体チップの電極形成面を示す説明図
【図１２】図１１のＦ−Ｆ断面を示す説明図
【符号の説明】
【００４１】
１ テープキャリア
２ ベースフィルム
２ａ チップ搭載面
３ スプロケットホール
５ アウターリード
５ａ 第１のアウターリード
５ｂ 第２のアウターリード
６ インナーリード形成領域
７ａ、７ｂ アウターリード形成領域
８ 半導体チップ
８ａ 電極形成面
１１ インナーリード
１１ａ 第１のインナーリード
１１ｂ 第２のインナーリード
１２ 絶縁膜
１４ ソルダーレジスト
１６ 突起電極
１６ａ 第１の突起電極
１６ｂ 第２の突起電極
２１ レジストマスク
２３ 封止層
２７ ボンディングステージ
２８ ボンディングツール
【技術分野】
【０００１】
本発明は、テープキャリア上に半導体チップを搭載して連続的に製造されるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型の半導体装置に関する。
【背景技術】
【０００２】
近年、テープキャリア上に搭載される半導体チップの高集積化が進展し、半導体チップに形成される突起電極の数が増加傾向にあり、これに伴ってテープキャリア上に形成されるインナーリードの数が増加し、隣合うインナーリード間およびアウターリード間のショートを避けるために一定の間隔でインナーリードやアウターリードを配置すると、半導体装置が大型化するという問題が生ずる。
【０００３】
このため、インナーリードやアウターリードの幅を細くすると、インナーリードやアウターリード自身の強度の低下、および半導体チップの突起電極との接合強度や実装基板の配線端子との接合強度が低下するという問題が生じる。
このような問題に対処するため、従来のＴＣＰ型の半導体装置は、ポリイミド等の絶縁性を有するベースフィルムの表裏の面に、銅箔を接着積層し、これをエッチングによりパターニングしてベースフィルムの両面にインナーリードを形成し、裏面に形成されたインナーリードは熱圧着により半導体チップの外側に１列に形成された突起電極に直接接合し、おもて面に形成されたインナーリードと半導体チップの中央側に１列に形成された突起電極とは、ワイヤボンディングにより接合して半導体チップの高集積化への要求に対応している（例えば、特許文献１参照。）。
【特許文献１】特開平３−２７６７３７号公報（主に第２頁左下欄、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の技術においては、裏面に形成されたインナーリードと半導体チップの外側に形成された突起電極とは熱圧着により直接接合し、おもて面に形成されたインナーリードと半導体チップの中央側に形成された突起電極とは、ワイヤボンディングにより接合しているため、インナーリードと半導体チップの突起電極との接合工程を、熱圧着による接合工程と、ワイヤボンディングによる接合工程とに分けてＴＣＰ型の半導体装置の製造工程を構成することが必要になり、ワイヤボンディングによる接合工程を設けるための設備の導入やその設置のためのスペースの確保しなければならないという問題がある。
【０００５】
本発明は、上記の問題点を解決するためになされたもので、高集積化された半導体チップの突起電極とインナーリードとの接合工程を簡素化する手段を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、半導体装置が、半導体チップと、絶縁性を有するベースフィルムと、前記半導体チップの一の面の縁部の中央側に、１列に形成された第１の突起電極と、該第１の突起電極の外側に、該第１の突起電極より低い高さで、１列に形成された第２の突起電極と、前記ベースフィルムの前記半導体チップの搭載面に、前記第１の突起電極上に延在して形成された第１のインナーリードと、該第１のインナーリードの前記ベースフィルムの反対側に形成された絶縁膜と、該絶縁膜上に、前記第２の突起電極上に延在して形成された第２のインナーリードとを備えたことを特徴とする。
【発明の効果】
【０００７】
これにより、本発明は、半導体チップの第１および第２突起電極とベースフィルム上の第１および第２のインナーリードとを位置を合わせて同時に接合することができ、接合工程を１回にして、高集積化された半導体チップを搭載した半導体装置の接合工程を簡素化することができるという効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下に、図面を参照して本発明による半導体装置の実施例について説明する。
【実施例１】
【０００９】
図１は実施例１のテープキャリアの上面を示す説明図、図２は実施例１のインナーリード形成領域の上面を示す説明図、図１は実施例１のテープキャリアの断面を示す説明図、図４は実施例１の半導体チップの電極形成面を示す説明図、図５は図４のＣ−Ｃ断面を示す説明図、図６は実施例１のテープキャリアの製造方法を示す説明図、図７は実施例１の半導体装置の製造方法を示す説明図である。
【００１０】
上記の図３は図２に示すＡ−Ａ断面線および図１に示すＢ−Ｂ断面線に沿った断面を同時に示した断面図である。また、図１、図２はソルダーレジストを除いた状態で描いてある。
図１において、１はテープキャリアである。
２はベースフィルムであり、ポリイミド等の耐熱性および絶縁性を有する樹脂材料で製作された長尺のフィルム部材であって、その両方の縁領域には、図示しない駆動装置で駆動されるスプロケットの歯に嵌合してテープキャリア１の移動や位置決めを行うために所定のピッチでそれぞれ１列に配置されたスプロケットホール３が形成されている。
【００１１】
５ａ、５ｂは第１および第２のアウターリード（区別を必要としない場合は、アウターリード５という。）であり、インナーリード形成領域６を挟んで両側に設定されたアウターリード形成領域７ａ、７ｂに銅（Ｃｕ）等の導電材料で形成された配線であって、アウターリード形成領域７ａ側の第１および第２のアウターリード５ａ、５ｂは半導体チップ８（図４、図５参照）への入力端子として機能し、アウターリード形成領域７ｂ側の第１および第２のアウターリード５ａ、５ｂは半導体チップ８からの出力端子として機能する。
【００１２】
また、第１および第２のアウターリード５ａ、５ｂの先端部には、それぞれパッド９が形成されている。
インナーリード形成領域６には、図２に示すように、その周囲の縁部に第１および第２のインナーリード１１ａ、１１ｂ（区別を必要としない場合は、インナーリード１１という。）が、それぞれ所定の第１および第２のアウターリード５ａ、５ｂと接続した状態（図１参照）で形成されている。
【００１３】
本実施例の第１および第２のインナーリード１１ａ、１１ｂ、並びに第１および第２のアウターリード５ａ、５ｂは、図３にハッチングを付して示すポリイミド等の絶縁材料で形成された絶縁膜１２（図１および図２には２点鎖線で示してある。）を挟んでベースフィルム２の半導体チップ８の搭載面（チップ搭載面２ａという。）上に２層に形成されており、チップ搭載面２ａ上に第１のインナーリード１１ａおよびこれに接続する第１のアウターリード５ａが形成され、これらの上に形成された絶縁膜１２のチップ搭載面２ａと反対側の面上に第２のインナーリード１１ｂおよびこれに接続する第２のアウターリード５ｂが形成されている。
【００１４】
また、第１のインナーリード１１ａの先端部は、その上層の第２のインナーリード１１ｂの先端よりインナーリード形成領域６の中央側に延在（図２参照）してそれぞれ形成され、第１のアウターリード５ａの先端部は、その上層の第２のアウターリード５ｂの先端よりインナーリード形成領域６の外側に延在（図１参照）してそれぞれ形成されており、第１のインナーリード１１ａと第２のインナーリード１１ｂ、および第１のアウターリード５ａと第２のアウターリード５ｂはそれぞれ絶縁膜１２を挟んで階段状に２段に配置されている。
【００１５】
更に、ベースフィルム２のチップ搭載面２ａに形成された第１のインナーリード１１ａおよび第１のアウターリード５ａと、絶縁膜１２上の第２のインナーリード１１ｂおよび第２のアウターリード５ｂとはそれぞれ自身の強度を確保する幅で形成され、かつ隣とのショートを避けるための一定の間隔で配置されている。
更に、本実施例の第１のインナーリード１１ａと第２のインナーリード１１ｂとはその長手方向の１辺同士が上下で同じ位置となるように配置（図２参照）され、第１のアウターリード５ａと第２のアウターリード５ｂとはその長手方向の１辺同士が上下で同じ位置となるように配置（図１参照）されている。
【００１６】
このように、本実施例の第１および第２のインナーリード１１ａ、１１ｂと、第１および第２のアウターリード５ｂとは、それぞれ長手方向の辺が上下で同じ位置となるように配置されているので、通常の一つの面上に同じ数のインナーリード１１およびアウターリード５を配置した平面配置の場合と比較して、１段に形成されるインナーリード１１およびアウターリード５の数を半分にして、その並び方向の全幅（図２に示す寸法Ｗ等）を略半分にすることができる。この場合にインナーリード１１およびアウターリード５のそれぞれの隣とのショートを避けるための一定の間隔が、自身の強度を確保する幅より広いときは並び方向の全幅を半分以下にすることができる。
【００１７】
図３において、１４はソルダーレジストであり、半田の侵入を防止するための絶縁性を有する膜であって、隣合う第２のインナーリード１１ｂ間および隣合う第２のアウターリード５ｂ間をそれぞれ絶縁する機能も有している。
半導体チップ８は、通常の半導体チップ８と同じ大きさで２倍に高集積化された半導体チップであって、図４、図５に示すように、その一の面に多数の突起電極の形成され、この面（電極形成面８ａという。）の周囲の縁部に、２列に並べた第１の突起電極１６ａと第２の突起電極１６ｂ（区別を必要としない場合は、突起電極１６という。）とがそれぞれ矩形に１列に並べて形成されており、半導体チップ８の中央側に１列に形成された第１の突起電極１６ａの電極形成面８ａからの高さは、図５に示すようにその外側に１列に形成された第２の突起電極１６ｂより高く形成されている。
【００１８】
本実施例の第１の突起電極１６ａと第２の突起電極１６ｂとは、図４に示すように千鳥に配置されており、ベースフィルム２のチップ搭載面２ａに形成された中央側に延在している第１のインナーリード１１ａは第１の突起電極１６ａ上に達し、絶縁膜１２上形成された第２のインナーリード１１ｂは第２の突起電極１６ｂ上に達するように形成され、その段差は、第１の突起電極１６ａと第２の突起電極１６ｂとの高さの差と同等に形成されており、第１の突起電極１６ａは第１のインナーリード１１ａに、第２の突起電極１６ｂは第２のインナーリード１１ｂにそれぞれ接合される（図７参照）。
【００１９】
このような、高さの異なる第１および第２の突起電極１６ａ、１６ｂの製造は、例えば金（Ａｕ）等で突起電極を形成するときに、その電解メッキ工程における第１の突起電極１６ａ側への通電時間を、第２の突起電極１６ｂ側への通電時間より長く設定して形成される。
図６において、２１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりベースフィルム２のチップ搭載面２ａ側に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例の絶縁膜１２の形成工程におけるマスクとして機能する。
【００２０】
図７において、２３は封止層であり、ベースフィルム２のチップ搭載面２ａと半導体チップ８の電極形成面８ａとの間に注入された熱硬化性のエポキシ樹脂等の封止樹脂を加熱硬化させて形成された絶縁性を有する層であって、半導体チップ８の電極形成面８ａと反対側の面（裏面という。）を露出させた状態で形成され、第１および第２のインナーリード１１ａ、１１ｂと第１および第２の突起電極１６ａ、１６ｂとの接合部を絶縁すると共に外部の湿度等から保護する機能を有している。
【００２１】
本実施例のベースフィルム２上に半導体チップ８を搭載して形成される半導体装置２５は以下のようにして製造される。
以下に、図６にＰで示す工程に従って本実施例のテープキャリアの製造方法について説明する。
Ｐ１、スプロケットホール３が形成されたベースフィルム２のチップ搭載面２ａ上に銅箔を接着積層し、フォトリソグラフィにより図１、図２に示す第１のアウターリード５ａおよび第１のインナーリード１１ａの形成領域を覆うエッチングレジストを形成し、これをマスクとして銅箔をエッチングし、その後にエッチングレジストを除去して、ベースフィルム２のチップ搭載面２ａ上のアウターリード形成領域７ａ、７ｂおよびインナーリード形成領域６に、それぞれ第１のアウターリード５ａおよびこれに接続する第１のインナーリード１１ａを形成する。
【００２２】
Ｐ２、フォトリソグラフィにより、第１のインナーリード１１ａの先端部および第１のアウターリード５ａの先端部を覆う領域（図２に示す２点鎖線で囲われた領域、および図１に示す２点鎖線で囲われた領域の外側の領域）を覆うレジストマスク２１、つまり絶縁膜１２の形成領域を露出させたレジストマスク２１を形成し、これをマスクとして絶縁材料をコーティングして絶縁膜１２を形成する。
【００２３】
このとき、隣合う第１のインナーリード１１ａ間および隣合う第１のアウターリード５ａ間は、それぞれ絶縁膜１２が埋込まれて絶縁される。
Ｐ３、工程Ｐ２で形成したレジストマスク２１を除去し、上記工程Ｐ１と同様にして絶縁膜状１２上に、銅箔を接着積層し、図１、図２に示す第２のアウターリード５ｂおよび第２のインナーリード１１ｂの形成領域を覆うエッチングレジストを用いて、絶縁膜１２上のアウターリード形成領域７ａ、７ｂおよびインナーリード形成領域６に、それぞれ第２のアウターリード５ｂおよびこれに接続する第２のインナーリード１１ｂを形成する。
【００２４】
Ｐ４、そして、液状のソルダーレジスト１４を第２のアウターリード５ｂおよび第２のインナーリード１１ｂの先端部を残して塗布し、これを硬化させて隣合う第２のインナーリード１１ｂ間および隣合う第２のアウターリード５ｂ間、並びにそれぞれの先端部を除く第２のアウターリード５ｂおよび第２のインナーリード１１ｂ上にソルダーレジスト１４を形成する。
【００２５】
このとき、隣合う第２のインナーリード１１ｂ間および隣合う第２のアウターリード５ｂ間は、それぞれソルダーレジスト１４が埋込まれて絶縁される。
このようにして製造されたテープキャリア１に半導体チップ８を搭載した半導体装置２５の製造方法について、図７にＰＡで示す工程に従って説明する。
ＰＡ１、ボンディングステージ２７に予め製造した半導体チップ８の裏面を載置し、スプロケットホール３を用いてチップ搭載面２ａを下方に向けたテープキャリア１のインナーリード形成領域６を半導体チップ８上に移動させ、第１および第２のインナーリード１１ａ、１１ｂと第１および第２の突起電極１６ａ、１６ｂとをそれぞれ対向させて停止させる。
【００２６】
ＰＡ２、ボンディングツール２８によりベースフィルム２のチップ搭載面２ａの反対側の面を押して、第１のインナーリード１１ａと第１の突起電極１６ａ、および第２のインナーリード１１ｂと第２の突起電極１６ｂとをそれぞれ当接させ、ボンディングツール２８により加熱、押圧して第１のインナーリード１１ａと第１の突起電極１６ａ、および第２のインナーリード１１ｂと第２の突起電極１６ｂとを同時に接合する。
【００２７】
ＰＡ３、スプロケットホール３を用いてチップ搭載面２ａを上方に向けたテープキャリア１のインナーリード形成領域６を封止工程へ移動させ、封止樹脂を図７にハッチングを付して示すように、ベースフィルム２のチップ搭載面２ａと半導体チップ８の電極形成面８ａとの間に注入し、これを加熱硬化させて封止層２３を形成する。
これにより、本実施例の半導体装置２５がテープキャリア１上に形成され、その後にテープキャリア１から半導体装置２５の部位を切取って本実施例の半導体装置２５を製造する。
【００２８】
このように、本実施例のテープキャリア１は、半導体チップ８の電極形成面８ａの縁部の中央側に１列に形成された高さの高い第１の突起電極と、その縁部の外側に１列に形成された高さの低い第２の突起電極とにそれぞれ接続する第１および第２のインナーリード１１ａ、１１ｂを絶縁膜１２を挟んで２段に形成したので、ベースフィルム２のチップ搭載面２ａに形成された第１のインナーリード１１ａと、絶縁膜１２上の第２のインナーリード１１ｂとを自身の強度を確保する幅で形成し、隣とのショートを避けるための一定の間隔で配置することができ、半導体チップ８の第１および第２突起電極１６ａ、１６ｂとの接合強度を確保しながら、２倍に高集積化された半導体チップ８を搭載することが可能になる。
【００２９】
また、２列に形成された突起電極１６を、その中央側を高く、外側を低く形成し、これらの第１および第２の突起電極１６ａ、１６ｂとにそれぞれ接続する第１および第２のインナーリード１１ａ、１１ｂを絶縁膜１２を挟んで突起電極１６の高低差に合わせて２段に形成したので、第１のインナーリード１１ａと第１の突起電極１６ａ、および第２のインナーリード１１ｂと第２の突起電極１６ｂとをそれぞれ当接させて同時に接合することができ、高集積化された半導体チップ８の第１および第２突起電極１６ａ、１６ｂと第１および第２のインナーリード１１ａ、１１ｂとの接合をそれぞれの位置を合わせて１回の接合工程で容易に行うことができ、通常の熱圧着による接合工程をそのまま利用することが可能になり、高集積化された半導体チップ８を搭載したＴＣＰ型の半導体装置２５の製造工程を簡素化することができる。
【００３０】
更に、第１のアウターリード５ａは、ベースフィルム２のチップ搭載面２ａに形成された第１のインナーリード１１ａにチップ搭載面２ａ上で接続し、第２のアウターリード５ｂは、絶縁膜１２上に形成された第２のインナーリード１１ｂに絶縁膜１２上で接続しているので、第１のインナーリード１１ａおよび第１のアウターリード５ａと、第２のインナーリード１１ｂおよび第２のアウターリード５ｂとをそれぞれ同一面上に形成することができ、２段に形成された第１および第２のインナーリード１１ａ、１１ｂを有するテープキャリア１の製造を容易に行うことができると共に、アウターリード５の並び方向の全幅を大幅に低減してベースフィルム２の使用量を削減することが可能になり、半導体装置２５の製造コストを節減することができる。
【００３１】
更に、第１のアウターリード５ａの先端部が、その上段の第２のアウターリード５ｂの先端の外側に延在しているので、図示しない実装基板の配線端子と第１および第２のアウターリード５ａ、５ｂとの接合を容易に行うことができる。
以上説明したように、本実施例では、電極形成面の縁部の中央側に１列に形成された第１の突起電極および第１の突起電極の外側に千鳥に配置した第１の突起電極より低い高さで１列に形成された第２の突起電極とを有する半導体チップと、チップ搭載面に第１の突起電極上に延在して形成された第１のインナーリードおよび第１のインナーリード上に形成された絶縁膜を挟んで絶縁膜上に第２の突起電極上に延在して形成された第２のインナーリードとを有するベースフィルムとを設けたことによって、半導体チップの第１および第２突起電極とベースフィルム上の第１および第２のインナーリードとを位置を合わせて同時に接合することができ、接合工程を１回にして、高集積化された半導体チップを搭載した半導体装置の接合工程を簡素化することができる。
【００３２】
また、ベースフィルムのチップ搭載面に、第１のインナーリードに接続する第１のアウターリードを形成し、絶縁膜上に第２のインナーリードに接続する第２のアウターリードを形成し、第１のアウターリードの先端を、第２のアウターリードの先端の外側に延在させるようにしたことによって、第１のインナーリードおよび第１のアウターリードと、第２のインナーリードおよび第２のアウターリードとをそれぞれ同一面上に形成することができ、２段に形成された第１および第２のインナーリードを有するテープキャリアの製造を容易に行うことができると共に、アウターリードの並び方向の全幅を大幅に低減することができる他、実装基板の配線端子と第１および第２のアウターリードとの接合を容易に行うことができる。
【実施例２】
【００３３】
図８は実施例２のテープキャリアの上面を示す説明図、図９は実施例２のインナーリード形成領域の上面を示す説明図、図１０は実施例２のテープキャリアの断面を示す説明図、図１１は実施例２の半導体チップの電極形成面を示す説明図、図１２は図１１のＦ−Ｆ断面を示す説明図である。
上記の図１０は図９に示すＤ−Ｄ断面線および図８に示すＥ−Ｅ断面線に沿った断面を同時に示した断面図である。また、図８、図９はソルダーレジストを除いた状態で描いてある。
【００３４】
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の第１および第２のインナーリード１１ａ、１１ｂと、第１および第２のアウターリード５ａ、５ｂは、上記実施例１と同様にそれぞれ絶縁膜１２を挟んで階段状に２段に配置（図１０参照）されているが、第１のインナーリード１１ａと第２のインナーリード１１ｂとはその長手方向の２辺同士が上下で同じ位置となるように配置（図９参照）、つまり図１０に示すように、同じ位置に絶縁膜１２を挟んで重ね合わせて配置され、第１のアウターリード５ａと第２のアウターリード５ｂも同様に同じ位置に絶縁膜１２を挟んで重ね合わせて配置（図８参照）されている。
【００３５】
このように配置しても、実施例１と同様に、平面配置の場合と比較して、１段に形成されるインナーリード１１およびアウターリード５の数を半分にして、その並び方向の全幅（図９に示す寸法Ｗ等）を略半分にすることができる。この場合にインナーリード１１およびアウターリード５のそれぞれの隣とのショートを避けるための一定の間隔が、自身の強度を確保する幅より広いときは並び方向の全幅を半分以下にすることができる。
【００３６】
本実施例の半導体チップ８は、実施例１と同様の通常の半導体チップ８と同じ大きさで２倍に高集積化された半導体チップであるが、その第１の突起電極１６ａと第２の突起電極１６ｂとは、図１１に示すように、半導体チップ８の長手方向に形成された第１および第２の突起電極１６ａ、１６ｂは半導体チップ８の短手方向に沿って直列に配置され、半導体チップ８の短手方向に形成された第１および第２の突起電極１６ａ、１６ｂは半導体チップ８の長手方向に沿って直列に配置されており、これら並列に配置された第１の突起電極１６ａと第２の突起電極１６ｂは実施例１と同様に、中央側に配置された第１の突起電極１６ａの高さが高く、外側に配置された第２の突起電極１６ｂが低く形成され（図１２参照）、第１の突起電極１６ａにはベースフィルム２のチップ搭載面２ａに形成された半導体チップ８の中央側に延在している第１のインナーリード１１ａが接合され、第２の突起電極１６ｂには、絶縁膜１２を挟んで重ね合わされて形成された第２のインナーリード１１ｂが接合される。
【００３７】
本実施例のベースフィルム２上に半導体チップ８を搭載して形成される半導体装置２５の製造は、図６に示すテープキャリアの製造方法および図７に示す半導体装置の製造方法と同様であるので、その説明を省略する。
この場合に、上記実施例１の工程Ｐ３における第２のアウターリード５ｂおよび第２のインナーリード１１ｂの形成は、図８、図９に示す第２のアウターリード５ｂおよび第２のインナーリード１１ｂの形成領域を覆うエッチングレジストを用いて形成される。
【００３８】
以上説明したように、本実施例では、電極形成面の縁部に並列に形成された第１および第２の突起電極を有する半導体チップと、絶縁膜を挟んで２段に重ね合わせて形成された第１および第２のインナーリードを有するベースフィルムとを設けるようにしても、上記実施例１と同様の効果を得ることができる。
なお、上記実施例においては、半導体チップの２列の突起電極を千鳥に配置した場合と並列に配置した場合を例に、これらに対応する２段に形成された第１および第２のインナーリードを有するベースフィルムの形成について説明したが、半導体チップの２列の突起電極の配置は、千鳥と並列の中間的な配置であってもよく、規則性のない配置であってもよい。要は半導体チップの２列の突起電極の配置に合わせて２段に形成された第１および第２のインナーリードを形成すれば、上記と同様の効果を得ることができる。
【００３９】
また、上記各実施例においては、絶縁膜はポリイミドであるとして説明したが、ソルダーレジストを絶縁膜として用いるようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】実施例１のテープキャリアの上面を示す説明図
【図２】実施例１のインナーリード形成領域の上面を示す説明図
【図３】実施例１のテープキャリアの断面を示す説明図
【図４】実施例１の半導体チップの電極形成面を示す説明図
【図５】図４のＣ―Ｃ断面を示す説明図
【図６】実施例１のテープキャリアの製造方法を示す説明図
【図７】実施例１の半導体装置の製造方法を示す説明図
【図８】実施例２のテープキャリアの上面を示す説明図
【図９】実施例２のインナーリード形成領域の上面を示す説明図
【図１０】実施例２のテープキャリアの断面を示す説明図
【図１１】実施例２の半導体チップの電極形成面を示す説明図
【図１２】図１１のＦ−Ｆ断面を示す説明図
【符号の説明】
【００４１】
１ テープキャリア
２ ベースフィルム
２ａ チップ搭載面
３ スプロケットホール
５ アウターリード
５ａ 第１のアウターリード
５ｂ 第２のアウターリード
６ インナーリード形成領域
７ａ、７ｂ アウターリード形成領域
８ 半導体チップ
８ａ 電極形成面
１１ インナーリード
１１ａ 第１のインナーリード
１１ｂ 第２のインナーリード
１２ 絶縁膜
１４ ソルダーレジスト
１６ 突起電極
１６ａ 第１の突起電極
１６ｂ 第２の突起電極
２１ レジストマスク
２３ 封止層
２７ ボンディングステージ
２８ ボンディングツール
【特許請求の範囲】
【請求項１】
半導体チップと、
絶縁性を有するベースフィルムと、
前記半導体チップの一の面の縁部の中央側に、１列に形成された第１の突起電極と、
該第１の突起電極の外側に、該第１の突起電極より低い高さで、１列に形成された第２の突起電極と、
前記ベースフィルムの前記半導体チップの搭載面に、前記第１の突起電極上に延在して形成された第１のインナーリードと、
該第１のインナーリードの前記ベースフィルムの反対側に形成された絶縁膜と、
該絶縁膜上に、前記第２の突起電極上に延在して形成された第２のインナーリードとを備えたことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の突起電極と、前記第２の突起電極とが、千鳥に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１において、
前記第１の突起電極と、前記第２の突起電極とが、並列に配置されていることを特徴とする半導体装置。
【請求項４】
請求項１ないし請求項３のいずれか一項において、
前記ベースフィルムの前記半導体チップの搭載面の、第１および第２のインナーリードの外側に形成され、前記第１のインナーリードに接続する第１のアウターリードと、
該第１のアウターリードの前記ベースフィルムの反対側に形成された前記絶縁膜上に形成され、前記第２のインナーリードに接続する第２のアウターリードとを設け、
前記第１のアウターリードの先端部を、前記第２のアウターリードの先端の外側に延在させたことを特徴とする半導体装置。
【請求項１】
半導体チップと、
絶縁性を有するベースフィルムと、
前記半導体チップの一の面の縁部の中央側に、１列に形成された第１の突起電極と、
該第１の突起電極の外側に、該第１の突起電極より低い高さで、１列に形成された第２の突起電極と、
前記ベースフィルムの前記半導体チップの搭載面に、前記第１の突起電極上に延在して形成された第１のインナーリードと、
該第１のインナーリードの前記ベースフィルムの反対側に形成された絶縁膜と、
該絶縁膜上に、前記第２の突起電極上に延在して形成された第２のインナーリードとを備えたことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の突起電極と、前記第２の突起電極とが、千鳥に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１において、
前記第１の突起電極と、前記第２の突起電極とが、並列に配置されていることを特徴とする半導体装置。
【請求項４】
請求項１ないし請求項３のいずれか一項において、
前記ベースフィルムの前記半導体チップの搭載面の、第１および第２のインナーリードの外側に形成され、前記第１のインナーリードに接続する第１のアウターリードと、
該第１のアウターリードの前記ベースフィルムの反対側に形成された前記絶縁膜上に形成され、前記第２のインナーリードに接続する第２のアウターリードとを設け、
前記第１のアウターリードの先端部を、前記第２のアウターリードの先端の外側に延在させたことを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−３２９２７８（Ｐ２００７−３２９２７８Ａ）
【公開日】平成１９年１２月２０日（２００７．１２．２０）
【国際特許分類】
【出願番号】特願２００６−１５８９００（Ｐ２００６−１５８９００）
【出願日】平成１８年６月７日（２００６．６．７）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【出願人】（３９０００８８５５）宮崎沖電気株式会社 (151)
【Ｆターム（参考）】
【公開日】平成１９年１２月２０日（２００７．１２．２０）
【国際特許分類】
【出願日】平成１８年６月７日（２００６．６．７）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【出願人】（３９０００８８５５）宮崎沖電気株式会社 (151)
【Ｆターム（参考）】
[ Back to top ]