半導体装置
【課題】エピタキシャル成長時の製造コストを高くすることなく、エピタキシャル成長層の形成後での重ね合わせ精度を向上することが可能な重ね合せ用のアライメントマークを有する半導体装置を提供する。
【解決手段】アライメントマークAM11,A12が隣り合う間の凸部領域SC1の上方におけるエピタキシャル成長層EPの表面には、第1アライメントマークAM11からのパターンダレと第2アライメントマークAM12からのパターンダレとが重なり合い、第1アライメントマークAM11および第2アライメントマークA12の段差パターンの側壁に沿って並行に延びる凸部CR1が形成され、この凸部CR1に基づき、明確な光学的信号微分強度分布のピークPM2を読取ることができる。
【解決手段】アライメントマークAM11,A12が隣り合う間の凸部領域SC1の上方におけるエピタキシャル成長層EPの表面には、第1アライメントマークAM11からのパターンダレと第2アライメントマークAM12からのパターンダレとが重なり合い、第1アライメントマークAM11および第2アライメントマークA12の段差パターンの側壁に沿って並行に延びる凸部CR1が形成され、この凸部CR1に基づき、明確な光学的信号微分強度分布のピークPM2を読取ることができる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、エピタキシャル成長技術を用いた埋め込み層を有する半導体装置において、エピタキシャル成長層の成膜後の、膜形成工程におけるパターンアライメント時の重ね合わせずれを計測するための、アライメントマークを有する半導体装置に関するものである。
【背景技術】
【0002】
従来、埋め込み層を有する半導体装置では、バーニア等のずれ計測用マークを用いて、半導体基板に設けられた段差パターンからなるアライメントマークと、半導体基板上に設けられたエピタキシャル成長層上に形成された膜のアライメントマークとの重ね合わせずれ量を計測し、重ね合せずれの管理を行なっていた。計測は顕微鏡を用いた目視による場合や、光学的装置を用いた自動計測がある。
【0003】
図15から図19は、エピタキシャル成長層の成長前に形成する段差パターンの形成方法の一例である。図15を参照して、半導体基板Sを準備する。その後、図16を参照して、半導体基板Sの上に、酸化膜OL1を形成する。その後、所望の領域の酸化膜OL1を除去する。その後、図17を参照して、この酸化膜OL1をマスクにして、半導体基板Sの表面に埋め込み層形成のためのイオンIを導入する。
【0004】
次に、図18を参照して、半導体基板Sに対して加熱処理を行ない、埋め込み層BLを形成すると同時に、半導体基板Sに対して、熱酸化を同時に行なうことで、酸化膜OL2を形成する。その後、図19を参照して、酸化膜OL1,OL2を除去することで、半導体基板Sの主表面側に形成された酸化膜厚分の段差パターンSPが形成される。
【0005】
図20から図22は、エピタキシャル成長前に形成する段差パターンの形成方法の他の一例である。図20を参照して、半導体基板Sを準備する。その後、図21を参照して、半導体基板Sの上に、所望の領域に開口部を有するレジストパターンRFを形成する。その後、図22を参照して、レジストパターンRFをマスクにして、半導体基板Sのエッチングを行ない、段差パターンSPを形成する。その後、この段差パターン領域に、埋め込み層が形成される(図示省略)。
【0006】
図23は、半導体装置に設けられる、素子形成領域R1とアライメントマーク形成領域R2との断面構造を示す図である。アライメントマーク形成領域R2においては、半導体基板Sの主表面に平面視において正方形の段差パターンからなるアライメントマークAM1が形成され、このアライメントマークAM1には、上述した製法に基づき埋め込み層BL1が形成されている。素子形成領域R1およびアライメントマーク形成領域R2においては、半導体基板Sの上にエピタキシャル成長法により成膜された半導体層EGが設けられている。
【0007】
また、素子形成領域R1に位置する半導体層EGの主表面の所定位置には、不純物拡散領域IRを形成するため、所定の開口領域OP1,OP2を有するレジスト膜RFが形成されている。この不純物拡散領域IRは、埋め込み層BL1に対する位置決めが重要となる。したがって、不純物拡散領域IRの位置は、アライメントマーク形成領域R2に形成されたアライメントマークAM1の位置を基準にして決定される。なお、埋め込み層BL1は、半導体装置の機能に応じて、n型の不純物拡散領域またはp型の不純物拡散領域が採用される。
【0008】
開口領域OP1,OP2の具体的な位置決め方法としては、レジスト膜RFへの開口領域OP1,OP2の形成と同時に形成される正方形の開口領域からなるアライメントマークAM2と、半導体基板Sの主表面に形成された正方形のアライメントマークAM1との間の位置関係に基づいて、開口領域OP1,OP2の位置決めが行なわれる。
【0009】
具体的には、アライメントマークAM1の側壁とアライメントマークAM2の側壁との距離(X)を測定し、距離(X)が所望の距離であれば、レジスト膜RFに形成されたアライメントマークAM2は正しく位置決めされて形成されていることから、アライメントマークAM2と同時に形成された開口領域OP1,OP2の位置決めも正しいと判断できる。距離(X)の値が、所望の距離の範囲内でない場合には、レジスト膜RFを除去し、再度新たなレジスト膜RFが形成されることになる。
【0010】
上記のようにして位置決めされた開口領域OP1,OP2を有するレジスト膜RFをマスクとして、半導体層EGの主表面の所定位置に不純物Iの導入が行なわれ、半導体層EGの主表面に不純物拡散領域IRが形成される。
【0011】
ここで、半導体基板Sの上にエピタキシャル成長層を形成した場合、半導体基板Sに形成された段差パターンが、エピタキシャル成長層上では、段差パターンが正確に反映されず、パターンダレ(パターン形状が崩れる)が発生することが知られている。
【0012】
図24(A)に、半導体基板Sに形成された段差パターンからなるアライメントマークAMの平面形状を図示し、図24(B)に、アライメントマークAMから読取れる光学的信号微分強度分布を模式的に示す。アライメントマークAMから直接的に光学的信号微分強度分布を読取った場合には、図24(B)に示すように、アライメントマークAMの側壁に対応する位置に明確な光学的信号微分強度分布のピークP10を読取ることができる。
【0013】
次に、図25および図26に、アライメントマークAMを有する半導体基板Sにエピタキシャル成長層EGを形成した場合について示す。図25は、アライメントマークAMを含む断面図であり、図26(A)は、半導体基板Sに形成された段差パターンからなるアライメントマークAMの平面形状を図示し、図26(B)に、アライメントマークAMから読取れる光学的信号微分強度分布を模式的に示す。
【0014】
エピタキシャル成長層EGを介在させた状態で、アライメントマークAMから光学的信号微分強度分布を読取った場合には、図25に示すように、半導体基板Sに形成されたアライメントマークAMは、エピタキシャル成長層EG上では、アライメントマークAMが正確に反映されず、パターンダレZが発生している。その結果、図26(B)に示すように、アライメントマークAMの側壁に対応する位置に、明確な光学的信号微分強度分布のピークを読取ることができない。
【0015】
その結果、半導体基板Sに形成されたアライメントマークAMの位置を正確に読取ることができないため、重ね合わせ検査精度が低くなり、エピタキシャル成長層EGの上に位置精度よくレジスト膜等を形成することができない課題が挙げられる。
【0016】
特に、高耐圧用の半導体装置ではエピタキシャル成長層の厚みを厚くする必要がある。しかし、エピタキシャル成長層の厚みが厚くなるほど、パターンダレZの程度が大きくなる。また、半導体装置の製造効率を上げるため(スループットを上げるため)に、エピタキシャル成長層の成長速度を速めた場合も、パターンダレZの程度が大きくなることが知られている。
【0017】
一方、エピタキシャル成長層の成長温度を上げることにより、パターンダレZは抑制される。しかし、エピタキシャル成長に用いられる加熱炉のメンテナンス費用が高くなるという新たな課題が発生する。
【0018】
上記背景の下、エピタキシャル成長層の厚さが厚い高耐圧用の半導体装置等においても、他の半導体装置と同様に微細化の要求が強まっており、エピタキシャル成長層の形成後における重ね合わせ精度の向上が求められている。なお、半導体装置の製造プロセスにおける重ね合せ精度の向上に関する技術については、下記特許文献1に開示されている。
【特許文献1】特開平09−74063号公報
【発明の開示】
【発明が解決しようとする課題】
【0019】
この発明が解決しようとする課題は、半導体基板に形成された段差パターンからなるアライメントマークから光学的信号微分強度分布を読取った場合には、エピタキシャル成長層上では、アライメントマークが正確に反映されず、パターンダレZが発生しているために、アライメントマークの側壁に対応する位置に明確な光学的信号微分強度分布のピークを読取ることができない点にある。
【0020】
この発明の目的は、エピタキシャル成長時の製造コストを高くすることなく、エピタキシャル成長層の形成後での重ね合わせ精度を向上することが可能な重ね合せ用のアライメントマークを有する半導体装置を提供することにある。
【課題を解決するための手段】
【0021】
この発明の一実施の形態における半導体装置においては、半導体基板と、上記半導体基板の主表面に設けられ、段差パターンからなる第1アライメントマークと、上記半導体基板の主表面に、段差パターンからなり上記第1アライメントマークから所定間隔隔てて並列して設けられる第2アライメントマークと、上記半導体基板の主表面を覆うように設けられたエピタキシャル成長層と、を備え、上記エピタキシャル成長層の表面に、上記第1アライメントマークと上記第2アライメントマークとの間の領域において、上記第1アライメントマークおよび上記第2アライメントマークの段差パターンの側壁に沿って並行に延びる凸部が設けられている。
【発明の効果】
【0022】
この発明の実施の形態における半導体装置によれば、パターンダレが段差パターンのパターンエッジから外方向に拡がることを利用して、第1アライメントマークおよび第2アライメントマークとの間に、エピタキシャル成長層の厚みに応じた間隔をあけることにより、半導体基板の主表面を覆うようにエピタキシャル成長層を設けた場合に、第1アライメントマークと第2アライメントマークとの中間点において、上記エピタキシャル成長層の表面に急峻な凸部が設けられる。
【0023】
これにより、背景技術で説明したように、アライメントマークの側壁に対応する位置に明確な光学的信号微分強度分布のピークを読取ることができない場合であっても、本実施の形態における半導体装置によれば、第1アライメントマークと第2アライメントマークとの中間点において、エピタキシャル成長層の表面に設けられる凸部に基づき、光学的信号微分強度分布のピークを読取ることができる。
【0024】
その結果、このピークを用いて、エピタキシャル成長層上に形成された膜のアライメントマークとの重ね合わせずれ量を計測することが可能となる。その結果、エピタキシャル成長層の成長条件に関係なく、エピタキシャル成長層の形成後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【0025】
以下、この発明に基づいた各実施の形態における半導体装置について図を参照して説明する。なお、本発明の特徴は、半導体装置において、半導体基板の主表面に設けられるアライメントマークの形状に特徴を有している。したがって、以下の各実施の形態における半導体装置の説明においては、半導体基板の主表面に設けられるアライメントマークの形状について詳細に説明することとし、背景技術の図23において説明した、埋め込み層を設けること、および、埋め込み層の導電型の選択については、背景技術と同様であることから、ここでの説明は繰り返さないこととする。
【0026】
(実施の形態1)
図1から図4に、本実施の形態における半導体装置に設けられるアライメントマークについて説明する。なお、図1は、本実施の形態における半導体装置に設けられるアライメントマークの構造を示す断面図であり、図2(A)中のI−I線矢視に対応する。また、図2(A)に、半導体基板Sに形成された段差パターンからなるアライメントマークの平面形状を図示し、図2(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0027】
また、図3は、本実施の形態における半導体基板上にエピタキシャル成長層を成膜した構造を示す断面図であり、図4(A)中のIII−III線矢視に対応する。また、図4(A)に、エピタキシャル成長層が成膜された半導体基板に形成された段差パターンからなるアライメントマークの平面形状を図示し、図4(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0028】
本実施の形態における半導体装置においては、半導体基板Sの主表面に設けられ、平面視において矩形の段差パターンからなる第1アライメントマークAM11と、平面視において第1アライメントマークAM11と同じ矩形の段差パターンからなる第2アライメントマークAM12を有している。
【0029】
一例として、第1アライメントマークAM11および第2アライメントマークAM12は、長方形の凹部領域からなり、第1アライメントマークAM11および第2アライメントマークAM12を取り囲む領域SC1は、第1アライメントマークAM11および第2アライメントマークAM12の底部から見た場合凸部領域となる。
【0030】
また、第1アライメントマークAM11の第2アライメントマークAM12側に位置する段差パターンの側壁AM110と、第2アライメントマークAM12の第1アライメントマークAM11側に位置する段差パターンの側壁AM120との間隔(c1)は、後述するエピタキシャル成長層EPの厚み(b)の約0.7〜約1.0倍程度に設けられている。
【0031】
図2(B)に、第1アライメントマークAM11および第2アライメントマークAM12のそれぞれの側壁から読取れる光学的信号微分強度分布を模式的に示す。エピタキシャル成長層を成膜する前にあっては、アライメントマークAM11,AM12の各側壁に対応する位置に明確な光学的信号微分強度分布のピークPM1を読取ることができる。
【0032】
次に、図3に、図1に示す第1アライメントマークAM11および第2アライメントマークAM12を有する半導体基板S上に、この半導体基板Sの主表面を覆うように設けられた所定厚さのエピタキシャル成長層EPを成膜した場合を示す。アライメントマークAM11,AM12の各側壁の上方位置においては、背景技術で説明したと同様のパターンダレZが発生している。
【0033】
しかし、アライメントマークAM11,A12が隣り合う間の領域SC1の上方におけるエピタキシャル成長層EPの表面には、第1アライメントマークAM11からのパターンダレと第2アライメントマークAM12からのパターンダレとが重なり合い、第1アライメントマークAM11および第2アライメントマークA12の段差パターンの側壁AM110,AM120に沿って並行に延びる凸部CR1が形成される。
【0034】
このように、第1アライメントマークAM11および第2アライメントマークA12の間の、エピタキシャル成長層EPの表面に、凸部CR1が設けられることにより、図4(A),(B)に示すように、アライメントマークAM11,A12の各側壁に対応する位置として、明確な光学的信号微分強度分布のピークPM2を読取ることができる。
【0035】
その結果、エピタキシャル成長層EPの上にレジスト膜を設けた場合であっても、レジスト膜に形成されたアライメントマークの光学的信号微分強度分布のピークと、アライメントマークAM11,A12の各側壁に対応する位置としてのピークPM2との位置関係から、正確に重ね合わせずれ量を計測することが可能となる。
【0036】
これにより、エピタキシャル成長層EPの成長条件に関係なく、エピタキシャル成長層の成膜後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【0037】
(実施の形態2)
次に、図5から図9を参照して、実施の形態2における半導体装置について説明する。なお、図5は、本実施の形態における半導体装置に設けられるアライメントマークの構造を示す平面図であり、図6は、図5中VI−VI矢視に対応する断面図であり、図7は、図5中VII−VII矢視に対応する断面図である。また、図8(A)に、エピタキシャル成長層が形成された状態での半導体基板Sに形成された段差パターンからなるアライメントマークの平面形状を図示し、図8(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0038】
本実施の形態における半導体装置においては、半導体基板Sの主表面に設けられ、平面視において正方形の中抜き凹部形状を備える段差パターンからなる第1アライメントマークAM21が設けられている。この第1アライメントマークAM21を環状に取り囲む領域SC2は、アライメントマークAM21の底部から見た場合には、環状の凸部領域SC2となる。また、この凸部領域SC2の外側領域においては、内部の第1アライメントマークAM21と同様に、凹部からなる第2アライメントマークAM22を構成している。
【0039】
また、第1アライメントマークAM21の第2アライメントマークAM22側に位置する段差パターンの側壁AM210と、第2アライメントマークAM22の第1アライメントマークAM21側に位置する段差パターンの側壁AM220との間隔(c2)は、実施の形態1の場合と同様に、エピタキシャル成長層の厚みの約0.7〜約1.0倍程度に設けられている。
【0040】
ここで、半導体基板Sの上にエピタキシャル成長層を成膜した場合には、第1アライメントマークAM21の側壁210と、第2アライメントマークAM21の側壁220とが隣り合う間の凸部領域SC2の上方におけるエピタキシャル成長層EPの表面には、実施の形態1の場合と同様に、側壁AM210,AM220に沿って並行に延びる凸部CR2が形成される。この凸部CR2は、凸部領域SC2と同様に環状に形成されることになる。その結果、図8(A),(B)に示すように、この環状の凸部CR2に対応して、明確な光学的信号微分強度分布のピークPM3を読取ることができる。
【0041】
その結果、図9に示すように、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークREAM2を矩形(四角形)として、かつ、アライメントマークREAM2の位置を、環状の凸部領域SC2の内周壁AM210よりも内側となるように設けることで、一度に4方向の重ね合せずれ量を正確に測定することが可能になる。
【0042】
これにより、実施の形態1の場合と同様に、エピタキシャル成長層EPの成長条件に関係なく、エピタキシャル成長層の成膜後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【0043】
(実施の形態3)
次に、図10から図14を参照して、実施の形態3における半導体装置について説明する。なお、図10は、本実施の形態における半導体装置に設けられるアライメントマークの構造を示す平面図であり、図11は、図10中XI−XI矢視に対応する断面図であり、図12は、図10中XII−XII矢視に対応する断面図である。また、図13(A)に、エピタキシャル成長層が形成された状態での半導体基板Sに形成された段差パターンからなるアライメントマークの平面形状を図示し、図13(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0044】
本実施の形態における半導体装置においては、半導体基板Sの主表面に設けられ、平面視において正方形の中抜き凹部形状を備える段差パターンからなる第1アライメントマークAM31が設けられている。この第1アライメントマークAM31を環状に取り囲む領域は、アライメントマークAM31の底部から見た場合には、環状の凸部領域SC3となる。また、この凸部領域SC3の外側領域においては、内部の第1アライメントマークAM31と同様に、凹部からなる第2アライメントマークAM32を構成している。
【0045】
また、第1アライメントマークAM31の第2アライメントマークAM32側に位置する段差パターンの側壁AM310と、第2アライメントマークAM32の第1アライメントマークAM31側に位置する段差パターンの側壁AM320との間隔(c3)は、実施の形態1の場合と同様に、エピタキシャル成長層の厚みの約0.7〜約1.0倍程度に設けられている。
【0046】
ここで、半導体基板Sの上にエピタキシャル成長層を成膜した場合には、第1アライメントマークAM31の側壁210と、第2アライメントマークAM31の側壁320とが隣り合う間の凸部領域SC3の上方におけるエピタキシャル成長層EPの表面には、実施の形態1および2の場合と同様に、側壁AM310,AM320に沿って並行に延びる凸部CR3が形成される。この凸部CR3は、凸部領域SC3と同様に環状に形成されることになる。その結果、図13(A),(B)に示すように、この環状の凸部CR3に対応して、明確な光学的信号微分強度分布のピークPM4を読取ることができる。
【0047】
その結果、図14に示すように、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークREAM3を矩形(四角形)として、かつ、アライメントマークREAM3の外周位置は、凸部領域SC3よりも外側に位置するように設けることで、一度に4方向の重ね合せずれ量を正確に測定することが可能になる。また、実施の形態2の場合に対して、アライメントマークREAM3の側壁部は、凸部領域SC3の外側に配置させることができるため、側壁AM320からの影響を受けない位置で、アライメントマークREAM3の側壁部の位置検出を行なうことが可能となる。
【0048】
これにより、実施の形態1および2の場合と同様に、エピタキシャル成長層EPの成長条件に関係なく、エピタキシャル成長層の成膜後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【0049】
なお、今回開示された上記各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0050】
【図1】この発明に基づいた実施の形態1における半導体装置に設けられるアライメントマークの構造を示す断面図である。
【図2】(A)は、この発明に基づいた実施の形態1における半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図3】この発明に基づいた実施の形態1における半導体基板上にエピタキシャル成長層を成膜した構造を示す断面図である。
【図4】(A)は、この発明に基づいた実施の形態1におけるエピタキシャル成長層が成膜された半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図5】この発明に基づいた実施の形態2における半導体装置に設けられるアライメントマークの構造を示す平面図である。
【図6】図5中VI−VI矢視に対応する断面図である。
【図7】図5中VII−VII矢視に対応する断面図である。
【図8】(A)は、この発明に基づいた実施の形態2におけるエピタキシャル成長層が形成された状態での半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図9】この発明に基づいた実施の形態2における、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークと光学的ピークとの関係を示す図である。
【図10】この発明に基づいた実施の形態3における半導体装置に設けられるアライメントマークの構造を示す平面図である。
【図11】図10中XI−XI矢視に対応する断面図である。
【図12】図10中XII−XII矢視に対応する断面図である。
【図13】(A)は、この発明に基づいた実施の形態3におけるエピタキシャル成長層が形成された状態での半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図14】この発明に基づいた実施の形態3における、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークと光学的ピークとの関係を示す図である。
【図15】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第1の図である。
【図16】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第2の図である。
【図17】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第3の図である。
【図18】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第4の図である。
【図19】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第5の図である。
【図20】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの他の形成方法を示す第1の図である。
【図21】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの他の形成方法を示す第2の図である。
【図22】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの他の形成方法を示す第3の図である。
【図23】背景技術における半導体装置の構成の一例を示す断面図である。
【図24】(A)は、背景技術における半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図25】背景技術における課題(パターンダレ)を示す断面図である。
【図26】(A)は、背景技術におけるエピタキシャル成長層が形成された状態での半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【符号の説明】
【0051】
AM11,AM21,AM31 第1アライメントマーク、AM12,AM22,AM32 第2アライメントマーク、AM110,AM120,AM210,AM220,AM310,AM320 側壁、CR1,CR2,CR3 凸部、EP エピタキシャル成長層、PM1,PM2,PM3,PM4 ピーク、S 半導体基板、SC1,SC2,SC3 凸部領域。
【技術分野】
【0001】
この発明は、エピタキシャル成長技術を用いた埋め込み層を有する半導体装置において、エピタキシャル成長層の成膜後の、膜形成工程におけるパターンアライメント時の重ね合わせずれを計測するための、アライメントマークを有する半導体装置に関するものである。
【背景技術】
【0002】
従来、埋め込み層を有する半導体装置では、バーニア等のずれ計測用マークを用いて、半導体基板に設けられた段差パターンからなるアライメントマークと、半導体基板上に設けられたエピタキシャル成長層上に形成された膜のアライメントマークとの重ね合わせずれ量を計測し、重ね合せずれの管理を行なっていた。計測は顕微鏡を用いた目視による場合や、光学的装置を用いた自動計測がある。
【0003】
図15から図19は、エピタキシャル成長層の成長前に形成する段差パターンの形成方法の一例である。図15を参照して、半導体基板Sを準備する。その後、図16を参照して、半導体基板Sの上に、酸化膜OL1を形成する。その後、所望の領域の酸化膜OL1を除去する。その後、図17を参照して、この酸化膜OL1をマスクにして、半導体基板Sの表面に埋め込み層形成のためのイオンIを導入する。
【0004】
次に、図18を参照して、半導体基板Sに対して加熱処理を行ない、埋め込み層BLを形成すると同時に、半導体基板Sに対して、熱酸化を同時に行なうことで、酸化膜OL2を形成する。その後、図19を参照して、酸化膜OL1,OL2を除去することで、半導体基板Sの主表面側に形成された酸化膜厚分の段差パターンSPが形成される。
【0005】
図20から図22は、エピタキシャル成長前に形成する段差パターンの形成方法の他の一例である。図20を参照して、半導体基板Sを準備する。その後、図21を参照して、半導体基板Sの上に、所望の領域に開口部を有するレジストパターンRFを形成する。その後、図22を参照して、レジストパターンRFをマスクにして、半導体基板Sのエッチングを行ない、段差パターンSPを形成する。その後、この段差パターン領域に、埋め込み層が形成される(図示省略)。
【0006】
図23は、半導体装置に設けられる、素子形成領域R1とアライメントマーク形成領域R2との断面構造を示す図である。アライメントマーク形成領域R2においては、半導体基板Sの主表面に平面視において正方形の段差パターンからなるアライメントマークAM1が形成され、このアライメントマークAM1には、上述した製法に基づき埋め込み層BL1が形成されている。素子形成領域R1およびアライメントマーク形成領域R2においては、半導体基板Sの上にエピタキシャル成長法により成膜された半導体層EGが設けられている。
【0007】
また、素子形成領域R1に位置する半導体層EGの主表面の所定位置には、不純物拡散領域IRを形成するため、所定の開口領域OP1,OP2を有するレジスト膜RFが形成されている。この不純物拡散領域IRは、埋め込み層BL1に対する位置決めが重要となる。したがって、不純物拡散領域IRの位置は、アライメントマーク形成領域R2に形成されたアライメントマークAM1の位置を基準にして決定される。なお、埋め込み層BL1は、半導体装置の機能に応じて、n型の不純物拡散領域またはp型の不純物拡散領域が採用される。
【0008】
開口領域OP1,OP2の具体的な位置決め方法としては、レジスト膜RFへの開口領域OP1,OP2の形成と同時に形成される正方形の開口領域からなるアライメントマークAM2と、半導体基板Sの主表面に形成された正方形のアライメントマークAM1との間の位置関係に基づいて、開口領域OP1,OP2の位置決めが行なわれる。
【0009】
具体的には、アライメントマークAM1の側壁とアライメントマークAM2の側壁との距離(X)を測定し、距離(X)が所望の距離であれば、レジスト膜RFに形成されたアライメントマークAM2は正しく位置決めされて形成されていることから、アライメントマークAM2と同時に形成された開口領域OP1,OP2の位置決めも正しいと判断できる。距離(X)の値が、所望の距離の範囲内でない場合には、レジスト膜RFを除去し、再度新たなレジスト膜RFが形成されることになる。
【0010】
上記のようにして位置決めされた開口領域OP1,OP2を有するレジスト膜RFをマスクとして、半導体層EGの主表面の所定位置に不純物Iの導入が行なわれ、半導体層EGの主表面に不純物拡散領域IRが形成される。
【0011】
ここで、半導体基板Sの上にエピタキシャル成長層を形成した場合、半導体基板Sに形成された段差パターンが、エピタキシャル成長層上では、段差パターンが正確に反映されず、パターンダレ(パターン形状が崩れる)が発生することが知られている。
【0012】
図24(A)に、半導体基板Sに形成された段差パターンからなるアライメントマークAMの平面形状を図示し、図24(B)に、アライメントマークAMから読取れる光学的信号微分強度分布を模式的に示す。アライメントマークAMから直接的に光学的信号微分強度分布を読取った場合には、図24(B)に示すように、アライメントマークAMの側壁に対応する位置に明確な光学的信号微分強度分布のピークP10を読取ることができる。
【0013】
次に、図25および図26に、アライメントマークAMを有する半導体基板Sにエピタキシャル成長層EGを形成した場合について示す。図25は、アライメントマークAMを含む断面図であり、図26(A)は、半導体基板Sに形成された段差パターンからなるアライメントマークAMの平面形状を図示し、図26(B)に、アライメントマークAMから読取れる光学的信号微分強度分布を模式的に示す。
【0014】
エピタキシャル成長層EGを介在させた状態で、アライメントマークAMから光学的信号微分強度分布を読取った場合には、図25に示すように、半導体基板Sに形成されたアライメントマークAMは、エピタキシャル成長層EG上では、アライメントマークAMが正確に反映されず、パターンダレZが発生している。その結果、図26(B)に示すように、アライメントマークAMの側壁に対応する位置に、明確な光学的信号微分強度分布のピークを読取ることができない。
【0015】
その結果、半導体基板Sに形成されたアライメントマークAMの位置を正確に読取ることができないため、重ね合わせ検査精度が低くなり、エピタキシャル成長層EGの上に位置精度よくレジスト膜等を形成することができない課題が挙げられる。
【0016】
特に、高耐圧用の半導体装置ではエピタキシャル成長層の厚みを厚くする必要がある。しかし、エピタキシャル成長層の厚みが厚くなるほど、パターンダレZの程度が大きくなる。また、半導体装置の製造効率を上げるため(スループットを上げるため)に、エピタキシャル成長層の成長速度を速めた場合も、パターンダレZの程度が大きくなることが知られている。
【0017】
一方、エピタキシャル成長層の成長温度を上げることにより、パターンダレZは抑制される。しかし、エピタキシャル成長に用いられる加熱炉のメンテナンス費用が高くなるという新たな課題が発生する。
【0018】
上記背景の下、エピタキシャル成長層の厚さが厚い高耐圧用の半導体装置等においても、他の半導体装置と同様に微細化の要求が強まっており、エピタキシャル成長層の形成後における重ね合わせ精度の向上が求められている。なお、半導体装置の製造プロセスにおける重ね合せ精度の向上に関する技術については、下記特許文献1に開示されている。
【特許文献1】特開平09−74063号公報
【発明の開示】
【発明が解決しようとする課題】
【0019】
この発明が解決しようとする課題は、半導体基板に形成された段差パターンからなるアライメントマークから光学的信号微分強度分布を読取った場合には、エピタキシャル成長層上では、アライメントマークが正確に反映されず、パターンダレZが発生しているために、アライメントマークの側壁に対応する位置に明確な光学的信号微分強度分布のピークを読取ることができない点にある。
【0020】
この発明の目的は、エピタキシャル成長時の製造コストを高くすることなく、エピタキシャル成長層の形成後での重ね合わせ精度を向上することが可能な重ね合せ用のアライメントマークを有する半導体装置を提供することにある。
【課題を解決するための手段】
【0021】
この発明の一実施の形態における半導体装置においては、半導体基板と、上記半導体基板の主表面に設けられ、段差パターンからなる第1アライメントマークと、上記半導体基板の主表面に、段差パターンからなり上記第1アライメントマークから所定間隔隔てて並列して設けられる第2アライメントマークと、上記半導体基板の主表面を覆うように設けられたエピタキシャル成長層と、を備え、上記エピタキシャル成長層の表面に、上記第1アライメントマークと上記第2アライメントマークとの間の領域において、上記第1アライメントマークおよび上記第2アライメントマークの段差パターンの側壁に沿って並行に延びる凸部が設けられている。
【発明の効果】
【0022】
この発明の実施の形態における半導体装置によれば、パターンダレが段差パターンのパターンエッジから外方向に拡がることを利用して、第1アライメントマークおよび第2アライメントマークとの間に、エピタキシャル成長層の厚みに応じた間隔をあけることにより、半導体基板の主表面を覆うようにエピタキシャル成長層を設けた場合に、第1アライメントマークと第2アライメントマークとの中間点において、上記エピタキシャル成長層の表面に急峻な凸部が設けられる。
【0023】
これにより、背景技術で説明したように、アライメントマークの側壁に対応する位置に明確な光学的信号微分強度分布のピークを読取ることができない場合であっても、本実施の形態における半導体装置によれば、第1アライメントマークと第2アライメントマークとの中間点において、エピタキシャル成長層の表面に設けられる凸部に基づき、光学的信号微分強度分布のピークを読取ることができる。
【0024】
その結果、このピークを用いて、エピタキシャル成長層上に形成された膜のアライメントマークとの重ね合わせずれ量を計測することが可能となる。その結果、エピタキシャル成長層の成長条件に関係なく、エピタキシャル成長層の形成後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【0025】
以下、この発明に基づいた各実施の形態における半導体装置について図を参照して説明する。なお、本発明の特徴は、半導体装置において、半導体基板の主表面に設けられるアライメントマークの形状に特徴を有している。したがって、以下の各実施の形態における半導体装置の説明においては、半導体基板の主表面に設けられるアライメントマークの形状について詳細に説明することとし、背景技術の図23において説明した、埋め込み層を設けること、および、埋め込み層の導電型の選択については、背景技術と同様であることから、ここでの説明は繰り返さないこととする。
【0026】
(実施の形態1)
図1から図4に、本実施の形態における半導体装置に設けられるアライメントマークについて説明する。なお、図1は、本実施の形態における半導体装置に設けられるアライメントマークの構造を示す断面図であり、図2(A)中のI−I線矢視に対応する。また、図2(A)に、半導体基板Sに形成された段差パターンからなるアライメントマークの平面形状を図示し、図2(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0027】
また、図3は、本実施の形態における半導体基板上にエピタキシャル成長層を成膜した構造を示す断面図であり、図4(A)中のIII−III線矢視に対応する。また、図4(A)に、エピタキシャル成長層が成膜された半導体基板に形成された段差パターンからなるアライメントマークの平面形状を図示し、図4(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0028】
本実施の形態における半導体装置においては、半導体基板Sの主表面に設けられ、平面視において矩形の段差パターンからなる第1アライメントマークAM11と、平面視において第1アライメントマークAM11と同じ矩形の段差パターンからなる第2アライメントマークAM12を有している。
【0029】
一例として、第1アライメントマークAM11および第2アライメントマークAM12は、長方形の凹部領域からなり、第1アライメントマークAM11および第2アライメントマークAM12を取り囲む領域SC1は、第1アライメントマークAM11および第2アライメントマークAM12の底部から見た場合凸部領域となる。
【0030】
また、第1アライメントマークAM11の第2アライメントマークAM12側に位置する段差パターンの側壁AM110と、第2アライメントマークAM12の第1アライメントマークAM11側に位置する段差パターンの側壁AM120との間隔(c1)は、後述するエピタキシャル成長層EPの厚み(b)の約0.7〜約1.0倍程度に設けられている。
【0031】
図2(B)に、第1アライメントマークAM11および第2アライメントマークAM12のそれぞれの側壁から読取れる光学的信号微分強度分布を模式的に示す。エピタキシャル成長層を成膜する前にあっては、アライメントマークAM11,AM12の各側壁に対応する位置に明確な光学的信号微分強度分布のピークPM1を読取ることができる。
【0032】
次に、図3に、図1に示す第1アライメントマークAM11および第2アライメントマークAM12を有する半導体基板S上に、この半導体基板Sの主表面を覆うように設けられた所定厚さのエピタキシャル成長層EPを成膜した場合を示す。アライメントマークAM11,AM12の各側壁の上方位置においては、背景技術で説明したと同様のパターンダレZが発生している。
【0033】
しかし、アライメントマークAM11,A12が隣り合う間の領域SC1の上方におけるエピタキシャル成長層EPの表面には、第1アライメントマークAM11からのパターンダレと第2アライメントマークAM12からのパターンダレとが重なり合い、第1アライメントマークAM11および第2アライメントマークA12の段差パターンの側壁AM110,AM120に沿って並行に延びる凸部CR1が形成される。
【0034】
このように、第1アライメントマークAM11および第2アライメントマークA12の間の、エピタキシャル成長層EPの表面に、凸部CR1が設けられることにより、図4(A),(B)に示すように、アライメントマークAM11,A12の各側壁に対応する位置として、明確な光学的信号微分強度分布のピークPM2を読取ることができる。
【0035】
その結果、エピタキシャル成長層EPの上にレジスト膜を設けた場合であっても、レジスト膜に形成されたアライメントマークの光学的信号微分強度分布のピークと、アライメントマークAM11,A12の各側壁に対応する位置としてのピークPM2との位置関係から、正確に重ね合わせずれ量を計測することが可能となる。
【0036】
これにより、エピタキシャル成長層EPの成長条件に関係なく、エピタキシャル成長層の成膜後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【0037】
(実施の形態2)
次に、図5から図9を参照して、実施の形態2における半導体装置について説明する。なお、図5は、本実施の形態における半導体装置に設けられるアライメントマークの構造を示す平面図であり、図6は、図5中VI−VI矢視に対応する断面図であり、図7は、図5中VII−VII矢視に対応する断面図である。また、図8(A)に、エピタキシャル成長層が形成された状態での半導体基板Sに形成された段差パターンからなるアライメントマークの平面形状を図示し、図8(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0038】
本実施の形態における半導体装置においては、半導体基板Sの主表面に設けられ、平面視において正方形の中抜き凹部形状を備える段差パターンからなる第1アライメントマークAM21が設けられている。この第1アライメントマークAM21を環状に取り囲む領域SC2は、アライメントマークAM21の底部から見た場合には、環状の凸部領域SC2となる。また、この凸部領域SC2の外側領域においては、内部の第1アライメントマークAM21と同様に、凹部からなる第2アライメントマークAM22を構成している。
【0039】
また、第1アライメントマークAM21の第2アライメントマークAM22側に位置する段差パターンの側壁AM210と、第2アライメントマークAM22の第1アライメントマークAM21側に位置する段差パターンの側壁AM220との間隔(c2)は、実施の形態1の場合と同様に、エピタキシャル成長層の厚みの約0.7〜約1.0倍程度に設けられている。
【0040】
ここで、半導体基板Sの上にエピタキシャル成長層を成膜した場合には、第1アライメントマークAM21の側壁210と、第2アライメントマークAM21の側壁220とが隣り合う間の凸部領域SC2の上方におけるエピタキシャル成長層EPの表面には、実施の形態1の場合と同様に、側壁AM210,AM220に沿って並行に延びる凸部CR2が形成される。この凸部CR2は、凸部領域SC2と同様に環状に形成されることになる。その結果、図8(A),(B)に示すように、この環状の凸部CR2に対応して、明確な光学的信号微分強度分布のピークPM3を読取ることができる。
【0041】
その結果、図9に示すように、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークREAM2を矩形(四角形)として、かつ、アライメントマークREAM2の位置を、環状の凸部領域SC2の内周壁AM210よりも内側となるように設けることで、一度に4方向の重ね合せずれ量を正確に測定することが可能になる。
【0042】
これにより、実施の形態1の場合と同様に、エピタキシャル成長層EPの成長条件に関係なく、エピタキシャル成長層の成膜後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【0043】
(実施の形態3)
次に、図10から図14を参照して、実施の形態3における半導体装置について説明する。なお、図10は、本実施の形態における半導体装置に設けられるアライメントマークの構造を示す平面図であり、図11は、図10中XI−XI矢視に対応する断面図であり、図12は、図10中XII−XII矢視に対応する断面図である。また、図13(A)に、エピタキシャル成長層が形成された状態での半導体基板Sに形成された段差パターンからなるアライメントマークの平面形状を図示し、図13(B)に、アライメントマークから読取れる光学的信号微分強度分布を模式的に図示する。
【0044】
本実施の形態における半導体装置においては、半導体基板Sの主表面に設けられ、平面視において正方形の中抜き凹部形状を備える段差パターンからなる第1アライメントマークAM31が設けられている。この第1アライメントマークAM31を環状に取り囲む領域は、アライメントマークAM31の底部から見た場合には、環状の凸部領域SC3となる。また、この凸部領域SC3の外側領域においては、内部の第1アライメントマークAM31と同様に、凹部からなる第2アライメントマークAM32を構成している。
【0045】
また、第1アライメントマークAM31の第2アライメントマークAM32側に位置する段差パターンの側壁AM310と、第2アライメントマークAM32の第1アライメントマークAM31側に位置する段差パターンの側壁AM320との間隔(c3)は、実施の形態1の場合と同様に、エピタキシャル成長層の厚みの約0.7〜約1.0倍程度に設けられている。
【0046】
ここで、半導体基板Sの上にエピタキシャル成長層を成膜した場合には、第1アライメントマークAM31の側壁210と、第2アライメントマークAM31の側壁320とが隣り合う間の凸部領域SC3の上方におけるエピタキシャル成長層EPの表面には、実施の形態1および2の場合と同様に、側壁AM310,AM320に沿って並行に延びる凸部CR3が形成される。この凸部CR3は、凸部領域SC3と同様に環状に形成されることになる。その結果、図13(A),(B)に示すように、この環状の凸部CR3に対応して、明確な光学的信号微分強度分布のピークPM4を読取ることができる。
【0047】
その結果、図14に示すように、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークREAM3を矩形(四角形)として、かつ、アライメントマークREAM3の外周位置は、凸部領域SC3よりも外側に位置するように設けることで、一度に4方向の重ね合せずれ量を正確に測定することが可能になる。また、実施の形態2の場合に対して、アライメントマークREAM3の側壁部は、凸部領域SC3の外側に配置させることができるため、側壁AM320からの影響を受けない位置で、アライメントマークREAM3の側壁部の位置検出を行なうことが可能となる。
【0048】
これにより、実施の形態1および2の場合と同様に、エピタキシャル成長層EPの成長条件に関係なく、エピタキシャル成長層の成膜後での重ね合わせ精度を向上することが可能な重ね合せアライメントマークを有する半導体装置を提供することが可能となる。
【0049】
なお、今回開示された上記各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0050】
【図1】この発明に基づいた実施の形態1における半導体装置に設けられるアライメントマークの構造を示す断面図である。
【図2】(A)は、この発明に基づいた実施の形態1における半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図3】この発明に基づいた実施の形態1における半導体基板上にエピタキシャル成長層を成膜した構造を示す断面図である。
【図4】(A)は、この発明に基づいた実施の形態1におけるエピタキシャル成長層が成膜された半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図5】この発明に基づいた実施の形態2における半導体装置に設けられるアライメントマークの構造を示す平面図である。
【図6】図5中VI−VI矢視に対応する断面図である。
【図7】図5中VII−VII矢視に対応する断面図である。
【図8】(A)は、この発明に基づいた実施の形態2におけるエピタキシャル成長層が形成された状態での半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図9】この発明に基づいた実施の形態2における、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークと光学的ピークとの関係を示す図である。
【図10】この発明に基づいた実施の形態3における半導体装置に設けられるアライメントマークの構造を示す平面図である。
【図11】図10中XI−XI矢視に対応する断面図である。
【図12】図10中XII−XII矢視に対応する断面図である。
【図13】(A)は、この発明に基づいた実施の形態3におけるエピタキシャル成長層が形成された状態での半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図14】この発明に基づいた実施の形態3における、エピタキシャル成長層の上にレジスト膜を設けた場合に、レジスト膜に形成されたアライメントマークと光学的ピークとの関係を示す図である。
【図15】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第1の図である。
【図16】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第2の図である。
【図17】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第3の図である。
【図18】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第4の図である。
【図19】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの形成方法を示す第5の図である。
【図20】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの他の形成方法を示す第1の図である。
【図21】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの他の形成方法を示す第2の図である。
【図22】背景技術におけるエピタキシャル成長層の成長前に形成する段差パターンの他の形成方法を示す第3の図である。
【図23】背景技術における半導体装置の構成の一例を示す断面図である。
【図24】(A)は、背景技術における半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【図25】背景技術における課題(パターンダレ)を示す断面図である。
【図26】(A)は、背景技術におけるエピタキシャル成長層が形成された状態での半導体基板に形成された段差パターンからなるアライメントマークの平面形状を示す図であり、(B)は、アライメントマークから読取れる光学的信号微分強度分布を模式的に示す図である。
【符号の説明】
【0051】
AM11,AM21,AM31 第1アライメントマーク、AM12,AM22,AM32 第2アライメントマーク、AM110,AM120,AM210,AM220,AM310,AM320 側壁、CR1,CR2,CR3 凸部、EP エピタキシャル成長層、PM1,PM2,PM3,PM4 ピーク、S 半導体基板、SC1,SC2,SC3 凸部領域。
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板の主表面に設けられ、段差パターンからなる第1アライメントマークと、
前記半導体基板の主表面に、段差パターンからなり前記第1アライメントマークから所定間隔隔てて並列して設けられる第2アライメントマークと、
前記半導体基板の主表面を覆うように設けられたエピタキシャル成長層と、を備え、
前記エピタキシャル成長層の表面に、前記第1アライメントマークと前記第2アライメントマークとの間の領域において、前記第1アライメントマークおよび前記第2アライメントマークの段差パターンの側壁に沿って並行に延びる凸部が設けられる、半導体装置。
【請求項2】
前記第1アライメントマークの前記第2アライメントマーク側に位置する段差パターンの側壁と、前記第2アライメントマークの前記第1アライメントマーク側に位置する段差パターンの側壁との間隔は、前記エピタキシャル成長層の厚さの約0.7〜約1.0倍である、請求項1に記載の半導体装置。
【請求項3】
前記第1アライメントマークおよび前記第2アライメントマークを規定する段差パターンを構成する半導体基板の主表面は、不純物拡散領域を有する、請求項1または2に記載の半導体装置。
【請求項4】
前記不純物拡散領域は、n型である、請求項1から3に記載の半導体装置。
【請求項5】
前記不純物拡散領域は、p型である、請求項1から3に記載の半導体装置。
【請求項6】
前記半導体基板の主表面に矩形形状の環状凸部領域が設けられ、
前記環状凸部領域の内周壁により、前記第1アライメントマークが構成され、
前記環状凸部領域の外周壁により、前記第2アライメントマークが構成され、
前記環状凸部領域の上方に位置する前記エピタキシャル成長層の表面に、環状の前記凸部が設けられる、請求項1から5のいずれかに記載の半導体装置。
【請求項7】
前記エピタキシャル成長層の上に設けられる膜を備え、
前記膜は、矩形形状のアライメントマークを有し、
前記アライメントマークの外周位置は、前記環状凸部領域の内周壁よりも内側に位置している、請求項6に記載の半導体装置。
【請求項8】
前記エピタキシャル成長層の上に設けられる膜を備え、
前記膜は、矩形形状のアライメントマークを有し、
前記アライメントマークの外周位置は、前記環状凸部領域の外周壁よりも外側に位置している、請求項6に記載の半導体装置。
【請求項1】
半導体基板と、
前記半導体基板の主表面に設けられ、段差パターンからなる第1アライメントマークと、
前記半導体基板の主表面に、段差パターンからなり前記第1アライメントマークから所定間隔隔てて並列して設けられる第2アライメントマークと、
前記半導体基板の主表面を覆うように設けられたエピタキシャル成長層と、を備え、
前記エピタキシャル成長層の表面に、前記第1アライメントマークと前記第2アライメントマークとの間の領域において、前記第1アライメントマークおよび前記第2アライメントマークの段差パターンの側壁に沿って並行に延びる凸部が設けられる、半導体装置。
【請求項2】
前記第1アライメントマークの前記第2アライメントマーク側に位置する段差パターンの側壁と、前記第2アライメントマークの前記第1アライメントマーク側に位置する段差パターンの側壁との間隔は、前記エピタキシャル成長層の厚さの約0.7〜約1.0倍である、請求項1に記載の半導体装置。
【請求項3】
前記第1アライメントマークおよび前記第2アライメントマークを規定する段差パターンを構成する半導体基板の主表面は、不純物拡散領域を有する、請求項1または2に記載の半導体装置。
【請求項4】
前記不純物拡散領域は、n型である、請求項1から3に記載の半導体装置。
【請求項5】
前記不純物拡散領域は、p型である、請求項1から3に記載の半導体装置。
【請求項6】
前記半導体基板の主表面に矩形形状の環状凸部領域が設けられ、
前記環状凸部領域の内周壁により、前記第1アライメントマークが構成され、
前記環状凸部領域の外周壁により、前記第2アライメントマークが構成され、
前記環状凸部領域の上方に位置する前記エピタキシャル成長層の表面に、環状の前記凸部が設けられる、請求項1から5のいずれかに記載の半導体装置。
【請求項7】
前記エピタキシャル成長層の上に設けられる膜を備え、
前記膜は、矩形形状のアライメントマークを有し、
前記アライメントマークの外周位置は、前記環状凸部領域の内周壁よりも内側に位置している、請求項6に記載の半導体装置。
【請求項8】
前記エピタキシャル成長層の上に設けられる膜を備え、
前記膜は、矩形形状のアライメントマークを有し、
前記アライメントマークの外周位置は、前記環状凸部領域の外周壁よりも外側に位置している、請求項6に記載の半導体装置。
【図1】
【図3】
【図6】
【図7】
【図11】
【図12】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図25】
【図2】
【図4】
【図5】
【図8】
【図9】
【図10】
【図13】
【図14】
【図24】
【図26】
【図3】
【図6】
【図7】
【図11】
【図12】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図25】
【図2】
【図4】
【図5】
【図8】
【図9】
【図10】
【図13】
【図14】
【図24】
【図26】
【公開番号】特開2009−176766(P2009−176766A)
【公開日】平成21年8月6日(2009.8.6)
【国際特許分類】
【出願番号】特願2008−10622(P2008−10622)
【出願日】平成20年1月21日(2008.1.21)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成21年8月6日(2009.8.6)
【国際特許分類】
【出願日】平成20年1月21日(2008.1.21)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]