半導体装置
【課題】層構造の設計指針を得ることにより、窒化物半導体チャネル層としてＩｎＮ（あるいはＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ）を用いた、高性能のＩｎＮ系ヘテロ構造電界効果トランジスタ（チャネル層がＩｎＮ系であるヘテロ構造電界効果トランジスタ）を実現させること。
【解決手段】窒化物チャネル層半導体１の上に窒化物障壁層半導体２を重ねてなるヘテロ構造上に、ソース電極３、ゲート電極４、ドレイン電極５が配置されてなるＩｎＮ系ヘテロ構造電界効果トランジスタにおいて、窒化物チャネル層半導体１としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられ、窒化物障壁層半導体２としてＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）が用いられていることを特徴とするＩｎＮ系ヘテロ構造電界効果トランジスタを構成する。
【解決手段】窒化物チャネル層半導体１の上に窒化物障壁層半導体２を重ねてなるヘテロ構造上に、ソース電極３、ゲート電極４、ドレイン電極５が配置されてなるＩｎＮ系ヘテロ構造電界効果トランジスタにおいて、窒化物チャネル層半導体１としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられ、窒化物障壁層半導体２としてＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）が用いられていることを特徴とするＩｎＮ系ヘテロ構造電界効果トランジスタを構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられているＩｎＮ系ヘテロ構造電界効果トランジスタに関する。ここに、「ＩｎＮ系ヘテロ構造電界効果トランジスタ」とは、「チャネル層がＩｎＮ系半導体であるヘテロ構造電界効果トランジスタ」の便宜上の表記である。
【背景技術】
【０００２】
窒化物半導体を用いたヘテロ構造電界効果トランジスタ（Heterostructure Field Effect Transistor：ＨＦＥＴ）は、次世代の高温・高出力・高耐圧の超高周波トランジスタとして非常に有望であり、実用化に向けて現在盛んに研究が行われている。
【０００３】
しかし、現在行われているほとんどの研究は、チャネル層半導体としてＧａＮ（あるいはＧａ組成の大きいＡｌＧａＮ）を用いた、ＧａＮ系ＨＦＥＴに関するものであり（下記非特許文献１参照）、チャネル層半導体として、ＧａＮに比べて電子移動度および飽和電子速度が高く、したがって、より高速動作が期待できる、ＩｎＮ（あるいは一般にＩｎ組成の大きいＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮ）を用いた、ＩｎＮ系ＨＦＥＴに関しての研究の報告や、そのようなデバイスの作製の報告は、現在、事実上なされていない。
【０００４】
ＩｎＮ系ＨＦＥＴが、理論的には、ＧａＮ系ＨＦＥＴを凌ぐ高速動作が期待されながら（下記非特許文献２参照）、良質なＩｎＮ結晶の成長が報告されつつある現在においても（下記非特許文献３参照）、その作製がほとんど報告されていない理由は、ＩｎＮ系ＨＦＥＴにおける障壁層半導体/チャネル層半導体ヘテロ構造の成長が一般に困難なことにあるが、同時にこれとあいまって、ＩｎＮ系半導体のバンド構造上の特徴を考慮した、ＩｎＮ系ＨＦＥＴに必要とされる層構造条件についての理論的考察が、そもそもなされていないことにある。
【０００５】
このような状況のもと、ＩｎＮ系半導体バンド構造上の特徴を考慮した、ＩｎＮ系ＨＦＥＴに必要とされる層構造条件についての理論的考察を行い、ＩｎＮ系ＨＦＥＴの層構造の設計指針を得ることにより、高性能のＩｎＮ系ＨＦＥＴを実現させることが強く望まれていた。
【０００６】
なお、下記非特許文献１は、ＡｌＧａＮ/ＧａＮ ＨＦＥＴの実用化研究の報告であり（文献表題のHeterojunction FET はＨＦＥＴに同じ）、非特許文献２は、ＩｎＮの電子輸送特性に関する理論的検討の報告であって、電子デバイス材料として、ＩｎＮがＧａＮを凌駕する、優れた電子輸送特性を有することを報告しており、非特許文献３は、高品質ＩｎＮの結晶成長の報告であり、非特許文献４には、ＡｌＮ、ＧａＮ、ＩｎＮ他、各種半導体のバンド・ラインアップ（伝導帯および価電子帯の相対位置）が示されており、非特許文献５は、ＩｎＮにおける表面電荷蓄積の報告である。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Y. Okamoto et al., IEEE Trans. on Microwave Theory and Tech., Vol. 52, pp. 2536-2539 (2004).
【非特許文献２】S. K. O'Leary et al., J. Appl. Phys. Vol. 83, pp. 826-829 (1998).
【非特許文献３】Y. Nanishi et al., Jpn. J. Appl. Phys. Vol. 42, pp. 2549-2559 (2003).
【非特許文献４】C. G. Van de Walle and J. Neugebauer, Nature Vol. 423, pp. 626-628 (2003).
【非特許文献５】H. Lu et al., Appl. Phys. Lett., Vol. 82, pp. 1736-1738 (2003).
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、窒化物半導体チャネル層として、ＧａＮに比べて電子移動度および飽和電子速度が高く、したがって、より高速動作が期待できる、ＩｎＮ（あるいはＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ）を用いたＩｎＮ系ＨＦＥＴ（チャネル層がＩｎＮ系であるＨＦＥＴ）を、層構造の設計指針を得ることにより、実現させることを目標とする。
【０００９】
すなわち、本発明が解決しようとする課題は、層構造の設計指針を得ることにより、窒化物半導体チャネル層としてＩｎＮ（あるいはＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ）を用いた、高性能のＩｎＮ系ＨＦＥＴ（チャネル層がＩｎＮ系であるＨＦＥＴ）を実現させることである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、特許請求の範囲の請求項１に記載のように、
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、障壁層半導体としてＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）が用いられていることを特徴とする半導体装置を構成する。
【００１１】
また、本発明においては、特許請求の範囲の請求項２に記載のように、
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、障壁層半導体としてＩｎＹＧａ１−ＹＮ（ここに、０＜Ｙ≦０.４６である）が用いられていることを特徴とする半導体装置を構成する。
【００１２】
また、本発明においては、特許請求の範囲の請求項３に記載のように、
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、障壁層半導体としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（ここに、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１である）が用いられていることを特徴とする半導体装置を構成する。
【００１３】
また、本発明においては、特許請求の範囲の請求項４に記載のように、
請求項１、２または３に記載の半導体装置において、前記障壁層半導体およびチャネル層半導体の少なくとも一方の少なくとも一部分にＭｇのドーピングが施されていることを特徴とする半導体装置を構成する。
【発明の効果】
【００１４】
上記本発明の構成要件を満足するＩｎＮ系ＨＦＥＴ（チャネル層がＩｎＮ系であるＨＦＥＴ）を構成することによって、当該のＨＦＥＴにおいてトランジスタ動作が実現し、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【図面の簡単な説明】
【００１５】
【図１】窒化物半導体を用いたヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の層構造および電極配置を模式的に示した図である。
【図２】障壁層半導体としてＡｌＧａＮ、チャネル層半導体としてＧａＮが用いられているＡｌＧａＮ/ＧａＮ ＨＦＥＴのポテンシャル形状を模式的に示した図である。
【図３】ＡｌＮ、ＧａＮ、およびＩｎＮのバンド構造を、電荷中性位置に対して示した図である。
【図４】ＡｌＮ、ＡｌＧａＮ、あるいはＧａＮ上に、たとえばＮｉ等のショットキー金属を積層することにより、金属/半導体接合を形成した際のポテンシャル形状を模式的に示した図である。
【図５】ＩｎＮにおいて、金属/半導体接合を形成した際のポテンシャル形状を模式的に示した図である。
【図６】障壁層半導体としてＩｎ０．９Ａｌ０．１Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．９Ａｌ０．１Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極下におけるポテンシャル形状を模式的に示した図である。
【図７】障壁層半導体としてＩｎ０．４Ａｌ０．６Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極下におけるポテンシャル形状を模式的に示した図である。
【図８】電荷中性位置を基準としたときの、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置のＩｎ組成（Ｘ）依存性を示した図である。
【図９】電荷中性位置を基準としたときの、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置のＩｎ組成（Ｙ）依存性を示した図である。
【図１０】電荷中性位置を基準としたときの、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置のＩｎ組成（Ｚ）依存性を示した図である。
【図１１】図１０の領域に対応する、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮのＩｎ組成（Ｚ）およびＡｌ組成（Ｗ）の領域を示した図である。
【発明を実施するための形態】
【００１６】
本発明においては、窒化物半導体を用いたヘテロ構造電界効果トランジスタ（ＨＦＥＴ）において、チャネル層半導体として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられ、障壁層半導体として、ＩｎＮ系半導体であるＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）、ＩｎＹＧａ１−ＹＮ（ここに、０＜Ｙ≦０.４６である）、あるいはＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（ここに、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１である）が用いられていることを特徴とする、ＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを構成する。
【００１７】
さらに、本発明においては、上記のＩｎＮ系ＨＦＥＴにおいて、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とする、ＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを構成する。
【００１８】
ここで、ＩｎＮ系障壁層半導体に関する、ＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）、ＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）、あるいはＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）なる組成条件は、当該の障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにするための条件である。
【００１９】
また、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている状況は、上記の組成条件による、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにするための効果を、補助的に強化することになる状況である。
【００２０】
このように、上記のＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを用いることにより、当該のＨＦＥＴにおいてトランジスタ動作が実現し、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００２１】
以下に、本発明による作用を、図１から図８を用いて説明する。
【００２２】
図１は、窒化物半導体を用いたヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の層構造および電極配置を模式的に示したもので、窒化物半導体を用いた障壁層半導体/チャネル層半導体ヘテロ構造上、すなわち、窒化物チャネル層半導体１の上に窒化物障壁層半導体２を重ねてなるヘテロ構造上に、ソース電極３、ゲート電極４、ドレイン電極５が配置され、電界効果トランジスタが構成されている様子が示されている。
【００２３】
図１において、最も一般的な窒化物半導体ＨＦＥＴの層構造は、窒化物障壁層半導体２としてＡｌＧａＮ、窒化物チャネル層半導体１としてＧａＮが用いられているＡｌＧａＮ/ＧａＮ ＨＦＥＴであるが、障壁層半導体およびチャネル層半導体が、それぞれ障壁層およびチャネル層としての作用を有する条件は、障壁層半導体のバンドギャップがチャネル層半導体のそれよりも大きいことであり、一般にこの条件を満たすヘテロ構造であれば、障壁層半導体およびチャネル層半導体が上記以外の窒化物半導体であっても、電界効果トランジスタのデバイス動作を得ることができる。
【００２４】
すなわち、障壁層半導体としてＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等、また、チャネル層としてＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を用いて、障壁層半導体のバンドギャップがチャネル層半導体のそれよりも大きい、という条件のもとで、たとえば、ＡｌＮ/ＡｌＧａＮ、ＡｌＧａＮ/ＡｌＧａＮ、ＡｌＧａＮ/ＩｎＮ、ＡｌＧａＮ/ＩｎＧａＮ、ＩｎＡｌＮ/ＩｎＮ、ＩｎＡｌＮ/ＩｎＧａＮ、ＩｎＡｌＮ/ＩｎＡｌＮ、ＩｎＡｌＧａＮ/ＩｎＮ、ＩｎＡｌＧａＮ/ＩｎＧａＮ等の、さまざまな障壁層半導体/チャネル層半導体ヘテロ構造を構成することが可能である。
【００２５】
図２は、図１において、窒化物障壁層半導体２としてＡｌＧａＮ、窒化物チャネル層半導体１としてＧａＮが用いられている最も一般的な窒化物半導体ＨＦＥＴであるＡｌＧａＮ/ＧａＮ ＨＦＥＴのポテンシャル形状（ヘテロ構造における伝導帯形状）を模式的に示したもので、たとえばＡｌＧａＡｓ/ＧａＡｓ ＨＦＥＴ等の従来半導体ＨＦＥＴの場合と全く同様に、障壁層半導体であるＡｌＧａＮの伝導帯は、チャネル層半導体であるＧａＮの伝導帯よりも高い位置にあると同時に、フェルミ準位よりも高い位置にある様子が示されている。また、図２には、チャネル層のヘテロ界面近傍に２次元電子ガス（チャネル電子として作用）が存在する様子が示されている。
【００２６】
図２においては、前述のように、障壁層半導体であるＡｌＧａＮの伝導帯はフェルミ準位よりも高い位置にあり、この状況は、障壁層半導体が電子に対する障壁層として作用するために必要不可欠な条件であるが、ＧａＡｓ系の従来半導体ＨＦＥＴにおける障壁層半導体にせよ、ＧａＮ系ＨＦＥＴにおけるＡｌＧａＮ障壁層にせよ、この条件は当該の半導体バンド構造の特徴として常に満たされているため、ＨＦＥＴの層構造設計において、前記の条件に関する配慮は全く必要がない状況であった。この状況は、ＩｎＮ系ＨＦＥＴにおいても、障壁層半導体としてＡｌＮ、ＡｌＧａＮあるいはＧａＮを用いる場合には、全く同様であり、したがって、ＡｌＧａＮ系障壁層を用いたＩｎＮ系ＨＦＥＴにおいては、障壁層半導体のバンドギャップがチャネル層半導体のそれよりも大きい限り、層構造に関して特別な配慮をすることなしにトランジスタの動作を得ることが理論上は可能である。
【００２７】
このように、ＩｎＮ系ＨＦＥＴにおいて、障壁層半導体としてＡｌＮ、ＡｌＧａＮ、ＧａＮ等のＡｌＮ系半導体あるいはＧａＮ系半導体を用いることもバンド構造上は理論的に可能であるが、しかし、ＡｌＮ系半導体およびＧａＮ系半導体と、ＩｎＮ系半導体とは、一般に格子不整合が大きく、また、結晶成長温度も大きく異なるため、実際にＡｌＮ系（あるいはＧａＮ系）障壁層半導体/ＩｎＮ系チャネル層半導体ヘテロ構造を結晶成長により作製する場合、一般に困難が生じる。一方、ＩｎＮ系ＨＦＥＴにおいては、障壁層半導体としてＩｎＮ系半導体を用いることで、ヘテロ構造作製上大きな優位性を獲得することが可能となるが、この場合には、層構造に関しての配慮が必要となる。
【００２８】
そこで、ＩｎＮ系ＨＦＥＴにおいて、障壁層半導体としてＩｎＮ系半導体を用いた、ＩｎＮ系障壁層半導体を有するＩｎＮ系ＨＦＥＴにおいて、ＨＦＥＴ動作が可能となるために必要とされる層構造の条件に関して、バンド構造上の特徴を配慮して考察する。その結果が、下記に作用を説明する本発明の構成要件を導きだすのに役立つ。
【００２９】
図３は、ＡｌＮ、ＧａＮ、およびＩｎＮのバンド構造（伝導帯および価電子帯の位置）を、電荷中性位置（フェルミ準位に相当）に対して示したもので、ＡｌＮおよびＧａＮにおいては、電荷中性位置が伝導帯と価電子帯の間に存在するのに対して、ＩｎＮにおいては、電荷中性位置が伝導帯よりも高い位置に存在する様子が示されている（上記非特許文献４参照）。
【００３０】
図４は、ＡｌＮ系半導体あるいはＧａＮ系半導体上に、すなわち、ＡｌＮ、ＡｌＧａＮ、あるいはＧａＮ上に、たとえばＮｉ等のショットキー金属を積層することにより、金属/半導体接合を形成した際のポテンシャル形状を模式的に示したもので、いわゆるショットキー障壁を形成させている様子が示されている。したがって、ＨＦＥＴにおいて、障壁層半導体としてＡｌＮ、ＡｌＧａＮ、あるいはＧａＮを用いた場合にも、全く同様に、金属/半導体接合においてはショットキー障壁が形成され、ＨＦＥＴのトランジスタ動作を得ることができる。
【００３１】
図５は、ＩｎＮにおいて、金属/半導体接合を形成した際のポテンシャル形状を模式的に示したもので、いわゆるショットキー障壁は形成されず、むしろ、ＩｎＮ表面に電子の蓄積層(表面電荷蓄積層)が形成されている様子が示されている。実際、ＩｎＮにおける表面電荷蓄積層の存在は実験的にも確認されたことが報告されている（上記非特許文献５参照）。
【００３２】
上述のような表面電荷蓄積層の存在は、ＩｎＮ以外でも、ＩｎＮ系半導体であるＩｎＡｌＮ、ＩｎＧａＮ、あるいはＩｎＡｌＧａＮにおいて、Ｉｎ組成が大きく、その結果、伝導帯の位置が電荷中性位置よりも低い位置に存在するならば、ＩｎＮと全く同様であり、したがって、ＨＦＥＴにおいて、障壁層半導体として、伝導帯の位置が電荷中性位置よりも低い位置に存在するＩｎＡｌＮ、ＩｎＧａＮ、あるいはＩｎＡｌＧａＮを用いた場合には、障壁層において表面電荷蓄積層が形成され、したがって、障壁層内にキャリアとなる電子が存在することとなり、ＨＦＥＴのトランジスタ動作を得ることができない。
【００３３】
このような例として、図６は、障壁層半導体としてＩｎ０．９Ａｌ０．１Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．９Ａｌ０．１Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極（金属）下におけるポテンシャル形状を模式的に示したもので、Ｉｎ０．９Ａｌ０．１Ｎ障壁層内に、金属/Ｉｎ０．９Ａｌ０．１Ｎ界面で最大の濃度にて、キャリアとなる電子が存在することになり、したがって、Ｉｎ０．９Ａｌ０．１Ｎが障壁層として作用しない様子が示されている。Ｉｎ０．９Ａｌ０．１Ｎ/ＩｎＮヘテロ構造は、Ｉｎ０．９Ａｌ０．１ＮとＩｎＮとの格子不整合が小さく、また、結晶成長の温度差も小さいため、ヘテロ構造の作製の観点からは大変魅力的であるが、上述のように、ＨＦＥＴの層構造として用いることができず、したがって、ＩｎＮチャネルの優れた電子輸送特性を活用することはできない。
【００３４】
以上のように、ＩｎＮ系半導体におけるバンド構造上の特徴の考察により、ＩｎＮ系ＨＦＥＴにおける障壁層半導体としてＩｎＮ系半導体を用いる場合には、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないように、当該のＩｎＮ系障壁層半導体の伝導帯の位置が電荷中性位置よりも高い位置に存在するように、ＩｎＮ系障壁層半導体を設計することが必要となる。
【００３５】
このような例として、図７は、障壁層半導体としてＩｎ０．４Ａｌ０．６Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極（金属）下におけるポテンシャル形状を模式的に示したもので、Ｉｎ０．４Ａｌ０．６Ｎ障壁層内にキャリアとなる電子が存在することなく、したがって、Ｉｎ０．４Ａｌ０．６Ｎが障壁層として作用する様子が示されている。すなわち、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴにおいて、トランジスタ動作が実現し、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００３６】
以上のように、ＩｎＮ系ＨＦＥＴにおける障壁層半導体としてＩｎＮ系半導体を用いる場合には、障壁層半導体の表面近傍を含めて当該のＩｎＮ系障壁層半導体内にキャリアとなる電子が存在することがないようにするために、当該のＩｎＮ系障壁層半導体の伝導帯の位置が電荷中性位置よりも高い位置に存在するように、ＩｎＮ系障壁層半導体を設計することによって、当該のＩｎＮ系障壁層半導体がＨＦＥＴの障壁層として作用し、その結果、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。これが、本発明による基本的な作用および効果である。
【００３７】
ＩｎＮ系障壁層半導体の伝導帯の位置が電荷中性位置よりも高い位置に存在するための具体的条件は、実施例で示す。
【００３８】
また、本発明において、上述のように、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている状況は、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、上述の本発明による基本的な作用を、補助的に強化することになる状況である。その理由を下記に説明する。
【００３９】
一般に、ＩｎＮ系半導体には、いわゆるバックグラウンド・キャリア（キャリア供給のためのドーピングを施さないアンドープの半導体においても結晶欠陥によって生じてしまうキャリア）として、有意なる濃度の電子（バックグラウンド電子）が存在することが普通に起こる。このように、半導体中にバックグラウンド電子が存在する場合には、その半導体の伝導帯のフェルミ準位（あるいは電荷中性点）に対する相対的な位置は、より低い位置となる。このため、障壁層半導体がこのような状況にある場合はもちろんのこと、チャネル層半導体のみにおいてこのような状況にある場合も、ヘテロ構造全体のエネルギー位置がより低くなり、その結果、障壁層半導体内にキャリアとなる電子が存在しやすい状況となる。
【００４０】
しかし、障壁層半導体あるいはチャネル層半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されることにより、アンドープの場合にバックグラウンド電子が存在する場合においても、電子が補償され、バックグラウンド電子が存在しない状況になる。また、バックグラウンド電子がもともと存在しない場合においては、伝導帯がより高い位置となる。結局、上述のようにＭｇのドーピングが施されることにより、バックグラウンド電子の有無に拘らず、いずれの場合においても、ヘテロ構造全体のエネルギー位置がより高い位置となり、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、上述の本発明による基本的な作用を、補助的に強化することになる。
【００４１】
以上で、本発明による作用がすべて示された。
【実施例１】
【００４２】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例１とする。
【００４３】
図８は、電荷中性位置を基準としたときの、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置（正確には伝導帯下端のエネルギー位置）のＩｎ組成（Ｘ）依存性を示したもので、破線はＡｌＮおよびＩｎＮの伝導帯のエネルギー位置から線形近似を用いた依存性（参考）、実線は実験によって実測された依存性であり、０＜Ｘ≦０.６６において、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する様子が示されている。したがって、ＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００４４】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．４Ａｌ０．６Ｎを用いた、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００４５】
ここで、本実施例のチャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられている場合には、本発明の範囲内である。
【００４６】
また、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００４７】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００４８】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例２】
【００４９】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例２とする。
【００５０】
本実施例は、実施例１のＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されているＩｎＮ系ＨＦＥＴである。これは、ＩｎＮ系半導体においてアンドープの場合にしばしば存在する有意な濃度のバックグラウンド電子を補償することによって、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、本発明による基本的な作用を、補助的に強化するためである。
【００５１】
すなわち、本実施例においては、アンドープの理想的なＩｎＮ系半導体結晶においては本来存在しないバックグラウンド電子が仮に有意な濃度で存在する場合においても、図８に示されているＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置のＩｎ組成（Ｘ）依存性において、０＜Ｘ≦０.６６において、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する状況が確実に保持され、したがって、ＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００５２】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．５Ａｌ０．５Ｎを用いた、Ｉｎ０．５Ａｌ０．５Ｎ/ＩｎＮヘテロ構造において、ドーピングの原子濃度が 2×10１９cm−３なるＭｇのドーピングを、Ｉｎ０．５Ａｌ０．５Ｎ/ＩｎＮヘテロ構造のすべての領域において施したヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．５Ａｌ０．５Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００５３】
本実施例２を実施例１と比較すると、本実施例２は、Ｍｇのドーピングを施すという、結晶成長上、より煩雑な手続きが必要となるという不利な点を有するが、（１）アンドープの場合には有意な濃度のバックグラウンド電子を発生するような、結晶として必ずしも理想的ではないＩｎＮチャネル層においても良好なトランジスタ動作が得られるという有利な点、また、（２）ＩｎＡｌＮ障壁層の成長において、一般にバックグラウンド電子が発生しやすい一方で、ＩｎＮチャネル層との格子不整合がより小さく、したがってヘテロ構造の成長がより容易になる、より高いＩｎ組成のＩｎＡｌＮ（Ｉｎ組成が実施例１では０.４であるのに対して本実施例２では０.５）を用いることが可能となるという、ヘテロ構造成長上の有利な点、のふたつの有利な点を有する。
【００５４】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられており、かつ、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている場合には、本発明の範囲内である。
【００５５】
ここで、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００５６】
また、Ｍｇのドーピング・プロファイルがいかなる場合、すなわち、いかなる領域にいかなる濃度でドーピングが施されている場合にも、本発明の効果が得られるので、Ｍｇのドーピング・プロファイルは任意とする。
【００５７】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００５８】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例３】
【００５９】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例３とする。
【００６０】
図９は、電荷中性位置を基準としたときの、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置（正確には伝導帯下端のエネルギー位置）のＩｎ組成（Ｙ）依存性を示したもので、破線はＧａＮおよびＩｎＮの伝導帯のエネルギー位置から線形近似を用いた依存性（参考）、実線は実験によって実測された依存性であり、０＜Ｙ≦０.４６において、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する様子が示されている。したがって、ＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００６１】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．３Ｇａ０．７Ｎを用いた、Ｉｎ０．３Ｇａ０．７Ｎ/ＩｎＮヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．３Ｇａ０．７Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００６２】
本実施例３を実施例１と比較すると、本実施例３において障壁層半導体として用いられるＩｎＹＧａ１−ＹＮは、実施例１において障壁層半導体として用いられているＩｎＸＡｌ１−ＸＮに比べて、一般に障壁層のエネルギー高さが低いという不利な点を有するが、Ｉｎ組成の高いＩｎＮ系チャネル層半導体と、一般に、格子定数の相異が小さく、また、結晶成長の温度の相異も小さいという、ヘテロ構造成長上の有利な点を有する。
【００６３】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられている場合には、本発明の範囲内である。
【００６４】
また、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００６５】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００６６】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例４】
【００６７】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例４とする。
【００６８】
本実施例は、実施例３のＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されているＩｎＮ系ＨＦＥＴである。これは、ＩｎＮ系半導体においてアンドープの場合にしばしば存在する有意な濃度のバックグラウンド電子を補償することによって、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、本発明による基本的な作用を、補助的に強化するためである。
【００６９】
すなわち、本実施例においては、アンドープの理想的なＩｎＮ系半導体結晶においては本来存在しないバックグラウンド電子が仮に有意な濃度で存在する場合においても、図９に示されているＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置のＩｎ組成（Ｙ）依存性において、０＜Ｙ≦０.４６において、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する状況が確実に保持され、したがって、ＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００７０】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．４Ｇａ０．６Ｎを用いた、Ｉｎ０．４Ｇａ０．６Ｎ/ＩｎＮヘテロ構造において、ドーピングの原子濃度が 2×10１９cm−３なるＭｇのドーピングを、Ｉｎ０．４Ｇａ０．６Ｎ/ＩｎＮヘテロ構造のすべての領域において施したヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．４Ｇａ０．６Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００７１】
本実施例４を実施例３と比較すると、本実施例４は、Ｍｇのドーピングを施すという、結晶成長上、より煩雑な手続きが必要となるという不利な点を有するが、（１）アンドープの場合には有意な濃度のバックグラウンド電子を発生するような、結晶として必ずしも理想的ではないＩｎＮチャネル層においても良好なトランジスタ動作が得られるという有利な点、また、（２）ＩｎＧａＮ障壁層の成長において、一般にバックグラウンド電子が発生しやすい一方で、ＩｎＮチャネル層との格子不整合がより小さく、したがってヘテロ構造の成長がより容易になる、より高いＩｎ組成のＩｎＧａＮ（Ｉｎ組成が実施例３では０.３であるのに対して本実施例４では０.４）を用いることが可能となるという、ヘテロ構造成長上の有利な点、のふたつの有利な点を有する。
【００７２】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＸＧａ１−ＸＮ（０＜Ｙ≦０.４６）が用いられており、かつ、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている場合には、本発明の範囲内である。
【００７３】
ここで、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００７４】
また、Ｍｇのドーピング・プロファイルがいかなる場合、すなわち、いかなる領域にいかなる濃度でドーピングが施されている場合にも、本発明の効果が得られるので、Ｍｇのドーピング・プロファイルは任意とする。
【００７５】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００７６】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例５】
【００７７】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例５とする。
【００７８】
図１０は、電荷中性位置を基準としたときの、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置（正確には伝導帯下端のエネルギー位置）のＩｎ組成（Ｚ）依存性を示したもので、図８に示されているＩｎＸＡｌ１−ＸＮにおけるＸ依存性および図９に示されているＩｎＹＧａ１−ＹＮにおけるＹ依存性をもとにして、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する領域が、実線内の斜線領域として示されている。
【００７９】
図１１は、前記の図１０の領域に対応する、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮのＩｎ組成（Ｚ）およびＡｌ組成（Ｗ）の領域を示したもので、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１なるＩｎおよびＡｌ組成領域において、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯のエネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在することが示されている。すなわち、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００８０】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．３Ａｌ０．４Ｇａ０．３Ｎを用いた、Ｉｎ０．３Ａｌ０．４Ｇａ０．３Ｎ/ＩｎＮヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．３Ａｌ０．４Ｇａ０．３Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００８１】
本実施例５を、ＩｎＡｌＮ障壁層を用いた実施例１あるいはＩｎＧａＮ障壁層を用いた実施例３と比較すると、結晶成長が４元系（Ｉｎ、Ａｌ、Ｇａ、Ｎ）の成長となるため、組成制御の難易度が、一般に、より高くなるという欠点を有するが、格子定数および障壁層のエネルギー高さの設計自由度が増大する結果、ヘテロ構造の品質向上およびデバイス特性の向上への可能性が拡大するという利点を有する。
【００８２】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられている場合には、本発明の範囲内である。
【００８３】
また、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００８４】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００８５】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例６】
【００８６】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例６とする。
【００８７】
本実施例は、実施例５のＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されているＩｎＮ系ＨＦＥＴである。これは、ＩｎＮ系半導体においてアンドープの場合にしばしば存在する有意な濃度のバックグラウンド電子を補償することによって、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、本発明による基本的な作用を、補助的に強化するためである。
【００８８】
すなわち、本実施例においては、アンドープの理想的なＩｎＮ系半導体結晶においては本来存在しないバックグラウンド電子が仮に有意な濃度で存在する場合においても、図１０および図１１に示されているＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置のＩｎ組成等の依存性において、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１において、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する状況が確実に保持され、したがって、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００８９】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．４Ａｌ０．４Ｇａ０．２Ｎを用いた、Ｉｎ０．４Ａｌ０．４Ｇａ０．２Ｎ/ＩｎＮヘテロ構造において、ドーピングの原子濃度が 2×10１９cm−３なるＭｇのドーピングを、Ｉｎ０．４Ａｌ０．４Ｇａ０．２Ｎ/ＩｎＮヘテロ構造のすべての領域において施したヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．４Ａｌ０．４Ｇａ０．２Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００９０】
本実施例６を実施例５と比較すると、本実施例６においては、Ｍｇのドーピングを施すという、結晶成長上、より煩雑な手続きが必要となるという不利な点を有するが、（１）アンドープの場合には有意な濃度のバックグラウンド電子を発生するような、結晶として必ずしも理想的ではないＩｎＮチャネル層においても良好なトランジスタ動作が得られるという有利な点、また、（２）ＩｎＡｌＧａＮ障壁層の成長において、一般にバックグラウンド電子が発生しやすい一方で、ＩｎＮチャネル層との格子不整合がより小さく、したがってヘテロ構造の成長がより容易になる、より高いＩｎ組成のＩｎＡｌＧａＮ（Ｉｎ組成が実施例５では０.３であるのに対して本実施例６では０.４）を用いることが可能となるという、ヘテロ構造成長上の有利な点、のふたつの有利な点を有する。
【００９１】
また、本実施例６を、やはりＭｇのドーピングが施されたヘテロ構造を用いた実施例２および実施例４と比較した場合の得失は、Ｍｇのドーピングが施されていないヘテロ構造を用いた実施例５を、やはりＭｇのドーピングが施されていないヘテロ構造を用いた実施例１および実施例３と比較した場合の得失と同じである。すなわち、本実施例６は、結晶成長が４元系（Ｉｎ、Ａｌ、Ｇａ、Ｎ）の成長となるため、組成制御の難易度が、一般に、より高くなるという欠点を有するが、格子定数および障壁層のエネルギー高さの設計自由度が増大する結果、ヘテロ構造の品質向上およびデバイス特性の向上への可能性が拡大するという利点を有する。
【００９２】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられており、かつ、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている場合には、本発明の範囲内である。
【００９３】
ここで、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００９４】
また、Ｍｇのドーピング・プロファイルがいかなる場合、すなわち、いかなる領域にいかなる濃度でドーピングが施されている場合にも、本発明の効果が得られるので、Ｍｇのドーピング・プロファイルは任意とする。
【００９５】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００９６】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【符号の説明】
【００９７】
１：窒化物チャネル層半導体、２：窒化物障壁層半導体、３：ソース電極、４：ゲート電極、５：ドレイン電極。
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられているＩｎＮ系ヘテロ構造電界効果トランジスタに関する。ここに、「ＩｎＮ系ヘテロ構造電界効果トランジスタ」とは、「チャネル層がＩｎＮ系半導体であるヘテロ構造電界効果トランジスタ」の便宜上の表記である。
【背景技術】
【０００２】
窒化物半導体を用いたヘテロ構造電界効果トランジスタ（Heterostructure Field Effect Transistor：ＨＦＥＴ）は、次世代の高温・高出力・高耐圧の超高周波トランジスタとして非常に有望であり、実用化に向けて現在盛んに研究が行われている。
【０００３】
しかし、現在行われているほとんどの研究は、チャネル層半導体としてＧａＮ（あるいはＧａ組成の大きいＡｌＧａＮ）を用いた、ＧａＮ系ＨＦＥＴに関するものであり（下記非特許文献１参照）、チャネル層半導体として、ＧａＮに比べて電子移動度および飽和電子速度が高く、したがって、より高速動作が期待できる、ＩｎＮ（あるいは一般にＩｎ組成の大きいＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮ）を用いた、ＩｎＮ系ＨＦＥＴに関しての研究の報告や、そのようなデバイスの作製の報告は、現在、事実上なされていない。
【０００４】
ＩｎＮ系ＨＦＥＴが、理論的には、ＧａＮ系ＨＦＥＴを凌ぐ高速動作が期待されながら（下記非特許文献２参照）、良質なＩｎＮ結晶の成長が報告されつつある現在においても（下記非特許文献３参照）、その作製がほとんど報告されていない理由は、ＩｎＮ系ＨＦＥＴにおける障壁層半導体/チャネル層半導体ヘテロ構造の成長が一般に困難なことにあるが、同時にこれとあいまって、ＩｎＮ系半導体のバンド構造上の特徴を考慮した、ＩｎＮ系ＨＦＥＴに必要とされる層構造条件についての理論的考察が、そもそもなされていないことにある。
【０００５】
このような状況のもと、ＩｎＮ系半導体バンド構造上の特徴を考慮した、ＩｎＮ系ＨＦＥＴに必要とされる層構造条件についての理論的考察を行い、ＩｎＮ系ＨＦＥＴの層構造の設計指針を得ることにより、高性能のＩｎＮ系ＨＦＥＴを実現させることが強く望まれていた。
【０００６】
なお、下記非特許文献１は、ＡｌＧａＮ/ＧａＮ ＨＦＥＴの実用化研究の報告であり（文献表題のHeterojunction FET はＨＦＥＴに同じ）、非特許文献２は、ＩｎＮの電子輸送特性に関する理論的検討の報告であって、電子デバイス材料として、ＩｎＮがＧａＮを凌駕する、優れた電子輸送特性を有することを報告しており、非特許文献３は、高品質ＩｎＮの結晶成長の報告であり、非特許文献４には、ＡｌＮ、ＧａＮ、ＩｎＮ他、各種半導体のバンド・ラインアップ（伝導帯および価電子帯の相対位置）が示されており、非特許文献５は、ＩｎＮにおける表面電荷蓄積の報告である。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Y. Okamoto et al., IEEE Trans. on Microwave Theory and Tech., Vol. 52, pp. 2536-2539 (2004).
【非特許文献２】S. K. O'Leary et al., J. Appl. Phys. Vol. 83, pp. 826-829 (1998).
【非特許文献３】Y. Nanishi et al., Jpn. J. Appl. Phys. Vol. 42, pp. 2549-2559 (2003).
【非特許文献４】C. G. Van de Walle and J. Neugebauer, Nature Vol. 423, pp. 626-628 (2003).
【非特許文献５】H. Lu et al., Appl. Phys. Lett., Vol. 82, pp. 1736-1738 (2003).
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、窒化物半導体チャネル層として、ＧａＮに比べて電子移動度および飽和電子速度が高く、したがって、より高速動作が期待できる、ＩｎＮ（あるいはＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ）を用いたＩｎＮ系ＨＦＥＴ（チャネル層がＩｎＮ系であるＨＦＥＴ）を、層構造の設計指針を得ることにより、実現させることを目標とする。
【０００９】
すなわち、本発明が解決しようとする課題は、層構造の設計指針を得ることにより、窒化物半導体チャネル層としてＩｎＮ（あるいはＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ）を用いた、高性能のＩｎＮ系ＨＦＥＴ（チャネル層がＩｎＮ系であるＨＦＥＴ）を実現させることである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、特許請求の範囲の請求項１に記載のように、
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、障壁層半導体としてＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）が用いられていることを特徴とする半導体装置を構成する。
【００１１】
また、本発明においては、特許請求の範囲の請求項２に記載のように、
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、障壁層半導体としてＩｎＹＧａ１−ＹＮ（ここに、０＜Ｙ≦０.４６である）が用いられていることを特徴とする半導体装置を構成する。
【００１２】
また、本発明においては、特許請求の範囲の請求項３に記載のように、
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、障壁層半導体としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（ここに、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１である）が用いられていることを特徴とする半導体装置を構成する。
【００１３】
また、本発明においては、特許請求の範囲の請求項４に記載のように、
請求項１、２または３に記載の半導体装置において、前記障壁層半導体およびチャネル層半導体の少なくとも一方の少なくとも一部分にＭｇのドーピングが施されていることを特徴とする半導体装置を構成する。
【発明の効果】
【００１４】
上記本発明の構成要件を満足するＩｎＮ系ＨＦＥＴ（チャネル層がＩｎＮ系であるＨＦＥＴ）を構成することによって、当該のＨＦＥＴにおいてトランジスタ動作が実現し、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【図面の簡単な説明】
【００１５】
【図１】窒化物半導体を用いたヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の層構造および電極配置を模式的に示した図である。
【図２】障壁層半導体としてＡｌＧａＮ、チャネル層半導体としてＧａＮが用いられているＡｌＧａＮ/ＧａＮ ＨＦＥＴのポテンシャル形状を模式的に示した図である。
【図３】ＡｌＮ、ＧａＮ、およびＩｎＮのバンド構造を、電荷中性位置に対して示した図である。
【図４】ＡｌＮ、ＡｌＧａＮ、あるいはＧａＮ上に、たとえばＮｉ等のショットキー金属を積層することにより、金属/半導体接合を形成した際のポテンシャル形状を模式的に示した図である。
【図５】ＩｎＮにおいて、金属/半導体接合を形成した際のポテンシャル形状を模式的に示した図である。
【図６】障壁層半導体としてＩｎ０．９Ａｌ０．１Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．９Ａｌ０．１Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極下におけるポテンシャル形状を模式的に示した図である。
【図７】障壁層半導体としてＩｎ０．４Ａｌ０．６Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極下におけるポテンシャル形状を模式的に示した図である。
【図８】電荷中性位置を基準としたときの、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置のＩｎ組成（Ｘ）依存性を示した図である。
【図９】電荷中性位置を基準としたときの、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置のＩｎ組成（Ｙ）依存性を示した図である。
【図１０】電荷中性位置を基準としたときの、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置のＩｎ組成（Ｚ）依存性を示した図である。
【図１１】図１０の領域に対応する、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮのＩｎ組成（Ｚ）およびＡｌ組成（Ｗ）の領域を示した図である。
【発明を実施するための形態】
【００１６】
本発明においては、窒化物半導体を用いたヘテロ構造電界効果トランジスタ（ＨＦＥＴ）において、チャネル層半導体として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられ、障壁層半導体として、ＩｎＮ系半導体であるＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）、ＩｎＹＧａ１−ＹＮ（ここに、０＜Ｙ≦０.４６である）、あるいはＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（ここに、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１である）が用いられていることを特徴とする、ＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを構成する。
【００１７】
さらに、本発明においては、上記のＩｎＮ系ＨＦＥＴにおいて、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とする、ＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを構成する。
【００１８】
ここで、ＩｎＮ系障壁層半導体に関する、ＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）、ＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）、あるいはＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）なる組成条件は、当該の障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにするための条件である。
【００１９】
また、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている状況は、上記の組成条件による、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにするための効果を、補助的に強化することになる状況である。
【００２０】
このように、上記のＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを用いることにより、当該のＨＦＥＴにおいてトランジスタ動作が実現し、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００２１】
以下に、本発明による作用を、図１から図８を用いて説明する。
【００２２】
図１は、窒化物半導体を用いたヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の層構造および電極配置を模式的に示したもので、窒化物半導体を用いた障壁層半導体/チャネル層半導体ヘテロ構造上、すなわち、窒化物チャネル層半導体１の上に窒化物障壁層半導体２を重ねてなるヘテロ構造上に、ソース電極３、ゲート電極４、ドレイン電極５が配置され、電界効果トランジスタが構成されている様子が示されている。
【００２３】
図１において、最も一般的な窒化物半導体ＨＦＥＴの層構造は、窒化物障壁層半導体２としてＡｌＧａＮ、窒化物チャネル層半導体１としてＧａＮが用いられているＡｌＧａＮ/ＧａＮ ＨＦＥＴであるが、障壁層半導体およびチャネル層半導体が、それぞれ障壁層およびチャネル層としての作用を有する条件は、障壁層半導体のバンドギャップがチャネル層半導体のそれよりも大きいことであり、一般にこの条件を満たすヘテロ構造であれば、障壁層半導体およびチャネル層半導体が上記以外の窒化物半導体であっても、電界効果トランジスタのデバイス動作を得ることができる。
【００２４】
すなわち、障壁層半導体としてＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等、また、チャネル層としてＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を用いて、障壁層半導体のバンドギャップがチャネル層半導体のそれよりも大きい、という条件のもとで、たとえば、ＡｌＮ/ＡｌＧａＮ、ＡｌＧａＮ/ＡｌＧａＮ、ＡｌＧａＮ/ＩｎＮ、ＡｌＧａＮ/ＩｎＧａＮ、ＩｎＡｌＮ/ＩｎＮ、ＩｎＡｌＮ/ＩｎＧａＮ、ＩｎＡｌＮ/ＩｎＡｌＮ、ＩｎＡｌＧａＮ/ＩｎＮ、ＩｎＡｌＧａＮ/ＩｎＧａＮ等の、さまざまな障壁層半導体/チャネル層半導体ヘテロ構造を構成することが可能である。
【００２５】
図２は、図１において、窒化物障壁層半導体２としてＡｌＧａＮ、窒化物チャネル層半導体１としてＧａＮが用いられている最も一般的な窒化物半導体ＨＦＥＴであるＡｌＧａＮ/ＧａＮ ＨＦＥＴのポテンシャル形状（ヘテロ構造における伝導帯形状）を模式的に示したもので、たとえばＡｌＧａＡｓ/ＧａＡｓ ＨＦＥＴ等の従来半導体ＨＦＥＴの場合と全く同様に、障壁層半導体であるＡｌＧａＮの伝導帯は、チャネル層半導体であるＧａＮの伝導帯よりも高い位置にあると同時に、フェルミ準位よりも高い位置にある様子が示されている。また、図２には、チャネル層のヘテロ界面近傍に２次元電子ガス（チャネル電子として作用）が存在する様子が示されている。
【００２６】
図２においては、前述のように、障壁層半導体であるＡｌＧａＮの伝導帯はフェルミ準位よりも高い位置にあり、この状況は、障壁層半導体が電子に対する障壁層として作用するために必要不可欠な条件であるが、ＧａＡｓ系の従来半導体ＨＦＥＴにおける障壁層半導体にせよ、ＧａＮ系ＨＦＥＴにおけるＡｌＧａＮ障壁層にせよ、この条件は当該の半導体バンド構造の特徴として常に満たされているため、ＨＦＥＴの層構造設計において、前記の条件に関する配慮は全く必要がない状況であった。この状況は、ＩｎＮ系ＨＦＥＴにおいても、障壁層半導体としてＡｌＮ、ＡｌＧａＮあるいはＧａＮを用いる場合には、全く同様であり、したがって、ＡｌＧａＮ系障壁層を用いたＩｎＮ系ＨＦＥＴにおいては、障壁層半導体のバンドギャップがチャネル層半導体のそれよりも大きい限り、層構造に関して特別な配慮をすることなしにトランジスタの動作を得ることが理論上は可能である。
【００２７】
このように、ＩｎＮ系ＨＦＥＴにおいて、障壁層半導体としてＡｌＮ、ＡｌＧａＮ、ＧａＮ等のＡｌＮ系半導体あるいはＧａＮ系半導体を用いることもバンド構造上は理論的に可能であるが、しかし、ＡｌＮ系半導体およびＧａＮ系半導体と、ＩｎＮ系半導体とは、一般に格子不整合が大きく、また、結晶成長温度も大きく異なるため、実際にＡｌＮ系（あるいはＧａＮ系）障壁層半導体/ＩｎＮ系チャネル層半導体ヘテロ構造を結晶成長により作製する場合、一般に困難が生じる。一方、ＩｎＮ系ＨＦＥＴにおいては、障壁層半導体としてＩｎＮ系半導体を用いることで、ヘテロ構造作製上大きな優位性を獲得することが可能となるが、この場合には、層構造に関しての配慮が必要となる。
【００２８】
そこで、ＩｎＮ系ＨＦＥＴにおいて、障壁層半導体としてＩｎＮ系半導体を用いた、ＩｎＮ系障壁層半導体を有するＩｎＮ系ＨＦＥＴにおいて、ＨＦＥＴ動作が可能となるために必要とされる層構造の条件に関して、バンド構造上の特徴を配慮して考察する。その結果が、下記に作用を説明する本発明の構成要件を導きだすのに役立つ。
【００２９】
図３は、ＡｌＮ、ＧａＮ、およびＩｎＮのバンド構造（伝導帯および価電子帯の位置）を、電荷中性位置（フェルミ準位に相当）に対して示したもので、ＡｌＮおよびＧａＮにおいては、電荷中性位置が伝導帯と価電子帯の間に存在するのに対して、ＩｎＮにおいては、電荷中性位置が伝導帯よりも高い位置に存在する様子が示されている（上記非特許文献４参照）。
【００３０】
図４は、ＡｌＮ系半導体あるいはＧａＮ系半導体上に、すなわち、ＡｌＮ、ＡｌＧａＮ、あるいはＧａＮ上に、たとえばＮｉ等のショットキー金属を積層することにより、金属/半導体接合を形成した際のポテンシャル形状を模式的に示したもので、いわゆるショットキー障壁を形成させている様子が示されている。したがって、ＨＦＥＴにおいて、障壁層半導体としてＡｌＮ、ＡｌＧａＮ、あるいはＧａＮを用いた場合にも、全く同様に、金属/半導体接合においてはショットキー障壁が形成され、ＨＦＥＴのトランジスタ動作を得ることができる。
【００３１】
図５は、ＩｎＮにおいて、金属/半導体接合を形成した際のポテンシャル形状を模式的に示したもので、いわゆるショットキー障壁は形成されず、むしろ、ＩｎＮ表面に電子の蓄積層(表面電荷蓄積層)が形成されている様子が示されている。実際、ＩｎＮにおける表面電荷蓄積層の存在は実験的にも確認されたことが報告されている（上記非特許文献５参照）。
【００３２】
上述のような表面電荷蓄積層の存在は、ＩｎＮ以外でも、ＩｎＮ系半導体であるＩｎＡｌＮ、ＩｎＧａＮ、あるいはＩｎＡｌＧａＮにおいて、Ｉｎ組成が大きく、その結果、伝導帯の位置が電荷中性位置よりも低い位置に存在するならば、ＩｎＮと全く同様であり、したがって、ＨＦＥＴにおいて、障壁層半導体として、伝導帯の位置が電荷中性位置よりも低い位置に存在するＩｎＡｌＮ、ＩｎＧａＮ、あるいはＩｎＡｌＧａＮを用いた場合には、障壁層において表面電荷蓄積層が形成され、したがって、障壁層内にキャリアとなる電子が存在することとなり、ＨＦＥＴのトランジスタ動作を得ることができない。
【００３３】
このような例として、図６は、障壁層半導体としてＩｎ０．９Ａｌ０．１Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．９Ａｌ０．１Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極（金属）下におけるポテンシャル形状を模式的に示したもので、Ｉｎ０．９Ａｌ０．１Ｎ障壁層内に、金属/Ｉｎ０．９Ａｌ０．１Ｎ界面で最大の濃度にて、キャリアとなる電子が存在することになり、したがって、Ｉｎ０．９Ａｌ０．１Ｎが障壁層として作用しない様子が示されている。Ｉｎ０．９Ａｌ０．１Ｎ/ＩｎＮヘテロ構造は、Ｉｎ０．９Ａｌ０．１ＮとＩｎＮとの格子不整合が小さく、また、結晶成長の温度差も小さいため、ヘテロ構造の作製の観点からは大変魅力的であるが、上述のように、ＨＦＥＴの層構造として用いることができず、したがって、ＩｎＮチャネルの優れた電子輸送特性を活用することはできない。
【００３４】
以上のように、ＩｎＮ系半導体におけるバンド構造上の特徴の考察により、ＩｎＮ系ＨＦＥＴにおける障壁層半導体としてＩｎＮ系半導体を用いる場合には、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないように、当該のＩｎＮ系障壁層半導体の伝導帯の位置が電荷中性位置よりも高い位置に存在するように、ＩｎＮ系障壁層半導体を設計することが必要となる。
【００３５】
このような例として、図７は、障壁層半導体としてＩｎ０．４Ａｌ０．６Ｎ、チャネル層半導体としてＩｎＮを用いた、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴにおける、ゲート電極（金属）下におけるポテンシャル形状を模式的に示したもので、Ｉｎ０．４Ａｌ０．６Ｎ障壁層内にキャリアとなる電子が存在することなく、したがって、Ｉｎ０．４Ａｌ０．６Ｎが障壁層として作用する様子が示されている。すなわち、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴにおいて、トランジスタ動作が実現し、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００３６】
以上のように、ＩｎＮ系ＨＦＥＴにおける障壁層半導体としてＩｎＮ系半導体を用いる場合には、障壁層半導体の表面近傍を含めて当該のＩｎＮ系障壁層半導体内にキャリアとなる電子が存在することがないようにするために、当該のＩｎＮ系障壁層半導体の伝導帯の位置が電荷中性位置よりも高い位置に存在するように、ＩｎＮ系障壁層半導体を設計することによって、当該のＩｎＮ系障壁層半導体がＨＦＥＴの障壁層として作用し、その結果、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。これが、本発明による基本的な作用および効果である。
【００３７】
ＩｎＮ系障壁層半導体の伝導帯の位置が電荷中性位置よりも高い位置に存在するための具体的条件は、実施例で示す。
【００３８】
また、本発明において、上述のように、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている状況は、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、上述の本発明による基本的な作用を、補助的に強化することになる状況である。その理由を下記に説明する。
【００３９】
一般に、ＩｎＮ系半導体には、いわゆるバックグラウンド・キャリア（キャリア供給のためのドーピングを施さないアンドープの半導体においても結晶欠陥によって生じてしまうキャリア）として、有意なる濃度の電子（バックグラウンド電子）が存在することが普通に起こる。このように、半導体中にバックグラウンド電子が存在する場合には、その半導体の伝導帯のフェルミ準位（あるいは電荷中性点）に対する相対的な位置は、より低い位置となる。このため、障壁層半導体がこのような状況にある場合はもちろんのこと、チャネル層半導体のみにおいてこのような状況にある場合も、ヘテロ構造全体のエネルギー位置がより低くなり、その結果、障壁層半導体内にキャリアとなる電子が存在しやすい状況となる。
【００４０】
しかし、障壁層半導体あるいはチャネル層半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されることにより、アンドープの場合にバックグラウンド電子が存在する場合においても、電子が補償され、バックグラウンド電子が存在しない状況になる。また、バックグラウンド電子がもともと存在しない場合においては、伝導帯がより高い位置となる。結局、上述のようにＭｇのドーピングが施されることにより、バックグラウンド電子の有無に拘らず、いずれの場合においても、ヘテロ構造全体のエネルギー位置がより高い位置となり、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、上述の本発明による基本的な作用を、補助的に強化することになる。
【００４１】
以上で、本発明による作用がすべて示された。
【実施例１】
【００４２】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例１とする。
【００４３】
図８は、電荷中性位置を基準としたときの、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置（正確には伝導帯下端のエネルギー位置）のＩｎ組成（Ｘ）依存性を示したもので、破線はＡｌＮおよびＩｎＮの伝導帯のエネルギー位置から線形近似を用いた依存性（参考）、実線は実験によって実測された依存性であり、０＜Ｘ≦０.６６において、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する様子が示されている。したがって、ＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００４４】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．４Ａｌ０．６Ｎを用いた、Ｉｎ０．４Ａｌ０．６Ｎ/ＩｎＮヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．４Ａｌ０．６Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００４５】
ここで、本実施例のチャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられている場合には、本発明の範囲内である。
【００４６】
また、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００４７】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００４８】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例２】
【００４９】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例２とする。
【００５０】
本実施例は、実施例１のＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されているＩｎＮ系ＨＦＥＴである。これは、ＩｎＮ系半導体においてアンドープの場合にしばしば存在する有意な濃度のバックグラウンド電子を補償することによって、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、本発明による基本的な作用を、補助的に強化するためである。
【００５１】
すなわち、本実施例においては、アンドープの理想的なＩｎＮ系半導体結晶においては本来存在しないバックグラウンド電子が仮に有意な濃度で存在する場合においても、図８に示されているＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置のＩｎ組成（Ｘ）依存性において、０＜Ｘ≦０.６６において、ＩｎＸＡｌ１−ＸＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する状況が確実に保持され、したがって、ＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００５２】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．５Ａｌ０．５Ｎを用いた、Ｉｎ０．５Ａｌ０．５Ｎ/ＩｎＮヘテロ構造において、ドーピングの原子濃度が 2×10１９cm−３なるＭｇのドーピングを、Ｉｎ０．５Ａｌ０．５Ｎ/ＩｎＮヘテロ構造のすべての領域において施したヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．５Ａｌ０．５Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００５３】
本実施例２を実施例１と比較すると、本実施例２は、Ｍｇのドーピングを施すという、結晶成長上、より煩雑な手続きが必要となるという不利な点を有するが、（１）アンドープの場合には有意な濃度のバックグラウンド電子を発生するような、結晶として必ずしも理想的ではないＩｎＮチャネル層においても良好なトランジスタ動作が得られるという有利な点、また、（２）ＩｎＡｌＮ障壁層の成長において、一般にバックグラウンド電子が発生しやすい一方で、ＩｎＮチャネル層との格子不整合がより小さく、したがってヘテロ構造の成長がより容易になる、より高いＩｎ組成のＩｎＡｌＮ（Ｉｎ組成が実施例１では０.４であるのに対して本実施例２では０.５）を用いることが可能となるという、ヘテロ構造成長上の有利な点、のふたつの有利な点を有する。
【００５４】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられており、かつ、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている場合には、本発明の範囲内である。
【００５５】
ここで、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００５６】
また、Ｍｇのドーピング・プロファイルがいかなる場合、すなわち、いかなる領域にいかなる濃度でドーピングが施されている場合にも、本発明の効果が得られるので、Ｍｇのドーピング・プロファイルは任意とする。
【００５７】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００５８】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＸＡｌ１−ＸＮ（０＜Ｘ≦０.６６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例３】
【００５９】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例３とする。
【００６０】
図９は、電荷中性位置を基準としたときの、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置（正確には伝導帯下端のエネルギー位置）のＩｎ組成（Ｙ）依存性を示したもので、破線はＧａＮおよびＩｎＮの伝導帯のエネルギー位置から線形近似を用いた依存性（参考）、実線は実験によって実測された依存性であり、０＜Ｙ≦０.４６において、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する様子が示されている。したがって、ＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００６１】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．３Ｇａ０．７Ｎを用いた、Ｉｎ０．３Ｇａ０．７Ｎ/ＩｎＮヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．３Ｇａ０．７Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００６２】
本実施例３を実施例１と比較すると、本実施例３において障壁層半導体として用いられるＩｎＹＧａ１−ＹＮは、実施例１において障壁層半導体として用いられているＩｎＸＡｌ１−ＸＮに比べて、一般に障壁層のエネルギー高さが低いという不利な点を有するが、Ｉｎ組成の高いＩｎＮ系チャネル層半導体と、一般に、格子定数の相異が小さく、また、結晶成長の温度の相異も小さいという、ヘテロ構造成長上の有利な点を有する。
【００６３】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられている場合には、本発明の範囲内である。
【００６４】
また、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００６５】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００６６】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例４】
【００６７】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例４とする。
【００６８】
本実施例は、実施例３のＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されているＩｎＮ系ＨＦＥＴである。これは、ＩｎＮ系半導体においてアンドープの場合にしばしば存在する有意な濃度のバックグラウンド電子を補償することによって、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、本発明による基本的な作用を、補助的に強化するためである。
【００６９】
すなわち、本実施例においては、アンドープの理想的なＩｎＮ系半導体結晶においては本来存在しないバックグラウンド電子が仮に有意な濃度で存在する場合においても、図９に示されているＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置のＩｎ組成（Ｙ）依存性において、０＜Ｙ≦０.４６において、ＩｎＹＧａ１−ＹＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する状況が確実に保持され、したがって、ＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００７０】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．４Ｇａ０．６Ｎを用いた、Ｉｎ０．４Ｇａ０．６Ｎ/ＩｎＮヘテロ構造において、ドーピングの原子濃度が 2×10１９cm−３なるＭｇのドーピングを、Ｉｎ０．４Ｇａ０．６Ｎ/ＩｎＮヘテロ構造のすべての領域において施したヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．４Ｇａ０．６Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００７１】
本実施例４を実施例３と比較すると、本実施例４は、Ｍｇのドーピングを施すという、結晶成長上、より煩雑な手続きが必要となるという不利な点を有するが、（１）アンドープの場合には有意な濃度のバックグラウンド電子を発生するような、結晶として必ずしも理想的ではないＩｎＮチャネル層においても良好なトランジスタ動作が得られるという有利な点、また、（２）ＩｎＧａＮ障壁層の成長において、一般にバックグラウンド電子が発生しやすい一方で、ＩｎＮチャネル層との格子不整合がより小さく、したがってヘテロ構造の成長がより容易になる、より高いＩｎ組成のＩｎＧａＮ（Ｉｎ組成が実施例３では０.３であるのに対して本実施例４では０.４）を用いることが可能となるという、ヘテロ構造成長上の有利な点、のふたつの有利な点を有する。
【００７２】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＸＧａ１−ＸＮ（０＜Ｙ≦０.４６）が用いられており、かつ、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている場合には、本発明の範囲内である。
【００７３】
ここで、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００７４】
また、Ｍｇのドーピング・プロファイルがいかなる場合、すなわち、いかなる領域にいかなる濃度でドーピングが施されている場合にも、本発明の効果が得られるので、Ｍｇのドーピング・プロファイルは任意とする。
【００７５】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００７６】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＹＧａ１−ＹＮ（０＜Ｙ≦０.４６）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例５】
【００７７】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例５とする。
【００７８】
図１０は、電荷中性位置を基準としたときの、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置（正確には伝導帯下端のエネルギー位置）のＩｎ組成（Ｚ）依存性を示したもので、図８に示されているＩｎＸＡｌ１−ＸＮにおけるＸ依存性および図９に示されているＩｎＹＧａ１−ＹＮにおけるＹ依存性をもとにして、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する領域が、実線内の斜線領域として示されている。
【００７９】
図１１は、前記の図１０の領域に対応する、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮのＩｎ組成（Ｚ）およびＡｌ組成（Ｗ）の領域を示したもので、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１なるＩｎおよびＡｌ組成領域において、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯のエネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在することが示されている。すなわち、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００８０】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．３Ａｌ０．４Ｇａ０．３Ｎを用いた、Ｉｎ０．３Ａｌ０．４Ｇａ０．３Ｎ/ＩｎＮヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．３Ａｌ０．４Ｇａ０．３Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００８１】
本実施例５を、ＩｎＡｌＮ障壁層を用いた実施例１あるいはＩｎＧａＮ障壁層を用いた実施例３と比較すると、結晶成長が４元系（Ｉｎ、Ａｌ、Ｇａ、Ｎ）の成長となるため、組成制御の難易度が、一般に、より高くなるという欠点を有するが、格子定数および障壁層のエネルギー高さの設計自由度が増大する結果、ヘテロ構造の品質向上およびデバイス特性の向上への可能性が拡大するという利点を有する。
【００８２】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられている場合には、本発明の範囲内である。
【００８３】
また、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００８４】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００８５】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【実施例６】
【００８６】
図１に示される窒化物半導体を用いたＨＦＥＴ構造において、窒化物チャネル層半導体１として、ＩｎＮ系半導体であるＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮが用いられているＩｎＮ系ＨＦＥＴであって、窒化物障壁層半導体２としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されていることを特徴とするＩｎＮ系障壁層を有するＩｎＮ系ＨＦＥＴを実施例６とする。
【００８７】
本実施例は、実施例５のＩｎＮ系ＨＦＥＴにおいて、さらに、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されているＩｎＮ系ＨＦＥＴである。これは、ＩｎＮ系半導体においてアンドープの場合にしばしば存在する有意な濃度のバックグラウンド電子を補償することによって、障壁層半導体の表面近傍を含めて当該の障壁層半導体内にキャリアとなる電子が存在することがないようにする、本発明による基本的な作用を、補助的に強化するためである。
【００８８】
すなわち、本実施例においては、アンドープの理想的なＩｎＮ系半導体結晶においては本来存在しないバックグラウンド電子が仮に有意な濃度で存在する場合においても、図１０および図１１に示されているＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置のＩｎ組成等の依存性において、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１において、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮの伝導帯エネルギー位置が電荷中性点のエネルギー位置よりも高い位置に存在する状況が確実に保持され、したがって、ＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）を障壁層として用いることが可能であり、本実施例によって、ＩｎＮ系チャネル層半導体の優れた電子輸送特性が活用された、高性能のＩｎＮ系ＨＦＥＴが実現する。
【００８９】
実際、本実施例として、図１において、窒化物チャネル層半導体１として層厚 500nmのＩｎＮ、窒化物障壁層半導体２として層厚 10nmのＩｎ０．４Ａｌ０．４Ｇａ０．２Ｎを用いた、Ｉｎ０．４Ａｌ０．４Ｇａ０．２Ｎ/ＩｎＮヘテロ構造において、ドーピングの原子濃度が 2×10１９cm−３なるＭｇのドーピングを、Ｉｎ０．４Ａｌ０．４Ｇａ０．２Ｎ/ＩｎＮヘテロ構造のすべての領域において施したヘテロ構造を、ＭＢＥ法（ＭＢＥ：Molecular Beam Epitaxy）あるいはＭＯＶＰＥ法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）等の結晶成長法によってサファイア基板上に成長し、通常のＨＦＥＴの作製方法によってＩｎ０．４Ａｌ０．４Ｇａ０．２Ｎ/ＩｎＮ ＨＦＥＴを作製したところ、良好なトランジスタ動作が得られ、ゲート長 0.05μｍのデバイスにおいて、遮断周波数が 250ＧＨｚなる優れた高周波特性が実現した。
【００９０】
本実施例６を実施例５と比較すると、本実施例６においては、Ｍｇのドーピングを施すという、結晶成長上、より煩雑な手続きが必要となるという不利な点を有するが、（１）アンドープの場合には有意な濃度のバックグラウンド電子を発生するような、結晶として必ずしも理想的ではないＩｎＮチャネル層においても良好なトランジスタ動作が得られるという有利な点、また、（２）ＩｎＡｌＧａＮ障壁層の成長において、一般にバックグラウンド電子が発生しやすい一方で、ＩｎＮチャネル層との格子不整合がより小さく、したがってヘテロ構造の成長がより容易になる、より高いＩｎ組成のＩｎＡｌＧａＮ（Ｉｎ組成が実施例５では０.３であるのに対して本実施例６では０.４）を用いることが可能となるという、ヘテロ構造成長上の有利な点、のふたつの有利な点を有する。
【００９１】
また、本実施例６を、やはりＭｇのドーピングが施されたヘテロ構造を用いた実施例２および実施例４と比較した場合の得失は、Ｍｇのドーピングが施されていないヘテロ構造を用いた実施例５を、やはりＭｇのドーピングが施されていないヘテロ構造を用いた実施例１および実施例３と比較した場合の得失と同じである。すなわち、本実施例６は、結晶成長が４元系（Ｉｎ、Ａｌ、Ｇａ、Ｎ）の成長となるため、組成制御の難易度が、一般に、より高くなるという欠点を有するが、格子定数および障壁層のエネルギー高さの設計自由度が増大する結果、ヘテロ構造の品質向上およびデバイス特性の向上への可能性が拡大するという利点を有する。
【００９２】
本実施例においては、チャネル層半導体および障壁層半導体から構成されるヘテロ構造が、サファイア基板上に形成されているが、前記のヘテロ構造が、サファイア基板上の他、ＳｉＣ（シリコンカーバイド）基板上、あるいは、これらの基板上に形成されたＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ等のテンプレート基板上、もしくはＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ等の自立基板上等、いかなる基板上に形成されている場合も、障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられており、かつ、障壁層半導体あるいはチャネル層半導体として用いられているＩｎＮ系半導体の一部あるいはすべての領域に、窒化物半導体のｐ型ドーパントであるＭｇのドーピングが施されている場合には、本発明の範囲内である。
【００９３】
ここで、障壁層半導体およびチャネル層半導体の層厚がいかなる時にも本発明の効果が得られるので、前記の層厚の値は、トランジスタ動作が実現する限りにおいて、任意とする。
【００９４】
また、Ｍｇのドーピング・プロファイルがいかなる場合、すなわち、いかなる領域にいかなる濃度でドーピングが施されている場合にも、本発明の効果が得られるので、Ｍｇのドーピング・プロファイルは任意とする。
【００９５】
また、本実施例におけるチャネル層半導体としては、障壁層半導体に用いられているＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）よりもバンドギャップが小さいという、ＨＦＥＴのヘテロ構造に要求される条件が満たされている限り、ＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮのいずれのＩｎＮ系半導体を用いても差し支えなく、したがって、最も電子速度の高いＩｎＮの他、結晶成長の容易さ等の観点から、用いる基板や障壁層半導体に合わせてＩｎＧａＮ、ＩｎＡｌＮ、あるいはＩｎＡｌＧａＮを用いることも有用であり、これらすべての場合が本発明の範囲内である。
【００９６】
また、本実施例においては、図１に示されるような最も一般的なＨＦＥＴのデバイス構造が用いられているが、デバイス構造として、ゲート電極と障壁層半導体の間に絶縁膜が挿入されている、いわゆる絶縁ゲート構造（すなわちＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor)）であっても、あるいはまた、ゲート電極下の障壁層半導体の一部が削除されてその層厚が低減されている、いわゆるリセスゲート構造であっても、ＨＦＥＴの障壁層半導体にＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１）が用いられているＩｎＮ系ＨＦＥＴは、すべて本発明の範囲内とする。
【符号の説明】
【００９７】
１：窒化物チャネル層半導体、２：窒化物障壁層半導体、３：ソース電極、４：ゲート電極、５：ドレイン電極。
【特許請求の範囲】
【請求項１】
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、
チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、
障壁層半導体としてＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）が用いられていることを特徴とする半導体装置。
【請求項２】
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、
チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、
障壁層半導体としてＩｎＹＧａ１−ＹＮ（ここに、０＜Ｙ≦０.４６である）が用いられていることを特徴とする半導体装置。
【請求項３】
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、
チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、
障壁層半導体としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（ここに、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１である）が用いられていることを特徴とする半導体装置。
【請求項４】
請求項１、２または３に記載の半導体装置において、
前記障壁層半導体およびチャネル層半導体の少なくとも一方の少なくとも一部分にＭｇのドーピングが施されていることを特徴とする半導体装置。
【請求項１】
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、
チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、
障壁層半導体としてＩｎＸＡｌ１−ＸＮ（ここに、０＜Ｘ≦０.６６である）が用いられていることを特徴とする半導体装置。
【請求項２】
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、
チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、
障壁層半導体としてＩｎＹＧａ１−ＹＮ（ここに、０＜Ｙ≦０.４６である）が用いられていることを特徴とする半導体装置。
【請求項３】
窒化物半導体を用いたヘテロ構造電界効果トランジスタである半導体装置において、
チャネル層半導体としてＩｎＮ、ＩｎＧａＮ、ＩｎＡｌＮまたはＩｎＡｌＧａＮが用いられ、
障壁層半導体としてＩｎＺＡｌＷＧａ１−Ｚ−ＷＮ（ここに、Ｗ≧１.７０Ｚ−０.７８、Ｗ≦１−Ｚ、０＜Ｚ≦１、かつ、０≦Ｗ≦１である）が用いられていることを特徴とする半導体装置。
【請求項４】
請求項１、２または３に記載の半導体装置において、
前記障壁層半導体およびチャネル層半導体の少なくとも一方の少なくとも一部分にＭｇのドーピングが施されていることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２３８６９９（Ｐ２０１０−２３８６９９Ａ）
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願番号】特願２００９−８１８６８（Ｐ２００９−８１８６８）
【出願日】平成２１年３月３０日（２００９．３．３０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５９３００６６３０）学校法人立命館 (359)
【Ｆターム（参考）】
【公開日】平成２２年１０月２１日（２０１０．１０．２１）
【国際特許分類】
【出願日】平成２１年３月３０日（２００９．３．３０）
【出願人】（０００００４２２６）日本電信電話株式会社 (13,992)
【出願人】（５９３００６６３０）学校法人立命館 (359)
【Ｆターム（参考）】
[ Back to top ]