半導体装置
【課題】従来と比較して低消費電力化を図ることが可能であると共に、外部制御装置の処理負荷の増大を回避可能な半導体装置を提供する。
【解決手段】複数の機能回路と、各機能回路による内部バスの使用を管理するバス管理回路とを備える半導体装置であって、前記バス管理回路は、各機能回路から通知されるデータ通信情報に基づいて各機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行する機能を有する。
【解決手段】複数の機能回路と、各機能回路による内部バスの使用を管理するバス管理回路とを備える半導体装置であって、前記バス管理回路は、各機能回路から通知されるデータ通信情報に基づいて各機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行する機能を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
周知のように、ＡＳＩＣ(Application Specific Integrated Circuit)とは、特定の用途向けに設計された複数のモジュールを備える半導体装置（半導体集積回路）である。このＡＳＩＣには、各モジュールによって共有される内部バスの使用権を調停したり、内部バスを介して入出力されるデータのデコード等を行うＨｕｂ回路が内蔵されている。
【０００３】
このＨｕｂ回路は、自身に接続された全モジュールからのアクセスがなくなった場合、その旨を外部のＣＰＵに割込み等で通知し、ＣＰＵによる制御の下、省電力モード（スリープ状態）に移行する機能を有している。なお、共有バスの未使用時における低消費電力化を図る技術としては、下記特許文献１に記載された技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−４９５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように、ＡＳＩＣ内部のＨｕｂ回路を省電力モードに移行させるためには、ＣＰＵのソフトウェア処理によるモード移行制御（例えば、Ｈｕｂ回路に対するクロック信号の供給停止等）が必要となる。そのため、Ｈｕｂ回路は、ＣＰＵのソフトウェア処理を待たなければ省電力モードに移行することができず、十分な省電力効果を得ることができなかった（つまり、低消費電力化の観点から改善の余地があった）。また、ＣＰＵは割込み処理としてモード移行制御を行うため、ＣＰＵの処理負荷の増大を招いていた。
【０００６】
さらに、従来では、あるモジュールからＨｕｂ回路へのアクセスがなくなった場合には、そのモジュールに関するＨｕｂ回路内の処理部分だけでも停止可能な時間帯があるにも関わらず、全モジュールからのアクセスがなくなった場合にのみ省電力モードに移行するため、十分な省電力制御の効果を得ることができなかった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、従来と比較して低消費電力化を図ることが可能であると共に、外部制御装置の処理負荷の増大を回避可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置は、複数の機能回路と、各機能回路による内部バスの使用を管理するバス管理回路とを備える半導体装置であって、前記バス管理回路は、各機能回路から通知されるデータ通信情報に基づいて各機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする。
このような特徴を有する半導体装置によれば、バス管理回路（Ｈｕｂ回路）自身が各機能回路（モジュール）の通信状態を判断し、その判断結果に応じて省電力モードに移行するため、ＣＰＵ等の外部制御装置のソフトウェア処理を待つことなく即座に省電力モードに移行することができ、従来と比較してより低消費電力化を図ることができる。また、外部制御装置は割込み処理としてモード移行制御を行う必要がなくなるため、外部制御装置の処理負荷の増大を回避することができる。
【０００９】
また、本発明に係る半導体装置において、前記バス管理回路は、各機能回路に対応して１対１で通信を行う受信処理回路を備え、各受信処理回路は、自身に対応する機能回路から通知されるデータ通信情報に基づいて前記自身に対応する機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする。
これにより、各機能回路のそれぞれの通信状態に応じて、それらに対応する受信処理回路を個別に省電力モードに移行させることができるため、従来のように全機能回路からのアクセスがなくなった時に省電力モードに移行する場合と比較して、より低消費電力化を図ることができる。
【発明の効果】
【００１０】
本発明によれば、従来と比較して低消費電力化を図ることが可能であると共に、外部制御装置の処理負荷の増大を回避可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態におけるＡＳＩＣ（半導体装置）１０の機能ブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら、本発明の一実施形態について説明する。なお、以下では、本発明に係る半導体装置として、外部制御装置であるＣＰＵによって制御されるＡＳＩＣを例示して説明する。
【００１３】
図１は、本実施形態におけるＡＳＩＣ１０の機能ブロック図である。この図１に示すように、本実施形態におけるＡＳＩＣ１０は、ＣＰＵバス３０を介してＣＰＵ２０と通信可能に接続された半導体装置（半導体集積回路）であり、内部バス１１、Ｉ／Ｆ回路１２、第１モジュール１３、第２モジュール１４、第３モジュール１５、Ｈｕｂ回路１６、及びメモリコントローラ１７を備えている。
【００１４】
内部バス１１は、各モジュール１３〜１５によって共有される共有バスである。Ｉ／Ｆ回路１２は、内部バス１１とＣＰＵバス３０との間で信号の送受信を行う（言い換えれば、ＣＰＵ２０を含む外部装置とＡＳＩＣ１０との双方向通信を実現する）通信インターフェイスである。各モジュール１３〜１５は、それぞれ異なる機能を有する機能回路であり、Ｈｕｂ回路１６と通信可能に接続されている。
【００１５】
具体的には、第１モジュール１３は、Ｈｕｂ回路１６内の第１受信処理回路１６ａとの双方向通信を行うと共に、第１受信処理回路１６ａに対してデータ通信情報ｆ１を通知する。第２モジュール１４は、Ｈｕｂ回路１６内の第２受信処理回路１６ｂとの双方向通信を行うと共に、第２受信処理回路１６ｂに対してデータ通信情報ｆ２を通知する。また、第３モジュール１５は、Ｈｕｂ回路１６内の第３受信処理回路１６ｃとの双方向通信を行うと共に、第３受信処理回路１６ｃに対してデータ通信情報ｆ３を通知する。
【００１６】
Ｈｕｂ回路１６は、各モジュール１３〜１５による内部バス１１の使用を管理するバス管理回路であり、内部バス１１を介してＩ／Ｆ回路１２及びメモリコントローラ１７と通信可能に接続されている。具体的には、このＨｕｂ回路１６は、各モジュール１３〜１５から通知されるバス使用要求に応じて内部バス１１の使用権を割り当てるバス調停処理や、内部バス１１を介して入出力されるデータのデコード処理（行先制御）等を行う。
【００１７】
また、このＨｕｂ回路１６は、各モジュール１３〜１５に対応して１対１で設けられた受信処理回路（第１受信処理回路１６ａ、第２受信処理回路１６ｂ、第３受信処理回路１６ｃ）を備えている。第１受信処理回路１６ａは、第１モジュール１３との双方向通信を行うと共に、第１モジュール１３から通知されるデータ通信情報ｆ１に基づいて第１モジュール１３の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。第２受信処理回路１６ｂは、第２モジュール１４との双方向通信を行うと共に、第２モジュール１４から通知されるデータ通信情報ｆ２に基づいて第２モジュール１４の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。また、第３受信処理回路１６ｃは、第３モジュール１５との双方向通信を行うと共に、第３モジュール１５から通知されるデータ通信情報ｆ３に基づいて第３モジュール１５の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。
【００１８】
メモリコントローラ１７は、内部バス１１を介してＩ／Ｆ回路１２及びＨｕｂ回路１６と接続されており、各モジュール１３〜１５の要求に応じて外部メモリ４０に対するデータのＲｅａｄ／Ｗｒｉｔｅを制御するメモリ制御回路である。
【００１９】
続いて、上記のように構成されたＡＳＩＣ１０におけるＨｕｂ回路１６の省電力モード移行動作について具体的に説明する。例えば、Ｈｕｂ回路１６の第１受信処理回路１６ａに着目すると、第１受信処理回路１６ａは、第１モジュール１３から通知されるデータ通信情報ｆ１に基づいて第１モジュール１３の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。
【００２０】
本実施形態では、第１モジュール１３から第１受信処理回路１６ａへ通知するデータ通信情報ｆ１として、データ転送回数（例えば、外部メモリ４０に対するＲｅａｄ／Ｗｒｉｔｅが、外部メモリ４０上のアドレスとデータサイズとの関係を示すテーブルによって管理されている場合、今から行う処理に必要なテーブル数）を用いる場合を想定する。
【００２１】
第１受信処理回路１６ａは、第１モジュール１３からデータ通信情報ｆ１としてデータ転送回数の通知を受けると、その通知情報に基づいて実際の第１モジュール１３のデータ転送回数をカウントする。そして、第１受信処理回路１６ａは、通知されたデータ転送回数と実際のデータ転送回数とが一致した場合に、第１モジュール１３の通信状態が通信終了状態に遷移したと判断して省電力モードに移行する。他の第２受信処理回路１６ｂ及び第３受信処理回路１６ｃも同様である。なお、Ｈｕｂ回路１６は、各受信処理回路１６ａ〜１６ｃの全てが省電力モードに移行した場合、全体的な動作状態を省電力モードに移行する。
【００２２】
以上説明したように、本実施形態によれば、Ｈｕｂ回路１６自身が各モジュール１３〜１５の通信状態を判断し、その判断結果に応じて省電力モードに移行するため、ＣＰＵ２０等の外部制御装置のソフトウェア処理を待つことなく即座に省電力モードに移行することができ、従来と比較してより低消費電力化を図ることができる。また、ＣＰＵ２０は割込み処理としてモード移行制御を行う必要がなくなるため、ＣＰＵ２０の処理負荷の増大を回避することができる。
【００２３】
また、各モジュール１３〜１５のそれぞれの通信状態に応じて、それらに対応する受信処理回路１６ａ〜１６ｃを個別に省電力モードに移行させることができるため、従来のように全モジュール１３〜１５からのアクセスがなくなった時に省電力モードに移行する場合と比較して、より低消費電力化を図ることができる。
【００２４】
なお、上記実施形態では、各受信処理回路１６ａ〜１６ｃを個別に省電力モードに移行させる場合を例示したが、これに限らず、全てのモジュール１３〜１５の通信状態が通信終了状態に遷移した場合に、一括的にＨｕｂ回路１６全体を省電力モードに移行させるようにしても良い。また、上記実施形態では、データ通信情報としてデータ転送回数を用いる場合を例示したが、これに限らず、例えばデータサイズやデータ転送時間など、各モジュール１３〜１５の通信状態が通信終了状態に遷移したことを判断可能な情報であればデータ通信情報として使用することができる。
【００２５】
＜適用例＞
本発明に係る半導体装置（ＡＳＩＣ１０）を適用可能なシステムとして、例えば、プリンタやコピー機、或いは複合機などの画像形成装置が挙げられる。具体的には、第１モジュール１３に、スキャナによって読み取られた原稿の画像データを外部メモリ４０に記憶させる機能を持たせ、第２モジュール１４に、外部メモリ４０から画像データを読み出して圧縮や拡大等の画像処理を行い、画像処理後の画像データを再度外部メモリ４０に記憶させる機能を持たせ、さらに、第３モジュール１５に、外部メモリ４０から画像処理後の画像データを読み出して、レーザ露光器に送信する機能を持たせたシステムが考えられる。
【符号の説明】
【００２６】
１０…ＡＳＩＣ（半導体装置）、１１…内部バス、１２…Ｉ／Ｆ回路、１３…第１モジュール（機能回路）、１４…第２モジュール（機能回路）、１５…第３モジュール（機能回路）、１６…Ｈｕｂ回路（バス管理回路）、１７…メモリコントローラ、２０…ＣＰＵ、３０…ＣＰＵバス、４０外部メモリ
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
周知のように、ＡＳＩＣ(Application Specific Integrated Circuit)とは、特定の用途向けに設計された複数のモジュールを備える半導体装置（半導体集積回路）である。このＡＳＩＣには、各モジュールによって共有される内部バスの使用権を調停したり、内部バスを介して入出力されるデータのデコード等を行うＨｕｂ回路が内蔵されている。
【０００３】
このＨｕｂ回路は、自身に接続された全モジュールからのアクセスがなくなった場合、その旨を外部のＣＰＵに割込み等で通知し、ＣＰＵによる制御の下、省電力モード（スリープ状態）に移行する機能を有している。なお、共有バスの未使用時における低消費電力化を図る技術としては、下記特許文献１に記載された技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−４９５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように、ＡＳＩＣ内部のＨｕｂ回路を省電力モードに移行させるためには、ＣＰＵのソフトウェア処理によるモード移行制御（例えば、Ｈｕｂ回路に対するクロック信号の供給停止等）が必要となる。そのため、Ｈｕｂ回路は、ＣＰＵのソフトウェア処理を待たなければ省電力モードに移行することができず、十分な省電力効果を得ることができなかった（つまり、低消費電力化の観点から改善の余地があった）。また、ＣＰＵは割込み処理としてモード移行制御を行うため、ＣＰＵの処理負荷の増大を招いていた。
【０００６】
さらに、従来では、あるモジュールからＨｕｂ回路へのアクセスがなくなった場合には、そのモジュールに関するＨｕｂ回路内の処理部分だけでも停止可能な時間帯があるにも関わらず、全モジュールからのアクセスがなくなった場合にのみ省電力モードに移行するため、十分な省電力制御の効果を得ることができなかった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、従来と比較して低消費電力化を図ることが可能であると共に、外部制御装置の処理負荷の増大を回避可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置は、複数の機能回路と、各機能回路による内部バスの使用を管理するバス管理回路とを備える半導体装置であって、前記バス管理回路は、各機能回路から通知されるデータ通信情報に基づいて各機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする。
このような特徴を有する半導体装置によれば、バス管理回路（Ｈｕｂ回路）自身が各機能回路（モジュール）の通信状態を判断し、その判断結果に応じて省電力モードに移行するため、ＣＰＵ等の外部制御装置のソフトウェア処理を待つことなく即座に省電力モードに移行することができ、従来と比較してより低消費電力化を図ることができる。また、外部制御装置は割込み処理としてモード移行制御を行う必要がなくなるため、外部制御装置の処理負荷の増大を回避することができる。
【０００９】
また、本発明に係る半導体装置において、前記バス管理回路は、各機能回路に対応して１対１で通信を行う受信処理回路を備え、各受信処理回路は、自身に対応する機能回路から通知されるデータ通信情報に基づいて前記自身に対応する機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする。
これにより、各機能回路のそれぞれの通信状態に応じて、それらに対応する受信処理回路を個別に省電力モードに移行させることができるため、従来のように全機能回路からのアクセスがなくなった時に省電力モードに移行する場合と比較して、より低消費電力化を図ることができる。
【発明の効果】
【００１０】
本発明によれば、従来と比較して低消費電力化を図ることが可能であると共に、外部制御装置の処理負荷の増大を回避可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態におけるＡＳＩＣ（半導体装置）１０の機能ブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら、本発明の一実施形態について説明する。なお、以下では、本発明に係る半導体装置として、外部制御装置であるＣＰＵによって制御されるＡＳＩＣを例示して説明する。
【００１３】
図１は、本実施形態におけるＡＳＩＣ１０の機能ブロック図である。この図１に示すように、本実施形態におけるＡＳＩＣ１０は、ＣＰＵバス３０を介してＣＰＵ２０と通信可能に接続された半導体装置（半導体集積回路）であり、内部バス１１、Ｉ／Ｆ回路１２、第１モジュール１３、第２モジュール１４、第３モジュール１５、Ｈｕｂ回路１６、及びメモリコントローラ１７を備えている。
【００１４】
内部バス１１は、各モジュール１３〜１５によって共有される共有バスである。Ｉ／Ｆ回路１２は、内部バス１１とＣＰＵバス３０との間で信号の送受信を行う（言い換えれば、ＣＰＵ２０を含む外部装置とＡＳＩＣ１０との双方向通信を実現する）通信インターフェイスである。各モジュール１３〜１５は、それぞれ異なる機能を有する機能回路であり、Ｈｕｂ回路１６と通信可能に接続されている。
【００１５】
具体的には、第１モジュール１３は、Ｈｕｂ回路１６内の第１受信処理回路１６ａとの双方向通信を行うと共に、第１受信処理回路１６ａに対してデータ通信情報ｆ１を通知する。第２モジュール１４は、Ｈｕｂ回路１６内の第２受信処理回路１６ｂとの双方向通信を行うと共に、第２受信処理回路１６ｂに対してデータ通信情報ｆ２を通知する。また、第３モジュール１５は、Ｈｕｂ回路１６内の第３受信処理回路１６ｃとの双方向通信を行うと共に、第３受信処理回路１６ｃに対してデータ通信情報ｆ３を通知する。
【００１６】
Ｈｕｂ回路１６は、各モジュール１３〜１５による内部バス１１の使用を管理するバス管理回路であり、内部バス１１を介してＩ／Ｆ回路１２及びメモリコントローラ１７と通信可能に接続されている。具体的には、このＨｕｂ回路１６は、各モジュール１３〜１５から通知されるバス使用要求に応じて内部バス１１の使用権を割り当てるバス調停処理や、内部バス１１を介して入出力されるデータのデコード処理（行先制御）等を行う。
【００１７】
また、このＨｕｂ回路１６は、各モジュール１３〜１５に対応して１対１で設けられた受信処理回路（第１受信処理回路１６ａ、第２受信処理回路１６ｂ、第３受信処理回路１６ｃ）を備えている。第１受信処理回路１６ａは、第１モジュール１３との双方向通信を行うと共に、第１モジュール１３から通知されるデータ通信情報ｆ１に基づいて第１モジュール１３の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。第２受信処理回路１６ｂは、第２モジュール１４との双方向通信を行うと共に、第２モジュール１４から通知されるデータ通信情報ｆ２に基づいて第２モジュール１４の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。また、第３受信処理回路１６ｃは、第３モジュール１５との双方向通信を行うと共に、第３モジュール１５から通知されるデータ通信情報ｆ３に基づいて第３モジュール１５の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。
【００１８】
メモリコントローラ１７は、内部バス１１を介してＩ／Ｆ回路１２及びＨｕｂ回路１６と接続されており、各モジュール１３〜１５の要求に応じて外部メモリ４０に対するデータのＲｅａｄ／Ｗｒｉｔｅを制御するメモリ制御回路である。
【００１９】
続いて、上記のように構成されたＡＳＩＣ１０におけるＨｕｂ回路１６の省電力モード移行動作について具体的に説明する。例えば、Ｈｕｂ回路１６の第１受信処理回路１６ａに着目すると、第１受信処理回路１６ａは、第１モジュール１３から通知されるデータ通信情報ｆ１に基づいて第１モジュール１３の通信状態を判断し、その判断結果に応じて自ら省電力モードに移行する。
【００２０】
本実施形態では、第１モジュール１３から第１受信処理回路１６ａへ通知するデータ通信情報ｆ１として、データ転送回数（例えば、外部メモリ４０に対するＲｅａｄ／Ｗｒｉｔｅが、外部メモリ４０上のアドレスとデータサイズとの関係を示すテーブルによって管理されている場合、今から行う処理に必要なテーブル数）を用いる場合を想定する。
【００２１】
第１受信処理回路１６ａは、第１モジュール１３からデータ通信情報ｆ１としてデータ転送回数の通知を受けると、その通知情報に基づいて実際の第１モジュール１３のデータ転送回数をカウントする。そして、第１受信処理回路１６ａは、通知されたデータ転送回数と実際のデータ転送回数とが一致した場合に、第１モジュール１３の通信状態が通信終了状態に遷移したと判断して省電力モードに移行する。他の第２受信処理回路１６ｂ及び第３受信処理回路１６ｃも同様である。なお、Ｈｕｂ回路１６は、各受信処理回路１６ａ〜１６ｃの全てが省電力モードに移行した場合、全体的な動作状態を省電力モードに移行する。
【００２２】
以上説明したように、本実施形態によれば、Ｈｕｂ回路１６自身が各モジュール１３〜１５の通信状態を判断し、その判断結果に応じて省電力モードに移行するため、ＣＰＵ２０等の外部制御装置のソフトウェア処理を待つことなく即座に省電力モードに移行することができ、従来と比較してより低消費電力化を図ることができる。また、ＣＰＵ２０は割込み処理としてモード移行制御を行う必要がなくなるため、ＣＰＵ２０の処理負荷の増大を回避することができる。
【００２３】
また、各モジュール１３〜１５のそれぞれの通信状態に応じて、それらに対応する受信処理回路１６ａ〜１６ｃを個別に省電力モードに移行させることができるため、従来のように全モジュール１３〜１５からのアクセスがなくなった時に省電力モードに移行する場合と比較して、より低消費電力化を図ることができる。
【００２４】
なお、上記実施形態では、各受信処理回路１６ａ〜１６ｃを個別に省電力モードに移行させる場合を例示したが、これに限らず、全てのモジュール１３〜１５の通信状態が通信終了状態に遷移した場合に、一括的にＨｕｂ回路１６全体を省電力モードに移行させるようにしても良い。また、上記実施形態では、データ通信情報としてデータ転送回数を用いる場合を例示したが、これに限らず、例えばデータサイズやデータ転送時間など、各モジュール１３〜１５の通信状態が通信終了状態に遷移したことを判断可能な情報であればデータ通信情報として使用することができる。
【００２５】
＜適用例＞
本発明に係る半導体装置（ＡＳＩＣ１０）を適用可能なシステムとして、例えば、プリンタやコピー機、或いは複合機などの画像形成装置が挙げられる。具体的には、第１モジュール１３に、スキャナによって読み取られた原稿の画像データを外部メモリ４０に記憶させる機能を持たせ、第２モジュール１４に、外部メモリ４０から画像データを読み出して圧縮や拡大等の画像処理を行い、画像処理後の画像データを再度外部メモリ４０に記憶させる機能を持たせ、さらに、第３モジュール１５に、外部メモリ４０から画像処理後の画像データを読み出して、レーザ露光器に送信する機能を持たせたシステムが考えられる。
【符号の説明】
【００２６】
１０…ＡＳＩＣ（半導体装置）、１１…内部バス、１２…Ｉ／Ｆ回路、１３…第１モジュール（機能回路）、１４…第２モジュール（機能回路）、１５…第３モジュール（機能回路）、１６…Ｈｕｂ回路（バス管理回路）、１７…メモリコントローラ、２０…ＣＰＵ、３０…ＣＰＵバス、４０外部メモリ
【特許請求の範囲】
【請求項１】
複数の機能回路と、各機能回路による内部バスの使用を管理するバス管理回路とを備える半導体装置であって、
前記バス管理回路は、各機能回路から通知されるデータ通信情報に基づいて各機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする半導体装置。
【請求項２】
前記バス管理回路は、各機能回路に対応して１対１で通信を行う受信処理回路を備え、
各受信処理回路は、自身に対応する機能回路から通知されるデータ通信情報に基づいて
前記自身に対応する機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする請求項１に記載の半導体装置。
【請求項１】
複数の機能回路と、各機能回路による内部バスの使用を管理するバス管理回路とを備える半導体装置であって、
前記バス管理回路は、各機能回路から通知されるデータ通信情報に基づいて各機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする半導体装置。
【請求項２】
前記バス管理回路は、各機能回路に対応して１対１で通信を行う受信処理回路を備え、
各受信処理回路は、自身に対応する機能回路から通知されるデータ通信情報に基づいて
前記自身に対応する機能回路の通信状態を判断し、その判断結果に応じて省電力モードに移行することを特徴とする請求項１に記載の半導体装置。
【図１】
【公開番号】特開２０１１−１８０７６６（Ｐ２０１１−１８０７６６Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４３０７９（Ｐ２０１０−４３０７９）
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（０００００６１５０）京セラミタ株式会社 (13,173)
【Ｆターム（参考）】
[ Back to top ]