半導体装置
【課題】電流駆動型の半導体装置のゲートへの寄生インダクタンスによる外乱ノイズを低減し、ゲート駆動を高精度化及び安定化させる。
【解決手段】半導体装置１００であって、電流駆動型の半導体素子３と、半導体素子３を制御するゲート駆動回路１１と、接続端子部とを備え、半導体素子３は、窒化物半導体層の積層体の上に形成されたゲート電極パッド１と、オーミック電極パッド２及び５とを有し、接続端子部は、オーミック電極パッド２と接続されたオーミック電極端子６と、オーミック電極パッド５と接続されたオーミック電極端子１０と、オーミック電極パッド２と接続されたゲート駆動用端子７と、ゲート電極パッド１と接続されたゲート端子８とを有し、ゲート駆動回路１１の入力端子はゲート駆動用端子７に接続され、ゲート駆動回路１１の出力端子はゲート端子８に接続され、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位とする。
【解決手段】半導体装置１００であって、電流駆動型の半導体素子３と、半導体素子３を制御するゲート駆動回路１１と、接続端子部とを備え、半導体素子３は、窒化物半導体層の積層体の上に形成されたゲート電極パッド１と、オーミック電極パッド２及び５とを有し、接続端子部は、オーミック電極パッド２と接続されたオーミック電極端子６と、オーミック電極パッド５と接続されたオーミック電極端子１０と、オーミック電極パッド２と接続されたゲート駆動用端子７と、ゲート電極パッド１と接続されたゲート端子８とを有し、ゲート駆動回路１１の入力端子はゲート駆動用端子７に接続され、ゲート駆動回路１１の出力端子はゲート端子８に接続され、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換を行う半導体装置に関し、特に窒化物半導体を用いた電流駆動型の半導体装置に関する。
【背景技術】
【０００２】
地球温暖化問題を背景として、電気機器のさらなる省エネルギー化が期待されており、多くの電力を扱う電源回路やインバータ回路等の電力変換装置の電力変換効率を向上することが求められている。電力変換装置の電力変換効率を決定する最も大きな要因は、電力変換の際に用いられるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子における損失である。パワー半導体素子における損失を低減すれば、電力変換装置の電力変換効率を大きく向上させることができる。パワー半導体素子において発生する損失には、素子に電流が通電することで発生する導通損失と、素子がスイッチングする際に発生するスイッチング損失がある。導通損失については、よりオン抵抗の小さい素子を用いれば低減でき、スイッチング損失については、より高速にスイッチングする素子を用いれば低減できる。そのため、パワー半導体素子の高速スイッチング化及び低オン抵抗化が進められている。
【０００３】
しかし、現在のパワー半導体素子は、シリコン（Ｓｉ）を材料として作られており、Ｓｉの材料限界に到達しつつあるため、さらなるオン抵抗の低減及びスイッチング速度の向上が困難になってきている。Ｓｉの材料限界を打破して導通損失及びスイッチング損失を低減するために、窒化ガリウム（ＧａＮ）に代表される窒化物系半導体又は炭化珪素（ＳｉＣ）等のいわゆるワイドバンドギャップ半導体素子の利用が検討されている。ワイドバンドギャップ半導体素子は絶縁破壊電界がＳｉに比べて約１桁高く、特に、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ接合界面には自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度と１０００ｃｍ2Ｖ／ｓｅｃ以上の高移動度の２次元電子ガス（２ＤＥＧ）層が形成される。このため、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（以下ＧａＮトランジスタと記載する）は、低オン抵抗及び高耐圧を実現するパワースイッチングトランジスタとして期待されている。
【０００４】
ＧａＮトランジスタは、潜在的な特性は従来のＳｉデバイスを遙かに上回る。例えば、ＧａＮトランジスタは数十ｎｓ程度と非常に早い立ち上り・立ち下り時間を有し、数十から数百Ａと大電流をスイッチングすることが可能である。しかし、高速・大電流スイッチングすることでチップとの接続ワイヤ、パッケージのリード、配線パターンの寄生インダクタンスＬの影響を受け、ゲートにはＬ×ｄｉ／ｄｔによって決まる電圧ノイズが発生しゲートの誤点呼等ゲート誤動作の原因となる。よって、ＧａＮトランジスタの高速・大電流スイッチング特性を活かすためには、ゲート誤動作を抑制する方法が必要不可欠である。
【０００５】
図１２は、特許文献１に記載された、従来のＩＧＢＴのドライブ回路を説明する回路構成図である。同図におけるドライブ回路は、過電流や温度上昇に対する保護機能を有する保護回路を含んでいる。上記ドライブ回路のパワー素子であるＩＧＢＴ５１６が上記保護回路を経由したゲート電圧によりゲート誤動作をすることを抑制するために、上記ドライブ回路には、ＩＧＢＴ５１６の出力端子より分岐するパワーＧＮＤ端子５５１と、センスＧＮＤ端子５５２とが配置されている。ここで、パワーＧＮＤ端子５５１は、ドレイン−ソース間を流れるドライブ電流の径路であるパワーラインの基準電位となる端子であり、センスＧＮＤ端子は保護回路の入力端子における電圧を計測するための基準電位となる端子である。
【０００６】
パワーＧＮＤ端子５５１は、ＩＧＢＴ５１６をドライブしたときに流れるドライブ電流の電流経路上に配置される。一方、センスＧＮＤ端子５５２は、ＩＧＢＴ５１６の動作状態を監視する保護回路のＧＮＤレベルを規定する電流経路上に配置される。
【０００７】
具体的には、保護回路は、過電流をモニタするためのセンス端子５５３の電圧と、基準電圧源５８１で規定される閾値電圧とを比較器５７９にて比較することにより、過電流保護の要否を判定している。よって、保護回路は、比較器５７９への入力電圧である上記両電圧を規定するためのセンスＧＮＤ線５７６が必要となる。このため、センスＧＮＤ線５７６は、パワー線から分岐した配線であって、パワーＧＮＤ線５６７からインピーダンス（抵抗５８４）を介して接続されている。つまり、このパワーＧＮＤ線５６７上に保護回路用のセンスＧＮＤが別途設けられている。
【０００８】
すなわち、センスＧＮＤ端子５５２は、パワー素子が接続される側から見て保護回路が接続される配線パターンの位置よりも遠い位置で、インピーダンスを介してパワーＧＮＤ線５６７に接続されている。これにより、パワー線の寄生インダクタンス５８５によりパワーＧＮＤ線５６７に過渡的に発生した電圧は、そのインピーダンス（抵抗５８４）により抑制されるので、適正な保護回路の保護動作が担保され、ＩＧＢＴ５１６を含むドライブ回路は、安定した動作が得られるとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３００８９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載されたドライブ回路では、ＩＧＢＴ５１６からのセンス電圧を正確にモニタするためのセンスＧＮＤ線５７６及びセンスＧＮＤ端子５５２を別途設ける必要がある。
【００１１】
また、センスＧＮＤ線５７６は、その終端部にインピーダンス（抵抗５８４）が接続されているとはいえ、パワーラインから分岐させたものであるため、パワーＧＮＤ線５６７から完全に独立したものではない。従って、ＩＧＢＴ５１６のオンオフ切り換え時である過渡状態において発生する電圧ノイズは、センスＧＮＤ線５７６の内部インダクタンス５８３によっても発生する可能性があり、上記センス電圧は、依然として電圧ノイズを含む可能性がある。
【００１２】
特に、ＧａＮ（窒化ガリウム）やＳｉＣ（炭化珪素）といったワイドバンドギャップ半導体を用いた電流駆動型のスイッチングパワーデバイスでは、寄生容量が非常に小さい為、高速・大電流動作が可能である反面、ゲートの動作閾値電圧が１Ｖ程度と非常に低い。よって、特許文献１に記載されたドライブ回路を、特に、上述した低閾値電圧を有する電流駆動型のＧａＮやＳｉＣパワーデバイスに適用した場合、上記電圧ノイズを厳しく抑制することが必要である。さもなければ、過渡状態において寄生インダクタンスの影響によりゲートあるいはゲート駆動回路に発生した電圧ノイズにより、誤点呼等、ゲートの誤動作が発生し、上記誤動作防止の効果が抑制されてしまう。
【００１３】
さらに、上記保護回路に代表されるゲート駆動回路を複数構成し、パワー素子の出力電流を高精度または複雑に制御する場合、特許文献１に記載されたドライブ回路のように、ゲート駆動回路である保護回路の基準電位がパワーラインのＧＮＤで規定されると、複数のゲート駆動回路を独立に動作させることが制限されてしまう。
【００１４】
本発明は上記の課題に鑑み、電流駆動型の半導体装置のゲートあるいはゲート駆動回路への寄生インダクタンスによる外乱ノイズを低減し、ゲート駆動を高精度化及び安定化させることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明の一態様に係る半導体装置は、電力変換を行う電流駆動型の第１半導体素子と、前記第１半導体素子の電力変換を制御する第１ゲート駆動回路と、接続端子部とを備え、前記第１半導体素子は、基板の上に積層された窒化物半導体層の積層体と、前記積層体の上に形成されたゲート電極と、前記基板上であって、前記ゲート電極の両側方に形成された第１オーミック電極及び第２オーミック電極と、前記第１半導体素子上にあって、前記ゲート電極から配線されたゲート電極パッドと、前記第１半導体素子上にあって、前記第１オーミック電極及び前記第２オーミック電極からそれぞれ配線された第１オーミック電極パッド及び第２オーミック電極パッドとを有し、前記接続端子部は、第１の接続材により前記第１オーミック電極パッドと接続された第１オーミック電極端子と、第２の接続材により前記第２オーミック電極パッドと接続された第２オーミック電極端子と、第３の接続材により前記第１オーミック電極パッドと接続されたゲート駆動用端子と、第４の接続材により前記ゲート電極パッドと接続されたゲート端子とを有し、前記第１ゲート駆動回路の入力端子は、前記ゲート駆動用端子に接続され、前記第１ゲート駆動回路の出力端子は、前記ゲート端子に接続され、前記第１ゲート駆動回路の基準電位を前記第１オーミック電極パッドの電位とすることを特徴とする。
【００１６】
上記構成をとることにより、第１半導体素子、第１オーミック電極パッド、第１の接続材、第１オーミック電極端子、外部電源及び負荷、第２オーミック電極端子、第２の接続材及び第２オーミック電極パッド、を流れるパワーラインの電流径路と、第１半導体素子、第１オーミック電極パッド、第３の接続材、ゲート駆動用端子、ゲート駆動用回路、ゲート端子、第４の接続材、ゲート電極パッド、を流れるゲート駆動ラインの電流径路とは、別個の電流径路を形成している。また、ゲート駆動回路の入力端子は、第３の接続材を介して第１オーミック電極パッドに電気接続されているので、当該第１オーミック電極パッドの電位が、電流駆動型のゲート駆動回路の基準電位となっている。
【００１７】
本態様によれば、本発明の半導体装置は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路の接地端子を設ける必要がない。よって、第１半導体素子の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００１８】
また、前記接続端子部は、さらに、前記第１半導体素子が接合された第１基板端子とを有し、前記ゲート駆動用端子は、前記第１基板端子と同一端子としてもよい。
【００１９】
本態様によれば、窒化物半導体素子の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効である。
【００２０】
また、さらに、前記第１半導体素子と同一の構造を有する第２半導体素子と、前記第１ゲート駆動回路と同一の構造を有する第２ゲート駆動回路とを備え、前記第２半導体素子と前記第２ゲート駆動回路との接続関係は、前記第１半導体素子と前記第１ゲート駆動回路との接続関係と同一であり、前記第１半導体素子の第１オーミック電極端子と、前記第２半導体素子の第２オーミック電極端子とが接続されることにより、前記第１半導体素子、前記第２半導体素子、前記第１ゲート駆動回路及び前記第２ゲート駆動回路は、第１のハーフブリッジを構成してもよい。
【００２１】
本発明の一態様に係る半導体装置は、上記半導体素子とゲート駆動回路とを１ユニットとした構成を２ユニット直列接続したハーフブリッジに適用することが可能である。この構成においても、ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００２２】
また、さらに、前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジを備え、単相モータを駆動するモータ駆動インバータを構成してもよい。
【００２３】
本発明の一態様に係る半導体装置は、２つの並列接続された上記ハーフブリッジからなる単相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した単相モータの駆動が実現される。
【００２４】
また、さらに、前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジ及び第３のハーフブリッジを備え、三相モータを駆動するモータ駆動インバータを構成してもよい。
【００２５】
本発明の一態様に係る半導体装置は、３つの並列接続された上記ハーフブリッジからなる三相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した三相モータの駆動が実現される。
【００２６】
また、上記の課題を解決するために、本発明の一態様に係る半導体装置は、電力変換を行う電流駆動型の第３半導体素子と、前記第３半導体素子の電力変換を制御する第３ゲート駆動回路及び第４ゲート駆動回路と、接続端子部とを備え、前記第３半導体素子は、基板の上に積層された窒化物半導体層の積層体と、前記積層体の上に隣接して形成された第１ゲート電極及び第２ゲート電極と、前記基板上であって、前記第１ゲート電極及び前記第２ゲート電極の両側方に形成された第３オーミック電極及び第４オーミック電極と、前記第１半導体素子上にあって、前記第１ゲート電極及び前記第２ゲート電極からそれぞれ配線された第１ゲート電極パッド及び第２ゲート電極パッドと、前記第１半導体素子上にあって、前記第３オーミック電極及び前記第４オーミック電極からそれぞれ配線された第３オーミック電極パッド及び第４オーミック電極パッドとを有し、前記接続端子部は、第１の接続材により前記第３オーミック電極パッドと接続された第３オーミック電極端子と、第２の接続材により前記第４オーミック電極パッドと接続された第４オーミック電極端子と、第３の接続材により前記第３オーミック電極パッドと接続された第１ゲート駆動用端子と、第４の接続材により前記第４オーミック電極パッドと接続された第２ゲート駆動用端子と、第５の接続材により前記第１ゲート電極パッドと接続された第１ゲート端子と、第６の接続材により前記第２ゲート電極パッドと接続された第２ゲート端子とを有し、前記第３ゲート駆動回路の入力端子は、前記第１ゲート駆動用端子に接続され、前記第３ゲート駆動回路の出力端子は、前記第１ゲート端子に接続され、前記第３ゲート駆動回路の基準電位を前記第３オーミック電極パッドの電位とし、前記第４ゲート駆動回路の入力端子は、前記第２ゲート駆動用端子に接続され、前記第４ゲート駆動回路の出力端子は、前記第２ゲート端子に接続され、前記第４ゲート駆動回路の基準電位を前記第４オーミック電極パッドの電位とすることを特徴とする。
【００２７】
上記構成をとることにより、ダブルゲート型の第３半導体素子、第３オーミック電極パッド、第１の接続材、第３オーミック電極端子、外部電源及び負荷、第４オーミック電極端子、第２の接続材及び第４オーミック電極パッド、を流れるパワーラインの電流径路と、第３半導体素子、第３オーミック電極パッド、第３の接続材、第１ゲート駆動用端子、第３ゲート駆動用回路、第１ゲート端子、第５の接続材、第１ゲート電極パッド、を流れる第１ゲート駆動ラインの電流径路とは、別個の電流径路を形成している。また、上記パワーラインの電流径路と、第３半導体素子、第４オーミック電極パッド、第４の接続材、第２ゲート駆動用端子、第４ゲート駆動用回路、第２ゲート端子、第６の接続材、第２ゲート電極パッド、を流れる第２ゲート駆動ラインの電流径路とは、別個の電流径路を形成している。また、第３ゲート駆動回路の入力端子は、第３の接続材を介して第３オーミック電極パッドに電気接続されているので、当該第３オーミック電極パッドの電位が、電流駆動型の第３ゲート駆動回路の基準電位となっている。また、第４ゲート駆動回路の入力端子は、第４の接続材を介して第４オーミック電極パッドに電気接続されているので、当該第４オーミック電極パッドの電位が、電流駆動型の第４ゲート駆動回路の基準電位となっている。
【００２８】
本態様によれば、本発明の半導体装置は、上記パワーライン及び上記第１及び第２ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、第３半導体素子の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、第３及び第４ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００２９】
また、さらに、前記第３半導体素子と同一の構造を有する第４半導体素子と、前記第３ゲート駆動回路と同一の構造を有する第５ゲート駆動回路と、前記第４ゲート駆動回路と同一の構造を有する第６ゲート駆動回路とを備え、前記第４半導体素子と前記第５ゲート駆動回路との接続関係は、前記第３半導体素子と前記第３ゲート駆動回路との接続関係と同一であり、前記第４半導体素子と前記第６ゲート駆動回路との接続関係は、前記第３半導体素子と前記第４ゲート駆動回路との接続関係と同一であり、前記第３半導体素子の第３オーミック電極端子と、前記第４半導体素子の第４オーミック電極端子とが接続されることにより、前記第３半導体素子、前記第４半導体素子、前記第３ゲート駆動回路、前記第４ゲート駆動回路、前記第５ゲート駆動回路及び前記第６ゲート駆動回路は、第４のハーフブリッジを構成してもよい。
【００３０】
本発明の一態様に係る半導体装置は、上記ダブルゲート型の半導体素子と２つのゲート駆動回路とを１ユニットとした構成を２ユニット直列接続したハーフブリッジに適用することが可能である。この構成においても、第３及び第４ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００３１】
また、さらに、前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジを備え、単相モータを駆動するモータ駆動インバータを構成してもよい。
【００３２】
本発明の一態様に係る半導体装置は、２つの並列接続された上記ハーフブリッジからなる単相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した単相モータの駆動が実現される。
【００３３】
また、さらに、前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジ及び第６のハーフブリッジを備え、三相モータを駆動するモータ駆動インバータを構成してもよい。
【００３４】
本発明の一態様に係る半導体装置は、３つの並列接続された上記ハーフブリッジからなる三相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した三相モータの駆動が実現される。
【００３５】
また、さらに、前記第３半導体素子と同一の構造を有する第４半導体素子〜第１１半導体素子を備え、前記第４半導体素子〜第１１半導体素子のそれぞれは、前記第３ゲート駆動回路と同一の構造を有するゲート駆動回路と接続され、かつ、前記第４ゲート駆動回路と同一の構造を有するゲート駆動回路と接続されており、前記第３半導体素子、前記第６半導体素子及び前記第９半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第１出力端子に接続され、前記第４半導体素子、前記第７半導体素子及び前記第１０半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第２出力端子に接続され、前記第５半導体素子、前記第８半導体素子及び前記第１１半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第３出力端子に接続され、前記第３半導体素子、前記第４半導体素子及び前記第５半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第１入力端子に接続され、前記第６半導体素子、前記第７半導体素子及び前記第８半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第２入力端子に接続され、前記第９半導体素子、前記第１０半導体素子及び前記第１１半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第３入力端子に接続されており、三相モータを駆動するモータ駆動マトリクスコンバータを構成してもよい。
【００３６】
本発明の一態様に係る半導体装置は、上記ダブルゲート型の半導体素子と２つのゲート駆動回路とを１ユニットとした構成をマトリクス状に配置した三相駆動のマトリクスコンバータ回路に適用することが可能である。入力電源が交流の場合、駆動システムの基準電位が変動するので、各ユニットの基準電位は、駆動システムの基準電位とせずに、任意の基準電位とすることが好ましい。本構成によれば、各ユニットの基準電位は、電流駆動型のソースパッドである第３オーミック電極パッドまたは第４オーミック電極パッドとしているので、半導体装置の基準電位と合わせる必要がなく、複数のゲート駆動回路を独立に動作させることが可能となる。
【発明の効果】
【００３７】
本発明の半導体装置によれば、パワーラインの電流径路とゲート駆動ラインの電流径路とを別個の電流径路とし、ゲート駆動回路の基準電位を電流駆動型の半導体素子のソースパッド電位とし、且つゲート駆動用端子電位とすることにより、寄生インダクタンスにより発生する外乱ノイズを低減することができる。
【図面の簡単な説明】
【００３８】
【図１】（ａ）は、本発明の実施の形態１に係る半導体装置の結線を説明する上面図である。（ｂ）は、本発明の実施の形態１に係る半導体装置の要部における等価回路図である。
【図２】（ａ）は、本発明の実施の形態１に係る半導体素子の上面図である。（ｂ）は、図２（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。（ｃ）は、図２（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。
【図３】本発明の実施の形態２に係る半導体装置を含む回路構成図である。
【図４】本発明の実施の形態２に係るハーフブリッジの要部における等価回路図である。
【図５】本発明の実施の形態２に係る変形例を示す半導体装置を含む回路構成図である。
【図６】（ａ）は、本発明の実施の形態３に係る半導体装置の結線を説明する上面図である。（ｂ）は、本発明の実施の形態３に係る半導体装置の要部における等価回路図である。
【図７】（ａ）は、本発明の実施の形態３に係る半導体素子の上面図である。（ｂ）は、図７（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。（ｃ）は、図７（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。
【図８】本発明の実施の形態４に係る半導体装置を含む回路構成図である。
【図９】本発明の実施の形態４に係るハーフブリッジの要部における等価回路図である。
【図１０】本発明の実施の形態４に係る第１の変形例を示す半導体装置を含む回路構成図である。
【図１１】本発明の実施の形態４に係る第２の変形例を示す半導体装置を含む回路構成図である。
【図１２】特許文献１に記載された、従来のＩＧＢＴのドライブ回路を説明する回路構成図である。
【発明を実施するための形態】
【００３９】
以下、本発明の半導体装置の実施の形態について、図面を参照しながら説明する。
【００４０】
（実施の形態１）
図１（ａ）は、本発明の実施の形態１に係る半導体装置の結線を説明する上面図である。同図に記載された半導体装置１００は、第１半導体素子である半導体素子３と、接続材である複数のボンディングワイヤ９Ａ〜９Ｄと、ゲート駆動回路１１とを備える。また、半導体装置１００上には、第１基板端子である基板端子４と、第１オーミック電極端子であるオーミック電極端子６及び第２オーミック電極端子であるオーミック電極端子１０と、ゲート駆動用端子７と、ゲート端子８とが、互いに分離されて配置されており、これらは接続端子部を構成している。また、半導体素子３は、基板端子４上に接合され、半導体素子３上には、ゲート電極パッド１と、第１オーミック電極パッドであるオーミック電極パッド２及び第２オーミック電極パッドであるオーミック電極パッド５とが、互いに分離されて配置されている。
【００４１】
オーミック電極パッド５は、ボンディングワイヤ９Ａを介して、オーミック電極端子１０に電気接続されている。また、オーミック電極パッド２は、ボンディングワイヤ９Ｄを介して、オーミック電極端子６に電気接続されており、別途、ボンディングワイヤ９Ｃを介して、ゲート駆動用端子７にも電気接続されている。また、ゲート電極パッド１は、ボンディングワイヤ９Ｂを介して、ゲート端子８に電気接続されている。ボンディングワイヤ９Ａ〜９Ｄは、例えば、Ａｌからなる。
【００４２】
オーミック電極端子１０は、負荷１２の一方の端子に電気接続され、オーミック電極端子６は直流電源１３の負極に電気接続されている。また、負荷１２の他方の端子は、直流電源１３の正極に電気接続されている。上記接続により、半導体素子３、半導体素子３上に配置されたオーミック電極パッド２、ボンディングワイヤ９Ｄ、オーミック電極端子６、直流電源１３、負荷１２、オーミック電極端子１０、ボンディングワイヤ９Ａ、及びオーミック電極パッド５は、半導体素子３のドレイン電流が流れるパワーラインを構成している。
【００４３】
ゲート駆動回路１１は、出力端子１５、入力端子である基準電位端子１４、及びゲート駆動回路駆動用の直流電源（図示せず）を有する。出力端子１５はゲート端子８へ電気接続され、基準電位端子１４はゲート駆動用端子７へ電気接続されている。上記接続により、半導体素子３、オーミック電極パッド２、ボンディングワイヤ９Ｃ、ゲート駆動用端子７、ゲート駆動回路１１、ゲート端子８、ボンディングワイヤ９Ｂ、及びゲート電極パッド１は、ゲート駆動ラインを構成している。つまり、ゲート駆動回路１１は、半導体素子３のゲート−ソース間抵抗により決定されるゲート−ソース間電流をオーミック電極パッド２、ボンディングワイヤ９Ｃ及びゲート駆動用端子７を介して入力し、この入力電流により、半導体素子３の電力変換を制御するための、ゲートに供給する電気信号を決定する第１ゲート駆動回路である。
【００４４】
図１（ｂ）は、本発明の実施の形態１に係る半導体装置の要部における等価回路図である。ゲート駆動回路１１は、直流電源１１１とゲート回路１１２とを備えた電流駆動型の回路である。ゲート回路１１２の電源端子Ｖｄｄには直流電源１１１の正極が電気接続され、ゲート回路１１２の基準電位端子ＧＮＤには直流電源１１１の負極が電気接続されている。この場合、図１（ａ）により説明した上記パワーラインと、上記ゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路１１の基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路１１の基準電位となっている。
【００４５】
これにより、半導体装置１００は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子３の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路１１は、高精度及び安定なゲート駆動を実行することが可能となる。
【００４６】
なお、上記構成では、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位としており、オーミック電極パッド２の電位を半導体装置１００のＧＮＤ電位とは独立に設定することが可能であるが、ゲート駆動回路１１の用途及び構成により、オーミック電極パッド２の電位を半導体装置１００のＧＮＤ電位としてもよい。この場合においても、上記構成により得られた効果と同様の効果を奏することが可能となる。また、半導体装置１００の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効である。
【００４７】
図２（ａ）は、本発明の実施の形態１に係る半導体素子の上面図である。また、図２（ｂ）は、図２（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。また、図２（ｃ）は、図２（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。図２（ａ）に記載された、半導体素子３は、例えば、ＡｌＧａＮ／ＧａＮのヘテロ接合からなる二次元電子ガス（２ＤＥＧ）をチャネルとして用いた窒化物半導体素子である。
【００４８】
図２（ａ）、図２（ｂ）及び図２（ｃ）に記載されたように、半導体素子３には、基板２３上にバッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２６が順次積層され、ゲート電極１Ａ、オーミック電極２Ａ及び５Ａが形成され、保護膜１９が形成されている。バッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２６は、窒化物半導体層の積層体を形成している。オーミック電極パッド５は、第２オーミック電極であるオーミック電極５Ａに接続され、オーミック電極パッド２は第１オーミック電極であるオーミック電極２Ａに接続され、ゲート電極パッド１は、ゲート配線１Ｂを介してゲート電極１Ａに接続され、それぞれ、保護膜１９の開口部に形成されている。また、オーミック電極５Ａ、オーミック電極２Ａ及びゲート電極１Ａは、活性領域３０にて、図２（ａ）に示されたようなフィンガー形状を構成している。つまり、オーミック電極５Ａと２Ａとの間に、ゲート電極１Ａが配置されている。上記構成の半導体素子３は、例えば、図１（ａ）に記載された直流電源１３の電圧値が３００Ｖであって、１０Ａ程度のパワーラインを流れる電流をオンオフさせるスイッチング素子である。
【００４９】
図２（ａ）、図２（ｂ）及び図２（ｃ）に記載されたような窒化物半導体素子は、各端子間の寄生容量が数十ｐＦ〜数百ｐＦと非常に小さいため、ＭＯＳＦＥＴやＩＧＢＴに比べて、数十ｎｓ〜数百ｎｓレベルの高速スイッチングが可能である。しかし、上記スイッチングが高速であればある程、ワイヤやリード、配線パターン等の寄生インダクタンスＬとｄｉ／ｄｔとの積である電圧ノイズが発生する。前述したように、この電圧ノイズは、ゲート駆動において誤点呼といった誤動作を引き起こすため、低減する必要がある。
【００５０】
上記電圧ノイズを低減するために、図１（ａ）に記載したように、具体的には、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位としている。そして、オーミック電極パッド２からボンディングワイヤ９Ｄを介したオーミック電極端子６への電流経路と、オーミック電極パッド２からボンディングワイヤ９Ｄを介したゲート駆動用端子７への電流径路とを分離することで、大電流用のパワーループとゲート駆動回路１１用のゲート駆動ループとを分離することを可能としている。この構成により、ゲート駆動回路１１への外乱ノイズとなる上記電圧ノイズを低減することが可能となる。
【００５１】
なお、図２（ａ）、図２（ｂ）及び図２（ｃ）に記載された窒化物半導体素子は、ショットキーゲート電極を用いたＭＥＳＦＥＴでもよい。
【００５２】
また、各電極パッドと電極とを接続する接続材としては、ボンディングワイヤ以外にもＡｌリボンやＣｕ製のクリップ材料であってもよい。
【００５３】
また、半導体装置１００の回路構成によっては、オーミック電極パッド２を基板２３へ接続することで、基板端子４をゲート駆動用端子７としてもよい。こうすることで窒化物半導体素子の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効な手段となる。
【００５４】
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体装置を含む回路構成図である。同図に記載された駆動システムは、単相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置１１０とモータ２９とを備える。
【００５５】
半導体装置１１０は、第１のハーフブリッジであるハーフブリッジ１０１及び第２のハーフブリッジであるハーフブリッジ１０２を備える。ハーフブリッジ１０１とハーフブリッジ１０２とは同一構成であり、それぞれ、実施の形態１に記載された半導体装置１００の構成を有している。つまり、図３に記載された半導体素子３Ａ、３Ｂ、３Ｃ及び３Ｄは、それぞれ、図１に記載された半導体素子３と同じ構成である。また、図３に記載されたゲート駆動回路１１Ａ、１１Ｂ、１１Ｃ及び１１Ｄは、それぞれ、図１に記載されたゲート駆動回路１１と同じ構成である。また、ハーフブリッジ１０１とハーフブリッジ１０２とは、並列接続されている。ハーフブリッジ１０１の有する第１半導体素子である半導体素子３Ａ及び第２半導体素子である３Ｂの中点とモータ２９の一方の端子とが電気接続され、ハーフブリッジ１０２の有する半導体素子３Ｃ及び３Ｄの中点とモータ２９の他方の端子とが電気接続されている。ここで、第１ゲート駆動回路であるゲート駆動回路１１Ａ及び１１Ｃ、つまり、ハイサイドの基準電位端子１４を、例えば、上述した各々の中点に接続し、第２ゲート駆動回路であるゲート駆動回路１１Ｂ及び１１Ｄ、つまり、ローサイドの基準電位端子１４を、例えば、半導体装置１１０のＧＮＤに接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００５６】
図４は、本発明の実施の形態２に係るハーフブリッジの要部における等価回路図である。ゲート駆動回路１１Ａは、直流電源１１１Ａとゲート回路１１２Ａとを備えた電流駆動型の第１ゲート駆動回路である。ゲート回路１１２Ａの電源端子Ｖｄｄには直流電源１１１Ａの正極が電気接続され、ゲート回路１１２Ａの基準電位端子ＧＮＤには直流電源１１１Ａの負極が電気接続されている。この場合、図３に記載された、直流電源２８、オーミック電極端子１０、半導体素子３Ａ、オーミック電極端子６、及びモータ２９とで構成されるパワーラインと、直流電源１１１Ａ、ゲート回路１１２Ａ、ゲート端子８、半導体素子３Ａ、ゲート駆動用端子７とで構成されるゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路１１Ａの基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路１１の基準電位となっている。
【００５７】
また、ゲート駆動回路１１Ｂ、１１Ｃ及び１１Ｄにおいても、上述したゲート駆動回路１１Ａと同様の構成となっている。
【００５８】
これにより、半導体装置１１０は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子３Ａ〜３Ｄの過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路１１Ａ〜１１Ｄは、高精度及び安定なゲート駆動を実行することが可能となる。
【００５９】
図５は、本発明の実施の形態２に係る変形例を示す半導体装置を含む回路構成図である。同図に記載された駆動システムは、三相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置１２０とモータ３１とを備える。
【００６０】
半導体装置１２０は、ハーフブリッジ１０１、１０２及び第３のハーフブリッジであるハーフブリッジ１０３を備える。ハーフブリッジ１０１、１０２及び１０３は同一構成であり、それぞれ、実施の形態１に記載された半導体装置１００の構成を有している。つまり、図５に記載された半導体素子３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ及び３Ｆは、それぞれ、図１に記載された半導体素子３と同じ構成である。また、図５に記載されたゲート駆動回路１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ及び１１Ｆは、それぞれ、図１に記載されたゲート駆動回路１１と同じ構成である。また、ハーフブリッジ１０１、１０２及び１０３は、互いに並列接続されている。ハーフブリッジ１０１の有する半導体素子３Ａ及び３Ｂの中点とモータ３１の第１の端子とが電気接続され、ハーフブリッジ１０２の有する半導体素子３Ｃ及び３Ｄの中点とモータ３１の第２の端子とが電気接続され、ハーフブリッジ１０３の有する半導体素子３Ｅ及び３Ｆの中点とモータ３１の第３の端子とが電気接続されている。ここで、ゲート駆動回路１１Ａ、１１Ｃ、及び１１Ｅ、つまり、ハイサイドの基準電位端子１４を、例えば、上述した各々の中点に接続し、ゲート駆動回路１１Ｂ、１１Ｄ及び１１Ｆ、つまり、ローサイドの基準電位端子１４を、例えば、半導体装置１１０のＧＮＤに接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００６１】
（実施の形態３）
本実施の形態では、ダブルゲート型の半導体素子を有する半導体装置について、本発明を適用した場合の構成及び効果を、図面を用いて説明する。つまり、半導体素子のドレイン電流を、当該ドレイン−ソース間に配置された２つのゲート電極を独立に制御することにより、高精度または複雑に制御することが可能となる。
【００６２】
図６（ａ）は本発明の実施の形態３に係る半導体装置の結線を説明する上面図である。同図に記載された半導体装置２００は、第３半導体素子である半導体素子４０と、接続材である複数のボンディングワイヤ９Ａ〜９Ｆと、第４ゲート駆動回路であるゲート駆動回路４７及び第３ゲート駆動回路であるゲート駆動回路４８とを備える。また、半導体装置２００上には、基板端子４と、第３オーミック電極端子であるオーミック電極端子６及び第４オーミック電極端子であるオーミック電極端子４６と、第１ゲート駆動用端子であるゲート駆動用端子７及び第２ゲート駆動用端子であるゲート駆動用端子４５と、第１ゲート端子であるゲート端子４２及び第２ゲート端子であるゲート端子４４とが、互いに分離されて配置されている。また、半導体素子４０は、基板端子４上に接合され、半導体素子４０上には、第１ゲート電極パッドであるゲート電極パッド４１及び第２ゲート電極パッドであるゲート電極パッド４３と、第３オーミック電極パッドであるオーミック電極パッド２及び第４オーミック電極パッドであるオーミック電極パッド５とが、互いに分離されて配置されている。
【００６３】
オーミック電極パッド５は、ボンディングワイヤ９Ａを介して、オーミック電極端子４６に電気接続されており、別途、ボンディングワイヤ９Ｅを介して、ゲート駆動用端子４５にも電気接続されている。また、オーミック電極パッド２は、ボンディングワイヤ９Ｄを介して、オーミック電極端子６に電気接続されており、別途、ボンディングワイヤ９Ｃを介して、ゲート駆動用端子７にも電気接続されている。また、ゲート電極パッド４１は、ボンディングワイヤ９Ｂを介して、ゲート端子４２に電気接続され、ゲート電極パッド４３は、ボンディングワイヤ９Ｆを介して、ゲート端子４４に電気接続されている。ボンディングワイヤ９Ａ〜９Ｆは、例えば、Ａｌからなる。
【００６４】
オーミック電極端子４６は、負荷１２の一方の端子に電気接続され、オーミック電極端子６は直流電源１３の負極に電気接続されている。また、負荷１２の他方の端子は、直流電源１３の正極に電気接続されている。上記接続により、半導体素子４０、半導体素子４０上に配置されたオーミック電極パッド２、ボンディングワイヤ９Ｄ、オーミック電極端子６、直流電源１３、負荷１２、オーミック電極端子４６、ボンディングワイヤ９Ａ、及びオーミック電極パッド５は、パワーラインを構成している。
【００６５】
ゲート駆動回路４８は、出力端子１５、入力端子である基準電位端子１４、及びゲート駆動回路駆動用の直流電源（図示せず）を有する。出力端子１５はゲート端子４２へ電気接続され、基準電位端子１４はゲート駆動用端子７へ電気接続されている。上記接続により、半導体素子４０、オーミック電極パッド２、ボンディングワイヤ９Ｃ、ゲート駆動用端子７、ゲート駆動回路４８、ゲート端子４２、ボンディングワイヤ９Ｂ、及びゲート電極パッド４１は、ゲート駆動ラインを構成している。つまり、ゲート駆動回路４８は、半導体素子４０のゲート−ソース間抵抗により決定されるゲート−ソース間電流をオーミック電極パッド２、ボンディングワイヤ９Ｃ及びゲート駆動用端子７を介して入力し、この入力電流により、半導体素子４０の電力変換を制御するための、ゲートに供給する電気信号を決定する。
【００６６】
ゲート駆動回路４７は、ゲート駆動回路４８と同様の構成を有する。ゲート駆動回路４７の接続により、半導体素子４０、オーミック電極パッド５、ボンディングワイヤ９Ｅ、ゲート駆動用端子４５、ゲート駆動回路４７、ゲート端子４４、ボンディングワイヤ９Ｆ、及びゲート電極パッド４３は、ゲート駆動ラインを構成している。つまり、ゲート駆動回路４７は、半導体素子４０のゲート−ドレイン間抵抗により決定されるゲート−ドレイン間電流をオーミック電極パッド５、ボンディングワイヤ９Ｅ及びゲート駆動用端子４５を介して入力し、この入力電流により、半導体素子４０の電力変換を制御するための、ゲートに供給する電気信号を決定する。
【００６７】
図６（ｂ）は、本発明の実施の形態３に係る半導体装置の要部における等価回路図である。ゲート駆動回路４７は、直流電源４７１とゲート回路４７２とを備えた電流駆動型の回路である。ゲート回路４７２の電源端子Ｖｄｄには直流電源４７１の正極が電気接続され、ゲート回路４７２の基準電位端子ＧＮＤには直流電源４７１の負極が電気接続されている。この場合、図６（ａ）により説明したパワーラインと、ゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路４７の基準電位端子１４は、ボンディングワイヤ９Ｅを介してオーミック電極パッド５に電気接続されているので、このオーミック電極パッド５の電位が、電流駆動型のゲート駆動回路４７の基準電位となっている。
【００６８】
また、ゲート駆動回路４８は、直流電源４８１とゲート回路４８２とを備えた電流駆動型の回路である。ゲート回路４８２の電源端子Ｖｄｄには直流電源４８１の正極が電気接続され、ゲート回路４８２の基準電位端子ＧＮＤには直流電源４８１の負極が電気接続されている。この場合、図６（ａ）により説明したパワーラインと、ゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路４８の基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路４８の基準電位となっている。
【００６９】
これにより、半導体装置２００は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子４０の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路４７及び４８は、それぞれ独立に、高精度及び安定なゲート駆動を実行することが可能となる。
【００７０】
なお、上記構成では、ゲート駆動回路４７の基準電位とゲート駆動回路４８の基準電位とを、それぞれ、オーミック電極パッド５及び２の電位としており、オーミック電極パッド５及び２の電位を半導体装置２００のＧＮＤ電位とは独立に設定することが可能であるが、ゲート駆動回路４７及び４８の用途及び構成により、オーミック電極パッド２の電位を半導体装置２００のＧＮＤ電位としてもよい。この場合においても、上記構成により得られた効果と同様の効果を奏することが可能となる。また、半導体装置２００の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効である。
【００７１】
図７（ａ）は、本発明の実施の形態３に係る半導体素子の上面図である。また、図７（ｂ）は、図７（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。また、図７（ｃ）は、図７（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。図７（ａ）に記載された、半導体素子４０は、例えば、ＡｌＧａＮ／ＧａＮのヘテロ接合からなる二次元電子ガス（２ＤＥＧ）をチャネルとして用いた窒化物半導体素子である。
【００７２】
図７（ａ）、図７（ｂ）及び図７（ｃ）に記載されたように、半導体素子４０には、基板２３上にバッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２７及び３２が順次積層され、ゲート電極４１Ａ及び４３Ａ、オーミック電極２Ａ及び５Ａが形成され、保護膜１９が形成されている。バッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２７及び３２は、窒化物半導体層の積層体を形成している。オーミック電極パッド２及び５は、それぞれ、第３オーミック電極であるオーミック電極２Ａ及び第４オーミック電極であるオーミック電極５Ａに接続されている。また、ゲート電極パッド４１及び４３は、それぞれ、ゲート配線４１Ｂ及び４３Ｂを介して第１ゲート電極であるゲート電極４１Ａ及び第２ゲート電極であるゲート電極４３Ａに接続され、それぞれ、保護膜１９の開口部に形成されている。また、オーミック電極２Ａ、５Ａ、ゲート電極４１Ａ及び４３Ａは、活性領域３０にて、図７（ａ）に示されたようなフィンガー形状を構成している。つまり、オーミック電極５Ａと２Ａとの間に、ゲート電極４１Ａ及び４３Ａが、この順で配置されている。上記構成の半導体素子４０は、例えば、図６（ａ）に記載された直流電源１３の電圧値が３００Ｖであって、１０Ａ程度のパワーラインを流れる電流をオンオフさせるスイッチング素子である。
【００７３】
図７（ａ）、図７（ｂ）及び図７（ｃ）に記載されたような窒化物半導体素子は、各端子間の寄生容量が数十ｐＦ〜数百ｐＦと非常に小さいため、ＭＯＳＦＥＴやＩＧＢＴに比べて数十ｎｓ〜数百ｎｓと高速でスイッチングすることが可能である。しかし、上記スイッチングが、高速であればある程、ワイヤやリード、配線パターン等の寄生インダクタンスＬとｄｉ／ｄｔとの積である電圧ノイズが発生する。前述したように、この電圧ノイズは、ゲート駆動において誤点呼といった誤動作を引き起こすため、低減する必要がある。
【００７４】
上記電圧ノイズを低減するために、図６（ａ）に記載したように、具体的には、ゲート駆動回路４７及び４８の基準電位を、それぞれ、オーミック電極パッド５及び２の電位としている。そして、オーミック電極パッド５からボンディングワイヤ９Ａを介したオーミック電極端子４６への電流経路と、オーミック電極パッド５からボンディングワイヤ９Ａを介したゲート駆動用端子４５への電流径路とを分離することで、大電流用のパワーループとゲート駆動回路４７用のゲート駆動ループとを分離することを可能としている。オーミック電極パッド２における同様の接続により、大電流用のパワーループとゲート駆動回路４８用のゲート駆動ループとを分離することを可能としている。この構成により、ゲート駆動回路４７及び４８への外乱ノイズとなる上記電圧ノイズを低減することが可能となる。
【００７５】
なお、図７（ａ）、図７（ｂ）及び図７（ｃ）に記載された窒化物半導体素子は、ショットキーゲート電極を用いたＭＥＳＦＥＴでもよい。
【００７６】
また、各電極パッドと電極とを接続する接続材としては、ボンディングワイヤ以外にもＡｌリボンやＣｕ製のクリップ材料であってもよい。
【００７７】
また、半導体装置２００の回路構成によっては、オーミック電極パッド２を基板２３へ接続することで、基板端子４をゲート駆動用端子７としてもよい。こうすることで窒化物半導体素子の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効な手段となる。
【００７８】
（実施の形態４）
図８は、本発明の実施の形態４に係る半導体装置を含む回路構成図である。同図に記載された駆動システムは、単相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置２１０とモータ２９とを備える。
【００７９】
半導体装置２１０は、第４のハーフブリッジであるハーフブリッジ２０１及び第５のハーフブリッジであるハーフブリッジ２０２を備える。ハーフブリッジ２０１とハーフブリッジ２０２とは同一構成であり、それぞれ、実施の形態３に記載されたダブルゲート型の半導体装置２００の構成を有している。つまり、図８に記載された半導体素子４０Ａ、４０Ｂ、４０Ｃ及び４０Ｄは、それぞれ、図６に記載された半導体素子４０と同じ構成である。また、図８に記載された、第４ゲート駆動回路であるゲート駆動回路４７Ａ、第６ゲート駆動回路である４７Ｂ、第４ゲート駆動回路である４７Ｃ及び第６ゲート駆動回路である４７Ｄは、それぞれ、図６に記載されたゲート駆動回路４７と同じ構成である。また、図８に記載された、第３ゲート駆動回路であるゲート駆動回路４８Ａ、第５ゲート駆動回路である４８Ｂ、第３ゲート駆動回路である４８Ｃ及び第５ゲート駆動回路である４８Ｄは、それぞれ、図６に記載されたゲート駆動回路４８と同じ構成である。また、ハーフブリッジ２０１とハーフブリッジ２０２とは、並列接続されている。ハーフブリッジ２０１の有する第３半導体素子である半導体素子４０Ａ及び第４半導体素子である４０Ｂの中点とモータ２９の一方の端子とが電気接続され、ハーフブリッジ２０２の有する第３半導体素子である半導体素子４０Ｃ及び第４半導体素子である４０Ｄの中点とモータ２９の他方の端子とが電気接続されている。
【００８０】
ここで、ゲート駆動回路４８Ａ及び４８Ｃの基準電位端子１４を、例えば、上述した各々の中点に接続し、ゲート駆動回路４７Ａ及び４７Ｃの基準電位端子１４を、例えば、直流電源２８の正極に電気接続し、ゲート駆動回路４８Ｂ及び４８Ｄの基準電位端子１４を、例えば、半導体装置２１０の接地端子に電気接続し、ゲート駆動回路４７Ｂ及び４７Ｄの基準電位端子１４を例えば、上述した各々の中点に接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００８１】
図９は、本発明の実施の形態４に係るハーフブリッジの要部における等価回路図である。ゲート駆動回路４７Ａは、直流電源４７１Ａとゲート回路４７２Ａとを備えた電流駆動型の回路である。ゲート回路４７２Ａの電源端子Ｖｄｄには直流電源４７１Ａの正極が電気接続され、ゲート回路４７２Ａの基準電位端子ＧＮＤには直流電源４７１Ａの負極が電気接続されている。また、ゲート駆動回路４８Ａは、直流電源４８１Ａとゲート回路４８２Ａとを備えた電流駆動型の回路である。ゲート回路４８２Ａの電源端子Ｖｄｄには直流電源４８１Ａの正極が電気接続され、ゲート回路４８２Ａの基準電位端子ＧＮＤには直流電源４８１Ａの負極が電気接続されている。
【００８２】
この場合、図８に記載された、直流電源２８、オーミック電極端子４６、半導体素子４０Ａ、オーミック電極端子６、及びモータ２９とで構成されるパワーラインと、直流電源４７１Ａ、ゲート回路４７２Ａ、ゲート端子４４、半導体素子４０Ａ、ゲート駆動用端子４５とで構成されるゲート駆動ラインとは、別個の電流ラインを形成している。同様に、上記パワーラインと、直流電源４８１Ａ、ゲート回路４８２Ａ、ゲート端子４２、半導体素子４０Ａ、ゲート駆動用端子７とで構成されるゲート駆動ラインとは、別個の電流ラインを形成している。
【００８３】
また、ゲート駆動回路４７Ａの基準電位端子１４は、ボンディングワイヤ９Ｅを介してオーミック電極パッド５に電気接続されているので、このオーミック電極パッド５の電位が、電流駆動型のゲート駆動回路４７Ａの基準電位となっている。
【００８４】
また、ゲート駆動回路４８Ａの基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路４８Ａの基準電位となっている。
【００８５】
また、ゲート駆動回路４７Ｂ、４７Ｃ及び４７Ｄにおいても、上述したゲート駆動回路４７Ａと同様の構成となっている。
【００８６】
また、ゲート駆動回路４８Ｂ、４８Ｃ及び４８Ｄにおいても、上述したゲート駆動回路４８Ａと同様の構成となっている。
【００８７】
これにより、半導体装置２１０は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子４０Ａ〜４０Ｄの過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路４７Ａ〜４７Ｄ及びゲート駆動回路４８Ａ〜４８Ｄは、高精度及び安定なゲート駆動を実行することが可能となる。
【００８８】
図１０は、本発明の実施の形態４に係る第１の変形例を示す半導体装置を含む回路構成図である。同図に記載された駆動システムは、三相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置２２０とモータ３１とを備える。
【００８９】
半導体装置２２０は、ハーフブリッジ２０１、２０２及び第６のハーフブリッジであるハーフブリッジ２０３を備える。ハーフブリッジ２０１、２０２及び２０３は同一構成であり、それぞれ、実施の形態３に記載されたダブルゲート型の半導体装置２００の構成を有している。つまり、図１０に記載された半導体素子４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ及び４０Ｆは、それぞれ、図６に記載された半導体素子４０と同じ構成である。また、図１０に記載されたゲート駆動回路４７Ａ、４７Ｂ、４７Ｃ、４７Ｄ、４７Ｅ及び４７Ｆは、それぞれ、図６に記載されたゲート駆動回路４７と同じ構成である。また、ハーフブリッジ２０１、２０２及び２０３は、互いに並列接続されている。ハーフブリッジ２０１の有する半導体素子４０Ａ及び４０Ｂの中点とモータ３１の第１の端子とが電気接続され、ハーフブリッジ２０２の有する半導体素子４０Ｃ及び４０Ｄの中点とモータ３１の第２の端子とが電気接続され、ハーフブリッジ２０３の有する半導体素子４０Ｅ及び４０Ｆの中点とモータ３１の第３の端子とが電気接続されている。
【００９０】
ここで、ゲート駆動回路４８Ａ、４８Ｃ及び４８Ｅの基準電位端子１４を、例えば、それぞれのハーフブリッジにおける上記中点に接続し、ゲート駆動回路４７Ａ、４７Ｃ及び４７Ｅの基準電位端子１４を、例えば、直流電源２８の正極に電気接続し、ゲート駆動回路４８Ｂ、４８Ｄ及び４８Ｆの基準電位端子１４を、例えば、半導体装置２２０の接地端子に接続し、ゲート駆動回路４７Ｂ、４７Ｄ及び４７Ｆの基準電位端子１４を、例えば、それぞれのハーフブリッジにおける上記中点に接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００９１】
図１１は、本発明の実施の形態４に係る第２の変形例を示す半導体装置を含む回路構成図である。同図に記載された駆動システムは、三相インバータ回路によりモータを駆動するシステムであり、交流電源６０と、入力フィルタ６１と、半導体装置２３０とモータ３１とを備える。
【００９２】
図１１に記載された半導体素子５０Ａ〜５０Ｉは、それぞれ、図６に記載されたダブルゲート型の半導体素子４０と同じ構成である。また、図１１に記載されたゲート駆動回路５７Ａ〜５７Ｉは、それぞれ、図６に記載されたゲート駆動回路４７と同じ構成である。また、図１１に記載されたゲート駆動回路５８Ａ〜５８Ｉは、それぞれ、図６に記載されたゲート駆動回路４８と同じ構成である。
【００９３】
交流電源６０から三相の交流電力が入力され、三相入力の各相間に入力フィルタ６１が接続されている。ゲート駆動回路５８Ａ、５７Ａ及びダブルゲート型の半導体素子５０Ａを１つの構成ユニットとし、同様の構成ユニットが９つ配置されている。つまり、１構成ユニットは、１つのダブルゲート型の半導体素子を、２つのゲート駆動回路で駆動している。上記９つの構成ユニットは、三相マトリクスコンバータ回路を形成することにより、モータ３１へ三相の出力電流を供給している。
【００９４】
具体的には、半導体装置２３０は、以下の構成を有する。
【００９５】
第３半導体素子である半導体素子５０Ａ、第６半導体素子である半導体素子５０Ｄ及び第９半導体素子である半導体素子５０Ｇのオーミック電極端子４６は、それぞれ、三相交流電源の第１出力端子に接続されている。
【００９６】
第４半導体素子である半導体素子５０Ｂ、第７半導体素子である半導体素子５０Ｅ及び第１０半導体素子である半導体素子５０Ｈのオーミック電極端子４６は、それぞれ、三相交流電源の第２出力端子に接続されている。
【００９７】
第５半導体素子である半導体素子５０Ｃ、第８半導体素子である半導体素子５０Ｆ及び第１１半導体素子である半導体素子５０Ｉのオーミック電極端子４６は、それぞれ、三相交流電源の第３出力端子に接続されている。
【００９８】
半導体素子５０Ａ、半導体素子５０Ｂ及び半導体素子５０Ｃのオーミック電極端子６は、それぞれ、三相モータの第１入力端子に接続されている。
【００９９】
半導体素子５０Ｄ、半導体素子５０Ｅ及び半導体素子５０Ｆのオーミック電極端子６は、それぞれ、三相モータの第２入力端子に接続されている。
【０１００】
半導体素子５０Ｇ、半導体素子５０Ｈ及び半導体素子５０Ｉのオーミック電極端子６は、それぞれ、三相モータの第３入力端子に接続されている。
【０１０１】
ここで、ゲート駆動回路５７Ａ〜５７Ｉの有する基準電位端子１４を、例えば、入力側の端子へ接続し、ゲート駆動回路５８Ａ〜５８Ｉの有する基準電位端子１４を、例えば、出力側の端子へ接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【０１０２】
また入力電源が交流の場合、駆動システムの基準電位が変動するので、各ユニットの基準電位は、駆動システムの基準電位とせずに、任意の基準電位とすることが好ましい。本構成によれば、各ユニットの基準電位は、電流駆動型のソースパッドであるオーミック電極パッド２またはオーミック電極パッド５としているので、半導体装置の基準電位と合わせる必要がなく、複数のゲート駆動回路を独立に動作させることが可能となる。
【０１０３】
以上、本発明の半導体装置について、実施の形態に基づいて説明してきたが、本発明に係る半導体装置は、上記実施の形態に限定されるものではない。実施の形態１〜４及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜４及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る半導体装置を内蔵した各種機器も本発明に含まれる。
【産業上の利用可能性】
【０１０４】
本発明は、高精度かつ安定な電力制御を要するハイパワーデバイスのゲート駆動制御に利用可能であり、電流駆動型の半導体装置への応用に適している。
【符号の説明】
【０１０５】
１、４１、４３ ゲート電極パッド
１Ａ、４１Ａ、４３Ａ ゲート電極
１Ｂ ゲート配線
２、５ オーミック電極パッド
２Ａ、５Ａ オーミック電極
３、３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆ、４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ、４０Ｆ、５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ、５０Ｉ 半導体素子
４ 基板端子
６、１０、４６ オーミック電極端子
７、４５ ゲート駆動用端子
８、４２、４４ ゲート端子
９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ、９Ｆ ボンディングワイヤ
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ、１１Ｆ、４７、４７Ａ、４７Ｂ、４７Ｃ、４７Ｄ、４７Ｅ、４７Ｆ、４８、４８Ａ、４８Ｂ、４８Ｃ、４８Ｄ、４８Ｅ、４８Ｆ、５７Ａ、５７Ｂ、５７Ｃ、５７Ｄ、５７Ｅ、５７Ｆ、５７Ｇ、５７Ｈ、５７Ｉ、５８Ａ、５８Ｂ、５８Ｃ、５８Ｄ、５８Ｅ、５８Ｆ、５８Ｇ、５８Ｈ、５８Ｉ ゲート駆動回路
１２ 負荷
１３、２８、１１１、１１１Ａ、１１１Ｂ、４７１、４７１Ａ、４７１Ｂ、４８１、４８１Ａ、４８１Ｂ 直流電源
１４ 基準電位端子
１５ 出力端子
１９ 保護膜
２０、２１ 窒化物半導体層
２２ バッファ層
２３ 基板
２６、２７、３２ ｐ型窒化物半導体層
２９、３１ モータ
３０ 活性領域
６０ 交流電源
６１ 入力フィルタ
１００、１１０、１２０、２００、２１０、２２０、２３０ 半導体装置
１０１、１０２、１０３、２０１、２０２、２０３ ハーフブリッジ
１１２、１１２Ａ、１１２Ｂ、４７２、４７２Ａ、４７２Ｂ、４８２、４８２Ａ、４８２Ｂ ゲート回路
５００ ドライブ回路
５１６ ＩＧＢＴ
５５１ パワーＧＮＤ端子
５５２ センスＧＮＤ端子
５５３ センス端子
５６７ パワーＧＮＤ線
５７６ センスＧＮＤ線
５７９ 比較器
５８０ 抵抗
５８１ 基準電圧源
５８３ 内部インダクタンス
５８４ 抵抗
５８５ 寄生インダクタンス
【技術分野】
【０００１】
本発明は、電力変換を行う半導体装置に関し、特に窒化物半導体を用いた電流駆動型の半導体装置に関する。
【背景技術】
【０００２】
地球温暖化問題を背景として、電気機器のさらなる省エネルギー化が期待されており、多くの電力を扱う電源回路やインバータ回路等の電力変換装置の電力変換効率を向上することが求められている。電力変換装置の電力変換効率を決定する最も大きな要因は、電力変換の際に用いられるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子における損失である。パワー半導体素子における損失を低減すれば、電力変換装置の電力変換効率を大きく向上させることができる。パワー半導体素子において発生する損失には、素子に電流が通電することで発生する導通損失と、素子がスイッチングする際に発生するスイッチング損失がある。導通損失については、よりオン抵抗の小さい素子を用いれば低減でき、スイッチング損失については、より高速にスイッチングする素子を用いれば低減できる。そのため、パワー半導体素子の高速スイッチング化及び低オン抵抗化が進められている。
【０００３】
しかし、現在のパワー半導体素子は、シリコン（Ｓｉ）を材料として作られており、Ｓｉの材料限界に到達しつつあるため、さらなるオン抵抗の低減及びスイッチング速度の向上が困難になってきている。Ｓｉの材料限界を打破して導通損失及びスイッチング損失を低減するために、窒化ガリウム（ＧａＮ）に代表される窒化物系半導体又は炭化珪素（ＳｉＣ）等のいわゆるワイドバンドギャップ半導体素子の利用が検討されている。ワイドバンドギャップ半導体素子は絶縁破壊電界がＳｉに比べて約１桁高く、特に、窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）とのヘテロ接合界面には自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度と１０００ｃｍ2Ｖ／ｓｅｃ以上の高移動度の２次元電子ガス（２ＤＥＧ）層が形成される。このため、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（以下ＧａＮトランジスタと記載する）は、低オン抵抗及び高耐圧を実現するパワースイッチングトランジスタとして期待されている。
【０００４】
ＧａＮトランジスタは、潜在的な特性は従来のＳｉデバイスを遙かに上回る。例えば、ＧａＮトランジスタは数十ｎｓ程度と非常に早い立ち上り・立ち下り時間を有し、数十から数百Ａと大電流をスイッチングすることが可能である。しかし、高速・大電流スイッチングすることでチップとの接続ワイヤ、パッケージのリード、配線パターンの寄生インダクタンスＬの影響を受け、ゲートにはＬ×ｄｉ／ｄｔによって決まる電圧ノイズが発生しゲートの誤点呼等ゲート誤動作の原因となる。よって、ＧａＮトランジスタの高速・大電流スイッチング特性を活かすためには、ゲート誤動作を抑制する方法が必要不可欠である。
【０００５】
図１２は、特許文献１に記載された、従来のＩＧＢＴのドライブ回路を説明する回路構成図である。同図におけるドライブ回路は、過電流や温度上昇に対する保護機能を有する保護回路を含んでいる。上記ドライブ回路のパワー素子であるＩＧＢＴ５１６が上記保護回路を経由したゲート電圧によりゲート誤動作をすることを抑制するために、上記ドライブ回路には、ＩＧＢＴ５１６の出力端子より分岐するパワーＧＮＤ端子５５１と、センスＧＮＤ端子５５２とが配置されている。ここで、パワーＧＮＤ端子５５１は、ドレイン−ソース間を流れるドライブ電流の径路であるパワーラインの基準電位となる端子であり、センスＧＮＤ端子は保護回路の入力端子における電圧を計測するための基準電位となる端子である。
【０００６】
パワーＧＮＤ端子５５１は、ＩＧＢＴ５１６をドライブしたときに流れるドライブ電流の電流経路上に配置される。一方、センスＧＮＤ端子５５２は、ＩＧＢＴ５１６の動作状態を監視する保護回路のＧＮＤレベルを規定する電流経路上に配置される。
【０００７】
具体的には、保護回路は、過電流をモニタするためのセンス端子５５３の電圧と、基準電圧源５８１で規定される閾値電圧とを比較器５７９にて比較することにより、過電流保護の要否を判定している。よって、保護回路は、比較器５７９への入力電圧である上記両電圧を規定するためのセンスＧＮＤ線５７６が必要となる。このため、センスＧＮＤ線５７６は、パワー線から分岐した配線であって、パワーＧＮＤ線５６７からインピーダンス（抵抗５８４）を介して接続されている。つまり、このパワーＧＮＤ線５６７上に保護回路用のセンスＧＮＤが別途設けられている。
【０００８】
すなわち、センスＧＮＤ端子５５２は、パワー素子が接続される側から見て保護回路が接続される配線パターンの位置よりも遠い位置で、インピーダンスを介してパワーＧＮＤ線５６７に接続されている。これにより、パワー線の寄生インダクタンス５８５によりパワーＧＮＤ線５６７に過渡的に発生した電圧は、そのインピーダンス（抵抗５８４）により抑制されるので、適正な保護回路の保護動作が担保され、ＩＧＢＴ５１６を含むドライブ回路は、安定した動作が得られるとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３００８９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載されたドライブ回路では、ＩＧＢＴ５１６からのセンス電圧を正確にモニタするためのセンスＧＮＤ線５７６及びセンスＧＮＤ端子５５２を別途設ける必要がある。
【００１１】
また、センスＧＮＤ線５７６は、その終端部にインピーダンス（抵抗５８４）が接続されているとはいえ、パワーラインから分岐させたものであるため、パワーＧＮＤ線５６７から完全に独立したものではない。従って、ＩＧＢＴ５１６のオンオフ切り換え時である過渡状態において発生する電圧ノイズは、センスＧＮＤ線５７６の内部インダクタンス５８３によっても発生する可能性があり、上記センス電圧は、依然として電圧ノイズを含む可能性がある。
【００１２】
特に、ＧａＮ（窒化ガリウム）やＳｉＣ（炭化珪素）といったワイドバンドギャップ半導体を用いた電流駆動型のスイッチングパワーデバイスでは、寄生容量が非常に小さい為、高速・大電流動作が可能である反面、ゲートの動作閾値電圧が１Ｖ程度と非常に低い。よって、特許文献１に記載されたドライブ回路を、特に、上述した低閾値電圧を有する電流駆動型のＧａＮやＳｉＣパワーデバイスに適用した場合、上記電圧ノイズを厳しく抑制することが必要である。さもなければ、過渡状態において寄生インダクタンスの影響によりゲートあるいはゲート駆動回路に発生した電圧ノイズにより、誤点呼等、ゲートの誤動作が発生し、上記誤動作防止の効果が抑制されてしまう。
【００１３】
さらに、上記保護回路に代表されるゲート駆動回路を複数構成し、パワー素子の出力電流を高精度または複雑に制御する場合、特許文献１に記載されたドライブ回路のように、ゲート駆動回路である保護回路の基準電位がパワーラインのＧＮＤで規定されると、複数のゲート駆動回路を独立に動作させることが制限されてしまう。
【００１４】
本発明は上記の課題に鑑み、電流駆動型の半導体装置のゲートあるいはゲート駆動回路への寄生インダクタンスによる外乱ノイズを低減し、ゲート駆動を高精度化及び安定化させることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明の一態様に係る半導体装置は、電力変換を行う電流駆動型の第１半導体素子と、前記第１半導体素子の電力変換を制御する第１ゲート駆動回路と、接続端子部とを備え、前記第１半導体素子は、基板の上に積層された窒化物半導体層の積層体と、前記積層体の上に形成されたゲート電極と、前記基板上であって、前記ゲート電極の両側方に形成された第１オーミック電極及び第２オーミック電極と、前記第１半導体素子上にあって、前記ゲート電極から配線されたゲート電極パッドと、前記第１半導体素子上にあって、前記第１オーミック電極及び前記第２オーミック電極からそれぞれ配線された第１オーミック電極パッド及び第２オーミック電極パッドとを有し、前記接続端子部は、第１の接続材により前記第１オーミック電極パッドと接続された第１オーミック電極端子と、第２の接続材により前記第２オーミック電極パッドと接続された第２オーミック電極端子と、第３の接続材により前記第１オーミック電極パッドと接続されたゲート駆動用端子と、第４の接続材により前記ゲート電極パッドと接続されたゲート端子とを有し、前記第１ゲート駆動回路の入力端子は、前記ゲート駆動用端子に接続され、前記第１ゲート駆動回路の出力端子は、前記ゲート端子に接続され、前記第１ゲート駆動回路の基準電位を前記第１オーミック電極パッドの電位とすることを特徴とする。
【００１６】
上記構成をとることにより、第１半導体素子、第１オーミック電極パッド、第１の接続材、第１オーミック電極端子、外部電源及び負荷、第２オーミック電極端子、第２の接続材及び第２オーミック電極パッド、を流れるパワーラインの電流径路と、第１半導体素子、第１オーミック電極パッド、第３の接続材、ゲート駆動用端子、ゲート駆動用回路、ゲート端子、第４の接続材、ゲート電極パッド、を流れるゲート駆動ラインの電流径路とは、別個の電流径路を形成している。また、ゲート駆動回路の入力端子は、第３の接続材を介して第１オーミック電極パッドに電気接続されているので、当該第１オーミック電極パッドの電位が、電流駆動型のゲート駆動回路の基準電位となっている。
【００１７】
本態様によれば、本発明の半導体装置は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路の接地端子を設ける必要がない。よって、第１半導体素子の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００１８】
また、前記接続端子部は、さらに、前記第１半導体素子が接合された第１基板端子とを有し、前記ゲート駆動用端子は、前記第１基板端子と同一端子としてもよい。
【００１９】
本態様によれば、窒化物半導体素子の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効である。
【００２０】
また、さらに、前記第１半導体素子と同一の構造を有する第２半導体素子と、前記第１ゲート駆動回路と同一の構造を有する第２ゲート駆動回路とを備え、前記第２半導体素子と前記第２ゲート駆動回路との接続関係は、前記第１半導体素子と前記第１ゲート駆動回路との接続関係と同一であり、前記第１半導体素子の第１オーミック電極端子と、前記第２半導体素子の第２オーミック電極端子とが接続されることにより、前記第１半導体素子、前記第２半導体素子、前記第１ゲート駆動回路及び前記第２ゲート駆動回路は、第１のハーフブリッジを構成してもよい。
【００２１】
本発明の一態様に係る半導体装置は、上記半導体素子とゲート駆動回路とを１ユニットとした構成を２ユニット直列接続したハーフブリッジに適用することが可能である。この構成においても、ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００２２】
また、さらに、前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジを備え、単相モータを駆動するモータ駆動インバータを構成してもよい。
【００２３】
本発明の一態様に係る半導体装置は、２つの並列接続された上記ハーフブリッジからなる単相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した単相モータの駆動が実現される。
【００２４】
また、さらに、前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジ及び第３のハーフブリッジを備え、三相モータを駆動するモータ駆動インバータを構成してもよい。
【００２５】
本発明の一態様に係る半導体装置は、３つの並列接続された上記ハーフブリッジからなる三相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した三相モータの駆動が実現される。
【００２６】
また、上記の課題を解決するために、本発明の一態様に係る半導体装置は、電力変換を行う電流駆動型の第３半導体素子と、前記第３半導体素子の電力変換を制御する第３ゲート駆動回路及び第４ゲート駆動回路と、接続端子部とを備え、前記第３半導体素子は、基板の上に積層された窒化物半導体層の積層体と、前記積層体の上に隣接して形成された第１ゲート電極及び第２ゲート電極と、前記基板上であって、前記第１ゲート電極及び前記第２ゲート電極の両側方に形成された第３オーミック電極及び第４オーミック電極と、前記第１半導体素子上にあって、前記第１ゲート電極及び前記第２ゲート電極からそれぞれ配線された第１ゲート電極パッド及び第２ゲート電極パッドと、前記第１半導体素子上にあって、前記第３オーミック電極及び前記第４オーミック電極からそれぞれ配線された第３オーミック電極パッド及び第４オーミック電極パッドとを有し、前記接続端子部は、第１の接続材により前記第３オーミック電極パッドと接続された第３オーミック電極端子と、第２の接続材により前記第４オーミック電極パッドと接続された第４オーミック電極端子と、第３の接続材により前記第３オーミック電極パッドと接続された第１ゲート駆動用端子と、第４の接続材により前記第４オーミック電極パッドと接続された第２ゲート駆動用端子と、第５の接続材により前記第１ゲート電極パッドと接続された第１ゲート端子と、第６の接続材により前記第２ゲート電極パッドと接続された第２ゲート端子とを有し、前記第３ゲート駆動回路の入力端子は、前記第１ゲート駆動用端子に接続され、前記第３ゲート駆動回路の出力端子は、前記第１ゲート端子に接続され、前記第３ゲート駆動回路の基準電位を前記第３オーミック電極パッドの電位とし、前記第４ゲート駆動回路の入力端子は、前記第２ゲート駆動用端子に接続され、前記第４ゲート駆動回路の出力端子は、前記第２ゲート端子に接続され、前記第４ゲート駆動回路の基準電位を前記第４オーミック電極パッドの電位とすることを特徴とする。
【００２７】
上記構成をとることにより、ダブルゲート型の第３半導体素子、第３オーミック電極パッド、第１の接続材、第３オーミック電極端子、外部電源及び負荷、第４オーミック電極端子、第２の接続材及び第４オーミック電極パッド、を流れるパワーラインの電流径路と、第３半導体素子、第３オーミック電極パッド、第３の接続材、第１ゲート駆動用端子、第３ゲート駆動用回路、第１ゲート端子、第５の接続材、第１ゲート電極パッド、を流れる第１ゲート駆動ラインの電流径路とは、別個の電流径路を形成している。また、上記パワーラインの電流径路と、第３半導体素子、第４オーミック電極パッド、第４の接続材、第２ゲート駆動用端子、第４ゲート駆動用回路、第２ゲート端子、第６の接続材、第２ゲート電極パッド、を流れる第２ゲート駆動ラインの電流径路とは、別個の電流径路を形成している。また、第３ゲート駆動回路の入力端子は、第３の接続材を介して第３オーミック電極パッドに電気接続されているので、当該第３オーミック電極パッドの電位が、電流駆動型の第３ゲート駆動回路の基準電位となっている。また、第４ゲート駆動回路の入力端子は、第４の接続材を介して第４オーミック電極パッドに電気接続されているので、当該第４オーミック電極パッドの電位が、電流駆動型の第４ゲート駆動回路の基準電位となっている。
【００２８】
本態様によれば、本発明の半導体装置は、上記パワーライン及び上記第１及び第２ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、第３半導体素子の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、第３及び第４ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００２９】
また、さらに、前記第３半導体素子と同一の構造を有する第４半導体素子と、前記第３ゲート駆動回路と同一の構造を有する第５ゲート駆動回路と、前記第４ゲート駆動回路と同一の構造を有する第６ゲート駆動回路とを備え、前記第４半導体素子と前記第５ゲート駆動回路との接続関係は、前記第３半導体素子と前記第３ゲート駆動回路との接続関係と同一であり、前記第４半導体素子と前記第６ゲート駆動回路との接続関係は、前記第３半導体素子と前記第４ゲート駆動回路との接続関係と同一であり、前記第３半導体素子の第３オーミック電極端子と、前記第４半導体素子の第４オーミック電極端子とが接続されることにより、前記第３半導体素子、前記第４半導体素子、前記第３ゲート駆動回路、前記第４ゲート駆動回路、前記第５ゲート駆動回路及び前記第６ゲート駆動回路は、第４のハーフブリッジを構成してもよい。
【００３０】
本発明の一態様に係る半導体装置は、上記ダブルゲート型の半導体素子と２つのゲート駆動回路とを１ユニットとした構成を２ユニット直列接続したハーフブリッジに適用することが可能である。この構成においても、第３及び第４ゲート駆動回路は、高精度及び安定なゲート駆動を実行することが可能となる。
【００３１】
また、さらに、前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジを備え、単相モータを駆動するモータ駆動インバータを構成してもよい。
【００３２】
本発明の一態様に係る半導体装置は、２つの並列接続された上記ハーフブリッジからなる単相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した単相モータの駆動が実現される。
【００３３】
また、さらに、前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジ及び第６のハーフブリッジを備え、三相モータを駆動するモータ駆動インバータを構成してもよい。
【００３４】
本発明の一態様に係る半導体装置は、３つの並列接続された上記ハーフブリッジからなる三相駆動のインバータ回路に適用することが可能である。これにより、誤動作が低減された、安定した三相モータの駆動が実現される。
【００３５】
また、さらに、前記第３半導体素子と同一の構造を有する第４半導体素子〜第１１半導体素子を備え、前記第４半導体素子〜第１１半導体素子のそれぞれは、前記第３ゲート駆動回路と同一の構造を有するゲート駆動回路と接続され、かつ、前記第４ゲート駆動回路と同一の構造を有するゲート駆動回路と接続されており、前記第３半導体素子、前記第６半導体素子及び前記第９半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第１出力端子に接続され、前記第４半導体素子、前記第７半導体素子及び前記第１０半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第２出力端子に接続され、前記第５半導体素子、前記第８半導体素子及び前記第１１半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第３出力端子に接続され、前記第３半導体素子、前記第４半導体素子及び前記第５半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第１入力端子に接続され、前記第６半導体素子、前記第７半導体素子及び前記第８半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第２入力端子に接続され、前記第９半導体素子、前記第１０半導体素子及び前記第１１半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第３入力端子に接続されており、三相モータを駆動するモータ駆動マトリクスコンバータを構成してもよい。
【００３６】
本発明の一態様に係る半導体装置は、上記ダブルゲート型の半導体素子と２つのゲート駆動回路とを１ユニットとした構成をマトリクス状に配置した三相駆動のマトリクスコンバータ回路に適用することが可能である。入力電源が交流の場合、駆動システムの基準電位が変動するので、各ユニットの基準電位は、駆動システムの基準電位とせずに、任意の基準電位とすることが好ましい。本構成によれば、各ユニットの基準電位は、電流駆動型のソースパッドである第３オーミック電極パッドまたは第４オーミック電極パッドとしているので、半導体装置の基準電位と合わせる必要がなく、複数のゲート駆動回路を独立に動作させることが可能となる。
【発明の効果】
【００３７】
本発明の半導体装置によれば、パワーラインの電流径路とゲート駆動ラインの電流径路とを別個の電流径路とし、ゲート駆動回路の基準電位を電流駆動型の半導体素子のソースパッド電位とし、且つゲート駆動用端子電位とすることにより、寄生インダクタンスにより発生する外乱ノイズを低減することができる。
【図面の簡単な説明】
【００３８】
【図１】（ａ）は、本発明の実施の形態１に係る半導体装置の結線を説明する上面図である。（ｂ）は、本発明の実施の形態１に係る半導体装置の要部における等価回路図である。
【図２】（ａ）は、本発明の実施の形態１に係る半導体素子の上面図である。（ｂ）は、図２（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。（ｃ）は、図２（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。
【図３】本発明の実施の形態２に係る半導体装置を含む回路構成図である。
【図４】本発明の実施の形態２に係るハーフブリッジの要部における等価回路図である。
【図５】本発明の実施の形態２に係る変形例を示す半導体装置を含む回路構成図である。
【図６】（ａ）は、本発明の実施の形態３に係る半導体装置の結線を説明する上面図である。（ｂ）は、本発明の実施の形態３に係る半導体装置の要部における等価回路図である。
【図７】（ａ）は、本発明の実施の形態３に係る半導体素子の上面図である。（ｂ）は、図７（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。（ｃ）は、図７（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。
【図８】本発明の実施の形態４に係る半導体装置を含む回路構成図である。
【図９】本発明の実施の形態４に係るハーフブリッジの要部における等価回路図である。
【図１０】本発明の実施の形態４に係る第１の変形例を示す半導体装置を含む回路構成図である。
【図１１】本発明の実施の形態４に係る第２の変形例を示す半導体装置を含む回路構成図である。
【図１２】特許文献１に記載された、従来のＩＧＢＴのドライブ回路を説明する回路構成図である。
【発明を実施するための形態】
【００３９】
以下、本発明の半導体装置の実施の形態について、図面を参照しながら説明する。
【００４０】
（実施の形態１）
図１（ａ）は、本発明の実施の形態１に係る半導体装置の結線を説明する上面図である。同図に記載された半導体装置１００は、第１半導体素子である半導体素子３と、接続材である複数のボンディングワイヤ９Ａ〜９Ｄと、ゲート駆動回路１１とを備える。また、半導体装置１００上には、第１基板端子である基板端子４と、第１オーミック電極端子であるオーミック電極端子６及び第２オーミック電極端子であるオーミック電極端子１０と、ゲート駆動用端子７と、ゲート端子８とが、互いに分離されて配置されており、これらは接続端子部を構成している。また、半導体素子３は、基板端子４上に接合され、半導体素子３上には、ゲート電極パッド１と、第１オーミック電極パッドであるオーミック電極パッド２及び第２オーミック電極パッドであるオーミック電極パッド５とが、互いに分離されて配置されている。
【００４１】
オーミック電極パッド５は、ボンディングワイヤ９Ａを介して、オーミック電極端子１０に電気接続されている。また、オーミック電極パッド２は、ボンディングワイヤ９Ｄを介して、オーミック電極端子６に電気接続されており、別途、ボンディングワイヤ９Ｃを介して、ゲート駆動用端子７にも電気接続されている。また、ゲート電極パッド１は、ボンディングワイヤ９Ｂを介して、ゲート端子８に電気接続されている。ボンディングワイヤ９Ａ〜９Ｄは、例えば、Ａｌからなる。
【００４２】
オーミック電極端子１０は、負荷１２の一方の端子に電気接続され、オーミック電極端子６は直流電源１３の負極に電気接続されている。また、負荷１２の他方の端子は、直流電源１３の正極に電気接続されている。上記接続により、半導体素子３、半導体素子３上に配置されたオーミック電極パッド２、ボンディングワイヤ９Ｄ、オーミック電極端子６、直流電源１３、負荷１２、オーミック電極端子１０、ボンディングワイヤ９Ａ、及びオーミック電極パッド５は、半導体素子３のドレイン電流が流れるパワーラインを構成している。
【００４３】
ゲート駆動回路１１は、出力端子１５、入力端子である基準電位端子１４、及びゲート駆動回路駆動用の直流電源（図示せず）を有する。出力端子１５はゲート端子８へ電気接続され、基準電位端子１４はゲート駆動用端子７へ電気接続されている。上記接続により、半導体素子３、オーミック電極パッド２、ボンディングワイヤ９Ｃ、ゲート駆動用端子７、ゲート駆動回路１１、ゲート端子８、ボンディングワイヤ９Ｂ、及びゲート電極パッド１は、ゲート駆動ラインを構成している。つまり、ゲート駆動回路１１は、半導体素子３のゲート−ソース間抵抗により決定されるゲート−ソース間電流をオーミック電極パッド２、ボンディングワイヤ９Ｃ及びゲート駆動用端子７を介して入力し、この入力電流により、半導体素子３の電力変換を制御するための、ゲートに供給する電気信号を決定する第１ゲート駆動回路である。
【００４４】
図１（ｂ）は、本発明の実施の形態１に係る半導体装置の要部における等価回路図である。ゲート駆動回路１１は、直流電源１１１とゲート回路１１２とを備えた電流駆動型の回路である。ゲート回路１１２の電源端子Ｖｄｄには直流電源１１１の正極が電気接続され、ゲート回路１１２の基準電位端子ＧＮＤには直流電源１１１の負極が電気接続されている。この場合、図１（ａ）により説明した上記パワーラインと、上記ゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路１１の基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路１１の基準電位となっている。
【００４５】
これにより、半導体装置１００は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子３の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路１１は、高精度及び安定なゲート駆動を実行することが可能となる。
【００４６】
なお、上記構成では、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位としており、オーミック電極パッド２の電位を半導体装置１００のＧＮＤ電位とは独立に設定することが可能であるが、ゲート駆動回路１１の用途及び構成により、オーミック電極パッド２の電位を半導体装置１００のＧＮＤ電位としてもよい。この場合においても、上記構成により得られた効果と同様の効果を奏することが可能となる。また、半導体装置１００の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効である。
【００４７】
図２（ａ）は、本発明の実施の形態１に係る半導体素子の上面図である。また、図２（ｂ）は、図２（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。また、図２（ｃ）は、図２（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。図２（ａ）に記載された、半導体素子３は、例えば、ＡｌＧａＮ／ＧａＮのヘテロ接合からなる二次元電子ガス（２ＤＥＧ）をチャネルとして用いた窒化物半導体素子である。
【００４８】
図２（ａ）、図２（ｂ）及び図２（ｃ）に記載されたように、半導体素子３には、基板２３上にバッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２６が順次積層され、ゲート電極１Ａ、オーミック電極２Ａ及び５Ａが形成され、保護膜１９が形成されている。バッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２６は、窒化物半導体層の積層体を形成している。オーミック電極パッド５は、第２オーミック電極であるオーミック電極５Ａに接続され、オーミック電極パッド２は第１オーミック電極であるオーミック電極２Ａに接続され、ゲート電極パッド１は、ゲート配線１Ｂを介してゲート電極１Ａに接続され、それぞれ、保護膜１９の開口部に形成されている。また、オーミック電極５Ａ、オーミック電極２Ａ及びゲート電極１Ａは、活性領域３０にて、図２（ａ）に示されたようなフィンガー形状を構成している。つまり、オーミック電極５Ａと２Ａとの間に、ゲート電極１Ａが配置されている。上記構成の半導体素子３は、例えば、図１（ａ）に記載された直流電源１３の電圧値が３００Ｖであって、１０Ａ程度のパワーラインを流れる電流をオンオフさせるスイッチング素子である。
【００４９】
図２（ａ）、図２（ｂ）及び図２（ｃ）に記載されたような窒化物半導体素子は、各端子間の寄生容量が数十ｐＦ〜数百ｐＦと非常に小さいため、ＭＯＳＦＥＴやＩＧＢＴに比べて、数十ｎｓ〜数百ｎｓレベルの高速スイッチングが可能である。しかし、上記スイッチングが高速であればある程、ワイヤやリード、配線パターン等の寄生インダクタンスＬとｄｉ／ｄｔとの積である電圧ノイズが発生する。前述したように、この電圧ノイズは、ゲート駆動において誤点呼といった誤動作を引き起こすため、低減する必要がある。
【００５０】
上記電圧ノイズを低減するために、図１（ａ）に記載したように、具体的には、ゲート駆動回路１１の基準電位をオーミック電極パッド２の電位としている。そして、オーミック電極パッド２からボンディングワイヤ９Ｄを介したオーミック電極端子６への電流経路と、オーミック電極パッド２からボンディングワイヤ９Ｄを介したゲート駆動用端子７への電流径路とを分離することで、大電流用のパワーループとゲート駆動回路１１用のゲート駆動ループとを分離することを可能としている。この構成により、ゲート駆動回路１１への外乱ノイズとなる上記電圧ノイズを低減することが可能となる。
【００５１】
なお、図２（ａ）、図２（ｂ）及び図２（ｃ）に記載された窒化物半導体素子は、ショットキーゲート電極を用いたＭＥＳＦＥＴでもよい。
【００５２】
また、各電極パッドと電極とを接続する接続材としては、ボンディングワイヤ以外にもＡｌリボンやＣｕ製のクリップ材料であってもよい。
【００５３】
また、半導体装置１００の回路構成によっては、オーミック電極パッド２を基板２３へ接続することで、基板端子４をゲート駆動用端子７としてもよい。こうすることで窒化物半導体素子の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効な手段となる。
【００５４】
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体装置を含む回路構成図である。同図に記載された駆動システムは、単相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置１１０とモータ２９とを備える。
【００５５】
半導体装置１１０は、第１のハーフブリッジであるハーフブリッジ１０１及び第２のハーフブリッジであるハーフブリッジ１０２を備える。ハーフブリッジ１０１とハーフブリッジ１０２とは同一構成であり、それぞれ、実施の形態１に記載された半導体装置１００の構成を有している。つまり、図３に記載された半導体素子３Ａ、３Ｂ、３Ｃ及び３Ｄは、それぞれ、図１に記載された半導体素子３と同じ構成である。また、図３に記載されたゲート駆動回路１１Ａ、１１Ｂ、１１Ｃ及び１１Ｄは、それぞれ、図１に記載されたゲート駆動回路１１と同じ構成である。また、ハーフブリッジ１０１とハーフブリッジ１０２とは、並列接続されている。ハーフブリッジ１０１の有する第１半導体素子である半導体素子３Ａ及び第２半導体素子である３Ｂの中点とモータ２９の一方の端子とが電気接続され、ハーフブリッジ１０２の有する半導体素子３Ｃ及び３Ｄの中点とモータ２９の他方の端子とが電気接続されている。ここで、第１ゲート駆動回路であるゲート駆動回路１１Ａ及び１１Ｃ、つまり、ハイサイドの基準電位端子１４を、例えば、上述した各々の中点に接続し、第２ゲート駆動回路であるゲート駆動回路１１Ｂ及び１１Ｄ、つまり、ローサイドの基準電位端子１４を、例えば、半導体装置１１０のＧＮＤに接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００５６】
図４は、本発明の実施の形態２に係るハーフブリッジの要部における等価回路図である。ゲート駆動回路１１Ａは、直流電源１１１Ａとゲート回路１１２Ａとを備えた電流駆動型の第１ゲート駆動回路である。ゲート回路１１２Ａの電源端子Ｖｄｄには直流電源１１１Ａの正極が電気接続され、ゲート回路１１２Ａの基準電位端子ＧＮＤには直流電源１１１Ａの負極が電気接続されている。この場合、図３に記載された、直流電源２８、オーミック電極端子１０、半導体素子３Ａ、オーミック電極端子６、及びモータ２９とで構成されるパワーラインと、直流電源１１１Ａ、ゲート回路１１２Ａ、ゲート端子８、半導体素子３Ａ、ゲート駆動用端子７とで構成されるゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路１１Ａの基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路１１の基準電位となっている。
【００５７】
また、ゲート駆動回路１１Ｂ、１１Ｃ及び１１Ｄにおいても、上述したゲート駆動回路１１Ａと同様の構成となっている。
【００５８】
これにより、半導体装置１１０は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子３Ａ〜３Ｄの過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路１１Ａ〜１１Ｄは、高精度及び安定なゲート駆動を実行することが可能となる。
【００５９】
図５は、本発明の実施の形態２に係る変形例を示す半導体装置を含む回路構成図である。同図に記載された駆動システムは、三相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置１２０とモータ３１とを備える。
【００６０】
半導体装置１２０は、ハーフブリッジ１０１、１０２及び第３のハーフブリッジであるハーフブリッジ１０３を備える。ハーフブリッジ１０１、１０２及び１０３は同一構成であり、それぞれ、実施の形態１に記載された半導体装置１００の構成を有している。つまり、図５に記載された半導体素子３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ及び３Ｆは、それぞれ、図１に記載された半導体素子３と同じ構成である。また、図５に記載されたゲート駆動回路１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ及び１１Ｆは、それぞれ、図１に記載されたゲート駆動回路１１と同じ構成である。また、ハーフブリッジ１０１、１０２及び１０３は、互いに並列接続されている。ハーフブリッジ１０１の有する半導体素子３Ａ及び３Ｂの中点とモータ３１の第１の端子とが電気接続され、ハーフブリッジ１０２の有する半導体素子３Ｃ及び３Ｄの中点とモータ３１の第２の端子とが電気接続され、ハーフブリッジ１０３の有する半導体素子３Ｅ及び３Ｆの中点とモータ３１の第３の端子とが電気接続されている。ここで、ゲート駆動回路１１Ａ、１１Ｃ、及び１１Ｅ、つまり、ハイサイドの基準電位端子１４を、例えば、上述した各々の中点に接続し、ゲート駆動回路１１Ｂ、１１Ｄ及び１１Ｆ、つまり、ローサイドの基準電位端子１４を、例えば、半導体装置１１０のＧＮＤに接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００６１】
（実施の形態３）
本実施の形態では、ダブルゲート型の半導体素子を有する半導体装置について、本発明を適用した場合の構成及び効果を、図面を用いて説明する。つまり、半導体素子のドレイン電流を、当該ドレイン−ソース間に配置された２つのゲート電極を独立に制御することにより、高精度または複雑に制御することが可能となる。
【００６２】
図６（ａ）は本発明の実施の形態３に係る半導体装置の結線を説明する上面図である。同図に記載された半導体装置２００は、第３半導体素子である半導体素子４０と、接続材である複数のボンディングワイヤ９Ａ〜９Ｆと、第４ゲート駆動回路であるゲート駆動回路４７及び第３ゲート駆動回路であるゲート駆動回路４８とを備える。また、半導体装置２００上には、基板端子４と、第３オーミック電極端子であるオーミック電極端子６及び第４オーミック電極端子であるオーミック電極端子４６と、第１ゲート駆動用端子であるゲート駆動用端子７及び第２ゲート駆動用端子であるゲート駆動用端子４５と、第１ゲート端子であるゲート端子４２及び第２ゲート端子であるゲート端子４４とが、互いに分離されて配置されている。また、半導体素子４０は、基板端子４上に接合され、半導体素子４０上には、第１ゲート電極パッドであるゲート電極パッド４１及び第２ゲート電極パッドであるゲート電極パッド４３と、第３オーミック電極パッドであるオーミック電極パッド２及び第４オーミック電極パッドであるオーミック電極パッド５とが、互いに分離されて配置されている。
【００６３】
オーミック電極パッド５は、ボンディングワイヤ９Ａを介して、オーミック電極端子４６に電気接続されており、別途、ボンディングワイヤ９Ｅを介して、ゲート駆動用端子４５にも電気接続されている。また、オーミック電極パッド２は、ボンディングワイヤ９Ｄを介して、オーミック電極端子６に電気接続されており、別途、ボンディングワイヤ９Ｃを介して、ゲート駆動用端子７にも電気接続されている。また、ゲート電極パッド４１は、ボンディングワイヤ９Ｂを介して、ゲート端子４２に電気接続され、ゲート電極パッド４３は、ボンディングワイヤ９Ｆを介して、ゲート端子４４に電気接続されている。ボンディングワイヤ９Ａ〜９Ｆは、例えば、Ａｌからなる。
【００６４】
オーミック電極端子４６は、負荷１２の一方の端子に電気接続され、オーミック電極端子６は直流電源１３の負極に電気接続されている。また、負荷１２の他方の端子は、直流電源１３の正極に電気接続されている。上記接続により、半導体素子４０、半導体素子４０上に配置されたオーミック電極パッド２、ボンディングワイヤ９Ｄ、オーミック電極端子６、直流電源１３、負荷１２、オーミック電極端子４６、ボンディングワイヤ９Ａ、及びオーミック電極パッド５は、パワーラインを構成している。
【００６５】
ゲート駆動回路４８は、出力端子１５、入力端子である基準電位端子１４、及びゲート駆動回路駆動用の直流電源（図示せず）を有する。出力端子１５はゲート端子４２へ電気接続され、基準電位端子１４はゲート駆動用端子７へ電気接続されている。上記接続により、半導体素子４０、オーミック電極パッド２、ボンディングワイヤ９Ｃ、ゲート駆動用端子７、ゲート駆動回路４８、ゲート端子４２、ボンディングワイヤ９Ｂ、及びゲート電極パッド４１は、ゲート駆動ラインを構成している。つまり、ゲート駆動回路４８は、半導体素子４０のゲート−ソース間抵抗により決定されるゲート−ソース間電流をオーミック電極パッド２、ボンディングワイヤ９Ｃ及びゲート駆動用端子７を介して入力し、この入力電流により、半導体素子４０の電力変換を制御するための、ゲートに供給する電気信号を決定する。
【００６６】
ゲート駆動回路４７は、ゲート駆動回路４８と同様の構成を有する。ゲート駆動回路４７の接続により、半導体素子４０、オーミック電極パッド５、ボンディングワイヤ９Ｅ、ゲート駆動用端子４５、ゲート駆動回路４７、ゲート端子４４、ボンディングワイヤ９Ｆ、及びゲート電極パッド４３は、ゲート駆動ラインを構成している。つまり、ゲート駆動回路４７は、半導体素子４０のゲート−ドレイン間抵抗により決定されるゲート−ドレイン間電流をオーミック電極パッド５、ボンディングワイヤ９Ｅ及びゲート駆動用端子４５を介して入力し、この入力電流により、半導体素子４０の電力変換を制御するための、ゲートに供給する電気信号を決定する。
【００６７】
図６（ｂ）は、本発明の実施の形態３に係る半導体装置の要部における等価回路図である。ゲート駆動回路４７は、直流電源４７１とゲート回路４７２とを備えた電流駆動型の回路である。ゲート回路４７２の電源端子Ｖｄｄには直流電源４７１の正極が電気接続され、ゲート回路４７２の基準電位端子ＧＮＤには直流電源４７１の負極が電気接続されている。この場合、図６（ａ）により説明したパワーラインと、ゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路４７の基準電位端子１４は、ボンディングワイヤ９Ｅを介してオーミック電極パッド５に電気接続されているので、このオーミック電極パッド５の電位が、電流駆動型のゲート駆動回路４７の基準電位となっている。
【００６８】
また、ゲート駆動回路４８は、直流電源４８１とゲート回路４８２とを備えた電流駆動型の回路である。ゲート回路４８２の電源端子Ｖｄｄには直流電源４８１の正極が電気接続され、ゲート回路４８２の基準電位端子ＧＮＤには直流電源４８１の負極が電気接続されている。この場合、図６（ａ）により説明したパワーラインと、ゲート駆動ラインとは、別個の電流ラインを形成している。また、ゲート駆動回路４８の基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路４８の基準電位となっている。
【００６９】
これにより、半導体装置２００は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子４０の過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路４７及び４８は、それぞれ独立に、高精度及び安定なゲート駆動を実行することが可能となる。
【００７０】
なお、上記構成では、ゲート駆動回路４７の基準電位とゲート駆動回路４８の基準電位とを、それぞれ、オーミック電極パッド５及び２の電位としており、オーミック電極パッド５及び２の電位を半導体装置２００のＧＮＤ電位とは独立に設定することが可能であるが、ゲート駆動回路４７及び４８の用途及び構成により、オーミック電極パッド２の電位を半導体装置２００のＧＮＤ電位としてもよい。この場合においても、上記構成により得られた効果と同様の効果を奏することが可能となる。また、半導体装置２００の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効である。
【００７１】
図７（ａ）は、本発明の実施の形態３に係る半導体素子の上面図である。また、図７（ｂ）は、図７（ａ）に記載された半導体素子のＸ−Ｘ’における断面図である。また、図７（ｃ）は、図７（ａ）に記載された半導体素子のＹ−Ｙ’における断面図である。図７（ａ）に記載された、半導体素子４０は、例えば、ＡｌＧａＮ／ＧａＮのヘテロ接合からなる二次元電子ガス（２ＤＥＧ）をチャネルとして用いた窒化物半導体素子である。
【００７２】
図７（ａ）、図７（ｂ）及び図７（ｃ）に記載されたように、半導体素子４０には、基板２３上にバッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２７及び３２が順次積層され、ゲート電極４１Ａ及び４３Ａ、オーミック電極２Ａ及び５Ａが形成され、保護膜１９が形成されている。バッファ層２２、窒化物半導体層２１、窒化物半導体層２０、ｐ型窒化物半導体層２７及び３２は、窒化物半導体層の積層体を形成している。オーミック電極パッド２及び５は、それぞれ、第３オーミック電極であるオーミック電極２Ａ及び第４オーミック電極であるオーミック電極５Ａに接続されている。また、ゲート電極パッド４１及び４３は、それぞれ、ゲート配線４１Ｂ及び４３Ｂを介して第１ゲート電極であるゲート電極４１Ａ及び第２ゲート電極であるゲート電極４３Ａに接続され、それぞれ、保護膜１９の開口部に形成されている。また、オーミック電極２Ａ、５Ａ、ゲート電極４１Ａ及び４３Ａは、活性領域３０にて、図７（ａ）に示されたようなフィンガー形状を構成している。つまり、オーミック電極５Ａと２Ａとの間に、ゲート電極４１Ａ及び４３Ａが、この順で配置されている。上記構成の半導体素子４０は、例えば、図６（ａ）に記載された直流電源１３の電圧値が３００Ｖであって、１０Ａ程度のパワーラインを流れる電流をオンオフさせるスイッチング素子である。
【００７３】
図７（ａ）、図７（ｂ）及び図７（ｃ）に記載されたような窒化物半導体素子は、各端子間の寄生容量が数十ｐＦ〜数百ｐＦと非常に小さいため、ＭＯＳＦＥＴやＩＧＢＴに比べて数十ｎｓ〜数百ｎｓと高速でスイッチングすることが可能である。しかし、上記スイッチングが、高速であればある程、ワイヤやリード、配線パターン等の寄生インダクタンスＬとｄｉ／ｄｔとの積である電圧ノイズが発生する。前述したように、この電圧ノイズは、ゲート駆動において誤点呼といった誤動作を引き起こすため、低減する必要がある。
【００７４】
上記電圧ノイズを低減するために、図６（ａ）に記載したように、具体的には、ゲート駆動回路４７及び４８の基準電位を、それぞれ、オーミック電極パッド５及び２の電位としている。そして、オーミック電極パッド５からボンディングワイヤ９Ａを介したオーミック電極端子４６への電流経路と、オーミック電極パッド５からボンディングワイヤ９Ａを介したゲート駆動用端子４５への電流径路とを分離することで、大電流用のパワーループとゲート駆動回路４７用のゲート駆動ループとを分離することを可能としている。オーミック電極パッド２における同様の接続により、大電流用のパワーループとゲート駆動回路４８用のゲート駆動ループとを分離することを可能としている。この構成により、ゲート駆動回路４７及び４８への外乱ノイズとなる上記電圧ノイズを低減することが可能となる。
【００７５】
なお、図７（ａ）、図７（ｂ）及び図７（ｃ）に記載された窒化物半導体素子は、ショットキーゲート電極を用いたＭＥＳＦＥＴでもよい。
【００７６】
また、各電極パッドと電極とを接続する接続材としては、ボンディングワイヤ以外にもＡｌリボンやＣｕ製のクリップ材料であってもよい。
【００７７】
また、半導体装置２００の回路構成によっては、オーミック電極パッド２を基板２３へ接続することで、基板端子４をゲート駆動用端子７としてもよい。こうすることで窒化物半導体素子の基板電位を安定化させることが可能となり、外乱ノイズ対策として極めて有効な手段となる。
【００７８】
（実施の形態４）
図８は、本発明の実施の形態４に係る半導体装置を含む回路構成図である。同図に記載された駆動システムは、単相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置２１０とモータ２９とを備える。
【００７９】
半導体装置２１０は、第４のハーフブリッジであるハーフブリッジ２０１及び第５のハーフブリッジであるハーフブリッジ２０２を備える。ハーフブリッジ２０１とハーフブリッジ２０２とは同一構成であり、それぞれ、実施の形態３に記載されたダブルゲート型の半導体装置２００の構成を有している。つまり、図８に記載された半導体素子４０Ａ、４０Ｂ、４０Ｃ及び４０Ｄは、それぞれ、図６に記載された半導体素子４０と同じ構成である。また、図８に記載された、第４ゲート駆動回路であるゲート駆動回路４７Ａ、第６ゲート駆動回路である４７Ｂ、第４ゲート駆動回路である４７Ｃ及び第６ゲート駆動回路である４７Ｄは、それぞれ、図６に記載されたゲート駆動回路４７と同じ構成である。また、図８に記載された、第３ゲート駆動回路であるゲート駆動回路４８Ａ、第５ゲート駆動回路である４８Ｂ、第３ゲート駆動回路である４８Ｃ及び第５ゲート駆動回路である４８Ｄは、それぞれ、図６に記載されたゲート駆動回路４８と同じ構成である。また、ハーフブリッジ２０１とハーフブリッジ２０２とは、並列接続されている。ハーフブリッジ２０１の有する第３半導体素子である半導体素子４０Ａ及び第４半導体素子である４０Ｂの中点とモータ２９の一方の端子とが電気接続され、ハーフブリッジ２０２の有する第３半導体素子である半導体素子４０Ｃ及び第４半導体素子である４０Ｄの中点とモータ２９の他方の端子とが電気接続されている。
【００８０】
ここで、ゲート駆動回路４８Ａ及び４８Ｃの基準電位端子１４を、例えば、上述した各々の中点に接続し、ゲート駆動回路４７Ａ及び４７Ｃの基準電位端子１４を、例えば、直流電源２８の正極に電気接続し、ゲート駆動回路４８Ｂ及び４８Ｄの基準電位端子１４を、例えば、半導体装置２１０の接地端子に電気接続し、ゲート駆動回路４７Ｂ及び４７Ｄの基準電位端子１４を例えば、上述した各々の中点に接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００８１】
図９は、本発明の実施の形態４に係るハーフブリッジの要部における等価回路図である。ゲート駆動回路４７Ａは、直流電源４７１Ａとゲート回路４７２Ａとを備えた電流駆動型の回路である。ゲート回路４７２Ａの電源端子Ｖｄｄには直流電源４７１Ａの正極が電気接続され、ゲート回路４７２Ａの基準電位端子ＧＮＤには直流電源４７１Ａの負極が電気接続されている。また、ゲート駆動回路４８Ａは、直流電源４８１Ａとゲート回路４８２Ａとを備えた電流駆動型の回路である。ゲート回路４８２Ａの電源端子Ｖｄｄには直流電源４８１Ａの正極が電気接続され、ゲート回路４８２Ａの基準電位端子ＧＮＤには直流電源４８１Ａの負極が電気接続されている。
【００８２】
この場合、図８に記載された、直流電源２８、オーミック電極端子４６、半導体素子４０Ａ、オーミック電極端子６、及びモータ２９とで構成されるパワーラインと、直流電源４７１Ａ、ゲート回路４７２Ａ、ゲート端子４４、半導体素子４０Ａ、ゲート駆動用端子４５とで構成されるゲート駆動ラインとは、別個の電流ラインを形成している。同様に、上記パワーラインと、直流電源４８１Ａ、ゲート回路４８２Ａ、ゲート端子４２、半導体素子４０Ａ、ゲート駆動用端子７とで構成されるゲート駆動ラインとは、別個の電流ラインを形成している。
【００８３】
また、ゲート駆動回路４７Ａの基準電位端子１４は、ボンディングワイヤ９Ｅを介してオーミック電極パッド５に電気接続されているので、このオーミック電極パッド５の電位が、電流駆動型のゲート駆動回路４７Ａの基準電位となっている。
【００８４】
また、ゲート駆動回路４８Ａの基準電位端子１４は、ボンディングワイヤ９Ｃを介してオーミック電極パッド２に電気接続されているので、このオーミック電極パッド２の電位が、電流駆動型のゲート駆動回路４８Ａの基準電位となっている。
【００８５】
また、ゲート駆動回路４７Ｂ、４７Ｃ及び４７Ｄにおいても、上述したゲート駆動回路４７Ａと同様の構成となっている。
【００８６】
また、ゲート駆動回路４８Ｂ、４８Ｃ及び４８Ｄにおいても、上述したゲート駆動回路４８Ａと同様の構成となっている。
【００８７】
これにより、半導体装置２１０は、上記パワーライン及び上記ゲート駆動ラインの他経路に、別途ゲート駆動回路のＧＮＤ端子を設ける必要がない。また、上記ゲート駆動ラインは、半導体素子４０Ａ〜４０Ｄの過渡状態における、上記パワーラインの寄生インダクタンスにより発生する電圧ノイズの影響を受けることがないので、ゲート駆動回路４７Ａ〜４７Ｄ及びゲート駆動回路４８Ａ〜４８Ｄは、高精度及び安定なゲート駆動を実行することが可能となる。
【００８８】
図１０は、本発明の実施の形態４に係る第１の変形例を示す半導体装置を含む回路構成図である。同図に記載された駆動システムは、三相インバータ回路によりモータを駆動するシステムであり、直流電源２８と、半導体装置２２０とモータ３１とを備える。
【００８９】
半導体装置２２０は、ハーフブリッジ２０１、２０２及び第６のハーフブリッジであるハーフブリッジ２０３を備える。ハーフブリッジ２０１、２０２及び２０３は同一構成であり、それぞれ、実施の形態３に記載されたダブルゲート型の半導体装置２００の構成を有している。つまり、図１０に記載された半導体素子４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ及び４０Ｆは、それぞれ、図６に記載された半導体素子４０と同じ構成である。また、図１０に記載されたゲート駆動回路４７Ａ、４７Ｂ、４７Ｃ、４７Ｄ、４７Ｅ及び４７Ｆは、それぞれ、図６に記載されたゲート駆動回路４７と同じ構成である。また、ハーフブリッジ２０１、２０２及び２０３は、互いに並列接続されている。ハーフブリッジ２０１の有する半導体素子４０Ａ及び４０Ｂの中点とモータ３１の第１の端子とが電気接続され、ハーフブリッジ２０２の有する半導体素子４０Ｃ及び４０Ｄの中点とモータ３１の第２の端子とが電気接続され、ハーフブリッジ２０３の有する半導体素子４０Ｅ及び４０Ｆの中点とモータ３１の第３の端子とが電気接続されている。
【００９０】
ここで、ゲート駆動回路４８Ａ、４８Ｃ及び４８Ｅの基準電位端子１４を、例えば、それぞれのハーフブリッジにおける上記中点に接続し、ゲート駆動回路４７Ａ、４７Ｃ及び４７Ｅの基準電位端子１４を、例えば、直流電源２８の正極に電気接続し、ゲート駆動回路４８Ｂ、４８Ｄ及び４８Ｆの基準電位端子１４を、例えば、半導体装置２２０の接地端子に接続し、ゲート駆動回路４７Ｂ、４７Ｄ及び４７Ｆの基準電位端子１４を、例えば、それぞれのハーフブリッジにおける上記中点に接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【００９１】
図１１は、本発明の実施の形態４に係る第２の変形例を示す半導体装置を含む回路構成図である。同図に記載された駆動システムは、三相インバータ回路によりモータを駆動するシステムであり、交流電源６０と、入力フィルタ６１と、半導体装置２３０とモータ３１とを備える。
【００９２】
図１１に記載された半導体素子５０Ａ〜５０Ｉは、それぞれ、図６に記載されたダブルゲート型の半導体素子４０と同じ構成である。また、図１１に記載されたゲート駆動回路５７Ａ〜５７Ｉは、それぞれ、図６に記載されたゲート駆動回路４７と同じ構成である。また、図１１に記載されたゲート駆動回路５８Ａ〜５８Ｉは、それぞれ、図６に記載されたゲート駆動回路４８と同じ構成である。
【００９３】
交流電源６０から三相の交流電力が入力され、三相入力の各相間に入力フィルタ６１が接続されている。ゲート駆動回路５８Ａ、５７Ａ及びダブルゲート型の半導体素子５０Ａを１つの構成ユニットとし、同様の構成ユニットが９つ配置されている。つまり、１構成ユニットは、１つのダブルゲート型の半導体素子を、２つのゲート駆動回路で駆動している。上記９つの構成ユニットは、三相マトリクスコンバータ回路を形成することにより、モータ３１へ三相の出力電流を供給している。
【００９４】
具体的には、半導体装置２３０は、以下の構成を有する。
【００９５】
第３半導体素子である半導体素子５０Ａ、第６半導体素子である半導体素子５０Ｄ及び第９半導体素子である半導体素子５０Ｇのオーミック電極端子４６は、それぞれ、三相交流電源の第１出力端子に接続されている。
【００９６】
第４半導体素子である半導体素子５０Ｂ、第７半導体素子である半導体素子５０Ｅ及び第１０半導体素子である半導体素子５０Ｈのオーミック電極端子４６は、それぞれ、三相交流電源の第２出力端子に接続されている。
【００９７】
第５半導体素子である半導体素子５０Ｃ、第８半導体素子である半導体素子５０Ｆ及び第１１半導体素子である半導体素子５０Ｉのオーミック電極端子４６は、それぞれ、三相交流電源の第３出力端子に接続されている。
【００９８】
半導体素子５０Ａ、半導体素子５０Ｂ及び半導体素子５０Ｃのオーミック電極端子６は、それぞれ、三相モータの第１入力端子に接続されている。
【００９９】
半導体素子５０Ｄ、半導体素子５０Ｅ及び半導体素子５０Ｆのオーミック電極端子６は、それぞれ、三相モータの第２入力端子に接続されている。
【０１００】
半導体素子５０Ｇ、半導体素子５０Ｈ及び半導体素子５０Ｉのオーミック電極端子６は、それぞれ、三相モータの第３入力端子に接続されている。
【０１０１】
ここで、ゲート駆動回路５７Ａ〜５７Ｉの有する基準電位端子１４を、例えば、入力側の端子へ接続し、ゲート駆動回路５８Ａ〜５８Ｉの有する基準電位端子１４を、例えば、出力側の端子へ接続することで、ゲート駆動回路への外乱ノイズを低減することが可能となる。
【０１０２】
また入力電源が交流の場合、駆動システムの基準電位が変動するので、各ユニットの基準電位は、駆動システムの基準電位とせずに、任意の基準電位とすることが好ましい。本構成によれば、各ユニットの基準電位は、電流駆動型のソースパッドであるオーミック電極パッド２またはオーミック電極パッド５としているので、半導体装置の基準電位と合わせる必要がなく、複数のゲート駆動回路を独立に動作させることが可能となる。
【０１０３】
以上、本発明の半導体装置について、実施の形態に基づいて説明してきたが、本発明に係る半導体装置は、上記実施の形態に限定されるものではない。実施の形態１〜４及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜４及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る半導体装置を内蔵した各種機器も本発明に含まれる。
【産業上の利用可能性】
【０１０４】
本発明は、高精度かつ安定な電力制御を要するハイパワーデバイスのゲート駆動制御に利用可能であり、電流駆動型の半導体装置への応用に適している。
【符号の説明】
【０１０５】
１、４１、４３ ゲート電極パッド
１Ａ、４１Ａ、４３Ａ ゲート電極
１Ｂ ゲート配線
２、５ オーミック電極パッド
２Ａ、５Ａ オーミック電極
３、３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆ、４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ、４０Ｆ、５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ、５０Ｉ 半導体素子
４ 基板端子
６、１０、４６ オーミック電極端子
７、４５ ゲート駆動用端子
８、４２、４４ ゲート端子
９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ、９Ｆ ボンディングワイヤ
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ、１１Ｆ、４７、４７Ａ、４７Ｂ、４７Ｃ、４７Ｄ、４７Ｅ、４７Ｆ、４８、４８Ａ、４８Ｂ、４８Ｃ、４８Ｄ、４８Ｅ、４８Ｆ、５７Ａ、５７Ｂ、５７Ｃ、５７Ｄ、５７Ｅ、５７Ｆ、５７Ｇ、５７Ｈ、５７Ｉ、５８Ａ、５８Ｂ、５８Ｃ、５８Ｄ、５８Ｅ、５８Ｆ、５８Ｇ、５８Ｈ、５８Ｉ ゲート駆動回路
１２ 負荷
１３、２８、１１１、１１１Ａ、１１１Ｂ、４７１、４７１Ａ、４７１Ｂ、４８１、４８１Ａ、４８１Ｂ 直流電源
１４ 基準電位端子
１５ 出力端子
１９ 保護膜
２０、２１ 窒化物半導体層
２２ バッファ層
２３ 基板
２６、２７、３２ ｐ型窒化物半導体層
２９、３１ モータ
３０ 活性領域
６０ 交流電源
６１ 入力フィルタ
１００、１１０、１２０、２００、２１０、２２０、２３０ 半導体装置
１０１、１０２、１０３、２０１、２０２、２０３ ハーフブリッジ
１１２、１１２Ａ、１１２Ｂ、４７２、４７２Ａ、４７２Ｂ、４８２、４８２Ａ、４８２Ｂ ゲート回路
５００ ドライブ回路
５１６ ＩＧＢＴ
５５１ パワーＧＮＤ端子
５５２ センスＧＮＤ端子
５５３ センス端子
５６７ パワーＧＮＤ線
５７６ センスＧＮＤ線
５７９ 比較器
５８０ 抵抗
５８１ 基準電圧源
５８３ 内部インダクタンス
５８４ 抵抗
５８５ 寄生インダクタンス
【特許請求の範囲】
【請求項１】
電力変換を行う電流駆動型の第１半導体素子と、
前記第１半導体素子の電力変換を制御する第１ゲート駆動回路と、
接続端子部とを備え、
前記第１半導体素子は、
基板の上に積層された窒化物半導体層の積層体と、
前記積層体の上に形成されたゲート電極と、
前記基板上であって、前記ゲート電極の両側方に形成された第１オーミック電極及び第２オーミック電極と、
前記第１半導体素子上にあって、前記ゲート電極から配線されたゲート電極パッドと、
前記第１半導体素子上にあって、前記第１オーミック電極及び前記第２オーミック電極からそれぞれ配線された第１オーミック電極パッド及び第２オーミック電極パッドとを有し、
前記接続端子部は、
第１の接続材により前記第１オーミック電極パッドと接続された第１オーミック電極端子と、
第２の接続材により前記第２オーミック電極パッドと接続された第２オーミック電極端子と、
第３の接続材により前記第１オーミック電極パッドと接続されたゲート駆動用端子と、
第４の接続材により前記ゲート電極パッドと接続されたゲート端子とを有し、
前記第１ゲート駆動回路の入力端子は、前記ゲート駆動用端子に接続され、前記第１ゲート駆動回路の出力端子は、前記ゲート端子に接続され、前記第１ゲート駆動回路の基準電位を前記第１オーミック電極パッドの電位とする
半導体装置。
【請求項２】
前記接続端子部は、さらに、
前記第１半導体素子が接合された第１基板端子とを有し、
前記ゲート駆動用端子は、前記第１基板端子と同一端子とする
請求項１に記載の半導体装置。
【請求項３】
さらに、
前記第１半導体素子と同一の構造を有する第２半導体素子と、
前記第１ゲート駆動回路と同一の構造を有する第２ゲート駆動回路とを備え、
前記第２半導体素子と前記第２ゲート駆動回路との接続関係は、前記第１半導体素子と前記第１ゲート駆動回路との接続関係と同一であり、
前記第１半導体素子の第１オーミック電極端子と、前記第２半導体素子の第２オーミック電極端子とが接続されることにより、前記第１半導体素子、前記第２半導体素子、前記第１ゲート駆動回路及び前記第２ゲート駆動回路は、第１のハーフブリッジを構成する
請求項１又は２に記載の半導体装置。
【請求項４】
さらに、
前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジを備え、
単相モータを駆動するモータ駆動インバータを構成する
請求項３に記載の半導体装置。
【請求項５】
さらに、
前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジ及び第３のハーフブリッジを備え、
三相モータを駆動するモータ駆動インバータを構成する
請求項３に記載の半導体装置。
【請求項６】
電力変換を行う電流駆動型の第３半導体素子と、
前記第３半導体素子の電力変換を制御する第３ゲート駆動回路及び第４ゲート駆動回路と、
接続端子部とを備え、
前記第３半導体素子は、
基板の上に積層された窒化物半導体層の積層体と、
前記積層体の上に隣接して形成された第１ゲート電極及び第２ゲート電極と、
前記基板上であって、前記第１ゲート電極及び前記第２ゲート電極の両側方に形成された第３オーミック電極及び第４オーミック電極と、
前記第１半導体素子上にあって、前記第１ゲート電極及び前記第２ゲート電極からそれぞれ配線された第１ゲート電極パッド及び第２ゲート電極パッドと、
前記第１半導体素子上にあって、前記第３オーミック電極及び前記第４オーミック電極からそれぞれ配線された第３オーミック電極パッド及び第４オーミック電極パッドとを有し、
前記接続端子部は、
第１の接続材により前記第３オーミック電極パッドと接続された第３オーミック電極端子と、
第２の接続材により前記第４オーミック電極パッドと接続された第４オーミック電極端子と、
第３の接続材により前記第３オーミック電極パッドと接続された第１ゲート駆動用端子と、
第４の接続材により前記第４オーミック電極パッドと接続された第２ゲート駆動用端子と、
第５の接続材により前記第１ゲート電極パッドと接続された第１ゲート端子と、
第６の接続材により前記第２ゲート電極パッドと接続された第２ゲート端子とを有し、
前記第３ゲート駆動回路の入力端子は、前記第１ゲート駆動用端子に接続され、前記第３ゲート駆動回路の出力端子は、前記第１ゲート端子に接続され、前記第３ゲート駆動回路の基準電位を前記第３オーミック電極パッドの電位とし、
前記第４ゲート駆動回路の入力端子は、前記第２ゲート駆動用端子に接続され、前記第４ゲート駆動回路の出力端子は、前記第２ゲート端子に接続され、前記第４ゲート駆動回路の基準電位を前記第４オーミック電極パッドの電位とする
半導体装置。
【請求項７】
さらに、
前記第３半導体素子と同一の構造を有する第４半導体素子と、
前記第３ゲート駆動回路と同一の構造を有する第５ゲート駆動回路と、
前記第４ゲート駆動回路と同一の構造を有する第６ゲート駆動回路とを備え、
前記第４半導体素子と前記第５ゲート駆動回路との接続関係は、前記第３半導体素子と前記第３ゲート駆動回路との接続関係と同一であり、
前記第４半導体素子と前記第６ゲート駆動回路との接続関係は、前記第３半導体素子と前記第４ゲート駆動回路との接続関係と同一であり、
前記第３半導体素子の第３オーミック電極端子と、前記第４半導体素子の第４オーミック電極端子とが接続されることにより、前記第３半導体素子、前記第４半導体素子、前記第３ゲート駆動回路、前記第４ゲート駆動回路、前記第５ゲート駆動回路及び前記第６ゲート駆動回路は、第４のハーフブリッジを構成する
請求項６に記載の半導体装置。
【請求項８】
さらに、
前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジを備え、
単相モータを駆動するモータ駆動インバータを構成する
請求項７に記載の半導体装置。
【請求項９】
さらに、
前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジ及び第６のハーフブリッジを備え、
三相モータを駆動するモータ駆動インバータを構成する
請求項７に記載の半導体装置。
【請求項１０】
さらに、
前記第３半導体素子と同一の構造を有する第４半導体素子〜第１１半導体素子を備え、
前記第４半導体素子〜第１１半導体素子のそれぞれは、前記第３ゲート駆動回路と同一の構造を有するゲート駆動回路と接続され、かつ、前記第４ゲート駆動回路と同一の構造を有するゲート駆動回路と接続されており、
前記第３半導体素子、前記第６半導体素子及び前記第９半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第１出力端子に接続され、
前記第４半導体素子、前記第７半導体素子及び前記第１０半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第２出力端子に接続され、
前記第５半導体素子、前記第８半導体素子及び前記第１１半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第３出力端子に接続され、
前記第３半導体素子、前記第４半導体素子及び前記第５半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第１入力端子に接続され、
前記第６半導体素子、前記第７半導体素子及び前記第８半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第２入力端子に接続され、
前記第９半導体素子、前記第１０半導体素子及び前記第１１半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第３入力端子に接続されており、
三相モータを駆動するモータ駆動マトリクスコンバータを構成する
請求項６に記載の半導体装置。
【請求項１】
電力変換を行う電流駆動型の第１半導体素子と、
前記第１半導体素子の電力変換を制御する第１ゲート駆動回路と、
接続端子部とを備え、
前記第１半導体素子は、
基板の上に積層された窒化物半導体層の積層体と、
前記積層体の上に形成されたゲート電極と、
前記基板上であって、前記ゲート電極の両側方に形成された第１オーミック電極及び第２オーミック電極と、
前記第１半導体素子上にあって、前記ゲート電極から配線されたゲート電極パッドと、
前記第１半導体素子上にあって、前記第１オーミック電極及び前記第２オーミック電極からそれぞれ配線された第１オーミック電極パッド及び第２オーミック電極パッドとを有し、
前記接続端子部は、
第１の接続材により前記第１オーミック電極パッドと接続された第１オーミック電極端子と、
第２の接続材により前記第２オーミック電極パッドと接続された第２オーミック電極端子と、
第３の接続材により前記第１オーミック電極パッドと接続されたゲート駆動用端子と、
第４の接続材により前記ゲート電極パッドと接続されたゲート端子とを有し、
前記第１ゲート駆動回路の入力端子は、前記ゲート駆動用端子に接続され、前記第１ゲート駆動回路の出力端子は、前記ゲート端子に接続され、前記第１ゲート駆動回路の基準電位を前記第１オーミック電極パッドの電位とする
半導体装置。
【請求項２】
前記接続端子部は、さらに、
前記第１半導体素子が接合された第１基板端子とを有し、
前記ゲート駆動用端子は、前記第１基板端子と同一端子とする
請求項１に記載の半導体装置。
【請求項３】
さらに、
前記第１半導体素子と同一の構造を有する第２半導体素子と、
前記第１ゲート駆動回路と同一の構造を有する第２ゲート駆動回路とを備え、
前記第２半導体素子と前記第２ゲート駆動回路との接続関係は、前記第１半導体素子と前記第１ゲート駆動回路との接続関係と同一であり、
前記第１半導体素子の第１オーミック電極端子と、前記第２半導体素子の第２オーミック電極端子とが接続されることにより、前記第１半導体素子、前記第２半導体素子、前記第１ゲート駆動回路及び前記第２ゲート駆動回路は、第１のハーフブリッジを構成する
請求項１又は２に記載の半導体装置。
【請求項４】
さらに、
前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジを備え、
単相モータを駆動するモータ駆動インバータを構成する
請求項３に記載の半導体装置。
【請求項５】
さらに、
前記第１のハーフブリッジと並列に接続された、前記第１のハーフブリッジと同一構成を有する第２のハーフブリッジ及び第３のハーフブリッジを備え、
三相モータを駆動するモータ駆動インバータを構成する
請求項３に記載の半導体装置。
【請求項６】
電力変換を行う電流駆動型の第３半導体素子と、
前記第３半導体素子の電力変換を制御する第３ゲート駆動回路及び第４ゲート駆動回路と、
接続端子部とを備え、
前記第３半導体素子は、
基板の上に積層された窒化物半導体層の積層体と、
前記積層体の上に隣接して形成された第１ゲート電極及び第２ゲート電極と、
前記基板上であって、前記第１ゲート電極及び前記第２ゲート電極の両側方に形成された第３オーミック電極及び第４オーミック電極と、
前記第１半導体素子上にあって、前記第１ゲート電極及び前記第２ゲート電極からそれぞれ配線された第１ゲート電極パッド及び第２ゲート電極パッドと、
前記第１半導体素子上にあって、前記第３オーミック電極及び前記第４オーミック電極からそれぞれ配線された第３オーミック電極パッド及び第４オーミック電極パッドとを有し、
前記接続端子部は、
第１の接続材により前記第３オーミック電極パッドと接続された第３オーミック電極端子と、
第２の接続材により前記第４オーミック電極パッドと接続された第４オーミック電極端子と、
第３の接続材により前記第３オーミック電極パッドと接続された第１ゲート駆動用端子と、
第４の接続材により前記第４オーミック電極パッドと接続された第２ゲート駆動用端子と、
第５の接続材により前記第１ゲート電極パッドと接続された第１ゲート端子と、
第６の接続材により前記第２ゲート電極パッドと接続された第２ゲート端子とを有し、
前記第３ゲート駆動回路の入力端子は、前記第１ゲート駆動用端子に接続され、前記第３ゲート駆動回路の出力端子は、前記第１ゲート端子に接続され、前記第３ゲート駆動回路の基準電位を前記第３オーミック電極パッドの電位とし、
前記第４ゲート駆動回路の入力端子は、前記第２ゲート駆動用端子に接続され、前記第４ゲート駆動回路の出力端子は、前記第２ゲート端子に接続され、前記第４ゲート駆動回路の基準電位を前記第４オーミック電極パッドの電位とする
半導体装置。
【請求項７】
さらに、
前記第３半導体素子と同一の構造を有する第４半導体素子と、
前記第３ゲート駆動回路と同一の構造を有する第５ゲート駆動回路と、
前記第４ゲート駆動回路と同一の構造を有する第６ゲート駆動回路とを備え、
前記第４半導体素子と前記第５ゲート駆動回路との接続関係は、前記第３半導体素子と前記第３ゲート駆動回路との接続関係と同一であり、
前記第４半導体素子と前記第６ゲート駆動回路との接続関係は、前記第３半導体素子と前記第４ゲート駆動回路との接続関係と同一であり、
前記第３半導体素子の第３オーミック電極端子と、前記第４半導体素子の第４オーミック電極端子とが接続されることにより、前記第３半導体素子、前記第４半導体素子、前記第３ゲート駆動回路、前記第４ゲート駆動回路、前記第５ゲート駆動回路及び前記第６ゲート駆動回路は、第４のハーフブリッジを構成する
請求項６に記載の半導体装置。
【請求項８】
さらに、
前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジを備え、
単相モータを駆動するモータ駆動インバータを構成する
請求項７に記載の半導体装置。
【請求項９】
さらに、
前記第４のハーフブリッジと並列に接続された、前記第４のハーフブリッジと同一構成を有する第５のハーフブリッジ及び第６のハーフブリッジを備え、
三相モータを駆動するモータ駆動インバータを構成する
請求項７に記載の半導体装置。
【請求項１０】
さらに、
前記第３半導体素子と同一の構造を有する第４半導体素子〜第１１半導体素子を備え、
前記第４半導体素子〜第１１半導体素子のそれぞれは、前記第３ゲート駆動回路と同一の構造を有するゲート駆動回路と接続され、かつ、前記第４ゲート駆動回路と同一の構造を有するゲート駆動回路と接続されており、
前記第３半導体素子、前記第６半導体素子及び前記第９半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第１出力端子に接続され、
前記第４半導体素子、前記第７半導体素子及び前記第１０半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第２出力端子に接続され、
前記第５半導体素子、前記第８半導体素子及び前記第１１半導体素子の第４オーミック電極端子は、それぞれ、三相交流電源の第３出力端子に接続され、
前記第３半導体素子、前記第４半導体素子及び前記第５半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第１入力端子に接続され、
前記第６半導体素子、前記第７半導体素子及び前記第８半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第２入力端子に接続され、
前記第９半導体素子、前記第１０半導体素子及び前記第１１半導体素子の第３オーミック電極端子は、それぞれ、三相モータの第３入力端子に接続されており、
三相モータを駆動するモータ駆動マトリクスコンバータを構成する
請求項６に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１８２５９１（Ｐ２０１１−１８２５９１Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４５９６６（Ｐ２０１０−４５９６６）
【出願日】平成２２年３月２日（２０１０．３．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年３月２日（２０１０．３．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]