説明

半導体装置

【課題】出力特性の自動調整が可能で、かつ低電力で動作できる高速デジタル出力ドライバを有する半導体装置を提供する。
【解決手段】出力用ドライバ3は、参照電流Iref2の大きさに応じて、出力特性の調整が可能なスケーラブル低電圧信号方式のドライバである。出力用ドライバレプリカ4は、出力用ドライバを複製したものであり、自身の出力と基準電圧との差に基づいて、参照電流Iref2の大きさを調整して出力用ドライバ3へ出力する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関し、特に、出力ドライバを有する半導体装置に関する。
【背景技術】
【0002】
CMOS(Complementary Metal Oxide Semiconductor)イメージセンサなどの半導体装置には、外部に高速にデータを出力できるLVDS(Low Voltage Differential Signaling)のような差動インタフェースが設けられている。
【0003】
たとえば、特許文献1(特開2010−11432号公報)に記載されているLVDSインタフェースは、定電流i1,i2(i1>i2)を切り換える電流値切り換え回路と、デジタル信号を差動出力信号として外部装置である画像処理の回路ブロックへ伝送する転送回路と、動作モードが変化しても、差動出力信号のオフセット電圧を一定に保つオフセット電圧保持回路とを備えている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2010−11432号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1のLVDSインタフェースは、特性調整部を備えているが、特性判定と制御部分を内蔵していない為、外部装置を含めての特性調整シーケンスを構築しなければならない制約がある。
【0006】
また、特許文献1のLVDSインタフェースは、温度などの周辺環境の変動または製造時のウエハプロセスのばらつきに起因する出力の特性変動を調整するために、差動出力信号のオフセット電圧を一定に保つオフセット電圧保持回路を設けている。そのため、電源とグランドとの間に多数の素子が接続されて、縦積み段数が多くなる。その結果、低電力化のために電源電圧のレベルを下げることが困難となる。
【0007】
それゆえに、本発明の目的は、出力特性の自動調整が可能で、かつ低電力で動作できるドライバを有する半導体装置を提供することである。
【課題を解決するための手段】
【0008】
本発明の一実施形態は、第1の参照電流の大きさに応じて、出力特性の自動調整が可能なスケーラブル低電圧信号方式の出力用ドライバと、出力用ドライバを複製したドライバレプリカとを備え、ドライバレプリカは、自身の出力と基準電圧との差に基づいて、第1の参照電流の大きさを調整して出力用ドライバへ出力する。
【発明の効果】
【0009】
本発明の一実施形態の半導体装置のドライバによれば、出力特性の自動調整が可能で、かつ低電力で動作できる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態の半導体装置の構成を表わす図である。
【図2】第1の実施形態のドライバ部の構成を表わす図である。
【図3】図2のドライバ回路と、そのドライバ回路に接続されるレシーバ回路の構成を表わす図である。
【図4】図3の各構成要素の詳細な構成を表わす図である。
【図5】第2の実施形態のドライバ部の構成を表わす図である。
【図6】第3の実施形態のドライバ部の構成を表わす図である。
【発明を実施するための形態】
【0011】
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の実施形態の半導体装置の構成を表わす図である。
【0012】
図1を参照して、この半導体装置100は、CMOSイメージセンサであって、光を電気信号に変換する画素(CMOSセンサ)が行列状に配置された画素アレイ73と、列ごとに設けられ、画素アレイ73から出力されるアナログ信号をデジタル信号に変換するコラムADC72とを備える。また、この半導体装置100は、画素アレイ73の行を選択する垂直走査駆動回路71と、コラムADC72からのデジタルデータを受けて外部の画像処理用の回路へ出力するドライバ部75とを有する。
【0013】
[第1の実施形態]
図2は、第1の実施形態のドライバ部の構成を表わす図である。
【0014】
図1を参照して、ドライバ部75は、複数個のドライバ回路2a〜2nを備える。複数個のドライバ回路2a〜2nの各々は、出力用ドライバ3と、出力用ドライバレプリカ4とを備える。
【0015】
出力用ドライバ3は、参照電流Iref2の大きさに応じて、出力特性の自動調整が可能なスケーラブル低電圧信号方式のドライバである。
【0016】
出力用ドライバレプリカ4は、出力用ドライバ3を複製したレプリカである。出力用ドライバレプリカ4は、自身の出力と基準電圧との差に基づいて、参照電流Iref2の大きさを調整して出力用ドライバ3へ出力する。
【0017】
図3は、図2のドライバ回路と、そのドライバ回路に接続されるレシーバ回路の構成を表わす図である。
【0018】
図3を参照して、ドライバ回路2は、プリドライバ5およびSLVS(Scalable Low-Voltage Signaling)出力ドライバ7とからなる出力用ドライバ3を有する。SLVS出力ドライバ7として、たとえば、JEDEC(Joint Electron Device Engineering Council)規格のSLVS−400を用いることができる。
【0019】
SLVS出力ドライバ7は、簡易な基本構成であるため、従来のLVDSドライバのように、内部で直接、出力変動を調整することができない。そのため、ドライバ回路2は、さらに、SLVS出力ドライバ7の出力変動を調整するために、プリドライバレプリカ6およびSLVS出力ドライバレプリカ8とからなる出力用ドライバレプリカ4を備える。
【0020】
SLVS出力ドライバ7およびSLVS出力ドライバレプリカ8は、LVDSドライバのような差動共通電流源を有さず、低電圧(0.8V)の電源電圧で駆動されるため、消費電力を抑えることができる。
【0021】
レシーバ回路90は、SLVSレシーバ95を備える。差動伝送路93,94の終端にインピーダンスRz(50Ω)の終端抵抗91,92が設けられる。また、差動伝送路93,94は、インピーダンスRz(50Ω)の特性インピーダンスを有する。
【0022】
SLVS出力ドライバレプリカ8は、SLVS出力ドライバ7を模擬するように、内部に、Rz(50Ω)のインピーダンスを有する。
【0023】
プリドライバレプリカ6は、SLVS出力ドライバレプリカ8に参照電流Iref1を与え、プリドライバ5に参照電流Iref2を与える。
【0024】
SLVS出力ドライバレプリカ8の出力は、プリドライバレプリカ6にフィードバックされ、参照電流Iref1および参照電流Iref2の値が調整される。
【0025】
図4は、図3の各構成要素の詳細な構成を表わす図である。
(プリドライバレプリカ)
プリドライバレプリカ6は、比較器11と、NチャネルMOSトランジスタ15と、PチャネルMOSトランジスタ12と、PチャネルMOSトランジスタ13と、PチャネルMOSトランジスタ14と、PチャネルMOSトランジスタ16と、インピーダンスRpの抵抗17と、ダイオード18とを備えた、シングルエンドの増幅回路である。シングルエンドの増幅器とすることで、半導体装置の面積を低減することができる。
【0026】
PチャネルMOSトランジスタ12と、PチャネルMOSトランジスタ13と、PチャネルMOSトランジスタ14とは、VCC電源(2.5V)に接続され、カレントミラーを構成する。
【0027】
PチャネルMOSトランジスタ12には、参照電流Iref0が流れる。PチャネルMOSトランジスタ13には、参照電流Iref1が流れる。PチャネルMOSトランジスタ14には、参照電流Iref2が流れる。
【0028】
PチャネルMOSトランジスタ12のゲートの幅をW0、ゲートの長さをL0、PチャネルMOSトランジスタ13のゲートの幅をW1、ゲートの長さをL0、PチャネルMOSトランジスタ14のゲートの幅をW2、ゲートの長さをL2としたときに、Iref0:Iref1:Iref2=(W0/L0):(W1/L1):(W2/L2)の関係がある。
【0029】
比較器11は、基準電圧Vrefと、ノードN7との電圧を受ける。NチャネルMOSトランジスタ15は、比較器11の出力を受ける。
【0030】
基準電圧VrefがノードN7の電圧よりも大きいときには、比較器11の出力電圧は大きくなる。その結果、NチャネルMOSトランジスタ15を流れる参照電流Iref0の値が大きくなる。
【0031】
基準電圧VrefがノードN7の電圧よりも小さいときには、比較器11の出力電圧は小さくなる。その結果、NチャネルMOSトランジスタ15を流れる参照電流Iref0の値が小さくなる。
【0032】
PチャネルMOSトランジスタ16は、PチャネルMOSトランジスタ13の一端と、ノードN6の間に設けられる。PチャネルMOSトランジスタ16には、参照電流Iref1が流れる。PチャネルMOSトランジスタ16のゲートは、グランドに接続される。
【0033】
抵抗17とダイオード18は、ノードN6とグランドとの間に設けられる。
(SLVS出力ドライバレプリカ)
SLVS出力ドライバレプリカ8は、NチャネルMOSトランジスタ19と、インピーダンスRz(50Ω)の抵抗20とを備えた、シングルエンドの増幅回路である。シングルエンドの増幅器とすることで、半導体装置の面積を低減することができる。
【0034】
NチャネルMOSトランジスタ19は、VDD電源(800mV電源)とノードN7との間に設けられる。NチャネルMOSトランジスタ19のゲートは、プリドライバレプリカ6のノードN6と接続する。NチャネルMOSトランジスタ19には、出力電流Iout1が流れる。
【0035】
インピーダンスRzの抵抗20は、ノードN7とグランドとの間に設けられる。
(プリドライバ)
プリドライバ5は、PチャネルMOSトランジスタ21と、PチャネルMOSトランジスタ22と、インピーダンスRpの抵抗23と、インピーダンスRpの抵抗24と、ダイオード25とを備えた、差動増幅回路である。
【0036】
PチャネルMOSトランジスタ21は、ノードN11とノードN1との間に設けられる。PチャネルMOSトランジスタ22は、ノードN11とノードN2との間に設けられる。抵抗23は、ノードN1とノードN12との間に設けられる。抵抗24は、ノードN2とノードN12との間に設けられる。ダイオード25は、ノードN12とグランドとの間に設けられる。
【0037】
ノードN11は、プリドライバレプリカ6から出力される参照電流Iref2を受ける。PチャネルMOSトランジスタ21のゲートには、差動入力信号の一方の信号IN1が入力される。PチャネルMOSトランジスタ22のゲートには、差動入力信号の他方の信号IN2が入力される。ノードN1およびノードN2は、SLVS出力ドライバ7と接続する。
【0038】
(SLVS出力ドライバ)
SLVS出力ドライバ7は、NチャネルMOSトランジスタ26、NチャネルMOSトランジスタ27と、NチャネルMOSトランジスタ28と、NチャネルMOSトランジスタ29とを備えた、差動増幅回路である。
【0039】
NチャネルMOSトランジスタ26は、VDD電源(800mV電源)とノードN3との間に設けられる。NチャネルMOSトランジスタ26のゲートは、ノードN2と接続する。NチャネルMOSトランジスタ26には、出力電流Iout2が流れる。ここで、VDD電源は、外部から供給されるため、LDVSのような2.5V系の電源ドライバに対して大幅な電力削減効果となる。
【0040】
NチャネルMOSトランジスタ27は、VDD電源とノードN4との間に設けられる。NチャネルMOSトランジスタ27のゲートは、ノードN1と接続する。NチャネルMOSトランジスタ27には、出力電流Iout3が流れる。
【0041】
NチャネルMOSトランジスタ28は、ノードN3とグランドとの間に設けられる。NチャネルMOSトランジスタ28のゲートは、ノードN1と接続する。
【0042】
NチャネルMOSトランジスタ29は、ノードN4とグランドとの間に設けられる。NチャネルMOSトランジスタ29のゲートは、ノードN2と接続する。
【0043】
ノードN4は、差動伝送路の一方の伝送路93と接続する。
ノードN3は、差動伝送路の他方の伝送路94と接続する。
【0044】
(調整動作)
プリドライバレプリカ6は、PチャネルMOSトランジスタ16のゲートをグランドに接続することによって、プリドライバレプリカ6への入力が「L」となる。これは、差動入力信号の一方の信号IN1が「L」の状態を模擬している。
【0045】
差動入力信号の一方の信号IN1が「L」のときには、SLVS出力ドライバ7の出力ノードN4が「H」レベルとなる。したがって、比較器11に与える基準電圧は、この状態を模擬するように、出力ノードN4が「H」レベルとなる電圧である0.4Vに設定されている。
【0046】
SLVS出力ドライバレプリカ8のノードN7の出力電圧が基準電圧Vrefよりも大きいときには、比較器11の出力電圧は小さくなる。その結果、PチャネルMOSトランジスタ12およびNチャネルMOSトランジスタ15を流れる参照電流Iref0の値が小さくなり、PチャネルMOSトランジスタ13を流れる参照電流Iref1の値も小さくなる。その結果、NチャネルMOSトランジスタ19を流れる出力電流Iout1の大きさが小さくなり、ノードN7の出力電圧が減少する。
【0047】
SLVS出力ドライバレプリカ8のノードN7の出力電圧が基準電圧Vrefよりも小さいときには、比較器11の出力電圧は大きくなる。その結果、PチャネルMOSトランジスタ12およびNチャネルMOSトランジスタ15を流れる参照電流Iref0の値が大きくなり、PチャネルMOSトランジスタ13を流れる参照電流Iref1の値も大きくなる。その結果、NチャネルMOSトランジスタ19を流れる出力電流Iout1の大きさが大きくなり、ノードN7の出力電圧が増加する。
【0048】
以上のような、参照電流Iref0、Iref1の値の調整とともに、カレントミラーによって参照電流Iref2の値も、差動入力信号の一方の信号IN1が「L」のときに、SLVS出力ドライバ7の出力ノードN4が「H」レベルとなるように調整される。
【0049】
(IN1が「H」レベル、IN2が「L」レベルのときの動作)
差動入力信号の一方の信号IN1が「H」レベルでは、PチャネルMOSトランジスタ21がオフ、ノードN1が「L」レベルとなり、その結果NチャネルMOSトランジスタ27がオフ、NチャネルMOSトランジスタ28がオフとなる。
【0050】
差動入力信号の他方の信号IN2が「L」レベルでは、PチャネルMOSトランジスタ22がオン、ノードN2が「H」レベルとなり、その結果NチャネルMOSトランジスタ26がオン、NチャネルMOSトランジスタ29がオンとなる。
【0051】
したがって、この場合には、VDD電源、NチャネルMOSトランジスタ26、ノードN3、Rzのインピーダンスを有する伝送路94、Rzのインピーダンスを有する終端抵抗91、グランド、Rzのインピーダンスを有する終端抵抗92、Rzのインピーダンスを有する伝送路93、ノードN4、NチャネルMOSトランジスタ29、グランドの経路で電流が流れる。
【0052】
このとき、SLVSレシーバ95は、ドライバ回路から出力される論理状態「0」を検出する。
【0053】
(IN1が「L」レベル、IN2が「H」レベルのときの動作)
差動入力信号の一方の信号IN1が「L」レベルでは、PチャネルMOSトランジスタ21がオン、ノードN1が「H」レベルとなり、その結果NチャネルMOSトランジスタ27がオン、NチャネルMOSトランジスタ28がオンとなる。
【0054】
差動入力信号の他方の信号IN2が「H」レベルでは、PチャネルMOSトランジスタ22がオフ、ノードN2が「L」レベルとなり、その結果NチャネルMOSトランジスタ26がオフ、NチャネルMOSトランジスタ29がオフとなる。
【0055】
したがって、この場合には、VDD電源、NチャネルMOSトランジスタ27、ノードN4、Rzのインピーダンスを有する伝送路93、Rzのインピーダンスを有する終端抵抗92、グランド、Rzのインピーダンスを有する終端抵抗91、Rzのインピーダンスを有する伝送路94、ノードN3、NチャネルMOSトランジスタ28、グランドの経路で電流が流れる。
【0056】
このとき、SLVSレシーバ95は、ドライバ回路から出力される論理状態「1」を検出する。
【0057】
以上のように、本実施の形態の半導体装置によれば、出力用ドライバレプリカによって出力ドライバに供給する参照電流の大きさを調整することによって、出力ドライバの出力の特性変動が調整可能で、かつ低電力で動作できる。プリドライバを模擬したプリドライバレプリカが、SLVS出力ドライバを模擬したSLVS出力ドライバレプリカの出力電圧と基準電圧との差に応じて、SLVS出力ドライバレプリカおよびSLVS出力ドライバへ供給する参照電流の大きさを調整することによって、SLVS出力ドライバの出力の変動を調整することができる。
【0058】
[第1の実施形態の変形例]
SLVS出力ドライバレプリカ8に含まれるインピーダンスRzの抵抗20は、伝送路93、94のインピーダンス、伝送路93,94の終端抵抗91,92を模擬したものである。
【0059】
抵抗20は、伝送路93、94、および、伝送路93,94の終端抵抗91,92と同一の温度などの環境に置かれることが望ましい。したがって、抵抗20をチップの外部に配置し、ピンを介して内部のノードN7と接続されるものとしてもよい。
【0060】
[第2の実施形態]
図5は、第2の実施形態のドライバ部の構成を表わす図である。
【0061】
図5を参照して、このドライバ部は、複数の出力用ドライバ3と、複数の出力用ドライバレプリカ4とを備える。複数の出力用ドライバ3の構成は、すべて同じであり、図4に示す構成と同じである。複数の出力用ドライバレプリカ4の構成も、すべて同じであり、図4に示す構成と同じである。
【0062】
複数個の出力用ドライバレプリカの各々は、2個の出力用ドライバ3に参照電流Iref2を出力する。
【0063】
参照電流Iref2を出力する出力用ドライバレプリカ4と、出力用ドライバレプリカ4から出力される参照電流Iref2を受ける複数の出力用ドライバ3とは、近接して配置される。
【0064】
以上のように、本実施の形態によれば、1個の出力用ドライバレプリカが、1個の出力用ドライバに参照電流Iref2を供給する場合と比べて、出力用ドライバレプリカの個数を低減することができ、その結果、半導体装置の面積を低減することができる。
【0065】
[第2の実施形態の変形例]
第2の実施形態では、複数個の出力用ドライバレプリカの各々は、2個の出力用ドライバ3に参照電流Iref2を出力するものとしたが、2個以上の出力用ドライバ3に参照電流Iref2を出力するものとしてもよい。
【0066】
[第3の実施形態]
図6は、第3の実施形態のドライバ部の構成を表わす図である。
【0067】
図6を参照して、このドライバ部は、複数の出力用ドライバ3と、1つの出力用ドライバレプリカ4とを備える。複数の出力用ドライバ3の構成は、すべて同じであり、図4に示す構成と同じである。1つの出力用ドライバレプリカ4の構成は、図4に示す構成と同じである。
【0068】
出力用ドライバレプリカ4は、複数個の出力用ドライバ3に参照電流Iref2を出力する。
【0069】
出力用ドライバレプリカ4は、複数個の出力用ドライバ3が配置される領域の中央に配置される。
【0070】
以上のように、本実施の形態によれば、出力用ドライバレプリカ4が1個でよいので、半導体装置の面積を低減することができる。また、出力用ドライバレプリカ4は、複数個の出力用ドライバ3が配置される領域の中央に配置されるので、出力用ドライバレプリカ4からの参照電流が効率よく出力用ドライバ3に送られる。
【0071】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0072】
2a〜2n,2 ドライバ回路、3 出力用ドライバ、4 出力用ドライバレプリカ、5 プリドライバ、6 プリドライバレプリカ、7 SLVS出力ドライバ、8 SLVS出力ドライバレプリカ、11 比較器、12,13,14,16,21,22 PチャネルMOSトランジスタ、15,19,26,27,28,29 NチャネルMOSトランジスタ、17,20,23,24 抵抗、18,25 ダイオード、71 垂直走査駆動回路、72 カラムADC、73 画素アレイ、75 ドライバ部、90 レシーバ回路、91,92 終端抵抗、93,94 伝送路、95 SLVSレシーバ、100 CMOSイメージセンサ。

【特許請求の範囲】
【請求項1】
第1の参照電流の大きさに応じて、出力特性の自動調整が可能なスケーラブル低電圧信号方式の出力用ドライバと、
前記出力用ドライバを複製したドライバレプリカとを備え、
前記ドライバレプリカは、自身の出力と基準電圧との差に基づいて、前記第1の参照電流の大きさを調整して前記出力用ドライバへ出力する、半導体装置。
【請求項2】
前記出力用ドライバは、
SLVS出力ドライバと、
前記SLVS出力ドライバの前段に設けられるプリドライバとを含み、
前記ドライバレプリカは、
前記SLVS出力ドライバを複製したSLVS出力ドライバレプリカと、
前記SLVS出力ドライバレプリカの前段に設けられる、前記プリドライバを複製したプリドライバレプリカとを含み、
前記SLVS出力ドライバおよび前記プリドライバは、電流源を有せず、
前記SLVS出力ドライバレプリカは、前記SLVS出力ドライバが接続された伝送路のインピーダンス、および前記伝送路の終端に設けられた終端抵抗と同一のインピーダンスの抵抗を含み、
前記プリドライバレプリカは、
前記SLVS出力ドライバレプリカの出力と前記基準電圧との差を出力する比較回路と、
前記比較回路の出力に応じた大きさの前記SLVS出力ドライバレプリカへの第2の参照電流および前記プリドライバへの前記第1の参照電流を生成するカレントミラー回路とを備える、請求項1記載の半導体装置。
【請求項3】
前記SLVSドライバおよび前記プリドライバは、差動増幅回路であり、
前記SLVSドライバレプリカおよび前記プリドライバレプリカは、シングルエンドの増幅回路である、請求項2記載の半導体装置。
【請求項4】
前記半導体装置は、
複数個の前記出力用ドライバと、
複数個の前記ドライバレプリカとを備え、
前記複数個のドライバレプリカの各々は、2個以上の前記出力用ドライバに前記第1の参照電流を出力する、請求項1記載の半導体装置。
【請求項5】
前記半導体装置は、
複数個の前記出力用ドライバと、
1つの前記ドライバレプリカとを備え、
前記ドライバレプリカは、前記複数個の出力用ドライバに前記第1の参照電流を出力し、
前記ドライバレプリカは、複数個の出力用ドライバが配置される領域の中央に配置される、請求項1記載の半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2011−223430(P2011−223430A)
【公開日】平成23年11月4日(2011.11.4)
【国際特許分類】
【出願番号】特願2010−91942(P2010−91942)
【出願日】平成22年4月13日(2010.4.13)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】