半導体装置
【課題】半導体基板を貫通する基板貫通孔に埋め込まれた基板貫通電極と該半導体基板との間の絶縁膜に対してその絶縁性を高めることの可能な半導体装置を提供する。
【解決手段】第1シリコン基板11と、前記第1シリコン基板11に形成された第1多層配線層12と、前記第1シリコン基板11を貫通して前記第1多層配線層12の内部に延びる基板貫通孔Hと、前記基板貫通孔H内に埋め込まれた基板貫通電極18と、前記基板貫通孔Hの内周面と前記基板貫通電極18の外周面とに挟まれた絶縁膜17とを備え、前記絶縁膜17が、金属元素の酸化ホウ化物膜であって、前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウム、及びマグネシウムのいずれか一つである。
【解決手段】第1シリコン基板11と、前記第1シリコン基板11に形成された第1多層配線層12と、前記第1シリコン基板11を貫通して前記第1多層配線層12の内部に延びる基板貫通孔Hと、前記基板貫通孔H内に埋め込まれた基板貫通電極18と、前記基板貫通孔Hの内周面と前記基板貫通電極18の外周面とに挟まれた絶縁膜17とを備え、前記絶縁膜17が、金属元素の酸化ホウ化物膜であって、前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウム、及びマグネシウムのいずれか一つである。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体基板と該半導体基板上に形成された多層配線層とを貫通する電極を有する半導体装置、例えばシリコン基板と該シリコン基板上に形成された多層配線層とを貫通する電極(Through Silicon Via:TSV)を有する半導体装置に関する。
【背景技術】
【0002】
近年では、半導体デバイスの高性能化を図る技術の一つとして、例えば特許文献1に記載のように、シリコン基板に形成された基板貫通電極(シリコン基板貫通電極:Through Silicon Via (TSV))を介して複数の半導体チップを積層する三次元実装技術が注目されている。図8には、TSVを有した半導体装置の一部断面構造が示されている。
【0003】
図8に示されるように、半導体装置40にてトランジスタ等の素子が形成された半導体基板である第1シリコン基板41には、例えば低誘電率の絶縁膜中に第1シリコン基板41の素子と接続される第1電極42aや配線の形成された第1多層配線層42が積層されている。第1多層配線層42の上面には、例えば窒化シリコン膜等からなるパッシベーション層43が積層されている。一方、第1シリコン基板41の下面には、接着層44を介して、第2シリコン基板45上に形成された第2多層配線層46が接着されている。
【0004】
また、パッシベーション層43と第2多層配線層46との間には、上記接着層44、第1シリコン基板41、及び第1多層配線層42を貫通し、且つ第1多層配線層42に形成された第1電極42aと第2多層配線層46に形成された第2電極46aとをつなぐ基板貫通孔Hが形成されている。基板貫通孔Hには、該基板貫通孔Hの内面に形成された絶縁膜47に囲まれて上記第1電極42aと第2電極46aとを接続するシリコン基板貫通電極48が形成されている。絶縁膜47は、シリコン窒化物やシリコン酸化物から形成されて、第1多層配線層42に形成された配線、及び第2多層配線層46に形成された配線とシリコン基板貫通電極48とが電気的に接続したり、シリコン基板貫通電極48の構成元素が基板貫通孔Hの外側に移動することを抑えたりする。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2010−87233号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、上記TSVを形成する方法としては、一般に、(a)Via First 法、(b)Via Middle 法、(c)Via Last 法、(d)Via after Bonding 法と言われる4つの方法が検討されている。(a)Via First 法は、半導体製造プロセスの前工程である素子形成プロセスの前にTSVが形成される方法である。また、(b)Via Middle 法は、素子形
成プロセスと同時にTSVが形成される方法である。また、(c)Via Last 法は、素子
形成プロセスの後にTSVが形成される方法である。これらに対して、(d)Via after Bonding 法は、パッシベーション処理の施された半導体素子を有するウェハと他のウェハ、或いはパッシベーション処理の施された半導体素子を有するチップとウェハ、また或いは該チップと他のチップとが高分子樹脂などの接着剤で接着された後にTSVが形成される方法である。
【0007】
(a)Via First 法では、上述したように、素子形成プロセスの前にTSVが形成される。そのため、TSVに用いられる材料には、素子形成プロセスにて不可欠な熱処理に対
し、耐久性の高い材料が求められる。こうした要請のもと、Via First 法では、熱処理に対して耐久性の低い銅(Cu)がTSVの構成材料から外され、熱処理に対して耐久性の高いタングステン(W)が一般に用いられる。そして、Wの電気抵抗値がCuの電気抵抗値よりも大幅に高いため、結局のところ、Via First 法は、半導体素子の動作を高速化するという点において不可避的な課題を残している。
【0008】
(b)Via Middle 法では、素子形成プロセスと同時にTSVが形成される。すなわち
、パターン寸法がナノメートルオーダーの微細な半導体素子と、パターン寸法がマイクロメートルオーダーのTSVとが同時に形成されることとなる。このようなVia Middle 法
では、素子形成プロセスの処理工程数や処理時間をTSVに合わせて増やす必要があるため、結局のところ、プロセスのコストが大きいという点において不可避的な課題を残している。
【0009】
そのため、近年では、上述のような課題を有しない方法、すなわち、(c)Via Last法と(d)Via after Bonding法とが盛んに検討されている。
一方、(c)Via Last 法、(d)Via after Bonding 法では、ウェハの厚さが100
μm〜数μmまで削られ、その後に、TSV用のホールが形成される。詳しくは、(c)Via Last法では、石英などからなるウェハサポート基板にウェハが仮接着された後に、ウェハの裏面が削られ、その後に、TSVが形成される。また、(d)Via after Bonding 法では、(c)Via Last 法と同様に、一対のウェハが半導体素子の形成された表面同士
で接着された後に、半導体素子の形成されていない裏面が削られ、その後に、TSVが形成される。この際、上述した接着剤は、高分子樹脂から構成されるものであって、その熱処理に対する膨張量や変形量は、半導体素子に用いられている一般的な材料と比較して著しく大きいものである。そして、こうした接着剤の耐熱温度は、通常、180℃以下、好ましくは150℃以下である。そのため、上記(c)Via Last 法や(d)Via after Bonding 法では、こうした接着剤の耐熱温度以下、すなわち、180℃以下、好ましくは1
50℃以下でのプロセスが要求されている。
【0010】
しかしながら、上記シリコン窒化物やシリコン酸化物で形成される絶縁膜47は、一般に、250℃以上の高温条件にて成膜されて初めて絶縁膜47として機能するだけの絶縁性を有するものである。例えば、プラズマCVD法によってシリコン酸化膜を形成する場合、250℃〜400℃程度の温度条件にて成膜を行う必要がある。また、プラズマCVD法によってシリコン窒化膜を形成する場合、300℃程度の温度条件にて成膜を行う必要がある。そのため、上記(c)Via Last 法や(d)Via after Bonding 法において要
求される温度条件では、上記基板貫通孔Hの内面への成膜自体は可能であったとしても、膜内に含まれる不純物等のために、所望とする絶縁性を得ることが困難である。したがって、シリコン基板貫通電極を有する半導体装置には、上述のような低温条件下での成膜であっても十分な絶縁性を有する絶縁膜を貫通孔の内面に有することが望まれている。
【0011】
この発明は、上記実情に鑑みてなされたものであり、その目的は、半導体基板を貫通する基板貫通孔に埋め込まれた基板貫通電極と該半導体基板との間の絶縁膜に対してその絶縁性を高めることの可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0012】
以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項1に記載の発明は、半導体基板と、前記半導体基板に形成された多層配線層と、前記半導体基板を貫通して前記多層配線層の内部に延びる基板貫通孔と、前記基板貫通孔内に埋め込まれた基板貫通電極と、前記基板貫通孔の内周面と前記基板貫通電極の外周面とに挟まれた絶縁膜とを備え、前記絶縁膜が、金属元素の酸化ホウ化物膜であって、前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウ
ム、及びマグネシウムのいずれか一つであることを要旨とする。
【0013】
銅等の金属配線用のバリア膜としてZrB膜が研究されてから久しい。本願発明者らは、こうしたZrB膜の有するバリア性や導電性及び絶縁性を研究する過程にて、金属、ホウ素(B)、及び酸素(O)を含む膜、すなわちMBO膜(M=Al,Ti,V,Zr,Hf,Be,Mg)が、下記3つの特性を有することを見出した。
【0014】
・180℃以下の低温で膜として成長すること。
・熱CVD法によるシリコン酸化物膜と略同じ程度の優れた絶縁性を有すること。
・シリコン(Si)や銅(Cu)などに対して優れたバリア性を有すること。
【0015】
請求項1に記載の発明によれば、半導体基板を貫通する基板貫通孔の内周面と該基板貫通孔に埋め込まれた基板貫通電極の外周面との間に上述したMBO膜が挟入される。そのため、基板貫通孔の内周面と基板貫通電極の外周面とを互いに絶縁する絶縁膜が、180℃以下という低温で成膜される場合には、該絶縁膜がシリコン系である場合と比較して、基板貫通電極と半導体基板との間の絶縁性を高めることが可能である。
【0016】
請求項2に記載の発明は、請求項1に記載の半導体装置において、複数の前記半導体基板を備え、前記複数の半導体基板の各々が、高分子樹脂からなる接着層を介して互いに接合され、前記基板貫通孔が、前記接着層を貫通することを要旨とする。
【0017】
高分子樹脂からなる接着層では、その熱処理に対する膨張量や変形量が、半導体素子に用いられている一般的な材料と比較して著しく大きい。そして、こうした接着層の耐熱温度は、通常、180℃以下、好ましくは150℃以下である。
【0018】
請求項2に記載の発明によれば、こうした接着層に形成された基板貫通孔に対しても、上述した絶縁膜を形成することが可能である。そのため、半導体基板に形成された基板貫通孔と、接着層に形成された基板貫通孔との双方に対し、構成元素が同じ、あるいは類似した絶縁膜を形成することが可能である。それゆえに、半導体基板に形成された基板貫通孔と接着層に形成された基板貫通孔とに全く異なる材料からなる絶縁膜が形成される場合と比較して、基板貫通孔の全体にて、絶縁膜の絶縁性を均一にすることが可能となる。
【0019】
請求項3に記載の発明は、請求項2に記載の半導体装置において、前記絶縁膜が、前記半導体基板と該半導体基板に形成された前記接着層との境界において連続することを要旨とする。
【0020】
半導体基板に形成された基板貫通孔と、接着層に形成された基板貫通孔との双方に対し、互いに異なるタイミングで絶縁膜が形成される場合には、半導体基板に形成された基板貫通孔用の被覆工程と接着層に形成された基板貫通孔用の被覆工程とが必要とされる。そして、こうした絶縁膜の内側に基板貫通電極が埋め込まれる場合にも、自ずと半導体基板に形成された基板貫通孔用の被覆工程と接着層に形成された基板貫通孔用の被覆工程とが必要とされる。
【0021】
この点、請求項3に記載の発明によれば、絶縁膜が、半導体基板と接着層との境界において連続するため、半導体基板に形成された基板貫通孔用の被覆工程と、接着層に形成された基板貫通孔用の被覆工程との双方を同じタイミングで行うことが可能となる。それゆえに、絶縁膜が不連続的な構造である場合と比較して、絶縁膜を形成するための工程数を少なくすることが可能である。
【図面の簡単な説明】
【0022】
【図1】本発明の半導体装置における一実施形態の断面構造を示す図。
【図2】(a)(b)(c)(d)シリコン基板に形成された凹部及びその内側面に形成されたZrBO膜の断面構造を示すSEM画像。
【図3】(a)(b)シリコン基板及びZrBO膜の断面構造を示すSEM画像、(c)(d)純水に48時間浸したシリコン基板及びZrBO膜の断面構造を示すSEM画像。
【図4】O2を用いて形成したZrBO膜の組成をラザフォード後方散乱分光法(RBS)及び核反応分析(NRA)により分析した結果を示すグラフ。
【図5】O2を用いて形成したZrBO膜のリーク特性を水銀プローブで測定した結果を示すグラフ。
【図6】(a)(b)Cu/ZrBO/α−Siの積層構造を用いてZrBO膜のバリア性及びシリサイド耐性を評価した結果を示すSTEM写真。
【図7】N2Oを用いて形成したZrBO膜のリーク特性を水銀プローブで測定した結果を示すグラフ。
【図8】従来の半導体装置の断面構造を示す図。
【発明を実施するための形態】
【0023】
以下、本発明の半導体装置における一実施形態について図1〜図7を参照して説明する。
[半導体装置の構造]
図1に示されるように、半導体装置10の備える第1シリコン基板11は、トランジスタ等の半導体素子を上面側に有している。第1シリコン基板11の上面には、上記半導体素子に接続される配線を内部に有した絶縁層である第1多層配線層12が積層されている。第1多層配線層12は、例えばシロキサン結合を含む多孔質膜であって、2程度の比誘電率を示すいわゆる低誘電率膜と、銅等で形成された第1電極12aと配線とによって形成されている。
【0024】
第1多層配線層12の上面には、例えばシリコン酸化物やシリコン窒化物等の絶縁物によって形成されたパッシベーション層13が積層されている。パッシベーション層13は、上記第1シリコン基板11に形成された半導体素子や、第1多層配線層12に形成された配線を外部環境から保護するとともに、これら半導体装置及び配線における想定しない電気的接続を防止する。
【0025】
上記第1シリコン基板11の下面には、接着層14介して第2シリコン基板15と第2多層配線層16との積層体が接着されている。第2シリコン基板15及び第2多層配線層16は、半導体素子や配線を有するものであり、上記第1シリコン基板11と第1多層配線層12と同等の構造である。また、第2多層配線層16には、上記第1多層配線層12中に形成された第1電極12aと接続される第2電極16aが形成されている。第2電極16aは、第1多層配線層12及び第2多層配線層16中に形成された配線と同様、例えば銅によって形成されている。
【0026】
また、半導体装置10には、上記パッシベーション層13、第1多層配線層12、第1シリコン基板11、及び接着層14を貫通して、第2多層配線層16に形成された第2電極16aの表面にまで達する基板貫通孔Hが形成されている。基板貫通孔Hの直径は、例えば10μmであるとともに、該基板貫通孔Hにおける上記各種層の積層方向での深さは、例えば100μmである。また、基板貫通孔Hを複数の凹部、いわゆるマルチビアとした場合、各凹部の直径は、例えば1〜2μmであるとともに、該各凹部の深さは、例えば10〜30μmである。このように、半導体装置10に形成される基板貫通孔Hのアスペクト比は、10〜30程度であって、一般には、該基板貫通孔Hの内面への均一な成膜を困難にする程度に大きな値である。
【0027】
基板貫通孔Hの内周面は、ジルコニウム(Zr)とホウ素(B)と酸素(O)とから形成される酸化ホウ素ジルコニウム(ZrBO)膜である絶縁膜17によって覆われている。また、基板貫通孔Hには、この絶縁膜17を介して、例えば銅等から形成される基板貫通電極18が埋め込まれている。絶縁膜17の内表面は、第1シリコン基板11と該第1シリコン基板11に形成された接着層14との境界において連続する。また、こうした絶縁膜17によって囲まれる基板貫通電極18は、第1シリコン基板11と該第1シリコン基板11に形成された接着層14との境界において構造的に連続している。そして、このような基板貫通電極18が、第1多層配線層12中に形成された第1電極12aと第2多層配線層16中に形成された第2電極16aとを接続している。
【0028】
上述したZrBO膜は、化学蒸着(CVD)法や物理蒸着(PVD)法等の各成膜方法によって形成することが可能である。
例えば、ZrBO膜とは、ジルコニウムとホウ素とを含む金属含有ガスと活性状態の酸素原子を含む酸化ガスとの反応によって形成することが可能である。具体的には、ZrBO膜は、Zr(BH4)4と活性状態の酸素ガスとの反応によって形成することが可能である。また、具体的には、テトラキスジエチルアミノジルコニウム(TDEAZ)又はテトラキスジメチルアミノジルコニウム(TDMAZ)であるジルコニウム含有ガスとジボランとからなる金属含有ガスを活性状態の酸素原子が含まれる酸化ガスで酸化することによって形成することが可能となる。他方、例えば、ZrBO膜とは、ホウ化ジルコニウムからなるターゲットを酸素プラズマの雰囲気でスパッタすることによっても形成することが可能である。
【0029】
この際、ジルコニウムのホウ素化合物と活性状態の酸素との気相反応を用いる場合であれ、また、ジルコニウムのホウ素化合物と活性状態の酸素との表面反応を用いる場合であれ、いずれの反応系においても、180℃以下の基板表面上にて、ZrBO膜は成長する。そして、こうしたZrBO膜は、熱CVD法で形成されたシリコン酸化物膜と略同じ程度の優れた絶縁性を有し、且つシリコン(Si)や銅(Cu)等に対して優れたバリア性を有する。それゆえに、絶縁膜17が180℃以下という低温で成膜されるという前提において、絶縁膜17は、シリコン系の絶縁膜と比較して、その絶縁性を高めることが可能である。
【0030】
なお、絶縁膜17を構成する金属元素は、Zrの他、ベリリウム(Be)、マグネシウム(Mg)、アルミニウム(Al)、チタン(Ti)、バナジウム(V)、及びハフニウム(Hf)であってもよい。これら金属元素の酸化ホウ化物膜(MBO膜:M=Be、Mg、Al、Ti、V、Hf)も、上述のような低温での成膜が可能である。そして、絶縁膜17を構成する金属元素が上述した元素である場合には、該金属元素のホウ化物を揮発可能な材料、例えば、M(BH4)xとして用いることが可能でもある。具体的には、Be(BH4)2、Mg(BH4)2、Al(BH4)3、Ti(BH4)3、Ti(BH4)4、V(BH4)3、Zr(BH4)4、及びHf(BH4)4を用いることができる。それゆえに、このようなM(BH4)xと活性状態の酸素原子との表面反応を用いてMBO膜を形成することができる。
[実施例]
[ZrBO膜の形成]
直径6μm、深さ45μm(アスペクト比7.5)の凹部を複数有する直径200mmのシリコン基板に対して、CVD法を用いてZrBO膜を形成した。
【0031】
・Zrを含有する原料 Zr(BH4)4
・キャリアガス(Arガス)流量 100sccm
・N2ガス流量 475sccm
・O2ガス流量 25sccm
・成膜チャンバ内の圧力 300Pa
・マイクロ波電力 50W(ガス励起に消費される電力値)
・基板温度 150℃
・成膜時間 100秒
上記Zr(BH4)4をキャリアガスによってガス化して成膜チャンバ内に供給した。そして、マイクロ波によって活性状態とされた酸素によってZr(BH4)4を酸化することによって上記シリコン基板にZrBO膜を形成した。
【0032】
図2は、上記条件にて形成したZrBO膜と、該ZrBO膜が形成された凹部の断面構造を撮像したSEM画像である。図2(a)は、シリコン基板21に形成された1つの凹部22の全体を、図2(b)は、凹部22の開口における一部を、図2(c)は、凹部22の側面における深さ方向の中央部付近を、図2(d)は、凹部22の底面における一部をそれぞれ撮像したSEM画像である。なお、下記の各膜厚の値は、走査型電子顕微鏡を用いて測定した値である。
【0033】
図2(b)に示されるように、シリコン基板21の表面に形成されたZrBO膜23の膜厚を表面膜厚FT1とすると、該表面膜厚FT1は220nmであった。図2(c)に示されるように、シリコン基板21の有する凹部22の側面に形成されたZrBO膜23の膜厚を側面膜厚FT2とすると、該側面膜厚FT2は121nmであった。また、表面膜厚FT1に対する側面膜厚FT2の百分率である被覆率は、55%であった。図2(d)に示されるように、上記凹部22の底面に形成されたZrBO膜23の膜厚を底面膜厚FT3とすると、該底面膜厚FT3は120nmであった。また、表面膜厚FT1に対する底面膜厚FT3の百分率である被覆率は、54.5%であった。このように、凹部22の内側面に形成されたZrBO膜23の被覆率は、凹部22の側面及び底面のいずれにおいても50%を超える良好な値であり、上記形成方法によれば150℃の低温成膜でありながらも段差被覆性の良好なZrBO膜を形成できることが認められた。
[ZrBO膜の安定性]
直径200mmのシリコン基板に対して、上記条件にてZrBO膜を形成して試験用ウェハを得た。そして、成膜直後におけるZrBO膜の膜厚と、シリコン基板とZrBO膜とを純水に48時間浸した後のZrBO膜の膜厚とを測定した。なお、各膜厚は上記と同様の方法で測定した値である。
【0034】
図3は、成膜直後のシリコン基板31上のZrBO膜32aと、浸漬後のシリコン基板31上のZrBO膜32bとを撮像したSEM画像である。図3(a)及び図3(b)は成膜直後のZrBO膜32aであり、図3(c)及び図3(d)は浸漬後のZrBO膜32bである。図3(a)と図3(c)とを比較したところ、成膜直後のZrBO膜32aの表面と、浸漬後のZrBO膜32bの表面とでは外観上の差異が認められなかった。また、図3(b)に示されるように、成膜直後におけるZrBO膜の膜厚を膜厚FT4とすると、該膜厚FT4は264nmであった。そして、図3(d)に示されるように、浸漬後におけるZrBO膜の膜厚を膜厚FT5とすると、該膜厚FT5は270nmであった。つまり、成膜直後と浸積後とでは、ZrBO膜の膜厚は2.3%変化したのみであり、SEM測定による誤差範囲に包括されてしまうレベルで変化したのみであった。したがって、ZrBO膜は水に対して極めて安定な膜であることが認められた。
[ZrBO膜の組成]
直径200mmのシリコン基板に対して、膜厚が約200nmのZrBO膜を上記条件にて形成することによって試験用ZrBO膜を得た。そして、ZrBO膜中に含まれる元素の平均組成をラザフォード後方散乱分光法(RBS:Rutherford Backscattering Spectrometry )及び核反応分析(NRA:Nuclear Reaction Analysis )を用いて計測した
。図4及び下記表1は、RBS及びNRAでZrBO膜の深さ方向の組成を計測した結果
を示している。なお、図4において、横軸は上記試験用ZrBO膜の表面からの深さである。また、縦軸は、RBS及びNRAでZrBO膜を分析した結果、ZrBO膜から検出された元素の深さ方向の組成比を示している。
【0035】
【表1】
図4及び表1に示されるように、ZrBO膜中に検出された元素は、酸素、ホウ素、及びジルコニウムの3元素のみであった。窒素は膜中に検出されるレベルには含まれていなかった。また、酸素、ホウ素、及びジルコニウムの順でZrBO膜に占める割合が大きかった。より詳細には、酸素の平均組成比が65.4%、ホウ素の元素濃度が21.0%、ジルコニウムの元素濃度が13.6%であった。なお、RBS及びNRAによる組成分析の感度は%オーダーであり、各元素の検出誤差を下記表2に示す。
【0036】
【表2】
ちなみに、先の図3に示したように、ZrBO膜は水に対して安定であったことから、その膜中に、水と容易に反応することでホウ酸(B(OH)3)を生成する三酸化ホウ素(B2O3)を含んでいないものと考えられる。つまり、ZrBO膜とは、ジルコニウム、ホウ素、及び酸素を上述の割合で含むとともに、B2O3骨格を有しない膜構造であると考えられる。
[ZrBO膜の誘電率とリーク電流値]
直径200mm、且つ0.01Ωcm程度の低抵抗P型シリコン基板に対して、膜厚が100nmのZrBO膜を上記条件で形成することによって試験用ZrBO膜を得た。
【0037】
まず、ZrBO膜の誘電率を以下の方法にて算出した。つまり、電極面積が2.792×10−3cm2である水銀プローブを用いて、直流バイアスに1MHzの高周波を重畳してC−V特性を測定した後、C−V特性の測定結果から誘電率を算出した。
【0038】
ZrBO膜の誘電率の測定結果とともに、絶縁膜として多用されている酸化シリコン(SiO2)、窒化シリコン(Si3N4)、遷移金属の酸化物である酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸化タンタル(Ta2O5)、及び酸化チタ
ン(TiO2)の誘電率を表3に示す。なお、ZrBOの値としては、30個の試料について誘電率を測定した結果のうちの最小値と最大値とを記載している。また、ZrBO以外の酸化物における誘電率は、一般の専門書や文献などを参照した値である。
【0039】
【表3】
表3に示されるように、ZrBO膜の誘電率は、Zrの酸化物を含めた他の遷移金属の酸化物よりも極端に低いことが認められた。加えて、信号遅延が起こりにくい程度の低誘電率膜であるSiO2膜に近い誘電率であることが認められた。それゆえに、上記方法によって形成されたZrBO膜を、シリコン基板貫通電極(TSV)用の絶縁膜として用いた場合、他の遷移金属の酸化膜よりも該TSVにおける信号遅延を抑えることができる。
【0040】
同様に、0.01Ωcm程度の低抵抗P型シリコン基板上に上記条件で形成された膜厚が100nmであるZrBO膜のリーク電流としての電流密度J(A/cm2)を以下の方法にて測定した。つまり、ZrBO膜が形成された低抵抗P型シリコン基板を接地するとともに、ZrBO膜上の上記水銀プローブに負の電圧を0〜20Vまで印加することで、ZrBO膜に印加される電界E(MV/cm)に対する電流密度を測定した。この測定結果を図5に示す。
【0041】
ZrBO膜は、2MV/cmの電界が印加されたときの電流密度の値が9.16×10−10A/cm2であって、実用上好ましいとされる1×10−8A/cm2を超えない値であることが認められた。なお、150℃という低温下でプラズマCVD法によって形成されたシリコン酸化膜やシリコン窒化膜など、これらシリコン系の絶縁膜の場合には、同測定法において2MV/cmの電界が印加されると1×10−8A/cm2を超えるような値であった。それゆえに、上述の方法にて形成されたZrBO膜を上記TSV用の絶縁膜として用いることにより、プラズマCVD法によって形成されたシリコン系の絶縁膜を用いるよりも、シリコン基板とTSVとの絶縁性を高められることが認められた。
[ZrBO膜のバリア性]
表面に膜厚100nmのアモルファスシリコン(α−Si)が形成された直径200mmのシリコン基板に対して、膜厚100nmのZrBO膜を上記条件で形成し、その上にPVD法にて膜厚200nmの銅(Cu)を成膜した試験用サンプルウェハを得た。
【0042】
その後、この試験用サンプルウェハに対して、400℃、1時間のアニール処理を施し、Cu200nm/ZrBO100nm/α−Si100nmのサンドイッチ構造において、ZrBO100nmを介してのCuとSiとの反応、及びZrBO膜中のCu拡散の有無について調査した。
【0043】
こうした調査の結果として、アニール処理の前後における上記サンドイッチ構造を図6
に示す。図6(a)は、上記試験用サンプルウェハを形成した直後のSTEM写真であり、図6(b)はその試験用サンプルウェハに400℃、1時間のアニール処理を施した直後のSTEM写真である。このSTEM写真の比較から明らかなように、ZrBO100nmを介したCuとSiとの反応(シリサイデーション)は発生していなかった。また、同様の結果が、膜厚50nmのZrBO膜においても認められた。
【0044】
なお、上記アニール処理時における400℃という温度は、処理温度を最大でも200℃以下に設定しようとしている上述のVia Last やVia after Bonding でのTSV形成に
おけるバリア性やシリサイド耐性の評価には、十分な加速試験温度である。
【0045】
したがって、上述の結果から、150℃で成膜したZrBO膜は十分なバリア性を有した膜と認められるとともに、150℃で成膜したZrBO膜ではその膜厚が50nmあればバリア性、シリサイド耐性は十分であることが分かる。
[N2Oを用いたZrBO膜形成とリーク特性]
直径200mmの0.01Ωcm程度の低抵抗P型シリコン基板に対して、以下の条件にてZrBO膜を形成した。
【0046】
・キャリアガス(Arガス)流量 100sccm
・N2ガス流量 450sccm
・N2Oガス流量 50sccm
・成膜チャンバ内の圧力 300Pa
・マイクロ波電力 90W(ガス励起に消費される電力値)
・基板温度 140℃
・成膜時間 120秒
図7は、上記条件で低抵抗P型シリコン基板にZrBO膜を形成し、上記水銀プローブでZrBO膜のリーク電流を測定した結果を示している。上記水銀プローブによって印加する電圧は、シリコン基板がP型であるため負側に20Vまでとした。水銀プローブで測定した箇所のZrBO膜厚は約160nmであったことから、該ZrBO膜中の電界強度は1.2MV/cm強の値までしか測定できていないものの、リーク電流は1×10−8A/cm2より十分に小さく、実用レベルのリーク電流値であった。ちなみに、電界1MV/cmでのリーク電流は9.95×10−10A/cm2であった。このように、N2OをZr(BH4)4の酸化ガスとして用いるとともに、基板温度を140℃として成膜したZrBO膜でも、実用に十分な絶縁膜であった。
【0047】
以上説明したように、上記実施形態によれば以下に列挙する効果が得られるようになる。
(1)第1シリコン基板11を貫通する基板貫通孔Hの内周面と該基板貫通孔Hに埋め込まれた基板貫通電極18の外周面との間にZrBO膜が挟入される。そのため、基板貫通孔Hの内周面と基板貫通電極18の外周面とを互いに絶縁する絶縁膜17が、180℃以下という低温で成膜される場合には、該絶縁膜17がシリコン系である場合と比較して、第1シリコン基板11と基板貫通電極18との間の絶縁性を高めることが可能である。
【0048】
(2)接着層14に形成された基板貫通孔Hに対しても、上述のようにして絶縁性の高められた絶縁膜17を形成することが可能である。そのため、第1シリコン基板11に形成された基板貫通孔Hと、接着層14に形成された基板貫通孔Hとの双方に対し、構成元素が同じ、あるいは類似した絶縁膜17を形成することが可能である。それゆえに、第1シリコン基板11に形成された基板貫通孔Hと接着層14に形成された基板貫通孔Hとに全く異なる材料からなる絶縁膜17が形成される場合と比較して、基板貫通孔Hの全体にて、絶縁膜17の絶縁性を均一にすることが可能となる。
【0049】
(3)絶縁膜17の表面が、第1シリコン基板11と接着層14との境界において連続するため、第1シリコン基板11に形成された基板貫通孔H用の被覆工程と、接着層14に形成された基板貫通孔H用の被覆工程との双方を同じタイミングで行うことが可能となる。それゆえに、絶縁膜17の表面が不連続的な構造である場合と比較して、絶縁膜17を形成するための工程数を少なくすることが可能である。
【0050】
なお、上記実施形態は、以下のように適宜変更して実施することもできる。
・半導体装置を構成する半導体基板とは、シリコン基板の他、例えばSiC基板やGaN基板等であってもよい。要するに、180℃以下の低温で絶縁膜を形成することの可能な半導体基板であればよい。
【0051】
・絶縁膜17の内表面は、第1シリコン基板11と該第1シリコン基板11に形成された接着層14との境界において不連続であってもよい。このような構成であれば、第1シリコン基板11に形成された基板貫通孔Hに対する成膜条件と、接着層14に形成された基板貫通孔Hに対する成膜条件とを互いに異なるものとすることが可能である。それゆえに、第1シリコン基板11に合った絶縁膜17の成膜条件と、接着層14に合った絶縁膜17の成膜条件とを各別に設定することが可能にもなる。
【0052】
・半導体装置が、第1シリコン基板11、第1多層配線層12、パッシベーション層13、及び接着層14を備える構成とした。これに限らず、半導体装置は、少なくとも多層配線層12と基板貫通孔Hとが形成された半導体基板を有する構成であればよい。
【0053】
・実施形態及び実施例においては、絶縁膜17の主要な構成元素として、M(M=Be,Mg,Al,Ti,V,Hf)、B、及びOを例示した。これに限らず、絶縁膜の構成元素として、窒素(N)が含まれる構成であってもよい。
【符号の説明】
【0054】
10,40…半導体装置、11,41…第1シリコン基板、12,42…第1多層配線層、12a,42a…第1電極、13,43…パッシベーション層、14,44…接着層、15,45…第2シリコン基板、16,46…第2多層配線層、16a,46a…第2電極、17,47…絶縁膜、18,48…シリコン基板貫通電極(TSV)、21,31…シリコン基板、22…凹部、23,32a,32b…ZrBO膜、H…基板貫通孔。
【技術分野】
【0001】
この発明は、半導体基板と該半導体基板上に形成された多層配線層とを貫通する電極を有する半導体装置、例えばシリコン基板と該シリコン基板上に形成された多層配線層とを貫通する電極(Through Silicon Via:TSV)を有する半導体装置に関する。
【背景技術】
【0002】
近年では、半導体デバイスの高性能化を図る技術の一つとして、例えば特許文献1に記載のように、シリコン基板に形成された基板貫通電極(シリコン基板貫通電極:Through Silicon Via (TSV))を介して複数の半導体チップを積層する三次元実装技術が注目されている。図8には、TSVを有した半導体装置の一部断面構造が示されている。
【0003】
図8に示されるように、半導体装置40にてトランジスタ等の素子が形成された半導体基板である第1シリコン基板41には、例えば低誘電率の絶縁膜中に第1シリコン基板41の素子と接続される第1電極42aや配線の形成された第1多層配線層42が積層されている。第1多層配線層42の上面には、例えば窒化シリコン膜等からなるパッシベーション層43が積層されている。一方、第1シリコン基板41の下面には、接着層44を介して、第2シリコン基板45上に形成された第2多層配線層46が接着されている。
【0004】
また、パッシベーション層43と第2多層配線層46との間には、上記接着層44、第1シリコン基板41、及び第1多層配線層42を貫通し、且つ第1多層配線層42に形成された第1電極42aと第2多層配線層46に形成された第2電極46aとをつなぐ基板貫通孔Hが形成されている。基板貫通孔Hには、該基板貫通孔Hの内面に形成された絶縁膜47に囲まれて上記第1電極42aと第2電極46aとを接続するシリコン基板貫通電極48が形成されている。絶縁膜47は、シリコン窒化物やシリコン酸化物から形成されて、第1多層配線層42に形成された配線、及び第2多層配線層46に形成された配線とシリコン基板貫通電極48とが電気的に接続したり、シリコン基板貫通電極48の構成元素が基板貫通孔Hの外側に移動することを抑えたりする。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2010−87233号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、上記TSVを形成する方法としては、一般に、(a)Via First 法、(b)Via Middle 法、(c)Via Last 法、(d)Via after Bonding 法と言われる4つの方法が検討されている。(a)Via First 法は、半導体製造プロセスの前工程である素子形成プロセスの前にTSVが形成される方法である。また、(b)Via Middle 法は、素子形
成プロセスと同時にTSVが形成される方法である。また、(c)Via Last 法は、素子
形成プロセスの後にTSVが形成される方法である。これらに対して、(d)Via after Bonding 法は、パッシベーション処理の施された半導体素子を有するウェハと他のウェハ、或いはパッシベーション処理の施された半導体素子を有するチップとウェハ、また或いは該チップと他のチップとが高分子樹脂などの接着剤で接着された後にTSVが形成される方法である。
【0007】
(a)Via First 法では、上述したように、素子形成プロセスの前にTSVが形成される。そのため、TSVに用いられる材料には、素子形成プロセスにて不可欠な熱処理に対
し、耐久性の高い材料が求められる。こうした要請のもと、Via First 法では、熱処理に対して耐久性の低い銅(Cu)がTSVの構成材料から外され、熱処理に対して耐久性の高いタングステン(W)が一般に用いられる。そして、Wの電気抵抗値がCuの電気抵抗値よりも大幅に高いため、結局のところ、Via First 法は、半導体素子の動作を高速化するという点において不可避的な課題を残している。
【0008】
(b)Via Middle 法では、素子形成プロセスと同時にTSVが形成される。すなわち
、パターン寸法がナノメートルオーダーの微細な半導体素子と、パターン寸法がマイクロメートルオーダーのTSVとが同時に形成されることとなる。このようなVia Middle 法
では、素子形成プロセスの処理工程数や処理時間をTSVに合わせて増やす必要があるため、結局のところ、プロセスのコストが大きいという点において不可避的な課題を残している。
【0009】
そのため、近年では、上述のような課題を有しない方法、すなわち、(c)Via Last法と(d)Via after Bonding法とが盛んに検討されている。
一方、(c)Via Last 法、(d)Via after Bonding 法では、ウェハの厚さが100
μm〜数μmまで削られ、その後に、TSV用のホールが形成される。詳しくは、(c)Via Last法では、石英などからなるウェハサポート基板にウェハが仮接着された後に、ウェハの裏面が削られ、その後に、TSVが形成される。また、(d)Via after Bonding 法では、(c)Via Last 法と同様に、一対のウェハが半導体素子の形成された表面同士
で接着された後に、半導体素子の形成されていない裏面が削られ、その後に、TSVが形成される。この際、上述した接着剤は、高分子樹脂から構成されるものであって、その熱処理に対する膨張量や変形量は、半導体素子に用いられている一般的な材料と比較して著しく大きいものである。そして、こうした接着剤の耐熱温度は、通常、180℃以下、好ましくは150℃以下である。そのため、上記(c)Via Last 法や(d)Via after Bonding 法では、こうした接着剤の耐熱温度以下、すなわち、180℃以下、好ましくは1
50℃以下でのプロセスが要求されている。
【0010】
しかしながら、上記シリコン窒化物やシリコン酸化物で形成される絶縁膜47は、一般に、250℃以上の高温条件にて成膜されて初めて絶縁膜47として機能するだけの絶縁性を有するものである。例えば、プラズマCVD法によってシリコン酸化膜を形成する場合、250℃〜400℃程度の温度条件にて成膜を行う必要がある。また、プラズマCVD法によってシリコン窒化膜を形成する場合、300℃程度の温度条件にて成膜を行う必要がある。そのため、上記(c)Via Last 法や(d)Via after Bonding 法において要
求される温度条件では、上記基板貫通孔Hの内面への成膜自体は可能であったとしても、膜内に含まれる不純物等のために、所望とする絶縁性を得ることが困難である。したがって、シリコン基板貫通電極を有する半導体装置には、上述のような低温条件下での成膜であっても十分な絶縁性を有する絶縁膜を貫通孔の内面に有することが望まれている。
【0011】
この発明は、上記実情に鑑みてなされたものであり、その目的は、半導体基板を貫通する基板貫通孔に埋め込まれた基板貫通電極と該半導体基板との間の絶縁膜に対してその絶縁性を高めることの可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0012】
以下、上記課題を解決するための手段及びその作用効果について記載する。
請求項1に記載の発明は、半導体基板と、前記半導体基板に形成された多層配線層と、前記半導体基板を貫通して前記多層配線層の内部に延びる基板貫通孔と、前記基板貫通孔内に埋め込まれた基板貫通電極と、前記基板貫通孔の内周面と前記基板貫通電極の外周面とに挟まれた絶縁膜とを備え、前記絶縁膜が、金属元素の酸化ホウ化物膜であって、前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウ
ム、及びマグネシウムのいずれか一つであることを要旨とする。
【0013】
銅等の金属配線用のバリア膜としてZrB膜が研究されてから久しい。本願発明者らは、こうしたZrB膜の有するバリア性や導電性及び絶縁性を研究する過程にて、金属、ホウ素(B)、及び酸素(O)を含む膜、すなわちMBO膜(M=Al,Ti,V,Zr,Hf,Be,Mg)が、下記3つの特性を有することを見出した。
【0014】
・180℃以下の低温で膜として成長すること。
・熱CVD法によるシリコン酸化物膜と略同じ程度の優れた絶縁性を有すること。
・シリコン(Si)や銅(Cu)などに対して優れたバリア性を有すること。
【0015】
請求項1に記載の発明によれば、半導体基板を貫通する基板貫通孔の内周面と該基板貫通孔に埋め込まれた基板貫通電極の外周面との間に上述したMBO膜が挟入される。そのため、基板貫通孔の内周面と基板貫通電極の外周面とを互いに絶縁する絶縁膜が、180℃以下という低温で成膜される場合には、該絶縁膜がシリコン系である場合と比較して、基板貫通電極と半導体基板との間の絶縁性を高めることが可能である。
【0016】
請求項2に記載の発明は、請求項1に記載の半導体装置において、複数の前記半導体基板を備え、前記複数の半導体基板の各々が、高分子樹脂からなる接着層を介して互いに接合され、前記基板貫通孔が、前記接着層を貫通することを要旨とする。
【0017】
高分子樹脂からなる接着層では、その熱処理に対する膨張量や変形量が、半導体素子に用いられている一般的な材料と比較して著しく大きい。そして、こうした接着層の耐熱温度は、通常、180℃以下、好ましくは150℃以下である。
【0018】
請求項2に記載の発明によれば、こうした接着層に形成された基板貫通孔に対しても、上述した絶縁膜を形成することが可能である。そのため、半導体基板に形成された基板貫通孔と、接着層に形成された基板貫通孔との双方に対し、構成元素が同じ、あるいは類似した絶縁膜を形成することが可能である。それゆえに、半導体基板に形成された基板貫通孔と接着層に形成された基板貫通孔とに全く異なる材料からなる絶縁膜が形成される場合と比較して、基板貫通孔の全体にて、絶縁膜の絶縁性を均一にすることが可能となる。
【0019】
請求項3に記載の発明は、請求項2に記載の半導体装置において、前記絶縁膜が、前記半導体基板と該半導体基板に形成された前記接着層との境界において連続することを要旨とする。
【0020】
半導体基板に形成された基板貫通孔と、接着層に形成された基板貫通孔との双方に対し、互いに異なるタイミングで絶縁膜が形成される場合には、半導体基板に形成された基板貫通孔用の被覆工程と接着層に形成された基板貫通孔用の被覆工程とが必要とされる。そして、こうした絶縁膜の内側に基板貫通電極が埋め込まれる場合にも、自ずと半導体基板に形成された基板貫通孔用の被覆工程と接着層に形成された基板貫通孔用の被覆工程とが必要とされる。
【0021】
この点、請求項3に記載の発明によれば、絶縁膜が、半導体基板と接着層との境界において連続するため、半導体基板に形成された基板貫通孔用の被覆工程と、接着層に形成された基板貫通孔用の被覆工程との双方を同じタイミングで行うことが可能となる。それゆえに、絶縁膜が不連続的な構造である場合と比較して、絶縁膜を形成するための工程数を少なくすることが可能である。
【図面の簡単な説明】
【0022】
【図1】本発明の半導体装置における一実施形態の断面構造を示す図。
【図2】(a)(b)(c)(d)シリコン基板に形成された凹部及びその内側面に形成されたZrBO膜の断面構造を示すSEM画像。
【図3】(a)(b)シリコン基板及びZrBO膜の断面構造を示すSEM画像、(c)(d)純水に48時間浸したシリコン基板及びZrBO膜の断面構造を示すSEM画像。
【図4】O2を用いて形成したZrBO膜の組成をラザフォード後方散乱分光法(RBS)及び核反応分析(NRA)により分析した結果を示すグラフ。
【図5】O2を用いて形成したZrBO膜のリーク特性を水銀プローブで測定した結果を示すグラフ。
【図6】(a)(b)Cu/ZrBO/α−Siの積層構造を用いてZrBO膜のバリア性及びシリサイド耐性を評価した結果を示すSTEM写真。
【図7】N2Oを用いて形成したZrBO膜のリーク特性を水銀プローブで測定した結果を示すグラフ。
【図8】従来の半導体装置の断面構造を示す図。
【発明を実施するための形態】
【0023】
以下、本発明の半導体装置における一実施形態について図1〜図7を参照して説明する。
[半導体装置の構造]
図1に示されるように、半導体装置10の備える第1シリコン基板11は、トランジスタ等の半導体素子を上面側に有している。第1シリコン基板11の上面には、上記半導体素子に接続される配線を内部に有した絶縁層である第1多層配線層12が積層されている。第1多層配線層12は、例えばシロキサン結合を含む多孔質膜であって、2程度の比誘電率を示すいわゆる低誘電率膜と、銅等で形成された第1電極12aと配線とによって形成されている。
【0024】
第1多層配線層12の上面には、例えばシリコン酸化物やシリコン窒化物等の絶縁物によって形成されたパッシベーション層13が積層されている。パッシベーション層13は、上記第1シリコン基板11に形成された半導体素子や、第1多層配線層12に形成された配線を外部環境から保護するとともに、これら半導体装置及び配線における想定しない電気的接続を防止する。
【0025】
上記第1シリコン基板11の下面には、接着層14介して第2シリコン基板15と第2多層配線層16との積層体が接着されている。第2シリコン基板15及び第2多層配線層16は、半導体素子や配線を有するものであり、上記第1シリコン基板11と第1多層配線層12と同等の構造である。また、第2多層配線層16には、上記第1多層配線層12中に形成された第1電極12aと接続される第2電極16aが形成されている。第2電極16aは、第1多層配線層12及び第2多層配線層16中に形成された配線と同様、例えば銅によって形成されている。
【0026】
また、半導体装置10には、上記パッシベーション層13、第1多層配線層12、第1シリコン基板11、及び接着層14を貫通して、第2多層配線層16に形成された第2電極16aの表面にまで達する基板貫通孔Hが形成されている。基板貫通孔Hの直径は、例えば10μmであるとともに、該基板貫通孔Hにおける上記各種層の積層方向での深さは、例えば100μmである。また、基板貫通孔Hを複数の凹部、いわゆるマルチビアとした場合、各凹部の直径は、例えば1〜2μmであるとともに、該各凹部の深さは、例えば10〜30μmである。このように、半導体装置10に形成される基板貫通孔Hのアスペクト比は、10〜30程度であって、一般には、該基板貫通孔Hの内面への均一な成膜を困難にする程度に大きな値である。
【0027】
基板貫通孔Hの内周面は、ジルコニウム(Zr)とホウ素(B)と酸素(O)とから形成される酸化ホウ素ジルコニウム(ZrBO)膜である絶縁膜17によって覆われている。また、基板貫通孔Hには、この絶縁膜17を介して、例えば銅等から形成される基板貫通電極18が埋め込まれている。絶縁膜17の内表面は、第1シリコン基板11と該第1シリコン基板11に形成された接着層14との境界において連続する。また、こうした絶縁膜17によって囲まれる基板貫通電極18は、第1シリコン基板11と該第1シリコン基板11に形成された接着層14との境界において構造的に連続している。そして、このような基板貫通電極18が、第1多層配線層12中に形成された第1電極12aと第2多層配線層16中に形成された第2電極16aとを接続している。
【0028】
上述したZrBO膜は、化学蒸着(CVD)法や物理蒸着(PVD)法等の各成膜方法によって形成することが可能である。
例えば、ZrBO膜とは、ジルコニウムとホウ素とを含む金属含有ガスと活性状態の酸素原子を含む酸化ガスとの反応によって形成することが可能である。具体的には、ZrBO膜は、Zr(BH4)4と活性状態の酸素ガスとの反応によって形成することが可能である。また、具体的には、テトラキスジエチルアミノジルコニウム(TDEAZ)又はテトラキスジメチルアミノジルコニウム(TDMAZ)であるジルコニウム含有ガスとジボランとからなる金属含有ガスを活性状態の酸素原子が含まれる酸化ガスで酸化することによって形成することが可能となる。他方、例えば、ZrBO膜とは、ホウ化ジルコニウムからなるターゲットを酸素プラズマの雰囲気でスパッタすることによっても形成することが可能である。
【0029】
この際、ジルコニウムのホウ素化合物と活性状態の酸素との気相反応を用いる場合であれ、また、ジルコニウムのホウ素化合物と活性状態の酸素との表面反応を用いる場合であれ、いずれの反応系においても、180℃以下の基板表面上にて、ZrBO膜は成長する。そして、こうしたZrBO膜は、熱CVD法で形成されたシリコン酸化物膜と略同じ程度の優れた絶縁性を有し、且つシリコン(Si)や銅(Cu)等に対して優れたバリア性を有する。それゆえに、絶縁膜17が180℃以下という低温で成膜されるという前提において、絶縁膜17は、シリコン系の絶縁膜と比較して、その絶縁性を高めることが可能である。
【0030】
なお、絶縁膜17を構成する金属元素は、Zrの他、ベリリウム(Be)、マグネシウム(Mg)、アルミニウム(Al)、チタン(Ti)、バナジウム(V)、及びハフニウム(Hf)であってもよい。これら金属元素の酸化ホウ化物膜(MBO膜:M=Be、Mg、Al、Ti、V、Hf)も、上述のような低温での成膜が可能である。そして、絶縁膜17を構成する金属元素が上述した元素である場合には、該金属元素のホウ化物を揮発可能な材料、例えば、M(BH4)xとして用いることが可能でもある。具体的には、Be(BH4)2、Mg(BH4)2、Al(BH4)3、Ti(BH4)3、Ti(BH4)4、V(BH4)3、Zr(BH4)4、及びHf(BH4)4を用いることができる。それゆえに、このようなM(BH4)xと活性状態の酸素原子との表面反応を用いてMBO膜を形成することができる。
[実施例]
[ZrBO膜の形成]
直径6μm、深さ45μm(アスペクト比7.5)の凹部を複数有する直径200mmのシリコン基板に対して、CVD法を用いてZrBO膜を形成した。
【0031】
・Zrを含有する原料 Zr(BH4)4
・キャリアガス(Arガス)流量 100sccm
・N2ガス流量 475sccm
・O2ガス流量 25sccm
・成膜チャンバ内の圧力 300Pa
・マイクロ波電力 50W(ガス励起に消費される電力値)
・基板温度 150℃
・成膜時間 100秒
上記Zr(BH4)4をキャリアガスによってガス化して成膜チャンバ内に供給した。そして、マイクロ波によって活性状態とされた酸素によってZr(BH4)4を酸化することによって上記シリコン基板にZrBO膜を形成した。
【0032】
図2は、上記条件にて形成したZrBO膜と、該ZrBO膜が形成された凹部の断面構造を撮像したSEM画像である。図2(a)は、シリコン基板21に形成された1つの凹部22の全体を、図2(b)は、凹部22の開口における一部を、図2(c)は、凹部22の側面における深さ方向の中央部付近を、図2(d)は、凹部22の底面における一部をそれぞれ撮像したSEM画像である。なお、下記の各膜厚の値は、走査型電子顕微鏡を用いて測定した値である。
【0033】
図2(b)に示されるように、シリコン基板21の表面に形成されたZrBO膜23の膜厚を表面膜厚FT1とすると、該表面膜厚FT1は220nmであった。図2(c)に示されるように、シリコン基板21の有する凹部22の側面に形成されたZrBO膜23の膜厚を側面膜厚FT2とすると、該側面膜厚FT2は121nmであった。また、表面膜厚FT1に対する側面膜厚FT2の百分率である被覆率は、55%であった。図2(d)に示されるように、上記凹部22の底面に形成されたZrBO膜23の膜厚を底面膜厚FT3とすると、該底面膜厚FT3は120nmであった。また、表面膜厚FT1に対する底面膜厚FT3の百分率である被覆率は、54.5%であった。このように、凹部22の内側面に形成されたZrBO膜23の被覆率は、凹部22の側面及び底面のいずれにおいても50%を超える良好な値であり、上記形成方法によれば150℃の低温成膜でありながらも段差被覆性の良好なZrBO膜を形成できることが認められた。
[ZrBO膜の安定性]
直径200mmのシリコン基板に対して、上記条件にてZrBO膜を形成して試験用ウェハを得た。そして、成膜直後におけるZrBO膜の膜厚と、シリコン基板とZrBO膜とを純水に48時間浸した後のZrBO膜の膜厚とを測定した。なお、各膜厚は上記と同様の方法で測定した値である。
【0034】
図3は、成膜直後のシリコン基板31上のZrBO膜32aと、浸漬後のシリコン基板31上のZrBO膜32bとを撮像したSEM画像である。図3(a)及び図3(b)は成膜直後のZrBO膜32aであり、図3(c)及び図3(d)は浸漬後のZrBO膜32bである。図3(a)と図3(c)とを比較したところ、成膜直後のZrBO膜32aの表面と、浸漬後のZrBO膜32bの表面とでは外観上の差異が認められなかった。また、図3(b)に示されるように、成膜直後におけるZrBO膜の膜厚を膜厚FT4とすると、該膜厚FT4は264nmであった。そして、図3(d)に示されるように、浸漬後におけるZrBO膜の膜厚を膜厚FT5とすると、該膜厚FT5は270nmであった。つまり、成膜直後と浸積後とでは、ZrBO膜の膜厚は2.3%変化したのみであり、SEM測定による誤差範囲に包括されてしまうレベルで変化したのみであった。したがって、ZrBO膜は水に対して極めて安定な膜であることが認められた。
[ZrBO膜の組成]
直径200mmのシリコン基板に対して、膜厚が約200nmのZrBO膜を上記条件にて形成することによって試験用ZrBO膜を得た。そして、ZrBO膜中に含まれる元素の平均組成をラザフォード後方散乱分光法(RBS:Rutherford Backscattering Spectrometry )及び核反応分析(NRA:Nuclear Reaction Analysis )を用いて計測した
。図4及び下記表1は、RBS及びNRAでZrBO膜の深さ方向の組成を計測した結果
を示している。なお、図4において、横軸は上記試験用ZrBO膜の表面からの深さである。また、縦軸は、RBS及びNRAでZrBO膜を分析した結果、ZrBO膜から検出された元素の深さ方向の組成比を示している。
【0035】
【表1】
図4及び表1に示されるように、ZrBO膜中に検出された元素は、酸素、ホウ素、及びジルコニウムの3元素のみであった。窒素は膜中に検出されるレベルには含まれていなかった。また、酸素、ホウ素、及びジルコニウムの順でZrBO膜に占める割合が大きかった。より詳細には、酸素の平均組成比が65.4%、ホウ素の元素濃度が21.0%、ジルコニウムの元素濃度が13.6%であった。なお、RBS及びNRAによる組成分析の感度は%オーダーであり、各元素の検出誤差を下記表2に示す。
【0036】
【表2】
ちなみに、先の図3に示したように、ZrBO膜は水に対して安定であったことから、その膜中に、水と容易に反応することでホウ酸(B(OH)3)を生成する三酸化ホウ素(B2O3)を含んでいないものと考えられる。つまり、ZrBO膜とは、ジルコニウム、ホウ素、及び酸素を上述の割合で含むとともに、B2O3骨格を有しない膜構造であると考えられる。
[ZrBO膜の誘電率とリーク電流値]
直径200mm、且つ0.01Ωcm程度の低抵抗P型シリコン基板に対して、膜厚が100nmのZrBO膜を上記条件で形成することによって試験用ZrBO膜を得た。
【0037】
まず、ZrBO膜の誘電率を以下の方法にて算出した。つまり、電極面積が2.792×10−3cm2である水銀プローブを用いて、直流バイアスに1MHzの高周波を重畳してC−V特性を測定した後、C−V特性の測定結果から誘電率を算出した。
【0038】
ZrBO膜の誘電率の測定結果とともに、絶縁膜として多用されている酸化シリコン(SiO2)、窒化シリコン(Si3N4)、遷移金属の酸化物である酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸化タンタル(Ta2O5)、及び酸化チタ
ン(TiO2)の誘電率を表3に示す。なお、ZrBOの値としては、30個の試料について誘電率を測定した結果のうちの最小値と最大値とを記載している。また、ZrBO以外の酸化物における誘電率は、一般の専門書や文献などを参照した値である。
【0039】
【表3】
表3に示されるように、ZrBO膜の誘電率は、Zrの酸化物を含めた他の遷移金属の酸化物よりも極端に低いことが認められた。加えて、信号遅延が起こりにくい程度の低誘電率膜であるSiO2膜に近い誘電率であることが認められた。それゆえに、上記方法によって形成されたZrBO膜を、シリコン基板貫通電極(TSV)用の絶縁膜として用いた場合、他の遷移金属の酸化膜よりも該TSVにおける信号遅延を抑えることができる。
【0040】
同様に、0.01Ωcm程度の低抵抗P型シリコン基板上に上記条件で形成された膜厚が100nmであるZrBO膜のリーク電流としての電流密度J(A/cm2)を以下の方法にて測定した。つまり、ZrBO膜が形成された低抵抗P型シリコン基板を接地するとともに、ZrBO膜上の上記水銀プローブに負の電圧を0〜20Vまで印加することで、ZrBO膜に印加される電界E(MV/cm)に対する電流密度を測定した。この測定結果を図5に示す。
【0041】
ZrBO膜は、2MV/cmの電界が印加されたときの電流密度の値が9.16×10−10A/cm2であって、実用上好ましいとされる1×10−8A/cm2を超えない値であることが認められた。なお、150℃という低温下でプラズマCVD法によって形成されたシリコン酸化膜やシリコン窒化膜など、これらシリコン系の絶縁膜の場合には、同測定法において2MV/cmの電界が印加されると1×10−8A/cm2を超えるような値であった。それゆえに、上述の方法にて形成されたZrBO膜を上記TSV用の絶縁膜として用いることにより、プラズマCVD法によって形成されたシリコン系の絶縁膜を用いるよりも、シリコン基板とTSVとの絶縁性を高められることが認められた。
[ZrBO膜のバリア性]
表面に膜厚100nmのアモルファスシリコン(α−Si)が形成された直径200mmのシリコン基板に対して、膜厚100nmのZrBO膜を上記条件で形成し、その上にPVD法にて膜厚200nmの銅(Cu)を成膜した試験用サンプルウェハを得た。
【0042】
その後、この試験用サンプルウェハに対して、400℃、1時間のアニール処理を施し、Cu200nm/ZrBO100nm/α−Si100nmのサンドイッチ構造において、ZrBO100nmを介してのCuとSiとの反応、及びZrBO膜中のCu拡散の有無について調査した。
【0043】
こうした調査の結果として、アニール処理の前後における上記サンドイッチ構造を図6
に示す。図6(a)は、上記試験用サンプルウェハを形成した直後のSTEM写真であり、図6(b)はその試験用サンプルウェハに400℃、1時間のアニール処理を施した直後のSTEM写真である。このSTEM写真の比較から明らかなように、ZrBO100nmを介したCuとSiとの反応(シリサイデーション)は発生していなかった。また、同様の結果が、膜厚50nmのZrBO膜においても認められた。
【0044】
なお、上記アニール処理時における400℃という温度は、処理温度を最大でも200℃以下に設定しようとしている上述のVia Last やVia after Bonding でのTSV形成に
おけるバリア性やシリサイド耐性の評価には、十分な加速試験温度である。
【0045】
したがって、上述の結果から、150℃で成膜したZrBO膜は十分なバリア性を有した膜と認められるとともに、150℃で成膜したZrBO膜ではその膜厚が50nmあればバリア性、シリサイド耐性は十分であることが分かる。
[N2Oを用いたZrBO膜形成とリーク特性]
直径200mmの0.01Ωcm程度の低抵抗P型シリコン基板に対して、以下の条件にてZrBO膜を形成した。
【0046】
・キャリアガス(Arガス)流量 100sccm
・N2ガス流量 450sccm
・N2Oガス流量 50sccm
・成膜チャンバ内の圧力 300Pa
・マイクロ波電力 90W(ガス励起に消費される電力値)
・基板温度 140℃
・成膜時間 120秒
図7は、上記条件で低抵抗P型シリコン基板にZrBO膜を形成し、上記水銀プローブでZrBO膜のリーク電流を測定した結果を示している。上記水銀プローブによって印加する電圧は、シリコン基板がP型であるため負側に20Vまでとした。水銀プローブで測定した箇所のZrBO膜厚は約160nmであったことから、該ZrBO膜中の電界強度は1.2MV/cm強の値までしか測定できていないものの、リーク電流は1×10−8A/cm2より十分に小さく、実用レベルのリーク電流値であった。ちなみに、電界1MV/cmでのリーク電流は9.95×10−10A/cm2であった。このように、N2OをZr(BH4)4の酸化ガスとして用いるとともに、基板温度を140℃として成膜したZrBO膜でも、実用に十分な絶縁膜であった。
【0047】
以上説明したように、上記実施形態によれば以下に列挙する効果が得られるようになる。
(1)第1シリコン基板11を貫通する基板貫通孔Hの内周面と該基板貫通孔Hに埋め込まれた基板貫通電極18の外周面との間にZrBO膜が挟入される。そのため、基板貫通孔Hの内周面と基板貫通電極18の外周面とを互いに絶縁する絶縁膜17が、180℃以下という低温で成膜される場合には、該絶縁膜17がシリコン系である場合と比較して、第1シリコン基板11と基板貫通電極18との間の絶縁性を高めることが可能である。
【0048】
(2)接着層14に形成された基板貫通孔Hに対しても、上述のようにして絶縁性の高められた絶縁膜17を形成することが可能である。そのため、第1シリコン基板11に形成された基板貫通孔Hと、接着層14に形成された基板貫通孔Hとの双方に対し、構成元素が同じ、あるいは類似した絶縁膜17を形成することが可能である。それゆえに、第1シリコン基板11に形成された基板貫通孔Hと接着層14に形成された基板貫通孔Hとに全く異なる材料からなる絶縁膜17が形成される場合と比較して、基板貫通孔Hの全体にて、絶縁膜17の絶縁性を均一にすることが可能となる。
【0049】
(3)絶縁膜17の表面が、第1シリコン基板11と接着層14との境界において連続するため、第1シリコン基板11に形成された基板貫通孔H用の被覆工程と、接着層14に形成された基板貫通孔H用の被覆工程との双方を同じタイミングで行うことが可能となる。それゆえに、絶縁膜17の表面が不連続的な構造である場合と比較して、絶縁膜17を形成するための工程数を少なくすることが可能である。
【0050】
なお、上記実施形態は、以下のように適宜変更して実施することもできる。
・半導体装置を構成する半導体基板とは、シリコン基板の他、例えばSiC基板やGaN基板等であってもよい。要するに、180℃以下の低温で絶縁膜を形成することの可能な半導体基板であればよい。
【0051】
・絶縁膜17の内表面は、第1シリコン基板11と該第1シリコン基板11に形成された接着層14との境界において不連続であってもよい。このような構成であれば、第1シリコン基板11に形成された基板貫通孔Hに対する成膜条件と、接着層14に形成された基板貫通孔Hに対する成膜条件とを互いに異なるものとすることが可能である。それゆえに、第1シリコン基板11に合った絶縁膜17の成膜条件と、接着層14に合った絶縁膜17の成膜条件とを各別に設定することが可能にもなる。
【0052】
・半導体装置が、第1シリコン基板11、第1多層配線層12、パッシベーション層13、及び接着層14を備える構成とした。これに限らず、半導体装置は、少なくとも多層配線層12と基板貫通孔Hとが形成された半導体基板を有する構成であればよい。
【0053】
・実施形態及び実施例においては、絶縁膜17の主要な構成元素として、M(M=Be,Mg,Al,Ti,V,Hf)、B、及びOを例示した。これに限らず、絶縁膜の構成元素として、窒素(N)が含まれる構成であってもよい。
【符号の説明】
【0054】
10,40…半導体装置、11,41…第1シリコン基板、12,42…第1多層配線層、12a,42a…第1電極、13,43…パッシベーション層、14,44…接着層、15,45…第2シリコン基板、16,46…第2多層配線層、16a,46a…第2電極、17,47…絶縁膜、18,48…シリコン基板貫通電極(TSV)、21,31…シリコン基板、22…凹部、23,32a,32b…ZrBO膜、H…基板貫通孔。
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板に形成された多層配線層と、
前記半導体基板を貫通して前記多層配線層の内部に延びる基板貫通孔と、
前記基板貫通孔内に埋め込まれた基板貫通電極と、
前記基板貫通孔の内周面と前記基板貫通電極の外周面とに挟まれた絶縁膜とを備え、
前記絶縁膜が、金属元素の酸化ホウ化物膜であって、
前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウム、及びマグネシウムのいずれか一つである
ことを特徴とする半導体装置。
【請求項2】
複数の前記半導体基板を備え、
前記複数の半導体基板の各々が、高分子樹脂からなる接着層を介して互いに接合され、
前記基板貫通孔が、前記接着層を貫通する
請求項1に記載の半導体装置。
【請求項3】
前記絶縁膜が、前記半導体基板と該半導体基板に形成された前記接着層との境界において連続する
請求項2に記載の半導体装置。
【請求項1】
半導体基板と、
前記半導体基板に形成された多層配線層と、
前記半導体基板を貫通して前記多層配線層の内部に延びる基板貫通孔と、
前記基板貫通孔内に埋め込まれた基板貫通電極と、
前記基板貫通孔の内周面と前記基板貫通電極の外周面とに挟まれた絶縁膜とを備え、
前記絶縁膜が、金属元素の酸化ホウ化物膜であって、
前記金属元素が、アルミニウム、チタン、バナジウム、ジルコニウム、ハフニウム、ベリリウム、及びマグネシウムのいずれか一つである
ことを特徴とする半導体装置。
【請求項2】
複数の前記半導体基板を備え、
前記複数の半導体基板の各々が、高分子樹脂からなる接着層を介して互いに接合され、
前記基板貫通孔が、前記接着層を貫通する
請求項1に記載の半導体装置。
【請求項3】
前記絶縁膜が、前記半導体基板と該半導体基板に形成された前記接着層との境界において連続する
請求項2に記載の半導体装置。
【図1】
【図4】
【図5】
【図7】
【図8】
【図2】
【図3】
【図6】
【図4】
【図5】
【図7】
【図8】
【図2】
【図3】
【図6】
【公開番号】特開2012−142360(P2012−142360A)
【公開日】平成24年7月26日(2012.7.26)
【国際特許分類】
【出願番号】特願2010−292786(P2010−292786)
【出願日】平成22年12月28日(2010.12.28)
【出願人】(000231464)株式会社アルバック (1,740)
【Fターム(参考)】
【公開日】平成24年7月26日(2012.7.26)
【国際特許分類】
【出願日】平成22年12月28日(2010.12.28)
【出願人】(000231464)株式会社アルバック (1,740)
【Fターム(参考)】
[ Back to top ]