半導体装置

【課題】封止材の充填不良（ボイド）が抑制され、封止材の注入速度を速めることを可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ１０に形成された電極をなす複数の外部端子１１と、パッケージ基材２０に形成された複数の引出配線２１とが接合され、複数の外部端子１１及び複数の引出配線２１が封止材により封止されたものである。半導体チップ１０においては、複数の外部端子１１からなる外部端子列１２が、外部端子列１２の延びる方向に対して交差する方向に複数配列しており、かつ、複数の外部端子列１２において、複数の外部端子１１のうち２以上がチップ辺１０Ｅに対して交差する方向に同軸配列している。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに形成された電極をなす複数の外部端子と、パッケージ基材に形成された複数の引出配線とが接合され、複数の外部端子及び複数の引出配線が封止材により封止された半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置の一つとして、ＴＡＢ（テープ・オートメイテッド・ボンディング）型半導体装置がある。
ＴＡＢ型半導体装置では、半導体チップの電極となるパッド上の複数のバンプが、半導体チップのチップ辺に対して略平行方向に配列されており、最近では狭ピッチ化対応として２列以上の千鳥配列が増加している。通常、これらのバンプに接続されるフィルム基材のインナーリードは、バンプ上から半導体チップの外部に直線状に延在形成されている。
電子機器の小型化及び高機能化に伴って、これに搭載されるＴＡＢ型半導体装置も一層の小型化が必要となっている。そのためにはＴＡＢ型半導体装置内のインナーリードの狭ピッチ化（例えば、２５μｍピッチ→２３μｍピッチ→２０μｍピッチ）が進められている。
【０００３】
特許文献１には、千鳥配置の複数のバンプを持つ半導体チップを用いたＴＡＢ型半導体装置において、封止樹脂（封止材）の流れを良くするための構造が提案されている。
図１１に、特許文献１の図１に記載の半導体装置の要部平面図を示す。図１２に、図１１のXXII-XXII線断面図を示す。ここでは、特許文献１とは符号は変えてある。
【０００４】
図示するＴＡＢ型半導体装置１０１は、半導体チップ１１０に形成された電極をなす複数のバンプ（外部端子）１１１とテープ状のフィルム基材（パッケージ基材）１２０に形成された複数のインナーリード（引出配線）１２１とを熱圧着で接合し、半導体チップ１１０とフィルム基材１２０との隙間に封止樹脂ＣＰを注入し、これを硬化させて、製造されたものである。
図１２には、封止樹脂ＣＰの注入の様子が示されている。
【０００５】
図１１に示すように、半導体装置１０１の半導体チップ１１０においては、バンプ１１１が２列に千鳥配置されている。
図中、外側（チップ辺１１０Ｅ側）のバンプに符号１１１Ａを付し、内側（チップの中央側）のバンプに符号１１１Ｂを付してある。
半導体チップ１１０の外側バンプ１１１Ａには、フィルム基材１２０のインナーリード１２１Ａが接合され、半導体チップ１１０の内側バンプ１１１Ｂには、フィルム基材１２０のインナーリード１２１Ｂが接合されている。
特許文献１では、外側バンプ１１１Ａの内側から、互いに隣接する内側バンプ１１１Ｂ間を通る突起パターン１３０が設けられている（請求項１、図１、及び要約書等）。
【０００６】
特許文献１には、上記構成により、半導体チップとフィルム基材とを接続し、その間に樹脂を注入する際に、突起パターンに伝わって封止樹脂が進行し、半導体チップの中央側の列のバンプ間の封止樹脂の流れが助長されるので、バンプ近辺のボイドの発生を防止することができることが記載されている（要約書等）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２２１３２０号公報
【特許文献２】特開２００１−２８４４１３号公報
【特許文献３】特開２００６−１９６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１では、２列に千鳥配列された複数のバンプのうち、半導体チップのチップ辺側の列をなす複数の外側バンプの両側から半導体チップの内側方向への封止樹脂の流れだけを考慮しているため、半導体チップの中央側の列をなす複数の内側バンプの存在が樹脂注入を妨げとなる恐れがある。この様子を図１３に模式的に示す。
特許文献１の突起パターンは、半導体チップのチップ辺側の列をなす複数の外側バンプの両側から半導体チップの内側方向への封止樹脂の流れを整流するだけで、半導体チップの中央側の列をなす複数の内側バンプに当たって流れが妨げられた封止樹脂の流れを良くすることはできない。
封止樹脂の流れの不良は、封止樹脂の充填不良（ボイド）を起こす場合がある。そのため、封止樹脂の注入速度を遅くする必要があり、生産性（歩留りと生産能力）を向上させることが困難となっている。また、外側バンプと内側バンプとの間隔を必要以上に広く取る必要があり、このことがチップサイズの増大及びチップコストの増加を招いている。
【０００９】
特許文献２においても、封止樹脂の流れを良くするために、ベースフィルム（２）の半導体チップ（４）を搭載する搭載領域（２ａ）にパターン部材（２０Ａ）を設ける構成が提案されている（要約書）。特許文献２において、パターン部材（２０Ａ）はインナリード（８）の内側に形成され、半導体チップ（４）の周囲とパターン部材（２０Ａ）との間に封止樹脂（１０）が充填される領域が画成されている。
特許文献２では、半導体チップの複数のバンプ（図２の符号４ａ）の配列については記載がない。したがって、半導体チップの複数のバンプを千鳥配置した場合、特許文献１と同様の課題を有する。
【００１０】
特許文献３には、設計上の間隔の規格を遵守しながら、電極パッドを狭ピッチ化することを目的とし、電極パッドが多段に配列された半導体チップ（１）の外周に並んだ電極パッドの間を通って、内側の電極パッドに接続されたテープ配線基板（１２）の配線（６）を２本以上まとめて半導体チップ（１）の外側へ引き出す構成が提案されている（要約書、図１）。
特許文献３では、最内周から２段目以降外周に配列された任意の電極パッド間にあらかじめ定められた所定の間隔を設け、最外周から２段目以降内側に配列された電極パッドと接続される配線のうちの隣接して配線される複数の配線を上記間隔に配設させている（請求項１）。
そのため、半導体チップのチップ辺に対して略垂直方向に見た場合、１個のバンプしかない箇所が多く存在し、バンプを高密度に配置することができない。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、
半導体チップに形成された電極をなす複数の外部端子と、パッケージ基材に形成された複数の引出配線とが接合され、複数の前記外部端子及び複数の前記引出配線が封止材により封止された半導体装置であって、
前記半導体チップにおいては、複数の前記外部端子からなる外部端子列が、当該外部端子列の延びる方向に対して交差する方向に複数配列しており、かつ、前記複数の外部端子列において、複数の前記外部端子のうち２以上が前記外部端子列の延びる方向に対して交差する方向に同軸配列したものである。
【００１２】
通常、外部端子は略矩形状である。
本明細書において、「同軸配列」とは、複数の外部端子列の延びる方向と交差する方向に並んだ互いに隣接する２つの外部端子の互いに対向する２つの辺のうち、一方の辺（２つの辺の長さに差がある場合は短い方）の半分以上が、他方の辺に対向している状態と定義する。
したがって、「同軸配列」において、上記条件を充たせば、外部端子列の延びる方向に対して交差する方向に並んだ互いに隣接する２つの外部端子の中心軸がずれていても構わない。
ただし、外部端子列の延びる方向に同軸配列した複数の外部端子は、中心軸を同軸として、同軸配列していることが好ましい。
【００１３】
本発明の半導体装置においては、複数の外部端子列において、複数の外部端子のうち２以上が外部端子列の延びる方向に対して交差する方向に同軸配列しているので、半導体チップのサイズを大きくすることなく、特許文献３よりも半導体チップに外部端子を高密度に配置することができる。
本発明の半導体装置においては、複数の外部端子列において、複数の外部端子のうち２以上が外部端子列の延びる方向に対して交差する方向に同軸配列しているので、封止材の通り道が広く確保され、半導体装置への封止材の注入・浸透が容易である。そのため、封止材の充填不良（ボイド）が抑制され、封止材の注入速度を速めることが可能であり、信頼性の向上及び生産性（歩留りと生産能力）の向上、及びこれらによる低コスト化を図ることができる。
【発明の効果】
【００１４】
本発明によれば、半導体チップのサイズを大きくすることなく、半導体チップに外部端子を高密度に配置することができ、かつ、封止材の充填不良（ボイド）が抑制され、封止材の注入速度を速めることが可能であり、信頼性の向上及び生産性（歩留りと生産能力）の向上、及びこれらによる低コスト化を図ることができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る一実施形態の半導体装置の要部平面図である。
【図２】図１の半導体装置のII-II線断面図である。
【図３】図１の半導体装置において、封止樹脂の流れの様子を模式的に示す要部平面図である。
【図４】図１の半導体装置において、半導体チップのバンプ周辺の素子配置を示す要部平面図である。
【図５】設計変更例１を示す要部平面図である。
【図６】設計変更例２を示す要部平面図である。
【図７】設計変更例３を示す要部平面図である。
【図８】設計変更例４を示す要部平面図である。
【図９】設計変更例５を示す要部平面図である。
【図１０】設計変更例６を示す要部平面図である。
【図１１】特許文献１の半導体装置の要部平面図である。
【図１２】図１１の半導体装置のXXII-XXII線断面図である。
【図１３】図１１の半導体装置において、封止樹脂の流れの様子を模式的に示す要部平面図である。
【発明を実施するための形態】
【００１６】
「一実施形態」
図面を参照して、本発明に係る一実施形態の半導体装置の構成について説明する。図１は本実施形態の半導体装置の要部平面図である。図２は図１の半導体装置のII-II線断面図である。図３は封止樹脂の流れの様子を模式的に示す要部平面図である。図４は半導体チップのバンプ周辺の素子配置を示す要部平面図である。
図面上は視認しやすくするため、各部材の縮尺や位置は適宜、実際のものとは異ならせて、簡略化してある。
【００１７】
本実施形態の半導体装置１はＴＡＢ型半導体装置である。
本実施形態の半導体装置１は、半導体チップ１０に形成された電極をなす複数のバンプ（外部端子）１１とテープ状のフィルム基材（パッケージ基材）２０に形成された複数のインナーリード（引出配線）２１とを熱圧着で接合し、半導体チップ１０とフィルム基材２０との隙間に封止樹脂（封止材）ＣＰを注入し、これを硬化させて、製造されたものである。
【００１８】
フィルム基材２０は可撓性を持ち、封止樹脂ＣＰで封止された部分以外では折り曲げて、基板あるいは表示装置等に実装することが可能である。ここで、本実施形態の半導体装置が表示ドライバの場合、「表示装置」とは例えば、液晶（ＬＣＤ）パネル、プラズマディスプレイ（ＰＤＰ）パネル、エレクトロルミネッセンス（ＥＬ）パネル等の表示デバイスを指す。ただし、本実施形態の半導体装置が実装される装置は表示装置には限らない。
【００１９】
図２には、封止樹脂ＣＰの注入の様子が示されている。
半導体チップとパッケージ基材との境目に置かれた封止樹脂は、毛細管現象で半導体チップの下部に浸透していき、半導体チップ下のパッケージ基材との隙間を埋めることができる。半導体チップとパッケージ基材との隙間の間隔で所望の毛細管現象が効率的に起き、かつボイドの発生が無いように封止樹脂の粘度等が設計される。
【００２０】
本実施形態の半導体装置１の半導体チップ１０においては、半導体チップ１０のチップ辺１０Ｅに沿って配列した複数のバンプ（外部端子）からなるバンプ列（外部端子列）１２が、チップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向に複数配列している。
本実施形態において、外側（チップ辺１０Ｅ側）のバンプ列に符号１２Ａを付し、このバンプ列のバンプに符号１１Ａを付し、内側（チップの中央側）のバンプ列に符号１２Ｂを付し、このバンプ列のバンプに符号１１Ｂを付してある。
本実施形態ではさらに、上記２列のバンプ列１２Ａ、１２Ｂにおいて、複数のバンプ１１Ａ、１１Ｂが、チップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向に同軸配列している。
【００２１】
本実施形態では、各バンプ１１Ａ、１１Ｂは略矩形状であり、長軸方向がチップ辺１０Ｅに対して略垂直方向、短軸方向がチップ辺１０Ｅに対して略平行方向に配置されている。そして、２列のバンプ列１２Ａ、１２Ｂにおいて、２個のバンプ１１Ａ、１１Ｂが、チップ辺１０Ｅに対して略垂直方向に同軸配列している。２個のバンプ１１Ａ、１１Ｂは、中心軸を同軸として同軸配列している。
各バンプ１１Ａ、１１Ｂは略矩形状のパッド１１Ｐ上に形成されている（図４を参照）。
【００２２】
半導体チップ１０の外側バンプ１１Ａには、フィルム基材２０上に形成されたインナーリード２１Ａが接合され、半導体チップ１０の内側バンプ１１Ｂには、フィルム基材２０上に形成されたインナーリード２１Ｂが接合されている。
本実施形態において、外側バンプ１１Ａに接続されたインナーリード２１Ａは半導体チップ１０の外部から直線状に延びて、外側バンプ１１Ａに接続されている。内側バンプ１１Ｂに接続されたインナーリード２１Ｂは半導体チップ１０の外部から、隣接する外側バンプ１１Ａ間及び隣接する内側バンプ１１Ｂ間を通り、内側バンプ列１２Ｂより内側で略Ｊ字状に屈曲して、内側バンプ１１Ｂに接続されている。
【００２３】
本実施形態の半導体装置１においては、２列のバンプ列１２Ａ、１２Ｂにおいて、最も近接した２個のバンプ１１Ａ、１１Ｂが、チップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向に同軸配列しているので、半導体チップ１０のサイズを大きくすることなく、特許文献３よりも半導体チップ１０にバンプ１１を高密度に配置することができる。
本実施形態の半導体装置１においては、特許文献１に記載の２列の千鳥配置に対して、半導体チップ１０のサイズを増加することなく、同等数のバンプ１１を実装することができる。
【００２４】
半導体装置１の製造においては、半導体チップ１０上に配置された各バンプ１１Ａ、１１Ｂとフィルム基材２０上に形成されたインナーリード２１Ａ、２１Ｂとを熱圧着により接合した後、図２に示すように、半導体チップ１０とフィルム基材２０との間に封止樹脂ＣＰを流し込む。封止樹脂ＣＰは、毛細管現象によって半導体チップ１０とフィルム基材２０との隙間に流れ込んでいく。
【００２５】
図３は封止樹脂ＣＰの流れの様子を模式的に示している。
図示するように、本実施形態では、２列のバンプ列１２Ａ、１２Ｂにおいて、２個のバンプ１１Ａ、１１Ｂがチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向（本実施形態では略垂直方向）に同軸配列しているので、外側バンプ１１Ｂの間を流れてきた封止樹脂ＣＰは、内側バンプ１１Ｂに流れを邪魔されることなく直進して、半導体チップ１０の内側まで到達する。この際、外側バンプ１１Ａと内側バンプ１１Ｂと間には、封止樹脂ＣＰの流れの一部が入っていく。
【００２６】
本実施形態の半導体装置１においては、２列のバンプ列１２Ａ、１２Ｂにおいて、２個のバンプ１１Ａ、１１Ｂがチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向に同軸配列しているので、封止樹脂ＣＰの通り道が広く確保され、半導体装置１への封止樹脂ＣＰの注入・浸透が容易である。そのため、封止樹脂ＣＰの充填不良（ボイド）が抑制され、封止樹脂ＣＰの注入速度を速めることが可能であり、信頼性の向上及び生産性（歩留りと生産能力）の向上、及びこれらによる低コスト化を図ることができる。
【００２７】
本実施形態においては、内側バンプ列１２Ｂよりさらに内側でインナーリード２１Ｂを屈曲させている。かかる構成では、インナーリード２１Ｂの屈曲部分の厚みによって封止樹脂ＣＰの流動が阻害される恐れもない。
【００２８】
また、本実施形態においては、２列のバンプ列１２Ａ、１２Ｂにおいて、２個のバンプ１１Ａ、１１Ｂがバンプ列１２の延びる方向に対して交差する方向に同軸配列している２つのバンプの組を、バンプ列１２の延びる方向に複数かつ等間隔に配置している。そのため、それぞれの２つのバンプの組の間の封止樹脂ＣＰが流動する部分の立体的形状を同一にすることができ、この部分の封止樹脂ＣＰの流入時間を一定値に揃えることができる。これにより、バンプの横を通り抜けた封止樹脂ＣＰのチップ下への流入が均一になり、全体の封止樹脂ＣＰの流入効率が最大になるとともに、バンプの先のチップ下でのボイドの発生確率をさらに小さくすることができるようになる。
【００２９】
図３等に示すように、本実施形態では、互いに隣接する外側バンプ１１Ａ間、及び互いに隣接する内側バンプ１１Ｂ間にスペースが形成されている。このスペースは、インナーリード２１Ｂの配設、及び同一面上に形成されているインナーリード２１Ａ、１２Ｂ間の間隔を確保するために必要な部分であり、面積としては従来技術にもあったスペースである。本実施形態では、このスペースを略矩形状にして、半導体チップ１０の面積を効率良く利用することを可能としている。
【００３０】
図４は、本実施形態の半導体チップ１０のバンプ１１周辺の素子配置を示す要部平面図である。
本実施形態では、互いに隣接する外側バンプ１１Ａ間、及び互いに隣接する内側バンプ１１Ｂ間のスペースに、面積の大きいＥＳＤ保護回路Ｅを配置することができる。ＥＳＤ保護回路Ｅには内部回路が接続される。
図中、符号Ｗ１はバンプ１１のパッド１１ＰとＥＳＤ保護回路Ｅとを接続する配線を示し、符号Ｗ２はＥＳＤ保護回路Ｅと内部回路とを接続する配線を示している。
本実施形態では、互いに隣接する外側バンプ１１Ａ間、及び互いに隣接する内側バンプ１１Ｂ間のスペースに面積の大きいＥＳＤ保護回路Ｅを配置することができるので、特許文献１に記載の千鳥配置よりさらに半導体チップ１０のサイズを減少させることも可能である。
図４では、ＥＳＤ保護回路Ｅをパッド１１Ｐの下に配置していないが、プロセス上可能であれば、パッド１１Ｐ下も利用してさらに大きなＥＳＤ保護回路Ｅを形成することもできる。かかる構成では、さらにＥＳＤ保護性能が高い半導体チップ１０を実現することが可能である。
【００３１】
以上説明したように、本実施形態によれば、半導体チップ１０のサイズを大きくすることなく、半導体チップ１０にバンプ１１を高密度に配置することができ、かつ、封止樹脂ＣＰの充填不良（ボイド）が抑制され、封止樹脂ＣＰの注入速度を速めることが可能であり、信頼性の向上及び生産性（歩留りと生産能力）の向上、及びこれらによる低コスト化を図ることができるＴＡＢ型半導体装置１を提供することができる。
【００３２】
「設計変更」
上記実施形態の半導体装置では、半導体チップ１０において、複数のバンプ１１からなるバンプ列１２がバンプ列１２の延びる方向に対して交差する方向に複数配列しており、かつ、複数のバンプ列１２において、複数のバンプ１１のうち２以上が（バンプ列１２の延びる方向）に対して交差する方向に同軸配列していればよく、バンプ１１の配列パターン及びインナーリード２１の配設パターンは適宜設計変更できる。
以下、図面を参照して、設計変更例について説明する。
【００３３】
＜設計変更例１＞
半導体チップ１０とフィルム基材２０との隙間及び封止樹脂ＣＰの流動性等の条件から、インナーリード２１Ｂの屈曲部の厚みがそれ程問題にならない場合は、図５に示す半導体装置１Ａのように、内側バンプ１１Ｂの側方で、内側バンプ１１Ｂに接続されるインナーリード２１Ｂを屈曲させてもよい。
かかる構成では、内側バンプ１１Ｂに接続されたインナーリード２１Ｂが、内側バンプ１１Ｂより半導体チップ１０の内側にはみ出さないため、上記実施形態よりも半導体チップ１０のサイズをより小さくすることが可能である。
【００３４】
＜設計変更例２＞
半導体チップ１０において、バンプ列１２の列数は３以上でもよい。
図６に示す半導体装置１Ｂは、バンプ列１２の列数を３列とした例である。
図６において、外側バンプ列に符号１２Ａを付し、このバンプ列のバンプに符号１１Ａを付し、中央バンプ列に符号１２Ｂを付し、このバンプ列のバンプに符号１１Ｂを付し、内側バンプ列に符号１２Ｃを付し、このバンプ列のバンプに符号１１Ｃを付してある。
かかる設計変更では、より広い面積の封止樹脂ＣＰの流入経路が確保されるため、より封止樹脂ＣＰの注入効率が良くなるなどの効果が得られる。
【００３５】
＜設計変更例３＞
図７に示す半導体装置１Ｃは、図６に示した設計変更例と基本構成は同様であるが、３列のバンプ列１２において、３個のバンプ１１Ａ〜１１Ｃのうち、２個のバンプ１１Ａ、１１Ｂのみが、チップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向（本例では略垂直方向）に同軸配列し、バンプ１１Ｃは同軸配列していない例である。
この例では、内側バンプ１１Ｃに接続されたインナーリード２１Ｃは直線状に配設されている。
複数のバンプ列１２において、複数のバンプ１１がすべてチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して交差する方向に同軸配列していることが最も好ましいが、３列以上のバンプ配列においては、２列以上の複数のバンプ１１が同軸配列していれば、その横に２本以上のインナーリード２１を配線する間隔ができるため、封止樹脂ＣＰの流入効率に関して、特許文献１に記載の千鳥配置に対する優位的な効果が得られる。
【００３６】
＜設計変更例４＞
バンプ列１２が３列以上になると、同バンプ列１２をなす互いに隣接するバンプ１１間に充分な隙間ができるため、バンプ１１の配列パターンの設計自由度が増す。
図８に示す半導体装置１Ｄは、図７に示した設計変更例において、内側バンプ１１Ｃに接続されたインナーリード２１Ｃを途中で屈曲させて、インナーリード２１Ｃを直線状に配設した図７に示した設計変更例よりも内側バンプ１１Ｃを若干その他の列のバンプ１１Ａ、１１Ｂに近付けた例である。これにより、封止樹脂ＣＰの流入がバンプ１１Ｃの両側に略均等に起きるため、条件によっては図７の設計変更例４よりも封止樹脂の流入効率が良くなる。
【００３７】
＜設計変更例５＞
図９に示す半導体装置１Ｅは、図５に示した設計変更例において、２列のバンプ１１Ａ、１１Ｂがチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して斜め方向に同軸配列した例である。
かかる構成でも、上記実施形態と同様の効果が得られる。かかる設計変更では、半導体チップ１０上のバンプ１１の配置の設計自由度が増し、レイアウトを効率的に行うことが可能となる。また、バンプ１１Ａと１１Ｂとの間への封止樹脂ＣＰの流入方向が斜め一方向（図示例では、図示左下方から図示右上方向への斜め一方向）になるため、バンプ１１間への封止樹脂ＣＰの流入が、より速くかつより確実になり、バンプ１１Ａとバンプ１１Ｂとの間におけるボイドの発生確率が減少するという効果も得られる。
さらに内側バンプ１１Ｂに接続されたインナーリード２１Ｂを図示のように封止樹脂ＣＰの流れの一部をバンプ列１２間の隙間に誘導するような形状にすることにより、上記効果をより確実なものにすることができる。
【００３８】
＜設計変更例６＞
図１０は、上記実施形態の図４に対応する図にインナーリードを加えた図である。
図１０に示す半導体装置１Ｆにおいては、図６に示した設計変更例と同様、３列のバンプ列１２Ａ〜１２Ｃを有しているが、各バンプ１１Ａ〜１１Ｃ（及びこれらのパッド１１Ｐ）は、短軸方向がチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して略垂直方向、長軸方向がチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して略平行方向に配置されている。そして、３列のバンプ列１２Ａ〜１２Ｃにおいて、３列のバンプ１１Ａ〜１１Ｃがチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して略垂直方向に同軸配列している。
【００３９】
本例においても、互いに隣接する外側バンプ１１Ａ間、互いに隣接する中央バンプ１１Ｂ間、及び互いに隣接する内側バンプ１１Ｃ間のスペースに、面積の大きいＥＳＤ保護回路Ｅを配置することができる。ＥＳＤ保護回路Ｅには内部回路が接続される。
図中の符号Ｗ１はバンプ１１のパッド１１ＰとＥＳＤ保護回路Ｅとを接続する配線を示し、符号Ｗ２はＥＳＤ保護回路Ｅと内部回路とを接続する配線を示している。
本例において、インナーリード２１Ａ〜２１ＣはいずれもＬ字状に配設されており、いずれのインナーリード２１Ａ〜２１Ｃも、無理なく配設することが可能である。
【００４０】
本例のように、各バンプ１１Ａ〜１１Ｃを、短軸方向がチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して略垂直方向、長軸方向がチップ辺１０Ｅ（バンプ列１２の延びる方向）に対して略平行方向に配置することにより、バンプ列１２の数が増加しても、半導体チップ１０のサイズを大きくすることなく、半導体チップ１０に数多くのバンプ１１を搭載することが可能である。
【００４１】
「その他の設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更可能である。
【符号の説明】
【００４２】
１、１Ａ〜１Ｆ半導体装置
１０半導体チップ
１０Ｅチップ辺
１１、１１Ａ〜１１Ｃバンプ（外部端子）
１２、１２Ａ〜１２Ｃバンプ列（外部端子列）
２０フィルム基材（パッケージ基材）
２１、２１Ａ〜２１Ｃインナーリード（引出配線）

【特許請求の範囲】
【請求項１】
半導体チップに形成された電極をなす複数の外部端子と、パッケージ基材に形成された複数の引出配線とが接合され、複数の前記外部端子及び複数の前記引出配線が封止材により封止された半導体装置であって、
前記半導体チップにおいては、複数の前記外部端子からなる外部端子列が、当該外部端子列の延びる方向に対して交差する方向に複数配列しており、かつ、前記複数の外部端子列において、複数の前記外部端子のうち２以上が前記外部端子列の延びる方向に対して交差する方向に同軸配列した半導体装置。
【請求項２】
前記外部端子列の延びる方向が前記半導体チップの辺の方向と一致することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記同軸配列した前記２つ以上の外部端子の組が隣接して２以上あることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記同軸配列した前記２つ以上の外部端子の組が、等間隔で隣接して３以上あることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記パッケージ基材が可撓性を持つフィルム基材であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記パッケージ基材が、テープ状の前記フィルム基材であることを特徴とする請求項５に記載の半導体装置。

【図１】