半導体装置
【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子もしくは無機発光素子を有する発光表示装置を部品として搭載した電子機器に
関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【０００４】
また、薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体と
して用いた発光素子は、次世代のフラットパネルディスプレイへの応用が期待されている
。特に、発光素子をマトリクス状に配置した表示装置は、視野角が広く視認性が優れてい
る。
【０００５】
絶縁表面を有する基板上に薄膜トランジスタをマトリクス状に配置した発光表示装置は、
配線や電極によって基板表面に凹凸が形成される。その上に塗布法で絶縁膜を形成すると
均一な膜厚を保持することが困難となる。また、塗布法で成膜する際の遠心力によって、
凸部上の膜厚が薄くなる。すると、凸部上において絶縁膜の膜厚が薄くなった部分での耐
圧が低下されるという問題がある。
【０００６】
また、絶縁膜の耐圧を高くしようとして単純に膜厚を厚くすると、絶縁膜全体の応力が増
加し、絶縁膜の剥離や、基板の反りが生じる恐れがあった。
【０００７】
また、薄膜トランジスタをマトリクス状に配置した発光表示装置は、特許文献１に記載
された構成、具体的には隣接する画素の間に絶縁膜を設ける構造としている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１６４１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ、薄膜ト
ランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の上方に設
けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比べて大き
な段差が形成される。
【００１０】
隣接する画素の間に設ける絶縁膜を塗布法で形成した場合においても、この段差の影響を
受けて、部分的に薄くなる箇所が形成され、その箇所の耐圧が低下されるという問題があ
る。
【００１１】
本発明は、以上の問題点を鑑みてなされたもので、絶縁膜の膜厚が薄くとも高い絶縁特
性や、高い耐圧を備えた信頼性の高い発光装置を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明では、段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その
上に形成される絶縁膜の凹凸形状を緩和するものである。
【００１３】
また、上方配線の端部と下方配線の端部を一致させると、部分的に薄くなる箇所が形成
される傾向が見られることから、上方配線の端部と下方配線の端部とが一致しないように
、上方配線と下方配線の位置をずらして配置することも本発明の特徴の一つである。また
、上方配線の端部と下方配線の端部とが一致しないように、下方配線の配線幅よりも上方
配線の配線幅を太くして配置することも本発明の特徴の一つである。
【００１４】
特に、基板上方から見て上方配線と下方配線とを平行に配置する場合、上方配線の側面
と下方配線の側面とが一致しないようにすることが好ましい。
【００１５】
また、下方配線の形成において、テーパー形状を有する断面とし、配線幅を細くするエ
ッチングを行うことが好ましい。即ち、下方配線の形成時にテーパー形状を有する断面と
し、配線幅を細くするエッチングを行うと、設計マスクでは上方配線の端部と下方配線の
端部とが一致していても、実際に形成すると、上方配線の端部と下方配線の端部とが一致
しないようにすることができる。
【００１６】
また、塗布時（常温）において、粘度が１０ｃｐ（センチポイズ）以上６０ｃｐ（セン
チポイズ）以下を有する絶縁材料液を塗布し、乾燥させることで、段差部でも均一な膜厚
の絶縁膜を得ることもできる。
【００１７】
本発明により、絶縁膜を挟む２つの配線（上方配線、下方配線）間の絶縁性及び耐圧を
飛躍的に改善できる。
【００１８】
上述したこれらの手段は単なる設計事項ではなく、発光装置を作製し、画像表示させ、
発明者らの深い検討の後、発明された事項である。
【００１９】
本明細書で開示する発明の構成は、絶縁表面上に第１の配線、第２の配線、及び金属層
と、前記第１の配線、前記第２の配線、及び前記金属層を覆う第１の絶縁層と、前記第１
の絶縁層上に前記第２の配線と接続する電極と、前記第１の絶縁層、前記電極、前記金属
層、前記第１の配線、及び前記第２の配線を覆う第２の絶縁層とを有し、前記金属層およ
び前記第２の配線は、前記第１の配線と同じ材料であり、前記電極は、前記金属層と前記
第１の配線との間に配置されることを特徴とする半導体装置である。
【００２０】
また、本明細書で開示する発明の構成は、絶縁表面上に第１の配線、及び第２の配線と
、前記第１の配線、及び前記第２の配線を覆う第１の絶縁層と、前記第１の絶縁層上に前
記第２の配線と接続する第１の電極、電気的にフローティング状態である金属層と、第２
の電極と、前記第１の絶縁層、前記第１の電極、前記金属層、前記第１の配線、及び前記
第２の配線を覆う第２の絶縁層と、前記第２の電極上に発光層と、前記発光層上に第３の
電極とを有し、前記第２の配線は、前記第１の配線と同じ材料であり、前記金属層は、前
記第１の電極と同じ材料であり、前記第１の電極は、前記金属層と前記第１の配線との間
に配置されることを特徴とする半導体装置である。
上記構成において、前記第２の電極と、前記第３の電極と、前記発光層とが重なる箇所
で発光素子を構成することを特徴の一つとしている。
【００２１】
なお、発光素子は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕ
ｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極
と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底
状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）と
があるが、本発明は、どちらの発光を用いた場合にも適用可能である。
【００２２】
また、上記構成において、前記第２の絶縁層は、第２の電極の周縁部を覆う隔壁である
ことを特徴の一つとしている。
【００２３】
また、上記構成において、前記金属層は、電気的にフローティング状態の電極であるこ
とを特徴の一つとしている。
【００２４】
また、上記構成において、前記半導体装置は、前記第１の配線をゲート電極とする第１
の薄膜トランジスタと前記第２の配線をゲート電極とする第２の薄膜トランジスタとを有
することを特徴とする半導体装置である。
【００２５】
また、薄膜トランジスタ（ＴＦＴとも呼ぶ）のチャネル形成領域としては、非晶質半導体
膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることが
できる。さらにＴＦＴのチャネル形成領域として、非晶質と結晶構造（単結晶、多結晶を
含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であ
って、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半
導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることがで
きる。
【００２６】
また、上記構成において、前記第２の絶縁層は、溶媒を含み、且つ、粘度が１０ｃｐ以上
６０ｃｐ以下の材料を用いた塗布法により形成することを特徴の一つとしている。
【００２７】
また、本発明の半導体装置において、静電破壊防止のための保護回路（保護ダイオード
など）を設けてもよい。
【００２８】
また、本発明の半導体装置において、発光素子をマトリクス状に配置した発光装置を備え
る場合、その発光装置における画面表示の駆動方法は特に限定されず、例えば、点順次駆
動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動
方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置
のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっ
てもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【００２９】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加
される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの
（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子
に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【発明の効果】
【００３０】
本発明により、塗布法によって得られる絶縁膜を層間に用いた場合において、異なる層
に設けられた配線間の短絡の発生を効果的に防止することができる。従って、半導体装置
の製造における歩留まりが向上する。また、製造後の半導体装置の信頼性を向上すること
もできる。
【図面の簡単な説明】
【００３１】
【図１】発光装置の画素の一部を示す上面図及び断面図。（実施の形態１）
【図２】配線付近の断面の写真および模式図。（実施の形態２）
【図３】画素のレイアウトの一例を示す上面図。（実施の形態２）
【図４】画素のレイアウトの一例を示す上面図。（実施の形態３）
【図５】発光装置の作製工程を示す図。（実施の形態４）
【図６】発光装置の作製工程を示す図。（実施の形態４）
【図７】発光装置の作製工程を示す図。（実施の形態４）
【図８】アクティブマトリクス型ＥＬ表示装置の構成を示す図。（実施の形態５）
【図９】電子機器の一例を示す図。（実施の形態６）
【図１０】電子機器の一例を示す図。（実施の形態６）
【図１１】比較例を示す図。
【図１２】発光装置の画素の一部を示す上面図及び断面図。（実施の形態１）
【発明を実施するための形態】
【００３２】
本発明の実施形態について、以下に説明する。但し、本発明は以下の説明に限定されず
、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得る
ことは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載
内容に限定して解釈されるものではない。
【００３３】
（実施の形態１）
本実施の形態では、ダミー部材を設けることによって、ダミー部材上方に設ける絶縁層
が部分的に薄くなる箇所の形成を防止する例を図１（Ａ）及び図１（Ｂ）を用いて説明す
る。
【００３４】
図１（Ａ）は、発光装置の画素の一部を示す上面図であり、鎖線Ａ−Ｂで切断した断面
図が図１（Ｂ）である。
【００３５】
まず、図１（Ａ）、および図１（Ｂ）に示す構造を得る手順を説明する。
【００３６】
絶縁表面を有するガラス基板１０上に第１の絶縁層１１を形成し、その上に第１の配線１
２、第２の配線１３、金属層１４を形成する。金属層１４は導電層でもよい。なお、金属
層１４は、ダミー部材として機能させており、電気的に浮遊状態の電極、即ち、フローテ
ィング電極と言える。また、第１の絶縁層は、薄膜トランジスタのゲート絶縁膜としても
機能する。また、第１の配線１２、第２の配線１３、金属層１４と同一工程で、薄膜トラ
ンジスタのゲート電極を形成する。
【００３７】
次いで、これらの配線や金属層を覆う第２の絶縁層１５、第３の絶縁層１６を積層形成
する。
【００３８】
次いで、マスクを用いて第２の絶縁層１５、及び第３の絶縁層１６を選択的にエッチン
グして第２の配線１３に達するコンタクトホールを形成する。
【００３９】
次いで、金属材料からなる第１の電極を形成する。ここでは、第１の電極をチタン層１
７ａとアルミニウム層１７ｂとの積層で構成している。また、この第１の電極と同一工程
で薄膜トランジスタのソース電極やドレイン電極を形成する。
【００４０】
次いで、第３の絶縁層１６上に第２の電極を形成する。なお、第２の電極は、薄膜トラ
ンジスタのソース電極やドレイン電極と電気的に接続する。
【００４１】
次いで、溶媒を含む絶縁材料を用いて塗布法により、第４の絶縁層１８を形成する。こ
こまでの段階を終えた時点で図１（Ａ）及び図１（Ｂ）の状態が得られる。
【００４２】
なお、図１（Ｂ）は、発光装置の作製途中の図であり、さらに第４の絶縁層１８の上方に
有機化合物または無機化合物を含む発光層７２と、第３の電極７３とが積層形成される。
また、第３の電極７３形成直後の断面図を図１２（Ｂ）に示す。発光素子は、第２の電極
７１と、有機化合物または無機化合物を含む発光層７２と、第３の電極７３とで構成され
る。特に、アルミニウム層１７ｂの上端部と第３の電極７３とで短絡が生じる恐れがある
。本実施の形態では、ダミー部材である金属層１４を配置することによって、第４の絶縁
層１８の膜厚が部分的に薄くなることを防いでいる。また、図１（Ａ）よりも広範囲に画
素を示した上面図を図１２（Ａ）に示す。ソース線７５は、第１の半導体層１９を活性層
とする薄膜トランジスタに電気的に接続している。第１の半導体層１９は、コンタクトホ
ールを介して第１の電極と電気的に接続している。また、第１の電極は、コンタクトホー
ルを介して第２の配線１３と電気的に接続している。また、第２の配線１３は、第２の絶
縁層１５を介して第２の半導体層７７と重なるゲート電極として機能する。第２の半導体
層７７は、電源線７８及び、接続電極７６と電気的に接続している。また、接続電極７６
は第２の電極７１と電気的に接続している。なお、接続電極７６とソース線７５と電源線
７８は第１の電極と同じ材料で形成されている。第４の絶縁層１８は、第２の電極７１の
端部を覆う隔壁として機能し、第４の絶縁層の周縁を図１２（Ａ）中の符号７４に示す。
図１２（Ａ）に示すように、本発明は、金属層１４を第２の配線１３と重なっている第１
の電極と、第４の絶縁層の周縁７４との間に配置することで、第４の絶縁層の膜厚が部分
的に薄くなることを防いでいる。
【００４３】
また、第１の配線１２も第４の絶縁層１８の凹凸形状を緩和させる機能を有している。本
実施の形態１では、第１の電極を囲むように所定の間隔で第１の配線１２及び金属層１４
を配置することによって、第４の絶縁層１８の凹凸形状を緩和させている。
【００４４】
また、金属層１４の上面形状をＬ字形状としているが特に限定されず、複数の矩形形状
としてもよい。
【００４５】
（実施の形態２）
本実施の形態では、上方配線の端部と下方配線の端部を一致させないように各配線を設け
る例を図２（Ａ）、図２（Ｂ）、及び図３を用いて説明する。
【００４６】
実際に、上方配線の端部と下方配線の端部の位置を異ならせたレイアウトで発光装置を
形成し、その一部の断面写真が図２（Ａ）である。なお、図２（Ａ）に対応する模式図を
図２（Ｂ）に示す。
【００４７】
図２（Ｂ）において、ガラス基板２０上にゲートメタル層２１、第１の絶縁層２２、第
１のチタン膜２３ａ、アルミニウム膜２３ｂ、第２のチタン膜２３ｃ、第２の絶縁層２４
が設けられている。第２の絶縁層２４上には発光素子を形成する有機化合物を含む層と上
部電極２５が形成される。なお、図２（Ｂ）において、発光素子の下部電極は図示してい
ない。
【００４８】
また、比較例として、上方配線の端部と下方配線の端部を一致させたレイアウトで発光
装置を形成し、その一部の断面写真が図１１（Ａ）である。なお、図１１（Ａ）に対応す
る模式図を図１１（Ｂ）に示す。図１１（Ｂ）において、ガラス基板６０上にゲートメタ
ル層６１、第１の絶縁層６２、第１のチタン膜６３ａ、アルミニウム膜６３ｂ、第２のチ
タン膜６３ｃ、第２の絶縁層６４が設けられている。第２の絶縁層６４上には発光素子を
形成する有機化合物を含む層と上部電極６５が形成される。なお、図１１（Ｂ）において
、発光素子の下部電極は図示していない。図１１（Ａ）に示したように、上方配線（６３
ａ〜６３ｃ）の端部と下方配線（ゲートメタル層６１）の端部を一致させた場合、上方配
線の上端部で第２の絶縁層６４の膜厚が薄くなり、最も薄い所で約０．１μｍの膜厚とな
ってしまう。上方配線が配置されていない領域での第２の絶縁層６４の膜厚は、約１μｍ
であるため、結果として部分的に第２の絶縁層６４の膜厚が１０倍異なっている。
【００４９】
一方、図２（Ａ）に示したように、上方配線（２３ａ〜２３ｃ）の端部と下方配線（ゲー
トメタル層２１）の端部の位置を異ならせた場合、上方配線の上端部と上部電極２５との
間隔を広げることができる。上方配線が配置されていない領域での第２の絶縁層２４の膜
厚は、第２の絶縁層６４と同じ約１μｍであるが、第２の絶縁層２４の最も薄い所で約０
．２μｍ以上の膜厚とすることができている。
【００５０】
また、画素のレイアウトの一例を図３に示す。
【００５１】
図３において、絶縁表面上には、半導体層（図３中において点線で囲まれた領域）が形
成され、その上にゲート絶縁膜が形成され、さらにその上に第１の配線４１、４２が同時
に形成されている。そして、第１の配線上に層間絶縁膜が１層または２層形成され、層間
絶縁膜上に第２の配線３１、３２および電極３３、３４が同時に形成されている。なお、
電極３３は２つのＴＦＴを接続する接続電極である。また、電極３４は、発光素子の陰極
または陽極のうち、一方の電極と接続する電極である。
【００５２】
図３では２つの配線が交差する部分、重なる部分があるが、配線の端部、即ち配線側面が
、異なる配線の側面と一致しないように配置している。具体的には、第２の配線３２に比
べて、第１の配線４１、４２は配線幅が狭くなっており、且つ、第２の配線３２の配線側
面と第１の配線４１の配線側面が一致しないように配置され、第２の配線３２の配線側面
と第１の配線４２の配線側面が一致しないように配置されている。
【００５３】
図３に示す配線のレイアウト配置とすることにより、これらの配線上に塗布法で絶縁膜
を形成した場合、絶縁膜の膜厚が部分的に薄くなることを防ぐことができる。従って、こ
の絶縁膜をパターニングして得られる絶縁物（隣り合う発光素子との間に設ける隔壁）は
、電極間の短絡を防止することができる。
【００５４】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【００５５】
（実施の形態３）
本実施の形態では、実施の形態１と実施の形態２とを組み合わせた画素構成について図４
を用いて説明する。
【００５６】
表示装置の画素領域に有する１画素の上面図を図４に示す。図４において、画素は、薄膜
トランジスタ５１、薄膜トランジスタ５２、第１の電極層５０、ゲート配線層５３、ソー
ス配線層又はドレイン配線層５４、電源線５５、導電層５６ａ、導電層５６ｂ、導電層５
６ｃ、導電層５６ｄから構成されている。薄膜トランジスタ５２の有するソース電極層又
はドレイン電極層５８は、ゲート配線層５３と同材料、同工程で作製される導電層５７を
介して、第１の電極層５０と電気的に接続している。
【００５７】
導電層５６ａ、導電層５６ｂ、導電層５６ｃ、導電層５６ｄは、ソース配線層又はドレイ
ン配線層５４、及び電源線５５と同材料、同工程で形成されており、配線の積層による膜
厚の急激な変化を緩和するために設けられている。この導電層５６ａ、導電層５６ｂ、導
電層５６ｃ、導電層５６ｄは、他の配線とは電気的に絶縁されている。ゲート配線層５３
と、ソース配線層又はドレイン配線層５４又は電源線５５との交差する領域では配線層が
積層するため、急激に膜厚が大きくなるが、交差する領域の周囲に導電層５６ａ、導電層
５６ｂ、導電層５６ｃ、導電層５６ｄを設けることで、その上に形成される隔壁として機
能する絶縁層の被覆性が向上し、膜厚の凹凸に起因する形成不良を防ぐことができる。導
電層５６ａの一部は、ゲート配線層５３と重なっている。寄生容量の増大を防ぐため、導
電層５６ｂ、導電層５６ｃ、及び導電層５６ｄは間隔を空けてゲート配線層５３と重ねて
いる。また、隔壁となる絶縁膜は、第１の電極層５０の端部を覆うように形成され、隔壁
となる絶縁膜の周縁を図４（Ａ）中の５９に示す。図４（Ｂ）に図４（Ａ）中の線Ａ−Ｂ
で切断した図を示す。図４（Ｂ）に示すように導電層５６ａは、隔壁となる絶縁膜の膜厚
が部分的に薄くなることを防ぐため、隔壁となる絶縁膜の周縁５９と薄膜トランジスタ５
２のゲート電極との間に配置されている。
【００５８】
また、同材料、同工程で形成されている導電層の端面と、ゲート配線層の端面とが一致
しないように配線を配置することで、隔壁となる絶縁膜の膜厚が部分的に薄くなることを
防ぐことができる。
【００５９】
よって、生産性も向上し、信頼性の高い表示装置を歩留まり良く作製することができる。
【００６０】
（実施の形態４）
本実施の形態では、アクティブマトリクス型の発光装置の作製方法について、図５、図６
、及び図７を用いて以下に説明する。
【００６１】
まず、基板６１０上に下地絶縁膜６１１を形成する。基板６１０側を表示面として発光を
取り出す場合、基板６１０としては、光透過性を有するガラス基板や石英基板を用いれば
よい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いても
よい。また、基板６１０側とは逆の面を表示面として発光を取り出す場合、前述の基板の
他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用い
ても良い。ここでは基板６１０としてガラス基板を用いる。なお、ガラス基板の屈折率は
１．５５前後である。
【００６２】
下地絶縁膜６１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜から成る下地膜を形成する。ここでは下地膜として単層構造を用いた例を示
すが、前記絶縁膜を２層以上積層させた構造を用いても良い。なお、基板の凹凸や、基板
からの不純物拡散が問題にならないのであれば、特に下地絶縁膜を形成しなくてもよい。
【００６３】
次いで、下地絶縁膜上に半導体層６１２を形成する。半導体層６１２は、非晶質構造を
有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）
により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケル
などの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマス
クを用いて所望の形状にパターニングして、半導体層６１２を形成する。なお、プラズマ
ＣＶＤ法を用いれば、下地絶縁膜と、非晶質構造を有する半導体膜とを大気に触れること
なく連続的に積層することができる。この半導体膜の厚さは２５〜８０ｎｍ（好ましくは
３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００６４】
また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよ
く、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固
体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には
、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高
調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０
Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に
変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出す
る方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレー
ザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００Ｍ
Ｗ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜
２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すれ
ばよい。
【００６５】
次いで、レジストマスクを除去する。次いで、必要があればＴＦＴのしきい値を制御す
るために、微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う
。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法
を用いる。
【００６６】
次いで、フッ酸を含むエッチャントで半導体層表面の酸化膜を除去すると同時に半導体
層の表面を洗浄する。
【００６７】
そして、半導体層を覆う絶縁膜６１３を形成する。絶縁膜６１３はプラズマＣＶＤ法また
はスパッタ法を用い、厚さを１〜２００ｎｍとする。好ましくは１０ｎｍ〜５０ｎｍと薄
くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラ
ズマを用いた表面窒化処理を行う。絶縁膜６１３は、後に形成されるＴＦＴのゲート絶縁
膜として機能する。
【００６８】
次いで、絶縁膜６１３上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００
ｎｍの第２の導電膜とを積層形成する。本実施の形態では、絶縁膜６１３上に膜厚５０ｎ
ｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層し、以下に示す手順で
パターニングを行って各ゲート電極及び各配線を形成する。
【００６９】
なお、ここでは導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、
Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若し
くは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、２層
構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニ
ウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３
層構造としてもよい。
【００７０】
上記第１の導電膜及び第２の導電膜のエッチング（第１のエッチング処理および第２の
エッチング処理）にはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ
：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッ
チング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基
板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングす
ることができる。
【００７１】
ここでは、レジストからなるマスクを形成した後、第１のエッチング条件として１Ｐａの
圧力でコイル型の電極に７００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、エッチング
用ガスにＣＦ４とＣｌ２とＯ２とを用い、それぞれのガス流量比を２５：２５：１０（ｓ
ｃｃｍ）とし、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を
投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、
１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設け
られた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜
をエッチングして端部をテーパー形状とする。この後、レジストからなるマスク６１６を
除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ４とＣｌ２とを用い、
それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に
５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度の
エッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ４とＣｌ２を混合した第２
のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ここでは
、第１のエッチング条件及び第２のエッチング条件を第１のエッチング処理と呼ぶことと
する。
【００７２】
第１のエッチング処理が終わった段階での断面図を図５（Ａ）に示す。この段階で第１
の導電層６１４ａを下層とし、第２の導電層６１４ｂを上層とするゲート電極および配線
が形成され、また、第１の導電層６１５ａを下層とし、第２の導電層６１５ｂを上層とす
る端子電極が形成される。
【００７３】
次いで、レジストからなるマスク６１６を除去せずに第２のエッチング処理を行う。こ
こでは、第３のエッチング条件としてエッチング用ガスにＣＦ４とＣｌ２とを用い、それ
ぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５０
０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを６０秒
行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、
実質的に負の自己バイアス電圧を印加する。この後、レジストからなるマスクを除去せず
に第４のエッチング条件に変え、エッチング用ガスにＣＦ４とＣｌ２とＯ２とを用い、そ
れぞれのガス流量比を２０：２０：２０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電
極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約２０秒程
度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ
）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、ここでは、第３のエ
ッチング条件及び第４のエッチング条件を第２のエッチング処理と呼ぶこととする。第２
のエッチング処理によって、第３の導電層６１４ｃ、６１５ｃが形成される。次いで、レ
ジストからなるマスクを除去する。
【００７４】
上記第２のエッチング処理の際、またはレジストからなるマスクの除去の際、タングス
テン（Ｗ）を含む薄い膜（膜厚は約１０ｎｍ）を形成する。この段階での断面図を図５（
Ｂ）に示す。
【００７５】
次いで、ｎ型を付与する不純物元素を半導体層に添加するため、ゲート電極をマスクと
して全面にドーピングする第１のドーピング処理を行う。第１のドーピング処理はイオン
ドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．
５×１０１３ａｔｏｍｓ／ｃｍ２とし、加速電圧を５０〜１００ｋｅＶとして行う。ｎ型
を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この
第１のドーピング工程によって絶縁膜６１３およびタングステンを含む薄い膜６１７を介
してドープを行い、自己整合的に第１の不純物領域（ｎ−−領域）６１８を形成する。こ
の段階での断面図を図５（Ｃ）に示す。なお、タングステンを含む薄い膜が設けられてい
るため、第１の導電層６１４ａと重なる部分の半導体層にはｎ型を付与する不純物元素が
ほとんど添加されない。また、タングステンを含む薄い膜により、ｎ型を付与する不純物
元素が第１の導電層６１４ａの端部を回り込んで添加されることも防ぐことができる。
【００７６】
次いで、タングステンを含む薄い膜６１７を除去する。
【００７７】
次いで、レジストからなるマスク６１９を形成した後、半導体にｎ型を付与する不純物
元素を高濃度にドープするための第２のドーピング工程を行う。この段階での断面図を図
６（Ａ）に示す。マスク６１９は、画素部のｐチャネル型ＴＦＴを形成する半導体層のチ
ャネル形成領域及びその周辺の領域と、画素部のｎチャネル型ＴＦＴの一部と、駆動回路
部のｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と、
を保護するために設ける。
【００７８】
第２のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０１３〜５×
１０１５／ｃｍ２とし、加速電圧を６０〜１００ｋｅＶとして行う。この第２のドーピン
グ工程によって、絶縁膜６１３を介してドープされてｎ型の不純物を高濃度に含む第２の
不純物領域（ｎ＋領域）６２０ａと、第１の導電層６１４ａ及び絶縁膜６１３を介してド
ープされて第１の導電層６１４ａと重なる第３の不純物領域（ｎ−領域）６２０ｂとを形
成する。なお、画素部のｎチャネル型ＴＦＴは、一部をマスクで覆ったため、チャネル形
成領域と第２の不純物領域６２０ａとの間に、第１の導電層６１４ａと重ならない第１の
不純物領域（ｎ−−領域）６１８が形成される。また、駆動回路部のｎチャネル型ＴＦＴ
においては、自己整合的にドープされて、第１の導電層６１４ａと重なる第３の不純物領
域６２０ｂと第２の不純物領域６２０ａとの境界が、第１の導電層６１４ａの端部と一致
する。
【００７９】
次いで、マスク６１９を除去した後、新たにレジストからなるマスク６２１を形成し、半
導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第３
のドーピング工程を行う。この段階での断面図を図６（Ｂ）に示す。マスク６２１は、画
素部のｎチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と
、駆動回路部のｎチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺
の領域と、を保護するために設ける。
【００８０】
この第３のドーピング工程によって絶縁膜６１３を介して半導体層にドープを行い、ｐ
型の不純物を高濃度に含む第４の不純物領域（ｐ＋領域）６２２を形成する。尚、第４の
不純物領域６２２には先の第１のドーピング工程でリン（Ｐ）が添加された領域（ｎ−−
領域）であるが、ｐ型を付与する不純物元素の濃度がリン（Ｐ）の１．５〜３倍添加され
ていて導電型はｐ型となっている。
【００８１】
この後、レジストマスクを除去する。以上までの工程でそれぞれの半導体層にｎ型また
はｐ型の導電型を有する不純物領域が形成される。この段階での断面図を図６（Ｃ）に示
す。
【００８２】
次いで、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて、水素を含む
絶縁膜６４０ａを成膜した後、半導体層に添加された不純物元素の活性化および水素化を
行う。水素を含む絶縁膜６４０ａは、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮ
Ｏ膜）を用いる。ここでは、水素を含む絶縁膜６４０ａの膜厚は、５０ｎｍ〜２００ｎｍ
とする。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結
晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲ
ッタリングをも行うことができる。なお、水素を含む絶縁膜６４０ａは、層間絶縁膜の１
層目であり、酸化珪素を含んでいる。
【００８３】
次いで、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて層間絶縁膜の
２層目となる無機絶縁膜６４０ｂを形成する。無機絶縁膜６４０ｂとしては、酸化シリコ
ン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜の単層または積層を用いる
。ここでは無機絶縁膜６４０ｂの膜厚は６００ｎｍ〜８００ｎｍとする。
【００８４】
また、無機絶縁膜６４０ｂの一層として、塗布法で得られるシロキサン樹脂を用いてもよ
い。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン
は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少
なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基
として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基
と、フルオロ基とを用いてもよい。
【００８５】
次いで、フォトマスクを用いてレジストからなるマスクを形成し、絶縁膜６４０ａ、６４
０ｂ及び絶縁膜６１３を選択的にエッチングしてコンタクトホールを形成する。そして、
レジストからなるマスクを除去する。
【００８６】
次いで、スパッタ法により金属膜を積層した後、フォトマスクを用いてレジストからな
るマスクを形成し、選択的に金属積層膜をエッチングして、ＴＦＴのソース電極またはド
レイン電極として機能する電極６４１〜６４７を形成する。そして、レジストからなるマ
スクを除去する。なお、ここでの金属積層膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０
ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層積層とする。
【００８７】
また、電極６４１〜６４７の端面は、下方に配置された第１の導電層と第３の導電層の
端面と重ならないように適宜、それぞれの線幅や位置を設定することが好ましい。
【００８８】
以上の工程で、同一基板上にポリシリコン膜を活性層とするトップゲート型のＴＦＴ６３
６、６３７、６３８、６３９が作製でき、この段階での断面図を図６（Ｄ）に示す。
【００８９】
なお、駆動回路部に配置されるＴＦＴ６３６はゲート電極と重なる低濃度不純物領域（
ＬＤＤ領域とも呼ぶ）を備えたｎチャネル型ＴＦＴであり、ＴＦＴ６３７はｐチャネル型
ＴＦＴである。駆動回路部においては、ＴＦＴ６３６とＴＦＴ６３７を相補的に接続する
ことでＣＭＯＳ回路を構成し、様々な種類の回路を実現することができる。
【００９０】
また、画素部に配置されるＴＦＴ６３８は、一つのＴＦＴに複数のチャネル形成領域を
有するｎチャネル型ＴＦＴである。ＴＦＴ６３８は、ゲート電極と重ならない低濃度不純
物領域（ＬＤＤ領域とも呼ぶ）を備えたマルチゲート型のＴＦＴである。また、画素部に
は、後に形成される発光素子と電気的に接続するＴＦＴ６３９が設けられる。ここでは、
ＴＦＴ６３９として、シングルゲート型のｐチャネル型ＴＦＴを示したが、特に限定され
ず、マルチゲート型のＴＦＴとしてもよい。
【００９１】
次いで、第１の電極６２３、即ち、有機発光素子の陽極（或いは陰極）を形成する。第
１の電極６２３として、仕事関数の大きい材料、例えば、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、
Ｓｎ、ＩｎまたはＭｏから選ばれた元素、または前記元素を主成分とする合金材料、例え
ばＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮを用いて、単層膜
またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【００９２】
具体的には第１の電極６２３として、透光性を有する導電性材料からなる透明導電膜を用
いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジ
ウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸
化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛
酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いる
ことができる。
【００９３】
各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むインジ
ウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ
％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タング
ステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすれば
よい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、
インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（
ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすれば
よい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウ
ム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は
、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％と
すればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
【００９４】
次いで、塗布法により得られる絶縁膜（例えば、アルキル基を含むＳｉＯｘ膜や有機樹脂
膜）をパターニングして、第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、
障壁、土手などと呼ばれる）を形成する。
【００９５】
次いで、有機化合物を含む層６２４を、蒸着法または塗布法を用いて形成する。次いで
、第２の電極６２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。第２の電極
６２５としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどの合金、または透明導電膜（ＩＴＯ
など）を用いる。
【００９６】
次いで、蒸着法またはスパッタ法により保護層６２６を形成する。保護層６２６は、第２
の電極６２５を保護する。保護層６２６を通過させて発光素子の発光を取り出す場合、保
護層６２６には透明な材料とすることが好ましい。なお、必要でなければ保護層６２６は
設けなくともよい。
【００９７】
次いで、封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。即ち、
発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。ＴＦＴの
層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周
縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部
から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用いる絶縁
膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるように
して絶縁膜の端部をシール材が覆うようにする。なお、シール材６２８で囲まれた領域に
は充填材６２７を充填する。或いは、シール材６２８で囲まれた領域には乾燥した不活性
ガスを充填する。
【００９８】
最後にＦＰＣ６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。
（図７）なお、端子電極は、第１の電極６２３と同じ工程で得られる透明導電膜を端子電
極の最上層に用いることが好ましく、ゲート配線と同時に形成された端子電極の一層とな
る第３の導電層６１５ｃ上に形成する。
【００９９】
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる
。
【０１００】
本実施の形態において、電極６４１〜６４７の端面が、下方に配置された第１の導電層と
第３の導電層の端面と重ならないように適宜、それぞれの線幅や位置を設定されており、
絶縁物６２９の膜厚が確保されている。従って、膜厚が部分的に薄くなることが防がれて
、電極６４１〜６４７と第２の電極６２５とが重なる部分での短絡発生の防止ができる。
【０１０１】
また、発光装置において、発光装置の発光表示面は、一面または両面であってもよい。
第１の電極６２３と第２の電極６２５とを透明導電膜で形成した場合、発光素子の光は、
基板６１０及び封止基板６３３を通過して両側に取り出される。この場合、封止基板６３
３や充填材６２７は透明な材料を用いることが好ましい。
【０１０２】
また、第２の電極６２５を金属膜で形成し、第１の電極６２３を透明導電膜で形成した
場合、発光素子の光は、基板６１０のみを通過して一方に取り出される構造、即ちボトム
エミッション型となる。この場合、封止基板６３３や充填材６２７は透明な材料を用いな
くともよい。
【０１０３】
また、第１の電極６２３を金属膜で形成し、第２の電極６２５を透明導電膜で形成した
場合、発光素子の光は、封止基板６３３のみを通過して一方に取り出される構造、即ちト
ップエミッション型となる。この場合、基板６１０は透明な材料を用いなくともよい。
【０１０４】
また、第１の電極６２３及び第２の電極６２５は仕事関数を考慮して材料を選択する必要
がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極とな
りうる。駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極
を陰極とするとよい。また、駆動用ＴＦＴの極性がＮチャネル型である場合、第１の電極
を陰極、第２の電極を陽極とすると好ましい。
【０１０５】
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方
法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法
とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソ
ース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっても
よく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１０６】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加
される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの
（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子
に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【０１０７】
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設
けてもよい。
【０１０８】
また、本実施の形態は、実施の形態１乃至３のいずれか一と自由に組み合わせることが
できる。
【０１０９】
（実施の形態５）
ここでは、図８を用いて、発光表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例に
ついて説明する。
【０１１０】
図８（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置
の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２
０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２
０１とが形成されている。ＴＦＴの活性層が結晶構造を有する半導体膜で構成されており
、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現した
ＥＬ表示パネルを作製することができる。
【０１１１】
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触
媒機能を有する物質を含む下地層が設けられている。
【０１１２】
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の
電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は
画素部に設けられたＴＦＴと電気的に接続している。
【０１１３】
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシ
ール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤
を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を
配置してもよい。
【０１１４】
また、図８（Ａ）に示した構造は、ＸＧＡクラスの比較的大きなサイズ（例えば対角４
．３インチ）の発光装置で好適な例を示したが、図９（Ｂ）は、狭額縁化させた小型サイ
ズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
【０１１５】
図８（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に配
置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０１
は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基
板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニッ
トとする回路パターンを複数個形成し、最後に分割して駆動ＩＣを個別に取り出せばよい
。駆動ＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜
８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部
の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０１１６】
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８
０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣ
チップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。
また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されな
いので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り
出す場合と比較すると、大きな優位点である。
【０１１７】
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テー
プに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動
ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定するための金属
片等を一緒に貼り付けるとよい。
【０１１８】
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光
素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の
第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１１９】
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材
に囲まれた充填材料によって基板１３１０と固定されている。
【０１２０】
また、画素部のＴＦＴの活性層として非晶質半導体膜を用いる場合には、駆動回路を同
一基板上に形成することは困難であるため、大きなサイズであっても図８（Ｂ）の構成と
なる。
【０１２１】
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、ア
クティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブ
マトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動する
ことによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画
素電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられ
た画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行わ
れ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等
間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして
気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用い
てもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細
管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０１２２】
また、カラーフィルタを用いずに、光シャッタを行い、ＲＧＢの３色のバックライト光
源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置に
も本発明は、適用できる。
【０１２３】
以上の様に、本発明を実施する、即ち実施の形態１乃至４のいずれか一の作製方法また
は構成を用いて、様々な電子機器を完成させることができる。
【０１２４】
（実施の形態６）
本発明の半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音
響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ
などのパーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携
帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的には
Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その
画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体
例を図９および図１０に示す。
【０１２５】
図９（Ａ）はデジタルカメラであり、本体２１０１、表示部２１０２、撮像部、操作キー
２１０４、シャッター２１０６等を含む。なお、図９（Ａ）は表示部２１０２側からの図
であり、撮像部は示していない。本発明により、信頼性の高いデジタルカメラが実現でき
る。
【０１２６】
図９（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表
示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２
２０６等を含む。本発明により、信頼性の高いノート型パーソナルコンピュータを実現す
ることができる。
【０１２７】
図９（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であ
り、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（Ｄ
ＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ
２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明に
より、信頼性の高い画像再生装置を実現することができる。
【０１２８】
また、図９（Ｄ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、
スピーカ１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、上述した実施
の形態で示した作製方法により形成した薄膜トランジスタをその表示部１９０３および駆
動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置など
があり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用
表示装置が含まれる。本発明により、信頼性の高い表示装置、特に２２インチ〜５０イン
チの大画面を有する大型の表示装置を実現することができる。
【０１２９】
図１０で示す携帯電話機は、操作スイッチ類９０４、マイクロフォン９０５などが備えら
れた本体（Ａ）９０１と、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０９、スピーカ
９０６などが備えられた本体（Ｂ）９０２とが、蝶番９１０で開閉可能に連結されている
。表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、回路基板９０７と共に本体（Ｂ
）９０２の筐体９０３の中に収納される。表示パネル（Ａ）９０８及び表示パネル（Ｂ）
９０９の画素部は筐体９０３に形成された開口窓から視認できるように配置される。
【０１３０】
表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、その携帯電話機９００の機能に
応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）９０８
を主画面とし、表示パネル（Ｂ）９０９を副画面として組み合わせることができる。
【０１３１】
本発明により、信頼性の高い携帯情報端末を実現することができる。
【０１３２】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得
る。例えば、蝶番９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機として
も良い。また、操作スイッチ類９０４、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０
９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また
、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様な効果
を得ることができる。
【０１３３】
以上の様に、本発明を実施する、即ち実施の形態１乃至５のいずれか一の作製方法また
は構成を用いて、様々な電子機器を完成させることができる。
【産業上の利用可能性】
【０１３４】
本発明は、半導体装置の製造時および製造後の短絡発生を効果的に防止することができ
るため、有用である。
【符号の説明】
【０１３５】
１０ ガラス基板
１１ 第１の絶縁層
１２ 第１の配線
１３ 第２の配線
１４ 金属層
１５ 第２の絶縁層
１６ 第３の絶縁層
１７ａ チタン層
１７ｂ アルミニウム層
１８ 第４の絶縁層
２０ ガラス基板
２１ ゲートメタル層
２２ 第１の絶縁層
２３ａ 第１のチタン膜
２３ｂ アルミニウム膜
２３ｃ 第２のチタン膜
２４ 第２の絶縁層
２５ 上部電極
３１ 第２の配線
３２ 第２の配線
３３ 電極
３４ 電極
４１ 第１の配線
４２ 第１の配線
５０ 第１の電極層
５１ 薄膜トランジスタ
５２ 薄膜トランジスタ
５３ ゲート配線層
５４ ソース配線層又はドレイン配線層
５５ 電源線
５６ａ 導電層
５６ｂ 導電層
５６ｃ 導電層
５６ｄ 導電層
５７ 導電層
５８ ソース電極層又はドレイン電極層
６０ ガラス基板
６１ ゲートメタル層
６２ 第１の絶縁層
６３ａ 第１のチタン膜
６３ｂ アルミニウム膜
６３ｃ 第２のチタン膜
６４ 第２の絶縁層
６５ 上部電極
６１０ 基板
６１１ 下地絶縁膜
６１２ 半導体層
６１３ 絶縁膜
６１４ａ 第１の導電層
６１４ｂ 第２の導電層
６１４ｃ 第３の導電層
６１５ａ 第１の導電層
６１５ｂ 第２の導電層
６１５ｃ 第３の導電層
６１６ マスク
６１７ タングステンを含む薄い膜
６１８ 第１の不純物領域
６１９ マスク
６２０ａ 第２の不純物領域
６２０ｂ 第３の不純物領域
６２１ マスク
６２２ 第４の不純物領域
６２３ 第１の電極
６２４ 有機化合物を含む層
６２５ 第２の電極
６２６ 保護層
６２７ 充填材
６２８ シール材
６２９ 絶縁物
６３１ 異方性導電膜
６３２ ＦＰＣ
６３６ ｎチャネル型ＴＦＴ
６３７ ｐチャネル型ＴＦＴ
６３８ ｎチャネル型ＴＦＴ
６３９ ｐチャネル型ＴＦＴ
６４０ａ 水素を含む絶縁膜
６４０ｂ 無機絶縁膜
６４１ 電極
６４２ 電極
６４３ 電極
６４４ 電極
６４５ 電極
６４６ 電極
６４７ 電極
９００ 携帯電話機
９０１ 本体（Ａ）
９０２ 本体（Ｂ）
９０３ 筐体
９０４ 操作スイッチ類
９０５ マイクロフォン
９０６ スピーカ
９０７ 回路基板
９０８ 表示パネル（Ａ）
９０９ 表示パネル（Ｂ）
９１０ 蝶番
１２０１ ソース側駆動回路
１２０２ 画素部
１２０３ ゲート側駆動回路
１２０４ 封止基板
１２０５ シール材
１２０７ 接続領域
１２０８ 端子部
１２０９ ＦＰＣ
１２１０ 基板
１３０１ 駆動ＩＣ
１３０２ 画素部
１３０４ 封止基板
１３０５ シール材
１３０７ 接続領域
１３０８ 端子部
１３０９ ＦＰＣ
１９０１ 筐体
１９０２ 支持台
１９０３ 表示部
１９０４ スピーカ
１９０５ ビデオ入力端子
２１０１ 本体
２１０２ 表示部
２１０４ 操作キー
２１０６ シャッター
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２４０１ 本体
２４０２ 筐体
２４０３ 表示部Ａ
２４０４ 表示部Ｂ
２４０５ 記録媒体読込部
２４０６ 操作キー
２４０７ スピーカー部
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子もしくは無機発光素子を有する発光表示装置を部品として搭載した電子機器に
関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【０００４】
また、薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体と
して用いた発光素子は、次世代のフラットパネルディスプレイへの応用が期待されている
。特に、発光素子をマトリクス状に配置した表示装置は、視野角が広く視認性が優れてい
る。
【０００５】
絶縁表面を有する基板上に薄膜トランジスタをマトリクス状に配置した発光表示装置は、
配線や電極によって基板表面に凹凸が形成される。その上に塗布法で絶縁膜を形成すると
均一な膜厚を保持することが困難となる。また、塗布法で成膜する際の遠心力によって、
凸部上の膜厚が薄くなる。すると、凸部上において絶縁膜の膜厚が薄くなった部分での耐
圧が低下されるという問題がある。
【０００６】
また、絶縁膜の耐圧を高くしようとして単純に膜厚を厚くすると、絶縁膜全体の応力が増
加し、絶縁膜の剥離や、基板の反りが生じる恐れがあった。
【０００７】
また、薄膜トランジスタをマトリクス状に配置した発光表示装置は、特許文献１に記載
された構成、具体的には隣接する画素の間に絶縁膜を設ける構造としている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−１６４１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ、薄膜ト
ランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の上方に設
けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比べて大き
な段差が形成される。
【００１０】
隣接する画素の間に設ける絶縁膜を塗布法で形成した場合においても、この段差の影響を
受けて、部分的に薄くなる箇所が形成され、その箇所の耐圧が低下されるという問題があ
る。
【００１１】
本発明は、以上の問題点を鑑みてなされたもので、絶縁膜の膜厚が薄くとも高い絶縁特
性や、高い耐圧を備えた信頼性の高い発光装置を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明では、段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その
上に形成される絶縁膜の凹凸形状を緩和するものである。
【００１３】
また、上方配線の端部と下方配線の端部を一致させると、部分的に薄くなる箇所が形成
される傾向が見られることから、上方配線の端部と下方配線の端部とが一致しないように
、上方配線と下方配線の位置をずらして配置することも本発明の特徴の一つである。また
、上方配線の端部と下方配線の端部とが一致しないように、下方配線の配線幅よりも上方
配線の配線幅を太くして配置することも本発明の特徴の一つである。
【００１４】
特に、基板上方から見て上方配線と下方配線とを平行に配置する場合、上方配線の側面
と下方配線の側面とが一致しないようにすることが好ましい。
【００１５】
また、下方配線の形成において、テーパー形状を有する断面とし、配線幅を細くするエ
ッチングを行うことが好ましい。即ち、下方配線の形成時にテーパー形状を有する断面と
し、配線幅を細くするエッチングを行うと、設計マスクでは上方配線の端部と下方配線の
端部とが一致していても、実際に形成すると、上方配線の端部と下方配線の端部とが一致
しないようにすることができる。
【００１６】
また、塗布時（常温）において、粘度が１０ｃｐ（センチポイズ）以上６０ｃｐ（セン
チポイズ）以下を有する絶縁材料液を塗布し、乾燥させることで、段差部でも均一な膜厚
の絶縁膜を得ることもできる。
【００１７】
本発明により、絶縁膜を挟む２つの配線（上方配線、下方配線）間の絶縁性及び耐圧を
飛躍的に改善できる。
【００１８】
上述したこれらの手段は単なる設計事項ではなく、発光装置を作製し、画像表示させ、
発明者らの深い検討の後、発明された事項である。
【００１９】
本明細書で開示する発明の構成は、絶縁表面上に第１の配線、第２の配線、及び金属層
と、前記第１の配線、前記第２の配線、及び前記金属層を覆う第１の絶縁層と、前記第１
の絶縁層上に前記第２の配線と接続する電極と、前記第１の絶縁層、前記電極、前記金属
層、前記第１の配線、及び前記第２の配線を覆う第２の絶縁層とを有し、前記金属層およ
び前記第２の配線は、前記第１の配線と同じ材料であり、前記電極は、前記金属層と前記
第１の配線との間に配置されることを特徴とする半導体装置である。
【００２０】
また、本明細書で開示する発明の構成は、絶縁表面上に第１の配線、及び第２の配線と
、前記第１の配線、及び前記第２の配線を覆う第１の絶縁層と、前記第１の絶縁層上に前
記第２の配線と接続する第１の電極、電気的にフローティング状態である金属層と、第２
の電極と、前記第１の絶縁層、前記第１の電極、前記金属層、前記第１の配線、及び前記
第２の配線を覆う第２の絶縁層と、前記第２の電極上に発光層と、前記発光層上に第３の
電極とを有し、前記第２の配線は、前記第１の配線と同じ材料であり、前記金属層は、前
記第１の電極と同じ材料であり、前記第１の電極は、前記金属層と前記第１の配線との間
に配置されることを特徴とする半導体装置である。
上記構成において、前記第２の電極と、前記第３の電極と、前記発光層とが重なる箇所
で発光素子を構成することを特徴の一つとしている。
【００２１】
なお、発光素子は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕ
ｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層（以下、ＥＬ層と記す）と、陽極
と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底
状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）と
があるが、本発明は、どちらの発光を用いた場合にも適用可能である。
【００２２】
また、上記構成において、前記第２の絶縁層は、第２の電極の周縁部を覆う隔壁である
ことを特徴の一つとしている。
【００２３】
また、上記構成において、前記金属層は、電気的にフローティング状態の電極であるこ
とを特徴の一つとしている。
【００２４】
また、上記構成において、前記半導体装置は、前記第１の配線をゲート電極とする第１
の薄膜トランジスタと前記第２の配線をゲート電極とする第２の薄膜トランジスタとを有
することを特徴とする半導体装置である。
【００２５】
また、薄膜トランジスタ（ＴＦＴとも呼ぶ）のチャネル形成領域としては、非晶質半導体
膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることが
できる。さらにＴＦＴのチャネル形成領域として、非晶質と結晶構造（単結晶、多結晶を
含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であ
って、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半
導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることがで
きる。
【００２６】
また、上記構成において、前記第２の絶縁層は、溶媒を含み、且つ、粘度が１０ｃｐ以上
６０ｃｐ以下の材料を用いた塗布法により形成することを特徴の一つとしている。
【００２７】
また、本発明の半導体装置において、静電破壊防止のための保護回路（保護ダイオード
など）を設けてもよい。
【００２８】
また、本発明の半導体装置において、発光素子をマトリクス状に配置した発光装置を備え
る場合、その発光装置における画面表示の駆動方法は特に限定されず、例えば、点順次駆
動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動
方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置
のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっ
てもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【００２９】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加
される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの
（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子
に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【発明の効果】
【００３０】
本発明により、塗布法によって得られる絶縁膜を層間に用いた場合において、異なる層
に設けられた配線間の短絡の発生を効果的に防止することができる。従って、半導体装置
の製造における歩留まりが向上する。また、製造後の半導体装置の信頼性を向上すること
もできる。
【図面の簡単な説明】
【００３１】
【図１】発光装置の画素の一部を示す上面図及び断面図。（実施の形態１）
【図２】配線付近の断面の写真および模式図。（実施の形態２）
【図３】画素のレイアウトの一例を示す上面図。（実施の形態２）
【図４】画素のレイアウトの一例を示す上面図。（実施の形態３）
【図５】発光装置の作製工程を示す図。（実施の形態４）
【図６】発光装置の作製工程を示す図。（実施の形態４）
【図７】発光装置の作製工程を示す図。（実施の形態４）
【図８】アクティブマトリクス型ＥＬ表示装置の構成を示す図。（実施の形態５）
【図９】電子機器の一例を示す図。（実施の形態６）
【図１０】電子機器の一例を示す図。（実施の形態６）
【図１１】比較例を示す図。
【図１２】発光装置の画素の一部を示す上面図及び断面図。（実施の形態１）
【発明を実施するための形態】
【００３２】
本発明の実施形態について、以下に説明する。但し、本発明は以下の説明に限定されず
、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得る
ことは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載
内容に限定して解釈されるものではない。
【００３３】
（実施の形態１）
本実施の形態では、ダミー部材を設けることによって、ダミー部材上方に設ける絶縁層
が部分的に薄くなる箇所の形成を防止する例を図１（Ａ）及び図１（Ｂ）を用いて説明す
る。
【００３４】
図１（Ａ）は、発光装置の画素の一部を示す上面図であり、鎖線Ａ−Ｂで切断した断面
図が図１（Ｂ）である。
【００３５】
まず、図１（Ａ）、および図１（Ｂ）に示す構造を得る手順を説明する。
【００３６】
絶縁表面を有するガラス基板１０上に第１の絶縁層１１を形成し、その上に第１の配線１
２、第２の配線１３、金属層１４を形成する。金属層１４は導電層でもよい。なお、金属
層１４は、ダミー部材として機能させており、電気的に浮遊状態の電極、即ち、フローテ
ィング電極と言える。また、第１の絶縁層は、薄膜トランジスタのゲート絶縁膜としても
機能する。また、第１の配線１２、第２の配線１３、金属層１４と同一工程で、薄膜トラ
ンジスタのゲート電極を形成する。
【００３７】
次いで、これらの配線や金属層を覆う第２の絶縁層１５、第３の絶縁層１６を積層形成
する。
【００３８】
次いで、マスクを用いて第２の絶縁層１５、及び第３の絶縁層１６を選択的にエッチン
グして第２の配線１３に達するコンタクトホールを形成する。
【００３９】
次いで、金属材料からなる第１の電極を形成する。ここでは、第１の電極をチタン層１
７ａとアルミニウム層１７ｂとの積層で構成している。また、この第１の電極と同一工程
で薄膜トランジスタのソース電極やドレイン電極を形成する。
【００４０】
次いで、第３の絶縁層１６上に第２の電極を形成する。なお、第２の電極は、薄膜トラ
ンジスタのソース電極やドレイン電極と電気的に接続する。
【００４１】
次いで、溶媒を含む絶縁材料を用いて塗布法により、第４の絶縁層１８を形成する。こ
こまでの段階を終えた時点で図１（Ａ）及び図１（Ｂ）の状態が得られる。
【００４２】
なお、図１（Ｂ）は、発光装置の作製途中の図であり、さらに第４の絶縁層１８の上方に
有機化合物または無機化合物を含む発光層７２と、第３の電極７３とが積層形成される。
また、第３の電極７３形成直後の断面図を図１２（Ｂ）に示す。発光素子は、第２の電極
７１と、有機化合物または無機化合物を含む発光層７２と、第３の電極７３とで構成され
る。特に、アルミニウム層１７ｂの上端部と第３の電極７３とで短絡が生じる恐れがある
。本実施の形態では、ダミー部材である金属層１４を配置することによって、第４の絶縁
層１８の膜厚が部分的に薄くなることを防いでいる。また、図１（Ａ）よりも広範囲に画
素を示した上面図を図１２（Ａ）に示す。ソース線７５は、第１の半導体層１９を活性層
とする薄膜トランジスタに電気的に接続している。第１の半導体層１９は、コンタクトホ
ールを介して第１の電極と電気的に接続している。また、第１の電極は、コンタクトホー
ルを介して第２の配線１３と電気的に接続している。また、第２の配線１３は、第２の絶
縁層１５を介して第２の半導体層７７と重なるゲート電極として機能する。第２の半導体
層７７は、電源線７８及び、接続電極７６と電気的に接続している。また、接続電極７６
は第２の電極７１と電気的に接続している。なお、接続電極７６とソース線７５と電源線
７８は第１の電極と同じ材料で形成されている。第４の絶縁層１８は、第２の電極７１の
端部を覆う隔壁として機能し、第４の絶縁層の周縁を図１２（Ａ）中の符号７４に示す。
図１２（Ａ）に示すように、本発明は、金属層１４を第２の配線１３と重なっている第１
の電極と、第４の絶縁層の周縁７４との間に配置することで、第４の絶縁層の膜厚が部分
的に薄くなることを防いでいる。
【００４３】
また、第１の配線１２も第４の絶縁層１８の凹凸形状を緩和させる機能を有している。本
実施の形態１では、第１の電極を囲むように所定の間隔で第１の配線１２及び金属層１４
を配置することによって、第４の絶縁層１８の凹凸形状を緩和させている。
【００４４】
また、金属層１４の上面形状をＬ字形状としているが特に限定されず、複数の矩形形状
としてもよい。
【００４５】
（実施の形態２）
本実施の形態では、上方配線の端部と下方配線の端部を一致させないように各配線を設け
る例を図２（Ａ）、図２（Ｂ）、及び図３を用いて説明する。
【００４６】
実際に、上方配線の端部と下方配線の端部の位置を異ならせたレイアウトで発光装置を
形成し、その一部の断面写真が図２（Ａ）である。なお、図２（Ａ）に対応する模式図を
図２（Ｂ）に示す。
【００４７】
図２（Ｂ）において、ガラス基板２０上にゲートメタル層２１、第１の絶縁層２２、第
１のチタン膜２３ａ、アルミニウム膜２３ｂ、第２のチタン膜２３ｃ、第２の絶縁層２４
が設けられている。第２の絶縁層２４上には発光素子を形成する有機化合物を含む層と上
部電極２５が形成される。なお、図２（Ｂ）において、発光素子の下部電極は図示してい
ない。
【００４８】
また、比較例として、上方配線の端部と下方配線の端部を一致させたレイアウトで発光
装置を形成し、その一部の断面写真が図１１（Ａ）である。なお、図１１（Ａ）に対応す
る模式図を図１１（Ｂ）に示す。図１１（Ｂ）において、ガラス基板６０上にゲートメタ
ル層６１、第１の絶縁層６２、第１のチタン膜６３ａ、アルミニウム膜６３ｂ、第２のチ
タン膜６３ｃ、第２の絶縁層６４が設けられている。第２の絶縁層６４上には発光素子を
形成する有機化合物を含む層と上部電極６５が形成される。なお、図１１（Ｂ）において
、発光素子の下部電極は図示していない。図１１（Ａ）に示したように、上方配線（６３
ａ〜６３ｃ）の端部と下方配線（ゲートメタル層６１）の端部を一致させた場合、上方配
線の上端部で第２の絶縁層６４の膜厚が薄くなり、最も薄い所で約０．１μｍの膜厚とな
ってしまう。上方配線が配置されていない領域での第２の絶縁層６４の膜厚は、約１μｍ
であるため、結果として部分的に第２の絶縁層６４の膜厚が１０倍異なっている。
【００４９】
一方、図２（Ａ）に示したように、上方配線（２３ａ〜２３ｃ）の端部と下方配線（ゲー
トメタル層２１）の端部の位置を異ならせた場合、上方配線の上端部と上部電極２５との
間隔を広げることができる。上方配線が配置されていない領域での第２の絶縁層２４の膜
厚は、第２の絶縁層６４と同じ約１μｍであるが、第２の絶縁層２４の最も薄い所で約０
．２μｍ以上の膜厚とすることができている。
【００５０】
また、画素のレイアウトの一例を図３に示す。
【００５１】
図３において、絶縁表面上には、半導体層（図３中において点線で囲まれた領域）が形
成され、その上にゲート絶縁膜が形成され、さらにその上に第１の配線４１、４２が同時
に形成されている。そして、第１の配線上に層間絶縁膜が１層または２層形成され、層間
絶縁膜上に第２の配線３１、３２および電極３３、３４が同時に形成されている。なお、
電極３３は２つのＴＦＴを接続する接続電極である。また、電極３４は、発光素子の陰極
または陽極のうち、一方の電極と接続する電極である。
【００５２】
図３では２つの配線が交差する部分、重なる部分があるが、配線の端部、即ち配線側面が
、異なる配線の側面と一致しないように配置している。具体的には、第２の配線３２に比
べて、第１の配線４１、４２は配線幅が狭くなっており、且つ、第２の配線３２の配線側
面と第１の配線４１の配線側面が一致しないように配置され、第２の配線３２の配線側面
と第１の配線４２の配線側面が一致しないように配置されている。
【００５３】
図３に示す配線のレイアウト配置とすることにより、これらの配線上に塗布法で絶縁膜
を形成した場合、絶縁膜の膜厚が部分的に薄くなることを防ぐことができる。従って、こ
の絶縁膜をパターニングして得られる絶縁物（隣り合う発光素子との間に設ける隔壁）は
、電極間の短絡を防止することができる。
【００５４】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【００５５】
（実施の形態３）
本実施の形態では、実施の形態１と実施の形態２とを組み合わせた画素構成について図４
を用いて説明する。
【００５６】
表示装置の画素領域に有する１画素の上面図を図４に示す。図４において、画素は、薄膜
トランジスタ５１、薄膜トランジスタ５２、第１の電極層５０、ゲート配線層５３、ソー
ス配線層又はドレイン配線層５４、電源線５５、導電層５６ａ、導電層５６ｂ、導電層５
６ｃ、導電層５６ｄから構成されている。薄膜トランジスタ５２の有するソース電極層又
はドレイン電極層５８は、ゲート配線層５３と同材料、同工程で作製される導電層５７を
介して、第１の電極層５０と電気的に接続している。
【００５７】
導電層５６ａ、導電層５６ｂ、導電層５６ｃ、導電層５６ｄは、ソース配線層又はドレイ
ン配線層５４、及び電源線５５と同材料、同工程で形成されており、配線の積層による膜
厚の急激な変化を緩和するために設けられている。この導電層５６ａ、導電層５６ｂ、導
電層５６ｃ、導電層５６ｄは、他の配線とは電気的に絶縁されている。ゲート配線層５３
と、ソース配線層又はドレイン配線層５４又は電源線５５との交差する領域では配線層が
積層するため、急激に膜厚が大きくなるが、交差する領域の周囲に導電層５６ａ、導電層
５６ｂ、導電層５６ｃ、導電層５６ｄを設けることで、その上に形成される隔壁として機
能する絶縁層の被覆性が向上し、膜厚の凹凸に起因する形成不良を防ぐことができる。導
電層５６ａの一部は、ゲート配線層５３と重なっている。寄生容量の増大を防ぐため、導
電層５６ｂ、導電層５６ｃ、及び導電層５６ｄは間隔を空けてゲート配線層５３と重ねて
いる。また、隔壁となる絶縁膜は、第１の電極層５０の端部を覆うように形成され、隔壁
となる絶縁膜の周縁を図４（Ａ）中の５９に示す。図４（Ｂ）に図４（Ａ）中の線Ａ−Ｂ
で切断した図を示す。図４（Ｂ）に示すように導電層５６ａは、隔壁となる絶縁膜の膜厚
が部分的に薄くなることを防ぐため、隔壁となる絶縁膜の周縁５９と薄膜トランジスタ５
２のゲート電極との間に配置されている。
【００５８】
また、同材料、同工程で形成されている導電層の端面と、ゲート配線層の端面とが一致
しないように配線を配置することで、隔壁となる絶縁膜の膜厚が部分的に薄くなることを
防ぐことができる。
【００５９】
よって、生産性も向上し、信頼性の高い表示装置を歩留まり良く作製することができる。
【００６０】
（実施の形態４）
本実施の形態では、アクティブマトリクス型の発光装置の作製方法について、図５、図６
、及び図７を用いて以下に説明する。
【００６１】
まず、基板６１０上に下地絶縁膜６１１を形成する。基板６１０側を表示面として発光を
取り出す場合、基板６１０としては、光透過性を有するガラス基板や石英基板を用いれば
よい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いても
よい。また、基板６１０側とは逆の面を表示面として発光を取り出す場合、前述の基板の
他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用い
ても良い。ここでは基板６１０としてガラス基板を用いる。なお、ガラス基板の屈折率は
１．５５前後である。
【００６２】
下地絶縁膜６１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの絶縁膜から成る下地膜を形成する。ここでは下地膜として単層構造を用いた例を示
すが、前記絶縁膜を２層以上積層させた構造を用いても良い。なお、基板の凹凸や、基板
からの不純物拡散が問題にならないのであれば、特に下地絶縁膜を形成しなくてもよい。
【００６３】
次いで、下地絶縁膜上に半導体層６１２を形成する。半導体層６１２は、非晶質構造を
有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）
により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケル
などの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマス
クを用いて所望の形状にパターニングして、半導体層６１２を形成する。なお、プラズマ
ＣＶＤ法を用いれば、下地絶縁膜と、非晶質構造を有する半導体膜とを大気に触れること
なく連続的に積層することができる。この半導体膜の厚さは２５〜８０ｎｍ（好ましくは
３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００６４】
また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよ
く、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固
体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には
、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高
調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０
Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に
変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出す
る方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレー
ザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００Ｍ
Ｗ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜
２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すれ
ばよい。
【００６５】
次いで、レジストマスクを除去する。次いで、必要があればＴＦＴのしきい値を制御す
るために、微量な不純物元素（ボロンまたはリン）のドーピングを半導体層に対して行う
。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法
を用いる。
【００６６】
次いで、フッ酸を含むエッチャントで半導体層表面の酸化膜を除去すると同時に半導体
層の表面を洗浄する。
【００６７】
そして、半導体層を覆う絶縁膜６１３を形成する。絶縁膜６１３はプラズマＣＶＤ法また
はスパッタ法を用い、厚さを１〜２００ｎｍとする。好ましくは１０ｎｍ〜５０ｎｍと薄
くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラ
ズマを用いた表面窒化処理を行う。絶縁膜６１３は、後に形成されるＴＦＴのゲート絶縁
膜として機能する。
【００６８】
次いで、絶縁膜６１３上に膜厚２０〜１００ｎｍの第１の導電膜と、膜厚１００〜４００
ｎｍの第２の導電膜とを積層形成する。本実施の形態では、絶縁膜６１３上に膜厚５０ｎ
ｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜を順次積層し、以下に示す手順で
パターニングを行って各ゲート電極及び各配線を形成する。
【００６９】
なお、ここでは導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、
Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若し
くは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元
素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、２層
構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニ
ウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３
層構造としてもよい。
【００７０】
上記第１の導電膜及び第２の導電膜のエッチング（第１のエッチング処理および第２の
エッチング処理）にはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ
：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッ
チング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基
板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングす
ることができる。
【００７１】
ここでは、レジストからなるマスクを形成した後、第１のエッチング条件として１Ｐａの
圧力でコイル型の電極に７００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、エッチング
用ガスにＣＦ４とＣｌ２とＯ２とを用い、それぞれのガス流量比を２５：２５：１０（ｓ
ｃｃｍ）とし、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を
投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、
１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設け
られた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜
をエッチングして端部をテーパー形状とする。この後、レジストからなるマスク６１６を
除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ４とＣｌ２とを用い、
それぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に
５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度の
エッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ４とＣｌ２を混合した第２
のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ここでは
、第１のエッチング条件及び第２のエッチング条件を第１のエッチング処理と呼ぶことと
する。
【００７２】
第１のエッチング処理が終わった段階での断面図を図５（Ａ）に示す。この段階で第１
の導電層６１４ａを下層とし、第２の導電層６１４ｂを上層とするゲート電極および配線
が形成され、また、第１の導電層６１５ａを下層とし、第２の導電層６１５ｂを上層とす
る端子電極が形成される。
【００７３】
次いで、レジストからなるマスク６１６を除去せずに第２のエッチング処理を行う。こ
こでは、第３のエッチング条件としてエッチング用ガスにＣＦ４とＣｌ２とを用い、それ
ぞれのガス流量比を３０：３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５０
０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを６０秒
行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、
実質的に負の自己バイアス電圧を印加する。この後、レジストからなるマスクを除去せず
に第４のエッチング条件に変え、エッチング用ガスにＣＦ４とＣｌ２とＯ２とを用い、そ
れぞれのガス流量比を２０：２０：２０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電
極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約２０秒程
度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ
）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、ここでは、第３のエ
ッチング条件及び第４のエッチング条件を第２のエッチング処理と呼ぶこととする。第２
のエッチング処理によって、第３の導電層６１４ｃ、６１５ｃが形成される。次いで、レ
ジストからなるマスクを除去する。
【００７４】
上記第２のエッチング処理の際、またはレジストからなるマスクの除去の際、タングス
テン（Ｗ）を含む薄い膜（膜厚は約１０ｎｍ）を形成する。この段階での断面図を図５（
Ｂ）に示す。
【００７５】
次いで、ｎ型を付与する不純物元素を半導体層に添加するため、ゲート電極をマスクと
して全面にドーピングする第１のドーピング処理を行う。第１のドーピング処理はイオン
ドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．
５×１０１３ａｔｏｍｓ／ｃｍ２とし、加速電圧を５０〜１００ｋｅＶとして行う。ｎ型
を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この
第１のドーピング工程によって絶縁膜６１３およびタングステンを含む薄い膜６１７を介
してドープを行い、自己整合的に第１の不純物領域（ｎ−−領域）６１８を形成する。こ
の段階での断面図を図５（Ｃ）に示す。なお、タングステンを含む薄い膜が設けられてい
るため、第１の導電層６１４ａと重なる部分の半導体層にはｎ型を付与する不純物元素が
ほとんど添加されない。また、タングステンを含む薄い膜により、ｎ型を付与する不純物
元素が第１の導電層６１４ａの端部を回り込んで添加されることも防ぐことができる。
【００７６】
次いで、タングステンを含む薄い膜６１７を除去する。
【００７７】
次いで、レジストからなるマスク６１９を形成した後、半導体にｎ型を付与する不純物
元素を高濃度にドープするための第２のドーピング工程を行う。この段階での断面図を図
６（Ａ）に示す。マスク６１９は、画素部のｐチャネル型ＴＦＴを形成する半導体層のチ
ャネル形成領域及びその周辺の領域と、画素部のｎチャネル型ＴＦＴの一部と、駆動回路
部のｐチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と、
を保護するために設ける。
【００７８】
第２のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０１３〜５×
１０１５／ｃｍ２とし、加速電圧を６０〜１００ｋｅＶとして行う。この第２のドーピン
グ工程によって、絶縁膜６１３を介してドープされてｎ型の不純物を高濃度に含む第２の
不純物領域（ｎ＋領域）６２０ａと、第１の導電層６１４ａ及び絶縁膜６１３を介してド
ープされて第１の導電層６１４ａと重なる第３の不純物領域（ｎ−領域）６２０ｂとを形
成する。なお、画素部のｎチャネル型ＴＦＴは、一部をマスクで覆ったため、チャネル形
成領域と第２の不純物領域６２０ａとの間に、第１の導電層６１４ａと重ならない第１の
不純物領域（ｎ−−領域）６１８が形成される。また、駆動回路部のｎチャネル型ＴＦＴ
においては、自己整合的にドープされて、第１の導電層６１４ａと重なる第３の不純物領
域６２０ｂと第２の不純物領域６２０ａとの境界が、第１の導電層６１４ａの端部と一致
する。
【００７９】
次いで、マスク６１９を除去した後、新たにレジストからなるマスク６２１を形成し、半
導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第３
のドーピング工程を行う。この段階での断面図を図６（Ｂ）に示す。マスク６２１は、画
素部のｎチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域と
、駆動回路部のｎチャネル型ＴＦＴを形成する半導体層のチャネル形成領域及びその周辺
の領域と、を保護するために設ける。
【００８０】
この第３のドーピング工程によって絶縁膜６１３を介して半導体層にドープを行い、ｐ
型の不純物を高濃度に含む第４の不純物領域（ｐ＋領域）６２２を形成する。尚、第４の
不純物領域６２２には先の第１のドーピング工程でリン（Ｐ）が添加された領域（ｎ−−
領域）であるが、ｐ型を付与する不純物元素の濃度がリン（Ｐ）の１．５〜３倍添加され
ていて導電型はｐ型となっている。
【００８１】
この後、レジストマスクを除去する。以上までの工程でそれぞれの半導体層にｎ型また
はｐ型の導電型を有する不純物領域が形成される。この段階での断面図を図６（Ｃ）に示
す。
【００８２】
次いで、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて、水素を含む
絶縁膜６４０ａを成膜した後、半導体層に添加された不純物元素の活性化および水素化を
行う。水素を含む絶縁膜６４０ａは、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮ
Ｏ膜）を用いる。ここでは、水素を含む絶縁膜６４０ａの膜厚は、５０ｎｍ〜２００ｎｍ
とする。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結
晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲ
ッタリングをも行うことができる。なお、水素を含む絶縁膜６４０ａは、層間絶縁膜の１
層目であり、酸化珪素を含んでいる。
【００８３】
次いで、スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等を用いて層間絶縁膜の
２層目となる無機絶縁膜６４０ｂを形成する。無機絶縁膜６４０ｂとしては、酸化シリコ
ン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜の単層または積層を用いる
。ここでは無機絶縁膜６４０ｂの膜厚は６００ｎｍ〜８００ｎｍとする。
【００８４】
また、無機絶縁膜６４０ｂの一層として、塗布法で得られるシロキサン樹脂を用いてもよ
い。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン
は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少
なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基
として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基
と、フルオロ基とを用いてもよい。
【００８５】
次いで、フォトマスクを用いてレジストからなるマスクを形成し、絶縁膜６４０ａ、６４
０ｂ及び絶縁膜６１３を選択的にエッチングしてコンタクトホールを形成する。そして、
レジストからなるマスクを除去する。
【００８６】
次いで、スパッタ法により金属膜を積層した後、フォトマスクを用いてレジストからな
るマスクを形成し、選択的に金属積層膜をエッチングして、ＴＦＴのソース電極またはド
レイン電極として機能する電極６４１〜６４７を形成する。そして、レジストからなるマ
スクを除去する。なお、ここでの金属積層膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０
ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層積層とする。
【００８７】
また、電極６４１〜６４７の端面は、下方に配置された第１の導電層と第３の導電層の
端面と重ならないように適宜、それぞれの線幅や位置を設定することが好ましい。
【００８８】
以上の工程で、同一基板上にポリシリコン膜を活性層とするトップゲート型のＴＦＴ６３
６、６３７、６３８、６３９が作製でき、この段階での断面図を図６（Ｄ）に示す。
【００８９】
なお、駆動回路部に配置されるＴＦＴ６３６はゲート電極と重なる低濃度不純物領域（
ＬＤＤ領域とも呼ぶ）を備えたｎチャネル型ＴＦＴであり、ＴＦＴ６３７はｐチャネル型
ＴＦＴである。駆動回路部においては、ＴＦＴ６３６とＴＦＴ６３７を相補的に接続する
ことでＣＭＯＳ回路を構成し、様々な種類の回路を実現することができる。
【００９０】
また、画素部に配置されるＴＦＴ６３８は、一つのＴＦＴに複数のチャネル形成領域を
有するｎチャネル型ＴＦＴである。ＴＦＴ６３８は、ゲート電極と重ならない低濃度不純
物領域（ＬＤＤ領域とも呼ぶ）を備えたマルチゲート型のＴＦＴである。また、画素部に
は、後に形成される発光素子と電気的に接続するＴＦＴ６３９が設けられる。ここでは、
ＴＦＴ６３９として、シングルゲート型のｐチャネル型ＴＦＴを示したが、特に限定され
ず、マルチゲート型のＴＦＴとしてもよい。
【００９１】
次いで、第１の電極６２３、即ち、有機発光素子の陽極（或いは陰極）を形成する。第
１の電極６２３として、仕事関数の大きい材料、例えば、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、
Ｓｎ、ＩｎまたはＭｏから選ばれた元素、または前記元素を主成分とする合金材料、例え
ばＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮを用いて、単層膜
またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。
【００９２】
具体的には第１の電極６２３として、透光性を有する導電性材料からなる透明導電膜を用
いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジ
ウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸
化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛
酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いる
ことができる。
【００９３】
各透光性を有する導電性材料の、組成比例を述べる。酸化タングステンを含むインジ
ウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ
％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タング
ステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすれば
よい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、
インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（
ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすれば
よい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウ
ム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は
、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％と
すればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。
【００９４】
次いで、塗布法により得られる絶縁膜（例えば、アルキル基を含むＳｉＯｘ膜や有機樹脂
膜）をパターニングして、第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、
障壁、土手などと呼ばれる）を形成する。
【００９５】
次いで、有機化合物を含む層６２４を、蒸着法または塗布法を用いて形成する。次いで
、第２の電極６２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。第２の電極
６２５としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉなどの合金、または透明導電膜（ＩＴＯ
など）を用いる。
【００９６】
次いで、蒸着法またはスパッタ法により保護層６２６を形成する。保護層６２６は、第２
の電極６２５を保護する。保護層６２６を通過させて発光素子の発光を取り出す場合、保
護層６２６には透明な材料とすることが好ましい。なお、必要でなければ保護層６２６は
設けなくともよい。
【００９７】
次いで、封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。即ち、
発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。ＴＦＴの
層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周
縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部
から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用いる絶縁
膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるように
して絶縁膜の端部をシール材が覆うようにする。なお、シール材６２８で囲まれた領域に
は充填材６２７を充填する。或いは、シール材６２８で囲まれた領域には乾燥した不活性
ガスを充填する。
【００９８】
最後にＦＰＣ６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。
（図７）なお、端子電極は、第１の電極６２３と同じ工程で得られる透明導電膜を端子電
極の最上層に用いることが好ましく、ゲート配線と同時に形成された端子電極の一層とな
る第３の導電層６１５ｃ上に形成する。
【００９９】
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる
。
【０１００】
本実施の形態において、電極６４１〜６４７の端面が、下方に配置された第１の導電層と
第３の導電層の端面と重ならないように適宜、それぞれの線幅や位置を設定されており、
絶縁物６２９の膜厚が確保されている。従って、膜厚が部分的に薄くなることが防がれて
、電極６４１〜６４７と第２の電極６２５とが重なる部分での短絡発生の防止ができる。
【０１０１】
また、発光装置において、発光装置の発光表示面は、一面または両面であってもよい。
第１の電極６２３と第２の電極６２５とを透明導電膜で形成した場合、発光素子の光は、
基板６１０及び封止基板６３３を通過して両側に取り出される。この場合、封止基板６３
３や充填材６２７は透明な材料を用いることが好ましい。
【０１０２】
また、第２の電極６２５を金属膜で形成し、第１の電極６２３を透明導電膜で形成した
場合、発光素子の光は、基板６１０のみを通過して一方に取り出される構造、即ちボトム
エミッション型となる。この場合、封止基板６３３や充填材６２７は透明な材料を用いな
くともよい。
【０１０３】
また、第１の電極６２３を金属膜で形成し、第２の電極６２５を透明導電膜で形成した
場合、発光素子の光は、封止基板６３３のみを通過して一方に取り出される構造、即ちト
ップエミッション型となる。この場合、基板６１０は透明な材料を用いなくともよい。
【０１０４】
また、第１の電極６２３及び第２の電極６２５は仕事関数を考慮して材料を選択する必要
がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極とな
りうる。駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極
を陰極とするとよい。また、駆動用ＴＦＴの極性がＮチャネル型である場合、第１の電極
を陰極、第２の電極を陽極とすると好ましい。
【０１０５】
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方
法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法
とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソ
ース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であっても
よく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１０６】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される信号の電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加
される信号の電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの
（ＣＣ）には、発光素子に印加される信号の電圧が一定のもの（ＣＣＣＶ）と、発光素子
に印加される信号の電流が一定のもの（ＣＣＣＣ）とがある。
【０１０７】
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設
けてもよい。
【０１０８】
また、本実施の形態は、実施の形態１乃至３のいずれか一と自由に組み合わせることが
できる。
【０１０９】
（実施の形態５）
ここでは、図８を用いて、発光表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例に
ついて説明する。
【０１１０】
図８（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置
の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２
０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２
０１とが形成されている。ＴＦＴの活性層が結晶構造を有する半導体膜で構成されており
、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現した
ＥＬ表示パネルを作製することができる。
【０１１１】
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触
媒機能を有する物質を含む下地層が設けられている。
【０１１２】
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の
電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は
画素部に設けられたＴＦＴと電気的に接続している。
【０１１３】
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシ
ール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤
を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を
配置してもよい。
【０１１４】
また、図８（Ａ）に示した構造は、ＸＧＡクラスの比較的大きなサイズ（例えば対角４
．３インチ）の発光装置で好適な例を示したが、図９（Ｂ）は、狭額縁化させた小型サイ
ズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
【０１１５】
図８（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に配
置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０１
は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基
板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニッ
トとする回路パターンを複数個形成し、最後に分割して駆動ＩＣを個別に取り出せばよい
。駆動ＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜
８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部
の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０１１６】
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８
０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣ
チップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。
また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されな
いので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り
出す場合と比較すると、大きな優位点である。
【０１１７】
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テー
プに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動
ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定するための金属
片等を一緒に貼り付けるとよい。
【０１１８】
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光
素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の
第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１１９】
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材
に囲まれた充填材料によって基板１３１０と固定されている。
【０１２０】
また、画素部のＴＦＴの活性層として非晶質半導体膜を用いる場合には、駆動回路を同
一基板上に形成することは困難であるため、大きなサイズであっても図８（Ｂ）の構成と
なる。
【０１２１】
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、ア
クティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブ
マトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動する
ことによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画
素電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられ
た画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行わ
れ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等
間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして
気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用い
てもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細
管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０１２２】
また、カラーフィルタを用いずに、光シャッタを行い、ＲＧＢの３色のバックライト光
源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置に
も本発明は、適用できる。
【０１２３】
以上の様に、本発明を実施する、即ち実施の形態１乃至４のいずれか一の作製方法また
は構成を用いて、様々な電子機器を完成させることができる。
【０１２４】
（実施の形態６）
本発明の半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音
響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ
などのパーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携
帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的には
Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その
画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体
例を図９および図１０に示す。
【０１２５】
図９（Ａ）はデジタルカメラであり、本体２１０１、表示部２１０２、撮像部、操作キー
２１０４、シャッター２１０６等を含む。なお、図９（Ａ）は表示部２１０２側からの図
であり、撮像部は示していない。本発明により、信頼性の高いデジタルカメラが実現でき
る。
【０１２６】
図９（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表
示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２
２０６等を含む。本発明により、信頼性の高いノート型パーソナルコンピュータを実現す
ることができる。
【０１２７】
図９（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であ
り、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（Ｄ
ＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ
２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明に
より、信頼性の高い画像再生装置を実現することができる。
【０１２８】
また、図９（Ｄ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、
スピーカ１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、上述した実施
の形態で示した作製方法により形成した薄膜トランジスタをその表示部１９０３および駆
動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置など
があり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用
表示装置が含まれる。本発明により、信頼性の高い表示装置、特に２２インチ〜５０イン
チの大画面を有する大型の表示装置を実現することができる。
【０１２９】
図１０で示す携帯電話機は、操作スイッチ類９０４、マイクロフォン９０５などが備えら
れた本体（Ａ）９０１と、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０９、スピーカ
９０６などが備えられた本体（Ｂ）９０２とが、蝶番９１０で開閉可能に連結されている
。表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、回路基板９０７と共に本体（Ｂ
）９０２の筐体９０３の中に収納される。表示パネル（Ａ）９０８及び表示パネル（Ｂ）
９０９の画素部は筐体９０３に形成された開口窓から視認できるように配置される。
【０１３０】
表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、その携帯電話機９００の機能に
応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）９０８
を主画面とし、表示パネル（Ｂ）９０９を副画面として組み合わせることができる。
【０１３１】
本発明により、信頼性の高い携帯情報端末を実現することができる。
【０１３２】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得
る。例えば、蝶番９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機として
も良い。また、操作スイッチ類９０４、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０
９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また
、表示部を複数個そなえた情報表示端末に本実施の形態の構成を適用しても、同様な効果
を得ることができる。
【０１３３】
以上の様に、本発明を実施する、即ち実施の形態１乃至５のいずれか一の作製方法また
は構成を用いて、様々な電子機器を完成させることができる。
【産業上の利用可能性】
【０１３４】
本発明は、半導体装置の製造時および製造後の短絡発生を効果的に防止することができ
るため、有用である。
【符号の説明】
【０１３５】
１０ ガラス基板
１１ 第１の絶縁層
１２ 第１の配線
１３ 第２の配線
１４ 金属層
１５ 第２の絶縁層
１６ 第３の絶縁層
１７ａ チタン層
１７ｂ アルミニウム層
１８ 第４の絶縁層
２０ ガラス基板
２１ ゲートメタル層
２２ 第１の絶縁層
２３ａ 第１のチタン膜
２３ｂ アルミニウム膜
２３ｃ 第２のチタン膜
２４ 第２の絶縁層
２５ 上部電極
３１ 第２の配線
３２ 第２の配線
３３ 電極
３４ 電極
４１ 第１の配線
４２ 第１の配線
５０ 第１の電極層
５１ 薄膜トランジスタ
５２ 薄膜トランジスタ
５３ ゲート配線層
５４ ソース配線層又はドレイン配線層
５５ 電源線
５６ａ 導電層
５６ｂ 導電層
５６ｃ 導電層
５６ｄ 導電層
５７ 導電層
５８ ソース電極層又はドレイン電極層
６０ ガラス基板
６１ ゲートメタル層
６２ 第１の絶縁層
６３ａ 第１のチタン膜
６３ｂ アルミニウム膜
６３ｃ 第２のチタン膜
６４ 第２の絶縁層
６５ 上部電極
６１０ 基板
６１１ 下地絶縁膜
６１２ 半導体層
６１３ 絶縁膜
６１４ａ 第１の導電層
６１４ｂ 第２の導電層
６１４ｃ 第３の導電層
６１５ａ 第１の導電層
６１５ｂ 第２の導電層
６１５ｃ 第３の導電層
６１６ マスク
６１７ タングステンを含む薄い膜
６１８ 第１の不純物領域
６１９ マスク
６２０ａ 第２の不純物領域
６２０ｂ 第３の不純物領域
６２１ マスク
６２２ 第４の不純物領域
６２３ 第１の電極
６２４ 有機化合物を含む層
６２５ 第２の電極
６２６ 保護層
６２７ 充填材
６２８ シール材
６２９ 絶縁物
６３１ 異方性導電膜
６３２ ＦＰＣ
６３６ ｎチャネル型ＴＦＴ
６３７ ｐチャネル型ＴＦＴ
６３８ ｎチャネル型ＴＦＴ
６３９ ｐチャネル型ＴＦＴ
６４０ａ 水素を含む絶縁膜
６４０ｂ 無機絶縁膜
６４１ 電極
６４２ 電極
６４３ 電極
６４４ 電極
６４５ 電極
６４６ 電極
６４７ 電極
９００ 携帯電話機
９０１ 本体（Ａ）
９０２ 本体（Ｂ）
９０３ 筐体
９０４ 操作スイッチ類
９０５ マイクロフォン
９０６ スピーカ
９０７ 回路基板
９０８ 表示パネル（Ａ）
９０９ 表示パネル（Ｂ）
９１０ 蝶番
１２０１ ソース側駆動回路
１２０２ 画素部
１２０３ ゲート側駆動回路
１２０４ 封止基板
１２０５ シール材
１２０７ 接続領域
１２０８ 端子部
１２０９ ＦＰＣ
１２１０ 基板
１３０１ 駆動ＩＣ
１３０２ 画素部
１３０４ 封止基板
１３０５ シール材
１３０７ 接続領域
１３０８ 端子部
１３０９ ＦＰＣ
１９０１ 筐体
１９０２ 支持台
１９０３ 表示部
１９０４ スピーカ
１９０５ ビデオ入力端子
２１０１ 本体
２１０２ 表示部
２１０４ 操作キー
２１０６ シャッター
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２４０１ 本体
２４０２ 筐体
２４０３ 表示部Ａ
２４０４ 表示部Ｂ
２４０５ 記録媒体読込部
２４０６ 操作キー
２４０７ スピーカー部
【特許請求の範囲】
【請求項１】
絶縁表面上の第１の配線と、
前記第１の配線上の第１の絶縁層と、
前記第１の絶縁層上の第２の配線と、
前記第２の配線上の第２の絶縁層と、を有し、
前記第１の配線と前記第２の配線とが重なる部分を有し、
前記重なる部分において、前記第１の配線と前記第２の配線とは平行方向に配置されているとともに、前記第１の配線の前記平行方向と垂直な方向の幅と前記第２の配線の前記平行方向と垂直な方向の幅とが異なることを特徴とする半導体装置。
【請求項１】
絶縁表面上の第１の配線と、
前記第１の配線上の第１の絶縁層と、
前記第１の絶縁層上の第２の配線と、
前記第２の配線上の第２の絶縁層と、を有し、
前記第１の配線と前記第２の配線とが重なる部分を有し、
前記重なる部分において、前記第１の配線と前記第２の配線とは平行方向に配置されているとともに、前記第１の配線の前記平行方向と垂直な方向の幅と前記第２の配線の前記平行方向と垂直な方向の幅とが異なることを特徴とする半導体装置。
【図１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１２】
【図２】
【図１１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１２】
【図２】
【図１１】
【公開番号】特開２０１２−１９５５９２（Ｐ２０１２−１９５５９２Ａ）
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願番号】特願２０１２−９３６３０（Ｐ２０１２−９３６３０）
【出願日】平成２４年４月１７日（２０１２．４．１７）
【分割の表示】特願２００６−１３３４４６（Ｐ２００６−１３３４４６）の分割
【原出願日】平成１８年５月１２日（２００６．５．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願日】平成２４年４月１７日（２０１２．４．１７）
【分割の表示】特願２００６−１３３４４６（Ｐ２００６−１３３４４６）の分割
【原出願日】平成１８年５月１２日（２００６．５．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]