半導体装置
【課題】コイル状のアンテナ部の内部に、占有面積が大きい導電層が設けられていると、電源を安定して供給することが困難になっていた。
【解決手段】記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電力化を図ることができる。また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、スペースを有効に利用することができる。従って、半導体装置の小型化を実現することができる。
【解決手段】記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電力化を図ることができる。また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、スペースを有効に利用することができる。従って、半導体装置の小型化を実現することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信によりデータの交信を行う半導体装置に関する。特に、電磁誘導方
式を用いて、無線通信によりデータの交信を行う半導体装置に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、無線通信によりデータの交信を行う半導体装置を利用した個体識別技術が注目を
集めている。半導体装置を利用した個体識別技術は、個々の対象物の生産、管理等に役立
てられ始めており、個人認証への応用も開始している。このような半導体装置は、ＲＦＩ
Ｄ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣ（Ｉ
ｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タ
グとも呼ばれる。
【０００４】
電磁誘導方式によりデータの交信を行う半導体装置（特許文献１参照）について、図１
０を用いて説明する。半導体装置３０１は、コイル状のアンテナ部３０２と半導体回路部
３０３を有する。半導体回路部３０３の端子３０４は、コイル状のアンテナ部３０２の一
端３０５に電気的に接続されている。半導体回路部３０３の端子３０６は、コイル状のア
ンテナ部３０２の他端３０７に電気的に接続されている。
【０００５】
コイル状のアンテナ部を含むリーダライターを、半導体装置３０１に近づけると、リー
ダライターが含むコイル状のアンテナ部から交流磁界が発生する。交流磁界は、半導体装
置３０１内のコイル状のアンテナ部３０２を貫き、電磁誘導により半導体装置３０１内の
コイル状のアンテナ部３０２の端子間（一端３０５と他端３０７の間）に起電力が発生す
る。電磁誘導により発生した起電力により半導体装置３０１内の半導体回路部３０３が動
作する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１１０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電磁誘導方式によりデータの交信を行う半導体装置は、上述の通り、アンテナを用いて電
源が供給されるため、電源の安定的な供給が困難であった。そのため、消費電力を極力抑
制することが必要であった。
【０００８】
コイル状のアンテナ部の内部に、占有面積の大きい導電層があると、電磁誘導の影響を
うけて、当該導電層にも電流が流れてしまうことがあった。つまり、コイル状のアンテナ
部の内部に、占有面積が大きい導電層が設けられていると、電源を安定して供給すること
が困難になっていた。
【０００９】
そこで、本発明は、コイル状のアンテナ部と、占有面積の大きい導電層の配置を工夫す
ることにより、当該導電層に対する電磁誘導の影響を防止し、また、電源の安定化を実現
した半導体装置の提供を課題とする。
【課題を解決するための手段】
【００１０】
本発明は、アンテナを有する一つの半導体デバイスに対して占有面積の大きい導電層を一
対の電極の一方として用いる素子（例えば、メモリ素子、発光素子、センサ素子など）に
おいて、アンテナと占有面積の大きい導電層とを少なくとも一部重ねることを特徴とする
。
【００１１】
本明細書で開示する発明の構成は、絶縁表面を有する基板上に、少なくとも複数の集積回
路と、渦巻き状（一つの平面内で渦巻き状、またはコイル状と呼ぶ）を主たる構成とする
アンテナと、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機
化合物を含む層とを有し、前記アンテナは、少なくとも前記複数の集積回路うちの一つと
電気的に接続し、前記第１の電極または前記第２の電極は、少なくとも前記複数の集積回
路のうちの一つと電気的に接続し、前記アンテナは、前記第２の電極と重なることを特徴
とする半導体装置である。
【００１２】
また、アンテナはトランジスタとも重なるように配置してもよく、本発明の他の構成は、
絶縁表面を有する基板上に、少なくとも複数の集積回路と、トランジスタと、渦巻き状（
一つの平面内で渦巻き状、またはコイル状と呼ぶ）を主たる構成とするアンテナと、第１
の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層と
を有し、前記アンテナは、少なくとも前記複数の集積回路うちの一つと電気的に接続し、
前記第１の電極または前記第２の電極は、少なくとも前記複数の集積回路のうちの一つと
電気的に接続し、前記トランジスタは、前記第１の電極と電気的に接続し、前記アンテナ
は、前記第２の電極及び前記トランジスタと重なることを特徴とする半導体装置である。
なお、第２の電極だけでなく、集積回路のトランジスタもアンテナと重ねる場合には、そ
の集積回路は、アンテナで囲まれる領域の外側にも一部が配置される。
【００１３】
なお、第１の電極と、第２の電極と、これらの電極間に有機化合物を含む層とで、メモリ
素子、発光素子、センサ素子などを構成する。これらの素子は、一方または両方の電極面
積が比較的広く、アンテナと少なくとも一部が重なるように配置することが好ましい。
【００１４】
中でも有機材料を用いたメモリ素子の利点としては、他者が偽造しようとして分解した場
合、大気などに触れた有機材料は変質しやすく、使用している材料を特定しにくいため、
偽造を非常に困難なものとすることができる。
【００１５】
また、情報の改ざんや不正使用を防止するため、メモリ素子の有機化合物を含む層を可
逆的に相変化しない有機材料または無機材料とした場合には、メモリへの書き込みは１回
とする。
【００１６】
また、繰り返し使用するため、メモリ素子の有機化合物を含む層を可逆的に相変化する有
機材料（例えば、バソフェナントロリン（略称：ＢＰｈｅｎ））、または無機材料とした
場合には、メモリへのデータの書き換えが複数回可能となる。また、リーダライタによっ
て、有機材料を用いたメモリ素子への書き込みと読み取りの両方が可能であってもよい。
【００１７】
また、上記各構成において、前記アンテナは給電部及び線状または帯状の複数のアンテナ
導体からなり、該アンテナ導体は給電部の周囲から給電部に向かって渦巻き状に設けられ
ていることを特徴の一つとしている。また、アンテナ導体は、楕円形または円形であって
もよい。
【００１８】
また、上記各構成において、前記集積回路は、例えば、書き込み回路、読み出し回路、セ
ンスアンプ、出力回路、バッファ等である。
【００１９】
上述したこれらの手段は単なる設計事項ではなく、メモリやアンテナや配線を配置し、そ
の配置を用いた記憶回路を含む半導体装置を作製し、書き込み動作や読み込み動作をさせ
、発明者らの深い検討の後、発明された事項である。
【発明の効果】
【００２０】
本発明により、アンテナと重なる領域に対して占有面積の大きい導電層を配置することが
できるため、アンテナと重なる領域に何も配置しないものに比べ、スペースを有効に利用
することができる。従って、半導体装置の小型化を実現することができる。
【００２１】
また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路
部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電
力化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】（Ａ）本発明の半導体装置の構成を説明する図。（Ｂ）本発明の半導体装置の構成を説明する図。（Ｃ）比較例を説明する図。
【図２】本発明の半導体装置の構成を説明する図。
【図３】本発明の半導体装置の構成を説明する図。
【図４】本発明の半導体装置の構成を説明する図。
【図５】本発明の半導体装置の構成を説明する図。
【図６】本発明の半導体装置の構成を説明する図。
【図７】本発明の半導体装置の構成を説明する図。
【図８】本発明の半導体装置の構成を説明する断面図。
【図９】本発明の半導体装置の構成を説明する回路図。
【図１０】半導体装置の構成を説明する図。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
【００２４】
本発明の半導体装置は、半導体回路部１１、記憶回路部１２、コイル状のアンテナ部１
３を有する。記憶回路部１２は、複数の記憶素子を有する。複数の記憶素子の各々は、一
対の電極間に有機化合物を含む層が挟まれた構造を有する。複数の記憶素子が含む一対の
電極のうちの一方または両方は、複数の記憶素子で共通して用いられている。そのため、
複数の記憶素子が含む一対の電極のうちの一方は、占有面積が大きい導電層となってしま
う。そこで本発明は、記憶回路部１２が含む占有面積の大きい導電層に、電磁誘導の影響
により電流が流れてしまうことを防止するため、記憶回路部１２とコイル状のアンテナ部
１３とを重なるように配置する。
【００２５】
本発明の半導体装置の上面構造について説明する。以下の説明では、半導体回路部、記
憶回路部、コイル状のアンテナ部を有し、記憶回路部と、コイル状のアンテナ部が重なら
ない半導体装置（図１（Ｃ）参照）と比較して説明する。なお、図１（Ｃ）は比較例であ
って本発明ではない。図１（Ｃ）に示す半導体装置は、半導体回路部１２０１と記憶回路
部１２０２とアンテナ部１２０３とを有している。なお、半導体回路部１２０１の第１の
端子は、コイル状のアンテナ部１２０３の一方の端に電気的に接続されて、半導体回路部
１２０１の第２の端子は、コイル状のアンテナ部１２０３の他方の端に電気的に接続され
ている。また、半導体回路部１２０１と記憶回路部１２０２は電気的に接続されている。
【００２６】
図１（Ｃ）の構成と比較して記憶回路部１２の占有面積が同じであり、記憶回路部１２
とコイル状のアンテナ部１３とが重なるように配置する場合（図１（Ａ）参照）、半導体
回路部１１の占有面積を拡大することができる。半導体回路部１１の占有面積を拡大する
ことができると、より複数の素子を設けることができるため、高機能な回路を提供するこ
とができる。なお、図１（Ａ）に示すコイル状のアンテナ部１３は、巻き数が５巻を越え
る例を示したが特に限定されず、２巻以上であればよい。なお、半導体回路部１１の第１
の端子は、コイル状のアンテナ部１３の一方の端に電気的に接続されて、半導体回路部１
１の第２の端子は、コイル状のアンテナ部１３の他方の端に電気的に接続されている。ま
た、半導体回路部１１と記憶回路部１２は電気的に接続されている。
【００２７】
図１（Ｃ）の構成と比較して半導体回路部１１の面積が同じであり、記憶回路部１２と
コイル状のアンテナ部１３とが重なるように配置する場合（図１（Ｂ）参照）、記憶回路
部１２の占有面積を拡大することができる。記憶回路部１２の占有面積を拡大することが
できると、より複数の素子を設けることができるため、記憶容量が大きい回路を提供する
ことができる。図１（Ｂ）においても、半導体回路部１１の第１の端子は、コイル状のア
ンテナ部１３の一方の端に電気的に接続されて、半導体回路部１１の第２の端子は、コイ
ル状のアンテナ部１３の他方の端に電気的に接続されている。また、半導体回路部１１と
記憶回路部１２は電気的に接続されている。
【００２８】
次に、上記構成を有する半導体装置の断面構造について説明する（図２参照）。図２に
示す断面構造は、図１（Ａ）の半導体装置の上面構造の点Ａから点Ｂの断面構造を示す図
である。
【００２９】
本発明の半導体装置は、絶縁表面を有する基板１００上に、下地用の絶縁層１０１と、
絶縁層１０１上に設けられた薄膜トランジスタ１０２〜１０５と、薄膜トランジスタ１０
２〜１０５を覆う絶縁層１０６と、絶縁層１０６に設けられた開口部を介して、薄膜トラ
ンジスタ１０２〜１０５のソース又はドレインに接続された配線１０７〜１１４とを有す
る。
【００３０】
また、配線１０７〜１１４を覆う絶縁層１１５と、絶縁層１１５に設けられた開口部を
介して、配線１１２、１１４に接続された導電層１１６、１１７と、導電層１１６、１１
７を覆う絶縁層１１８と、絶縁層１１８に設けられた開口部を介して、導電層１１６、１
１７に接続された有機化合物を含む層１１９、１２０と、有機化合物を含む層１１９、１
２０に接続された導電層１２１を有する。また、導電層１２１を覆う絶縁層１２３と、絶
縁層１２３上に設けられた導電層１２４〜１２８、導電層１２４〜１２８を覆う絶縁層１
２９を有する。
【００３１】
上記の断面構造において、薄膜トランジスタ１０２、１０３を含む部分が、半導体回路
部１１に相当する。また、導電層１１６、有機化合物を含む層１１９及び導電層１２１の
積層体が、記憶素子１３０に相当する。また、導電層１１７、有機化合物を含む層１２０
及び導電層１２１の積層体が、記憶素子１３１に相当する。記憶素子１３０、１３１を含
む回路が、記憶回路部１２に相当する。また、導電層１２４〜１２８が、コイル状のアン
テナ部１３に相当する。
【００３２】
上記の構造のように、記憶回路部１２が含む占有面積の大きい導電層１２１と、コイル
状のアンテナ部１３が含む導電層１２４〜１２８とを重ねて配置することにより、電磁誘
導の影響により導電層１２１に電流が流れてしまうことを防止することができる。また、
記憶回路部１２とコイル状のアンテナ部１３とを積層して配置することにより、小型化を
実現することができる。
【００３３】
次に、上記とは異なる構成の半導体装置の断面構造について説明する（図３参照）。半
導体装置は、絶縁表面を有する基板１００上に、下地用の絶縁層１０１と、絶縁層１０１
上に設けられた薄膜トランジスタ１０２、１０３と、薄膜トランジスタ１０２、１０３を
覆う絶縁層１０６と、絶縁層１０６に設けられた開口部を介して、薄膜トランジスタ１０
２、１０３のソース又はドレインに接続された配線１０７〜１１０とを有する。
【００３４】
また、配線１０７〜１１０を覆う絶縁層１１５と、絶縁層１１５に設けられた開口部を
介して、配線１１０に接続された導電層１４５と、導電層１４５を覆う絶縁層１１８と、
絶縁層１１８に設けられた開口部を介して、導電層１４５に接続された有機化合物を含む
層１４７〜１５０と、有機化合物を含む層１４７〜１５０に接続された導電層１４６を有
する。また、導電層１４６を覆う絶縁層１２３と、絶縁層１２３上に設けられた導電層１
２４〜１２８、導電層１２４〜１２８を覆う絶縁層１２９を有する。導電層１４５と、有
機化合物を含む層１４７〜１５０のいずれか一つと、導電層１４６の積層体が、記憶素子
１４１〜１４４に相当する。
【００３５】
上記の構造のように、記憶回路部１２が含む占有面積の大きい導電層１４５、１４６と
、コイル状のアンテナ部１３が含む導電層１２４〜１２８とを重ねて配置することにより
、電磁誘導の影響により導電層１２１に電流が流れてしまうことを防止することができる
。また、記憶回路部１２とコイル状のアンテナ部１３とを積層して配置することにより、
小型化を実現することができる。
【００３６】
（実施の形態２）
本実施の形態では、上記実施の形態１で示す記憶装置を有する半導体装置の一例に関して
さらなる詳細な図面を用いて説明する。本実施の形態の半導体装置の上面図を図８（Ａ）
に示し、図８（Ａ）における線Ｘ−Ｙの断面図を図８（Ｂ）に示す。
【００３７】
図８（Ａ）に示すように、基板４００上に記憶素子を有する記憶装置である記憶素子部４
０４、集積回路部４２１、アンテナ４３１が形成されている。図８（Ａ）及び（Ｂ）は、
作製工程途中であり、作製条件に耐えうる基板４００上に記憶素子部、回路部、及びアン
テナを形成した状態である。記憶装置に用いる材料及び作製工程は公知のものを用いれば
よい。
【００３８】
基板４００上に剥離層４５２、絶縁層４５３を介して記憶素子部４０４にはトランジス
タ４４１、集積回路部４２１にはトランジスタ４４２が設けられている。剥離層４５２と
しては、５０ｎｍ〜２００ｎｍのタングステン膜を用い、絶縁層４５３としては酸化珪素
膜を用いる。ただし、剥離層はタングステン膜に限定されず、Ｍｏ膜やアモルファスシリ
コン膜などを用いてもよい。トランジスタ４４１及びトランジスタ４４２上に絶縁層４５
１、絶縁層４５４、絶縁層４５５が形成されており、絶縁層４５５上に第１の導電層４５
７ｄ、有機化合物層４５８及び第２の導電層４５９の積層から構成される記憶素子４４３
が形成されている。隔壁として機能する絶縁層４６０ｂにより有機化合物層４５８は個々
に隔てられている。第１の導電層４５７ｄはトランジスタ４４１の配線層と接続しており
、記憶素子４４３は、トランジスタ４４１と電気的に接続している。
【００３９】
第１の導電層４５７ｄ及びトランジスタ４４１と、導電層４５７ｃ及び配線層４５６ａ
と、導電層４５７ｅ及び配線層４５６ｂとがそれぞれ接続するために絶縁層４５５に開口
（コンタクトホールとも言う）を形成する。開口を大きくし、導電層同士の接触面積を増
加した方がより低抵抗となるため、本実施の形態では、第１の導電層４５７ｄとトランジ
スタ４４１とが接続する開口が一番小さく、その次が導電層４５７ｃと配線層４５６ａと
が接続する開口、導電層４５７ｅと配線層４５６ｂとが接続する開口が一番大きいという
ように順に開口を大きく設定している。本実施の形態では、第１の導電層４５７ｄとトラ
ンジスタ４４１とが接続する開口を５μｍ×５μｍ、導電層４５７ｃと配線層４５６ａと
が接続する開口を５０μｍ×５０μｍ、導電層４５７ｅと配線層４５６ｂとが接続する開
口を５００μｍ×５００μｍとしている。
【００４０】
図８（Ｂ）における半導体装置では、第２の導電層４５９は、配線層４５６ａ、導電層
４５７ｃと積層して電気的に接続している。第２の導電層４５９は、第１の導電層４５７
ｄよりも電極面積が大きく、本発明では、この第２の導電層４５９とアンテナ４３１が重
なるように配置する。
【００４１】
絶縁層４５５上に絶縁層４６１が形成されている。絶縁層４６１上には、導電層４５７ａ
とアンテナ４３１ａ、導電層４５７ｂとアンテナ４３１ｂ、導電層４５７ｅとアンテナ４
３１ｃ、及び導電層４５７ｆとアンテナ４３１ｄとがそれぞれ積層して形成されている。
導電層４５７ｅは絶縁層４６１に形成された配線層４６２に達する開口を介して配線層４
６２と接して形成されている。また、配線層４６２は、絶縁層４５５に形成された配線層
４５６ｂに達する開口を介して配線層４５６ｂと接して形成されている。なお、本明細書
では、このアンテナと、アンテナの下方の配線層との接続部分をアンテナの給電部と呼ぶ
。ここでは、配線層４６２と配線層４５６ｂを用いてアンテナと記憶素子部４０４及び集
積回路部４２１とを電気的に接続しているが、特にこの接続に限定されず、アンテナ４３
１ｃと４５６ｂとが電気的に接続するような構造とすればよい。
【００４２】
アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄ下の導電層４５
７ａ、導電層４５７ｂ、導電層４５７ｅ、導電層４５７ｆは、絶縁層４５５とアンテナ４
３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄとの密着性を向上させる効
果もある。本実施の形態では、絶縁層４５５、及び絶縁層４６１にポリイミド膜を用い、
導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、及び導電層４５７ｆにチタン膜を用
い、アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄにアルミニ
ウム膜をそれぞれ用いている。
【００４３】
集積回路部４２１は部分的に絶縁層４６０ｃが形成されており、トランジスタ４４２も
絶縁層４６０ｃに覆われていない領域と覆われている領域がある。
【００４４】
ここで、本実施の形態における半導体装置の回路に関するブロック図を図９示す。図９
（Ａ）における半導体装置のブロック図は、ＲＦ入力部４０１、ロジック回路部４０２、
外部入力部４０３、記憶素子部４０４、調整回路部４０５、ダイオード４０６、抵抗４０
７を有している。なお、図８（Ａ）に示した集積回路部４２１は、図９（Ａ）のＲＦ入力
部４０１、ロジック回路部４０２、外部入力部４０３、調整回路部４０５、ダイオード４
０６、または抵抗４０７に相当する。
【００４５】
外部入力端子から入力された電圧及び信号は、記憶素子部４０４に入力され、記憶素子
部４０４にデータ（情報）が書き込まれる。ＲＦ入力部４０１において、アンテナによっ
て交流信号を受信し信号及び電圧をロジック回路部４０２に入力する。ロジック回路部４
０２を介して信号は制御信号となり、制御信号が記憶素子部４０４に入力されることで記
憶素子部４０４より書き込まれたデータが再び読み出される。
【００４６】
図９（Ｂ）は、図９（Ａ）の半導体装置と調整回路部４０５の構造が異なる例であり、
調整回路部４０５は抵抗で、調整回路部４１５はスイッチで構成されている。図９（Ｂ）
におけるブロック図は、ＲＦ入力部４１１、ロジック回路部４１２、外部入力部４１３、
記憶素子部４１４、調整回路部４１５、ダイオード４１６、抵抗４１７を有している。な
お、図８（Ａ）に示した集積回路部４２１は、図９（Ｂ）のＲＦ入力部４１１、ロジック
回路部４１２、外部入力部４１３、調整回路部４１５、ダイオード４１６、または抵抗４
１７に相当する。
【００４７】
また、抵抗４０７及び抵抗４１７はプルアップ回路であり、調整回路部として機能する。
調整回路部４０５は、記憶素子部４０４にデータを書き込み時に、ロジック回路部４０２
より不要な制御信号が記憶素子部４０４に入力されないように調整するものである。同様
に、抵抗４０７も、記憶素子部４０４にデータを書き込む時に、ロジック回路部４０２よ
り記憶素子部４０４に信号が入力されないように調整するものである。記憶素子部４０４
にデータを書き込む時は、ダイオード４０６により外部入力部４０３からの信号は遮断さ
れるが、記憶素子部４０４よりデータを読み取る時は、記憶素子部４０４のＶＤＤＨをＲ
Ｆ入力部４０１より印加されるＶＤＤに固定し、安定させる。図９（Ａ）のブロック図に
基づいて説明したが、図９（Ｂ）においても同様である。
【００４８】
また、ＲＦ入力部４０１、４１１に電気的に接続されるアンテナは、記憶素子部を有す
る記憶装置に対して、重ねて設ける。また記憶装置の電極全面が重なってもよいし、一部
が重なっている構造でもよい。アンテナ部と記憶装置が重なる構造であると、アンテナが
交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影
響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、
半導体装置の省電力化が実現できる。また、半導体装置を小型化することもできる。
【００４９】
本実施の形態で示す第１の導電層４５７ｄ、有機化合物層４５８、及び第２の導電層４
５９を有する記憶素子４４３は密着性が良いので、第１の基板（ガラス基板）である基板
４００に形成された後に、第２の基板に転写される工程でかかる力によって、層界面で膜
剥がれなどの不良が生じない。よって良好な形状で記憶素子を剥離した後、紙やプラスチ
ック基板上に転写し、軽量、且つ、フレキシブルな記憶装置、または軽量、且つ、フレキ
シブルな半導体装置を作製することができる。
【００５０】
本実施の形態で作製される記憶素子を有する記憶装置は密着性が良好なため、剥離工程
、及び転写工程を良好な状態で行うことができる。よって、自由に様々な基板に転写する
ことができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択
することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コスト
で記憶装置、半導体装置を作製することができる。
【００５１】
本発明により、良好な状態で転写工程を行えるような密着性のよい記憶素子を有する記
憶装置を作製できる。よって、より高信頼性の記憶装置、及びその記憶装置を備えた半導
体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【００５２】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
【実施例１】
【００５３】
本発明の半導体装置が含む記憶回路部の構成について説明する（図４、５参照）。
【００５４】
記憶回路部は、複数のビット線Ｂ１〜Ｂｍ（ｍは自然数）と、複数のワード線Ｗ１〜Ｗ
ｎ（ｎは自然数）と、複数のメモリセル２０１とを含むメモリセルアレイ２０２を有する
。また、複数のビット線Ｂ１〜Ｂｍを制御するデコーダ２０３と、複数のワード線Ｗ１〜
Ｗｎを制御するデコーダ２０４と、セレクタ２０５と、読み出し書き込み回路２０６とを
有する。
【００５５】
メモリセルアレイ２０２の構成には、アクティブマトリクス型とパッシブマトリクス型
とがある。メモリセルアレイ２０２がアクティブマトリクス型の場合、メモリセル２０１
は、トランジスタ２１５と、記憶素子２０７を含む（図４参照）。トランジスタ２１５の
ゲートはワード線Ｗｂ（１≦ｂ≦ｎ）に電気的に接続され、トランジスタ２１５のソース
又はドレインの一方はビット線Ｂａ（１≦ａ≦ｍ）に電気的に接続され、トランジスタ２
１５のソース又はドレインの他方は記憶素子２０７が含む一対の電極の一方に電気的に接
続されている。
【００５６】
また、メモリセルアレイ２０２がパッシブマトリクス型の場合、メモリセル２０１は、
ビット線Ｂａとワード線Ｗｂが交差する箇所に設けられた記憶素子２０７を含む（図５参
照）。
【００５７】
次に、記憶回路部にデータの書き込みを行うときの動作について説明する。
【００５８】
まず、電気的作用により、記憶回路部にデータの書き込みを行う場合について説明する
。最初に、デコーダ２０３、デコーダ２０４、セレクタ２０５により、メモリセル２０１
が選択される。次に、読み出し書き込み回路２０６により、選択されたメモリセル２０１
にデータが書き込まれる。具体的には、読み出し書き込み回路２０６により、選択された
メモリセル２０１が含む記憶素子に所定の電圧が印加されることにより、データが書き込
まれる。所定の電圧が印加されると、記憶素子の抵抗値は変化する。記憶素子の抵抗値の
変化には、抵抗値が大きくなる場合と、抵抗値が小さくなる場合があるが、データの書き
込みには、そのどちらの現象を用いてもよい。抵抗値が大きくなる現象は、記憶素子に所
定の電圧を印加して、一対の電極の間の有機化合物を含む層が高抵抗化する現象を利用し
たものである。また、抵抗値が小さくなる現象は、記憶素子に所定の電圧を印加して、一
対の電極間の距離を短くする現象を利用したものである。このように、記憶回路部は、電
気的作用により、記憶素子の抵抗値が変化することを利用して、データの書き込みを行う
。例えば、初期状態の記憶素子を「０」のデータとすると、「１」のデータを書き込む記
憶素子には電気的作用を印加する。
【００５９】
次に、光学的作用によりデータの書き込みを行う場合について説明する。この場合、透
光性を有する導電層側から、光学照射装置（例えば、レーザ照射装置）により、有機化合
物を含む層に光を照射する。そうすると、光が照射された記憶素子にデータが書き込まれ
る。光が照射されることにより、記憶素子の抵抗値は変化する。記憶素子の抵抗値の変化
には、抵抗値が大きくなる場合と、抵抗値が小さくなる場合とがあるが、データの書き込
みには、そのどちらの現象を用いてもよい。このように、記憶回路部は、光学的作用によ
り、記憶素子の抵抗値が変化することを利用して、データの書き込みを行う。例えば、初
期状態の記憶素子を「０」のデータとすると、「１」のデータを書き込む記憶素子には、
光学的作用を印加する。
【００６０】
次に、記憶回路部にデータの読み出しを行うときの動作について説明する。
【００６１】
データの読み出しは、データの書き込みの方法にかかわらず、電気的作用により行われ
る。データの読み出しは、デコーダ２０３、２０４、セレクタ２０５、読み出し書き込み
回路２０６により、記憶素子の抵抗値の相違を読み出すことにより行われる。
【００６２】
なお、記憶素子が含む一対の導電層の一方と、有機化合物を含む層との間に、整流性を
有する素子を設けてもよい。整流性を有する素子とは、ゲートとドレインを互いに電気的
に接続させたトランジスタ、ダイオード等である。整流性を有する素子を設けると、電流
の流れる方向を限定することができるため、データの読み出しの正確性を向上させること
ができる。
【００６３】
次に、記憶素子が含む有機化合物を含む層に用いる材料について説明する。
【００６４】
記憶素子に対するデータの書き込みを電気的作用により行う場合、有機化合物を含む層
には、低分子系材料、高分子系材料、シングレット材料、トリプレット材料などを用いる
とよい。また、有機化合物を含む層には、有機化合物材料のみからなるものだけでなく、
無機化合物を一部に含む材料を用いるとよい。また、有機化合物を含む層には、正孔注入
層、正孔輸送層、正孔阻止層、発光層、電子輸送層、電子注入層等が用いられるが、単層
で用いてもよいし、複数の層を積層させてもよい。なお、有機化合物を含む層は、インク
ジェット法に代表される液滴吐出法により形成するとよい。液滴吐出法を用いることによ
り、材料の利用効率の向上、作製工程の簡略化による作製時間の短縮、作製費用の低減を
実現することができる。
【００６５】
また、記憶回路部に対するデータの書き込みを光学的作用により行う場合、有機化合物
を含む層には、光学的作用により性質が変化する材料を用いるとよい。例えば、光を吸収
することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いると
よい。共役高分子とは、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン
類、ポリアニリン類、ポリフェニレンエチニレン類等を用いるとよい。また、光酸発生剤
としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシ
レート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類
、Ｆｅ−アレン錯体ＰＦ６塩等を用いるとよい。
【００６６】
また、本発明の半導体装置が有する記憶装置は、不揮発性であってもよく、データの追
記を可能としてもよい。また、本発明の半導体装置が有する記憶装置は、外部からの電気
的作用によりデータの書き換えが可能なものとしてもよい。
【００６７】
本実施例では、アンテナの面積サイズを約９ｍｍ×１１ｍｍとし、アンテナの巻き数を
９巻とし、アンテナ自体の線幅を１５０μｍとし、１０μｍの間隔でアンテナの配線を巻
いている。このようにコイル状に巻かれたアンテナと重なるように記憶回路部の一方の電
極、即ち上部電極を配置する。この上部電極は、有機化合物を含む層の上方に設けられて
おり、複数の記憶素子に共通の電極となっている。１キロビットの情報量を有する記憶回
路を構成する場合、この上部電極の面積サイズは、１．５ｍｍ×３ｍｍ程度とすればよい
。なお、上部電極の面積サイズは特に限定されず、４．５ｍｍ２のサイズよりも小さくす
ることは可能である。
【００６８】
アンテナと、占有面積の大きい導電層（上部電極：４．５ｍｍ２）とを重ねて配置するこ
とによって、アンテナと重なる領域に何も配置しないものに比べ、スペースを有効に利用
することができる。従って、半導体装置の小型化を実現することができる。
【００６９】
また、占有面積の大きい上部電極とコイル状のアンテナ部とを積層して配置することに
より、記憶回路部が含む上部電極に電流が流れてしまうことを防止することができ、省電
力化を図ることができる。
【００７０】
本実施例は、実施の形態１、または実施の形態２と自由に組み合わせることができる。
【実施例２】
【００７１】
本発明の半導体装置が含む半導体回路部の構成について説明する（図６参照）。
【００７２】
半導体回路部は、アナログ回路５５１とデジタル回路５５２とを有する。アナログ回路
５５１は、共振容量５０１、帯域フィルタ５０２、整流回路と保持容量を含む電源回路５
０３、復調回路５０４、変調回路５０５等を有する。デジタル回路５５２は、コード抽出
回路５０６、クロック生成回路５０７、巡回冗長検査回路５０８、制御回路５０９、記憶
回路５１０等を有する。
【００７３】
半導体装置がデータを受信する際の動作について説明する。コイル状のアンテナから入
力された無線信号（変調された搬送波）は、端子２２１ａからアナログ回路５５１に入力
される。入力された無線信号は、帯域フィルタ５０２によって所望の周波数成分が取り出
され、電源回路５０３及び復調回路５０４に入力される。帯域フィルタ５０２を介して入
力された変調された搬送波は、電源回路５０３が含む整流回路によって整流され、更に、
電源回路５０３が含む保持容量によって平滑化される。こうして、電源回路５０３は直流
電圧を生成する。電源回路５０３において生成された直流電圧は電源電圧として、各回路
に供給される。
【００７４】
また、帯域フィルタ５０２を介して入力された変調された搬送波は、デジタル回路５５
２内のクロック生成回路５０７に入力される。クロック生成回路５０７で生成されたクロ
ックは各回路に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は
、復調回路５０４によって復調され、復調された信号はデジタル回路５５２に入力される
。変調された搬送波を復調回路５０４によって復調した信号は、コード抽出回路５０６に
入力され、信号の有するコードが抽出される。コード抽出回路５０６の出力は、制御回路
５０９に入力され、コードが抽出される。抽出されたコードは、巡回冗長検査回路５０８
に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗長検査
回路５０８は受信データに誤りがあるか否かを制御回路５０９に出力する。
【００７５】
次いで、半導体装置がデータを送信する際の動作について説明する。記憶回路５１０は
、制御回路５０９から入力される信号に応じて、記憶された固有識別子（ＵＩＤ）を制御
回路５０９に出力する。巡回冗長検査回路５０８は、送信データに対応するＣＲＣ符号を
計算し、制御回路５０９に出力する。制御回路５０９は送信データにＣＲＣ符号を付加す
る。また、制御回路５０９は、送信データにＣＲＣ符号が付加されたデータを符号化する
。更に、制御回路５０９は、符号化された情報を、所定の変調方式に対応して搬送波を変
調するための信号に変換する。制御回路５０９の出力は、アナログ回路５５１の変調回路
５０５に入力される。変調回路５０５は、入力された信号に応じて搬送波を負荷変調し、
コイル状のアンテナ部に出力する。
【００７６】
本実施例は、実施の形態１、実施の形態２、または実施例１と自由に組み合わせること
ができる。
【実施例３】
【００７７】
本実施例では、本発明の半導体装置の用途について説明する。本発明の半導体装置は、例
えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等）、包装用
容器類（包装紙やボトル等）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
）、ビデオテープ等の記録媒体、車、自転車等の乗物類、鞄や眼鏡等の身の回り品、食品
類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶
表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置および携帯電
話機等を指す。
【００７８】
本発明の半導体装置は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固
定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージな
ら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証
書類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容
器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設
けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる
。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。ま
た、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことがで
きる。例えば、家畜等の生き物に半導体装置を埋め込むことによって、生まれた年や性別
または種類等を容易に識別することが可能となる。以上のように、本発明の半導体装置は
物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【００７９】
次に、半導体装置を用いたシステムの一形態について、図７を用いて説明する。表示部
９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダライタ
ーが設けられている。物品９５３２には本発明の半導体装置９５３１が設けられ、物品９
５２２には本発明の半導体装置９５２３が設けられている。物品９５３２が含む半導体装
置９５３１に端末９５２０のアンテナをかざすと、表示部９５２１に物品９５３２の原材
料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情
報が表示される。物品９５２２が含む半導体装置９５２３に端末９５２０のアンテナをか
ざすと、表示部９５２１に物品９５２２の原材料や原産地、生産工程ごとの検査結果や流
通過程の履歴、商品の説明等の商品に関する情報が表示される。
【００８０】
本実施例は、実施の形態１、実施の形態２、実施例１、または実施例２と自由に組み合
わせることができる。
【符号の説明】
【００８１】
１１ 半導体回路部
１２ 記憶回路部
１３ コイル状のアンテナ部
１００ 基板
１０１ 絶縁層
１０２〜１０５ 薄膜トランジスタ
１０６ 絶縁層
１０７〜１１４ 配線
１１５ 絶縁層
１１６ 導電層
１１７ 導電層
１１８ 絶縁層
１１９ 有機化合物を含む層
１２０ 有機化合物を含む層
１２１ 導電層
１２３ 絶縁層
１２４〜１２８ 導電層
１２９ 絶縁層
１３０ 記憶素子
１３１ 記憶素子
１４１〜１４４ 記憶素子
１４５ 導電層
１４６ 導電層
１４７〜１４９ 有機化合物を含む層
１５０ 有機化合物を含む層
２０１ メモリセル
２０２ メモリセルアレイ
２０３ デコーダ
２０４ デコーダ
２０５ セレクタ
２０６ 読み出し書き込み回路
２０７ 記憶素子
２１０ 有機化合物を含む層
２１５ トランジスタ
２２１ａ 端子
３０１ 半導体装置
３０２ コイル状のアンテナ部
３０３ 半導体回路部
３０４ 端子
３０５ 一端
３０６ 端子
３０７ 他端
４００ 基板
４０１ ＲＦ入力部
４０２ ロジック回路部
４０３ 外部入力部
４０４ 記憶素子部
４０５ 調整回路部
４０６ ダイオード
４０７ 抵抗
４１１ ＲＦ入力部
４１２ ロジック回路部
４１３ 外部入力部
４１４ 記憶素子部
４１５ 調整回路部
４１６ ダイオード
４１７ 抵抗
４２１ 集積回路部
４３１ アンテナ
４３１ａ アンテナ
４３１ｂ アンテナ
４３１ｃ アンテナ
４３１ｄ アンテナ
４４１ トランジスタ
４４２ トランジスタ
４４３ 記憶素子
４５１ 絶縁層
４５２ 剥離層
４５３ 絶縁層
４５４ 絶縁層
４５５ 絶縁層
４５６ａ 配線層
４５６ｂ 配線層
４５７ａ 導電層
４５７ｂ 導電層
４５７ｃ 導電層
４５７ｄ 第１の導電層
４５７ｅ 導電層
４５７ｆ 導電層
４５８ 有機化合物層
４５９ 第２の導電層
４６０ａ 絶縁層
４６０ｂ 絶縁層
４６０ｃ 絶縁層
４６１ 絶縁層
４６２ 配線層
５０１ 共振容量
５０２ フィルタ
５０３ 電源回路
５０４ 復調回路
５０５ 変調回路
５０６ 抽出回路
５０７ 生成回路
５０８ 巡回冗長検査回路
５０９ 制御回路
５１０ 記憶回路
５５１ アナログ回路
５５２ デジタル回路
１２０１ 半導体回路部
１２０２ 記憶回路部
１２０３ アンテナ部
９５２０ 端末
９５２１ 表示部
９５２２ 物品
９５２３ 半導体装置
９５３１ 半導体装置
９５３２ 物品
【技術分野】
【０００１】
本発明は、無線通信によりデータの交信を行う半導体装置に関する。特に、電磁誘導方
式を用いて、無線通信によりデータの交信を行う半導体装置に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、無線通信によりデータの交信を行う半導体装置を利用した個体識別技術が注目を
集めている。半導体装置を利用した個体識別技術は、個々の対象物の生産、管理等に役立
てられ始めており、個人認証への応用も開始している。このような半導体装置は、ＲＦＩ
Ｄ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣ（Ｉ
ｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タ
グとも呼ばれる。
【０００４】
電磁誘導方式によりデータの交信を行う半導体装置（特許文献１参照）について、図１
０を用いて説明する。半導体装置３０１は、コイル状のアンテナ部３０２と半導体回路部
３０３を有する。半導体回路部３０３の端子３０４は、コイル状のアンテナ部３０２の一
端３０５に電気的に接続されている。半導体回路部３０３の端子３０６は、コイル状のア
ンテナ部３０２の他端３０７に電気的に接続されている。
【０００５】
コイル状のアンテナ部を含むリーダライターを、半導体装置３０１に近づけると、リー
ダライターが含むコイル状のアンテナ部から交流磁界が発生する。交流磁界は、半導体装
置３０１内のコイル状のアンテナ部３０２を貫き、電磁誘導により半導体装置３０１内の
コイル状のアンテナ部３０２の端子間（一端３０５と他端３０７の間）に起電力が発生す
る。電磁誘導により発生した起電力により半導体装置３０１内の半導体回路部３０３が動
作する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１１０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電磁誘導方式によりデータの交信を行う半導体装置は、上述の通り、アンテナを用いて電
源が供給されるため、電源の安定的な供給が困難であった。そのため、消費電力を極力抑
制することが必要であった。
【０００８】
コイル状のアンテナ部の内部に、占有面積の大きい導電層があると、電磁誘導の影響を
うけて、当該導電層にも電流が流れてしまうことがあった。つまり、コイル状のアンテナ
部の内部に、占有面積が大きい導電層が設けられていると、電源を安定して供給すること
が困難になっていた。
【０００９】
そこで、本発明は、コイル状のアンテナ部と、占有面積の大きい導電層の配置を工夫す
ることにより、当該導電層に対する電磁誘導の影響を防止し、また、電源の安定化を実現
した半導体装置の提供を課題とする。
【課題を解決するための手段】
【００１０】
本発明は、アンテナを有する一つの半導体デバイスに対して占有面積の大きい導電層を一
対の電極の一方として用いる素子（例えば、メモリ素子、発光素子、センサ素子など）に
おいて、アンテナと占有面積の大きい導電層とを少なくとも一部重ねることを特徴とする
。
【００１１】
本明細書で開示する発明の構成は、絶縁表面を有する基板上に、少なくとも複数の集積回
路と、渦巻き状（一つの平面内で渦巻き状、またはコイル状と呼ぶ）を主たる構成とする
アンテナと、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機
化合物を含む層とを有し、前記アンテナは、少なくとも前記複数の集積回路うちの一つと
電気的に接続し、前記第１の電極または前記第２の電極は、少なくとも前記複数の集積回
路のうちの一つと電気的に接続し、前記アンテナは、前記第２の電極と重なることを特徴
とする半導体装置である。
【００１２】
また、アンテナはトランジスタとも重なるように配置してもよく、本発明の他の構成は、
絶縁表面を有する基板上に、少なくとも複数の集積回路と、トランジスタと、渦巻き状（
一つの平面内で渦巻き状、またはコイル状と呼ぶ）を主たる構成とするアンテナと、第１
の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層と
を有し、前記アンテナは、少なくとも前記複数の集積回路うちの一つと電気的に接続し、
前記第１の電極または前記第２の電極は、少なくとも前記複数の集積回路のうちの一つと
電気的に接続し、前記トランジスタは、前記第１の電極と電気的に接続し、前記アンテナ
は、前記第２の電極及び前記トランジスタと重なることを特徴とする半導体装置である。
なお、第２の電極だけでなく、集積回路のトランジスタもアンテナと重ねる場合には、そ
の集積回路は、アンテナで囲まれる領域の外側にも一部が配置される。
【００１３】
なお、第１の電極と、第２の電極と、これらの電極間に有機化合物を含む層とで、メモリ
素子、発光素子、センサ素子などを構成する。これらの素子は、一方または両方の電極面
積が比較的広く、アンテナと少なくとも一部が重なるように配置することが好ましい。
【００１４】
中でも有機材料を用いたメモリ素子の利点としては、他者が偽造しようとして分解した場
合、大気などに触れた有機材料は変質しやすく、使用している材料を特定しにくいため、
偽造を非常に困難なものとすることができる。
【００１５】
また、情報の改ざんや不正使用を防止するため、メモリ素子の有機化合物を含む層を可
逆的に相変化しない有機材料または無機材料とした場合には、メモリへの書き込みは１回
とする。
【００１６】
また、繰り返し使用するため、メモリ素子の有機化合物を含む層を可逆的に相変化する有
機材料（例えば、バソフェナントロリン（略称：ＢＰｈｅｎ））、または無機材料とした
場合には、メモリへのデータの書き換えが複数回可能となる。また、リーダライタによっ
て、有機材料を用いたメモリ素子への書き込みと読み取りの両方が可能であってもよい。
【００１７】
また、上記各構成において、前記アンテナは給電部及び線状または帯状の複数のアンテナ
導体からなり、該アンテナ導体は給電部の周囲から給電部に向かって渦巻き状に設けられ
ていることを特徴の一つとしている。また、アンテナ導体は、楕円形または円形であって
もよい。
【００１８】
また、上記各構成において、前記集積回路は、例えば、書き込み回路、読み出し回路、セ
ンスアンプ、出力回路、バッファ等である。
【００１９】
上述したこれらの手段は単なる設計事項ではなく、メモリやアンテナや配線を配置し、そ
の配置を用いた記憶回路を含む半導体装置を作製し、書き込み動作や読み込み動作をさせ
、発明者らの深い検討の後、発明された事項である。
【発明の効果】
【００２０】
本発明により、アンテナと重なる領域に対して占有面積の大きい導電層を配置することが
できるため、アンテナと重なる領域に何も配置しないものに比べ、スペースを有効に利用
することができる。従って、半導体装置の小型化を実現することができる。
【００２１】
また、記憶回路部とコイル状のアンテナ部とを積層して配置することにより、記憶回路
部が含む占有面積の大きい導電層に電流が流れてしまうことを防止することができ、省電
力化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】（Ａ）本発明の半導体装置の構成を説明する図。（Ｂ）本発明の半導体装置の構成を説明する図。（Ｃ）比較例を説明する図。
【図２】本発明の半導体装置の構成を説明する図。
【図３】本発明の半導体装置の構成を説明する図。
【図４】本発明の半導体装置の構成を説明する図。
【図５】本発明の半導体装置の構成を説明する図。
【図６】本発明の半導体装置の構成を説明する図。
【図７】本発明の半導体装置の構成を説明する図。
【図８】本発明の半導体装置の構成を説明する断面図。
【図９】本発明の半導体装置の構成を説明する回路図。
【図１０】半導体装置の構成を説明する図。
【発明を実施するための形態】
【００２３】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
【００２４】
本発明の半導体装置は、半導体回路部１１、記憶回路部１２、コイル状のアンテナ部１
３を有する。記憶回路部１２は、複数の記憶素子を有する。複数の記憶素子の各々は、一
対の電極間に有機化合物を含む層が挟まれた構造を有する。複数の記憶素子が含む一対の
電極のうちの一方または両方は、複数の記憶素子で共通して用いられている。そのため、
複数の記憶素子が含む一対の電極のうちの一方は、占有面積が大きい導電層となってしま
う。そこで本発明は、記憶回路部１２が含む占有面積の大きい導電層に、電磁誘導の影響
により電流が流れてしまうことを防止するため、記憶回路部１２とコイル状のアンテナ部
１３とを重なるように配置する。
【００２５】
本発明の半導体装置の上面構造について説明する。以下の説明では、半導体回路部、記
憶回路部、コイル状のアンテナ部を有し、記憶回路部と、コイル状のアンテナ部が重なら
ない半導体装置（図１（Ｃ）参照）と比較して説明する。なお、図１（Ｃ）は比較例であ
って本発明ではない。図１（Ｃ）に示す半導体装置は、半導体回路部１２０１と記憶回路
部１２０２とアンテナ部１２０３とを有している。なお、半導体回路部１２０１の第１の
端子は、コイル状のアンテナ部１２０３の一方の端に電気的に接続されて、半導体回路部
１２０１の第２の端子は、コイル状のアンテナ部１２０３の他方の端に電気的に接続され
ている。また、半導体回路部１２０１と記憶回路部１２０２は電気的に接続されている。
【００２６】
図１（Ｃ）の構成と比較して記憶回路部１２の占有面積が同じであり、記憶回路部１２
とコイル状のアンテナ部１３とが重なるように配置する場合（図１（Ａ）参照）、半導体
回路部１１の占有面積を拡大することができる。半導体回路部１１の占有面積を拡大する
ことができると、より複数の素子を設けることができるため、高機能な回路を提供するこ
とができる。なお、図１（Ａ）に示すコイル状のアンテナ部１３は、巻き数が５巻を越え
る例を示したが特に限定されず、２巻以上であればよい。なお、半導体回路部１１の第１
の端子は、コイル状のアンテナ部１３の一方の端に電気的に接続されて、半導体回路部１
１の第２の端子は、コイル状のアンテナ部１３の他方の端に電気的に接続されている。ま
た、半導体回路部１１と記憶回路部１２は電気的に接続されている。
【００２７】
図１（Ｃ）の構成と比較して半導体回路部１１の面積が同じであり、記憶回路部１２と
コイル状のアンテナ部１３とが重なるように配置する場合（図１（Ｂ）参照）、記憶回路
部１２の占有面積を拡大することができる。記憶回路部１２の占有面積を拡大することが
できると、より複数の素子を設けることができるため、記憶容量が大きい回路を提供する
ことができる。図１（Ｂ）においても、半導体回路部１１の第１の端子は、コイル状のア
ンテナ部１３の一方の端に電気的に接続されて、半導体回路部１１の第２の端子は、コイ
ル状のアンテナ部１３の他方の端に電気的に接続されている。また、半導体回路部１１と
記憶回路部１２は電気的に接続されている。
【００２８】
次に、上記構成を有する半導体装置の断面構造について説明する（図２参照）。図２に
示す断面構造は、図１（Ａ）の半導体装置の上面構造の点Ａから点Ｂの断面構造を示す図
である。
【００２９】
本発明の半導体装置は、絶縁表面を有する基板１００上に、下地用の絶縁層１０１と、
絶縁層１０１上に設けられた薄膜トランジスタ１０２〜１０５と、薄膜トランジスタ１０
２〜１０５を覆う絶縁層１０６と、絶縁層１０６に設けられた開口部を介して、薄膜トラ
ンジスタ１０２〜１０５のソース又はドレインに接続された配線１０７〜１１４とを有す
る。
【００３０】
また、配線１０７〜１１４を覆う絶縁層１１５と、絶縁層１１５に設けられた開口部を
介して、配線１１２、１１４に接続された導電層１１６、１１７と、導電層１１６、１１
７を覆う絶縁層１１８と、絶縁層１１８に設けられた開口部を介して、導電層１１６、１
１７に接続された有機化合物を含む層１１９、１２０と、有機化合物を含む層１１９、１
２０に接続された導電層１２１を有する。また、導電層１２１を覆う絶縁層１２３と、絶
縁層１２３上に設けられた導電層１２４〜１２８、導電層１２４〜１２８を覆う絶縁層１
２９を有する。
【００３１】
上記の断面構造において、薄膜トランジスタ１０２、１０３を含む部分が、半導体回路
部１１に相当する。また、導電層１１６、有機化合物を含む層１１９及び導電層１２１の
積層体が、記憶素子１３０に相当する。また、導電層１１７、有機化合物を含む層１２０
及び導電層１２１の積層体が、記憶素子１３１に相当する。記憶素子１３０、１３１を含
む回路が、記憶回路部１２に相当する。また、導電層１２４〜１２８が、コイル状のアン
テナ部１３に相当する。
【００３２】
上記の構造のように、記憶回路部１２が含む占有面積の大きい導電層１２１と、コイル
状のアンテナ部１３が含む導電層１２４〜１２８とを重ねて配置することにより、電磁誘
導の影響により導電層１２１に電流が流れてしまうことを防止することができる。また、
記憶回路部１２とコイル状のアンテナ部１３とを積層して配置することにより、小型化を
実現することができる。
【００３３】
次に、上記とは異なる構成の半導体装置の断面構造について説明する（図３参照）。半
導体装置は、絶縁表面を有する基板１００上に、下地用の絶縁層１０１と、絶縁層１０１
上に設けられた薄膜トランジスタ１０２、１０３と、薄膜トランジスタ１０２、１０３を
覆う絶縁層１０６と、絶縁層１０６に設けられた開口部を介して、薄膜トランジスタ１０
２、１０３のソース又はドレインに接続された配線１０７〜１１０とを有する。
【００３４】
また、配線１０７〜１１０を覆う絶縁層１１５と、絶縁層１１５に設けられた開口部を
介して、配線１１０に接続された導電層１４５と、導電層１４５を覆う絶縁層１１８と、
絶縁層１１８に設けられた開口部を介して、導電層１４５に接続された有機化合物を含む
層１４７〜１５０と、有機化合物を含む層１４７〜１５０に接続された導電層１４６を有
する。また、導電層１４６を覆う絶縁層１２３と、絶縁層１２３上に設けられた導電層１
２４〜１２８、導電層１２４〜１２８を覆う絶縁層１２９を有する。導電層１４５と、有
機化合物を含む層１４７〜１５０のいずれか一つと、導電層１４６の積層体が、記憶素子
１４１〜１４４に相当する。
【００３５】
上記の構造のように、記憶回路部１２が含む占有面積の大きい導電層１４５、１４６と
、コイル状のアンテナ部１３が含む導電層１２４〜１２８とを重ねて配置することにより
、電磁誘導の影響により導電層１２１に電流が流れてしまうことを防止することができる
。また、記憶回路部１２とコイル状のアンテナ部１３とを積層して配置することにより、
小型化を実現することができる。
【００３６】
（実施の形態２）
本実施の形態では、上記実施の形態１で示す記憶装置を有する半導体装置の一例に関して
さらなる詳細な図面を用いて説明する。本実施の形態の半導体装置の上面図を図８（Ａ）
に示し、図８（Ａ）における線Ｘ−Ｙの断面図を図８（Ｂ）に示す。
【００３７】
図８（Ａ）に示すように、基板４００上に記憶素子を有する記憶装置である記憶素子部４
０４、集積回路部４２１、アンテナ４３１が形成されている。図８（Ａ）及び（Ｂ）は、
作製工程途中であり、作製条件に耐えうる基板４００上に記憶素子部、回路部、及びアン
テナを形成した状態である。記憶装置に用いる材料及び作製工程は公知のものを用いれば
よい。
【００３８】
基板４００上に剥離層４５２、絶縁層４５３を介して記憶素子部４０４にはトランジス
タ４４１、集積回路部４２１にはトランジスタ４４２が設けられている。剥離層４５２と
しては、５０ｎｍ〜２００ｎｍのタングステン膜を用い、絶縁層４５３としては酸化珪素
膜を用いる。ただし、剥離層はタングステン膜に限定されず、Ｍｏ膜やアモルファスシリ
コン膜などを用いてもよい。トランジスタ４４１及びトランジスタ４４２上に絶縁層４５
１、絶縁層４５４、絶縁層４５５が形成されており、絶縁層４５５上に第１の導電層４５
７ｄ、有機化合物層４５８及び第２の導電層４５９の積層から構成される記憶素子４４３
が形成されている。隔壁として機能する絶縁層４６０ｂにより有機化合物層４５８は個々
に隔てられている。第１の導電層４５７ｄはトランジスタ４４１の配線層と接続しており
、記憶素子４４３は、トランジスタ４４１と電気的に接続している。
【００３９】
第１の導電層４５７ｄ及びトランジスタ４４１と、導電層４５７ｃ及び配線層４５６ａ
と、導電層４５７ｅ及び配線層４５６ｂとがそれぞれ接続するために絶縁層４５５に開口
（コンタクトホールとも言う）を形成する。開口を大きくし、導電層同士の接触面積を増
加した方がより低抵抗となるため、本実施の形態では、第１の導電層４５７ｄとトランジ
スタ４４１とが接続する開口が一番小さく、その次が導電層４５７ｃと配線層４５６ａと
が接続する開口、導電層４５７ｅと配線層４５６ｂとが接続する開口が一番大きいという
ように順に開口を大きく設定している。本実施の形態では、第１の導電層４５７ｄとトラ
ンジスタ４４１とが接続する開口を５μｍ×５μｍ、導電層４５７ｃと配線層４５６ａと
が接続する開口を５０μｍ×５０μｍ、導電層４５７ｅと配線層４５６ｂとが接続する開
口を５００μｍ×５００μｍとしている。
【００４０】
図８（Ｂ）における半導体装置では、第２の導電層４５９は、配線層４５６ａ、導電層
４５７ｃと積層して電気的に接続している。第２の導電層４５９は、第１の導電層４５７
ｄよりも電極面積が大きく、本発明では、この第２の導電層４５９とアンテナ４３１が重
なるように配置する。
【００４１】
絶縁層４５５上に絶縁層４６１が形成されている。絶縁層４６１上には、導電層４５７ａ
とアンテナ４３１ａ、導電層４５７ｂとアンテナ４３１ｂ、導電層４５７ｅとアンテナ４
３１ｃ、及び導電層４５７ｆとアンテナ４３１ｄとがそれぞれ積層して形成されている。
導電層４５７ｅは絶縁層４６１に形成された配線層４６２に達する開口を介して配線層４
６２と接して形成されている。また、配線層４６２は、絶縁層４５５に形成された配線層
４５６ｂに達する開口を介して配線層４５６ｂと接して形成されている。なお、本明細書
では、このアンテナと、アンテナの下方の配線層との接続部分をアンテナの給電部と呼ぶ
。ここでは、配線層４６２と配線層４５６ｂを用いてアンテナと記憶素子部４０４及び集
積回路部４２１とを電気的に接続しているが、特にこの接続に限定されず、アンテナ４３
１ｃと４５６ｂとが電気的に接続するような構造とすればよい。
【００４２】
アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄ下の導電層４５
７ａ、導電層４５７ｂ、導電層４５７ｅ、導電層４５７ｆは、絶縁層４５５とアンテナ４
３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄとの密着性を向上させる効
果もある。本実施の形態では、絶縁層４５５、及び絶縁層４６１にポリイミド膜を用い、
導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、及び導電層４５７ｆにチタン膜を用
い、アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄにアルミニ
ウム膜をそれぞれ用いている。
【００４３】
集積回路部４２１は部分的に絶縁層４６０ｃが形成されており、トランジスタ４４２も
絶縁層４６０ｃに覆われていない領域と覆われている領域がある。
【００４４】
ここで、本実施の形態における半導体装置の回路に関するブロック図を図９示す。図９
（Ａ）における半導体装置のブロック図は、ＲＦ入力部４０１、ロジック回路部４０２、
外部入力部４０３、記憶素子部４０４、調整回路部４０５、ダイオード４０６、抵抗４０
７を有している。なお、図８（Ａ）に示した集積回路部４２１は、図９（Ａ）のＲＦ入力
部４０１、ロジック回路部４０２、外部入力部４０３、調整回路部４０５、ダイオード４
０６、または抵抗４０７に相当する。
【００４５】
外部入力端子から入力された電圧及び信号は、記憶素子部４０４に入力され、記憶素子
部４０４にデータ（情報）が書き込まれる。ＲＦ入力部４０１において、アンテナによっ
て交流信号を受信し信号及び電圧をロジック回路部４０２に入力する。ロジック回路部４
０２を介して信号は制御信号となり、制御信号が記憶素子部４０４に入力されることで記
憶素子部４０４より書き込まれたデータが再び読み出される。
【００４６】
図９（Ｂ）は、図９（Ａ）の半導体装置と調整回路部４０５の構造が異なる例であり、
調整回路部４０５は抵抗で、調整回路部４１５はスイッチで構成されている。図９（Ｂ）
におけるブロック図は、ＲＦ入力部４１１、ロジック回路部４１２、外部入力部４１３、
記憶素子部４１４、調整回路部４１５、ダイオード４１６、抵抗４１７を有している。な
お、図８（Ａ）に示した集積回路部４２１は、図９（Ｂ）のＲＦ入力部４１１、ロジック
回路部４１２、外部入力部４１３、調整回路部４１５、ダイオード４１６、または抵抗４
１７に相当する。
【００４７】
また、抵抗４０７及び抵抗４１７はプルアップ回路であり、調整回路部として機能する。
調整回路部４０５は、記憶素子部４０４にデータを書き込み時に、ロジック回路部４０２
より不要な制御信号が記憶素子部４０４に入力されないように調整するものである。同様
に、抵抗４０７も、記憶素子部４０４にデータを書き込む時に、ロジック回路部４０２よ
り記憶素子部４０４に信号が入力されないように調整するものである。記憶素子部４０４
にデータを書き込む時は、ダイオード４０６により外部入力部４０３からの信号は遮断さ
れるが、記憶素子部４０４よりデータを読み取る時は、記憶素子部４０４のＶＤＤＨをＲ
Ｆ入力部４０１より印加されるＶＤＤに固定し、安定させる。図９（Ａ）のブロック図に
基づいて説明したが、図９（Ｂ）においても同様である。
【００４８】
また、ＲＦ入力部４０１、４１１に電気的に接続されるアンテナは、記憶素子部を有す
る記憶装置に対して、重ねて設ける。また記憶装置の電極全面が重なってもよいし、一部
が重なっている構造でもよい。アンテナ部と記憶装置が重なる構造であると、アンテナが
交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影
響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、
半導体装置の省電力化が実現できる。また、半導体装置を小型化することもできる。
【００４９】
本実施の形態で示す第１の導電層４５７ｄ、有機化合物層４５８、及び第２の導電層４
５９を有する記憶素子４４３は密着性が良いので、第１の基板（ガラス基板）である基板
４００に形成された後に、第２の基板に転写される工程でかかる力によって、層界面で膜
剥がれなどの不良が生じない。よって良好な形状で記憶素子を剥離した後、紙やプラスチ
ック基板上に転写し、軽量、且つ、フレキシブルな記憶装置、または軽量、且つ、フレキ
シブルな半導体装置を作製することができる。
【００５０】
本実施の形態で作製される記憶素子を有する記憶装置は密着性が良好なため、剥離工程
、及び転写工程を良好な状態で行うことができる。よって、自由に様々な基板に転写する
ことができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択
することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コスト
で記憶装置、半導体装置を作製することができる。
【００５１】
本発明により、良好な状態で転写工程を行えるような密着性のよい記憶素子を有する記
憶装置を作製できる。よって、より高信頼性の記憶装置、及びその記憶装置を備えた半導
体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。
【００５２】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
【実施例１】
【００５３】
本発明の半導体装置が含む記憶回路部の構成について説明する（図４、５参照）。
【００５４】
記憶回路部は、複数のビット線Ｂ１〜Ｂｍ（ｍは自然数）と、複数のワード線Ｗ１〜Ｗ
ｎ（ｎは自然数）と、複数のメモリセル２０１とを含むメモリセルアレイ２０２を有する
。また、複数のビット線Ｂ１〜Ｂｍを制御するデコーダ２０３と、複数のワード線Ｗ１〜
Ｗｎを制御するデコーダ２０４と、セレクタ２０５と、読み出し書き込み回路２０６とを
有する。
【００５５】
メモリセルアレイ２０２の構成には、アクティブマトリクス型とパッシブマトリクス型
とがある。メモリセルアレイ２０２がアクティブマトリクス型の場合、メモリセル２０１
は、トランジスタ２１５と、記憶素子２０７を含む（図４参照）。トランジスタ２１５の
ゲートはワード線Ｗｂ（１≦ｂ≦ｎ）に電気的に接続され、トランジスタ２１５のソース
又はドレインの一方はビット線Ｂａ（１≦ａ≦ｍ）に電気的に接続され、トランジスタ２
１５のソース又はドレインの他方は記憶素子２０７が含む一対の電極の一方に電気的に接
続されている。
【００５６】
また、メモリセルアレイ２０２がパッシブマトリクス型の場合、メモリセル２０１は、
ビット線Ｂａとワード線Ｗｂが交差する箇所に設けられた記憶素子２０７を含む（図５参
照）。
【００５７】
次に、記憶回路部にデータの書き込みを行うときの動作について説明する。
【００５８】
まず、電気的作用により、記憶回路部にデータの書き込みを行う場合について説明する
。最初に、デコーダ２０３、デコーダ２０４、セレクタ２０５により、メモリセル２０１
が選択される。次に、読み出し書き込み回路２０６により、選択されたメモリセル２０１
にデータが書き込まれる。具体的には、読み出し書き込み回路２０６により、選択された
メモリセル２０１が含む記憶素子に所定の電圧が印加されることにより、データが書き込
まれる。所定の電圧が印加されると、記憶素子の抵抗値は変化する。記憶素子の抵抗値の
変化には、抵抗値が大きくなる場合と、抵抗値が小さくなる場合があるが、データの書き
込みには、そのどちらの現象を用いてもよい。抵抗値が大きくなる現象は、記憶素子に所
定の電圧を印加して、一対の電極の間の有機化合物を含む層が高抵抗化する現象を利用し
たものである。また、抵抗値が小さくなる現象は、記憶素子に所定の電圧を印加して、一
対の電極間の距離を短くする現象を利用したものである。このように、記憶回路部は、電
気的作用により、記憶素子の抵抗値が変化することを利用して、データの書き込みを行う
。例えば、初期状態の記憶素子を「０」のデータとすると、「１」のデータを書き込む記
憶素子には電気的作用を印加する。
【００５９】
次に、光学的作用によりデータの書き込みを行う場合について説明する。この場合、透
光性を有する導電層側から、光学照射装置（例えば、レーザ照射装置）により、有機化合
物を含む層に光を照射する。そうすると、光が照射された記憶素子にデータが書き込まれ
る。光が照射されることにより、記憶素子の抵抗値は変化する。記憶素子の抵抗値の変化
には、抵抗値が大きくなる場合と、抵抗値が小さくなる場合とがあるが、データの書き込
みには、そのどちらの現象を用いてもよい。このように、記憶回路部は、光学的作用によ
り、記憶素子の抵抗値が変化することを利用して、データの書き込みを行う。例えば、初
期状態の記憶素子を「０」のデータとすると、「１」のデータを書き込む記憶素子には、
光学的作用を印加する。
【００６０】
次に、記憶回路部にデータの読み出しを行うときの動作について説明する。
【００６１】
データの読み出しは、データの書き込みの方法にかかわらず、電気的作用により行われ
る。データの読み出しは、デコーダ２０３、２０４、セレクタ２０５、読み出し書き込み
回路２０６により、記憶素子の抵抗値の相違を読み出すことにより行われる。
【００６２】
なお、記憶素子が含む一対の導電層の一方と、有機化合物を含む層との間に、整流性を
有する素子を設けてもよい。整流性を有する素子とは、ゲートとドレインを互いに電気的
に接続させたトランジスタ、ダイオード等である。整流性を有する素子を設けると、電流
の流れる方向を限定することができるため、データの読み出しの正確性を向上させること
ができる。
【００６３】
次に、記憶素子が含む有機化合物を含む層に用いる材料について説明する。
【００６４】
記憶素子に対するデータの書き込みを電気的作用により行う場合、有機化合物を含む層
には、低分子系材料、高分子系材料、シングレット材料、トリプレット材料などを用いる
とよい。また、有機化合物を含む層には、有機化合物材料のみからなるものだけでなく、
無機化合物を一部に含む材料を用いるとよい。また、有機化合物を含む層には、正孔注入
層、正孔輸送層、正孔阻止層、発光層、電子輸送層、電子注入層等が用いられるが、単層
で用いてもよいし、複数の層を積層させてもよい。なお、有機化合物を含む層は、インク
ジェット法に代表される液滴吐出法により形成するとよい。液滴吐出法を用いることによ
り、材料の利用効率の向上、作製工程の簡略化による作製時間の短縮、作製費用の低減を
実現することができる。
【００６５】
また、記憶回路部に対するデータの書き込みを光学的作用により行う場合、有機化合物
を含む層には、光学的作用により性質が変化する材料を用いるとよい。例えば、光を吸収
することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いると
よい。共役高分子とは、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン
類、ポリアニリン類、ポリフェニレンエチニレン類等を用いるとよい。また、光酸発生剤
としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシ
レート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類
、Ｆｅ−アレン錯体ＰＦ６塩等を用いるとよい。
【００６６】
また、本発明の半導体装置が有する記憶装置は、不揮発性であってもよく、データの追
記を可能としてもよい。また、本発明の半導体装置が有する記憶装置は、外部からの電気
的作用によりデータの書き換えが可能なものとしてもよい。
【００６７】
本実施例では、アンテナの面積サイズを約９ｍｍ×１１ｍｍとし、アンテナの巻き数を
９巻とし、アンテナ自体の線幅を１５０μｍとし、１０μｍの間隔でアンテナの配線を巻
いている。このようにコイル状に巻かれたアンテナと重なるように記憶回路部の一方の電
極、即ち上部電極を配置する。この上部電極は、有機化合物を含む層の上方に設けられて
おり、複数の記憶素子に共通の電極となっている。１キロビットの情報量を有する記憶回
路を構成する場合、この上部電極の面積サイズは、１．５ｍｍ×３ｍｍ程度とすればよい
。なお、上部電極の面積サイズは特に限定されず、４．５ｍｍ２のサイズよりも小さくす
ることは可能である。
【００６８】
アンテナと、占有面積の大きい導電層（上部電極：４．５ｍｍ２）とを重ねて配置するこ
とによって、アンテナと重なる領域に何も配置しないものに比べ、スペースを有効に利用
することができる。従って、半導体装置の小型化を実現することができる。
【００６９】
また、占有面積の大きい上部電極とコイル状のアンテナ部とを積層して配置することに
より、記憶回路部が含む上部電極に電流が流れてしまうことを防止することができ、省電
力化を図ることができる。
【００７０】
本実施例は、実施の形態１、または実施の形態２と自由に組み合わせることができる。
【実施例２】
【００７１】
本発明の半導体装置が含む半導体回路部の構成について説明する（図６参照）。
【００７２】
半導体回路部は、アナログ回路５５１とデジタル回路５５２とを有する。アナログ回路
５５１は、共振容量５０１、帯域フィルタ５０２、整流回路と保持容量を含む電源回路５
０３、復調回路５０４、変調回路５０５等を有する。デジタル回路５５２は、コード抽出
回路５０６、クロック生成回路５０７、巡回冗長検査回路５０８、制御回路５０９、記憶
回路５１０等を有する。
【００７３】
半導体装置がデータを受信する際の動作について説明する。コイル状のアンテナから入
力された無線信号（変調された搬送波）は、端子２２１ａからアナログ回路５５１に入力
される。入力された無線信号は、帯域フィルタ５０２によって所望の周波数成分が取り出
され、電源回路５０３及び復調回路５０４に入力される。帯域フィルタ５０２を介して入
力された変調された搬送波は、電源回路５０３が含む整流回路によって整流され、更に、
電源回路５０３が含む保持容量によって平滑化される。こうして、電源回路５０３は直流
電圧を生成する。電源回路５０３において生成された直流電圧は電源電圧として、各回路
に供給される。
【００７４】
また、帯域フィルタ５０２を介して入力された変調された搬送波は、デジタル回路５５
２内のクロック生成回路５０７に入力される。クロック生成回路５０７で生成されたクロ
ックは各回路に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は
、復調回路５０４によって復調され、復調された信号はデジタル回路５５２に入力される
。変調された搬送波を復調回路５０４によって復調した信号は、コード抽出回路５０６に
入力され、信号の有するコードが抽出される。コード抽出回路５０６の出力は、制御回路
５０９に入力され、コードが抽出される。抽出されたコードは、巡回冗長検査回路５０８
に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗長検査
回路５０８は受信データに誤りがあるか否かを制御回路５０９に出力する。
【００７５】
次いで、半導体装置がデータを送信する際の動作について説明する。記憶回路５１０は
、制御回路５０９から入力される信号に応じて、記憶された固有識別子（ＵＩＤ）を制御
回路５０９に出力する。巡回冗長検査回路５０８は、送信データに対応するＣＲＣ符号を
計算し、制御回路５０９に出力する。制御回路５０９は送信データにＣＲＣ符号を付加す
る。また、制御回路５０９は、送信データにＣＲＣ符号が付加されたデータを符号化する
。更に、制御回路５０９は、符号化された情報を、所定の変調方式に対応して搬送波を変
調するための信号に変換する。制御回路５０９の出力は、アナログ回路５５１の変調回路
５０５に入力される。変調回路５０５は、入力された信号に応じて搬送波を負荷変調し、
コイル状のアンテナ部に出力する。
【００７６】
本実施例は、実施の形態１、実施の形態２、または実施例１と自由に組み合わせること
ができる。
【実施例３】
【００７７】
本実施例では、本発明の半導体装置の用途について説明する。本発明の半導体装置は、例
えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等）、包装用
容器類（包装紙やボトル等）、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
）、ビデオテープ等の記録媒体、車、自転車等の乗物類、鞄や眼鏡等の身の回り品、食品
類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶
表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、テレビジョン装置および携帯電
話機等を指す。
【００７８】
本発明の半導体装置は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固
定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージな
ら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証
書類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容
器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設
けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる
。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。ま
た、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことがで
きる。例えば、家畜等の生き物に半導体装置を埋め込むことによって、生まれた年や性別
または種類等を容易に識別することが可能となる。以上のように、本発明の半導体装置は
物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【００７９】
次に、半導体装置を用いたシステムの一形態について、図７を用いて説明する。表示部
９５２１を含む端末９５２０には、アンテナ及び当該アンテナに接続されたリーダライタ
ーが設けられている。物品９５３２には本発明の半導体装置９５３１が設けられ、物品９
５２２には本発明の半導体装置９５２３が設けられている。物品９５３２が含む半導体装
置９５３１に端末９５２０のアンテナをかざすと、表示部９５２１に物品９５３２の原材
料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情
報が表示される。物品９５２２が含む半導体装置９５２３に端末９５２０のアンテナをか
ざすと、表示部９５２１に物品９５２２の原材料や原産地、生産工程ごとの検査結果や流
通過程の履歴、商品の説明等の商品に関する情報が表示される。
【００８０】
本実施例は、実施の形態１、実施の形態２、実施例１、または実施例２と自由に組み合
わせることができる。
【符号の説明】
【００８１】
１１ 半導体回路部
１２ 記憶回路部
１３ コイル状のアンテナ部
１００ 基板
１０１ 絶縁層
１０２〜１０５ 薄膜トランジスタ
１０６ 絶縁層
１０７〜１１４ 配線
１１５ 絶縁層
１１６ 導電層
１１７ 導電層
１１８ 絶縁層
１１９ 有機化合物を含む層
１２０ 有機化合物を含む層
１２１ 導電層
１２３ 絶縁層
１２４〜１２８ 導電層
１２９ 絶縁層
１３０ 記憶素子
１３１ 記憶素子
１４１〜１４４ 記憶素子
１４５ 導電層
１４６ 導電層
１４７〜１４９ 有機化合物を含む層
１５０ 有機化合物を含む層
２０１ メモリセル
２０２ メモリセルアレイ
２０３ デコーダ
２０４ デコーダ
２０５ セレクタ
２０６ 読み出し書き込み回路
２０７ 記憶素子
２１０ 有機化合物を含む層
２１５ トランジスタ
２２１ａ 端子
３０１ 半導体装置
３０２ コイル状のアンテナ部
３０３ 半導体回路部
３０４ 端子
３０５ 一端
３０６ 端子
３０７ 他端
４００ 基板
４０１ ＲＦ入力部
４０２ ロジック回路部
４０３ 外部入力部
４０４ 記憶素子部
４０５ 調整回路部
４０６ ダイオード
４０７ 抵抗
４１１ ＲＦ入力部
４１２ ロジック回路部
４１３ 外部入力部
４１４ 記憶素子部
４１５ 調整回路部
４１６ ダイオード
４１７ 抵抗
４２１ 集積回路部
４３１ アンテナ
４３１ａ アンテナ
４３１ｂ アンテナ
４３１ｃ アンテナ
４３１ｄ アンテナ
４４１ トランジスタ
４４２ トランジスタ
４４３ 記憶素子
４５１ 絶縁層
４５２ 剥離層
４５３ 絶縁層
４５４ 絶縁層
４５５ 絶縁層
４５６ａ 配線層
４５６ｂ 配線層
４５７ａ 導電層
４５７ｂ 導電層
４５７ｃ 導電層
４５７ｄ 第１の導電層
４５７ｅ 導電層
４５７ｆ 導電層
４５８ 有機化合物層
４５９ 第２の導電層
４６０ａ 絶縁層
４６０ｂ 絶縁層
４６０ｃ 絶縁層
４６１ 絶縁層
４６２ 配線層
５０１ 共振容量
５０２ フィルタ
５０３ 電源回路
５０４ 復調回路
５０５ 変調回路
５０６ 抽出回路
５０７ 生成回路
５０８ 巡回冗長検査回路
５０９ 制御回路
５１０ 記憶回路
５５１ アナログ回路
５５２ デジタル回路
１２０１ 半導体回路部
１２０２ 記憶回路部
１２０３ アンテナ部
９５２０ 端末
９５２１ 表示部
９５２２ 物品
９５２３ 半導体装置
９５３１ 半導体装置
９５３２ 物品
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、集積回路と、渦巻き状を主たる構成とするアンテナと、素子とを有し、
前記素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、
前記アンテナは、前記集積回路と電気的に接続し、
前記第１の電極または前記第２の電極は、前記集積回路と電気的に接続し、
前記アンテナは、前記第２の電極と重なることを特徴とする半導体装置。
【請求項１】
絶縁表面を有する基板上に、集積回路と、渦巻き状を主たる構成とするアンテナと、素子とを有し、
前記素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に有機化合物を含む層とを有し、
前記アンテナは、前記集積回路と電気的に接続し、
前記第１の電極または前記第２の電極は、前記集積回路と電気的に接続し、
前記アンテナは、前記第２の電極と重なることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２５３３７０（Ｐ２０１２−２５３３７０Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１２−１６７８７２（Ｐ２０１２−１６７８７２）
【出願日】平成２４年７月３０日（２０１２．７．３０）
【分割の表示】特願２００７−１７４５３（Ｐ２００７−１７４５３）の分割
【原出願日】平成１９年１月２９日（２００７．１．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２４年７月３０日（２０１２．７．３０）
【分割の表示】特願２００７−１７４５３（Ｐ２００７−１７４５３）の分割
【原出願日】平成１９年１月２９日（２００７．１．２９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]