説明

半導体装置

【課題】高い開口率を有し、安定した電気特性を有する薄膜トランジスタを有する、信頼
性のよい表示装置を作製し、提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と、表示部(画素部ともいう)とを有し、当該駆動
回路部は、ソース電極及びドレイン電極が金属によって構成され且つチャネル層が酸化物
半導体によって構成された駆動回路用薄膜トランジスタと、金属によって構成された駆動
回路用配線とを有し、当該表示部は、ソース電極層及びドレイン電極層が酸化物導電体に
よって構成され且つ半導体層が酸化物半導体によって構成された画素用薄膜トランジスタ
と、酸化物導電体によって構成された表示部用配線とを有する。

【発明の詳細な説明】
【技術分野】
【0001】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
【背景技術】
【0003】
透光性を有する金属酸化物が半導体装置において利用されている。例えば、酸化インジウ
ム錫(ITO)などの導電性を備える金属酸化物(以下、酸化物導電体という)は、液晶
ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。
【0004】
加えて、半導体特性を示す材料としても透光性を有する金属酸化物が注目されている。例
えば、In−Ga−Zn−O系酸化物などは、液晶ディスプレイなどの表示装置で必要と
される半導体材料に適用することが期待されている。特に、薄膜トランジスタ(以下、T
FTともいう)のチャネル層に適用することが期待されている。
【0005】
半導体特性を備えた金属酸化物(以下、酸化物半導体という)を適用したTFTは、低温
プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモ
ルファスシリコンを代替又は凌駕する材料としての期待が高まっている。
【0006】
透明性を有する酸化物導電体及び酸化物半導体を用いてTFTを構成することによって、
透光性を有するTFTを作製することができる(例えば、非特許文献1参照)。
【0007】
また、酸化物半導体をチャネル層に適用したTFTは、電界効果移動度が高い。そのため
、当該TFTを用いて、表示装置などの駆動回路を構成することもできる(例えば、非特
許文献2参照)。
【先行技術文献】
【非特許文献】
【0008】
【非特許文献1】野澤哲生、「透明回路」『日経エレクトロニクス』2007.8.27(no.959)pp.39−52
【非特許文献2】T.Osada,他8名,SID ’09 DIGEST,pp.184−187(2009)
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の一態様は、半導体装置の製造コストを低減することを課題の一とする。
【0010】
本発明の一態様は、半導体装置の開口率を向上することを課題の一とする。
【0011】
本発明の一態様は、半導体装置の表示部で表示する画像を高精細化することを課題の一と
する。
【0012】
本発明の一態様は、高速駆動が可能な半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【0013】
本発明の一態様は、同一基板上に駆動回路部と、表示部(画素部ともいう)とを有し、当
該駆動回路部は、ソース電極(ソース電極層ともいう)及びドレイン電極(ドレイン電極
層ともいう)が金属によって構成され且つチャネル層が酸化物半導体によって構成された
駆動回路用薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該
表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体
層が酸化物半導体によって構成された画素用薄膜トランジスタと、酸化物導電体によって
構成された表示部用配線とを有する半導体装置である。
【0014】
画素用薄膜トランジスタ及び駆動回路用薄膜トランジスタとして、ボトムゲート構造の逆
スタガ型薄膜トランジスタを用いる。画素用薄膜トランジスタはソース電極層及びドレイ
ン電極層上に重なる酸化物半導体層を有するボトムゲート型(逆コプラナ型、ボトムコン
タクト型とも呼ぶ)薄膜トランジスタであり、一方駆動回路用薄膜トランジスタは酸化物
半導体層上に重なるソース電極層及びドレイン電極層を有し、ソース電極層及びドレイン
電極層との間の領域で酸化物半導体層に接する酸化物絶縁膜が設けられたボトムゲート型
(チャネルエッチ型)薄膜トランジスタである。
【0015】
なお、非特許文献1には、具体的なTFTの作製工程及び半導体装置を構成する他の素子
(例えば、容量素子など)の構造などは開示されていない。また、同一基板上に駆動回路
と、透光性を有するTFTとを作製する記載などもない。
【0016】
本発明の一態様の半導体装置は、同一基板上において、駆動回路用TFTを有する駆動回
路部、及び画素用TFTを有する表示部が作製される。そのため、当該半導体装置の製造
コストを低減することができる。
【0017】
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFT及び表示部用配線が形成された領域を画素部の表示領域として利用するこ
とができる。そのため、当該半導体装置の開口率を向上させることができる。
【0018】
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFTのサイズに制限されることなく画素サイズを設計することができる。その
ため、当該半導体装置の表示部で表示する画像を高精細化することができる。
【0019】
また、本発明の一態様の半導体装置は、駆動回路部に、ソース電極及びドレイン電極が金
属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用TFT
と、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高
い電界効果移動度を示すTFTと、抵抗の低い配線とによって駆動回路が構成される。そ
のため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。
【0020】
また、本明細書中で用いる酸化物半導体は、InMO(ZnO)(m>0)で表記さ
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素または複数の
金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaと
Feなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、In
MO(ZnO)(m>0)で表記される構造の酸化物半導体層のうち、MとしてGa
を含む構造の酸化物半導体をIn−Ga−Zn−O系酸化物半導体とよび、その薄膜をI
n−Ga−Zn−O系非単結晶膜とも呼ぶ。
【0021】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、In−Sn−Zn−O
系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn
−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【0022】
なお、上記半導体装置の作製工程において、窒素、または希ガス(アルゴン、ヘリウムな
ど)の不活性気体雰囲気下、或いは減圧下で酸化物半導体層の加熱処理を行うことで酸化
物半導体層を酸素欠乏型として低抵抗化させ(即ちN型化(N化など))、その後、酸
化物半導体層に接するように酸化物絶縁膜の形成を行うことにより、酸化物半導体層を酸
素過剰な状態として高抵抗化(即ちI型化)させることが好ましい。これにより、電気特
性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが
可能となる。
【0023】
上記加熱処理は、窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下
、或いは減圧下での350℃以上、好ましくは400℃以上基板の歪み点未満の加熱処理
を行う。この熱処理によって酸化物半導体層は脱水化または脱水素化され、酸化物半導体
層に含まれる水などの水素原子を含む不純物が低減される。
【0024】
上記脱水化または脱水素化のための加熱処理は、脱水化または脱水素化後の酸化物半導体
層に対してTDSで450℃まで測定を行っても水の2つのピーク、少なくとも300℃
付近に現れる1つのピークが検出されない程度の熱処理条件とするのが好ましい。この条
件下で脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対し
てTDSで450℃まで測定を行っても、少なくとも300℃付近に現れる水のピークは
検出されない。
【0025】
加熱後の冷却は、脱水化または脱水素化を行った同じ炉を用いて酸化物半導体層を大気に
さらさないように冷却し、酸化物半導体層が水または水素に接触することを防ぐ。そして
脱水化または脱水素化を行い、I型の酸化物半導体層を低抵抗化、即ちN型化(N、N
など)させた後、高抵抗化させて再びI型とした酸化物半導体層を用いて薄膜トランジ
スタを作製すると、薄膜トランジスタのしきい値電圧値をプラスとすることができ、所謂
ノーマリーオフのスイッチング素子を実現できる。薄膜トランジスタのゲート電圧が0V
にできるだけ近い正のしきい値電圧でチャネルが形成されることが表示装置には望ましい
。なお、薄膜トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が0Vでも
ソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アク
ティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性
が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電
気特性のうち、しきい値電圧(Vth)が重要である。電界効果移動度が高くともしきい
値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが
困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの
場合には、駆動電圧が低い状態ではTFTとしてのスイッチング機能を果たすことができ
ず、負荷となる恐れがある。nチャネル型の薄膜トランジスタの場合、ゲート電圧に正の
電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが
望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状
態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜ト
ランジスタとしては不向きである。
【0026】
また、加熱後の冷却は、昇温時のガスを異なるガスに切り替えてから行ってもよい。例え
ば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度
の酸素ガスまたはNOガス、超乾燥エア(露点が−40℃以下、好ましくは−60℃以
下)で満たして冷却を行っても良い。
【0027】
脱水化または脱水素化を行う加熱処理によって膜中の水などの水素原子を含む不純物を低
減させた後、水分を含まない雰囲気(露点が−40℃以下、好ましくは−60℃以下)下
で徐冷(または冷却)した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上
させるとともに、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【0028】
本明細書では、窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下、
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってHとして脱離させていることのみを脱水素化と呼んでいるわ
けではなく、H、OHなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。
【0029】
上述したように、脱水化または脱水素化のための加熱処理を行った場合、酸化物半導体層
は酸素欠乏型となって低抵抗化、即ちN型化(N化など)する。従って、低抵抗化した
酸化物半導体層上にドレイン電極層を形成することで、ドレイン電極層が重なる領域を酸
素欠乏型である高抵抗ドレイン領域(HRD領域とも呼ぶ)として形成することができる

【0030】
高抵抗ドレイン領域のキャリア濃度は、1×1017/cm以上の範囲内であり、少な
くともチャネル形成領域のキャリア濃度(1×1017/cm未満)よりも高い領域で
ある。なお、本明細書のキャリア濃度は、室温にてHall効果測定から求めたキャリア
濃度の値を指す。
【0031】
この後、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、高抵抗化、即ちI型化させてチャネル形成領域を形成する。なお、脱水化ま
たは脱水素化した酸化物半導体層の一部を酸素過剰な状態とする処理としては、以下の方
法のいずれかによって行う。脱水化または脱水素化した酸化物半導体層に接する酸化物絶
縁膜をスパッタ法で成膜する、または脱水化または脱水素化した酸化物半導体層に接する
ように酸化物絶縁膜を成膜し、さらに加熱処理を行う、または脱水化または脱水素化した
酸化物半導体層に接するように酸化物絶縁膜を成膜し、さらに酸素を含む雰囲気で加熱処
理を行う、または脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜
を成膜した後に不活性ガス雰囲気下で加熱し、さらに酸素雰囲気下で冷却処理を行う、ま
たは脱水化または脱水素化した酸化物半導体層に接するように酸化物絶縁膜を成膜した後
に不活性ガス雰囲気下で加熱し、さらに超乾燥エア(露点が−40℃以下、好ましくは−
60℃以下)で冷却処理を行う。
【0032】
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部(ゲート電極(ゲート
電極層ともいう)と重なる部分)を選択的に酸素過剰な状態とすることで、高抵抗化、即
ちI型化させることもできる。これにより、チャンネル形成領域を形成することができる
。例えば、脱水化または脱水素化した酸化物半導体層上に接してTiなどの金属電極から
なるソース電極層やドレイン電極層を形成し、ソース電極層やドレイン電極層に重ならな
い露出領域を選択的に酸素過剰な状態としてチャネル形成領域を形成することができる。
選択的に酸素過剰な状態とする場合、ソース電極層に重なる第1の高抵抗ドレイン領域と
、ドレイン電極層に重なる第2の高抵抗ドレイン領域とが形成され、第1の高抵抗ドレイ
ン領域と第2の高抵抗ドレイン領域との間の領域がチャネル形成領域となる。即ち、チャ
ネル形成領域がソース電極層とドレイン電極層の間に自己整合的に形成される。
【0033】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
【0034】
なお、ドレイン電極層(及びソース電極層)と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路の信頼性の向上を図ることができる。具体的
には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、
チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすることができ
る。そのため、ドレイン電極層を高電源電位VDDを供給する配線に接続して動作させる
場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域
がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成と
することができる。
【0035】
また、ドレイン電極層(及びソース電極層)と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ドレイン領域、ソース電極層の順となる。このときチャネル形成領域では、
ドレイン電極層側よりチャネル形成領域に流れるリーク電流を、トランジスタがオフ時に
高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させることができる。従
って、バックチャネル部(ゲート電極層から離れているチャネル形成領域の表面の一部)
でのリーク電流を低減することができる。
【0036】
また、ソース電極層に重なる第1の高抵抗ドレイン領域と、ドレイン電極層に重なる第2
の高抵抗ドレイン領域をゲート電極層の一部重なるように形成することで、より効果的に
ドレイン電極層の端部近傍の電界強度を緩和させることができる。
【0037】
従って、本明細書で開示する発明の構成の一形態は、絶縁表面上にゲート電極層と、該ゲ
ート電極層上にゲート絶縁層と、該ゲート絶縁層上に酸化物半導体層と、該酸化物半導体
層上にソース電極層及びドレイン電極層と、ゲート絶縁層、酸化物半導体層、ソース電極
層、及びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層とを有し、前記酸
化物半導体層は、少なくともチャネル形成領域と、ソース電極層、あるいはドレイン電極
層のいずれかと重なる高抵抗ドレイン領域とを有する半導体装置である。
【0038】
上記構成において、高抵抗ドレイン領域のキャリア濃度は、1×1017/cm以上の
範囲内であり、少なくともチャネル形成領域のキャリア濃度(1×1017/cm未満
)よりも高い領域であり、高抵抗ドレイン領域は、自己整合的に形成され、その間隔によ
ってチャネル形成領域の長さ(チャネル長L)が決定される。
【0039】
本明細書で開示する他の発明の構成の一形態は、同一基板上に第1の薄膜トランジスタを
有する画素部と第2の薄膜トランジスタを有する駆動回路を有し、前記第1の薄膜トラン
ジスタは、基板上にゲート電極層と、該ゲート電極層上にゲート絶縁層と、該ゲート絶縁
層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソース電極層及びドレイン
電極層と重なる酸化物半導体層と、酸化物半導体層と接する保護絶縁層と、保護絶縁層上
に画素電極層とを有し、第1の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物
半導体層、ソース電極層、ドレイン電極層、保護絶縁層、及び画素電極層は透光性を有し
、第2の薄膜トランジスタのソース電極層及びドレイン電極層は、第1の薄膜トランジス
タのソース電極層及びドレイン電極層と材料が異なり、第1の薄膜トランジスタのソース
電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置である。
【0040】
また、上記構成において、さらに同一基板上に容量部を有し、容量部は、容量配線及び該
容量配線と重なる容量電極を有し、容量配線及び容量電極は透光性を有する。なお、容量
配線は、誘電体となる絶縁層、例えばゲート絶縁層を介して容量電極と重なり、ゲート絶
縁層も透光性を有するため、容量部も透光性を有する。
【0041】
また、上記構成において、第2の薄膜トランジスタの酸化物半導体層は、ソース電極層ま
たはドレイン電極層と重なる領域よりも膜厚の薄いチャネル形成領域を有し、チャネル形
成領域上に保護絶縁層を介して導電層を有する。
【0042】
また、上記構成において、第2の薄膜トランジスタのソース電極層及びドレイン電極層は
、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を主成分とする膜、若しく
はそれらを組み合わせた積層膜からなる。
【0043】
また、上記構成において、第1の薄膜トランジスタのソース電極層、ドレイン電極層、及
び画素電極層は、酸化インジウム、インジウムとスズの混合酸化物、インジウムと亜鉛の
混合酸化物、または酸化亜鉛である。第1の薄膜トランジスタのゲート電極層、ソース電
極層、ドレイン電極層、画素電極層、または画素部に含まれるその他の電極層や、その他
の配線層の膜厚は、膜厚30nm以上200nm以下とし、可視光に対して透光性を有す
る、または半透明である膜厚を選択すればよい。
【0044】
また、本明細書で開示する他の発明の構成の一形態は、絶縁表面を有する基板上に第1の
ゲート電極層及び第2のゲート電極層を形成し、第1のゲート電極層及び第2のゲート電
極層上にゲート絶縁層を形成し、ゲート絶縁層上に第1のゲート電極層と重なる第1のソ
ース電極層及び第1のドレイン電極層を形成し、ゲート絶縁層上に第1のゲート電極層、
第1のソース電極層の一部、及び第1のドレイン電極層の一部と重なる第1の酸化物半導
体層と、第2のゲート電極層と重なる第2の酸化物半導体層を形成し、第1の酸化物半導
体層及び第2の酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化の後に
大気に触れさせることなく、第2の酸化物半導体層上に第2のソース電極層及び第2のド
レイン電極層を形成して第1の酸化物半導体層及び第2の酸化物半導体層への水や水素な
どの不純物の再混入を防ぎ、第2の酸化物半導体層の上面の一部、及び側面、ならびに第
1の酸化物半導体層の上面と接する酸化物絶縁層を形成し、酸化物絶縁層上に第1のドレ
イン電極層または第1のソース電極層と電気的に接続する画素電極層と、前記第2の酸化
物半導体層と重なる導電層とを形成する半導体装置の作製方法である。
【0045】
また、上記構成において、第2のソース電極層及び前記第2のドレイン電極層は、Al、
Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を主成分とする膜、若しくはそれら
の合金膜とを組み合わせた積層膜である。また、第1のソース電極層、第1のドレイン電
極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウ
ム酸化亜鉛合金、または酸化亜鉛である。
【0046】
本明細書中で連続処理とは、加熱処理を行う第1の処理工程からスパッタ法などの成膜を
行う第2の処理工程までの一連のプロセス中、被処理基板が大気等の汚染雰囲気に触れな
いように、常に真空中、あるいは不活性ガス雰囲気(窒素雰囲気または希ガス雰囲気)に
制御されている雰囲気下に置かれていることを言う。連続処理を行うことにより、清浄化
された被処理基板への水等の再付着を回避して成膜などの処理を行うことができる。
【0047】
同一チャンバー内で第1の処理工程から第2の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。
【0048】
また、異なるチャンバーで第1の処理工程から第2の処理工程までの一連のプロセスを行
う場合、第1の処理工程を終えた後、大気に触れさせることなくチャンバー間を基板搬送
して第2の処理を施すことも本明細書における連続処理の範囲にあるとする。
【0049】
なお、第1の処理工程と第2の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第2の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続処理の範囲にあるとする。
【0050】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第1
の処理工程と第2の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。
【0051】
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
【0052】
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる

【0053】
液晶表示装置としては、特に限定されず、TN液晶、IPS液晶、OCB液晶、STN液
晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、ディスコティック液晶など
を用いることができるが、中でもノーマリーブラック型の液晶パネル、例えば垂直配向(
VA)モードを採用した透過型の液晶表示装置とすることが好ましい。垂直配向モードと
しては、いくつか挙げられるが、例えば、MVA(Multi− Domain Ver
tical Alignment)モード、PVA(Patterned Vertic
al Alignment)モード、ASVモードなどを用いることができる。具体的に
は、1画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置する対向基板の
箇所に凸部を設けることで1画素をマルチドメイン化する。1画素を複数のサブピクセル
とし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、1画素を配向分
割(マルチドメイン化)し、広視野角を実現する駆動方法は、サブピクセル駆動と呼ばれ
る。なお、凸部は、対向基板または素子基板の一方または両方に設けてもよく、放射状に
液晶分子を配向させ、配向規制力を向上させる。
【0054】
また、液晶駆動用の電極、即ち画素電極の上面形状を櫛歯状やジグザグ状として、電圧の
かかる方向を多様化させてもよい。また、光配向を用いて1画素をマルチドメイン化して
もよい。
【0055】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好まし
い。
【0056】
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
【発明の効果】
【0057】
本発明の一形態である表示装置の画素部においては、薄膜トランジスタの構成部材に透光
性を有する膜を用いるため、表示画像の高精細化を図るために走査線の本数を増やして画
素寸法を微細化しても、高い開口率を実現することができる。また、薄膜トランジスタの
構成部材に透光性を有する膜を用いるため、広視野角を実現するために1画素を複数のサ
ブピクセルに分割しても高い開口率を実現することができる。
【0058】
また、画素部に透光性を有する薄膜トランジスタを設け、画素部と同一基板上に異なる構
造の薄膜トランジスタを有する駆動回路も設け、製造コストの低減を実現できる。
【図面の簡単な説明】
【0059】
【図1】本発明の一態様を示す工程断面図である。
【図2】本発明の一態様を示す断面図及び平面図である。
【図3】本発明の一態様を示す断面図である。
【図4】本発明の一態様を示す画素の平面図である。
【図5】本発明の一態様を示す断面図である。
【図6】本発明の一態様を示す断面図である。
【図7】本発明の一態様を示す工程断面図である。
【図8】本発明の一態様を示す断面図及び平面図である。
【図9】本発明の一態様を示す工程断面図である。
【図10】半導体装置を説明する図。
【図11】半導体装置を説明する図。
【図12】半導体装置の画素等価回路を説明する図。
【図13】半導体装置を説明する図。
【図14】半導体装置のブロック図を説明する図。
【図15】信号線駆動回路の回路図およびタイミングチャートを説明する図。
【図16】シフトレジスタの構成を示す回路図。
【図17】シフトレジスタの動作を説明するタイミングチャートおよび回路図。
【図18】半導体装置を説明する図。
【図19】半導体装置を説明する図。
【図20】電子書籍の一例を示す外観図。
【図21】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図22】遊技機の例を示す外観図。
【図23】携帯型のコンピュータ及び携帯電話機の一例を示す外観図。
【図24】半導体装置を説明する図。
【図25】半導体装置を説明する図。
【図26】半導体装置を説明する図。
【図27】半導体装置の回路図を説明する図。
【図28】半導体装置を説明する図。
【図29】半導体装置を説明する図。
【図30】半導体装置を説明する図。
【図31】半導体装置の回路図を説明する図。
【図32】半導体装置を説明する図。
【図33】半導体装置を説明する図。
【図34】半導体装置を説明する図。
【図35】半導体装置を説明する図。
【図36】半導体装置を説明する図。
【図37】半導体装置を説明する図。
【発明を実施するための形態】
【0060】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【0061】
(実施の形態1)
半導体装置及び半導体装置の作製方法を図1及び図2を用いて説明する。図2(A)には
同一基板上に作製された異なる構造の2つの薄膜トランジスタの断面構造の一例を示す。
図2(A)に示す薄膜トランジスタ470は、チャネルエッチ型と呼ばれるボトムゲート
構造の一つであり、薄膜トランジスタ460はボトムコンタクト型(逆コプラナ型とも呼
ぶ)と呼ばれるボトムゲート構造の一つである。
【0062】
図2(B1)は駆動回路に配置されるチャネルエッチ型の薄膜トランジスタ470の平面
図であり、図2(A)は図2(B1)の線C1−C2における断面図である。また、図2
(C)は、図2(B1)の線C3−C4における断面図である。
【0063】
駆動回路に配置される薄膜トランジスタ470はチャネルエッチ型の薄膜トランジスタで
あり、絶縁表面を有する基板400上に、ゲート電極層401、第1のゲート絶縁層40
2a、第2のゲート絶縁層402b、少なくともチャネル形成領域434、第1の高抵抗
ドレイン領域431、及び第2の高抵抗ドレイン領域432を有する酸化物半導体層、ソ
ース電極層405a、及びドレイン電極層405bを含む。また、薄膜トランジスタ47
0を覆い、チャネル形成領域434に接する酸化物絶縁層407が設けられている。
【0064】
ソース電極層405aの下面に接して第1の高抵抗ドレイン領域431が自己整合的に形
成されている。また、ドレイン電極層405bの下面に接して第2の高抵抗ドレイン領域
432が自己整合的に形成されている。また、チャネル形成領域434は、酸化物絶縁層
407と接し、且つ第1の高抵抗ドレイン領域431や第2の高抵抗ドレイン領域432
と比較して膜厚が小さくなっており、また、第1の高抵抗ドレイン領域431、及び第2
の高抵抗ドレイン領域432よりも高抵抗の領域(I型領域)である。
【0065】
また、薄膜トランジスタ470は配線を低抵抗化するためにソース電極層405a、及び
ドレイン電極層405bとして金属材料を用いることが好ましい。
【0066】
また、液晶表示装置の画素部と同一基板上に形成された駆動回路において、インバータ回
路、NAND回路、NOR回路、ラッチ回路といった論理ゲートを構成する薄膜トランジ
スタや、センスアンプ、定電圧発生回路、VCOといったアナログ回路を構成する薄膜ト
ランジスタは、ソース電極とドレイン電極間に正極性のみ、もしくは負極性のみが印加さ
れる。従って、耐圧が要求される第2の高抵抗ドレイン領域432の幅を第1の高抵抗ド
レイン領域431の幅よりも広く設計してもよい。また、第1の高抵抗ドレイン領域43
1、及び第2の高抵抗ドレイン領域432がゲート電極層と重なる幅を広くしてもよい。
【0067】
また、駆動回路に配置される薄膜トランジスタ470はシングルゲート構造の薄膜トラン
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。
【0068】
また、チャネル形成領域434上方に重なる導電層406を設ける。導電層406をゲー
ト電極層401と電気的に接続し、同電位とすることで、ゲート電極層401と導電層4
06の間に配置された酸化物半導体層に上下からゲート電圧を印加することができる。ま
た、ゲート電極層401と導電層406を異なる電位、例えば導電層406を固定電位、
GND、0Vとする場合には、TFTの電気特性、例えばしきい値電圧などを制御するこ
とができる。すなわち、ゲート電極層401を第1のゲート電極層として機能させ、導電
層406を第2のゲート電極層として機能させることで、薄膜トランジスタ470を4端
子の薄膜トランジスタとして用いることができる。
【0069】
また、導電層406と酸化物絶縁層407の間には保護絶縁層408と、平坦化絶縁層4
09とを積層する。
【0070】
また、保護絶縁層408は、保護絶縁層408の下方に設ける第1のゲート絶縁層402
aまたは下地となる絶縁膜と接する構成とすることが好ましく、水や、水素イオンや、O
などの水素原子を含む不純物が侵入することをブロックする。特に、保護絶縁層40
8と接する第1のゲート絶縁層402aまたは下地となる絶縁膜を窒化珪素膜とすると有
効である。
【0071】
また、図2(B2)は画素に配置されるボトムコンタクト型の薄膜トランジスタ460の
平面図であり、図2(A)は図2(B2)の線D1−D2における断面図である。また、
図2(C)は、図2(B2)の線D3−D4における断面図である。
【0072】
画素に配置される薄膜トランジスタ460はボトムコンタクト型の薄膜トランジスタであ
り、絶縁表面を有する基板400上に、ゲート電極層451、第1のゲート絶縁層402
a、第2のゲート絶縁層402b、チャネル形成領域を含む酸化物半導体層454、ソー
ス電極層455a、及びドレイン電極層455bを含む。また、薄膜トランジスタ460
を覆い、酸化物半導体層454の上面及び側面に接する酸化物絶縁層407が設けられて
いる。
【0073】
ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆
動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に
反転する。画素電極層に接続するTFTは、一対の電極が交互にソース電極層とドレイン
電極層の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの一方の電極を
ソース電極層と呼び、もう一方の電極をドレイン電極層と呼ぶが、実際には、交流駆動の
際に一方の電極が交互にソース電極層とドレイン電極層として機能する。また、リーク電
流の低減を図るため、画素に配置する薄膜トランジスタ460のゲート電極層の幅を駆動
回路の薄膜トランジスタ470のゲート電極層の幅よりも狭くしてもよい。また、リーク
電流の低減を図るため、画素に配置する薄膜トランジスタ460のゲート電極層がソース
電極層またはドレイン電極層と重ならないように設計してもよい。
【0074】
また、画素に配置される薄膜トランジスタ460はシングルゲート構造の薄膜トランジス
タを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
の薄膜トランジスタも形成することができる。
【0075】
また、酸化物半導体層454は、少なくとも酸化物半導体膜の成膜後に不純物である水な
どを低減する加熱処理(脱水化または脱水素化のための加熱処理)が行われる。脱水化ま
たは脱水素化のための加熱処理及び徐冷を行った後、酸化物半導体層に接して酸化物絶縁
膜の形成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジス
タ460の電気特性の向上及び信頼性の向上に繋がる。
【0076】
なお、酸化物半導体層454は、ソース電極層455a、及びドレイン電極層455bの
上方に形成し、一部重なっている。また、酸化物半導体層454は、ゲート電極層451
と第1のゲート絶縁層402a及び第2のゲート絶縁層402bを介して重なっている。
画素に配置される薄膜トランジスタ460のチャネル形成領域は、酸化物半導体層454
のうち、ソース電極層455aの側面と、該側面と向かい合うドレイン電極層455bの
側面とで挟まれる領域、即ち、第2のゲート絶縁層402bと接し、且つゲート電極層4
51と重なる領域である。
【0077】
また、薄膜トランジスタ460は透光性を有する薄膜トランジスタとして高開口率を有す
る表示装置を実現するためにソース電極層455a、及びドレイン電極層455bは、透
光性を有する導電膜を用いる。
【0078】
また、薄膜トランジスタ460のゲート電極層451も透光性を有する導電膜を用いる。
【0079】
また、薄膜トランジスタ460が配置される画素には、画素電極層456、またはその他
の電極層(容量電極層など)や、その他の配線層(容量配線層など)に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、第1のゲート
絶縁層402a、第2のゲート絶縁層402b、酸化物絶縁層407も可視光に対して透
光性を有する膜を用いることが好ましい。
【0080】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が75〜100
%である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。また、ゲート
電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他
の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。
可視光に対して半透明とは可視光の透過率が50〜75%であることを指す。
【0081】
以下、図1(A)乃至(F)、及び図2(B)を用い、同一基板上に薄膜トランジスタ4
70及び薄膜トランジスタ460の作製工程を説明する。
【0082】
まず、絶縁表面を有する基板400上に透光性を有する導電膜を形成した後、第1のフォ
トリソグラフィ工程によりゲート電極層401、451を形成する。また、画素部にはゲ
ート電極層401、451と同じ透光性を有する材料で第1のフォトリソグラフィ工程に
より容量配線層を形成する。また、画素部だけでなく駆動回路に容量が必要な場合には、
駆動回路にも容量配線層を形成する。なお、レジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
【0083】
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板400にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。
【0084】
また、前述の基板400としては、後の加熱処理の温度が高い場合には、歪み点が730
℃以上のものを用いると良い。また、基板400には、例えば、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられ
ている。なお、酸化ホウ素と比較して酸化バリウム(BaO)を多く含ませることで、よ
り実用的な耐熱ガラスが得られる。このため、BよりBaOを多く含むガラス基板
を用いることが好ましい。
【0085】
なお、上記の基板400に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【0086】
また、下地膜となる絶縁膜を基板400とゲート電極層401、451の間に設けてもよ
い。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素膜、
酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積
層構造により形成することができる。
【0087】
ゲート電極層401、451の材料は、可視光に対して透光性を有する導電材料、例えば
In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−G
a−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al
−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用することができ
、膜厚は50nm以上300nm以下の範囲内で適宜選択する。ゲート電極層401、4
51に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法(電子ビーム蒸着法など
)や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を
用いる場合、SiOを2重量%以上10重量%以下含むターゲットを用いて成膜を行い
、透光性を有する導電膜に結晶化を阻害するSiO(X>0)を含ませ、後の工程で行
う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好
ましい。
【0088】
次いで、ゲート電極層401、451上にゲート絶縁層を形成する。
【0089】
ゲート絶縁層は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素層、窒化
珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる
。例えば、成膜ガスとして、SiH、酸素及び窒素を用いてプラズマCVD法により酸
化窒化珪素層を形成すればよい。
【0090】
本実施の形態では、膜厚50nm以上200nm以下の第1のゲート絶縁層402aと、
膜厚50nm以上300nm以下の第2のゲート絶縁層402bの積層のゲート絶縁層と
する。第1のゲート絶縁層402aとしては膜厚100nmの窒化珪素膜または窒化酸化
珪素膜を用いる。また、第2のゲート絶縁層402bとしては、膜厚100nmの酸化珪
素膜を用いる。
【0091】
次いで、第2のゲート絶縁層402b上に、透光性を有する導電膜を形成した後、第2の
フォトリソグラフィ工程によりソース電極層455a、及びドレイン電極層455bを形
成する(図1(A)参照)。透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着
法(電子ビーム蒸着法など)や、アーク放電イオンプレーティング法や、スプレー法を用
いる。導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばIn−S
n−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn
−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−
O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用することができ、膜厚は
50nm以上300nm以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、
SiOを2重量%以上10重量%以下含むターゲットを用いて成膜を行い、透光性を有
する導電膜に結晶化を阻害するSiO(X>0)を含ませ、後の工程で行う脱水化また
は脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【0092】
なお、ソース電極層455a、及びドレイン電極層455bを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
【0093】
次いで、第2のゲート絶縁層402b、ソース電極層455a、及びドレイン電極層45
5b上に、膜厚2nm以上200nm以下の酸化物半導体膜を形成する。酸化物半導体膜
の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体層を非晶質な
状態とするため、膜厚を50nm以下と薄くすることが好ましい。酸化物半導体膜の膜厚
を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを
抑制することができる。
【0094】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、第2のゲート絶縁層402bの表面に付着しているゴ
ミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アル
ゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して
表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを
用いてもよい。
【0095】
酸化物半導体膜は、In−Ga−Zn−O系非単結晶膜、In−Sn−Zn−O系、In
−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−
Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、S
n−O系、Zn−O系の酸化物半導体膜を用いる。本実施の形態では、In−Ga−Zn
−O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、スパッタ法は
、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアル
ゴン)及び酸素雰囲気下で行うことができる。また、スパッタ法を用いる場合、SiO
を2重量%以上10重量%以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結
晶化を阻害するSiO(X>0)を含ませ、後の工程で行う脱水化または脱水素化のた
めの加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【0096】
次いで、酸化物半導体膜を第3のフォトリソグラフィ工程により島状の酸化物半導体層に
加工する。なお、ソース電極層455a、及びドレイン電極層455bと重なる酸化物半
導体層を得るためには、酸化物半導体層のエッチングの際に、ソース電極層455a、及
びドレイン電極層455bも除去されないようにそれぞれの材料及びエッチング条件を適
宜調節する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。
【0097】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
1の加熱処理の温度は、350℃以上且つ基板の歪み点未満、好ましくは400℃以上且
つ基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し
、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、基板を大気に触れ
させないことで酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層403、4
53を得る(図1(B)参照)。本実施の形態では、酸化物半導体層の脱水化または脱水
素化を行う加熱温度Tから、再び水が入らないような十分な温度まで同じ炉を用い、具体
的には加熱温度Tよりも100℃以上下がるまで窒素雰囲気下で徐冷する。なお脱水化ま
たは脱水素化は、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲
気下或いは減圧下において脱水化または脱水素化を行っても良い。
【0098】
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。例えば、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。
【0099】
また、第1の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
【0100】
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前に行うこ
ともできる。その場合には、第1の加熱処理後に、加熱処理装置から基板を取り出し、フ
ォトリソグラフィ工程を行う。
【0101】
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、
アルゴン等)下、酸素雰囲気、或いは減圧下において加熱処理(400℃以上基板の歪み
点未満)を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
【0102】
次いで、第2のゲート絶縁層402b上に、金属導電膜を形成した後、第4のフォトリソ
グラフィ工程によりレジストマスク436を形成し、選択的にエッチングを行って金属電
極層435を形成する(図1(C)参照)。金属導電膜の材料としては、Al、Cr、C
u、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、
上述した元素を組み合わせた合金等がある。
【0103】
金属導電膜としては、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が
積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム
層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜
として単層、または2層構造、または4層以上の積層構造としてもよい。
【0104】
なお、第4のフォトリソグラフィ工程で酸化物半導体層453及びソース電極層455a
、及びドレイン電極層455bと重なる金属導電膜を選択的に除去するため、金属導電膜
のエッチングの際に、酸化物半導体層453、ソース電極層455a、及びドレイン電極
層455bも除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。ま
た、金属電極層435を形成するためのレジストマスク436をインクジェット法で形成
してもよい。レジストマスク436をインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
【0105】
次いで、レジストマスク436を除去し、第5のフォトリソグラフィ工程によりレジスト
マスク437を形成し、選択的にエッチングを行ってソース電極層405a、及びドレイ
ン電極層405bを形成する(図1(D)参照)。なお、第5のフォトリソグラフィ工程
では、酸化物半導体層403は一部のみがエッチングされ、溝部(凹部)を有する酸化物
半導体層433となる。また、酸化物半導体層に溝部(凹部)を形成するためのレジスト
マスク437をインクジェット法で形成してもよい。レジストマスク437をインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【0106】
次いで、レジストマスク437を除去し、酸化物半導体層453の上面及び側面に接し、
酸化物半導体層433の溝部(凹部)に接する保護絶縁膜となる酸化物絶縁層407を形
成する。
【0107】
酸化物絶縁層407は、少なくとも1nm以上の膜厚とし、スパッタリング法など、酸化
物絶縁層407に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。本実施の形態では、酸化物絶縁層407として膜厚300nmの酸化珪素膜をスパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよ
く、本実施の形態では100℃とする。酸化珪素膜のスパッタリング法による成膜は、希
ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴ
ン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ター
ゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、
酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素を形成することができる。脱
水化または脱水素化によって低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層
407は、水や、水素イオンや、OHなどの水素原子を含む不純物を含まず、これらが
外部から侵入することをブロックする無機絶縁膜を用いる。代表的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【0108】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う(図1(E)参照)
。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を
行うと、酸化物半導体層433の溝部、酸化物半導体層453の上面及び側面が酸化物絶
縁層407と接した状態で加熱される。
【0109】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層401と重なるチャネル形成領域434は、I型と
なり、ソース電極層405aに重なる第1の高抵抗ドレイン領域431と、ドレイン電極
層405bに重なる第2の高抵抗ドレイン領域432とが自己整合的に形成される。また
、酸化物半導体層453は全体がI型化され、チャネル形成領域を含む酸化物半導体層4
54となる。
【0110】
なお、ドレイン電極層405b(及びソース電極層405a)と重畳した酸化物半導体層
において第2の高抵抗ドレイン領域432(または第1の高抵抗ドレイン領域431)を
形成することにより、駆動回路の信頼性の向上を図ることができる。具体的には、第2の
高抵抗ドレイン領域432を形成することで、ドレイン電極層から第2の高抵抗ドレイン
領域432、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とす
ることができる。そのため、ドレイン電極層405bを高電源電位VDDを供給する配線
に接続して動作させる場合、ゲート電極層401とドレイン電極層405bとの間に高電
界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、ト
ランジスタの耐圧を向上させた構成とすることができる。
【0111】
また、ドレイン電極層405b(及びソース電極層405a)と重畳した酸化物半導体層
において第2の高抵抗ドレイン領域432(または第1の高抵抗ドレイン領域431)を
形成することにより、チャネル形成領域434でのリーク電流の低減を図ることができる

【0112】
次いで、酸化物絶縁層407上に保護絶縁層408を形成する(図1(F)参照)。本実
施の形態では、RFスパッタ法を用いて窒化珪素膜を形成する。RFスパッタ法は、量産
性がよいため、保護絶縁層408の成膜方法として好ましい。保護絶縁層408は、水や
、水素イオンや、OHなどの水素原子を含む不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪
素膜、酸化窒化アルミニウムなどを用いる。勿論、保護絶縁層408は透光性を有する絶
縁膜である。
【0113】
また、保護絶縁層408は、保護絶縁層408の下方に設ける第1のゲート絶縁層402
aまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の端部近傍からの水
や、水素イオンや、OHなどの水素原子を含む不純物が侵入することをブロックする。
特に、保護絶縁層408と接する第1のゲート絶縁層402aまたは下地となる絶縁膜を
窒化珪素膜とすると有効である。即ち、酸化物半導体層の下面、上面、及び側面を囲むよ
うに窒化珪素膜を設けると、表示装置の信頼性が向上する。
【0114】
次いで、保護絶縁層408上に平坦化絶縁層409を形成する。平坦化絶縁層409とし
ては、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹
脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘
電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リ
ンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複
数積層させることで、平坦化絶縁層409を形成してもよい。
【0115】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)を用いても良い。また、有機基はフルオロ基を有していても良い。
【0116】
平坦化絶縁層409の形成法は、特に限定されず、その材料に応じて、スパッタ法、SO
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)などの方法や、ドクターナイフ、ロールコーター、カーテ
ンコーター、ナイフコーター等の器具を用いることができる。
【0117】
次に、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層4
09、保護絶縁層408、及び酸化物絶縁層407のエッチングによりドレイン電極層4
55bに達するコンタクトホールを形成する。また、ここでのエッチングによりゲート電
極層401、451に達するコンタクトホールも形成する。また、ドレイン電極層455
bに達するコンタクトホールを形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
【0118】
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有す
る導電膜の材料としては、酸化インジウムやインジウムとスズの混合酸化物(ITOと略
記する)などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導電膜の
他の材料として、窒素を含ませたAl−Zn−O系非単結晶膜、即ちAl−Zn−O−N
系非単結晶膜や、窒素を含ませたZn−O系非単結晶膜、即ちZn−O−N系非単結晶膜
や、窒素を含ませたSn−Zn−O系非単結晶膜、即ちSn−Zn−O−N系非単結晶膜
を用いてもよい。なお、Al−Zn−O−N系非単結晶膜の亜鉛の組成比(原子%)は、
47原子%以下とし、非単結晶膜中のアルミニウムの組成比(原子%)より大きく、非単
結晶膜中のアルミニウムの組成比(原子%)は、非単結晶膜中の窒素の組成比(原子%)
より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特に
ITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するためにイン
ジウムと亜鉛の混合酸化物を用いても良い。
【0119】
なお、透光性を有する導電膜の組成比の単位は原子%とし、電子線マイクロアナライザー
(EPMA:Electron Probe X−ray MicroAnalyzer
)を用いた分析により評価するものとする。
【0120】
次に、第7のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層456及び導電層406を形成する(図2(A)参照
)。
【0121】
以上の工程により、7枚のマスクを用いて、同一基板上に薄膜トランジスタ470及び薄
膜トランジスタ460をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。また、第1のゲート絶縁層402a、第2のゲート絶縁層402bを誘電体とし容量
配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜ト
ランジスタ460と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構
成し、画素部の周辺に薄膜トランジスタ470を有する駆動回路を配置することによりア
クティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明
細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【0122】
なお、画素電極層456は、平坦化絶縁層409、保護絶縁層408、及び酸化物絶縁層
407に形成されたコンタクトホールを介して容量電極層と電気的に接続する。なお、容
量電極層は、ドレイン電極層455bと同じ透光性を有する材料、同じ工程で形成するこ
とができる。
【0123】
導電層406を酸化物半導体層のチャネル形成領域434と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ470のしきい値電圧の
変化量を低減することができる。また、導電層406は、電位がゲート電極層401と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層406の電位がGND、0V、或いはフローティング状態であってもよい

【0124】
また、画素電極層456を形成するためのレジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
【0125】
(実施の形態2)
本実施の形態では、実施の形態1に示したアクティブマトリクス基板を用いて、アクティ
ブマトリクス型の液晶表示装置を作製する一例を示す。
【0126】
アクティブマトリクス基板の断面構造の一例を図3(A)に示す。なお、図4に画素部の
上面図の一部を示し、図4中の鎖線A1−A2で切断した断面が図3(A)中のA1−A
2に対応しており、図4中の鎖線B1−B2で切断した断面が図3(A)中のB1−B2
に対応している。図4に示す画素のレイアウトにおいては、酸化物半導体層と重なるソー
ス電極層の上面形状がU字状またはC字状とし、実施の形態1と異なる例を示したが特に
限定されない。
【0127】
実施の形態1では、同一基板上に駆動回路の薄膜トランジスタと画素部の薄膜トランジス
タを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート
配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配線の端子部
は、実施の形態1に示す作製工程と同じ工程で形成することができ、フォトマスク枚数の
増加や、工程数の増加することなく作製することができる。また、画素部の表示領域とな
る部分においては、ゲート配線、ソース配線、及び容量配線層は全て透光性を有する導電
膜で形成されており、高い開口率を実現している。また、表示領域でない部分のソース配
線層は、配線抵抗を低抵抗とするため金属配線を用いる。
【0128】
図3(A)において、薄膜トランジスタ210は、駆動回路に配置されるチャネルエッチ
型の薄膜トランジスタであり、画素電極層227と電気的に接続する薄膜トランジスタ2
20は、画素部に設けられるボトムコンタクト型の薄膜トランジスタである。
【0129】
基板200上方に形成される薄膜トランジスタ220として、本実施の形態では、実施の
形態1の薄膜トランジスタ460と同じ構造を用いる。
【0130】
薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成
される容量配線層230は、誘電体となる第1のゲート絶縁層202a、第2のゲート絶
縁層202bを介して容量電極231と重なり、保持容量を形成する。なお、容量電極2
31は、薄膜トランジスタ220のソース電極層またはドレイン電極層と同じ透光性を有
する材料、及び同じ工程で形成される。従って、薄膜トランジスタ220が透光性を有し
ていることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させること
ができる。
【0131】
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に10インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ220及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度に薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に2〜
4個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
【0132】
なお、保持容量は、画素電極層227の下方に設けられ、容量電極231が画素電極層2
27と電気的に接続される。
【0133】
本実施の形態では、容量電極231、及び容量配線層230を用いて保持容量を形成する
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
第1のゲート絶縁層及び第2のゲート絶縁層を介して重ねて保持容量を形成してもよい。
【0134】
図4には、容量電極231が画素電極層227と電気的に接続するためのコンタクトホー
ル224を図示している。コンタクトホール224は、薄膜トランジスタ220のドレイ
ン電極層と、画素電極層227とを電気的に接続するためのコンタクトホール225と同
じフォトマスクで形成することができる。従って、工程数の増加なく、コンタクトホール
224を形成することができる。
【0135】
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース配線
と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
【0136】
端子部において、ゲート配線と同電位の第1の端子電極は、画素電極層227と同じ透光
性を有する材料で形成することができる。第1の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶
縁層203、酸化物絶縁層216、第2のゲート絶縁層202b、及び第1のゲート絶縁
層202aを選択的にエッチングして形成する。
【0137】
また、駆動回路に配置される薄膜トランジスタ210のゲート電極層は、酸化物半導体層
の上方に設けられた導電層217と電気的に接続させる構造としてもよい。その場合には
、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接続する
ためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶縁層2
03、酸化物絶縁層216、第2のゲート絶縁層202b、及び第1のゲート絶縁層20
2aを選択的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介
して導電層217と駆動回路に配置される薄膜トランジスタ210のゲート電極層とを電
気的に接続する。
【0138】
また、駆動回路のソース配線234と同電位の第2の端子電極235は、画素電極層22
7と同じ透光性を有する材料で形成することができる。第2の端子電極235は、ソース
配線234に達するコンタクトホールを介してソース配線と電気的に接続される。ソース
配線234は金属配線であり、薄膜トランジスタ210のソース電極層と同じ材料、同じ
工程で形成され、同電位である。
【0139】
また、容量配線層230と同電位の第3の端子電極は、画素電極層227と同じ透光性を
有する材料で形成することができる。また、容量配線層230に達するコンタクトホール
は、容量電極231が画素電極層227と電気的に接続するためのコンタクトホール22
4と同じフォトマスク、同じ工程で形成することができる。
【0140】
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第4の端子
電極を端子部に設ける。この第4の端子電極は、共通電極を固定電位、例えばGND、0
Vなどに設定するための端子である。第4の端子電極は、画素電極層227と同じ透光性
を有する材料で形成することができる。
【0141】
また、薄膜トランジスタ220のソース電極層と薄膜トランジスタ210のソース電極層
とを電気的に接続する構成は特に限定されず、例えば、薄膜トランジスタ220のソース
電極層と薄膜トランジスタ210のソース電極層を接続する接続電極を画素電極層227
と同じ工程で形成してもよい。また、表示領域でない部分において、薄膜トランジスタ2
20のソース電極層と薄膜トランジスタ210のソース電極層を接触して重ねる構成とし
てもよい。
【0142】
なお、駆動回路のゲート配線層232の断面構造を図3(A)に示している。本実施の形
態は、10インチ以下の小型の液晶表示パネルの例であるため、駆動回路のゲート配線層
232は、薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料を用いてい
る。
【0143】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント(または
エッチングガス)に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
【0144】
また、図3(A)の構造において、平坦化絶縁層204として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
【0145】
また、図3(B)に、図3(A)とは一部異なる断面構造を示す。図3(B)は、図3(
A)と平坦化絶縁層204が存在しない点以外は同じであるため、同じ箇所には同じ符号
を用い、同じ箇所の詳細な説明は省略する。図3(B)では、保護絶縁層203上に接し
て画素電極層227、導電層217、及び第2の端子電極235を形成する。
【0146】
図3(B)の構造とすると、平坦化絶縁層204の工程を省略することができる。
【0147】
本実施の形態は実施の形態1と自由に組み合わせることができる。
【0148】
(実施の形態3)
本実施の形態では、液晶表示パネルのサイズが10インチを超え、60インチ、さらには
120インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
【0149】
なお、図5(A)は図3(A)と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は
省略する。
【0150】
図5(A)は、駆動回路のゲート配線の一部を金属配線とし、薄膜トランジスタ210の
ゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を形
成するため、実施の形態1に比べ、フォトマスクの数は増える。
【0151】
まず、基板200上に脱水化または脱水素化のための第1の加熱処理に耐えることのでき
る耐熱性導電性材料膜(膜厚100nm以上500nm以下)を形成する。
【0152】
本実施の形態では、膜厚370nmのタングステン膜と膜厚50nmの窒化タンタル膜を
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
【0153】
第1のフォトリソグラフィ工程により金属配線を形成し、第1の金属配線層236と第2
の金属配線層237を形成する。タングステン膜及び窒化タンタル膜のエッチングにはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)
エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の
電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適
宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第1の
金属配線層236と第2の金属配線層237をテーパー形状とすることで上に接して形成
する透光性を有する導電膜の成膜不良を低減することができる。
【0154】
次いで、透光性を有する導電膜を形成した後、第2のフォトリソグラフィ工程によりゲー
ト配線層238、薄膜トランジスタ210のゲート電極層、薄膜トランジスタ220のゲ
ート電極層を形成する。透光性を有する導電膜は、実施の形態1に記載の可視光に対して
透光性を有する導電材料を用いる。
【0155】
なお、透光性を有する導電膜の材料によっては、第1の金属配線層236または第2の金
属配線層237のゲート配線層238と接する表面で、後の熱処理などによって酸化膜が
形成され、接触抵抗が高くなる恐れがあるため、第2の金属配線層237は第1の金属配
線層236の酸化を防ぐ窒化金属膜を用いることが好ましい。
【0156】
次いで、実施の形態1と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降
の工程は、実施の形態1に従ってアクティブマトリクス基板を作製する。
【0157】
また、本実施の形態では、平坦化絶縁層204を形成した後、フォトマスクを用いて端子
部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が存在
しないほうが、FPCとの良好な接続を行う上で好ましい。
【0158】
図5(A)では、第2の端子電極235は、保護絶縁層203上に形成される。また、図
5(A)では、第2の金属配線層237の一部と重なるゲート配線層238を示したが、
第1の金属配線層236及び第2の金属配線層237の全部を覆うゲート配線層としても
よい。即ち、第1の金属配線層236及び第2の金属配線層237は、ゲート配線を低抵
抗化するための補助配線と呼ぶことができる。
【0159】
また、端子部において、ゲート配線と同電位の第1の端子電極は、保護絶縁層203上に
形成され、第2の金属配線層237と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。
【0160】
また、表示領域でない部分のゲート配線、容量配線は、配線抵抗を低抵抗とするため金属
配線、即ち、第1の金属配線層236及び第2の金属配線層237を補助配線として用い
ることもできる。
【0161】
また、図5(B)に、図5(A)とは一部異なる断面構造を示す。図5(B)は、図5(
A)と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるた
め、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【0162】
図5(B)は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例である。
駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
【0163】
図5(B)において、駆動回路に配置される薄膜トランジスタ240は第1の金属配線層
242上に第2の金属配線層241が積層されたゲート電極層とする。なお、第1の金属
配線層242は、第1の金属配線層236と同じ材料、同じ工程で形成することができる
。また、第2の金属配線層241は、第2の金属配線層237と同じ材料、同じ工程で形
成することができる。
【0164】
また、薄膜トランジスタ240のゲート電極層を導電層217と電気的に接続する場合、
第1の金属配線層242の酸化を防ぐための第2の金属配線層241が窒化金属膜である
ことが好ましい。
【0165】
本実施の形態では、金属配線を駆動回路の配線の一部に用いて配線抵抗を低減している。
従って、液晶表示パネルのサイズが10インチを超え、60インチ、さらには120イン
チとする場合であっても表示画像の高精細化と高い開口率を維持することができる。
【0166】
(実施の形態4)
本実施の形態では、保持容量の構成について、実施の形態2と異なる例を図6(A)及び
図6(B)に示す。図6(A)は、図3(A)と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図6
(A)では画素部に配置される薄膜トランジスタ220と保持容量の断面構造を示す。
【0167】
図6(A)は、誘電体を酸化物絶縁層216、保護絶縁層203、及び平坦化絶縁層20
4とし、画素電極層227と、該画素電極層227と重なる容量配線層250とで保持容
量を形成する例である。容量配線層250は、画素に配置される薄膜トランジスタ220
のソース電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トラン
ジスタ220のソース配線層と重ならないようにレイアウトされる。
【0168】
図6(A)に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【0169】
また、図6(B)は、図6(A)と異なる保持容量の構成の例である。図6(B)も、図
3(A)と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。
【0170】
図6(B)は、誘電体を第1のゲート絶縁層202a及び第2のゲート絶縁層202bと
し、容量配線層230と、該容量配線層230と重なる、酸化物半導体層252と容量電
極231との積層で保持容量を形成する例である。また、酸化物半導体層252は容量電
極231上に接して積層されており、保持容量の一方の電極として機能する。なお、容量
電極231は、薄膜トランジスタ220のソース電極層またはドレイン電極層と同じ透光
性を有する材料、同じ工程で形成する。また、容量配線層230は、薄膜トランジスタ2
20のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄膜トラン
ジスタ220のゲート配線層と重ならないようにレイアウトされる。
【0171】
また、容量電極231は画素電極層227と電気的に接続されている。
【0172】
図6(B)に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【0173】
図6(A)及び図6(B)に示す保持容量は、透光性を有しており、ゲート配線の本数を
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
【0174】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0175】
(実施の形態5)
本実施の形態では、第1の加熱処理が実施の形態1と異なる例を図7及び図8に示す。図
7及び図8は、図1及び図2と工程が一部異なる点以外は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。
【0176】
まず、実施の形態1に従って、絶縁表面を有する基板400上に透光性を有する導電膜を
形成した後、第1のフォトリソグラフィ工程によりゲート電極層401、451を形成す
る。
【0177】
次いで、ゲート電極層401、451上に第1のゲート絶縁層402aと第2のゲート絶
縁層402bの積層を形成する。
【0178】
次いで、第2のゲート絶縁層402b上に、透光性を有する導電膜を形成した後、第2の
フォトリソグラフィ工程によりソース電極層455a、及びドレイン電極層455bを形
成する(図7(A)参照)。なお、図7(A)は図1(A)と同一である。
【0179】
次いで、第2のゲート絶縁層402b、ソース電極層455a、及びドレイン電極層45
5b上に、膜厚2nm以上200nm以下の酸化物半導体膜を形成する。なお、ここまで
の工程は、実施の形態1と同一である。
【0180】
次いで、不活性ガス雰囲気下または減圧下において、酸化物半導体膜の脱水化または脱水
素化を行う。脱水化または脱水素化を行う第1の加熱処理の温度は、350℃以上且つ基
板の歪み点未満、好ましくは400℃以上かつ基板の歪み点未満とする。ここでは、加熱
処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下にお
いて加熱処理を行った後、基板を大気に触れさせないことで酸化物半導体膜への水や水素
の再混入を防ぎ、酸化物半導体膜を酸素欠乏型として低抵抗化、即ちN型化(N、N
など)させる。その後、同じ炉に高純度の酸素ガス、高純度のNOガス、または超乾燥
エア(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸素ガス
またはNOガスに、水、水素などが含まれないことが好ましい。例えば、加熱処理装置
に導入する酸素ガスまたはNOガスの純度を、6N(99.9999%)以上、好まし
くは7N(99.99999%)以上、(即ち酸素ガスまたはNOガス中の不純物濃度
を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
【0181】
また、脱水化または脱水素化を行う第1の加熱処理後に200℃以上400℃以下、好ま
しくは200℃以上300℃以下の温度で酸素ガス雰囲気下、NOガス雰囲気下、また
は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)雰囲気下での加熱処理を
行ってもよい。
【0182】
以上の工程を経ることによって酸化物半導体層全体を酸素過剰な状態とすることで、高抵
抗化、即ちI型化させる。
【0183】
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
【0184】
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸
化物半導体層457、458に加工する(図7(B)参照)。
【0185】
なお、本実施の形態では、酸化物半導体膜の成膜後に、脱水化または脱水素化を行う例を
示したが、特に限定されず、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層
に加工した後の酸化物半導体膜に行うこともできる。
【0186】
また、不活性ガス雰囲気下または減圧下において、酸化物半導体膜の脱水化または脱水素
化を行い、不活性ガス雰囲気下で冷却した後、フォトリソグラフィ工程により島状の酸化
物半導体層である酸化物半導体層457、458に加工し、その後で200℃以上400
℃以下、好ましくは200℃以上300℃以下の温度で酸素ガス雰囲気下またはNOガ
ス雰囲気下、または超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)雰囲気
下、での加熱処理を行ってもよい。
【0187】
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、
アルゴン等)下、酸素雰囲気、超乾燥エア(露点が−40℃以下、好ましくは−60℃以
下)雰囲気或いは減圧下において加熱処理(400℃以上基板の歪み点未満)を行い、ゲ
ート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
【0188】
次いで、第2のゲート絶縁層402b上に、金属導電膜を形成した後、第4のフォトリソ
グラフィ工程によりレジストマスク436を形成し、選択的にエッチングを行って金属電
極層435を形成する(図7(C)参照)。
【0189】
次いで、レジストマスク436を除去し、第5のフォトリソグラフィ工程によりレジスト
マスク437を形成し、選択的にエッチングを行ってソース電極層405a、及びドレイ
ン電極層405bを形成する(図7(D)参照)。なお、第5のフォトリソグラフィ工程
では、酸化物半導体層は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体
層459となる。
【0190】
次いで、レジストマスク437を除去し、酸化物半導体層458の上面及び側面に接し、
酸化物半導体層459の溝部(凹部)に接する保護絶縁膜となる酸化物絶縁層407を形
成する。
【0191】
次いで、不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア(露点が−40℃以
下、好ましくは−60℃以下)雰囲気下で第2の加熱処理(好ましくは200℃以上40
0℃以下、例えば250℃以上350℃以下)を行う(図7(E)参照)。例えば、窒素
雰囲気下で250℃、1時間の第2の加熱処理を行う。
【0192】
次いで、酸化物絶縁層407上に保護絶縁層408を形成する(図7(F)参照)。
【0193】
次いで、保護絶縁層408上に平坦化絶縁層409を形成する。
【0194】
次に、第6のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層4
09、保護絶縁層408、及び酸化物絶縁層407のエッチングによりドレイン電極層4
55bに達するコンタクトホールを形成する。
【0195】
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。
【0196】
次に、第7のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層456及び導電層406を形成する(図8(A)参照
)。
【0197】
以上の工程により、7枚のマスクを用いて、同一基板上に薄膜トランジスタ471及び薄
膜トランジスタ461をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。また、第1のゲート絶縁層402a、第2のゲート絶縁層402bを誘電体とし容量
配線層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜ト
ランジスタ461と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構
成し、画素部の周辺に薄膜トランジスタ471を有する駆動回路を配置することによりア
クティブマトリクス型の表示装置を作製するための一方の基板とすることができる。
【0198】
導電層406を酸化物半導体層459のチャネル形成領域と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(BT試験)
において、BT試験前後における薄膜トランジスタ471のしきい値電圧の変化量を低減
することができる。また、導電層406は、電位がゲート電極層401と同じでもよいし
、異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電
層406の電位がGND、0V、或いはフローティング状態であってもよい。
【0199】
また、図8(B1)は駆動回路に配置されるチャネルエッチ型の薄膜トランジスタ471
の平面図であり、図8(A)は図8(B1)の線C1−C2における断面図である。また
、図8(C)は、図8(B1)の線C3−C4における断面図である。また、図8(B2
)は画素に配置されるボトムコンタクト型の薄膜トランジスタ461の平面図であり、図
8(A)は図8(B2)の線D1−D2における断面図である。また、図8(C)は、図
8(B2)の線D3−D4における断面図である。
【0200】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0201】
(実施の形態6)
本実施の形態では、実施の形態1よりも工程数及びフォトマスク数が少ない工程の例を図
9(A)乃至図9(E)に示す。図9(A)乃至図9(E)は、図1及び図2と工程が一
部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。
【0202】
まず、実施の形態1に従って、絶縁表面を有する基板400上に透光性を有する導電膜を
形成した後、第1のフォトリソグラフィ工程によりゲート電極層401、451を形成す
る。
【0203】
次いで、ゲート電極層401、451上に第1のゲート絶縁層402aと第2のゲート絶
縁層402bの積層を形成する。
【0204】
次いで、第2のゲート絶縁層402b上に、透光性を有する導電膜を形成した後、第2の
フォトリソグラフィ工程によりソース電極層455a、及びドレイン電極層455bを形
成する(図9(A)参照)。なお、図9(A)は図1(A)と同一である。
【0205】
次いで、第2のゲート絶縁層402b、ソース電極層455a、及びドレイン電極層45
5b上に、膜厚2nm以上200nm以下の酸化物半導体膜を形成する。本実施の形態で
は、直径8インチのIn、Ga、及びZnを含む酸化物半導体ターゲット(In−Ga−
Zn−O系酸化物半導体ターゲット(In:Ga:ZnO=1:1:1のモ
ル数比))を用いて、基板とターゲットの間との距離を170mm、圧力0.4Pa、直
流(DC)電源0.5kW、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で
成膜する。なお、パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一
となるために好ましい。
【0206】
次いで、酸化物半導体膜を第3のフォトリソグラフィ工程により島状の酸化物半導体層に
加工する。
【0207】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
1の加熱処理の温度は、350℃以上かつ基板の歪み点未満、好ましくは400℃以上か
つ基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し
、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、基板を大気に触れ
させないことで酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層403、4
53を得る(図9(B)参照)なお、ここまでの工程は、実施の形態1と同一である。
【0208】
次いで、第2のゲート絶縁層402b上に、金属導電膜を形成した後、第4のフォトリソ
グラフィ工程によりレジストマスク441を形成し、選択的にエッチングを行ってソース
電極層405a、及びドレイン電極層405bを形成する(図9(C)参照)。選択的に
エッチングを行うため、アルカリ性のエッチャントを用いることで図9(C)の状態を得
ることができる。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、W
から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせ
た合金等がある。本実施の形態では、金属導電膜として、スパッタ法で得られる膜厚50
nm以上400nm以下のTi膜を用いる。
【0209】
金属導電膜として、Ti膜を用い、アルカリ性のエッチャントとしてアンモニア過水(過
酸化水素水:アンモニア水:水=5:2:2)などを用いれば、金属導電膜を選択的に除
去し、In−Ga−Zn−O系酸化物半導体からなる酸化物半導体層を残存させることが
できる。
【0210】
次いで、そのままレジストマスク441を用いて、酸化物半導体層の一部を薄くして溝部
(凹部)を有する酸化物半導体層433を形成する(図9(D)参照)。なお、このエッ
チングの際、酸化物半導体層453の膜厚が薄くなり、薄膜化された酸化物半導体層44
2となる。従って、酸化物半導体層453のうち、ソース電極層405aとドレイン電極
層405bの間の領域の膜厚と、酸化物半導体層442の膜厚は概略同じとなる。ただし
、酸化物半導体層に溝部(凹部)を形成しなくとも薄膜トランジスタがスイッチング素子
として機能する場合には、特にこのエッチングを行わなくてもよく、エッチングを行わな
い場合は勿論、酸化物半導体層453の膜厚は薄くならず、実施の形態1と同じ薄膜トラ
ンジスタ460が形成される。
【0211】
次いで、レジストマスク441を除去し、酸化物半導体層442の上面及び側面に接し、
酸化物半導体層433の溝部(凹部)に接する保護絶縁膜となる酸化物絶縁層407を形
成する。
【0212】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは2
00℃以上400℃以下、例えば250℃以上350℃以下)を行う(図9(E)参照)

【0213】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化して一部を選択的に酸素過剰な状態とする。その結果
、ゲート電極層401と重なるチャネル形成領域434は、I型となり、ソース電極層4
05aに重なる第1の高抵抗ドレイン領域431と、ドレイン電極層405bに重なる第
2の高抵抗ドレイン領域432とが自己整合的に形成される。また、ゲート電極層451
と重なるチャネル形成領域443は、全体がI型となる。
【0214】
以上の工程で、同一基板上に薄膜トランジスタ470及び薄膜トランジスタ440が形成
される。ここで、酸化物半導体層453が実施の形態1における酸化物半導体層453と
同じ膜厚である場合には、本実施の形態で得られる薄膜トランジスタ440では、実施の
形態1の薄膜トランジスタ460と比べて酸化物半導体層442を薄くすることができる
。酸化物半導体層は、非晶質の状態を保つために膜厚50nm以下とすることが好ましい
。特にチャネルエッチ型の薄膜トランジスタ470において、図9(D)に示すエッチン
グ後のチャネル形成領域433の膜厚を30nm以下とするのが好ましい。これにより、
図9(D)に示すエッチングによって薄膜トランジスタ440のチャネル形成領域443
の膜厚も30nm以下となる。より具体的には、図9(E)において作製された薄膜トラ
ンジスタ440、470のチャネル形成領域443と434の膜厚を5nm以上20nm
以下とする。
【0215】
また、最終的に作製された薄膜トランジスタのチャネル幅は0.5μm以上10μm以下
とすることが好ましい。
【0216】
以降の工程は実施の形態1と同様に、保護絶縁層408、及び平坦化絶縁層409を形成
した後、ドレイン電極層455bに達するコンタクトホールの形成と、画素電極層456
及び導電層406の形成を行う。
【0217】
以上の工程により、6枚のフォトマスクを用いて、同一基板上に薄膜トランジスタ470
及び薄膜トランジスタ440をそれぞれ駆動回路または画素部に作り分けて作製すること
ができる。工程数を増やすことなく、同一基板上に最適な構造のトランジスタを割り当て
て様々な回路を構成することができる。
【0218】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0219】
(実施の形態7)
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
【0220】
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)素子、有機EL素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【0221】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板は、電流を表示素子に
供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素
電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であっ
て、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があて
はまる。
【0222】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
【0223】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図10を用いて
説明する。図10(A1)(A2)は、薄膜トランジスタ4010、4011、及び液晶
素子4013を、第1の基板4001及び第2の基板4006との間にシール材4005
によって封止した、パネルの平面図であり、図10(B)は、図10(A1)(A2)の
M−Nにおける断面図に相当する。
【0224】
第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲む
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
【0225】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図10(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図10(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
【0226】
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
薄膜トランジスタを複数有しており、図10(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には保護絶縁層4020、絶
縁層4021が設けられている。
【0227】
薄膜トランジスタ4010、4011は、実施の形態1乃至6で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ4011としては、実施の形態1乃至6で示した薄膜トランジスタ470、210、
471、画素用の薄膜トランジスタ4010としては、薄膜トランジスタ460、220
、461を用いることができる。本実施の形態において、薄膜トランジスタ4010、4
011はnチャネル型薄膜トランジスタである。
【0228】
絶縁層4021上において、駆動回路用の薄膜トランジスタ4011の酸化物半導体層の
チャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後にお
ける薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、
導電層4040は、電位が薄膜トランジスタ4011のゲート電極層と同じでもよいし、
異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層
4040の電位がGND、0V、或いはフローティング状態であってもよい。
【0229】
また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
【0230】
なお、第1の基板4001、第2の基板4006としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。
【0231】
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031
は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層40
31と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材40
05に含有させる。
【0232】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は比較的狭い温度範囲内で発現するため、温度範囲を改
善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008
に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1mse
c以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【0233】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【0234】
また、液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に着色層(カラー
フィルタ)、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラ
ックマトリクスとして機能する遮光膜を設けてもよい。
【0235】
薄膜トランジスタ4010、4011上には、チャネル形成領域を含む酸化物半導体層に
接して保護絶縁層4020が形成されている。保護絶縁層4020は実施の形態1で示し
た酸化物絶縁層407と同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4021で覆う構成となっ
ている。ここでは、保護絶縁層4020として、実施の形態1を用いてスパッタ法により
酸化珪素膜を形成する。
【0236】
また、保護絶縁層4020上に保護絶縁層が形成されている。保護絶縁層は実施の形態1
で示した保護絶縁層408と同様な材料及び方法で形成すればよい。ここでは、保護絶縁
層として、RFスパッタ法により窒化珪素膜を形成する。
【0237】
絶縁層4021としては、実施の形態1で示した平坦化絶縁層409と同様な材料及び方
法で形成すればよく、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミ
ド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材
料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)
、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成さ
れる絶縁膜を複数積層させることで、絶縁層4021を形成してもよい。
【0238】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)を用いても良い。また、有機基はフルオロ基を有していても良い。
【0239】
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)ロールコーティング法、カーテンコーティング法、ナイフコー
ティング法等を用いることができる。絶縁層4021の焼成工程と酸化物半導体層のアニ
ールを兼ねることで効率よく半導体装置を作製することが可能となる。
【0240】
画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITO)、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する透光性の導電性
材料を用いることができる。
【0241】
また、画素電極層4030、対向電極層4031として、導電性高分子(導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。シート抵抗は、より低いことが好ましい。また、導
電性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以下であることが好ましい

【0242】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
【0243】
また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4
002に与えられる各種信号及び電位は、FPC4018から供給されている。
【0244】
接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜か
ら形成され、端子電極4016は、薄膜トランジスタ4011のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。
【0245】
接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介し
て電気的に接続されている。
【0246】
また図10においては、信号線駆動回路4003を別途形成し、第1の基板4001に実
装している例を示しているがこの構成に限定されない。信号線駆動回路の一部または走査
線駆動回路の一部のみを別途形成して実装しても良い。
【0247】
図19は、本明細書に開示する作製方法により作製されるTFT基板2600を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
【0248】
図19は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシ
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【0249】
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liq
uid Crystal)モード、AFLC(AntiFerroelectric L
iquid Crystal)モードなどを用いることができる。
【0250】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【0251】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0252】
(実施の形態8)
半導体装置の一形態として電子ペーパーの例を示す。
【0253】
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
【0254】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
【0255】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは
、液晶表示装置には必要な偏光板が必要ない。
【0256】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【0257】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1乃至6の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
【0258】
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【0259】
図18は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態2乃至6で示す薄膜トランジスタも本実施の薄膜トランジスタ581として
適用することもできる。
【0260】
図18の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
【0261】
基板580上に形成された薄膜トランジスタ581はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜583に覆われている。基板580と基板596との
間に封止される薄膜トランジスタ581のソース電極層又はドレイン電極層によって第1
の電極層587と、絶縁膜583、絶縁層585に形成する開口で接しており電気的に接
続している。第1の電極層587と基板596上に形成された第2の電極層588との間
には黒色領域590a及び白色領域590bを含む球形粒子589が設けられており、球
形粒子589の周囲は樹脂等の充填材595で充填されている。第1の電極層587が画
素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄
膜トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通
接続部を用いて、基板580と596の間に配置される導電性粒子を介して第2の電極層
588と共通電位線とを電気的に接続することができる。
【0262】
また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径1
0μm〜200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との
間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用
いたデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素
子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い
場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合で
あっても、一度表示した像を保持することが可能であるため、電源から表示機能付き半導
体装置(単に表示装置、又は表示装置を具備する半導体装置ともいう)を切断した場合で
あっても、表示された像を保存しておくことが可能となる。
【0263】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる

【0264】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0265】
(実施の形態9)
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
【0266】
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【0267】
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
【0268】
図12は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
【0269】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素
に2つ用いる例を示す。
【0270】
画素6400は、スイッチング用トランジスタ6401、発光素子駆動用トランジスタ6
402、発光素子6404及び容量素子6403を有している。スイッチング用トランジ
スタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン
電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他
方)が発光素子駆動用トランジスタ6402のゲートに接続されている。発光素子駆動用
トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され
、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素
電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。
共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。
【0271】
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されてい
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【0272】
なお、容量素子6403は発光素子駆動用トランジスタ6402のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ6402のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【0273】
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ6402のゲー
トには、発光素子駆動用トランジスタ6402が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ6402
は線形領域で動作させる。発光素子駆動用トランジスタ6402は線形領域で動作させる
ため、電源線6407の電圧よりも高い電圧を発光素子駆動用トランジスタ6402のゲ
ートにかける。なお、信号線6405には、(電源線電圧+発光素子駆動用トランジスタ
6402のVth)以上の電圧をかける。
【0274】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図12と同じ画素構成を用いることができる。
【0275】
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ6402のゲートに発光素子
6404の順方向電圧+発光素子駆動用トランジスタ6402のVth以上の電圧をかけ
る。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧よりも大きい。なお、発光素子駆動用トランジスタ6402
が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流
すことができる。発光素子駆動用トランジスタ6402を飽和領域で動作させるため、電
源線6407の電位は、発光素子駆動用トランジスタ6402のゲート電位よりも高くす
る。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
【0276】
なお、図12に示す画素構成は、これに限定されない。例えば、図12に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【0277】
次に、発光素子の構成について、図13を用いて説明する。ここでは、発光素子駆動用T
FTがn型の場合を例に挙げて、画素の断面構造について説明する。図13(A)(B)
(C)の半導体装置に用いられる発光素子駆動用TFTであるTFT7001、7011
、7021は、実施の形態1で示す画素に配置される薄膜トランジスタと同様に作製でき
、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態2乃至
6で示す画素に配置される薄膜トランジスタをTFT7001、7011、7021とし
て適用することもできる。
【0278】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
【0279】
上面射出構造の発光素子について図13(A)を用いて説明する。
【0280】
図13(A)に、画素に配置される駆動用TFTであるTFT7001がn型で、発光素
子7002から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図
13(A)では、発光素子7002の陰極7003と画素に配置される駆動用TFTであ
るTFT7001が電気的に接続されており、陰極7003上に発光層7004、陽極7
005が順に積層されている。陰極7003は仕事関数が小さく、なおかつ光を反射する
導電膜であれば様々の材料を用いることができる。例えば、Ca、Al、MgAg、Al
Li等が望ましい。そして発光層7004は、単数の層で構成されていても、複数の層が
積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰
極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層する。なおこれらの層を全て設ける必要はない。陽極7005は透光性を有する導電性
材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステ
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【0281】
また、陰極7003と隣り合う画素の陰極7008の間に、それぞれの端部を覆って隔壁
7009を設ける。隔壁7009は、ポリイミド、アクリル樹脂、ポリアミド、エポキシ
樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁7009
は、特に感光性の樹脂材料を用い、隔壁7009の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7009として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
【0282】
陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に
相当する。図13(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
【0283】
次に、下面射出構造の発光素子について図13(B)を用いて説明する。発光素子駆動用
TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出す
る場合の、画素の断面図を示す。図13(B)では、発光素子駆動用TFT7011と電
気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013
が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されてい
る。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図13(A)の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例
えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる
。そして発光層7014は、図13(A)と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する
必要はないが、図13(A)と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが
、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【0284】
陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012
に相当する。図13(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
【0285】
また、導電膜7017と隣り合う画素の導電膜7018の間に、それぞれの端部を覆って
隔壁7019を設ける。隔壁7019は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁70
19は、特に感光性の樹脂材料を用い、隔壁7019の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁7019として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【0286】
次に、両面射出構造の発光素子について、図13(C)を用いて説明する。図13(C)
では、発光素子駆動用TFT7021と電気的に接続された透光性を有する導電膜702
7上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7
024、陽極7025が順に積層されている。陰極7023は、図13(A)の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極702
3として用いることができる。そして発光層7024は、図13(A)と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極7025は、図13(A)と同様に、透光性を有する導電性材料を用いて形成するこ
とができる。
【0287】
また、導電膜7027と隣り合う画素の導電膜7028の間に、それぞれの端部を覆って
隔壁7029を設ける。隔壁7029は、ポリイミド、アクリル樹脂、ポリアミド、エポ
キシ樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁70
29は、特に感光性の樹脂材料を用い、隔壁7029の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁7029として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【0288】
陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子70
22に相当する。図13(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
【0289】
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E
L素子を設けることも可能である。
【0290】
なお、発光素子の駆動を制御する薄膜トランジスタ(発光素子駆動用TFT)と発光素子
が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用T
FTが接続されている構成であってもよい。
【0291】
なお半導体装置は、図13に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
【0292】
次に、半導体装置の一形態に相当する発光表示パネル(発光パネルともいう)の外観及び
断面について、図11を用いて説明する。図11(A)は、第1の基板上に形成された薄
膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネル
の平面図であり、図11(B)は、図11(A)のH−Iにおける断面図に相当する。
【0293】
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
【0294】
また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図11(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
【0295】
薄膜トランジスタ4509、4510は、実施の形態1乃至6で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路に配置される薄膜
トランジスタ4509としては、実施の形態1乃至5で示した薄膜トランジスタ470、
210、240、471、画素に配置される薄膜トランジスタ4510としては、薄膜ト
ランジスタ460、220、461を用いることができる。本実施の形態において、薄膜
トランジスタ4509、4510はnチャネル型薄膜トランジスタである。
【0296】
絶縁層4544上において駆動回路用の薄膜トランジスタ4509の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
る薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導
電層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし、異
なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層4
540の電位がGND、0V、或いはフローティング状態であってもよい。
【0297】
薄膜トランジスタ4509、4510上には、保護絶縁膜としてチャネル形成領域を含む
半導体層に接して絶縁層4543が形成されている。絶縁層4543は実施の形態1で示
した酸化物絶縁層407と同様な材料及び方法で形成すればよい。また、薄膜トランジス
タの表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4545で覆う構成とな
っている。ここでは、絶縁層として、実施の形態1を用いてスパッタ法により酸化珪素膜
を形成する。
【0298】
また、絶縁層4543上に保護絶縁層4547が形成されている。保護絶縁層4547は
実施の形態1で示した保護絶縁層408と同様な材料及び方法で形成すればよい。ここで
は、保護絶縁層4547として、RFスパッタ法により窒化珪素膜を形成する。
【0299】
絶縁層4545としては、実施の形態1で示した平坦化絶縁層409と同様な材料及び方
法で形成すればよい。ここでは、絶縁層4545としてアクリル樹脂を用いる。
【0300】
また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
【0301】
隔壁4520は、有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。特に
感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0302】
電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【0303】
発光素子4511に酸素、水素、水、二酸化炭素等が侵入しないように、第2の電極層4
513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒
化酸化珪素膜、DLC膜等を形成することができる。
【0304】
また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
【0305】
接続端子電極4515が、発光素子4511が有する第1の電極層4517と同じ導電膜
から形成され、端子電極4516は、薄膜トランジスタ4509が有するソース電極層及
びドレイン電極層と同じ導電膜から形成されている。
【0306】
接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介
して電気的に接続されている。
【0307】
発光素子4511からの光の取り出し方向に位置する第2の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
【0308】
また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹
脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)または
EVA(エチレンとビニルアセテートとの共重合体)を用いることができる。例えば充填
材として窒素を用いればよい。
【0309】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0310】
また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別
途形成して実装しても良く、図11の構成に限定されない。
【0311】
以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製す
ることができる。
【0312】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0313】
(実施の形態10)
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
【0314】
画素部に配置する薄膜トランジスタは、実施の形態1、実施の形態5、または実施の形態
6に従って形成する。また、実施の形態1乃至6に示す薄膜トランジスタはnチャネル型
TFTであるため、駆動回路のうち、nチャネル型TFTで構成することができる駆動回
路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
【0315】
アクティブマトリクス型表示装置のブロック図の一例を図14(A)に示す。表示装置の
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線
が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路
5302、及び第2の走査線駆動回路5303から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板5300はFPC(Flexible Printed Ci
rcuit)等の接続部を介して、タイミング制御回路5305(コントローラ、制御I
Cともいう)に接続されている。
【0316】
図14(A)では、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信
号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【0317】
なお、タイミング制御回路5305は、第1の走査線駆動回路5302に対し、一例とし
て、第1の走査線駆動回路用スタート信号(GSP1)(スタートパルスともいう)、走
査線駆動回路用クロック信号(GCK1)を供給する。また、タイミング制御回路530
5は、第2の走査線駆動回路5303に対し、一例として、第2の走査線駆動回路用スタ
ート信号(GSP2)、走査線駆動回路用クロック信号(GCK2)を供給する。信号線
駆動回路5304に、信号線駆動回路用スタート信号(SSP)、信号線駆動回路用クロ
ック信号(SCK)、ビデオ信号用データ(DATA)(単にビデオ信号ともいう)、ラ
ッチ信号(LAT)を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号(CKB)とともに供給される
ものであってもよい。なお、第1の走査線駆動回路5302と第2の走査線駆動回路53
03との一方を省略することが可能である。
【0318】
図14(B)では、第1の走査線駆動回路5302と第2の走査線駆動回路5303を画
素部5301と同じ基板5300に形成し、信号線駆動回路5304を画素部5301と
は別の基板に形成する構成について示している。
【0319】
また、実施の形態1乃至6に示す薄膜トランジスタは、nチャネル型TFTである。図1
5(A)、図15(B)ではnチャネル型TFTで構成する信号線駆動回路の構成、動作
について一例を示し説明する。
【0320】
信号線駆動回路は、シフトレジスタ5601、及びスイッチング回路5602を有する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)という複数の回路を有する。スイッチング回路5602_1〜5602_Nは、各々
、薄膜トランジスタ5603_1〜5603_k(kは自然数)という複数のトランジス
タを有する。薄膜トランジスタ5603_1〜5603_kが、Nチャネル型TFTであ
る例を説明する。
【0321】
信号線駆動回路の接続関係について、スイッチング回路5602_1を例にして説明する
。薄膜トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1
〜5604_kと接続される。薄膜トランジスタ5603_1〜5603_kの第2端子
は、各々、信号線S1〜Skと接続される。薄膜トランジスタ5603_1〜5603_
kのゲートは、配線5605_1と接続される。
【0322】
シフトレジスタ5601は、配線5605_1〜5605_Nに順番にHレベル(H信号
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_Nを順番に選択する機能を有する。
【0323】
スイッチング回路5602_1は、配線5604_1と信号線S1との導通状態(第1端
子と第2端子との間の導通)を制御する機能、即ち配線5604_1の電位を信号線S1
に供給するか否かを制御する機能を有する。このように、スイッチング回路5602_1
は、セレクタとしての機能を有する。同様に、薄膜トランジスタ5603_2〜5603
_kは、各々、配線5604_2〜5604_kと信号線S2〜Skとの導通状態を制御
する機能、即ち配線5604_2〜5604_kの電位を信号線S2〜Skに供給する機
能を有する。このように、薄膜トランジスタ5603_1〜5603_kは、各々、スイ
ッチとしての機能を有する。
【0324】
なお、配線5604_1〜5604_kには、各々、ビデオ信号用データ(DATA)が
入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
【0325】
次に、図15(A)の信号線駆動回路の動作について、図15(B)のタイミングチャー
トを参照して説明する。図15(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata
_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
【0326】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
【0327】
期間T1〜期間TNにおいて、シフトレジスタ5601は、Hレベルの信号を配線560
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ
5603_1〜5603_kはオンになるので、配線5604_1〜5604_kと、信
号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、
Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk
)は、各々、薄膜トランジスタ5603_1〜5603_kを介して、選択される行に属
する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにお
いて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が
書き込まれる。
【0328】
以上のように、ビデオ信号用データ(DATA)が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
【0329】
なお、シフトレジスタ5601及びスイッチング回路5602としては、実施の形態1乃
至実施の形態6に示す薄膜トランジスタで構成される回路を用いることが可能である。
【0330】
走査線駆動回路及び/または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図14及び図15を用いて説明する。
【0331】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタ、バ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
【0332】
走査線駆動回路及び/または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図16及び図17を用いて説明する。
【0333】
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図16及び図17を参照し
て説明する。シフトレジスタは、第1のパルス出力回路10_1乃至第Nのパルス出力回
路10_N(Nは3以上の自然数)を有している(図16(A)参照)。図16(A)に
示すシフトレジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_N
には、第1の配線11より第1のクロック信号CK1、第2の配線12より第2のクロッ
ク信号CK2、第3の配線13より第3のクロック信号CK3、第4の配線14より第4
のクロック信号CK4が供給される。また第1のパルス出力回路10_1では、第5の配
線15からのスタートパルスSP1(第1のスタートパルス)が入力される。また2段目
以降の第nのパルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段の
パルス出力回路からの信号(前段信号OUT(n−1)という)が入力される。また第1
のパルス出力回路10_1では、2段後段の第3のパルス出力回路10_3からの信号が
入力される。同様に、2段目以降の第nのパルス出力回路10_nでは、2段後段の第(
n+2)のパルス出力回路10_(n+2)からの信号(後段信号OUT(n+2)とい
う)が入力される。従って、各段のパルス出力回路からは、後段及び/または二つ前段の
パルス出力回路に入力するための第1の出力信号OUT(1)(SR)〜OUT(N)(
SR)、別の回路などに入力される第2の出力信号OUT(1)〜OUT(N)が出力さ
れる。ただし、図16(A)に示すように、シフトレジスタの最終段の2つの段には、後
段信号OUT(n+2)が入力されないため、一例としては、別途第2のスタートパルス
SP2、第3のスタートパルスSP3をそれぞれ入力する構成とすればよい。
【0334】
なお、クロック信号(CK)は、一定の間隔でHレベルとLレベル(L信号、低電源電位
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している(すなわち、互いに90
°位相がずれている)。本実施の形態では、第1のクロック信号(CK1)〜第4のクロ
ック信号(CK4)を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、GCK、SCKということもあるが、ここではC
Kとして説明を行う。
【0335】
図16(B)に図16(A)で示したパルス出力回路10_nの一つを示す。第1の入
力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11〜第4の配
線14のいずれかと電気的に接続されている。例えば、図16(A)において、第1のパ
ルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続され、第
2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が第3の配
線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第1の入力
端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配線13と
電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されている。
【0336】
第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nの各々は、第1の入力端
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信
号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3
の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタート
パルスが入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力
端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より
第2の出力信号OUT(1)が出力されていることとなる。
【0337】
なお第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nは、3端子の薄膜ト
ランジスタ(TFT:Thin Film Transistorともいう)の他に、上
記実施の形態で説明した4端子の薄膜トランジスタを用いることができる。図16(C)
に上記実施の形態で説明した4端子の薄膜トランジスタ28のシンボルについて示す。図
16(C)に示す薄膜トランジスタ28のシンボルは、上記実施の形態1乃至5のいずれ
か一で説明した4端子の薄膜トランジスタを意味し、図面等で以下用いることとする。な
お、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する
場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲー
ト電極を上方のゲート電極とも呼ぶ。薄膜トランジスタ28は、下方のゲート電極に入力
される第1の制御信号G1及び上方のゲート電極に入力される第2の制御信号G2によっ
て、In端子とOut端子間の電気的な制御を行うことのできる素子である。
【0338】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。4端子の薄膜トランジスタ2
8のしきい値電圧は、薄膜トランジスタ28のチャネル形成領域の上下にゲート絶縁膜を
介してゲート電極を設け、上方及び/または下方のゲート電極の電位を制御することによ
り所望の値に制御することができる。
【0339】
次に、図16(B)に示したパルス出力回路の具体的な回路構成の一例について、図16
(D)で説明する。
【0340】
図16(D)に示した第1のパルス出力回路は、第1のトランジスタ31〜第13のトラ
ンジスタ43を有している。また、上述した第1の入力端子21〜第5の入力端子25に
加え、第1の高電源電位VDDが供給される電源線51、第2の高電源電位VCCが供給
される電源線52、低電源電位VSSが供給される電源線53から、第1のトランジスタ
31〜第13のトランジスタ43に信号、または電源電位が供給される。また、第1の出
力端子26及び第2の出力端子27へ信号等が出力される。ここで図16(D)における
各電源線の電源電位の大小関係は、第1の電源電位VDDは第2の電源電位VCC以上の
電位とし、第2の電源電位VCCは第3の電源電位VSSより大きい電位とする。なお、
第1のクロック信号(CK1)〜第4のクロック信号(CK4)は、一定の間隔でHレベ
ルとLレベルを繰り返す信号であるが、HレベルのときVDD、LレベルのときVSSで
あるとする。なお電源線51の電位VDDを、電源線52の電位VCCより高くすること
により、動作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低
く抑えることができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することが
できる。なお図16(D)に図示するように、第1のトランジスタ31〜第13のトラン
ジスタ43のうち、第1のトランジスタ31、第6のトランジスタ36乃至第9のトラン
ジスタ39には、図16(C)で示した4端子の薄膜トランジスタ28を用いることが好
ましい。第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39
は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の
制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入力さ
れる制御信号に対する応答が速い(オン電流の立ち上がりが急峻)ことによりパルス出力
回路の誤動作を低減することができるトランジスタである。そのため、図16(C)で示
した4端子の薄膜トランジスタ28を用いることによりしきい値電圧を制御することがで
き、誤動作がより低減できるパルス出力回路とすることができる。なお図16(D)では
第1の制御信号G1及び第2の制御信号G2が同じ制御信号としたが、異なる制御信号が
入力される構成としてもよい。
【0341】
図16(D)において、第1のトランジスタ31は、第1端子が電源線51に電気的に
接続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電
極(下方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続され
ている。第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端
子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトラン
ジスタ34のゲート電極に電気的に接続されている。第3のトランジスタ33は、第1端
子が第1の入力端子21に電気的に接続され、第2端子が第1の出力端子26に電気的に
接続されている。第4のトランジスタ34は、第1端子が電源線53に電気的に接続され
、第2端子が第1の出力端子26に電気的に接続されている。第5のトランジスタ35は
、第1端子が電源線53に電気的に接続され、第2端子が第2のトランジスタ32のゲー
ト電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第4
の入力端子24に電気的に接続されている。第6のトランジスタ36は、第1端子が電源
線52に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4の
トランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び
上方のゲート電極)が第5の入力端子25に電気的に接続されている。第7のトランジス
タ37は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ3
8の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極
)が第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端
子が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電
気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第2の入力端
子22に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトラン
ジスタ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2
端子が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極
に電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が電源線5
2に電気的に接続されている。第10のトランジスタ40は、第1端子が第1の入力端子
21に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電
極が第9のトランジスタ39の第2端子に電気的に接続されている。第11のトランジス
タ41は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に
電気的に接続され、ゲート電極が第2のトランジスタ32のゲート電極及び第4のトラン
ジスタ34のゲート電極に電気的に接続されている。第12のトランジスタ42は、第1
端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続さ
れ、ゲート電極が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲ
ート電極)に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線
53に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電
極が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)に
電気的に接続されている。
【0342】
図16(D)において、第3のトランジスタ33のゲート電極、第10のトランジスタ4
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする(図17(A)参照)。
【0343】
図17(A)に、図16(D)で説明したパルス出力回路を第1のパルス出力回路10_
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示している。
【0344】
具体的には、第1の入力端子21に第1のクロック信号CK1が入力され、第2の入力端
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルス(SP1)が入力され、第5
の入力端子25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力
信号OUT(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(
1)が出力される。
【0345】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1
端子、第2端子と表記する場合がある。
【0346】
なお図16(D)、図17(A)において、ノードAを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
【0347】
ここで、図17(A)に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図17(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当
する。
【0348】
なお、図17(A)に示すように、ゲート電極に第2の電源電位VCCが印加される第9
のトランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。
【0349】
ゲート電極に第2の電源電位VCCが印加される第9のトランジスタ39がない場合、ブ
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9
のトランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電
位は上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないように
することができる。つまり、第9のトランジスタ39を設けることにより、第1のトラン
ジスタ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第1のトランジスタ31の劣化を抑制することができる。
【0350】
なお、第9のトランジスタ39を設ける箇所については、第1のトランジスタ31の第2
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減することが利点がある。
【0351】
なお第1のトランジスタ31乃至第13のトランジスタ43の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する
電源線に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【0352】
なお、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38ゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。この時、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び
第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8の
トランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジ
スタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23
の電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲー
ト電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して
2回生じることとなる。一方、図17(A)に示すシフトレジスタを図17(B)の期間
のように、第7のトランジスタ37及び第8のトランジスタ38が共にオンの状態から、
第7のトランジスタ37がオン、第8のトランジスタ38がオフの状態、次いで、第7の
トランジスタ37がオフ、第8のトランジスタ38がオフの状態とすることによって、第
2の入力端子22及び第3の入力端子23の電位が低下することで生じるノードBの電位
の低下を、第8のトランジスタ38のゲート電極の電位の低下による一回に低減すること
ができる。そのため、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第3の入力端子23からクロック信号CK3が供給され、第8のトラン
ジスタ38のゲート電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子2
2からクロック信号CK2が供給される結線関係とすることが好適である。これは、ノー
ドBの電位の変動回数が低減され、またノイズを低減することが出来るためである。
【0353】
このように、第1の出力端子26及び第2の出力端子27の電位をLレベルに保持する期
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
【0354】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0355】
(実施の形態11)
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図20に示す。
【0356】
図20は、電子書籍2700を示している。例えば、電子書籍2700は、筐体2701
および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は
、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【0357】
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図20では表示部2705)に文章を表示し、左側の表示部
(図20では表示部2707)に画像を表示することができる。
【0358】
また、図20では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケ
ーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成として
もよい。
【0359】
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【0360】
(実施の形態12)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともい
う)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。
【0361】
図21(A)は、テレビジョン装置9600を示している。テレビジョン装置9600は
、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表
示することが可能である。また、ここでは、スタンド9605により筐体9601を支持
した構成を示している。
【0362】
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
【0363】
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
【0364】
図21(B)は、デジタルフォトフレーム9700を示している。例えば、デジタルフォ
トフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部97
03は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画
像データを表示させることで、通常の写真立てと同様に機能させることができる。
【0365】
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
【0366】
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【0367】
図22(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成さ
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
22(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図22(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図22(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
【0368】
図22(B)は大型遊技機であるスロットマシン9900を示している。スロットマシン
9900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン
9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口
、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに
限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その
他付属設備が適宜設けられた構成とすることができる。
【0369】
図23(A)は携帯型のコンピュータの一例を示す斜視図である。
【0370】
図23(A)の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
【0371】
また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバ
イス9306を有する。また、表示部9303をタッチパネルとすれば、表示部の一部に
触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハードデ
ィスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばUSB
の通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有している

【0372】
上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部93
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチパネ
ルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【0373】
表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【0374】
また、図23(A)の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体93
01と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部930
7をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見る
こともできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させ
ず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力と
することができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用であ
る。
【0375】
また、図23(B)は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
【0376】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部9204、腕に対するバンド部9204の固定状態を調
節する調節部9205、表示部9201、スピーカ9207、及びマイク9208から構
成されている。
【0377】
また、本体は、操作スイッチ9203を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタ−ネット用のプログラム
が起動されるなど、各ファンクションを対応づけることができる。
【0378】
この携帯電話の入力操作は、表示部9201に指や入力ペンなどで触れること、又は操作
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
23(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
【0379】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
【0380】
また、図23(B)に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図23(
B)に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
【0381】
表示部9201は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図23(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
【0382】
なお、図23(B)では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
【0383】
(実施の形態13)
本実施の形態では、半導体装置の一形態として、実施の形態1乃至6で示す薄膜トランジ
スタを有する表示装置の例を図24乃至図37を用いて説明する。本実施の形態は、表示
素子として液晶素子を用いた液晶表示装置の例を図24乃至図37を用いて説明する。図
24乃至図37の液晶表示装置に用いられるTFT628、629は、実施の形態1乃至
6で示す薄膜トランジスタを適用することができ、実施の形態1、実施の形態5または実
施の形態6で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタで
ある。
【0384】
はじめにVA(Vertical Alignment)型の液晶表示装置について示す
。VA型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の
液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を
向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの領域(サブピク
セル)に分け、それぞれ別の方向に液晶分子を倒すよう工夫されている。これをマルチド
メイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考
慮された液晶表示装置について説明する。
【0385】
図25及び図26は、それぞれ画素電極及び対向電極を示している。なお、図25は画素
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図24に表している。また、図26は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
【0386】
図24は、TFT628とそれに接続する画素電極層624、及び保持容量部630が形
成された基板600と、対向電極層640等が形成される対向基板601とが重ね合わせ
られ、液晶が注入された状態を示している。
【0387】
対向基板601には、着色膜636、対向電極層640が形成され、対向電極層640上
に突起644が形成されている。画素電極層624上には配向膜648が形成され、同様
に対向電極層640及び突起644上にも配向膜646が形成されている。基板600と
対向基板601の間に液晶層650が形成されている。
【0388】
基板600上には、TFT628とそれに接続する画素電極層624、及び保持容量部6
30が形成される。画素電極層624は、TFT628、配線616、及び保持容量部6
30を覆う絶縁膜620及び絶縁膜621、絶縁膜620及び絶縁膜621を覆う絶縁膜
622をそれぞれ貫通するコンタクトホール623で、配線618と接続する。TFT6
28は実施の形態1乃至6で示す薄膜トランジスタを適宜用いることができる。また、保
持容量部630は、TFT628のゲート配線602と同時に形成した第1の容量配線6
04と、第1のゲート絶縁膜606a、第2のゲート絶縁膜606bと、配線616、6
18と同時に形成した第2の容量配線617で構成される。
【0389】
画素電極層624と液晶層650と対向電極層640が重なり合うことで、液晶素子が形
成されている。
【0390】
図25に基板600上の平面構造を示す。画素電極層624は実施の形態1で示した材料
を用いて形成する。画素電極層624にはスリット625を設ける。スリット625は液
晶の配向を制御するためのものである。
【0391】
図25に示すTFT629とそれに接続する画素電極層626及び保持容量部631は、
それぞれTFT628、画素電極層624及び保持容量部630と同様に形成することが
できる。TFT628とTFT629は共に配線616と接続している。この液晶表示パ
ネルの画素(ピクセル)は、画素電極層624と画素電極層626により構成されている
。画素電極層624と画素電極層626はサブピクセルである。
【0392】
図26に対向基板側の平面構造を示す。対向電極層640は、画素電極層624と同様の
材料を用いて形成することが好ましい。対向電極層640上には液晶の配向を制御する突
起644が形成されている。なお、図26に基板600上に形成される画素電極層624
及び画素電極層626を破線で示し、対向電極層640と、画素電極層624及び画素電
極層626が重なり合って配置されている様子を示している。
【0393】
この画素構造の等価回路を図27に示す。TFT628とTFT629は、共にゲート配
線602、配線616と接続している。この場合、容量配線604と容量配線605の電
位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができ
る。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
【0394】
スリット625を設けた画素電極層624に電圧を印加すると、スリット625の近傍に
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
【0395】
次に、上記とは異なるVA型の液晶表示装置について、図28乃至図31を用いて説明す
る。
【0396】
図28と図29は、VA型液晶表示パネルの画素構造を示している。図29は基板600
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図28に表している。
【0397】
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接
続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
【0398】
画素電極層624は、絶縁膜620、絶縁膜621及び絶縁膜622をそれぞれ貫通する
コンタクトホール623において、配線618でTFT628と接続している。また、画
素電極層626は、絶縁膜620、絶縁膜621及び絶縁膜622をそれぞれ貫通するコ
ンタクトホール627において、配線619でTFT629と接続している。TFT62
8のゲート配線602と、TFT629のゲート配線603には、異なるゲート信号を与
えることができるように分離されている。一方、データ線として機能する配線616は、
TFT628とTFT629で共通に用いられている。TFT628とTFT629は実
施の形態1乃至6で示す薄膜トランジスタを適宜用いることができる。なお、ゲート配線
602、ゲート配線603及び容量配線690上には第1のゲート絶縁膜606a、第2
のゲート絶縁膜606bが形成されている。
【0399】
画素電極層624と画素電極層626の形状は異なっており、V字型に広がる画素電極層
624の外側を囲むように画素電極層626が形成されている。画素電極層624と画素
電極層626に印加する電圧を、TFT628及びTFT629により異ならせることで
、液晶の配向を制御している。この画素構造の等価回路を図31に示す。TFT628は
ゲート配線602と接続し、TFT629はゲート配線603と接続している。また、T
FT628とTFT629は、共に配線616と接続している。ゲート配線602とゲー
ト配線603に異なるゲート信号を与えることで、液晶素子651と液晶素子652の動
作を異ならせることができる。すなわち、TFT628とTFT629の動作を個別に制
御することにより、液晶素子651と液晶素子652の液晶の配向を精密に制御して視野
角を広げることができる。
【0400】
対向基板601には、着色膜636、対向電極層640が形成されている。また、着色膜
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図30に対向基板側の平面構造を示す。対向電極層640は異なる画素間で共通化
されている電極であるが、スリット641が形成されている。このスリット641と、画
素電極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図30に基板600上に形成される画素電極層624及び画素電極層626を破線
で示し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配
置されている様子を示している。
【0401】
画素電極層624及び画素電極層626上には配向膜648が形成され、同様に対向電極
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子が形成されている。また、画素電極層626と液晶
層650と対向電極層640が重なり合うことで、第2の液晶素子が形成されている。図
28乃至図31で説明する表示パネルの画素構造は、一画素に第1の液晶素子と第2の液
晶素子が設けられたマルチドメイン構造となっている。
【0402】
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
【0403】
図32は、電極層607、TFT628、TFT628に接続する画素電極層624が形
成された基板600と、対向基板601を重ね合わせ、液晶を注入した状態を示している
。対向基板601には着色膜636、平坦化膜637などが形成されている。なお、画素
電極層は基板600側に有るので、対向基板601側には設けられていない。また、基板
600と対向基板601の間に、配向膜646及び配向膜648を介して液晶層650が
形成されている。
【0404】
基板600上には、電極層607及び電極層607に接続する容量配線604、並びにT
FT628が形成される。容量配線604はTFT628のゲート配線602と同時に形
成することができる。TFT628としては、実施の形態1乃至5で示した薄膜トランジ
スタを適用することができる。電極層607は、実施の形態1乃至6で示す画素電極層と
同様の材料を用いることができる。また、電極層607は略画素の形状に区画化した形状
で形成する。なお、電極層607及び容量配線604上には第1のゲート絶縁膜606a
、第2のゲート絶縁膜606bが形成される。
【0405】
TFT628の配線616、配線618が第1のゲート絶縁膜606a、第2のゲート絶
縁膜606b上に形成される。配線616は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、TFT628のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線618はソース及びド
レインの他方の電極となり、画素電極層624と接続する配線である。
【0406】
配線616、配線618上に絶縁膜620及び絶縁膜621が形成される。また、絶縁膜
621上には、絶縁膜620、621に形成されるコンタクトホール623を介して、配
線618に接続する画素電極層624が形成される。画素電極層624は実施の形態1乃
至6で示した画素電極と同様の材料を用いて形成する。
【0407】
このようにして、基板600上にTFT628とそれに接続する画素電極層624が形成
される。なお、保持容量は電極層607と画素電極層624の間で形成している。
【0408】
図33は、画素電極の構成を示す平面図である。図33に示す切断線O−Pに対応する断
面構造を図32に表している。画素電極層624にはスリット625が設けられる。スリ
ット625は液晶の配向を制御するためのものである。この場合、電界は電極層607と
画素電極層624の間で発生する。電極層607と画素電極層624の間には第1のゲー
ト絶縁膜606a、第2のゲート絶縁膜606bが形成されているが、第1のゲート絶縁
膜606a、第2のゲート絶縁膜606bの厚さは50〜200nmであり、2〜10μ
mである液晶層の厚さと比較して十分薄いので、実質的に基板600と平行な方向(水平
方向)に電界が発生する。この電界により液晶の配向が制御される。この基板と略平行な
方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの状態でも
水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広がること
となる。また、電極層607と画素電極層624は共に透光性の電極であるので、開口率
を向上させることができる。
【0409】
次に、横電界方式の液晶表示装置の他の一例について示す。
【0410】
図34と図35は、IPS型の液晶表示装置の画素構造を示している。図35は平面図で
あり、図中に示す切断線V−Wに対応する断面構造を図34に表している。以下の説明で
はこの両図を参照して説明する。
【0411】
図34は、TFT628とそれに接続する画素電極層624が形成された基板600と、
対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には着
色膜636、平坦化膜637などが形成されている。なお、対向基板601側に対向電極
は設けられていない。基板600と対向基板601の間に、配向膜646及び配向膜64
8を介して液晶層650が形成されている。
【0412】
基板600上には、共通電位線609、及びTFT628が形成される。共通電位線60
9はTFT628のゲート配線602と同時に形成することができる。TFT628とし
ては、実施の形態1乃至6で示した薄膜トランジスタを適用することができる。
【0413】
TFT628の配線616、配線618が第1のゲート絶縁膜606a、第2のゲート絶
縁膜606b上に形成される。配線616は液晶表示パネルにおいてビデオ信号をのせる
データ線であり一方向に伸びる配線であると同時に、TFT628のソース領域又はドレ
イン領域と接続し、ソース及びドレインの一方の電極となる。配線618はソース及びド
レインの他方の電極となり、画素電極層624と接続する配線である。
【0414】
配線616、配線618上に絶縁膜620及び絶縁膜621が形成される。また、絶縁膜
620、621上には、絶縁膜620、621に形成されるコンタクトホール623にお
いて、配線618に接続する画素電極層624が形成される。画素電極層624は実施の
形態1乃至6で示した画素電極層と同様の材料を用いて形成する。なお、図35に示すよ
うに、画素電極層624は、共通電位線609と同時に形成した櫛形の電極と横電界が発
生するように形成される。また、画素電極層624の櫛歯の部分が共通電位線609と同
時に形成した櫛形の電極と交互に咬み合うように形成される。
【0415】
画素電極層624に印加される電位と共通電位線609の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
【0416】
このようにして、基板600上にTFT628とそれに接続する画素電極層624が形成
される。保持容量は共通電位線609と容量電極615の間に第1のゲート絶縁膜606
a、第2のゲート絶縁膜606bを設け、それにより形成している。容量電極615と画
素電極層624はコンタクトホール633を介して接続されている。
【0417】
次に、TN型の液晶表示装置の形態について示す。
【0418】
図36と図37は、TN型の液晶表示装置の画素構造を示している。図37は平面図であ
り、図中に示す切断線K−Lに対応する断面構造を図36に表している。以下の説明では
この両図を参照して説明する。
【0419】
画素電極層624は絶縁膜620、621に形成されるコンタクトホール623及び配線
618を介してTFT628と接続している。データ線として機能する配線616は、T
FT628と接続している。TFT628は実施の形態1乃至6に示すTFTのいずれか
を適用することができる。
【0420】
画素電極層624は、実施の形態1で示す画素電極層456を用いて形成されている。容
量配線604はTFT628のゲート配線602と同時に形成することができる。ゲート
配線602及び容量配線604上には第1のゲート絶縁膜606a、第2のゲート絶縁膜
606bが形成される。保持容量は、容量配線604と容量電極615の間に第1のゲー
ト絶縁膜606a、第2のゲート絶縁膜606bを介して形成している。容量電極615
と画素電極層624はコンタクトホール633を介して接続されている。
【0421】
対向基板601には、着色膜636、対向電極層640が形成されている。また、着色膜
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。液晶層650は画素電極層624と対向電極層640の間に配向膜648及び配向
膜646を介して形成されている。
【0422】
画素電極層624と液晶層650と対向電極層640が重なり合うことで、液晶素子が形
成されている。
【0423】
また、着色膜636は、基板600側に形成されていても良い。また、基板600の薄膜
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板601
の対向電極層640が形成されている面とは逆の面に、偏光板を貼り合わせることができ
る。
【0424】
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態
の液晶表示装置は、開口率が高い液晶表示装置である。
【符号の説明】
【0425】
10 パルス出力回路
11 配線
12 配線
13 配線
14 配線
15 配線
21 入力端子
22 入力端子
23 入力端子
24 入力端子
25 入力端子
26 出力端子
27 出力端子
28 薄膜トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
200 基板
203 保護絶縁層
204 平坦化絶縁層
210 薄膜トランジスタ
216 酸化物絶縁層
217 導電層
220 薄膜トランジスタ
224 コンタクトホール
225 コンタクトホール
227 画素電極層
230 容量配線層
231 容量電極
232 ゲート配線層
234 ソース配線
235 端子電極
236 金属配線層
237 金属配線層
238 ゲート配線層
240 薄膜トランジスタ
241 金属配線層
242 金属配線層
250 容量配線層
252 酸化物半導体層
400 基板
401 ゲート電極層
402a 第1のゲート絶縁層
402b 第2のゲート絶縁層
403 酸化物半導体層
405a ソース電極層
405b ドレイン電極層
406 導電層
407 酸化物絶縁層
408 保護絶縁層
409 平坦化絶縁層
431 第1の高抵抗ドレイン領域
432 第2の高抵抗ドレイン領域
433 酸化物半導体層
434 チャネル形成領域
435 金属電極層
436 レジストマスク
437 レジストマスク
451 ゲート電極層
453 酸化物半導体層
454 チャネル形成領域
455a ソース電極層
455b ドレイン電極層
456 画素電極層
457 酸化物半導体層
458 酸化物半導体層
459 酸化物半導体層
460 薄膜トランジスタ
461 薄膜トランジスタ
470 薄膜トランジスタ
471 薄膜トランジスタ
580 基板
581 薄膜トランジスタ
583 絶縁膜
585 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
595 充填材
596 基板
600 基板
601 対向基板
602 ゲート配線
603 ゲート配線
604 容量配線
605 容量配線
606a 第1のゲート絶縁膜
606b 第2のゲート絶縁膜
607 電極層
609 共通電位線
615 容量電極
616 配線
617 容量配線
618 配線
619 配線
620 絶縁膜
621 絶縁膜
622 絶縁膜
623 コンタクトホール
624 画素電極層
625 スリット
626 画素電極層
627 コンタクトホール
628 TFT
629 TFT
630 保持容量部
631 保持容量部
633 コンタクトホール
636 着色膜
637 平坦化膜
640 対向電極層
641 スリット
644 突起
646 配向膜
648 配向膜
650 液晶層
651 液晶素子
652 液晶素子
690 容量配線
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4040 導電層
4501 基板
4502 画素部
4503a、4503b 信号線駆動回路
4504a、4504b 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a、4518b FPC
4519 異方性導電膜
4520 隔壁
4540 導電層
4544 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 薄膜トランジスタ
5604 配線
5605 配線
6400 画素
6401 スイッチング用トランジスタ
6402 発光素子駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 TFT
7002 発光素子
7003 陰極
7004 発光層
7005 陽極
7008 陰極
7009 隔壁
7011 発光素子駆動用TFT
7012 発光素子
7013 陰極
7014 発光層
7015 陽極
7016 遮蔽膜
7017 導電膜
7018 導電膜
7019 隔壁
7021 発光素子駆動用TFT
7022 発光素子
7023 陰極
7024 発光層
7025 陽極
7027 導電膜
7028 導電膜
7029 隔壁
9201 表示部
9202 表示ボタン
9203 操作スイッチ
9205 調節部
9206 カメラ部
9207 スピーカ
9208 マイク
9301 上部筐体
9302 下部筐体
9303 表示部
9304 キーボード
9305 外部接続ポート
9306 ポインティングデバイス
9307 表示部
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部

【特許請求の範囲】
【請求項1】
同一基板上に第1の薄膜トランジスタを有する画素部と第2の薄膜トランジスタを有する駆動回路を有し、
前記第1の薄膜トランジスタは、基板上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層上に前記ソース電極層及び前記ドレイン電極層と重なる酸化物半導体層と、
前記酸化物半導体層と接する保護絶縁層と、
前記保護絶縁層上に画素電極層とを有し、
前記第1の薄膜トランジスタの前記ゲート電極層、前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、前記ドレイン電極層、前記保護絶縁層、及び前記画素電極層は透光性を有し、
前記第2の薄膜トランジスタのソース電極層及びドレイン電極層は、前記第1の薄膜トランジスタの前記ソース電極層及び前記ドレイン電極層と材料が異なり、前記第1の薄膜トランジスタの前記ソース電極層及び前記ドレイン電極層よりも低抵抗の導電材料であることを特徴とする半導体装置。
【請求項2】
請求項1において、前記第2の薄膜トランジスタの酸化物半導体層は、前記ソース電極層または前記ドレイン電極層と重なる領域よりも膜厚の薄いチャネル形成領域を有することを特徴とする半導体装置。
【請求項3】
請求項1において、前記第2の薄膜トランジスタの酸化物半導体層は、前記ソース電極層または前記ドレイン電極層と重なる領域よりも膜厚の薄いチャネル形成領域を有し、前記チャネル形成領域上に前記保護絶縁層を介して導電層を有することを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一において、前記第2の薄膜トランジスタのソース電極層及びドレイン電極層は、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜からなることを特徴とする半導体装置。
【請求項5】
請求項1乃至4のいずれか一において、前記第1の薄膜トランジスタのソース電極層、ドレイン電極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛であることを特徴とする半導体装置。
【請求項6】
請求項1乃至5のいずれか一において、さらに同一基板上に容量部を有し、前記容量部は、容量配線及び該容量配線と重なる容量電極を有し、前記容量配線及び前記容量電極は透光性を有する半導体装置。
【請求項7】
請求項1乃至6のいずれか一において、前記第2の薄膜トランジスタの酸化物半導体層の前記ソース電極層または前記ドレイン電極層と重なる高抵抗ドレイン領域は、前記第2の薄膜トランジスタの酸化物半導体層のチャネル形成領域よりも低抵抗である半導体装置。
【請求項8】
絶縁表面上にゲート電極層と、
前記ゲート電極層上にゲート絶縁層と、
前記ゲート絶縁層上に酸化物半導体層と、
前記酸化物半導体層上にソース電極層及びドレイン電極層と、
前記ゲート絶縁層、前記酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層とを有し、
前記酸化物半導体層は、少なくともチャネル形成領域と、前記ドレイン電極層と重なる高抵抗ドレイン領域とを有し、
前記高抵抗ドレイン領域のキャリア濃度は、チャネル形成領域のキャリア濃度よりも高い半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate


【公開番号】特開2013−16831(P2013−16831A)
【公開日】平成25年1月24日(2013.1.24)
【国際特許分類】
【出願番号】特願2012−188299(P2012−188299)
【出願日】平成24年8月29日(2012.8.29)
【分割の表示】特願2010−159111(P2010−159111)の分割
【原出願日】平成22年7月13日(2010.7.13)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】