半導体装置
【課題】プラスチック支持体を用いた半導体装置を提供する。
【解決手段】プラスチック支持体上に形成されたカラーフィルタと、前記カラーフィルタ
上に形成された接着層と、前記接着層上に形成された絶縁膜と、前記絶縁膜上に形成され
た薄膜トランジスタと、前記薄膜トランジスタ上に形成された発光素子とを有する。また
は、プラスチック支持体と、前記プラスチック支持体に対向する対向基板と、前記プラス
チック支持体と前記対向基板との間に保持された液晶とを有し、前記プラスチック支持体
上に形成されたカラーフィルタと、前記カラーフィルタ上に形成された接着層と、前記接
着層上に形成された絶縁膜と、前記絶縁膜上に形成された薄膜トランジスタとを有する。
【解決手段】プラスチック支持体上に形成されたカラーフィルタと、前記カラーフィルタ
上に形成された接着層と、前記接着層上に形成された絶縁膜と、前記絶縁膜上に形成され
た薄膜トランジスタと、前記薄膜トランジスタ上に形成された発光素子とを有する。また
は、プラスチック支持体と、前記プラスチック支持体に対向する対向基板と、前記プラス
チック支持体と前記対向基板との間に保持された液晶とを有し、前記プラスチック支持体
上に形成されたカラーフィルタと、前記カラーフィルタ上に形成された接着層と、前記接
着層上に形成された絶縁膜と、前記絶縁膜上に形成された薄膜トランジスタとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置
（以下、発光装置という）もしくは電極間に液晶を挟んだ素子（以下、液晶素子という）
を有する装置（以下、液晶表示装置あるいは液晶モジュールという）を含む半導体装置お
よびその作製方法に関する。例えば、液晶表示装置や発光装置に代表される電気光学装置
およびその様な電気光学装置（電子装置）を部品として搭載した電子機器（電子器具）に
関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（以下、ＴＦＴという）を構成する技術が注目されている。薄膜ト
ランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装
置や発光装置のスイッチング素子として開発が急がれている。
【０００４】
また、近年、軽量化のため、フレキシブルなプラスチックフィルムの上に発光素子やＴ
ＦＴを形成することが試みられているが、現状では、ガラス基板上に形成したＴＦＴと比
べ良好なＴＦＴは作製されていない。
【０００５】
ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を利用
した発光素子（以下、ＥＬ素子という）を用いた発光装置（以下、ＥＬ表示装置あるいは
ＥＬモジュールという）の開発が進んでいる。ＥＬ表示装置は、陽極と陰極との間にＥＬ
材料を挟んだ構造のＥＬ素子を含む構造からなっている。この陽極と陰極との間に電圧を
加えることによって、ＥＬ材料中に電流を流してキャリアを再結合させ、発光する。この
ようにＥＬ表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるような
バックライトが不必要である。加えて、視野角が広く、軽量であり、且つ、低消費電力で
ある。
【０００６】
また、このＥＬ表示装置においては、赤色、緑色、あるいは青色を有する光を発光する
ＥＬ素子をマトリクス状に配置するカラー化方式と、白色光を発光するＥＬ素子を用いカ
ラーフィルタによるカラー化方式とがある。
【０００７】
赤色、緑色、あるいは青色を有する光を発光するＥＬ素子を用いたＥＬ表示装置では、
色ごとにＥＬ材料が異なるため素子特性も異なり均一な表示を得ることは困難であった。
【０００８】
また、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式は、Ｒ（赤
）、Ｇ（緑）、Ｂ（青）のカラーフィルタを画素に対応する位置に形成し、これにより画
素ごとに取り出す光の色を変えるものである。なお、画素に対応した位置とは、画素電極
と一致する位置を指す。このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層
と、画素の間隙だけを残して遮光マスクとを有し、光を透過させることによって赤色、緑
色、青色の光を抽出する。また、カラーフィルタの遮光マスクは、一般的に金属膜または
黒色顔料を含有した有機膜で構成されている。
【０００９】
また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体と
したＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲー
ト線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基
板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対
向基板上に形成されている。原理的には上記に示したカラーフィルタを用いたＥＬ表示装
置のカラー化方式と同様である。そして、素子基板と対向基板にそれぞれ光シャッタとし
て偏光板を配置し、カラー画像を表示している。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本願発明は、プラスチック支持体（プラスチックフィルムもしくはプラスチック基板を
含む）を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする
。
【００１１】
また、遮光マスクとして金属膜を用いた液晶表示装置では、他の配線との寄生容量が形
成され信号の遅延が生じやすいという問題が生じていた。また、遮光マスクを他の配線と
絶縁するために有機膜を用いた場合、製造工程が増加するという問題が生じていた。
【課題を解決するための手段】
【００１２】
本願発明は、プラスチックに比べて耐熱性のある基板（ガラス基板、石英基板、シリコ
ン基板、金属基板、もしくはセラミックス基板）の上に必要な素子を形成し、後にそれら
の素子を室温の処理によりプラスチック支持体に移すことを特徴としている。
【００１３】
なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイ
ッチング素子として用いる半導体素子（典型的にはＴＦＴ）もしくはＭＩＭ素子並びに発
光素子を指す。
【００１４】
また、プラスチック支持体としてはＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリ
カーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレン
ナフタレート）を用いることができる。
【００１５】
本明細書で開示する発明の構成は、 基板上に接着層と、 前記接着層上に絶縁膜と、
前記絶縁膜上に発光素子とを有し、 前記発光素子から発光した光は、前記基板を通過
して放射されることを特徴とする半導体装置である。
【００１６】
上記構成において、前記基板は、有機材料からなるプラスチック基板である。
また、前記絶縁膜上に駆動回路を有し、前記発光素子及び前記駆動回路はＴＦＴを有して
いる。
【００１７】
また、各上記構成において、前記基板上にカラーフィルタが、発光素子と重なる位置に
設けられている。なお、ここではカラーフィルタとして、パターニングされた１つの着色
層（単色）を指している。また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を
有していることを特徴としている。また、前記カラーフィルタのうち、赤色のカラーフィ
ルタが、少なくとも前記ＴＦＴのチャネル形成領域と重なる位置に設けられていることを
特徴としている。
【００１８】
また、各上記構成において、前記基板に対向して固定基板が前記発光素子上に設けられ
ている。
【００１９】
また、他の発明の構成は、 ＴＦＴが設けられ、且つ有機材料からなる第１の基板と、
第２の基板と、 前記第１の基板と前記第２の基板との間に保持された液晶材料とを有
し、 前記第１の基板と前記ＴＦＴとの間にカラーフィルタを備えたことを特徴とする半
導体装置である。
【００２０】
上記構成において、前記有機材料からなる第１の基板は、プラスチック基板である。ま
た、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴として
いる。また、前記カラーフィルタは、少なくともＴＦＴのチャネル形成領域と重なる位置
に設けられていることを特徴としている。また、前記カラーフィルタとともにブラックマ
スクを有していることを特徴としている。
【００２１】
また、上記構造を実現するための作製方法に関する発明の構成は、第１の基板上に分離
層を形成する工程と、 前記分離層上に絶縁膜を形成する工程と、 前記絶縁膜上に発光
素子を形成する工程と、 前記発光素子上に第１接着層を用いて固定基板を貼り合わせる
工程と、 フッ化ハロゲンを含むガスに晒すことにより前記分離層を除去して第１の基板
を分離する工程と、 前記絶縁膜と第２の基板とを第２接着層を用いて貼り合わせる工程
とを有し、 前記第２の基板上にはカラーフィルタを有していることを特徴とする半導体
装置の作製方法である。
【００２２】
上記構成において、前記第２の基板として、プラスチック基板を用いることを特徴とし
ている。また、前記分離層としてシリコンからなる膜を用いることを特徴としている。
【００２３】
また、上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性
層と重なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であ
ることを特徴としている。
【００２４】
また、作製方法に関する他の発明の構成は、 第１の基板上に分離層を形成する工程と
、 前記分離層上に絶縁膜を形成する工程と、 前記絶縁膜上に活性層、ゲート絶縁膜、
ゲート電極を形成する工程と、 前記ゲート電極を覆う第１層間絶縁膜を形成する工程と
、 前記第１層間絶縁膜上に配線及び画素電極を形成する工程と、 対向電極を設けた固
定基板をシール剤により前記第１の基板の上に貼り合わせる工程と、 前記画素電極と前
記対向電極との間に液晶を注入する工程と、 前記分離層をフッ化ハロゲンを含むガスに
晒すことにより除去して第１の基板を分離する工程と、 前記絶縁膜と第２の基板とを接
着層を用いて貼り合わせる工程とを有し、 前記第２の基板上にはカラーフィルタを有し
ていることを特徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性層と重
なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であること
を特徴としている。
【００２６】
また、上記構成において、前記第２の基板として、プラスチック基板を用いることを特
徴としている。また、前記固定基板として透光性を有する基板を用いることを特徴として
いる。
【００２７】
また、上記構成において、前記分離層としてシリコンからなる膜を用いることを特徴と
している。
【００２８】
また、前記分離層を除去して第１の基板を分離する工程としては、公知の技術、例えば分
離層としてシリコンを用い、レーザー光を照射することによって分離してもよい。
【発明の効果】
【００２９】
本発明は、半導体素子の作製過程においてプラスチックよりも耐熱性の高い基板（素子
形成基板）を用いるため、電気特性の高い半導体素子を作製することができる。さらに、
半導体素子及び発光素子を形成した後で前記素子形成基板を剥離し、プラスチック支持体
を貼り合わせる。
【００３０】
そのため、プラスチック支持体を支持基板とし、且つ、高性能な電気光学装置を作製す
ることが可能となる。また、支持基板がプラスチックであるため、フレキシブルな電気光
学装置にすることもでき、且つ、軽量な電気光学装置とすることが可能である。
【００３１】
また、半導体素子及び発光素子が設けられた下地膜とプラスチック支持体との間にカラ
ーフィルタを設けることによりカラー化を達成するとともに、ＴＦＴの遮光膜として機能
させることができ、装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明のＥＬ表示装置を示す図。
【図２】各画素における発光方向を示す図。
【図３】本発明の上面図を示す図。
【図４】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図５】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図６】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図７】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図８】ＥＬ表示装置の作製工程を示す図。（実施例２）
【図９】ＥＬ表示装置の作製工程を示す図。（実施例２）
【図１０】本発明のＥＬ表示装置の端子部を示す図。
【図１１】本発明のＥＬ表示装置の外観を示す図。
【図１２】アクティブマトリクス型液晶表示装置の断面構造図。
【図１３】液晶表示装置の画素部の断面構造図。
【図１４】カラーフィルタの画素の配置例を示す図。
【図１５】カラーフィルタの画素の配置例を示す図。
【図１６】ＡＭ−ＬＣＤの作製工程を示す図。
【図１７】ＡＭ−ＬＣＤの作製工程を示す図。
【図１８】ＡＭ−ＬＣＤの作製工程を示す図。
【図１９】ＡＭ−ＬＣＤの外観を示す図。
【図２０】非単結晶珪素膜に対する吸収率を示す図。
【図２１】電子機器の一例を示す図。
【図２２】電子機器の一例を示す図。
【発明を実施するための形態】
【００３３】
本願発明の実施形態について、以下に説明する。
【００３４】
(実施の形態１) 図１は、本願発明の一例（ＥＬ表示装置）を示したものである。
【００３５】
プラスチック基板（第２の基板）１１と下地膜１２とが第２接着層５８で接着されてい
る。また、下地膜１２上には画素部を構成するスイッチング用ＴＦＴ２０１、電流制御用
ＴＦＴ２０２、駆動回路を構成するｐチャネル型ＴＦＴ２０５、ｎチャネル型ＴＦＴ２０
４が設けられている。なお、各ＴＦＴは、各ＴＦＴの活性層（チャネル形成領域１７ａ、
１７ｂ、２９、３８、４２、ソース領域１３、２６、３５、４０、ドレイン領域１４、２
７、３６、４１、ＬＤＤ領域１５ａ〜ｄ、３７を含む）と、活性層を覆うゲート絶縁膜１
８と、ゲート絶縁膜を介してチャネル形成領域と重なるゲート電極１９ａ、１９ｂ、３０
、３９、４３と、ゲート電極を覆う第１層間絶縁膜２０と、第１層間絶縁膜上に前記活性
層に達するソース配線２１、３１、４４、４５、及びドレイン配線２２、３２、４６と、
ソース配線及びドレイン配線を覆う第１パッシベーション膜４７と、第１パッシベーショ
ン膜を覆う第２層間絶縁膜４８とを含む。ただし、電流制御用ＴＦＴ２０２においては、
第２層間絶縁膜４８上にドレイン配線３２に達する画素電極（陽極）４９と、画素電極上
にＥＬ層５１と、ＥＬ層上に陰極５２と、陰極上に保護電極５３とを有している。
【００３６】
また、保護電極を覆う第２パッシベーション膜５４と固定基板５６とを接着させる第１
接着層５５が設けられている。この固定基板５６は、素子と基板とを分離する際、素子を
固定するためのものであり、固定基板５６は、ガラス基板、石英基板、セラミック基板、
シリコン基板、もしくはプラスチック基板であればよい。
【００３７】
図１に示したＥＬ表示装置の発光方向は、図中の矢印の方向であり、発光した光は、カ
ラーフィルタ５７を通過し、第２の基板１１を通過して放射される。
【００３８】
また、本願発明は、第２の基板１１において貼り合わせる面側にカラーフィルタ５７が
設けられていることも特徴の一つである。また、図３に示すように第２の基板１１上に駆
動回路部（ゲート線側駆動回路３０３、ソース線側駆動回路３０４）及び画素部３０２の
ＴＦＴ素子の遮光膜としてカラーフィルタ５７を配置していることを特徴としている。ま
た、画素部において、図２に画素部（Ｒ）３０１、画素部（Ｇ）３０２、画素部（Ｂ）３
０３のそれぞれに対応するカラーフィルタ３０４〜３０８の配置例を示す。特に遮光膜と
してカラーフィルタを用いる場合、赤色のカラーフィルタは通過する光の波長が高く、非
単結晶珪素膜にほとんど影響を与えないため、有効である。参考までに非単結晶珪素膜５
５ｎｍに対する吸収率と照射される波長との関係を図２０に示した。
【００３９】
本発明において、光の劣化から保護するためにＴＦＴのゲート電極の下方、即ちチャネ
ル形成領域の下方にカラーフィルタ（Ｒ）を形成する。
【００４０】
また、カラーフィルタには、最も単純なストライプパターンをはじめとして、斜めモザ
イク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列などを
用いることができる。
【００４１】
なお、プラスチック基板上のカラーフィルタを保護するために保護絶縁膜を形成しても
よい。保護絶縁膜は、カラーフィルタに含まれる不純物による汚染を防ぐ上で重要な役割
を果たす。こうすることによって劣化しやすいカラーフィルタを保護できる。また、耐熱
性も向上することができる。また、カラーフィルタを覆う平坦化のための絶縁膜を形成し
てもよい。加えて、カラーフィルタとともにブラックマトリクスを形成してもよい。
【００４２】
また、本願発明は上記構成を実現するための工程として、ＴＦＴ素子をシリコン膜（シ
リコンゲルマニウム膜も含む）からなる分離層（膜厚１００〜５００ｎｍ）の上に形成し
ておき、最終工程にてフッ化ハロゲンを含むガスを用いて分離層を除去することを特徴と
している。その結果、各素子と前記基板とが分離されるので、その後、素子をプラスチッ
ク支持体に接着することが可能となる。このフッ化ハロゲンによるシリコン膜のエッチン
グは室温で容易に進行するため、耐熱性の低い発光素子を形成した後であっても問題なく
行うことができる。
【００４３】
フッ化ハロゲンとは化学式ＸＦn（Ｘはフッ素以外のハロゲン、ｎは整数）で示される
物質であり、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ3）、一フッ化臭素（Ｂｒ
Ｆ）、三フッ化臭素（ＢｒＦ3）、一フッ化ヨウ素（ＩＦ）もしくは三フッ化ヨウ素（Ｉ
Ｆ3）を用いることができる。また、シリコン膜は結晶質シリコン膜であっても非晶質シ
リコン膜であっても良い。このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択
比が大きく、シリコン膜の選択的なエッチングが可能である。
【００４４】
なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされる
が、他のフッ化物（四フッ化炭素（ＣＦ4）もしくは三フッ化窒素）であってもプラズマ
状態とすることで本願発明に用いることは可能である。
【００４５】
加えて、物理的な作用（光、熱など）、化学的な作用（薬液との反応など）、あるいは
機械的な作用（引張力、振動など）のいずれか一または複数の作用を受けることで基板か
ら分離させてもよい。
【００４６】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができる
とともに、さらなるＥＬ表示装置の軽量化を図ることができる。また、組み立てが容易と
なる。
【００４７】
(実施の形態２) 図１２は、本願発明の一例（液晶表示装置）を示したものである。
【００４８】
第２の基板（プラスチック基板）１１０８上にカラーフィルタ１１０６を設けられ、第
１の接着層１１０７によりＴＦＴ素子の下地膜と接着されている。なお、ここでは、赤色
、青色、緑色の画素のうち、赤色の画素部を示している。また、固定基板１００１には対
向電極１００２、配向膜１００３が設けられている。
ただし、固定基板は透光性を有した基板である。また、ＴＦＴ素子と固定基板は、図示し
ていないがシール材で接着されている。画素部の画素電極と対向基板との間には液晶１０
０４が挟持されている。
【００４９】
図１２において、最も特徴的である点は、カラーフィルタが設けてある面を内側にして
貼り合わせている点である。また、カラーフィルタの配置は図１４、図１５に示したよう
にする。このように、駆動回路部及び画素部のＴＦＴ素子の遮光膜としてカラーフィルタ
を配置した場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほ
とんど影響を与えないため、有効である。また、カラーフィルタからなる遮光膜とＴＦＴ
の半導体膜との距離が近いため、効率よく遮光することができる。
【００５０】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができる
とともに、さらなる液晶表示装置の軽量化を図ることができる。また、組み立てが容易と
なる。
【００５１】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
【実施例１】
【００５２】
本願発明の実施例について図４〜図７を用いて説明する。ここでは、第１の基板５００上
に画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明
する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路
を図示することとする。
【００５３】
図４（Ａ）において、５００は素子が形成される基板（以下、素子形成基板という）で
あり、その上には非晶質シリコン膜からなる分離層５０１ａが１００〜５００ｎｍ（本実
施の形態では３００ｎｍ）の厚さに形成される。本実施の形態では素子形成基板（第１の
基板）５００としてガラス基板を用いるが、石英基板、シリコン基板、金属基板もしくは
セラミックス基板を用いても構わない。なお、本明細書中では、半導体素子もしくは発光
素子が形成された基板全体を指して素子形成基板と呼ぶ場合もある。
【００５４】
また、分離層５０１ａの成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしく
は蒸着法を用いれば良い。分離層５０１ａの上には酸化シリコン膜からなる絶縁膜５０１
ｂが２００ｎｍの厚さに形成される。絶縁膜５０１ｂの形成は減圧熱ＣＶＤ法、プラズマ
ＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。
【００５５】
次に、絶縁膜５０１ｂの上に５０ｎｍの厚さの非晶質シリコン膜５０２を公知の成膜法
で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半
導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜な
どの非晶質構造を含む化合物半導体膜でも良い。
【００５６】
ここから図４（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全
に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化
方法に関する技術を開示している。
【００５７】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０
ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケ
ル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関し
ては、前記公報を参考にすれば良い。
【００５８】
次に、図４（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え
、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ
添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒
状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【００５９】
次に、図４（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する
元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。
こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８b
が形成される。
【００６０】
次に、図４（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加
える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆
ど全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリン
による金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる
。
【００６１】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン
分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉが、この
程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は
殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17at
oms/cm3以下）であると考えられる。
【００６２】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレ
ベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５
０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。なお、この
時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン
膜を用いて形成すると良い。（図４（Ｄ））
【００６３】
次に、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸
化雰囲気中で９５０℃、１時間の加熱処理を加え、熱酸化工程を行う。
なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い
。
【００６４】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５
ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち
、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱
酸化工程によって３０ｎｍとなる。（図４（Ｅ））
【００６５】
次に、図５（Ｂ）に示すように、レジストマスク５１５a、５１５ｂを形成し、ゲート
絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加
する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまた
はガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのし
きい値電圧を制御するための工程である。
【００６６】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンド
ープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【００６７】
次に、図５（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶
縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加す
る。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又
は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離し
ないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃
度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００６８】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜
５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
【００６９】
次に、図５（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性
化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられてい
るので電熱炉を用いたファーネスアニール処理が好ましい。また、図５（Ａ）の工程でチ
ャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている
可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【００７０】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００
℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にし
て熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【００７１】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存
在するｎ型不純物元素を添加していない領域（図５（Ａ）の工程で形成されたｐ型不純物
領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点にお
いて、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味す
る。
【００７２】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２１〜
５２４を形成する。なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて
二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電
膜を用いることができる。
【００７３】
具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）または、導電
性を有するシリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる
膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素
を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素の
シリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いるこ
とができる。勿論、単層で用いても積層して用いても良い。
【００７４】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングス
テン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
【００７５】
また、この時、ゲート電極５２２はｎ型不純物領域５２０の一部とゲート絶縁膜５１４
を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領
域となる。なお、ゲート電極５２３a、５２３bは断面では二つに見えるが、実際は電気的
に接続されている。
【００７６】
次に、図６（Ａ）に示すように、ゲート電極５２１〜５２４をマスクとして自己整合的
にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２
５〜５３２にはｎ型不純物領域５２０の濃度でリンが添加されるように調節する。具体的
には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3
）の濃度が好ましい。
【００７７】
次に、図６（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３３a〜５
３３ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不
純物領域５３４〜５３８を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンド
ープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には
２×１０20〜５×１０21atoms/cm3）となるように調節する。
【００７８】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
が、スイッチング用ＴＦＴは、図６（Ａ）の工程で形成したｎ型不純物領域５２８〜５３
０の一部を残す。この残された領域が、図１におけるスイッチング用ＴＦＴのＬＤＤ領域
１５a〜１５dに対応する。
【００７９】
次に、図６（Ｃ）に示すように、レジストマスク５３３a〜５３３ｄを除去し、新たに
レジストマスク５３９を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添
加し、高濃度にボロンを含む不純物領域５４０〜５４３を形成する。ここではジボラン（
Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には
５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【００８０】
なお、不純物領域５４０〜５４３には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
【００８１】
次に、図６（Ｄ）に示すように、レジストマスク５３９を除去した後、第１層間絶縁膜
５４４を形成する。第１層間絶縁膜５４４としては、珪素を含む絶縁膜を単層で用いるか
、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmと
すれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪
素膜を積層した構造とする。
【００８２】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化
手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。
【００８３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【００８４】
なお、水素化処理は第１層間絶縁膜５４４を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
【００８５】
次に、図７（Ａ）に示すように、第１層間絶縁膜５４４に対してコンタクトホールを形
成し、ソース配線５４５〜５４８と、ドレイン配線５４９〜５５１を形成する。加えて、
分離層を効率よく除去するために、画素の各所に分離層５０１ａまで達するコンタクトホ
ールを形成する。また、ここでは図示しないが、外部の配線と接続させるために端子部に
おいて、分離層５０１ａまで達するコンタクトホールを形成し、ソース配線またはドレイ
ン配線と接続する配線を形成している。また、上記分離層５０１ａまで達するコンタクト
ホールは、第１層間絶縁膜５４４、ゲート絶縁膜５１４、下地膜５０１ｂを順次エッチン
グすることによって形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔ
ｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３
層構造の積層膜とする。勿論、他の導電膜でも良い。
【００８６】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜５５２を形成する。本実施例では第１パッシベーション膜５５２として３００ｎｍ
厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【００８７】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプ
ラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜
５４４に供給され、熱処理を行うことで、第１パッシベーション膜５５２の膜質が改善さ
れる。それと同時に、第１層間絶縁膜５４４に添加された水素が下層側に拡散するため、
効果的に活性層を水素化することができる。
【００８８】
次に、図７（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５３を形成する。
有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。特に、第２層間絶縁膜５５３はＴＦＴが形成する段差を平坦化する必要があ
るので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリ
ル膜を形成する。
【００８９】
次に、第２層間絶縁膜５５３、第１パッシベーション膜５５２にドレイン配線５５１に
達するコンタクトホールを形成し、画素電極（陽極）５５４を形成する。本実施例では酸
化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明
導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【００９０】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素
電極５５４に対応する位置に開口部を形成して第３層間絶縁膜５５５を形成する。開口部
を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とするこ
とができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著
な問題となってしまう。
【００９１】
次に、ＥＬ層５５６及び陰極（ＭｇＡｇ電極）５５７を、真空蒸着法を用いて大気解放
しないで連続形成する。 なお、ＥＬ層５５６の膜厚は８０〜２００ｎｍ（典型的には１
００〜１２０ｎｍ）、陰極５５７の厚さは１８０〜３００ｎｍ（典型的には２００〜２５
０ｎｍ）とすれば良い。
【００９２】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対
して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォ
トリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好
ましい。
【００９３】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを
用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスク
を用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に
ＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【００９４】
なお、ＥＬ層５５６としては公知の材料を用いることができる。公知の材料としては、
駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、
発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の
材料であっても良い。
【００９５】
なお、緑色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3（トリス−８−
キノリノラトアルミニウム錯体）を用い、キナクリドンもしくはクマリン６をドーパント
として添加する。また、赤色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3
を用い、ＤＣＪＴ、ＤＣＭ１もしくはＤＣＭ２をドーパントとして添加する。また、青色
の発光層を形成する時は、発光層の母体材料としてＢＡｌｑ3（２−メチル−８−キノリ
ノールとフェノール誘導体の混合配位子を持つ５配位の錯体）を用い、ペリレンをドーパ
ントとして添加する。
【００９６】
勿論、上記有機材料に限定する必要はなく、公知の低分子系有機ＥＬ材料、高分子系有
機ＥＬ材料もしくは無機ＥＬ材料を用いることが可能である。高分子系有機ＥＬ材料を用
いる場合は塗布法を用いることもできる。また、ＥＬ層として一重項励起により発光（蛍
光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（
リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。
【００９７】
また、保護電極５５８としてはアルミニウムを主成分とする導電膜を用いれば良い。保
護電極５５８はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成
すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
【００９８】
最後に、窒化珪素膜でなる第２パッシベーション膜５５９を３００ｎｍの厚さに形成す
る。実際には保護電極５５８がＥＬ層を水分等から保護する役割を果たすが、さらに第２
パッシベーション膜５５９を形成しておくことで、ＥＬ素子の信頼性をさらに高めること
ができる。
【００９９】
こうして第１の基板５００上に図７（Ｃ）に示すような構造のアクティブマトリクス型
ＥＬ表示装置が完成する。なお、実際には、図７（Ｃ）まで完成したら、さらに外気に曝
されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィル
ム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）す
ることが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性
材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【実施例２】
【０１００】
本実施例では、実施例１の工程終了後、実施例１で第１の基板上に形成されたＴＦＴ及
びＥＬ素子をプラスチック基板に移す工程の一例を図８、図９に説明する。
【０１０１】
まず、実施例１に従って図７（Ｃ）の状態を得る。ただし、本実施例では、カラーフィ
ルタを用いるため、白色発光の有機ＥＬ層を備えたＥＬ素子を用いた。
具体的には、発光層として、特開平８−９６９５９号公報または特開平９−６３７７０号
公報に記載された材料を用いれば良い。本実施例では発光層として１，２−ジクロロメタ
ンに、ＰＶＫ（ポリビニルカルバゾール）、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフ
ェニル）−５−（４''−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、
ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ
−ピラン）、ＴＰＢ（テトラフェニルブタジエン）、ナイルレッドを溶解したものを用い
る。
【０１０２】
なお、図８（Ａ）は、図７（Ｃ）に対応している。また、図７（Ｃ）中の第１の基板５
００は第１の基板６００に対応し、分離層５０１ａは分離層６０１に対応している。ただ
し、実施例１では示さなかったが図８（Ａ）では端子部も示している。端子部においてソ
ース配線またはドレイン配線と接続している配線は分離層６０１と接して形成されている
。
【０１０３】
次に、図８（Ｂ）に示すように、第１接着層６０３により素子を固定するための基板（
以下、固定基板という）６０２を貼り合わせる。本実施の形態では固定基板６０２として
可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、
シリコン基板もしくはセラミックス基板を用いても良い。また、第１接着層６０３として
は、後に分離層６０１を除去する際に選択比のとれる材料を用いる必要がある。
【０１０４】
代表的には樹脂からなる絶縁膜を用いることができ、本実施の形態ではポリイミドを用
いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。
なお、ＥＬ素子から見て観測者側（電気光学装置の使用者側）に位置する場合は、光を透
過する材料であることが必要である。
【０１０５】
図８（Ｂ）のプロセスを行うことによりパッケージング処理と同様に、ＥＬ素子を完全
に大気から遮断することができる。これにより酸化による有機ＥＬ材料の劣化をほぼ完全
に抑制することができ、ＥＬ素子の信頼性を大幅に向上させることができる。
【０１０６】
次に、図８（Ｃ）に示すように、ＥＬ素子の形成された第１の基板６００全体を、フッ
化ハロゲンを含むガス中に晒し、分離層６０１の除去を行う。本実施の形態ではフッ化ハ
ロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。希釈ガス
としては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に５００ｓｃｃ
ｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１
．３×１０3Ｐａ）とすれば良い。
また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１０７】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポ
リイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すこと
で分離層６０１が選択的にエッチングされ、最終的には完全に除去される。なお、同じく
シリコン膜で形成されている活性層はゲート絶縁膜に覆われているため三フッ化塩素ガス
に晒されることがなく、エッチングされることはない。
【０１０８】
本実施例の場合、分離層６０１は露呈した端部から徐々にエッチングされていき、完全
に除去された時点で第１の基板６００と下地膜が分離される。このとき、ＴＦＴ及びＥＬ
素子は薄膜を積層して形成されているが、固定基板６０２に移された形で残る。
【０１０９】
なお、ここでは分離層６０１が端部からエッチングされていくことになるが、第１の基
板６００が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。
従って、第１の基板６００が対角３インチ以下（好ましくは対角１インチ以下）である場
合に望ましい。
【０１１０】
こうして固定基板６０２にＴＦＴ及びＥＬ素子を移したら、図９（Ａ）に示すように、
第２接着層６０８を形成し、プラスチック基板である第２基板６０５を貼り合わせる。な
お、第２の基板６０５には、画素部において、各画素及びＴＦＴの位置に対応するカラー
フィルタ６０６が設けられ、端子部において端子接続部６０７と、露呈した配線と接する
ように端子接続部上に設けられた導電性フィラーを含む導電異方性接着剤６０９とが設け
られている。
【０１１１】
このとき、各カラーフィルタ６０６はスピンコート法とフォトリソグラフィ技術との組
み合わせもしくは印刷法を用いて形成することができるため、問題なくプラスチックフィ
ルム上に形成することができる。カラーフィルタは、顔料を含んだアクリル樹脂（富士フ
ィルムオーリン製）を膜厚１〜２μｍのものを用いた。また、素子形成基板上にカラーフ
ィルタを形成する場合に比べて、歩留まりの向上が期待できる。
【０１１２】
また、第２接着層６０８としては樹脂からなる絶縁膜（代表的にはポリイミド、アクリ
ル、ポリアミドもしくはエポキシ樹脂）を用いても良いし、無機絶縁膜（代表的には酸化
シリコン膜）を用いても良い。
【０１１３】
こうして第１の基板６００から第２の基板６０５へとＴＦＴ及びＥＬ素子が移される。
その結果、図９（Ｂ）に示したように、第２の基板６０５上に画素部６１２、駆動回路部
６１１、端子部６１０が設けられたフレキシブルなＥＬ表示装置を得ることができる。
【０１１４】
また、固定基板６００と第２の基板６０５を同一材料（プラスチックフィルム）
とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくする
ことができる。
【実施例３】
【０１１５】
本実施例では実施例２に示した端子部とは異なる構造の端子部を図１０（Ａ）
に示す。
【０１１６】
図１０（Ａ）において、ＴＦＴ素子及びＥＬ素子の構成は実施例２と同一であるので省
略する。
【０１１７】
以下に図１０（Ａ）に示した端子部の作製方法を示す。まず、第２の基板上に、実施例
２と同様にカラーフィルタを形成する。次いで、このカラーフィルタを覆う保護膜７０７
を形成する。次いで、保護膜上に露呈された配線と重なる位置に第１電極７０４を形成す
る。次いで、この状態の第２基板と下地膜７００とを接着層で接着する。次いで、第２の
基板７０５、保護膜７０７を順次エッチングして電極７０４に達するコンタクトホールを
形成する。次いで、第２電極７０６を形成する。こうして図１０（Ａ）に示した端子部７
０１が形成される。
【０１１８】
また、上記端子部とは構造が異なる他の例を図１０（Ｂ）に示す。
【０１１９】
図１０（Ｂ）において、画素部８０３及び駆動回路部８０２を形成する際、下地膜８０
０を形成する前に電極８０４を形成しておく。そして、貼り合わせる第２の基板８０５の
端部と固定基板との端部をずらすことによって、電極８０４を露出させたままの状態とす
る。こうして端子部８０１が形成される。
【０１２０】
本実施例は、実施例１または実施例２と自由に組み合わせることが可能である。
【実施例４】
【０１２１】
実施例１及び実施例２に従い、パッケージング等の処理により気密性を高めたら、第２
の基板（プラスチック基板）上に形成された素子又は回路から引き回された端子接続部６
０７（図９（Ａ））と外部信号端子とを接続するためのコネクター（フレキシブルプリン
トサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態に
までしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１２２】
本実施例では、本実施例のアクティブマトリクス型ＥＬ表示装置の構成を図１１の斜視
図を用いて説明する。本実施例のアクティブマトリクス型ＥＬ表示装置は、プラスチック
基板９０１上に形成された、画素部９０２と、ゲート側駆動回路９０３と、ソース側駆動
回路９０４で構成される。画素部のスイッチング用ＴＦＴ９０５はｎチャネル型ＴＦＴで
あり、ゲート側駆動回路９０３に接続されたゲート配線９０６、ソース側駆動回路９０４
に接続されたソース配線９０７の交点に配置されている。また、スイッチング用ＴＦＴ９
０５のドレインは電流制御用ＴＦＴ９０８のゲートに接続されている。
【０１２３】
さらに、電流制御用ＴＦＴ９０８のソース側は電源供給線９０９に接続される。本実施
例のような構造では、ＥＬ駆動電源線９０９には接地電位（アース電位）が与えられてい
る。また、電流制御用ＴＦＴ９０８のドレインにはＥＬ素子９１０が接続されている。ま
た、このＥＬ素子９１０のカソードには所定の電圧（本実施例では１０〜１２Ｖ）が加え
られる。
【０１２４】
そして、外部入出力端子となるＦＰＣ９１１には駆動回路まで信号を伝達するための入
出力配線（接続配線）９１２、９１３、及びＥＬ駆動電源線９０９に接続された入出力配
線９１４が設けられている。また、ここでは固定基板９１５でパッケージングしている。
【０１２５】
また、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である
。
【実施例５】
【０１２６】
本発明の実施例を図１６〜図１８を用いて説明する。ここでは、画素部の画素ＴＦＴお
よび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法につ
いて工程に従って詳細に説明する。
【０１２７】
図１６（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガ
ラス基板や石英基板などを用いる。
【０１２８】
そして、基板１０１のＴＦＴを形成する表面に、後の工程で基板１０１を分離するために
分離層１００を形成する。非晶質シリコン膜からなる分離層１００は１００〜５００ｎｍ
（本実施の形態では３００ｎｍ）の厚さに形成される。分離層１００の成膜は減圧熱ＣＶ
Ｄ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。分離層１００の上
には、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜また
は酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマ
ＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜
２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化
水素化シリコン膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積
層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜また
は２層以上積層させて形成しても良い。
【０１２９】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１
０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半
導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜な
どの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質シ
リコン膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形
成することも可能である。
【０１３０】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製
する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピッ
トサーマルアニール法（ＲＴＡ法）を適用することができる。
結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく
、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてか
ら結晶化させると膜表面の荒れを防ぐことができるので良い。
【０１３１】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキ
シマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを
用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈ
ｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/
cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合
わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１６（Ｂ）に
示すように結晶質半導体層１０３ｂを得ることができる。
【０１３２】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリ
ソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶
質半導体層を島状に分割し、図１６（Ｃ）に示すように島状半導体層１０４〜１０８を形
成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【０１３３】
その後、プラズマＣＶＤ方またはスパッタ法により５０〜２００ｎｍの厚さの酸化シリ
コン膜によるマスク層を形成する。本実施例では１３０ｎｍの厚さの酸化シリコン膜を形
成した。
【０１３４】
次いで、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９はプラズマＣＶＤ法また
はスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本
実施例では、１２０nmの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2Ｏ
にＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されて
いるのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製
する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿
論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコ
ンを含む絶縁膜を単層または積層構造として用いても良い。
【０１３５】
そして、図１６（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９上にゲート電極
を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm
）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるい
は三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層に
はＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組
み合わせた合金膜が含まれる。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷ
をターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を
用いて熱ＣＶＤ法で形成することもできる。
【０１３６】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用して
レジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う
。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、
１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより
実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１０
０nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチン
グされる時間を推定し、それよりもエッチング時間を２０％増加させた時間を実際のエッ
チング時間とした。
【０１３７】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成
される。図１７（Ａ）で示すと同様にテーパー部の角度は１５〜３０°が形成される。残
渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を
増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（第
１の形状のゲート絶縁膜１０９）の選択比は２〜４（代表的には３）であるので、オーバ
ーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチン
グされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の
形状のゲート絶縁膜１３４が形成される。
【０１３８】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する
。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成し
たマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１
２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する
。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを
通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13
〜５×１０14atoms/cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与す
る不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領
域１２４、１２６、１２８、１３０、１３２には１×１０20〜１×１０21atomic/cm3の濃
度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不
純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20atomic/c
m3の濃度範囲でｎ型を付与する不純物元素が添加される。
【０１３９】
この工程において、第２の不純物領域（Ａ）１２５、１２７、１２９、１３１、１３３
において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型
を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不
純物領域（Ａ）１２５、１２７、１２９、１３１へ添加されるリン（Ｐ）の濃度は、第１
の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が
低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が
変化するためである。
【０１４０】
次に、図１７（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様
にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、
ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａ
でエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が
形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さ
が増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイ
アス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６
０°となる。また、第２の形状のゲート絶縁膜１３４の表面が４０nm程度エッチングされ
、新たに第３の形状のゲート絶縁膜１７０が形成される。
【０１４１】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０
13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純
物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、第２の
不純物領域（Ｂ）１４６〜１４９を形成する。
【０１４２】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆
の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０
、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０
８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し
全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物
元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【０１４３】
しかしながら、この不純物領域１５６、１５７は詳細にはｎ型を付与する不純物元素を
含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは
１×１０20〜１×１０21atoms/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不
純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20atoms／cm36の濃度でｎ型
を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16
〜５×１０18atoms/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これ
らの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の
濃度を１×１０19atoms／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａ
においては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることに
より、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機
能するために何ら問題はな生じない。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃ
は一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成さ
れる。
【０１４４】
その後、図１８（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間
絶縁膜１５８を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒
化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第
１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は
１００〜２００nmとする。
【０１４５】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に
、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒
素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施
例では５５０℃で４時間の熱処理を行った。
【０１４６】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で
、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行
う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる
）を行っても良い。
【０１４７】
次いで、第２の層間絶縁膜を有機絶縁物材料で形成する。このように、第２の層間絶縁
膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。ま
た、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８とし
て形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用
いると良い。
【０１４８】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形
成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領
域に達するコンタクトホールを形成する。
【０１４９】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ
５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６
４とドレイン線１６５〜１６８を形成する。
【０１５０】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、第６のフォトマスク（
ＰＭ６）によりパターニングすることによって画素電極（図１８（Ｂ）
において１８０で示す）を形成した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ
2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電
率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用
いることができる。
【０１５１】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画
素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型Ｔ
ＦＴ１１００、第１のｎチャネル型ＴＦＴ１１０１、第２のｐチャネル型ＴＦＴ１１０２
、第２のｎチャネル型ＴＦＴ１１０３、画素部には画素ＴＦＴ１１０４、保持容量１１０
５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と
呼ぶ。
【０１５２】
駆動回路の第１のｐチャネル型ＴＦＴ１１００には、第２のテーパー形状を有する導電
層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０
６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電
極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲ
ート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する
構造となっている。
【０１５３】
第１のｎチャネル型ＴＦＴ１１０１には、第２のテーパー形状を有する導電層がゲート
電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース
領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と
重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）（Ａ）２０９ｂ、一部がゲート
電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造
となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲー
ト電極２２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート
電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのよ
うなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、
ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【０１５４】
駆動回路の第２のｐチャネル型ＴＦＴ１１０２は同様に、第２のテーパー形状を有する
導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域
２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲー
ト電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部
がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有
する構造となっている。
【０１５５】
駆動回路の第２のｎチャネル型ＴＦＴ１１０３には、第２のテーパー形状を有する導電
層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１
２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電
極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲ
ート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する
構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２
１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【実施例６】
【０１５６】
本実施例では、実施例５で得られたアクティブマトリクス基板から液晶表示装置を作製
する例を示す。
【０１５７】
実施例５に従い図１８（Ｂ）の状態を得た後、配向膜を形成し、固定基板とシール材で
貼り合わせる。なお、透光性を有する固定基板１００１には対向電極１００２、配向膜１
００３が形成されている。また、図示しないがスペーサとシール材に含まれるフィラーと
で基板間隔が保たれている。また、基板間には液晶１００４が充填される。
【０１５８】
次いで、実施例２に示したように基板全体をフッ化ハロゲンを含むガス中に晒し、分離
層１００の除去を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を
用い、希釈ガスとして窒素を用いる。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3
／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれ
ば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１５９】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポ
リイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すこと
で分離層１００が選択的にエッチングされ、最終的には完全に除去される。
【０１６０】
本実施例の場合、分離層１００は露呈した端部から徐々にエッチングされていき、完全
に除去された時点で第１の基板１０１と下地膜１０２が分離される。
【０１６１】
次いで、下地膜１０２と第２の基板（プラスチック基板）１１０８とを接着層１１０７
で貼り合わせる。（図１２）また、第２の基板（プラスチック基板）１１０８上には、画
素部においては各画素電極毎にＲＧＢのいずれかのカラーフィルタ１１０６が配置されて
いる。また、遮光するため各ＴＦＴと重なるように赤色のカラーフィルタが配置されてい
る。なお、図１２の画素部は赤（Ｒ）の画素のものである。また、図１３に緑（Ｇ）また
は青（Ｂ）の画素の場合における画素部の断面構造図の一例を示した。ＴＦＴと重なるカ
ラーフィルタは赤のカラーフィルタ１１０６ａとし、開口部１１０９と重なるカラーフィ
ルタは緑（Ｇ）または青（Ｂ）のカラーフィルタ１１０６ｂを配置する。
【０１６２】
また、図１２、図１３、及び図１６〜図１８には端子部を図示していないが、実施例２
または実施例３で示した端子部のいずれか一の構成と同様に分離層に達するコンタクトホ
ールを形成し、所望の配線と接続する電極を作製すればよい。
【実施例７】
【０１６３】
実施例６に示したカラーフィルタ１１０６において、図１４にストライプ状のカラーフ
ィルタとした場合を適用した一例を本実施例に示す。図１４（Ａ）は基板１４００上に設
けられた画素部１４０１、ソース線側駆動回路１４０２、及びゲート線側駆動回路１４０
３とカラーフィルタ１４０４〜１４０５との配置関係を簡略に示した上面図である。本実
施例は、周辺回路である駆動回路１４０２、１４０３上に赤のカラーフィルタ（Ｒ）１４
０４ａ、１４０４ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役
割も果たしている。また、画素部１４０１上にはストライプ状にカラーフィルタ（Ｂ）１
４０５ｂ、カラーフィルタ（Ｒ）１４０５ａ、カラーフィルタ（Ｇ）１４０５ｃが繰り返
し配置されている。図１４（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した
。図１４（Ｂ）に示すように画素ＴＦＴ部１４０７を保護するカラーフィルタ１４０５ｄ
が各画素毎に形成されている。なお、ここではソース線、ゲート線、電極を図示していな
いが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。この
ようにすることによってカラーフィルタ１４０５ｄはブラックマスクの役割を果たすため
、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と
画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画
素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が
存在している。
【実施例８】
【０１６４】
本実施例は実施例７とは異なるカラーフィルタの配置の例を図１５に示す。
【０１６５】
図１５（Ａ）は基板１５００上に設けられた画素部１５０１、ソース線側駆動回路１５０
２、及びゲート線側駆動回路１５０３とカラーフィルタ１５０４、１５０５との配置関係
を簡略に示した上面図である。本発明は、周辺回路である駆動回路１５０２、１５０３上
に赤のカラーフィルタ（Ｒ）１５０４が設けられ、ＴＦＴの活性層の光劣化を防止すると
同時に平坦化の役割も果たしている。また、画素部１５０１上にはマトリクス状にカラー
フィルタ（Ｂ）１５０５ｂ、カラーフィルタ（Ｇ）１５０５ｃが配置され、それらの間隙
を埋めるようにカラーフィルタ（Ｒ）１５０５ａが形成されている。図１５（Ｂ）に画素
の一部（３×３行列）を拡大した模式図を示した。図１５（Ｂ）に示すように画素ＴＦＴ
部１５０７を保護するカラーフィルタ１５０５ａは互いに繋がっている。なお、ここでは
ソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように
配置されているため、光漏れはない。このようにすることによってカラーフィルタ１５０
５ａはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程
が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図
示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成してい
るためコンタクトホールの箇所には開口が存在している。
【実施例９】
【０１６６】
実施例５〜８を用いて得られたアクティブマトリクス型液晶表示装置の構成を図１９の斜
視図を用いて説明する。なお、図１９において、図１２、図１３、図１６〜図１８と同じ
符号同士は対応している。図１９においてアクティブマトリクス型液晶表示装置は、プラ
スチック基板１１０８上に形成された、画素部１２０４と、走査信号駆動回路１２０５と
、画像信号駆動回路１２０６とその他の信号処理回路１２０７とで構成される。画素部１
２０４には画素ＴＦＴ１１０４と保持容量１１０５が設けられ、画素部の周辺に設けられ
る駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１２０５と、
画像信号駆動回路１２０６はそれぞれゲート配線２２４とソース配線１６４で画素ＴＦＴ
１１０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circu
it：ＦＰＣ）１２０８が外部入力端子１２０１に接続していて画像信号などを入力するの
に用いる。そして接続配線１２０３でそれぞれの駆動回路に接続している。また、基板１
１０８には図示していないが、カラーフィルタが設けられている。
【実施例１０】
【０１６７】
実施例１〜４ではＥＬ素子を用いた電気光学装置を例にして説明してきたが、本願発明
はＥＣ（エレクトロクロミクス）表示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）または半導体を用いた発光ダイオードを有する電気光学装置に用いることも可能であ
る。
【実施例１１】
【０１６８】
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティ
ブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリ
クス型ＥＣ表示装置）に用いることができる。即ち、それら電気光学装置を表示部に組み
込んだ電子機器全てに本願発明を実施できる。
【０１６９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２１及び図２
２に示す。
【０１７０】
図２１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用すること
ができる。
【０１７１】
図２１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２に適用することができる。
【０１７２】
図２１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５に適用できる。
【０１７３】
図２１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アー
ム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７４】
図２１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１７５】
図２１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に
適用することができる。
【０１７６】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音
声出力部２９０２、音声入力部２９０３、表示部２９０４に適用することができる。
【０１７７】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３に適用することができる。
【０１７８】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１７９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせから
なる構成を用いても実現することができる。
【技術分野】
【０００１】
本願発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置
（以下、発光装置という）もしくは電極間に液晶を挟んだ素子（以下、液晶素子という）
を有する装置（以下、液晶表示装置あるいは液晶モジュールという）を含む半導体装置お
よびその作製方法に関する。例えば、液晶表示装置や発光装置に代表される電気光学装置
およびその様な電気光学装置（電子装置）を部品として搭載した電子機器（電子器具）に
関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（以下、ＴＦＴという）を構成する技術が注目されている。薄膜ト
ランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装
置や発光装置のスイッチング素子として開発が急がれている。
【０００４】
また、近年、軽量化のため、フレキシブルなプラスチックフィルムの上に発光素子やＴ
ＦＴを形成することが試みられているが、現状では、ガラス基板上に形成したＴＦＴと比
べ良好なＴＦＴは作製されていない。
【０００５】
ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を利用
した発光素子（以下、ＥＬ素子という）を用いた発光装置（以下、ＥＬ表示装置あるいは
ＥＬモジュールという）の開発が進んでいる。ＥＬ表示装置は、陽極と陰極との間にＥＬ
材料を挟んだ構造のＥＬ素子を含む構造からなっている。この陽極と陰極との間に電圧を
加えることによって、ＥＬ材料中に電流を流してキャリアを再結合させ、発光する。この
ようにＥＬ表示装置は発光素子自体に発光能力があるため、液晶表示装置に用いるような
バックライトが不必要である。加えて、視野角が広く、軽量であり、且つ、低消費電力で
ある。
【０００６】
また、このＥＬ表示装置においては、赤色、緑色、あるいは青色を有する光を発光する
ＥＬ素子をマトリクス状に配置するカラー化方式と、白色光を発光するＥＬ素子を用いカ
ラーフィルタによるカラー化方式とがある。
【０００７】
赤色、緑色、あるいは青色を有する光を発光するＥＬ素子を用いたＥＬ表示装置では、
色ごとにＥＬ材料が異なるため素子特性も異なり均一な表示を得ることは困難であった。
【０００８】
また、白色光を発光するＥＬ素子を用いカラーフィルタによるカラー化方式は、Ｒ（赤
）、Ｇ（緑）、Ｂ（青）のカラーフィルタを画素に対応する位置に形成し、これにより画
素ごとに取り出す光の色を変えるものである。なお、画素に対応した位置とは、画素電極
と一致する位置を指す。このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層
と、画素の間隙だけを残して遮光マスクとを有し、光を透過させることによって赤色、緑
色、青色の光を抽出する。また、カラーフィルタの遮光マスクは、一般的に金属膜または
黒色顔料を含有した有機膜で構成されている。
【０００９】
また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体と
したＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲー
ト線とがそれぞれ形成された素子基板と、これに対向配置された対向電極を有する対向基
板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対
向基板上に形成されている。原理的には上記に示したカラーフィルタを用いたＥＬ表示装
置のカラー化方式と同様である。そして、素子基板と対向基板にそれぞれ光シャッタとし
て偏光板を配置し、カラー画像を表示している。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本願発明は、プラスチック支持体（プラスチックフィルムもしくはプラスチック基板を
含む）を用いて高性能な電気光学装置を作製するための技術を提供することを課題とする
。
【００１１】
また、遮光マスクとして金属膜を用いた液晶表示装置では、他の配線との寄生容量が形
成され信号の遅延が生じやすいという問題が生じていた。また、遮光マスクを他の配線と
絶縁するために有機膜を用いた場合、製造工程が増加するという問題が生じていた。
【課題を解決するための手段】
【００１２】
本願発明は、プラスチックに比べて耐熱性のある基板（ガラス基板、石英基板、シリコ
ン基板、金属基板、もしくはセラミックス基板）の上に必要な素子を形成し、後にそれら
の素子を室温の処理によりプラスチック支持体に移すことを特徴としている。
【００１３】
なお、前記必要な素子とは、アクティブマトリクス型の電気光学装置ならば画素のスイ
ッチング素子として用いる半導体素子（典型的にはＴＦＴ）もしくはＭＩＭ素子並びに発
光素子を指す。
【００１４】
また、プラスチック支持体としてはＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリ
カーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレン
ナフタレート）を用いることができる。
【００１５】
本明細書で開示する発明の構成は、 基板上に接着層と、 前記接着層上に絶縁膜と、
前記絶縁膜上に発光素子とを有し、 前記発光素子から発光した光は、前記基板を通過
して放射されることを特徴とする半導体装置である。
【００１６】
上記構成において、前記基板は、有機材料からなるプラスチック基板である。
また、前記絶縁膜上に駆動回路を有し、前記発光素子及び前記駆動回路はＴＦＴを有して
いる。
【００１７】
また、各上記構成において、前記基板上にカラーフィルタが、発光素子と重なる位置に
設けられている。なお、ここではカラーフィルタとして、パターニングされた１つの着色
層（単色）を指している。また、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を
有していることを特徴としている。また、前記カラーフィルタのうち、赤色のカラーフィ
ルタが、少なくとも前記ＴＦＴのチャネル形成領域と重なる位置に設けられていることを
特徴としている。
【００１８】
また、各上記構成において、前記基板に対向して固定基板が前記発光素子上に設けられ
ている。
【００１９】
また、他の発明の構成は、 ＴＦＴが設けられ、且つ有機材料からなる第１の基板と、
第２の基板と、 前記第１の基板と前記第２の基板との間に保持された液晶材料とを有
し、 前記第１の基板と前記ＴＦＴとの間にカラーフィルタを備えたことを特徴とする半
導体装置である。
【００２０】
上記構成において、前記有機材料からなる第１の基板は、プラスチック基板である。ま
た、前記カラーフィルタを覆い、且つ平坦化された絶縁膜を有していることを特徴として
いる。また、前記カラーフィルタは、少なくともＴＦＴのチャネル形成領域と重なる位置
に設けられていることを特徴としている。また、前記カラーフィルタとともにブラックマ
スクを有していることを特徴としている。
【００２１】
また、上記構造を実現するための作製方法に関する発明の構成は、第１の基板上に分離
層を形成する工程と、 前記分離層上に絶縁膜を形成する工程と、 前記絶縁膜上に発光
素子を形成する工程と、 前記発光素子上に第１接着層を用いて固定基板を貼り合わせる
工程と、 フッ化ハロゲンを含むガスに晒すことにより前記分離層を除去して第１の基板
を分離する工程と、 前記絶縁膜と第２の基板とを第２接着層を用いて貼り合わせる工程
とを有し、 前記第２の基板上にはカラーフィルタを有していることを特徴とする半導体
装置の作製方法である。
【００２２】
上記構成において、前記第２の基板として、プラスチック基板を用いることを特徴とし
ている。また、前記分離層としてシリコンからなる膜を用いることを特徴としている。
【００２３】
また、上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性
層と重なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であ
ることを特徴としている。
【００２４】
また、作製方法に関する他の発明の構成は、 第１の基板上に分離層を形成する工程と
、 前記分離層上に絶縁膜を形成する工程と、 前記絶縁膜上に活性層、ゲート絶縁膜、
ゲート電極を形成する工程と、 前記ゲート電極を覆う第１層間絶縁膜を形成する工程と
、 前記第１層間絶縁膜上に配線及び画素電極を形成する工程と、 対向電極を設けた固
定基板をシール剤により前記第１の基板の上に貼り合わせる工程と、 前記画素電極と前
記対向電極との間に液晶を注入する工程と、 前記分離層をフッ化ハロゲンを含むガスに
晒すことにより除去して第１の基板を分離する工程と、 前記絶縁膜と第２の基板とを接
着層を用いて貼り合わせる工程とを有し、 前記第２の基板上にはカラーフィルタを有し
ていることを特徴とする半導体装置の作製方法である。
【００２５】
上記構成において、前記カラーフィルタは、前記第２の基板側から見て前記活性層と重
なることを特徴としている。また、前記活性層と重なるカラーフィルタは赤色であること
を特徴としている。
【００２６】
また、上記構成において、前記第２の基板として、プラスチック基板を用いることを特
徴としている。また、前記固定基板として透光性を有する基板を用いることを特徴として
いる。
【００２７】
また、上記構成において、前記分離層としてシリコンからなる膜を用いることを特徴と
している。
【００２８】
また、前記分離層を除去して第１の基板を分離する工程としては、公知の技術、例えば分
離層としてシリコンを用い、レーザー光を照射することによって分離してもよい。
【発明の効果】
【００２９】
本発明は、半導体素子の作製過程においてプラスチックよりも耐熱性の高い基板（素子
形成基板）を用いるため、電気特性の高い半導体素子を作製することができる。さらに、
半導体素子及び発光素子を形成した後で前記素子形成基板を剥離し、プラスチック支持体
を貼り合わせる。
【００３０】
そのため、プラスチック支持体を支持基板とし、且つ、高性能な電気光学装置を作製す
ることが可能となる。また、支持基板がプラスチックであるため、フレキシブルな電気光
学装置にすることもでき、且つ、軽量な電気光学装置とすることが可能である。
【００３１】
また、半導体素子及び発光素子が設けられた下地膜とプラスチック支持体との間にカラ
ーフィルタを設けることによりカラー化を達成するとともに、ＴＦＴの遮光膜として機能
させることができ、装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明のＥＬ表示装置を示す図。
【図２】各画素における発光方向を示す図。
【図３】本発明の上面図を示す図。
【図４】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図５】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図６】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図７】ＥＬ表示装置の作製工程を示す図。（実施例１）
【図８】ＥＬ表示装置の作製工程を示す図。（実施例２）
【図９】ＥＬ表示装置の作製工程を示す図。（実施例２）
【図１０】本発明のＥＬ表示装置の端子部を示す図。
【図１１】本発明のＥＬ表示装置の外観を示す図。
【図１２】アクティブマトリクス型液晶表示装置の断面構造図。
【図１３】液晶表示装置の画素部の断面構造図。
【図１４】カラーフィルタの画素の配置例を示す図。
【図１５】カラーフィルタの画素の配置例を示す図。
【図１６】ＡＭ−ＬＣＤの作製工程を示す図。
【図１７】ＡＭ−ＬＣＤの作製工程を示す図。
【図１８】ＡＭ−ＬＣＤの作製工程を示す図。
【図１９】ＡＭ−ＬＣＤの外観を示す図。
【図２０】非単結晶珪素膜に対する吸収率を示す図。
【図２１】電子機器の一例を示す図。
【図２２】電子機器の一例を示す図。
【発明を実施するための形態】
【００３３】
本願発明の実施形態について、以下に説明する。
【００３４】
(実施の形態１) 図１は、本願発明の一例（ＥＬ表示装置）を示したものである。
【００３５】
プラスチック基板（第２の基板）１１と下地膜１２とが第２接着層５８で接着されてい
る。また、下地膜１２上には画素部を構成するスイッチング用ＴＦＴ２０１、電流制御用
ＴＦＴ２０２、駆動回路を構成するｐチャネル型ＴＦＴ２０５、ｎチャネル型ＴＦＴ２０
４が設けられている。なお、各ＴＦＴは、各ＴＦＴの活性層（チャネル形成領域１７ａ、
１７ｂ、２９、３８、４２、ソース領域１３、２６、３５、４０、ドレイン領域１４、２
７、３６、４１、ＬＤＤ領域１５ａ〜ｄ、３７を含む）と、活性層を覆うゲート絶縁膜１
８と、ゲート絶縁膜を介してチャネル形成領域と重なるゲート電極１９ａ、１９ｂ、３０
、３９、４３と、ゲート電極を覆う第１層間絶縁膜２０と、第１層間絶縁膜上に前記活性
層に達するソース配線２１、３１、４４、４５、及びドレイン配線２２、３２、４６と、
ソース配線及びドレイン配線を覆う第１パッシベーション膜４７と、第１パッシベーショ
ン膜を覆う第２層間絶縁膜４８とを含む。ただし、電流制御用ＴＦＴ２０２においては、
第２層間絶縁膜４８上にドレイン配線３２に達する画素電極（陽極）４９と、画素電極上
にＥＬ層５１と、ＥＬ層上に陰極５２と、陰極上に保護電極５３とを有している。
【００３６】
また、保護電極を覆う第２パッシベーション膜５４と固定基板５６とを接着させる第１
接着層５５が設けられている。この固定基板５６は、素子と基板とを分離する際、素子を
固定するためのものであり、固定基板５６は、ガラス基板、石英基板、セラミック基板、
シリコン基板、もしくはプラスチック基板であればよい。
【００３７】
図１に示したＥＬ表示装置の発光方向は、図中の矢印の方向であり、発光した光は、カ
ラーフィルタ５７を通過し、第２の基板１１を通過して放射される。
【００３８】
また、本願発明は、第２の基板１１において貼り合わせる面側にカラーフィルタ５７が
設けられていることも特徴の一つである。また、図３に示すように第２の基板１１上に駆
動回路部（ゲート線側駆動回路３０３、ソース線側駆動回路３０４）及び画素部３０２の
ＴＦＴ素子の遮光膜としてカラーフィルタ５７を配置していることを特徴としている。ま
た、画素部において、図２に画素部（Ｒ）３０１、画素部（Ｇ）３０２、画素部（Ｂ）３
０３のそれぞれに対応するカラーフィルタ３０４〜３０８の配置例を示す。特に遮光膜と
してカラーフィルタを用いる場合、赤色のカラーフィルタは通過する光の波長が高く、非
単結晶珪素膜にほとんど影響を与えないため、有効である。参考までに非単結晶珪素膜５
５ｎｍに対する吸収率と照射される波長との関係を図２０に示した。
【００３９】
本発明において、光の劣化から保護するためにＴＦＴのゲート電極の下方、即ちチャネ
ル形成領域の下方にカラーフィルタ（Ｒ）を形成する。
【００４０】
また、カラーフィルタには、最も単純なストライプパターンをはじめとして、斜めモザ
イク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列などを
用いることができる。
【００４１】
なお、プラスチック基板上のカラーフィルタを保護するために保護絶縁膜を形成しても
よい。保護絶縁膜は、カラーフィルタに含まれる不純物による汚染を防ぐ上で重要な役割
を果たす。こうすることによって劣化しやすいカラーフィルタを保護できる。また、耐熱
性も向上することができる。また、カラーフィルタを覆う平坦化のための絶縁膜を形成し
てもよい。加えて、カラーフィルタとともにブラックマトリクスを形成してもよい。
【００４２】
また、本願発明は上記構成を実現するための工程として、ＴＦＴ素子をシリコン膜（シ
リコンゲルマニウム膜も含む）からなる分離層（膜厚１００〜５００ｎｍ）の上に形成し
ておき、最終工程にてフッ化ハロゲンを含むガスを用いて分離層を除去することを特徴と
している。その結果、各素子と前記基板とが分離されるので、その後、素子をプラスチッ
ク支持体に接着することが可能となる。このフッ化ハロゲンによるシリコン膜のエッチン
グは室温で容易に進行するため、耐熱性の低い発光素子を形成した後であっても問題なく
行うことができる。
【００４３】
フッ化ハロゲンとは化学式ＸＦn（Ｘはフッ素以外のハロゲン、ｎは整数）で示される
物質であり、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ3）、一フッ化臭素（Ｂｒ
Ｆ）、三フッ化臭素（ＢｒＦ3）、一フッ化ヨウ素（ＩＦ）もしくは三フッ化ヨウ素（Ｉ
Ｆ3）を用いることができる。また、シリコン膜は結晶質シリコン膜であっても非晶質シ
リコン膜であっても良い。このフッ化ハロゲンは、シリコン膜と酸化シリコン膜との選択
比が大きく、シリコン膜の選択的なエッチングが可能である。
【００４４】
なお、上述のフッ化ハロゲンにシリコン膜を晒すだけでシリコン膜はエッチングされる
が、他のフッ化物（四フッ化炭素（ＣＦ4）もしくは三フッ化窒素）であってもプラズマ
状態とすることで本願発明に用いることは可能である。
【００４５】
加えて、物理的な作用（光、熱など）、化学的な作用（薬液との反応など）、あるいは
機械的な作用（引張力、振動など）のいずれか一または複数の作用を受けることで基板か
ら分離させてもよい。
【００４６】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができる
とともに、さらなるＥＬ表示装置の軽量化を図ることができる。また、組み立てが容易と
なる。
【００４７】
(実施の形態２) 図１２は、本願発明の一例（液晶表示装置）を示したものである。
【００４８】
第２の基板（プラスチック基板）１１０８上にカラーフィルタ１１０６を設けられ、第
１の接着層１１０７によりＴＦＴ素子の下地膜と接着されている。なお、ここでは、赤色
、青色、緑色の画素のうち、赤色の画素部を示している。また、固定基板１００１には対
向電極１００２、配向膜１００３が設けられている。
ただし、固定基板は透光性を有した基板である。また、ＴＦＴ素子と固定基板は、図示し
ていないがシール材で接着されている。画素部の画素電極と対向基板との間には液晶１０
０４が挟持されている。
【００４９】
図１２において、最も特徴的である点は、カラーフィルタが設けてある面を内側にして
貼り合わせている点である。また、カラーフィルタの配置は図１４、図１５に示したよう
にする。このように、駆動回路部及び画素部のＴＦＴ素子の遮光膜としてカラーフィルタ
を配置した場合、赤色のカラーフィルタは通過する光の波長が高く、非単結晶珪素膜にほ
とんど影響を与えないため、有効である。また、カラーフィルタからなる遮光膜とＴＦＴ
の半導体膜との距離が近いため、効率よく遮光することができる。
【００５０】
こうすることにより、プラスチック基板上に特性の良好なＴＦＴを設けることができる
とともに、さらなる液晶表示装置の軽量化を図ることができる。また、組み立てが容易と
なる。
【００５１】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
【実施例１】
【００５２】
本願発明の実施例について図４〜図７を用いて説明する。ここでは、第１の基板５００上
に画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明
する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路
を図示することとする。
【００５３】
図４（Ａ）において、５００は素子が形成される基板（以下、素子形成基板という）で
あり、その上には非晶質シリコン膜からなる分離層５０１ａが１００〜５００ｎｍ（本実
施の形態では３００ｎｍ）の厚さに形成される。本実施の形態では素子形成基板（第１の
基板）５００としてガラス基板を用いるが、石英基板、シリコン基板、金属基板もしくは
セラミックス基板を用いても構わない。なお、本明細書中では、半導体素子もしくは発光
素子が形成された基板全体を指して素子形成基板と呼ぶ場合もある。
【００５４】
また、分離層５０１ａの成膜は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法もしく
は蒸着法を用いれば良い。分離層５０１ａの上には酸化シリコン膜からなる絶縁膜５０１
ｂが２００ｎｍの厚さに形成される。絶縁膜５０１ｂの形成は減圧熱ＣＶＤ法、プラズマ
ＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。
【００５５】
次に、絶縁膜５０１ｂの上に５０ｎｍの厚さの非晶質シリコン膜５０２を公知の成膜法
で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半
導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜な
どの非晶質構造を含む化合物半導体膜でも良い。
【００５６】
ここから図４（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を完全
に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結晶化
方法に関する技術を開示している。
【００５７】
まず、開口部５０３a、５０３bを有する保護膜５０４を形成する。本実施例では１５０
ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッケ
ル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。このＮｉ含有層の形成に関し
ては、前記公報を参考にすれば良い。
【００５８】
次に、図４（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加え
、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎｉ
添加領域という）５０６a、５０６bを起点として、基板と概略平行に結晶化が進行し、棒
状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
【００５９】
次に、図４（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属する
元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。
こうして高濃度にリンが添加された領域（以下、リン添加領域という）５０８a、５０８b
が形成される。
【００６０】
次に、図４（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を加
える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆
ど全て矢印が示すようにリン添加領域５０８a、５０８bに捕獲されてしまう。これはリン
による金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる
。
【００６１】
この工程によりポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン
分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉが、この
程度まで低減されるとＴＦＴ特性には何ら悪影響を与えることはない。また、この濃度は
殆ど現状のＳＩＭＳ分析の測定限界であるので、実際にはさらに低い濃度（２×１０17at
oms/cm3以下）であると考えられる。
【００６２】
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレ
ベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５
０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。なお、この
時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン
膜を用いて形成すると良い。（図４（Ｄ））
【００６３】
次に、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成し、その上で酸
化雰囲気中で９５０℃、１時間の加熱処理を加え、熱酸化工程を行う。
なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い
。
【００６４】
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５
ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち
、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこの熱
酸化工程によって３０ｎｍとなる。（図４（Ｅ））
【００６５】
次に、図５（Ｂ）に示すように、レジストマスク５１５a、５１５ｂを形成し、ゲート
絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加
する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまた
はガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのし
きい値電圧を制御するための工程である。
【００６６】
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンド
ープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６〜５１８が形成される。
【００６７】
次に、図５（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート絶
縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加す
る。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又
は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離し
ないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃
度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００６８】
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜
５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
【００６９】
次に、図５（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活性
化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられてい
るので電熱炉を用いたファーネスアニール処理が好ましい。また、図５（Ａ）の工程でチ
ャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっている
可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
【００７０】
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００
℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にし
て熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
【００７１】
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存
在するｎ型不純物元素を添加していない領域（図５（Ａ）の工程で形成されたｐ型不純物
領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点にお
いて、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味す
る。
【００７２】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２１〜
５２４を形成する。なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて
二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知の導電
膜を用いることができる。
【００７３】
具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）または、導電
性を有するシリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物でなる
膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素
を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素の
シリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いるこ
とができる。勿論、単層で用いても積層して用いても良い。
【００７４】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングス
テン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
【００７５】
また、この時、ゲート電極５２２はｎ型不純物領域５２０の一部とゲート絶縁膜５１４
を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領
域となる。なお、ゲート電極５２３a、５２３bは断面では二つに見えるが、実際は電気的
に接続されている。
【００７６】
次に、図６（Ａ）に示すように、ゲート電極５２１〜５２４をマスクとして自己整合的
にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５２
５〜５３２にはｎ型不純物領域５２０の濃度でリンが添加されるように調節する。具体的
には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3
）の濃度が好ましい。
【００７７】
次に、図６（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３３a〜５
３３ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不
純物領域５３４〜５３８を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンド
ープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には
２×１０20〜５×１０21atoms/cm3）となるように調節する。
【００７８】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
が、スイッチング用ＴＦＴは、図６（Ａ）の工程で形成したｎ型不純物領域５２８〜５３
０の一部を残す。この残された領域が、図１におけるスイッチング用ＴＦＴのＬＤＤ領域
１５a〜１５dに対応する。
【００７９】
次に、図６（Ｃ）に示すように、レジストマスク５３３a〜５３３ｄを除去し、新たに
レジストマスク５３９を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添
加し、高濃度にボロンを含む不純物領域５４０〜５４３を形成する。ここではジボラン（
Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には
５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
【００８０】
なお、不純物領域５４０〜５４３には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
【００８１】
次に、図６（Ｄ）に示すように、レジストマスク５３９を除去した後、第１層間絶縁膜
５４４を形成する。第１層間絶縁膜５４４としては、珪素を含む絶縁膜を単層で用いるか
、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmと
すれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪
素膜を積層した構造とする。
【００８２】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化
手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。
【００８３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【００８４】
なお、水素化処理は第１層間絶縁膜５４４を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
【００８５】
次に、図７（Ａ）に示すように、第１層間絶縁膜５４４に対してコンタクトホールを形
成し、ソース配線５４５〜５４８と、ドレイン配線５４９〜５５１を形成する。加えて、
分離層を効率よく除去するために、画素の各所に分離層５０１ａまで達するコンタクトホ
ールを形成する。また、ここでは図示しないが、外部の配線と接続させるために端子部に
おいて、分離層５０１ａまで達するコンタクトホールを形成し、ソース配線またはドレイ
ン配線と接続する配線を形成している。また、上記分離層５０１ａまで達するコンタクト
ホールは、第１層間絶縁膜５４４、ゲート絶縁膜５１４、下地膜５０１ｂを順次エッチン
グすることによって形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔ
ｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３
層構造の積層膜とする。勿論、他の導電膜でも良い。
【００８６】
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜５５２を形成する。本実施例では第１パッシベーション膜５５２として３００ｎｍ
厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
【００８７】
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプ
ラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜
５４４に供給され、熱処理を行うことで、第１パッシベーション膜５５２の膜質が改善さ
れる。それと同時に、第１層間絶縁膜５４４に添加された水素が下層側に拡散するため、
効果的に活性層を水素化することができる。
【００８８】
次に、図７（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５３を形成する。
有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用するこ
とができる。特に、第２層間絶縁膜５５３はＴＦＴが形成する段差を平坦化する必要があ
るので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアクリ
ル膜を形成する。
【００８９】
次に、第２層間絶縁膜５５３、第１パッシベーション膜５５２にドレイン配線５５１に
達するコンタクトホールを形成し、画素電極（陽極）５５４を形成する。本実施例では酸
化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明
導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
【００９０】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素
電極５５４に対応する位置に開口部を形成して第３層間絶縁膜５５５を形成する。開口部
を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とするこ
とができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著
な問題となってしまう。
【００９１】
次に、ＥＬ層５５６及び陰極（ＭｇＡｇ電極）５５７を、真空蒸着法を用いて大気解放
しないで連続形成する。 なお、ＥＬ層５５６の膜厚は８０〜２００ｎｍ（典型的には１
００〜１２０ｎｍ）、陰極５５７の厚さは１８０〜３００ｎｍ（典型的には２００〜２５
０ｎｍ）とすれば良い。
【００９２】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対
して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォ
トリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好
ましい。
【００９３】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを
用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスク
を用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に
ＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【００９４】
なお、ＥＬ層５５６としては公知の材料を用いることができる。公知の材料としては、
駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、
発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の
材料であっても良い。
【００９５】
なお、緑色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3（トリス−８−
キノリノラトアルミニウム錯体）を用い、キナクリドンもしくはクマリン６をドーパント
として添加する。また、赤色の発光層を形成する時は、発光層の母体材料としてＡｌｑ3
を用い、ＤＣＪＴ、ＤＣＭ１もしくはＤＣＭ２をドーパントとして添加する。また、青色
の発光層を形成する時は、発光層の母体材料としてＢＡｌｑ3（２−メチル−８−キノリ
ノールとフェノール誘導体の混合配位子を持つ５配位の錯体）を用い、ペリレンをドーパ
ントとして添加する。
【００９６】
勿論、上記有機材料に限定する必要はなく、公知の低分子系有機ＥＬ材料、高分子系有
機ＥＬ材料もしくは無機ＥＬ材料を用いることが可能である。高分子系有機ＥＬ材料を用
いる場合は塗布法を用いることもできる。また、ＥＬ層として一重項励起により発光（蛍
光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（
リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。
【００９７】
また、保護電極５５８としてはアルミニウムを主成分とする導電膜を用いれば良い。保
護電極５５８はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成
すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
【００９８】
最後に、窒化珪素膜でなる第２パッシベーション膜５５９を３００ｎｍの厚さに形成す
る。実際には保護電極５５８がＥＬ層を水分等から保護する役割を果たすが、さらに第２
パッシベーション膜５５９を形成しておくことで、ＥＬ素子の信頼性をさらに高めること
ができる。
【００９９】
こうして第１の基板５００上に図７（Ｃ）に示すような構造のアクティブマトリクス型
ＥＬ表示装置が完成する。なお、実際には、図７（Ｃ）まで完成したら、さらに外気に曝
されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィル
ム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）す
ることが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性
材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【実施例２】
【０１００】
本実施例では、実施例１の工程終了後、実施例１で第１の基板上に形成されたＴＦＴ及
びＥＬ素子をプラスチック基板に移す工程の一例を図８、図９に説明する。
【０１０１】
まず、実施例１に従って図７（Ｃ）の状態を得る。ただし、本実施例では、カラーフィ
ルタを用いるため、白色発光の有機ＥＬ層を備えたＥＬ素子を用いた。
具体的には、発光層として、特開平８−９６９５９号公報または特開平９−６３７７０号
公報に記載された材料を用いれば良い。本実施例では発光層として１，２−ジクロロメタ
ンに、ＰＶＫ（ポリビニルカルバゾール）、Ｂｕ−ＰＢＤ（２−（４'−tert−ブチルフ
ェニル）−５−（４''−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、
ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ
−ピラン）、ＴＰＢ（テトラフェニルブタジエン）、ナイルレッドを溶解したものを用い
る。
【０１０２】
なお、図８（Ａ）は、図７（Ｃ）に対応している。また、図７（Ｃ）中の第１の基板５
００は第１の基板６００に対応し、分離層５０１ａは分離層６０１に対応している。ただ
し、実施例１では示さなかったが図８（Ａ）では端子部も示している。端子部においてソ
ース配線またはドレイン配線と接続している配線は分離層６０１と接して形成されている
。
【０１０３】
次に、図８（Ｂ）に示すように、第１接着層６０３により素子を固定するための基板（
以下、固定基板という）６０２を貼り合わせる。本実施の形態では固定基板６０２として
可撓性のプラスチックフィルムを用いるが、ガラス基板、石英基板、プラスチック基板、
シリコン基板もしくはセラミックス基板を用いても良い。また、第１接着層６０３として
は、後に分離層６０１を除去する際に選択比のとれる材料を用いる必要がある。
【０１０４】
代表的には樹脂からなる絶縁膜を用いることができ、本実施の形態ではポリイミドを用
いるが、アクリル、ポリアミドもしくはエポキシ樹脂を用いても良い。
なお、ＥＬ素子から見て観測者側（電気光学装置の使用者側）に位置する場合は、光を透
過する材料であることが必要である。
【０１０５】
図８（Ｂ）のプロセスを行うことによりパッケージング処理と同様に、ＥＬ素子を完全
に大気から遮断することができる。これにより酸化による有機ＥＬ材料の劣化をほぼ完全
に抑制することができ、ＥＬ素子の信頼性を大幅に向上させることができる。
【０１０６】
次に、図８（Ｃ）に示すように、ＥＬ素子の形成された第１の基板６００全体を、フッ
化ハロゲンを含むガス中に晒し、分離層６０１の除去を行う。本実施の形態ではフッ化ハ
ロゲンとして三フッ化塩素（ＣｌＦ3）を用い、希釈ガスとして窒素を用いる。希釈ガス
としては、アルゴン、ヘリウムもしくはネオンを用いても良い。流量は共に５００ｓｃｃ
ｍ（８．３５×１０-6ｍ3／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１
．３×１０3Ｐａ）とすれば良い。
また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１０７】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポ
リイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すこと
で分離層６０１が選択的にエッチングされ、最終的には完全に除去される。なお、同じく
シリコン膜で形成されている活性層はゲート絶縁膜に覆われているため三フッ化塩素ガス
に晒されることがなく、エッチングされることはない。
【０１０８】
本実施例の場合、分離層６０１は露呈した端部から徐々にエッチングされていき、完全
に除去された時点で第１の基板６００と下地膜が分離される。このとき、ＴＦＴ及びＥＬ
素子は薄膜を積層して形成されているが、固定基板６０２に移された形で残る。
【０１０９】
なお、ここでは分離層６０１が端部からエッチングされていくことになるが、第１の基
板６００が大きくなると完全に除去されるまでの時間が長くなり好ましいものではない。
従って、第１の基板６００が対角３インチ以下（好ましくは対角１インチ以下）である場
合に望ましい。
【０１１０】
こうして固定基板６０２にＴＦＴ及びＥＬ素子を移したら、図９（Ａ）に示すように、
第２接着層６０８を形成し、プラスチック基板である第２基板６０５を貼り合わせる。な
お、第２の基板６０５には、画素部において、各画素及びＴＦＴの位置に対応するカラー
フィルタ６０６が設けられ、端子部において端子接続部６０７と、露呈した配線と接する
ように端子接続部上に設けられた導電性フィラーを含む導電異方性接着剤６０９とが設け
られている。
【０１１１】
このとき、各カラーフィルタ６０６はスピンコート法とフォトリソグラフィ技術との組
み合わせもしくは印刷法を用いて形成することができるため、問題なくプラスチックフィ
ルム上に形成することができる。カラーフィルタは、顔料を含んだアクリル樹脂（富士フ
ィルムオーリン製）を膜厚１〜２μｍのものを用いた。また、素子形成基板上にカラーフ
ィルタを形成する場合に比べて、歩留まりの向上が期待できる。
【０１１２】
また、第２接着層６０８としては樹脂からなる絶縁膜（代表的にはポリイミド、アクリ
ル、ポリアミドもしくはエポキシ樹脂）を用いても良いし、無機絶縁膜（代表的には酸化
シリコン膜）を用いても良い。
【０１１３】
こうして第１の基板６００から第２の基板６０５へとＴＦＴ及びＥＬ素子が移される。
その結果、図９（Ｂ）に示したように、第２の基板６０５上に画素部６１２、駆動回路部
６１１、端子部６１０が設けられたフレキシブルなＥＬ表示装置を得ることができる。
【０１１４】
また、固定基板６００と第２の基板６０５を同一材料（プラスチックフィルム）
とすると熱膨張係数が等しくなるので、温度変化による応力歪みの影響を受けにくくする
ことができる。
【実施例３】
【０１１５】
本実施例では実施例２に示した端子部とは異なる構造の端子部を図１０（Ａ）
に示す。
【０１１６】
図１０（Ａ）において、ＴＦＴ素子及びＥＬ素子の構成は実施例２と同一であるので省
略する。
【０１１７】
以下に図１０（Ａ）に示した端子部の作製方法を示す。まず、第２の基板上に、実施例
２と同様にカラーフィルタを形成する。次いで、このカラーフィルタを覆う保護膜７０７
を形成する。次いで、保護膜上に露呈された配線と重なる位置に第１電極７０４を形成す
る。次いで、この状態の第２基板と下地膜７００とを接着層で接着する。次いで、第２の
基板７０５、保護膜７０７を順次エッチングして電極７０４に達するコンタクトホールを
形成する。次いで、第２電極７０６を形成する。こうして図１０（Ａ）に示した端子部７
０１が形成される。
【０１１８】
また、上記端子部とは構造が異なる他の例を図１０（Ｂ）に示す。
【０１１９】
図１０（Ｂ）において、画素部８０３及び駆動回路部８０２を形成する際、下地膜８０
０を形成する前に電極８０４を形成しておく。そして、貼り合わせる第２の基板８０５の
端部と固定基板との端部をずらすことによって、電極８０４を露出させたままの状態とす
る。こうして端子部８０１が形成される。
【０１２０】
本実施例は、実施例１または実施例２と自由に組み合わせることが可能である。
【実施例４】
【０１２１】
実施例１及び実施例２に従い、パッケージング等の処理により気密性を高めたら、第２
の基板（プラスチック基板）上に形成された素子又は回路から引き回された端子接続部６
０７（図９（Ａ））と外部信号端子とを接続するためのコネクター（フレキシブルプリン
トサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態に
までしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１２２】
本実施例では、本実施例のアクティブマトリクス型ＥＬ表示装置の構成を図１１の斜視
図を用いて説明する。本実施例のアクティブマトリクス型ＥＬ表示装置は、プラスチック
基板９０１上に形成された、画素部９０２と、ゲート側駆動回路９０３と、ソース側駆動
回路９０４で構成される。画素部のスイッチング用ＴＦＴ９０５はｎチャネル型ＴＦＴで
あり、ゲート側駆動回路９０３に接続されたゲート配線９０６、ソース側駆動回路９０４
に接続されたソース配線９０７の交点に配置されている。また、スイッチング用ＴＦＴ９
０５のドレインは電流制御用ＴＦＴ９０８のゲートに接続されている。
【０１２３】
さらに、電流制御用ＴＦＴ９０８のソース側は電源供給線９０９に接続される。本実施
例のような構造では、ＥＬ駆動電源線９０９には接地電位（アース電位）が与えられてい
る。また、電流制御用ＴＦＴ９０８のドレインにはＥＬ素子９１０が接続されている。ま
た、このＥＬ素子９１０のカソードには所定の電圧（本実施例では１０〜１２Ｖ）が加え
られる。
【０１２４】
そして、外部入出力端子となるＦＰＣ９１１には駆動回路まで信号を伝達するための入
出力配線（接続配線）９１２、９１３、及びＥＬ駆動電源線９０９に接続された入出力配
線９１４が設けられている。また、ここでは固定基板９１５でパッケージングしている。
【０１２５】
また、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である
。
【実施例５】
【０１２６】
本発明の実施例を図１６〜図１８を用いて説明する。ここでは、画素部の画素ＴＦＴお
よび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法につ
いて工程に従って詳細に説明する。
【０１２７】
図１６（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガ
ラス基板や石英基板などを用いる。
【０１２８】
そして、基板１０１のＴＦＴを形成する表面に、後の工程で基板１０１を分離するために
分離層１００を形成する。非晶質シリコン膜からなる分離層１００は１００〜５００ｎｍ
（本実施の形態では３００ｎｍ）の厚さに形成される。分離層１００の成膜は減圧熱ＣＶ
Ｄ法、プラズマＣＶＤ法、スパッタ法もしくは蒸着法を用いれば良い。分離層１００の上
には、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜また
は酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマ
ＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜
２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化
水素化シリコン膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積
層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜また
は２層以上積層させて形成しても良い。
【０１２９】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１
０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半
導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜な
どの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質シ
リコン膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形
成することも可能である。
【０１３０】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製
する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピッ
トサーマルアニール法（ＲＴＡ法）を適用することができる。
結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく
、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてか
ら結晶化させると膜表面の荒れを防ぐことができるので良い。
【０１３１】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキ
シマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを
用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈ
ｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/
cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合
わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図１６（Ｂ）に
示すように結晶質半導体層１０３ｂを得ることができる。
【０１３２】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリ
ソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶
質半導体層を島状に分割し、図１６（Ｃ）に示すように島状半導体層１０４〜１０８を形
成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【０１３３】
その後、プラズマＣＶＤ方またはスパッタ法により５０〜２００ｎｍの厚さの酸化シリ
コン膜によるマスク層を形成する。本実施例では１３０ｎｍの厚さの酸化シリコン膜を形
成した。
【０１３４】
次いで、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９はプラズマＣＶＤ法また
はスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本
実施例では、１２０nmの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2Ｏ
にＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されて
いるのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製
する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿
論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコ
ンを含む絶縁膜を単層または積層構造として用いても良い。
【０１３５】
そして、図１６（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９上にゲート電極
を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm
）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるい
は三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層に
はＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組
み合わせた合金膜が含まれる。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷ
をターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を
用いて熱ＣＶＤ法で形成することもできる。
【０１３６】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用して
レジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う
。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、
１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより
実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１０
０nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチン
グされる時間を推定し、それよりもエッチング時間を２０％増加させた時間を実際のエッ
チング時間とした。
【０１３７】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成
される。図１７（Ａ）で示すと同様にテーパー部の角度は１５〜３０°が形成される。残
渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を
増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（第
１の形状のゲート絶縁膜１０９）の選択比は２〜４（代表的には３）であるので、オーバ
ーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチン
グされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の
形状のゲート絶縁膜１３４が形成される。
【０１３８】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する
。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成し
たマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１
２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する
。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを
通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13
〜５×１０14atoms/cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与す
る不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領
域１２４、１２６、１２８、１３０、１３２には１×１０20〜１×１０21atomic/cm3の濃
度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不
純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20atomic/c
m3の濃度範囲でｎ型を付与する不純物元素が添加される。
【０１３９】
この工程において、第２の不純物領域（Ａ）１２５、１２７、１２９、１３１、１３３
において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型
を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不
純物領域（Ａ）１２５、１２７、１２９、１３１へ添加されるリン（Ｐ）の濃度は、第１
の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が
低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が
変化するためである。
【０１４０】
次に、図１７（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様
にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、
ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａ
でエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が
形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さ
が増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイ
アス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６
０°となる。また、第２の形状のゲート絶縁膜１３４の表面が４０nm程度エッチングされ
、新たに第３の形状のゲート絶縁膜１７０が形成される。
【０１４１】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０
13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純
物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、第２の
不純物領域（Ｂ）１４６〜１４９を形成する。
【０１４２】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆
の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０
、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０
８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し
全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物
元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【０１４３】
しかしながら、この不純物領域１５６、１５７は詳細にはｎ型を付与する不純物元素を
含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは
１×１０20〜１×１０21atoms/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不
純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20atoms／cm36の濃度でｎ型
を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16
〜５×１０18atoms/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これ
らの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の
濃度を１×１０19atoms／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａ
においては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることに
より、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機
能するために何ら問題はな生じない。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃ
は一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成さ
れる。
【０１４４】
その後、図１８（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間
絶縁膜１５８を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒
化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第
１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は
１００〜２００nmとする。
【０１４５】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に
、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒
素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施
例では５５０℃で４時間の熱処理を行った。
【０１４６】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で
、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行
う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる
）を行っても良い。
【０１４７】
次いで、第２の層間絶縁膜を有機絶縁物材料で形成する。このように、第２の層間絶縁
膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。ま
た、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８とし
て形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用
いると良い。
【０１４８】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形
成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領
域に達するコンタクトホールを形成する。
【０１４９】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ
５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６
４とドレイン線１６５〜１６８を形成する。
【０１５０】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、第６のフォトマスク（
ＰＭ６）によりパターニングすることによって画素電極（図１８（Ｂ）
において１８０で示す）を形成した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ
2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電
率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用
いることができる。
【０１５１】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画
素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型Ｔ
ＦＴ１１００、第１のｎチャネル型ＴＦＴ１１０１、第２のｐチャネル型ＴＦＴ１１０２
、第２のｎチャネル型ＴＦＴ１１０３、画素部には画素ＴＦＴ１１０４、保持容量１１０
５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と
呼ぶ。
【０１５２】
駆動回路の第１のｐチャネル型ＴＦＴ１１００には、第２のテーパー形状を有する導電
層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０
６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電
極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲ
ート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する
構造となっている。
【０１５３】
第１のｎチャネル型ＴＦＴ１１０１には、第２のテーパー形状を有する導電層がゲート
電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース
領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と
重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）（Ａ）２０９ｂ、一部がゲート
電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造
となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲー
ト電極２２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート
電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのよ
うなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、
ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【０１５４】
駆動回路の第２のｐチャネル型ＴＦＴ１１０２は同様に、第２のテーパー形状を有する
導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域
２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲー
ト電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部
がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有
する構造となっている。
【０１５５】
駆動回路の第２のｎチャネル型ＴＦＴ１１０３には、第２のテーパー形状を有する導電
層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１
２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電
極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲ
ート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する
構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２
１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【実施例６】
【０１５６】
本実施例では、実施例５で得られたアクティブマトリクス基板から液晶表示装置を作製
する例を示す。
【０１５７】
実施例５に従い図１８（Ｂ）の状態を得た後、配向膜を形成し、固定基板とシール材で
貼り合わせる。なお、透光性を有する固定基板１００１には対向電極１００２、配向膜１
００３が形成されている。また、図示しないがスペーサとシール材に含まれるフィラーと
で基板間隔が保たれている。また、基板間には液晶１００４が充填される。
【０１５８】
次いで、実施例２に示したように基板全体をフッ化ハロゲンを含むガス中に晒し、分離
層１００の除去を行う。本実施例ではフッ化ハロゲンとして三フッ化塩素（ＣｌＦ3）を
用い、希釈ガスとして窒素を用いる。流量は共に５００ｓｃｃｍ（８．３５×１０-6ｍ3
／ｓ）とし、反応圧力は１〜１０Ｔｏｒｒ（１．３×１０2〜１．３×１０3Ｐａ）とすれ
ば良い。また、処理温度は室温（典型的には２０〜２７℃）で良い。
【０１５９】
この場合、シリコン膜はエッチングされるが、プラスチックフィルム、ガラス基板、ポ
リイミド膜、酸化シリコン膜はエッチングされない。即ち、三フッ化塩素ガスに晒すこと
で分離層１００が選択的にエッチングされ、最終的には完全に除去される。
【０１６０】
本実施例の場合、分離層１００は露呈した端部から徐々にエッチングされていき、完全
に除去された時点で第１の基板１０１と下地膜１０２が分離される。
【０１６１】
次いで、下地膜１０２と第２の基板（プラスチック基板）１１０８とを接着層１１０７
で貼り合わせる。（図１２）また、第２の基板（プラスチック基板）１１０８上には、画
素部においては各画素電極毎にＲＧＢのいずれかのカラーフィルタ１１０６が配置されて
いる。また、遮光するため各ＴＦＴと重なるように赤色のカラーフィルタが配置されてい
る。なお、図１２の画素部は赤（Ｒ）の画素のものである。また、図１３に緑（Ｇ）また
は青（Ｂ）の画素の場合における画素部の断面構造図の一例を示した。ＴＦＴと重なるカ
ラーフィルタは赤のカラーフィルタ１１０６ａとし、開口部１１０９と重なるカラーフィ
ルタは緑（Ｇ）または青（Ｂ）のカラーフィルタ１１０６ｂを配置する。
【０１６２】
また、図１２、図１３、及び図１６〜図１８には端子部を図示していないが、実施例２
または実施例３で示した端子部のいずれか一の構成と同様に分離層に達するコンタクトホ
ールを形成し、所望の配線と接続する電極を作製すればよい。
【実施例７】
【０１６３】
実施例６に示したカラーフィルタ１１０６において、図１４にストライプ状のカラーフ
ィルタとした場合を適用した一例を本実施例に示す。図１４（Ａ）は基板１４００上に設
けられた画素部１４０１、ソース線側駆動回路１４０２、及びゲート線側駆動回路１４０
３とカラーフィルタ１４０４〜１４０５との配置関係を簡略に示した上面図である。本実
施例は、周辺回路である駆動回路１４０２、１４０３上に赤のカラーフィルタ（Ｒ）１４
０４ａ、１４０４ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同時に平坦化の役
割も果たしている。また、画素部１４０１上にはストライプ状にカラーフィルタ（Ｂ）１
４０５ｂ、カラーフィルタ（Ｒ）１４０５ａ、カラーフィルタ（Ｇ）１４０５ｃが繰り返
し配置されている。図１４（Ｂ）に画素の一部（３×３行列）を拡大した模式図を示した
。図１４（Ｂ）に示すように画素ＴＦＴ部１４０７を保護するカラーフィルタ１４０５ｄ
が各画素毎に形成されている。なお、ここではソース線、ゲート線、電極を図示していな
いが、各カラーフィルタの間隙と重なるように配置されているため、光漏れはない。この
ようにすることによってカラーフィルタ１４０５ｄはブラックマスクの役割を果たすため
、従来必要であったブラックマスクの形成工程が省略できる。また、ここでは画素電極と
画素ＴＦＴとを接続するコンタクトホールを図示していないが、実際には画素ＴＦＴと画
素電極との層間にカラーフィルタを形成しているためコンタクトホールの箇所には開口が
存在している。
【実施例８】
【０１６４】
本実施例は実施例７とは異なるカラーフィルタの配置の例を図１５に示す。
【０１６５】
図１５（Ａ）は基板１５００上に設けられた画素部１５０１、ソース線側駆動回路１５０
２、及びゲート線側駆動回路１５０３とカラーフィルタ１５０４、１５０５との配置関係
を簡略に示した上面図である。本発明は、周辺回路である駆動回路１５０２、１５０３上
に赤のカラーフィルタ（Ｒ）１５０４が設けられ、ＴＦＴの活性層の光劣化を防止すると
同時に平坦化の役割も果たしている。また、画素部１５０１上にはマトリクス状にカラー
フィルタ（Ｂ）１５０５ｂ、カラーフィルタ（Ｇ）１５０５ｃが配置され、それらの間隙
を埋めるようにカラーフィルタ（Ｒ）１５０５ａが形成されている。図１５（Ｂ）に画素
の一部（３×３行列）を拡大した模式図を示した。図１５（Ｂ）に示すように画素ＴＦＴ
部１５０７を保護するカラーフィルタ１５０５ａは互いに繋がっている。なお、ここでは
ソース線、ゲート線、電極を図示していないが、各カラーフィルタの間隙と重なるように
配置されているため、光漏れはない。このようにすることによってカラーフィルタ１５０
５ａはブラックマスクの役割を果たすため、従来必要であったブラックマスクの形成工程
が省略できる。また、ここでは画素電極と画素ＴＦＴとを接続するコンタクトホールを図
示していないが、実際には画素ＴＦＴと画素電極との層間にカラーフィルタを形成してい
るためコンタクトホールの箇所には開口が存在している。
【実施例９】
【０１６６】
実施例５〜８を用いて得られたアクティブマトリクス型液晶表示装置の構成を図１９の斜
視図を用いて説明する。なお、図１９において、図１２、図１３、図１６〜図１８と同じ
符号同士は対応している。図１９においてアクティブマトリクス型液晶表示装置は、プラ
スチック基板１１０８上に形成された、画素部１２０４と、走査信号駆動回路１２０５と
、画像信号駆動回路１２０６とその他の信号処理回路１２０７とで構成される。画素部１
２０４には画素ＴＦＴ１１０４と保持容量１１０５が設けられ、画素部の周辺に設けられ
る駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路１２０５と、
画像信号駆動回路１２０６はそれぞれゲート配線２２４とソース配線１６４で画素ＴＦＴ
１１０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circu
it：ＦＰＣ）１２０８が外部入力端子１２０１に接続していて画像信号などを入力するの
に用いる。そして接続配線１２０３でそれぞれの駆動回路に接続している。また、基板１
１０８には図示していないが、カラーフィルタが設けられている。
【実施例１０】
【０１６７】
実施例１〜４ではＥＬ素子を用いた電気光学装置を例にして説明してきたが、本願発明
はＥＣ（エレクトロクロミクス）表示装置、フィールドエミッションディスプレイ（ＦＥ
Ｄ）または半導体を用いた発光ダイオードを有する電気光学装置に用いることも可能であ
る。
【実施例１１】
【０１６８】
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティ
ブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリ
クス型ＥＣ表示装置）に用いることができる。即ち、それら電気光学装置を表示部に組み
込んだ電子機器全てに本願発明を実施できる。
【０１６９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２１及び図２
２に示す。
【０１７０】
図２１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用すること
ができる。
【０１７１】
図２１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２に適用することができる。
【０１７２】
図２１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５に適用できる。
【０１７３】
図２１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アー
ム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７４】
図２１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１７５】
図２１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に
適用することができる。
【０１７６】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音
声出力部２９０２、音声入力部２９０３、表示部２９０４に適用することができる。
【０１７７】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３に適用することができる。
【０１７８】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１７９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせから
なる構成を用いても実現することができる。
【特許請求の範囲】
【請求項１】
プラスチック支持体上のカラーフィルタと、
前記カラーフィルタ上の接着層と、
前記接着層上の絶縁膜と、
前記絶縁膜上の薄膜トランジスタと、
前記薄膜トランジスタ上の発光素子と、を有することを特徴とする半導体装置。
【請求項１】
プラスチック支持体上のカラーフィルタと、
前記カラーフィルタ上の接着層と、
前記接着層上の絶縁膜と、
前記絶縁膜上の薄膜トランジスタと、
前記薄膜トランジスタ上の発光素子と、を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１３−２１３３８（Ｐ２０１３−２１３３８Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１２−１８２１２７（Ｐ２０１２−１８２１２７）
【出願日】平成２４年８月２１日（２０１２．８．２１）
【分割の表示】特願２０１１−３１２３６（Ｐ２０１１−３１２３６）の分割
【原出願日】平成１３年１月３１日（２００１．１．３１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２４年８月２１日（２０１２．８．２１）
【分割の表示】特願２０１１−３１２３６（Ｐ２０１１−３１２３６）の分割
【原出願日】平成１３年１月３１日（２００１．１．３１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]