半導体装置
【課題】液晶の配向不良を抑制するために画素電極を平坦化し、開口率を下げずに十分な
容量を得られる容量素子を有する半導体装置を実現することを課題とする。
【解決手段】薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜
上に導電層、前記導電層と電気的に接続するように画素電極を有する半導体装置であり、
前記遮光膜、前記容量絶縁膜および前記導電層から保持容量素子を形成することにより、
容量素子として機能する領域の面積を増やすことができる。
容量を得られる容量素子を有する半導体装置を実現することを課題とする。
【解決手段】薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜
上に導電層、前記導電層と電気的に接続するように画素電極を有する半導体装置であり、
前記遮光膜、前記容量絶縁膜および前記導電層から保持容量素子を形成することにより、
容量素子として機能する領域の面積を増やすことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体上に形成されたトランジスタ、特に電界効果型トランジスタ、代表的
にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film
Transistor:以下、ＴＦＴとする）といった半導体装置を画素部のスイッチング素子に用
いた液晶表示装置、また前記半導体装置により作製された回路を駆動回路を含む液晶表示
装置、該液晶表示装置を表示部に用いた電気器具に関する。
【背景技術】
【０００２】
一対の基板間に液晶を挟持して、一対の基板間に電界をかけ液晶の配向により表示を行
う液晶表示装置が、パーソナルコンピュータのモニターや、テレビジョンの表示装置とし
て盛んに用いられるようになってきた。
【０００３】
さらに、半導体膜の結晶化技術の向上により、一枚の基板上に駆動回路を内蔵した液晶
表示装置も実現されるようになっている。
【０００４】
ところで、駆動回路のＴＦＴには、高い電界効果移動度が求められるが、画素部のひと
つひとつの画素におけるスイッチング素子として用いられるＴＦＴには、低リーク電流と
いう特性が求められる。電荷（信号）を保持することが重要であり、ＴＦＴをオフさせて
いる保持時間にわずかでも生じるリーク電流が、画質の低下やコントラストの低下を招い
てしまう。
【０００５】
しかし、ＴＦＴには、半導体層に光が照射されると光励起がおこり、光リーク電流が発
生してしまうという問題があった。そこで、ＴＦＴを覆う遮光膜を形成し、十分な遮光を
することで半導体層に光が照射されないようにすること、リーク電流が発生してしまった
としても、１フレーム期間信号を保持できるだけの保持容量を確保することが重要であっ
た。
【０００６】
そこで特許第２９２４５０６号公報では、保持容量を形成し、さらに光もれを遮断でき
る構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上に
アルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面に
Ａｌ2Ｏ3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ
2Ｏ3膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
保持容量素子の静電容量（以下、容量という）は、容量絶縁膜（本明細書では、一対の
導電体からなる電極に挟まれた誘電膜のことをいう）の厚さに反比例、容量絶縁膜の誘電
定数および電極の表面積に比例する。したがって、上記した特許第２９２４５０６号の構
造は、遮光膜と透明画素電極との間の容量絶縁膜が陽極酸化膜からなりほぼ一定であるた
め、遮光膜と透明画素電極とが重なる領域は、ほとんど保持容量素子として機能しうる。
【０００８】
しかし、液晶表示装置には、液晶の配向不良により表示不良を招くという問題がある。
液晶の配向不良は、画素電極表面の段差や凹凸が配向膜表面に影響してしまい、この段差
や凹凸が原因で配向膜のラビングムラを招き、最終的には液晶の配向不良、画像品質低下
を引き起こしてしまう。上記した特許第２９２４５０６号公報の構造では、図１（Ａ）に
示すように画素電極の段差が遮光膜によって遮光された領域より外側（光が透過する領域
）にあり、液晶の配向不良が生じて、光ぬけが起こる等の問題があった。
【０００９】
しかし、多数の層の積層からなる表示装置においては、画素電極表面にどうしても段差
や凹凸が生じてしまい、配向膜表面にもその段差や凹凸が影響し、光ぬけ等によりコント
ラスト低下が起こってしまう。そこで、画素電極、特に光が透過して画素の表示に寄与す
る領域における画素電極の段差や凹凸を平坦化させる方法が考えられてきた。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、素子基板側に遮光膜を形成し、形成することで生じた段差を平坦化させて、画
素電極を形成する方法が考えられた。しかし、この方法では、遮光膜と画素電極との間で
保持容量素子を形成しようとする場合、図１（Ｂ）に示したように遮光膜と画素電極との
層間距離が離れてしまい、容量素子として機能する領域が狭くなってしまい、保持容量が
十分に確保できないという問題があった。
【００１１】
ＴＦＴをオフさせている間に流れるわずかなオフリーク電流が、コントラストの低下や
パネルとしての画質の不均一をもたらしてしまうため、これを補うためには、どうしても
保持容量素子を形成しなければならない。しかし、別の領域で保持容量素子を形成しよう
とすると、例えば、図１（Ｃ）に示すようにＴＦＴの活性層を延長して、半導体層、ゲー
ト絶縁膜およびゲート絶縁膜上の導電層からなる保持容量素子を形成すると、画素の開口
率が小さくなってしまい、明るさの面において、表示能が落ちてしまう。
【００１２】
以上のような問題を鑑みて、液晶の配向不良を抑制するために画素電極を平坦化し、開
口率を下げずに十分な保持容量を得られる容量素子を有する半導体装置を実現することを
課題とする。
【課題を解決するための手段】
【００１３】
本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、薄膜ト
ランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層および前
記導電層上の絶縁膜、前記絶縁膜上の画素電極を有する半導体装置であって、前記導電層
と前記画素電極とは電気的に接続されており、前記保持容量素子は、前記遮光膜、前記容
量絶縁膜および前記導電層からなることを特徴としている。
【００１４】
また本発明は、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶
縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持
容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設け
られた開孔部を介して前記導電層と前記画素電極とが接しており、前記開孔部は、前記遮
光膜の上に形成されていることを特徴としている。
【００１５】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を
介して前記導電層と前記画素電極とが接しており、前記絶縁膜は、前記容量絶縁膜および
前記導電層による前記画素電極の段差を平坦化しており、前記開孔部の内壁および前記段
差は、前記遮光膜上にあることを特徴としている。
【００１６】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮
光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記
導電層と前記画素電極とは接しており、ある画素電極と、その画素電極に隣接している画
素電極との間の段差が絶縁膜で平坦化されていることを特徴としている。
【００１７】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で
前記導電層と前記画素電極とは接しており、前記導電層と前記画素電極とは、隣接する画
素と画素との間において、端面が揃っていることを特徴としている。
【００１８】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で
前記導電層と前記画素電極とは接しており、前記容量絶縁膜、前記導電層および前記画素
電極は、各画素において独立して形成されており、隣接した画素との間での端面が揃って
いることを特徴としている。
【００１９】
容量絶縁膜上に形成された導電層は、画素電極と同電位になるように電気的に接続され
ており、遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層とからなる保持
容量素子を適応することにより、開口率を低減することなく十分な保持容量を得ることが
できる。
【００２０】
また、導電層上には、光が透過する領域（表示に寄与する領域）の画素電極表面の段差
や凹凸による液晶の配向不良を防ぐために、絶縁膜からなる平坦化膜が形成されている。
この平坦膜を形成することにより、前記画素電極の段差が前記遮光膜上に形成されるので
、万が一配向膜のラビング処理にムラが生じて配向不良が起こっても、表示には影響しな
いようになっている。
【００２１】
なお、本発明は、一対の基板で液晶を挟み込み、各画素のスイッチング素子として薄膜
トランジスタを用いておりＦＰＣやＴＡＢ等のコネクターを接続して駆動回路と接続され
た液晶表示装置、同一基板上に画素部および駆動回路が一体形成された液晶表示装置（以
下、一体形成型液晶表示装置という）、一体形成型液晶表示装置に駆動回路を駆動し画素
部に画像を表示させるための機能を有するコントローラーが接続された液晶表示装置およ
びコントローラを制御するマイコンを有する液晶表示装置すべてに適応することができる
。また、本明細書では、これらすべての液晶表示装置を半導体装置ともいう。
【発明の効果】
【００２２】
本発明で開示したように、遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導
電層と画素電極とを電気的に接続して同電位になるように形成することにより、遮光膜と
画素電極とが重なった領域をすべて保持容量素子として有効に用いることができる。また
本発明を用いることにより、画素の開口率を落とすことなく十分な容量を有する保持容量
素子を形成することができる。
【００２３】
なお、本発明は、ＴＦＴの形状によらず、ＴＦＴを遮光するための導電性を有する材料
からなる遮光膜上に容量配線、容量配線上に導電層を形成し、画素電極から導電層に電位
を与えることにより、保持容量素子として機能させることができるため有効である。
【図面の簡単な説明】
【００２４】
【図１】従来の保持容量素子を説明する図。
【図２】本発明の保持容量素子として機能する領域を説明する図。
【図３】従来の保持容量素子として機能する領域を説明する図。
【図４】本発明の実施の一例を示す図。
【図５】本発明の実施の一例を示す図。
【図６】本発明の実施の一例を示す図。
【図７】本発明の実施の一例を示す図。
【図８】本発明の実施の一例を示す図。
【図９】本発明の実施の一例を示す図。
【図１０】本発明の実施の一例を示す図。
【図１１】電気器具の一例を示す図。
【図１２】電気器具の一例を示す図。
【図１３】電気器具の一例を示す図。
【発明を実施するための形態】
【００２５】
本実施形態では、本発明の半導体装置の画素部の構造について説明する。
【００２６】
本発明の半導体装置の構成を図２（Ａ）に示す。基板１０上にＴＦＴ１１が形成されて
いる。ＴＦＴは、少なくともチャネル形成領域およびソース領域またはドレイン領域を有
する半導体層１２、半導体層１２上に形成されたゲート絶縁膜１３、ゲート絶縁膜１３上
に形成されたゲート電極１４を含み、さらに各ＴＦＴを電気的に接続するためのソース配
線およびドレイン配線１５ａ、１５ｂが形成されている。
【００２７】
ソース配線１５ａおよびドレイン配線１５ｂは半導体層１２の高濃度に不純物元素が添
加された領域（ソース領域またはドレイン領域）にそれぞれ接続されている。
【００２８】
また、ゲート電極１４、ソース配線１５ａおよびドレイン配線１５ｂ上には層間絶縁膜
１６が形成されており、前記層間絶縁膜１６上にＴＦＴ（特にチャネル形成領域）の遮光
膜１７が形成されている。
【００２９】
遮光膜１７上には容量絶縁膜１８が形成されている。容量絶縁膜１８上には、導電層１
９が形成される。導電層１９を形成した後、絶縁材料からなる平坦化膜２０を形成し、続
いて画素電極２１を形成する。導電層１９と画素電極２１とは、平坦化膜２０に形成され
たコンタクトホールを介して接しており、同電位となるように形成されている。以上のよ
うにして、遮光膜１７を絶縁膜で覆うことにより生じる段差（遮光膜１７の端部）２２が
、光が透過する領域ではなく遮光膜１７上になるような構造である。本発明で開示する画
素構造は、遮光膜１７上の容量絶縁膜１８、容量絶縁膜１８上の導電層１９により保持容
量が形成されていることを特徴としている。
【００３０】
また、光が透過する領域における段差による液晶の配向乱れを抑制していることを特徴
としている。
【００３１】
なお、遮光膜１７は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前記元素を主成分
とする合金材料を用いて、単層または積層して形成すればよい。
【００３２】
また、容量絶縁膜１８は、ＣＶＤ法やスパッタ法などで成膜した酸化シリコン膜や、窒
化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜により形成すれ
ばよい。ただし、高い誘電率かつ低いリーク電流という特性を有する有機絶縁膜があれば
、有機絶縁膜を用いてもかまわない。
【００３３】
また、導電層１９は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金
材料またはＩＴＯを用いて形成すればよい。なお、ＴＦＴへの遮光性を重視する場合には
、遮光性の高いＡｌ、Ｔｉ、Ｗから選ばれた元素または前記元素を主成分とする合金材料
を用いて形成すればよい。
【００３４】
さらに、ドレイン配線１５ｂ上の層間絶縁膜１６、層間絶縁膜１６上の遮光膜１７によ
り保持容量を形成することも可能である。
【００３５】
また、絶縁膜からなる平坦化膜２０は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸
化シリコン膜、窒化シリコン膜またはＳＯＧ（スピンオングラス）と呼ばれる溶液塗布系
材料等の無機絶縁膜を用いて形成すればよい。またはアクリル、ポリイミド等の有機絶縁
膜から選ばれた一種または複数種の材料を用いて形成すればよい。
【００３６】
本発明のように導電層１９を設けて、画素電極と導電層とを同電位とすることにより、
上部遮光膜と画素電極が重なる領域を無駄なく保持容量素子として機能できる領域とする
ことができるため、図１（Ｂ）に示した従来の構造と比較して保持容量を大きくすること
ができる。
【００３７】
実際のマスク図を図２（Ｂ）に、本発明の一例として示す（なお、１４μｍ×１４μｍ
で設計された１画素に、簡単のために遮光膜と画素電極（ＩＴＯ）を示している）。ここ
で上部遮光膜、容量絶縁膜および導電層（画素電極と同電位）
からなる保持容量素子として機能する面積を計算してみると、６３．６４５μｍ2となる
。図１（Ｂ）で示した導電層のない従来の構造は、上部遮光膜と画素電極とが重なってい
ても実際に保持容量素子として機能する面積は、本発明と比較するとずいぶん狭くなって
しまう。図３（Ｂ）に、図２（Ｂ）と同様に１４μｍ×１４μｍで設計された１画素の簡
単のために遮光膜と画素電極（ＩＴＯ）とで保持容量素子として機能する領域を破線で示
した。従来の構造で保持容量素子として機能する面積は、３４．９０５μｍ2となり、本
発明と比較すると、本発明は、開口率を下げることなく保持容量素子として機能する面積
を１．８２倍にすることができる。
【００３８】
以上のように、工程数を増やすことなく画素電極の光透過領域における段差をなくすこ
とができる。これにより、画素電極の段差や凹凸により配向膜のラビング処理が十分にで
きないということもなくなるため、液晶の配向乱れによる光もれの現象を抑制することが
できる。さらに、導電層１９を形成することにより、導電層を形成していない従来の構造
と比較して、開口率を下げることなく約２倍の容量を確保することができるため、本発明
は有効である。
【００３９】
なお、本発明は本実施例で示したＴＦＴに限定されることなく適応することができる。
【実施例１】
【００４０】
本実施例ではアクティブマトリクス基板の作製方法について図４〜図６を用いて説明す
る。なお、本明細書において、駆動回路、画素部のスイッチング素子（画素ＴＦＴ）およ
び保持容量素子とが同一基板上に形成された基板を、便宜上アクティブマトリクス基板と
呼ぶ。
【００４１】
コーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラスなどのガラスからなる基板、または、石英基板や単結
晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板と
して用いればよい。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基
板を用いてもよい。なお、本実施例では石英ガラス基板を用いる。
【００４２】
次いで、石英基板１００上に下部遮光膜１０１を形成する。本実施例の処理温度に耐え
得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００nm程度の膜厚
で下部遮光膜１０１を形成する。なお、下部遮光膜１０１はゲート配線としての機能も有
するため、以下ではゲート線とも称する。本実施例では膜厚７５ｎｍの結晶質珪素膜を形
成し、続いて膜厚１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜した後、不要な部
分をエッチングして下部遮光膜（ゲート線）１０１を形成する。なお、下部遮光膜１０１
は、単層構造でも、上記したような導電性材料から２層以上に積層させた構造を用いても
良い。また、基板からの汚染物質の拡散を防ぐために、下地遮光膜１０１を形成する前に
、絶縁膜を形成してもよい。
【００４３】
そして基板１００および下部遮光膜（ゲート線）１０１上に酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜またはＬＰＣＶＤ法を用いて８００℃程度の高温で成膜され
る酸化シリコン膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００
ｎｍ）の下地絶縁膜１０２を形成する。本実施例では下地絶縁膜１０２として単層構造を
用いるが、汚染防止のために絶縁膜を２層以上積層させた構造を用いても良い。プラズマ
ＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリ
コン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を４００℃にて膜
厚５８０ｎｍに形成してもよい。
【００４４】
次いで、下地絶縁膜１０２上に非晶質半導体膜１０３を形成する（図４（Ａ）
）。非晶質半導体膜１０３は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、
ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくはシリコンまた
はシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４５】
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。ま
た、ニッケルなどの触媒元素を用いた熱結晶化法の他に、公知の結晶化処理（レーザ結晶
化法、熱結晶化法等）を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液（
重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートにより膜上全面に塗布して触媒元
素含有層を形成し、温度６００℃の窒素雰囲気中に１２時間さらして加熱処理を行う。
【００４６】
また、触媒元素を添加する熱結晶化法にレーザ結晶化法を併せて結晶化を行ってもよい
。レーザ結晶化法も適用する場合には、パルス発振型または連続発振型の気体レーザまた
は固体レーザを用いればよい。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒ
レーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、
ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サ
ファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から
放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射す
ればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる
場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００mJ/c
m2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその
第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３０
０〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜
１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射すれ
ばよい。また、ＹＶＯ4レーザを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから
射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にＹＶＯ4結
晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状ま
たは楕円形状にして照射すればよく、エネルギー密度は、０．０１〜１００MW/cm2程度（
好ましくは、０．１〜１０MW/cm2）が必要である。そして、０．５〜２０００cm/s程度の
速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００４７】
半導体膜の結晶化工程に触媒元素を用いた場合は、続いて、活性領域となる半導体層か
ら、結晶化を助長するために用いた触媒元素を移動させてその濃度を低減させるためのゲ
ッタリング処理を行う。ゲッタリングについては特開平１０−２７０３６３号公報に開示
している方法や、結晶質半導体膜上にオゾン水で処理することによりケミカルオキサイド
膜を形成し、該ケミカルオキサイド膜上に希ガス元素を含むゲッタリングサイトを形成し
て加熱処理をすることにより触媒元素をゲッタリングサイトに移動させる方法のいずれか
を適用すればよい。本実施例では、マスクとして、膜厚５０ｎｍの酸化珪素膜を形成し、
パターニングを行って、所望の形状のマスク１０４ａ〜１０４ｃを得る。そして、半導体
膜に選択的に１５族に属する元素（代表的にはＰ（リン））を導入して不純物領域１０５
ａ〜１０５ｄを形成する。なお、不純物元素の導入の方法は、プラズマドーピング法、イ
オン注入法、イオンシャワードーピング法から選ばれた一種または複数種の方法により導
入すればよい。そして、第１の加熱処理を行うことで、活性領域となる半導体層から不純
物領域１０５ａ〜１０５ｄへ触媒元素を移動させ、半導体特性に影響しない程度にまで低
減することができる。このようにして作製した活性領域を有するＴＦＴはオフ電流値が下
がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することが
できる（図４（Ｂ））。
【００４８】
そして、結晶質半導体膜にエッチングを行って、半導体層を形成する。 ここで、絶縁
膜を形成して半導体膜の結晶性を向上させるために加熱処理を行って、半導体層の上部を
熱酸化させるのが望ましい。例えば、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した
後、ファーネスアニール炉で加熱処理を行う。この処理により、半導体層の上部は酸化さ
れる。そして、酸化珪素膜および半導体層の酸化した部分をエッチングして除去し、結晶
性の向上した半導体層１０６〜１０８を得ることができる。
【００４９】
また、半導体層１０６〜１０８を形成した後、ＴＦＴのしきい値を制御するために微量
な不純物元素（ボロンまたはリン）を導入してもよい。
【００５０】
そして、レジストからなるマスク１０９ａ〜１０９ｃを形成し、第２の不純物元素の導
入を行って、半導体層にｎ型を付与する不純物元素を導入する。ｎ型を付与する不純物元
素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、こ
こではリン（Ｐ）を用いる。このとき、マスク１０９ａ〜１０９ｃが形成されているため
、半導体層の選択された領域に不純物が添加されて、高濃度不純物領域１１０〜１１２が
形成される。高濃度不純物領域１１０〜１１２には１×１０18〜１×１０20/cm3の濃度範
囲でｎ型を付与する不純物元素（以下、ｎ型不純物元素という）が添加される（図４（Ｃ
））。
【００５１】
次いで、半導体層１０６〜１０８を覆ってゲート絶縁膜１１３を形成する。ゲート絶縁
膜１１３はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪
素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により３５ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。も
ちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を用いても良い。
【００５２】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orth
o Silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲ
ート絶縁膜として良好な特性を得ることができる。
【００５３】
なお、ゲート絶縁膜１１３を形成してから、不純物元素の導入を行って、不純物領域を
形成してもよい。
【００５４】
そして、各ＴＦＴを電気的に接続するための配線を半導体層に接続するコンタクトホー
ルおよびゲート電極とゲート線１０１とを接続するコンタクトホールを形成した後、膜厚
１００〜５００ｎｍの耐熱性を有する導電膜を形成する。本実施例では、Ｗのターゲット
を用いたスパッタ法で膜厚４００ｎｍのＷ膜を形成する。その他に６フッ化タングステン
（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。
【００５５】
なお、導電膜は特にＷに限定されるわけではなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ
、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で
形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体
膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、本実施例では単層構
造としたが、導電膜を２層以上積層して形成してもよい。また、Ａｌ等の耐熱性の低い導
電膜を耐熱性の高い導電膜で挟んだ３層構造としてもよい。
【００５６】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、
電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：
１０（sccm）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を
投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０Ｗ
のＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして
ゲート電極１１４〜１１６、配線１１７〜１２１を形成する（図５（Ａ））。
【００５７】
次いで、電極１１４〜１１６および配線１１７〜１２１を覆う第１の層間絶縁膜１２２
を形成する。この第１の層間絶縁膜１２２としては、プラズマＣＶＤ法またはスパッタ法
を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、
プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成する。もちろん、第１の
層間絶縁膜１２２は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。
【００５８】
なお、必要に応じて、マスクを用いて半導体層に低濃度に不純物元素を含む半導体領域
を形成してもよい。例えば、レジストからなるマスクで半導体層の選択された領域を露出
し、ドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を５〜８０ｋｅＶとして、ｎ
型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（
Ａｓ）を添加する。これにより、半導体層の選択的領域に低濃度不純物領域を形成するこ
とができる。低濃度不純物領域には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与
する不純物元素を添加する。
【００５９】
次いで、加熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加され
た不純物元素の活性化を行う。この加熱処理は炉を用いる熱アニール法で行う。熱アニー
ル法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜１０００℃で行えばよく、本実施例では９５０℃、４時間の加熱処理で活性化処
理を行った。なお、熱アニール法の他に、ＹＡＧレーザ等を用いたレーザアニール法、ま
たはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。なお、この加熱
処理は、第１の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線
材料が熱に弱い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜を形
成した後で加熱処理を行うことが好ましい。
【００６０】
さらに、加熱処理（３００〜５５０℃で１〜１２時間の加熱処理）を行って、水素化処
理を行う。この工程は第１の層間絶縁膜１２２に含まれる水素により半導体層のダングリ
ングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導体
層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマによ
り励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃
で１〜１２時間の加熱処理を行っても良い。
【００６１】
次いで、第１の層間絶縁膜１２２上に無機絶縁膜材料または有機絶縁物材料から成る第
２の層間絶縁膜１２３を形成する。前記第２の層間絶縁膜１２３は表面が平坦化する膜を
用いるのが望ましい。また、表面の平坦性を向上させる公知の技術、例えばＣＭＰ（ケミ
カルメカニカルポリッシング）と呼ばれる研磨工程を用いてもよい。第２の層間絶縁膜１
２３として膜厚１μｍのアクリル樹脂膜を形成し、エッチングを行って、ゲート電極、ソ
ース配線およびドレイン配線上に形成されている前記第１の層間絶縁膜の一部を露呈させ
、前記第１の層間絶縁膜および前記第２の層間絶縁膜とにより表面を平坦化してもよい。
なお、本実施例では、第１の層間絶縁膜および第２の層間絶縁膜を形成しているが、もち
ろん、単層構造としてもよい。この場合においても、表面が平坦化する膜を用いるのが望
ましい。
【００６２】
なお、ドレイン配線１２１と後に形成する遮光膜との間でも保持容量素子として機能さ
せたい場合は、ＣＭＰ等を用いて層間絶縁膜の膜厚を薄くし、遮光膜とドレイン配線との
距離を縮めればよい。
【００６３】
そして、第２の層間絶縁膜１２３上にＡｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前
記元素を主成分とする合金材料を所望の形状にパターニングして上部遮光膜１２４を形成
する。この上部遮光膜１２４は画素の開口部以外を遮光するように網目状に配置する。ま
た、駆動回路にも遮光膜１２５を形成した。
【００６４】
続いて、上部遮光膜上に窒化酸化シリコン膜または酸化窒化シリコン膜からなる絶縁膜
（以下、容量絶縁膜という）を膜厚５０〜１００ｎｍ程度に形成する。
容量絶縁膜は、窒素の割合が高いと誘電率が高くなるが同時にリーク電流も大きくなって
しまうため、窒素と酸素と含有比率を１：８〜２：１程度とすることで、膜厚５０〜１０
０ｎｍの容量絶縁膜を形成する。
【００６５】
続いて、容量絶縁膜上に導電層を膜厚１００〜１５０ｎｍ程度で形成する。導電層は、
Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金材料またはＩＴＯを用い
て形成すればよい。この後、公知の方法を用いて所定の形状にエッチングして、上部遮光
膜１２４、１２５、容量絶縁膜１２６、１２７および導電層１２８、１２９を形成すれば
よい。
（図５（Ｂ））。
【００６６】
続いて、酸化シリコン膜、ポリイミドまたはアクリルなどの絶縁膜を用いて、光が透過
する領域の画素電極が平坦化するように膜（以下、平坦化膜という）１３０を形成する。
そして、平坦化膜に画素電極と導電層とを接続させるための開孔部を形成し、さらに、画
素電極とドレイン電極とを接続させるためのコンタクトホールを平坦化膜１３０および層
間絶縁膜１２２、１２３に形成する。続いて、画素電極１３１を形成する。画素電極１３
１は、透明導電膜（ＩＴＯ）を用いて１００nm厚で形成すればよい。これにより画素電極
１３１と導電層１２８とは同じ電位となる。また、画素電極形成工程において、駆動回路
における取り出し電極１３２を形成する。
【００６７】
以上のようにして、上部遮光膜１２４、容量絶縁膜１２６および導電層１２８（画素電
極１３１と同電位）からなる保持容量素子が形成される（図６）。
【００６８】
本発明のように、容量絶縁膜１２６上に導電層１２６を形成することにより、保持容量
素子として電荷の蓄積が可能な領域の面積を従来の約２倍にすることができる。
【００６９】
続いて、導電層１２６を画素電極１３１をマスクにしてエッチングして、隣接した画素
との連続を断ち、画素毎に独立させる。
【００７０】
以上の様にして、ｎチャネル型ＴＦＴ２０１、２０２のＮＭＯＳ回路からなる駆動回路
２０４と、画素ＴＦＴ２０３を有する画素部２０５が同一基板上に形成されたアクティブ
マトリクス基板が完成する。
【００７１】
なお、画素部には、画素ＴＦＴ２０３を遮光するための上部遮光膜１２４、容量絶縁膜
１２６、導電層１２８（画素電極１３１と同電位）からなる保持容量２０６が形成されて
いる。
【００７２】
このようにして形成されたアクティブマトリクス基板はゲート電極、ソース配線および
ドレイン配線が同一工程で形成されているため、従来よりも工程数を削減することを可能
としている。そのため、歩留まりが向上し、コストの低減も実現できる。また、上部遮光
膜と半導体膜との物理的な距離が短縮されるため、光漏れや光の回折などによるリーク電
流の発生を防ぐことが可能となる。さらに、ソース配線が直接半導体膜と接続することで
コンタクトホールの数を最小限に留め、液晶表示装置を作製したときの開口率を向上させ
ることが可能となる。
【実施例２】
【００７３】
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図７を用
いて説明する。
【００７４】
実施例１にしたがって、平坦化膜１３０上に導電層１２８と電気的に接続する画素電極
１３１を形成する。続いて、図７に示すように第２の層間絶縁膜１２３上に形成された遮
光膜１２４、容量絶縁膜１２６、導電層１２８および画素電極１３１により発生する隣接
する画素と画素との間に形成される大きな段差（５０ｎｍ以上）をアクリル、ポリイミド
等からなる絶縁膜４０１により平坦化する。
次いで、配向膜４０２を形成するが、絶縁膜４０１で、隣接する画素と画素との間の段差
を埋めて平坦化しているため、配向膜４０２表面に、凹凸が生じにくい。この後、ラビン
グ処理を行い、シール材（封止材）を用いてＴＦＴが形成された基板と対向基板とを貼り
合わせる。そして、その間に液晶を保持させてアクティブマトリクス型液晶表示装置を作
製する。なお、このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する
。
【００７５】
以上のように凹部に絶縁膜を形成することで、基板上に種々の材料を積層して形成され
アクティブマトリクス基板表面の凹凸の差を小さくすることができる。
これにより、配向膜を形成した後に行われるラビング処理の際に、ラビングムラを最小限
に抑えることができ、液晶の配向不良を発生しにくくすることができる。
【実施例３】
【００７６】
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図８を用
いて説明する。
【００７７】
実施例１にしたがって、遮光膜３０１、容量絶縁膜３０２、導電層３０３を形成する。
その後、導電層３０３が図８（Ａ）の矢印で示すように、遮光膜３０１および容量絶縁膜
３０２より若干内側に入るようにエッチングする。マスクを用いたエッチング、もしくは
オーバーエッチングすればよい。これにより、遮光膜３０１と導電層３０３が接してリー
ク電流が発生してしまうことを防ぐことができる。
【００７８】
またさらに、図８（Ｂ）に示すように遮光膜３１１、容量絶縁膜３１２、導電層３１３
の順に段が付くようにオーバーエッチングする、またはマスクを用いてエッチングするこ
とにより、積層をなだらかにすることができ、平坦化膜３１４を形成した後に形成する画
素電極３１５の段差や凹凸をさらに低減することができる。なお、３１５ａは、隣接する
画素の画素電極である。
【００７９】
以上のようにすることで、十分な保持容量を有し、良好な表示が行える液晶表示装置を
実現することができる。
【実施例４】
【００８０】
本発明で開示する遮光膜、容量絶縁膜および画素電極と同電位になるように形成された
導電層からなる保持容量素子は、実施例１で示したようなＴＦＴ以外を遮光する遮光膜上
に形成しても構わない。本実施例では、図９、１０を用いて、一例を示す。
【００８１】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形
成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニ
ングしてゲート電極５１ａ〜５１ｃを得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｃｒま
たはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい。
基板には、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスか
らなる基板、石英基板、単結晶シリコン基板、金属基板、ステンレス基板の表面に絶縁膜
を形成したもの、また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板
のいずれかを用いればよい。
【００８２】
次いで、ゲート絶縁膜５２ａ、５２ｂを形成する。ゲート絶縁膜は、酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にし
てもよい。
【００８３】
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣ
ＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０nm厚に形成
する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成す
ることが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に
曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減することができる（図９（Ａ））。
【００８４】
次いで、アモルファスシリコン膜５３を結晶化するために結晶化を促進する触媒元素を
塗布（触媒元素含有層５４を形成）する。この後、加熱処理を行い、結晶質シリコン膜を
形成する（図９（Ｂ））。
【００８５】
なお、半導体膜の結晶化は、触媒元素を用いた加熱処理以外にも、連続発振またはパル
ス発振の気体レーザもしくは固体レーザを用いた結晶化方法を用いてもよい。そのような
気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザ
としては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられ
る。非晶質半導体膜の結晶化に際して、大粒径の結晶を得るためには、連続発振が可能な
固体レーザを用いて、基本波の第２高調波〜第４高調波を適応するのが好ましい。代表的
には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（波長５３２ｎｍ）や
第３高調波（波長３５５ｎｍ）を用いればよい。
【００８６】
結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜（チャネル形
成領域）を保護する絶縁膜５５を１００〜４００nm厚で形成する。この絶縁膜は、不純物
元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さ
らに、微妙な濃度制御を可能にするために形成される。
【００８７】
次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結
晶質シリコン膜にｎ型を付与する不純物元素を添加して高濃度にｎ型不純物元素を含んだ
領域（後のソース領域またはドレイン領域）５６、５７を形成する。続いて、後のｐチャ
ネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を添加して、ｐ型不純物
元素を高濃度に含んだ領域（後のソース領域またはドレイン領域）５８を形成する。なお
、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいて、不純物元素を低濃度に含む領
域（ＬＤＤ領域）を形成してもよい（図９（Ｃ））。
【００８８】
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。
活性化と同時に、結晶化工程でシリコン膜に塗布した触媒元素の捕獲（ゲッタリング）も
行う。加熱処理条件として、酸素濃度が５ppmの雰囲気で、４５０〜９５０℃で処理を行
えばよい。
【００８９】
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパタ
ーニングしてエッチングし、半導体層５９〜６１を得る。続いて、層間絶縁膜６２を形成
する。層間絶縁膜６２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶
縁膜から５００〜１５００nm厚で形成する（図９（Ｄ））。
【００９０】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホール
を形成して、各ＴＦＴを電気的に接続するための配線６３〜６７を形成する。続いて、配
線６３〜６７を覆う層間絶縁膜６８を形成する（図１０（Ａ）
）。
【００９１】
次いで、ＴＦＴに光が照射されないように遮光するための遮光膜６９を形成する。なお
、遮光膜６９は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素、前記元素を主成分とする合金
材料、または黒色樹脂等の高い遮光性を持つ膜を１００〜２００ｎｍ程度の膜厚で成膜す
ればよい。
【００９２】
その後、遮光膜６９上に容量絶縁膜７０を形成する。容量絶縁膜７０としては、酸化窒
化シリコン膜、窒化酸化シリコン膜のいずれかを用いればよく、その膜厚は、５０〜１０
０ｎｍとすればよい。
【００９３】
続いて、容量絶縁膜７０上に導電層７１を形成する。導電層７１は、Ａｌ、Ｔｉ、Ｗか
ら選ばれた元素、または前記元素を主成分とする合金材料を用いればよい。また、透明導
電性膜（例えば、ＩＴＯ）を用いてもよい。
【００９４】
次いで、画素電極の光が透過する領域を平坦化するための膜（平坦化膜）７２を絶縁膜
を用いて形成する。平坦化膜７２は、酸化シリコン膜を膜厚１００〜２００nm程度に形成
して、ＣＭＰ（Chemical Mechanical Polishing:化学的機械研磨）を用いて平坦化する。
またその他、ポリイミド、アクリルといった熱硬化する樹脂を用いて平坦化してもよい。
平坦化膜７２形成後、導電層７１と画素電極とを接続させるためのコンタクトホールを平
坦化膜７２に、画素電極とドレイン電極となる配線６７とを電気的に接続するためのコン
タクトホールを平坦化膜７２と層間絶縁膜６８とに形成し、画素電極７３を形成する。な
お、画素電極７３形成後、導電層７１をパターニングしてエッチングし、隣接する画素に
形成された導電層７１との連続性を断つ（図１０（Ｂ））。
【００９５】
このようにして、遮光膜６９、容量絶縁膜７０および画素電極７３と同電位となる導電
層７１とからなる保持容量素子が形成される。導電層７１を形成することにより、遮光膜
６９と画素電極７３とが重なる領域を無駄なく保持容量素子として機能させることができ
る。
【００９６】
また、本発明のように平坦化膜７２を形成することにより、画素電極７３の段差が遮光
膜６９上に形成されるため、画素電極７３の段差や凹凸が原因となる配向乱れや光もれを
防ぐことができる。
【００９７】
以上のように、本発明はＴＦＴの形状に依存することなく適応させることができる。
【実施例５】
【００９８】
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の
半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層を高温で加熱処理して得られた半導体（代表的にはシリコン）膜（以
下、高温ポリシリコン膜という）を用いて作製する例について説明する。
【００９９】
耐熱性の高い石英基板基板上に実施例１にしたがって、ゲート線としても機能する下部
遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法
またはスパッタ法など公知の方法を用いて非晶質半導体膜を形成する。
【０１００】
次いで、炉を用いて６００℃で２４時間の加熱処理を行い、結晶質半導体膜を形成する
。なお、この結晶化処理において半導体膜表面に酸化シリコン膜が形成されるが、エッチ
ング等で除去できるごく薄い膜であるため問題はない。
【０１０１】
次いで、結晶質半導体膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜を形成す
るための加熱処理を行う。結晶質半導体膜を９００〜１０５０℃にて加熱処理し、結晶質
半導体膜の表面に酸化膜を形成する。この酸化シリコン膜をゲート絶縁膜に用いる。最終
的に結晶質半導体膜の膜厚が３０〜５０ｎｍになるように結晶質半導体膜を加熱処理する
ことによりその表面に酸化シリコン膜を形成すればよい。
【０１０２】
このようにして高温加熱処理により得られた結晶質半導体膜は、結晶性が高く、さらに
高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき、さらにこ
のＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現することができる。
本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【実施例６】
【０１０３】
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の
半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層を、レーザ光を照射することにより得られた結晶質半導体膜を用いて
作製する例について説明する。
【０１０４】
基板上に実施例１にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁
膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法またはスパッタ法など
公知の方法で非晶質半導体膜を形成する。なお、基板はコーニング社の７０５９ガラスや
１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸
ガラスなどのガラスからなる基板を用いる。
また、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を
形成したものを用いても良い。また、高い耐熱性を有するプラスチック基板を用いてもよ
い。
【０１０５】
続いて、非晶質半導体膜にレーザ光を照射する。使用するレーザとしては、連続発振ま
たはパルス発振の気体レーザもしくは固体レーザを用いる。気体レーザとして、エキシマ
レーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ
4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンド
ライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。
【０１０６】
なお、固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがド
ーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザが適用さ
れる。当該レーザの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を
有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得
ることができる。
【０１０７】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、
Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３
５５ｎｍ）を適用する。
【０１０８】
ここで、一例として、ＹＶＯ4レーザを用いて結晶化を行う方法について説明する。出
力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高
調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を
射出するしてもよい。そして、好ましくは光学系により照射面にて矩形状または楕円形状
のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１
００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０
．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照
射する。
【０１０９】
このようにしてレーザ光を照射することにより得られた結晶質半導体膜は、結晶性が高
く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およ
びドレイン領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき
、さらにこのＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現すること
ができる。本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【実施例７】
【０１１０】
本発明を用いて、アクティブマトリクス型液晶表示装置（液晶ディスプレイ）
を表示部にんだ組み込んだ様々な電気器具を完成させることができる。
【０１１１】
その様な電気器具としては、プロジェクター（リア型またはフロント型）、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）
などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１１２】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。
【０１１３】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４等を含む。
【０１１４】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１５】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１６】
本発明を用いれば、遮光膜により薄膜トランジスタに照射される光を遮光することがで
きるため、プロジェクターに用いられる強力な光によっても光リーク電流の発生を抑える
ことができ、十分な保持容量を有する容量素子が形成されているため、信号を保持するこ
とができ表示ムラが起こらず、精細で良好な表示を行うことができる。またさらに、開口
率を低下させずに十分な容量素子を形成できるため、輝度も十分で、光源の低消費電力化
もはかることができる。
【０１１７】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明の液晶表示装置を表示部２００３
に適用して、パーソナルコンピュータを完成させることができる。また、図１２（Ｂ）は
モバイルコンピュータ（モービルコンピュータ）であり、本体２１０１、カメラ部２１０
２、受像部２１０３、操作スイッチ２１０４、表示部２１０５等を含む。本発明の液晶表
示装置を表示部２１０５に適応して、モバイルコンピュータを完成させることができる。
図１２（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２２０１、表示部２２０２、スピーカ部２２０３、記録媒体２２０４、
操作スイッチ２２０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明の液晶表示装置を表示部２４０２に適応
して記録媒体を用いるプレーヤーを関せさせることができる。
これらの電気器具は、本発明により、画素電極の光透過領域における段差や凹凸による液
晶の配向不良を無くすことができ、さらに十分な保持容量を得られる容量素子を形成する
ことができるため、リーク電流が生じても表示信号を保持することができ、表示ムラのな
い精細な表示を実現することができる。またさらに、容量素子を形成しても高い開口率を
維持することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低
減することができる。これは、電気器具全体としての低消費電力化につながる。
【０１１８】
図１２（Ｄ）はビデオカメラであり、本体２３０１、表示部２３０２、音声入力部２３
０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６等を含む。本発明の
液晶表示装置を表示部２３０２に適用して、ビデオカメラを完成させることができる。図
１２（Ｅ）はデジタルカメラであり、本体２４０１、表示部２４０２、接眼部２４０３、
操作スイッチ２４０４、受像部（図示しない）等を含む。本発明の液晶表示装置を表示部
２４０２に適用することができる。
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム
部２５０３等を含む。本発明の液晶表示装置を表示部２５０２に適用することができる。
図１３（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルであ
る。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続され
ている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられて
いる面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任
意に変えることができる。
さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３
００８を有している。本発明の液晶表示装置を表示部３００４に適用して携帯電話を完成
させることができる。図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示
部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等
を含む。本発明の液晶表示装置を表示部３１０２に適応して携帯書籍を完成させることが
できる。このように本発明により、液晶の配向不良を低減できるため、表示ムラのない精
細な表示を実現できる。さらに、高い開口率を維持して容量素子を形成することができる
ため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。
これは、電気器具全体としての低消費電力化が実現できるため、バッテリーの重量も小型
なものを採用すればよくなるため、電気器具全体を軽量化することもできる。
【０１１９】
図１３（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３
等を含む。本発明の液晶表示装置を表示部３２０３に適用してディスプレイを完成させる
ことができる。本発明により、画素電極の光透過領域（表示に寄与する領域）を平坦化し
、段差を遮光膜上にすることができるため、液晶の配向不良をなくし、表示ムラをなくす
ことができる。また、開口率を下げずに保持容量素子を形成することができるため、高輝
度、高精細な表示を実現することができる。
【０１２０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具を完成させるた
めに本発明を適用することができる。また、本実施例の電気器具は実施例１〜６を組み合
わせて作製された液晶表示装置のいずれを用いても実現することができる。
【技術分野】
【０００１】
本発明は、絶縁体上に形成されたトランジスタ、特に電界効果型トランジスタ、代表的
にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film
Transistor:以下、ＴＦＴとする）といった半導体装置を画素部のスイッチング素子に用
いた液晶表示装置、また前記半導体装置により作製された回路を駆動回路を含む液晶表示
装置、該液晶表示装置を表示部に用いた電気器具に関する。
【背景技術】
【０００２】
一対の基板間に液晶を挟持して、一対の基板間に電界をかけ液晶の配向により表示を行
う液晶表示装置が、パーソナルコンピュータのモニターや、テレビジョンの表示装置とし
て盛んに用いられるようになってきた。
【０００３】
さらに、半導体膜の結晶化技術の向上により、一枚の基板上に駆動回路を内蔵した液晶
表示装置も実現されるようになっている。
【０００４】
ところで、駆動回路のＴＦＴには、高い電界効果移動度が求められるが、画素部のひと
つひとつの画素におけるスイッチング素子として用いられるＴＦＴには、低リーク電流と
いう特性が求められる。電荷（信号）を保持することが重要であり、ＴＦＴをオフさせて
いる保持時間にわずかでも生じるリーク電流が、画質の低下やコントラストの低下を招い
てしまう。
【０００５】
しかし、ＴＦＴには、半導体層に光が照射されると光励起がおこり、光リーク電流が発
生してしまうという問題があった。そこで、ＴＦＴを覆う遮光膜を形成し、十分な遮光を
することで半導体層に光が照射されないようにすること、リーク電流が発生してしまった
としても、１フレーム期間信号を保持できるだけの保持容量を確保することが重要であっ
た。
【０００６】
そこで特許第２９２４５０６号公報では、保持容量を形成し、さらに光もれを遮断でき
る構造として、ソース電極およびドレイン電極の形成後、層間膜を形成し、該層間膜上に
アルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化して遮光膜の上面および側面に
Ａｌ2Ｏ3からなる陽極酸化膜を形成し、その上に透明画素電極を形成して、遮光膜／Ａｌ
2Ｏ3膜／透明画素電極からなる保持容量を有する画素構造を開示している。
【０００７】
保持容量素子の静電容量（以下、容量という）は、容量絶縁膜（本明細書では、一対の
導電体からなる電極に挟まれた誘電膜のことをいう）の厚さに反比例、容量絶縁膜の誘電
定数および電極の表面積に比例する。したがって、上記した特許第２９２４５０６号の構
造は、遮光膜と透明画素電極との間の容量絶縁膜が陽極酸化膜からなりほぼ一定であるた
め、遮光膜と透明画素電極とが重なる領域は、ほとんど保持容量素子として機能しうる。
【０００８】
しかし、液晶表示装置には、液晶の配向不良により表示不良を招くという問題がある。
液晶の配向不良は、画素電極表面の段差や凹凸が配向膜表面に影響してしまい、この段差
や凹凸が原因で配向膜のラビングムラを招き、最終的には液晶の配向不良、画像品質低下
を引き起こしてしまう。上記した特許第２９２４５０６号公報の構造では、図１（Ａ）に
示すように画素電極の段差が遮光膜によって遮光された領域より外側（光が透過する領域
）にあり、液晶の配向不良が生じて、光ぬけが起こる等の問題があった。
【０００９】
しかし、多数の層の積層からなる表示装置においては、画素電極表面にどうしても段差
や凹凸が生じてしまい、配向膜表面にもその段差や凹凸が影響し、光ぬけ等によりコント
ラスト低下が起こってしまう。そこで、画素電極、特に光が透過して画素の表示に寄与す
る領域における画素電極の段差や凹凸を平坦化させる方法が考えられてきた。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そこで、素子基板側に遮光膜を形成し、形成することで生じた段差を平坦化させて、画
素電極を形成する方法が考えられた。しかし、この方法では、遮光膜と画素電極との間で
保持容量素子を形成しようとする場合、図１（Ｂ）に示したように遮光膜と画素電極との
層間距離が離れてしまい、容量素子として機能する領域が狭くなってしまい、保持容量が
十分に確保できないという問題があった。
【００１１】
ＴＦＴをオフさせている間に流れるわずかなオフリーク電流が、コントラストの低下や
パネルとしての画質の不均一をもたらしてしまうため、これを補うためには、どうしても
保持容量素子を形成しなければならない。しかし、別の領域で保持容量素子を形成しよう
とすると、例えば、図１（Ｃ）に示すようにＴＦＴの活性層を延長して、半導体層、ゲー
ト絶縁膜およびゲート絶縁膜上の導電層からなる保持容量素子を形成すると、画素の開口
率が小さくなってしまい、明るさの面において、表示能が落ちてしまう。
【００１２】
以上のような問題を鑑みて、液晶の配向不良を抑制するために画素電極を平坦化し、開
口率を下げずに十分な保持容量を得られる容量素子を有する半導体装置を実現することを
課題とする。
【課題を解決するための手段】
【００１３】
本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、薄膜ト
ランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層および前
記導電層上の絶縁膜、前記絶縁膜上の画素電極を有する半導体装置であって、前記導電層
と前記画素電極とは電気的に接続されており、前記保持容量素子は、前記遮光膜、前記容
量絶縁膜および前記導電層からなることを特徴としている。
【００１４】
また本発明は、薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶
縁膜上の導電層、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持
容量素子は、前記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設け
られた開孔部を介して前記導電層と前記画素電極とが接しており、前記開孔部は、前記遮
光膜の上に形成されていることを特徴としている。
【００１５】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部を
介して前記導電層と前記画素電極とが接しており、前記絶縁膜は、前記容量絶縁膜および
前記導電層による前記画素電極の段差を平坦化しており、前記開孔部の内壁および前記段
差は、前記遮光膜上にあることを特徴としている。
【００１６】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜、前記絶縁膜上の画素電極を有し、前記保持容量素子は、前記遮
光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で前記
導電層と前記画素電極とは接しており、ある画素電極と、その画素電極に隣接している画
素電極との間の段差が絶縁膜で平坦化されていることを特徴としている。
【００１７】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で
前記導電層と前記画素電極とは接しており、前記導電層と前記画素電極とは、隣接する画
素と画素との間において、端面が揃っていることを特徴としている。
【００１８】
また本発明は、薄膜トランジスタおよび保持容量素子を有する半導体装置であって、前
記薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層
、前記導電層上の絶縁膜および前記絶縁膜上の画素電極を有し、前記保持容量素子は、前
記遮光膜、前記容量絶縁膜および前記導電層からなり、前記絶縁膜に設けられた開孔部で
前記導電層と前記画素電極とは接しており、前記容量絶縁膜、前記導電層および前記画素
電極は、各画素において独立して形成されており、隣接した画素との間での端面が揃って
いることを特徴としている。
【００１９】
容量絶縁膜上に形成された導電層は、画素電極と同電位になるように電気的に接続され
ており、遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層とからなる保持
容量素子を適応することにより、開口率を低減することなく十分な保持容量を得ることが
できる。
【００２０】
また、導電層上には、光が透過する領域（表示に寄与する領域）の画素電極表面の段差
や凹凸による液晶の配向不良を防ぐために、絶縁膜からなる平坦化膜が形成されている。
この平坦膜を形成することにより、前記画素電極の段差が前記遮光膜上に形成されるので
、万が一配向膜のラビング処理にムラが生じて配向不良が起こっても、表示には影響しな
いようになっている。
【００２１】
なお、本発明は、一対の基板で液晶を挟み込み、各画素のスイッチング素子として薄膜
トランジスタを用いておりＦＰＣやＴＡＢ等のコネクターを接続して駆動回路と接続され
た液晶表示装置、同一基板上に画素部および駆動回路が一体形成された液晶表示装置（以
下、一体形成型液晶表示装置という）、一体形成型液晶表示装置に駆動回路を駆動し画素
部に画像を表示させるための機能を有するコントローラーが接続された液晶表示装置およ
びコントローラを制御するマイコンを有する液晶表示装置すべてに適応することができる
。また、本明細書では、これらすべての液晶表示装置を半導体装置ともいう。
【発明の効果】
【００２２】
本発明で開示したように、遮光膜上の容量絶縁膜、前記容量絶縁膜上の導電層、前記導
電層と画素電極とを電気的に接続して同電位になるように形成することにより、遮光膜と
画素電極とが重なった領域をすべて保持容量素子として有効に用いることができる。また
本発明を用いることにより、画素の開口率を落とすことなく十分な容量を有する保持容量
素子を形成することができる。
【００２３】
なお、本発明は、ＴＦＴの形状によらず、ＴＦＴを遮光するための導電性を有する材料
からなる遮光膜上に容量配線、容量配線上に導電層を形成し、画素電極から導電層に電位
を与えることにより、保持容量素子として機能させることができるため有効である。
【図面の簡単な説明】
【００２４】
【図１】従来の保持容量素子を説明する図。
【図２】本発明の保持容量素子として機能する領域を説明する図。
【図３】従来の保持容量素子として機能する領域を説明する図。
【図４】本発明の実施の一例を示す図。
【図５】本発明の実施の一例を示す図。
【図６】本発明の実施の一例を示す図。
【図７】本発明の実施の一例を示す図。
【図８】本発明の実施の一例を示す図。
【図９】本発明の実施の一例を示す図。
【図１０】本発明の実施の一例を示す図。
【図１１】電気器具の一例を示す図。
【図１２】電気器具の一例を示す図。
【図１３】電気器具の一例を示す図。
【発明を実施するための形態】
【００２５】
本実施形態では、本発明の半導体装置の画素部の構造について説明する。
【００２６】
本発明の半導体装置の構成を図２（Ａ）に示す。基板１０上にＴＦＴ１１が形成されて
いる。ＴＦＴは、少なくともチャネル形成領域およびソース領域またはドレイン領域を有
する半導体層１２、半導体層１２上に形成されたゲート絶縁膜１３、ゲート絶縁膜１３上
に形成されたゲート電極１４を含み、さらに各ＴＦＴを電気的に接続するためのソース配
線およびドレイン配線１５ａ、１５ｂが形成されている。
【００２７】
ソース配線１５ａおよびドレイン配線１５ｂは半導体層１２の高濃度に不純物元素が添
加された領域（ソース領域またはドレイン領域）にそれぞれ接続されている。
【００２８】
また、ゲート電極１４、ソース配線１５ａおよびドレイン配線１５ｂ上には層間絶縁膜
１６が形成されており、前記層間絶縁膜１６上にＴＦＴ（特にチャネル形成領域）の遮光
膜１７が形成されている。
【００２９】
遮光膜１７上には容量絶縁膜１８が形成されている。容量絶縁膜１８上には、導電層１
９が形成される。導電層１９を形成した後、絶縁材料からなる平坦化膜２０を形成し、続
いて画素電極２１を形成する。導電層１９と画素電極２１とは、平坦化膜２０に形成され
たコンタクトホールを介して接しており、同電位となるように形成されている。以上のよ
うにして、遮光膜１７を絶縁膜で覆うことにより生じる段差（遮光膜１７の端部）２２が
、光が透過する領域ではなく遮光膜１７上になるような構造である。本発明で開示する画
素構造は、遮光膜１７上の容量絶縁膜１８、容量絶縁膜１８上の導電層１９により保持容
量が形成されていることを特徴としている。
【００３０】
また、光が透過する領域における段差による液晶の配向乱れを抑制していることを特徴
としている。
【００３１】
なお、遮光膜１７は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前記元素を主成分
とする合金材料を用いて、単層または積層して形成すればよい。
【００３２】
また、容量絶縁膜１８は、ＣＶＤ法やスパッタ法などで成膜した酸化シリコン膜や、窒
化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等の無機絶縁膜により形成すれ
ばよい。ただし、高い誘電率かつ低いリーク電流という特性を有する有機絶縁膜があれば
、有機絶縁膜を用いてもかまわない。
【００３３】
また、導電層１９は、Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金
材料またはＩＴＯを用いて形成すればよい。なお、ＴＦＴへの遮光性を重視する場合には
、遮光性の高いＡｌ、Ｔｉ、Ｗから選ばれた元素または前記元素を主成分とする合金材料
を用いて形成すればよい。
【００３４】
さらに、ドレイン配線１５ｂ上の層間絶縁膜１６、層間絶縁膜１６上の遮光膜１７によ
り保持容量を形成することも可能である。
【００３５】
また、絶縁膜からなる平坦化膜２０は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸
化シリコン膜、窒化シリコン膜またはＳＯＧ（スピンオングラス）と呼ばれる溶液塗布系
材料等の無機絶縁膜を用いて形成すればよい。またはアクリル、ポリイミド等の有機絶縁
膜から選ばれた一種または複数種の材料を用いて形成すればよい。
【００３６】
本発明のように導電層１９を設けて、画素電極と導電層とを同電位とすることにより、
上部遮光膜と画素電極が重なる領域を無駄なく保持容量素子として機能できる領域とする
ことができるため、図１（Ｂ）に示した従来の構造と比較して保持容量を大きくすること
ができる。
【００３７】
実際のマスク図を図２（Ｂ）に、本発明の一例として示す（なお、１４μｍ×１４μｍ
で設計された１画素に、簡単のために遮光膜と画素電極（ＩＴＯ）を示している）。ここ
で上部遮光膜、容量絶縁膜および導電層（画素電極と同電位）
からなる保持容量素子として機能する面積を計算してみると、６３．６４５μｍ2となる
。図１（Ｂ）で示した導電層のない従来の構造は、上部遮光膜と画素電極とが重なってい
ても実際に保持容量素子として機能する面積は、本発明と比較するとずいぶん狭くなって
しまう。図３（Ｂ）に、図２（Ｂ）と同様に１４μｍ×１４μｍで設計された１画素の簡
単のために遮光膜と画素電極（ＩＴＯ）とで保持容量素子として機能する領域を破線で示
した。従来の構造で保持容量素子として機能する面積は、３４．９０５μｍ2となり、本
発明と比較すると、本発明は、開口率を下げることなく保持容量素子として機能する面積
を１．８２倍にすることができる。
【００３８】
以上のように、工程数を増やすことなく画素電極の光透過領域における段差をなくすこ
とができる。これにより、画素電極の段差や凹凸により配向膜のラビング処理が十分にで
きないということもなくなるため、液晶の配向乱れによる光もれの現象を抑制することが
できる。さらに、導電層１９を形成することにより、導電層を形成していない従来の構造
と比較して、開口率を下げることなく約２倍の容量を確保することができるため、本発明
は有効である。
【００３９】
なお、本発明は本実施例で示したＴＦＴに限定されることなく適応することができる。
【実施例１】
【００４０】
本実施例ではアクティブマトリクス基板の作製方法について図４〜図６を用いて説明す
る。なお、本明細書において、駆動回路、画素部のスイッチング素子（画素ＴＦＴ）およ
び保持容量素子とが同一基板上に形成された基板を、便宜上アクティブマトリクス基板と
呼ぶ。
【００４１】
コーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラスなどのガラスからなる基板、または、石英基板や単結
晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板と
して用いればよい。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基
板を用いてもよい。なお、本実施例では石英ガラス基板を用いる。
【００４２】
次いで、石英基板１００上に下部遮光膜１０１を形成する。本実施例の処理温度に耐え
得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の導電性材料およびその積層構造により３００nm程度の膜厚
で下部遮光膜１０１を形成する。なお、下部遮光膜１０１はゲート配線としての機能も有
するため、以下ではゲート線とも称する。本実施例では膜厚７５ｎｍの結晶質珪素膜を形
成し、続いて膜厚１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜した後、不要な部
分をエッチングして下部遮光膜（ゲート線）１０１を形成する。なお、下部遮光膜１０１
は、単層構造でも、上記したような導電性材料から２層以上に積層させた構造を用いても
良い。また、基板からの汚染物質の拡散を防ぐために、下地遮光膜１０１を形成する前に
、絶縁膜を形成してもよい。
【００４３】
そして基板１００および下部遮光膜（ゲート線）１０１上に酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜またはＬＰＣＶＤ法を用いて８００℃程度の高温で成膜され
る酸化シリコン膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００
ｎｍ）の下地絶縁膜１０２を形成する。本実施例では下地絶縁膜１０２として単層構造を
用いるが、汚染防止のために絶縁膜を２層以上積層させた構造を用いても良い。プラズマ
ＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリ
コン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を４００℃にて膜
厚５８０ｎｍに形成してもよい。
【００４４】
次いで、下地絶縁膜１０２上に非晶質半導体膜１０３を形成する（図４（Ａ）
）。非晶質半導体膜１０３は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、
ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくはシリコンまた
はシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００４５】
そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。ま
た、ニッケルなどの触媒元素を用いた熱結晶化法の他に、公知の結晶化処理（レーザ結晶
化法、熱結晶化法等）を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液（
重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートにより膜上全面に塗布して触媒元
素含有層を形成し、温度６００℃の窒素雰囲気中に１２時間さらして加熱処理を行う。
【００４６】
また、触媒元素を添加する熱結晶化法にレーザ結晶化法を併せて結晶化を行ってもよい
。レーザ結晶化法も適用する場合には、パルス発振型または連続発振型の気体レーザまた
は固体レーザを用いればよい。気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒ
レーザ等があり、固体レーザとしては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、
ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サ
ファイアレーザなどが挙げられる。これらのレーザを用いる場合には、レーザ発振器から
放射されたレーザ光を光学系で線状、矩形状もしくは楕円形状に集光し半導体膜に照射す
ればよい。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる
場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜８００mJ/c
m2(代表的には２００〜７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその
第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３０
０〜１０００mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良い。そして幅１００〜
１０００μｍ、例えば４００μｍで線状に集光したレーザ光を基板全面に渡って照射すれ
ばよい。また、ＹＶＯ4レーザを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから
射出されたレーザ光を非線形光学素子により高調波に変換して、共振器の中にＹＶＯ4結
晶と非線型光学素子を入れて、高調波を射出してもよい。このとき光学系により矩形状ま
たは楕円形状にして照射すればよく、エネルギー密度は、０．０１〜１００MW/cm2程度（
好ましくは、０．１〜１０MW/cm2）が必要である。そして、０．５〜２０００cm/s程度の
速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００４７】
半導体膜の結晶化工程に触媒元素を用いた場合は、続いて、活性領域となる半導体層か
ら、結晶化を助長するために用いた触媒元素を移動させてその濃度を低減させるためのゲ
ッタリング処理を行う。ゲッタリングについては特開平１０−２７０３６３号公報に開示
している方法や、結晶質半導体膜上にオゾン水で処理することによりケミカルオキサイド
膜を形成し、該ケミカルオキサイド膜上に希ガス元素を含むゲッタリングサイトを形成し
て加熱処理をすることにより触媒元素をゲッタリングサイトに移動させる方法のいずれか
を適用すればよい。本実施例では、マスクとして、膜厚５０ｎｍの酸化珪素膜を形成し、
パターニングを行って、所望の形状のマスク１０４ａ〜１０４ｃを得る。そして、半導体
膜に選択的に１５族に属する元素（代表的にはＰ（リン））を導入して不純物領域１０５
ａ〜１０５ｄを形成する。なお、不純物元素の導入の方法は、プラズマドーピング法、イ
オン注入法、イオンシャワードーピング法から選ばれた一種または複数種の方法により導
入すればよい。そして、第１の加熱処理を行うことで、活性領域となる半導体層から不純
物領域１０５ａ〜１０５ｄへ触媒元素を移動させ、半導体特性に影響しない程度にまで低
減することができる。このようにして作製した活性領域を有するＴＦＴはオフ電流値が下
がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することが
できる（図４（Ｂ））。
【００４８】
そして、結晶質半導体膜にエッチングを行って、半導体層を形成する。 ここで、絶縁
膜を形成して半導体膜の結晶性を向上させるために加熱処理を行って、半導体層の上部を
熱酸化させるのが望ましい。例えば、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した
後、ファーネスアニール炉で加熱処理を行う。この処理により、半導体層の上部は酸化さ
れる。そして、酸化珪素膜および半導体層の酸化した部分をエッチングして除去し、結晶
性の向上した半導体層１０６〜１０８を得ることができる。
【００４９】
また、半導体層１０６〜１０８を形成した後、ＴＦＴのしきい値を制御するために微量
な不純物元素（ボロンまたはリン）を導入してもよい。
【００５０】
そして、レジストからなるマスク１０９ａ〜１０９ｃを形成し、第２の不純物元素の導
入を行って、半導体層にｎ型を付与する不純物元素を導入する。ｎ型を付与する不純物元
素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、こ
こではリン（Ｐ）を用いる。このとき、マスク１０９ａ〜１０９ｃが形成されているため
、半導体層の選択された領域に不純物が添加されて、高濃度不純物領域１１０〜１１２が
形成される。高濃度不純物領域１１０〜１１２には１×１０18〜１×１０20/cm3の濃度範
囲でｎ型を付与する不純物元素（以下、ｎ型不純物元素という）が添加される（図４（Ｃ
））。
【００５１】
次いで、半導体層１０６〜１０８を覆ってゲート絶縁膜１１３を形成する。ゲート絶縁
膜１１３はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪
素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により３５ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。も
ちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を用いても良い。
【００５２】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orth
o Silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲ
ート絶縁膜として良好な特性を得ることができる。
【００５３】
なお、ゲート絶縁膜１１３を形成してから、不純物元素の導入を行って、不純物領域を
形成してもよい。
【００５４】
そして、各ＴＦＴを電気的に接続するための配線を半導体層に接続するコンタクトホー
ルおよびゲート電極とゲート線１０１とを接続するコンタクトホールを形成した後、膜厚
１００〜５００ｎｍの耐熱性を有する導電膜を形成する。本実施例では、Ｗのターゲット
を用いたスパッタ法で膜厚４００ｎｍのＷ膜を形成する。その他に６フッ化タングステン
（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。
【００５５】
なお、導電膜は特にＷに限定されるわけではなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ
、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で
形成してもよい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体
膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、本実施例では単層構
造としたが、導電膜を２層以上積層して形成してもよい。また、Ａｌ等の耐熱性の低い導
電膜を耐熱性の高い導電膜で挟んだ３層構造としてもよい。
【００５６】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、
電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５：２５：
１０（sccm）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を
投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０Ｗ
のＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。こうして
ゲート電極１１４〜１１６、配線１１７〜１２１を形成する（図５（Ａ））。
【００５７】
次いで、電極１１４〜１１６および配線１１７〜１２１を覆う第１の層間絶縁膜１２２
を形成する。この第１の層間絶縁膜１２２としては、プラズマＣＶＤ法またはスパッタ法
を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、
プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成する。もちろん、第１の
層間絶縁膜１２２は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。
【００５８】
なお、必要に応じて、マスクを用いて半導体層に低濃度に不純物元素を含む半導体領域
を形成してもよい。例えば、レジストからなるマスクで半導体層の選択された領域を露出
し、ドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を５〜８０ｋｅＶとして、ｎ
型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（
Ａｓ）を添加する。これにより、半導体層の選択的領域に低濃度不純物領域を形成するこ
とができる。低濃度不純物領域には１×１０18〜１×１０20/cm3の濃度範囲でｎ型を付与
する不純物元素を添加する。
【００５９】
次いで、加熱処理を行って、半導体層の結晶性の回復、それぞれの半導体層に添加され
た不純物元素の活性化を行う。この加熱処理は炉を用いる熱アニール法で行う。熱アニー
ル法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜１０００℃で行えばよく、本実施例では９５０℃、４時間の加熱処理で活性化処
理を行った。なお、熱アニール法の他に、ＹＡＧレーザ等を用いたレーザアニール法、ま
たはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。なお、この加熱
処理は、第１の層間絶縁膜を形成する前に加熱処理を行っても良い。ただし、用いた配線
材料が熱に弱い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜を形
成した後で加熱処理を行うことが好ましい。
【００６０】
さらに、加熱処理（３００〜５５０℃で１〜１２時間の加熱処理）を行って、水素化処
理を行う。この工程は第１の層間絶縁膜１２２に含まれる水素により半導体層のダングリ
ングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導体
層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマによ
り励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０℃
で１〜１２時間の加熱処理を行っても良い。
【００６１】
次いで、第１の層間絶縁膜１２２上に無機絶縁膜材料または有機絶縁物材料から成る第
２の層間絶縁膜１２３を形成する。前記第２の層間絶縁膜１２３は表面が平坦化する膜を
用いるのが望ましい。また、表面の平坦性を向上させる公知の技術、例えばＣＭＰ（ケミ
カルメカニカルポリッシング）と呼ばれる研磨工程を用いてもよい。第２の層間絶縁膜１
２３として膜厚１μｍのアクリル樹脂膜を形成し、エッチングを行って、ゲート電極、ソ
ース配線およびドレイン配線上に形成されている前記第１の層間絶縁膜の一部を露呈させ
、前記第１の層間絶縁膜および前記第２の層間絶縁膜とにより表面を平坦化してもよい。
なお、本実施例では、第１の層間絶縁膜および第２の層間絶縁膜を形成しているが、もち
ろん、単層構造としてもよい。この場合においても、表面が平坦化する膜を用いるのが望
ましい。
【００６２】
なお、ドレイン配線１２１と後に形成する遮光膜との間でも保持容量素子として機能さ
せたい場合は、ＣＭＰ等を用いて層間絶縁膜の膜厚を薄くし、遮光膜とドレイン配線との
距離を縮めればよい。
【００６３】
そして、第２の層間絶縁膜１２３上にＡｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素または前
記元素を主成分とする合金材料を所望の形状にパターニングして上部遮光膜１２４を形成
する。この上部遮光膜１２４は画素の開口部以外を遮光するように網目状に配置する。ま
た、駆動回路にも遮光膜１２５を形成した。
【００６４】
続いて、上部遮光膜上に窒化酸化シリコン膜または酸化窒化シリコン膜からなる絶縁膜
（以下、容量絶縁膜という）を膜厚５０〜１００ｎｍ程度に形成する。
容量絶縁膜は、窒素の割合が高いと誘電率が高くなるが同時にリーク電流も大きくなって
しまうため、窒素と酸素と含有比率を１：８〜２：１程度とすることで、膜厚５０〜１０
０ｎｍの容量絶縁膜を形成する。
【００６５】
続いて、容量絶縁膜上に導電層を膜厚１００〜１５０ｎｍ程度で形成する。導電層は、
Ａｌ、Ｔｉ、Ｗから選ばれた元素、前記元素を主成分とする合金材料またはＩＴＯを用い
て形成すればよい。この後、公知の方法を用いて所定の形状にエッチングして、上部遮光
膜１２４、１２５、容量絶縁膜１２６、１２７および導電層１２８、１２９を形成すれば
よい。
（図５（Ｂ））。
【００６６】
続いて、酸化シリコン膜、ポリイミドまたはアクリルなどの絶縁膜を用いて、光が透過
する領域の画素電極が平坦化するように膜（以下、平坦化膜という）１３０を形成する。
そして、平坦化膜に画素電極と導電層とを接続させるための開孔部を形成し、さらに、画
素電極とドレイン電極とを接続させるためのコンタクトホールを平坦化膜１３０および層
間絶縁膜１２２、１２３に形成する。続いて、画素電極１３１を形成する。画素電極１３
１は、透明導電膜（ＩＴＯ）を用いて１００nm厚で形成すればよい。これにより画素電極
１３１と導電層１２８とは同じ電位となる。また、画素電極形成工程において、駆動回路
における取り出し電極１３２を形成する。
【００６７】
以上のようにして、上部遮光膜１２４、容量絶縁膜１２６および導電層１２８（画素電
極１３１と同電位）からなる保持容量素子が形成される（図６）。
【００６８】
本発明のように、容量絶縁膜１２６上に導電層１２６を形成することにより、保持容量
素子として電荷の蓄積が可能な領域の面積を従来の約２倍にすることができる。
【００６９】
続いて、導電層１２６を画素電極１３１をマスクにしてエッチングして、隣接した画素
との連続を断ち、画素毎に独立させる。
【００７０】
以上の様にして、ｎチャネル型ＴＦＴ２０１、２０２のＮＭＯＳ回路からなる駆動回路
２０４と、画素ＴＦＴ２０３を有する画素部２０５が同一基板上に形成されたアクティブ
マトリクス基板が完成する。
【００７１】
なお、画素部には、画素ＴＦＴ２０３を遮光するための上部遮光膜１２４、容量絶縁膜
１２６、導電層１２８（画素電極１３１と同電位）からなる保持容量２０６が形成されて
いる。
【００７２】
このようにして形成されたアクティブマトリクス基板はゲート電極、ソース配線および
ドレイン配線が同一工程で形成されているため、従来よりも工程数を削減することを可能
としている。そのため、歩留まりが向上し、コストの低減も実現できる。また、上部遮光
膜と半導体膜との物理的な距離が短縮されるため、光漏れや光の回折などによるリーク電
流の発生を防ぐことが可能となる。さらに、ソース配線が直接半導体膜と接続することで
コンタクトホールの数を最小限に留め、液晶表示装置を作製したときの開口率を向上させ
ることが可能となる。
【実施例２】
【００７３】
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図７を用
いて説明する。
【００７４】
実施例１にしたがって、平坦化膜１３０上に導電層１２８と電気的に接続する画素電極
１３１を形成する。続いて、図７に示すように第２の層間絶縁膜１２３上に形成された遮
光膜１２４、容量絶縁膜１２６、導電層１２８および画素電極１３１により発生する隣接
する画素と画素との間に形成される大きな段差（５０ｎｍ以上）をアクリル、ポリイミド
等からなる絶縁膜４０１により平坦化する。
次いで、配向膜４０２を形成するが、絶縁膜４０１で、隣接する画素と画素との間の段差
を埋めて平坦化しているため、配向膜４０２表面に、凹凸が生じにくい。この後、ラビン
グ処理を行い、シール材（封止材）を用いてＴＦＴが形成された基板と対向基板とを貼り
合わせる。そして、その間に液晶を保持させてアクティブマトリクス型液晶表示装置を作
製する。なお、このセル組み工程は公知の手段を用いれば良いので詳細な説明は省略する
。
【００７５】
以上のように凹部に絶縁膜を形成することで、基板上に種々の材料を積層して形成され
アクティブマトリクス基板表面の凹凸の差を小さくすることができる。
これにより、配向膜を形成した後に行われるラビング処理の際に、ラビングムラを最小限
に抑えることができ、液晶の配向不良を発生しにくくすることができる。
【実施例３】
【００７６】
本実施例では、実施例１と異なる構造の半導体装置を作製する工程について、図８を用
いて説明する。
【００７７】
実施例１にしたがって、遮光膜３０１、容量絶縁膜３０２、導電層３０３を形成する。
その後、導電層３０３が図８（Ａ）の矢印で示すように、遮光膜３０１および容量絶縁膜
３０２より若干内側に入るようにエッチングする。マスクを用いたエッチング、もしくは
オーバーエッチングすればよい。これにより、遮光膜３０１と導電層３０３が接してリー
ク電流が発生してしまうことを防ぐことができる。
【００７８】
またさらに、図８（Ｂ）に示すように遮光膜３１１、容量絶縁膜３１２、導電層３１３
の順に段が付くようにオーバーエッチングする、またはマスクを用いてエッチングするこ
とにより、積層をなだらかにすることができ、平坦化膜３１４を形成した後に形成する画
素電極３１５の段差や凹凸をさらに低減することができる。なお、３１５ａは、隣接する
画素の画素電極である。
【００７９】
以上のようにすることで、十分な保持容量を有し、良好な表示が行える液晶表示装置を
実現することができる。
【実施例４】
【００８０】
本発明で開示する遮光膜、容量絶縁膜および画素電極と同電位になるように形成された
導電層からなる保持容量素子は、実施例１で示したようなＴＦＴ以外を遮光する遮光膜上
に形成しても構わない。本実施例では、図９、１０を用いて、一例を示す。
【００８１】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形
成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニ
ングしてゲート電極５１ａ〜５１ｃを得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ｃｒま
たはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい。
基板には、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスか
らなる基板、石英基板、単結晶シリコン基板、金属基板、ステンレス基板の表面に絶縁膜
を形成したもの、また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板
のいずれかを用いればよい。
【００８２】
次いで、ゲート絶縁膜５２ａ、５２ｂを形成する。ゲート絶縁膜は、酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にし
てもよい。
【００８３】
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣ
ＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０nm厚に形成
する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成す
ることが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に
曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやし
きい値電圧の変動を低減することができる（図９（Ａ））。
【００８４】
次いで、アモルファスシリコン膜５３を結晶化するために結晶化を促進する触媒元素を
塗布（触媒元素含有層５４を形成）する。この後、加熱処理を行い、結晶質シリコン膜を
形成する（図９（Ｂ））。
【００８５】
なお、半導体膜の結晶化は、触媒元素を用いた加熱処理以外にも、連続発振またはパル
ス発振の気体レーザもしくは固体レーザを用いた結晶化方法を用いてもよい。そのような
気体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザ
としては、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられ
る。非晶質半導体膜の結晶化に際して、大粒径の結晶を得るためには、連続発振が可能な
固体レーザを用いて、基本波の第２高調波〜第４高調波を適応するのが好ましい。代表的
には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（波長５３２ｎｍ）や
第３高調波（波長３５５ｎｍ）を用いればよい。
【００８６】
結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜（チャネル形
成領域）を保護する絶縁膜５５を１００〜４００nm厚で形成する。この絶縁膜は、不純物
元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さ
らに、微妙な濃度制御を可能にするために形成される。
【００８７】
次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結
晶質シリコン膜にｎ型を付与する不純物元素を添加して高濃度にｎ型不純物元素を含んだ
領域（後のソース領域またはドレイン領域）５６、５７を形成する。続いて、後のｐチャ
ネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を添加して、ｐ型不純物
元素を高濃度に含んだ領域（後のソース領域またはドレイン領域）５８を形成する。なお
、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいて、不純物元素を低濃度に含む領
域（ＬＤＤ領域）を形成してもよい（図９（Ｃ））。
【００８８】
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。
活性化と同時に、結晶化工程でシリコン膜に塗布した触媒元素の捕獲（ゲッタリング）も
行う。加熱処理条件として、酸素濃度が５ppmの雰囲気で、４５０〜９５０℃で処理を行
えばよい。
【００８９】
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパタ
ーニングしてエッチングし、半導体層５９〜６１を得る。続いて、層間絶縁膜６２を形成
する。層間絶縁膜６２は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶
縁膜から５００〜１５００nm厚で形成する（図９（Ｄ））。
【００９０】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホール
を形成して、各ＴＦＴを電気的に接続するための配線６３〜６７を形成する。続いて、配
線６３〜６７を覆う層間絶縁膜６８を形成する（図１０（Ａ）
）。
【００９１】
次いで、ＴＦＴに光が照射されないように遮光するための遮光膜６９を形成する。なお
、遮光膜６９は、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた元素、前記元素を主成分とする合金
材料、または黒色樹脂等の高い遮光性を持つ膜を１００〜２００ｎｍ程度の膜厚で成膜す
ればよい。
【００９２】
その後、遮光膜６９上に容量絶縁膜７０を形成する。容量絶縁膜７０としては、酸化窒
化シリコン膜、窒化酸化シリコン膜のいずれかを用いればよく、その膜厚は、５０〜１０
０ｎｍとすればよい。
【００９３】
続いて、容量絶縁膜７０上に導電層７１を形成する。導電層７１は、Ａｌ、Ｔｉ、Ｗか
ら選ばれた元素、または前記元素を主成分とする合金材料を用いればよい。また、透明導
電性膜（例えば、ＩＴＯ）を用いてもよい。
【００９４】
次いで、画素電極の光が透過する領域を平坦化するための膜（平坦化膜）７２を絶縁膜
を用いて形成する。平坦化膜７２は、酸化シリコン膜を膜厚１００〜２００nm程度に形成
して、ＣＭＰ（Chemical Mechanical Polishing:化学的機械研磨）を用いて平坦化する。
またその他、ポリイミド、アクリルといった熱硬化する樹脂を用いて平坦化してもよい。
平坦化膜７２形成後、導電層７１と画素電極とを接続させるためのコンタクトホールを平
坦化膜７２に、画素電極とドレイン電極となる配線６７とを電気的に接続するためのコン
タクトホールを平坦化膜７２と層間絶縁膜６８とに形成し、画素電極７３を形成する。な
お、画素電極７３形成後、導電層７１をパターニングしてエッチングし、隣接する画素に
形成された導電層７１との連続性を断つ（図１０（Ｂ））。
【００９５】
このようにして、遮光膜６９、容量絶縁膜７０および画素電極７３と同電位となる導電
層７１とからなる保持容量素子が形成される。導電層７１を形成することにより、遮光膜
６９と画素電極７３とが重なる領域を無駄なく保持容量素子として機能させることができ
る。
【００９６】
また、本発明のように平坦化膜７２を形成することにより、画素電極７３の段差が遮光
膜６９上に形成されるため、画素電極７３の段差や凹凸が原因となる配向乱れや光もれを
防ぐことができる。
【００９７】
以上のように、本発明はＴＦＴの形状に依存することなく適応させることができる。
【実施例５】
【００９８】
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の
半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層を高温で加熱処理して得られた半導体（代表的にはシリコン）膜（以
下、高温ポリシリコン膜という）を用いて作製する例について説明する。
【００９９】
耐熱性の高い石英基板基板上に実施例１にしたがって、ゲート線としても機能する下部
遮光膜および下地絶縁膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法
またはスパッタ法など公知の方法を用いて非晶質半導体膜を形成する。
【０１００】
次いで、炉を用いて６００℃で２４時間の加熱処理を行い、結晶質半導体膜を形成する
。なお、この結晶化処理において半導体膜表面に酸化シリコン膜が形成されるが、エッチ
ング等で除去できるごく薄い膜であるため問題はない。
【０１０１】
次いで、結晶質半導体膜の表面に形成された酸化膜を除去した後、ゲート絶縁膜を形成す
るための加熱処理を行う。結晶質半導体膜を９００〜１０５０℃にて加熱処理し、結晶質
半導体膜の表面に酸化膜を形成する。この酸化シリコン膜をゲート絶縁膜に用いる。最終
的に結晶質半導体膜の膜厚が３０〜５０ｎｍになるように結晶質半導体膜を加熱処理する
ことによりその表面に酸化シリコン膜を形成すればよい。
【０１０２】
このようにして高温加熱処理により得られた結晶質半導体膜は、結晶性が高く、さらに
高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき、さらにこ
のＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現することができる。
本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【実施例６】
【０１０３】
本実施例では、薄膜トランジスタおよび保持容量素子を有する実施例１に示した構造の
半導体装置において、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン
領域を含む半導体層を、レーザ光を照射することにより得られた結晶質半導体膜を用いて
作製する例について説明する。
【０１０４】
基板上に実施例１にしたがって、ゲート線としても機能する下部遮光膜および下地絶縁
膜を形成する。続いて、下地絶縁膜上にＬＰＣＶＤ法、ＰＣＶＤ法またはスパッタ法など
公知の方法で非晶質半導体膜を形成する。なお、基板はコーニング社の７０５９ガラスや
１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸
ガラスなどのガラスからなる基板を用いる。
また、石英基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を
形成したものを用いても良い。また、高い耐熱性を有するプラスチック基板を用いてもよ
い。
【０１０５】
続いて、非晶質半導体膜にレーザ光を照射する。使用するレーザとしては、連続発振ま
たはパルス発振の気体レーザもしくは固体レーザを用いる。気体レーザとして、エキシマ
レーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ
4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンド
ライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。
【０１０６】
なお、固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがド
ーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザが適用さ
れる。当該レーザの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を
有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得
ることができる。
【０１０７】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、
Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３
５５ｎｍ）を適用する。
【０１０８】
ここで、一例として、ＹＶＯ4レーザを用いて結晶化を行う方法について説明する。出
力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高
調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を
射出するしてもよい。そして、好ましくは光学系により照射面にて矩形状または楕円形状
のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１
００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０
．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照
射する。
【０１０９】
このようにしてレーザ光を照射することにより得られた結晶質半導体膜は、結晶性が高
く、さらに高い電界効果移動度が得られる半導体膜をチャネル形成領域、ソース領域およ
びドレイン領域を含む半導体層に用いることにより、優れた特性をもつＴＦＴを実現でき
、さらにこのＴＦＴを回路に用いることで高い信頼性を有する半導体装置を実現すること
ができる。本実施例は、実施例１〜４と組み合わせて用いることが可能である。
【実施例７】
【０１１０】
本発明を用いて、アクティブマトリクス型液晶表示装置（液晶ディスプレイ）
を表示部にんだ組み込んだ様々な電気器具を完成させることができる。
【０１１１】
その様な電気器具としては、プロジェクター（リア型またはフロント型）、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）
などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１１２】
図１１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６
０２等を含む。
【０１１３】
図１１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラ
ー２７０３、スクリーン２７０４等を含む。
【０１１４】
なお、図１１（Ｃ）は、図１１（Ａ）及び図１１（Ｂ）中における投射装置２６０１、
２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２
８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図１１（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１５】
また、図１１（Ｄ）は、図１１（Ｃ）中における光源光学系２８０１の構造の一例を示
した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８
１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１１（Ｄ）に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１６】
本発明を用いれば、遮光膜により薄膜トランジスタに照射される光を遮光することがで
きるため、プロジェクターに用いられる強力な光によっても光リーク電流の発生を抑える
ことができ、十分な保持容量を有する容量素子が形成されているため、信号を保持するこ
とができ表示ムラが起こらず、精細で良好な表示を行うことができる。またさらに、開口
率を低下させずに十分な容量素子を形成できるため、輝度も十分で、光源の低消費電力化
もはかることができる。
【０１１７】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明の液晶表示装置を表示部２００３
に適用して、パーソナルコンピュータを完成させることができる。また、図１２（Ｂ）は
モバイルコンピュータ（モービルコンピュータ）であり、本体２１０１、カメラ部２１０
２、受像部２１０３、操作スイッチ２１０４、表示部２１０５等を含む。本発明の液晶表
示装置を表示部２１０５に適応して、モバイルコンピュータを完成させることができる。
図１２（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレー
ヤーであり、本体２２０１、表示部２２０２、スピーカ部２２０３、記録媒体２２０４、
操作スイッチ２２０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇ
ｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明の液晶表示装置を表示部２４０２に適応
して記録媒体を用いるプレーヤーを関せさせることができる。
これらの電気器具は、本発明により、画素電極の光透過領域における段差や凹凸による液
晶の配向不良を無くすことができ、さらに十分な保持容量を得られる容量素子を形成する
ことができるため、リーク電流が生じても表示信号を保持することができ、表示ムラのな
い精細な表示を実現することができる。またさらに、容量素子を形成しても高い開口率を
維持することができるため、高輝度化が可能で、表示のために用いる光源の消費電力を低
減することができる。これは、電気器具全体としての低消費電力化につながる。
【０１１８】
図１２（Ｄ）はビデオカメラであり、本体２３０１、表示部２３０２、音声入力部２３
０３、操作スイッチ２３０４、バッテリー２３０５、受像部２３０６等を含む。本発明の
液晶表示装置を表示部２３０２に適用して、ビデオカメラを完成させることができる。図
１２（Ｅ）はデジタルカメラであり、本体２４０１、表示部２４０２、接眼部２４０３、
操作スイッチ２４０４、受像部（図示しない）等を含む。本発明の液晶表示装置を表示部
２４０２に適用することができる。
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム
部２５０３等を含む。本発明の液晶表示装置を表示部２５０２に適用することができる。
図１３（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルであ
る。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続され
ている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられて
いる面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任
意に変えることができる。
さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３
００８を有している。本発明の液晶表示装置を表示部３００４に適用して携帯電話を完成
させることができる。図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示
部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等
を含む。本発明の液晶表示装置を表示部３１０２に適応して携帯書籍を完成させることが
できる。このように本発明により、液晶の配向不良を低減できるため、表示ムラのない精
細な表示を実現できる。さらに、高い開口率を維持して容量素子を形成することができる
ため、高輝度化が可能で、表示のために用いる光源の消費電力を低減することができる。
これは、電気器具全体としての低消費電力化が実現できるため、バッテリーの重量も小型
なものを採用すればよくなるため、電気器具全体を軽量化することもできる。
【０１１９】
図１３（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３
等を含む。本発明の液晶表示装置を表示部３２０３に適用してディスプレイを完成させる
ことができる。本発明により、画素電極の光透過領域（表示に寄与する領域）を平坦化し
、段差を遮光膜上にすることができるため、液晶の配向不良をなくし、表示ムラをなくす
ことができる。また、開口率を下げずに保持容量素子を形成することができるため、高輝
度、高精細な表示を実現することができる。
【０１２０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具を完成させるた
めに本発明を適用することができる。また、本実施例の電気器具は実施例１〜６を組み合
わせて作製された液晶表示装置のいずれを用いても実現することができる。
【特許請求の範囲】
【請求項１】
光を遮ることができる機能を有する導電層と、
前記導電層上のトランジスタと、
前記トランジスタ上の第１の絶縁層と、
前記第１の絶縁層上の容量素子と、
第２の絶縁層と、
前記第２の絶縁層上の画素電極と、を有し、
前記導電層は、前記トランジスタのゲートに信号を供給することができる機能を有し、
前記画素電極は、前記第２の絶縁層に設けられた開口を介して前記容量素子と電気的に接続され、
前記容量素子は、前記トランジスタと重なる領域を有することを特徴とする半導体装置。
【請求項１】
光を遮ることができる機能を有する導電層と、
前記導電層上のトランジスタと、
前記トランジスタ上の第１の絶縁層と、
前記第１の絶縁層上の容量素子と、
第２の絶縁層と、
前記第２の絶縁層上の画素電極と、を有し、
前記導電層は、前記トランジスタのゲートに信号を供給することができる機能を有し、
前記画素電極は、前記第２の絶縁層に設けられた開口を介して前記容量素子と電気的に接続され、
前記容量素子は、前記トランジスタと重なる領域を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−６５０２７（Ｐ２０１３−６５０２７Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１２−２４４１５３（Ｐ２０１２−２４４１５３）
【出願日】平成２４年１１月６日（２０１２．１１．６）
【分割の表示】特願２０１１−１４１８１２（Ｐ２０１１−１４１８１２）の分割
【原出願日】平成１３年９月２６日（２００１．９．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２４年１１月６日（２０１２．１１．６）
【分割の表示】特願２０１１−１４１８１２（Ｐ２０１１−１４１８１２）の分割
【原出願日】平成１３年９月２６日（２００１．９．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]