Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
半導体装置
説明

半導体装置

【課題】開口率の高い表示装置又は素子の面積の大きい半導体装置を提供することを課題
とする。
【解決手段】隣接する画素電極(又は素子の電極)の間に設けられた配線との下方にマル
チゲート構造のTFTのチャネル形成領域を設ける。そして、複数のチャネル形成領域の
チャネル幅の方向を前記画素電極の形状における長尺方向と平行な方向とする。また、チ
ャネル幅の長さをチャネル長の長さよりも長くすることでチャネル形成領域の面積を大き
くする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アクティブマトリクス型の表示装置、及びマトリクス状に素子が配置された半
導体装置に関する。
【背景技術】
【0002】
従来より、画像表示装置として、液晶表示装置、エレクトロルミネッセンス(Elect
roLuminescence:以下「EL」という。)表示装置等が知られている。こ
れらの表示装置の型式としては、パッシブマトリクス型とアクティブマトリクス型とがあ
る。そして、アクティブマトリクス型表示装置は、画素数が増加した場合であっても高速
な動作が可能であるという特徴を有する。
【0003】
アクティブマトリクス型表示装置は、TFT、容量素子、配線、画素電極等を同一基板上
に形成するので開口率が減少してしまいやすい。そのため、これらの材料、形状、数、又
は配置等の設計を工夫することによって、開口率を上げる試みがなされている。例えば、
特許文献1においては、比誘電率の高い酸化タンタルを容量素子の誘電体として利用する
ことにより、容量素子の小面積化を図る方法が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平11−312808号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
一方、開口率を上げる為、比誘電率の高い材料を容量素子に使用する方法は、工程数の増
加につながるという問題がある。
【0006】
ここで、工程数を増加させないで開口率を上げる為には開口部の面積を大きくすればよい
。しかし、開口部の面積を大きくするために配線の間に開口部を設けようとすると、開口
部の形状は複雑な形状となる。そして、EL表示装置において、開口部の形状を複雑な形
状とすると、開口部のエッジ(端部)の長さが大きくなってしまう為、EL発光部のシュ
リンクが助長されてしまうという問題が生じてしまう。
【0007】
ここで、EL発光部のシュリンクとは、EL層が物理的に収縮することではなく、EL素
子の有効面積(EL素子が発光している部分の面積)が、端部より徐々に収縮していく状
態をいう。
【0008】
また、表示装置以外の半導体装置(例えばDRAM等)においても、トランジスタと接続
される素子の面積を大きくすることは好ましいことである。
【0009】
そこで、本発明は、開口率の高い表示装置(又は素子の面積の大きい半導体装置)を提供
することを課題とする。
【課題を解決するための手段】
【0010】
本明細書において、TFTのチャネル形成領域とは、ゲート電極の下にゲート絶縁膜を介
して配置された半導体領域をいう。また、チャネル長とは、チャネル形成領域におけるキ
ャリアが流れる方向の長さをいう。そして、チャネル幅とは、チャネル長方向と垂直方向
のチャネル形成領域の長さをいう。
【0011】
なお、マルチゲート構造のTFTの場合、チャネル長及びチャネル幅は、一つのチャネル
形成領域ごとの寸法をいうものとする。
【0012】
また、マルチゲート構造とは、一つのTFTに複数のチャネル形成領域を設けた構造であ
る。一方、シングルゲート構造とは、一つのTFTに一つのチャネル形成領域を設けた構
造である。
【0013】
そして、本発明の表示装置は、隣接する画素電極の間に設けられた配線と、薄膜トランジ
スタと、を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けら
れており、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネ
ル形成領域のチャネル幅の方向は、前記配線における電流の流れる方向と平行な方向であ
ることを特徴とする。
【0014】
本発明の表示装置は、隣接する画素電極の間に設けられた配線と、複数のチャネル形成領
域を有する薄膜トランジスタと、を有し、前記複数のチャネル形成領域は、前記配線の下
方に設けられており、前記複数のチャネル形成領域は前記配線と重なる位置に設けられて
おり、前記複数のチャネル形成領域のチャネル幅の方向は、前記配線における電流の流れ
る方向と平行な方向であることを特徴とする。
【0015】
本発明の表示装置は、隣接する画素電極の間に設けられた配線と、薄膜トランジスタと、
を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており
、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領
域のチャネル幅の方向は、前記配線の形状における長尺方向と平行な方向であることを特
徴とする。
【0016】
本発明の表示装置は、隣接する画素電極の間に設けられた配線と、複数のチャネル形成領
域を有する薄膜トランジスタと、を有し、前記複数のチャネル形成領域は、前記配線の下
方に設けられており、前記複数のチャネル形成領域は前記配線と重なる位置に設けられて
おり、前記複数のチャネル形成領域のチャネル幅の方向は、前記配線の形状における長尺
方向と平行な方向であることを特徴とする。
【0017】
本発明の表示装置は、隣接する画素電極の間に設けられた配線と、薄膜トランジスタと、
を有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており
、前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領
域のチャネル幅の方向は、前記画素電極の形状における長尺方向と平行な方向であること
を特徴とする。
【0018】
本発明の表示装置は、隣接する画素電極の間に設けられた配線と、複数のチャネル形成領
域を有する薄膜トランジスタと、を有し、前記複数のチャネル形成領域は、前記配線の下
方に設けられており、前記複数のチャネル形成領域は前記配線と重なる位置に設けられて
おり、前記複数のチャネル形成領域のチャネル幅の方向は、前記画素電極の形状における
長尺方向と平行な方向であることを特徴とする。
【0019】
本発明の表示装置において、前記薄膜トランジスタは、線形領域で動作することを特徴と
する。
【0020】
トランジスタのゲートとソースの間の電圧をVgs、トランジスタのソースとドレインの
間の電圧をVds、トランジスタの閾値電圧をVth、とする。この場合、線形領域は、
|Vgs−Vth|>|Vds|の関係式が成り立つ範囲をいう。
【0021】
即ち、前記薄膜トランジスタは、ゲートとソースの間電圧(Vgs)が、ソースとドレイ
ンの間電圧(Vds)よりもしきい値電圧(Vth)分以上大きい範囲で動作することを
特徴とする。
【0022】
本発明の表示装置において、前記チャネル形成領域のチャネル幅の長さは、前記チャネル
形成領域のチャネル長の長さよりも大きいことを特徴とする。
【0023】
本発明の表示装置において、前記チャネル形成領域同士を接続する不純物領域の形状にお
ける長尺方向は、チャネル幅の方向と平行な方向であることを特徴とする。
【0024】
本発明の表示装置において、前記チャネル形成領域は、非晶質半導体又は多結晶半導体で
あることを特徴とする。
【0025】
本発明の表示装置において、前記チャネル形成領域は単結晶であることを特徴とする。
【0026】
本発明の表示装置において、前記薄膜トランジスタは、島状半導体層と、ゲート絶縁膜と
、ゲート電極と、を有し、前記島状半導体層は、前記複数のチャネル形成領域と、複数の
不純物領域と、を有し、前記複数のチャネル形成領域上には、ゲート絶縁膜を介してゲー
ト電極が形成されていることを特徴とする。
【0027】
本発明の表示装置において、前記配線は、層間絶縁膜を介して前記ゲート電極上に形成さ
れていることを特徴とする。
【0028】
本発明の表示装置において、前記島状半導体層と、前記島状半導体層上の前記ゲート絶縁
膜と、前記ゲート絶縁膜上の前記ゲート電極と、からなる第1の容量と、前記ゲート電極
と、前記ゲート電極上の層間絶縁膜と、前記層間絶縁膜上の前記配線と、からなる第2の
容量が形成されていることを特徴とする。
【0029】
本発明の表示装置において、前記ゲート電極の形状における長尺方向は、前記チャネル幅
の方向であることを特徴とする。
【0030】
本発明の表示装置において、前記配線は前記画素電極の端部を覆って形成された隔壁(絶
縁物)の下方に形成されていることを特徴とする。
【0031】
本発明の表示装置において、前記薄膜トランジスタのソース端子(領域)又はドレイン端
子(領域)の一方は、前記隣接する画素電極の一方に接続されていることを特徴とする。
【0032】
本発明の表示装置において、前記薄膜トランジスタのソース端子(領域)又はドレイン端
子(領域)の他方は前記配線と接続されていることを特徴とする。
【0033】
本発明の半導体装置は、隣接する電極の間に設けられた配線と、薄膜トランジスタと、を
有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、
前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域
のチャネル幅の方向は、前記配線における電流の流れる方向(又は前記配線の形状におけ
る長尺方向)と平行な方向であることを特徴とする。
【0034】
本発明の半導体装置は、隣接する電極の間に設けられた配線と、薄膜トランジスタと、を
有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、
前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域
のチャネル幅の方向は、前記電極の形状における長尺方向と平行な方向であることを特徴
とする。
【0035】
本発明の半導体装置は、隣接する素子の間に設けられた配線と、薄膜トランジスタと、を
有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、
前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域
のチャネル幅の方向は、前記配線における電流の流れる方向(又は前記配線の形状におけ
る長尺方向)と平行な方向であることを特徴とする。
【0036】
本発明の半導体装置は、隣接する素子の間に設けられた配線と、薄膜トランジスタと、を
有し、前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、
前記チャネル形成領域は前記配線と重なる位置に設けられており、前記チャネル形成領域
のチャネル幅の方向は、前記素子の形状における長尺方向と平行な方向であることを特徴
とする。
【0037】
本発明の半導体装置において、前記チャネル形成領域のチャネル幅の長さは、前記チャネ
ル形成領域のチャネル長の長さよりも大きいことを特徴とする。
【発明の効果】
【0038】
本発明によって、開口率が高い表示装置(又は、素子の面積の大きい半導体装置)を実現
することが可能である。
【0039】
また、開口率を高くする為に画素電極(又は素子の電極)の形状を複雑な形状にする必要
もなくなる。
【0040】
さらに、開口率が高くすることにより、素子に対する電流密度が低くなる為、素子の長寿
命化が可能となる。
【図面の簡単な説明】
【0041】
【図1】ダブルゲート構造のレイアウト1
【図2】ダブルゲート構造のレイアウト2
【図3】画素の回路図
【図4】TFTの作製フロー(上面図)
【図5】画素電極及び配線の図(配線形状:直線)
【図6】画素電極及び配線の図(配線形状:ジグザグ)
【図7】画素電極及び配線の図(配線形状:ミアンダ)
【図8】シングルゲート構造のレイアウト1
【図9】シングルゲート構造のレイアウト2
【図10】トリプルゲート構造のレイアウト1
【図11】トリプルゲート構造のレイアウト2
【図12】無機EL素子の断面図1
【図13】無機EL素子の断面図2
【図14】表示装置の上面図及び断面図
【図15】DRAMの回路図
【図16】DRAMのレイアウト
【図17】電子機器の例
【発明を実施するための形態】
【0042】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる様
態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。
【0043】
なお、以下の実施の形態1〜11は、適宜組み合わせることが可能である。
【0044】
(実施の形態1)
本実施の形態では、本発明の表示装置の画素構成とレイアウトについて説明する。なお、
ここでは、2つのTFTから構成される画素について説明する。
【0045】
まず、図3を用いて本発明の表示装置の画素構成について説明する。画素は画素電極に接
続されたTFT(駆動用TFT301)と、容量素子300と、スイッチング用TFT3
02と、表示素子303と、走査線305と、信号線304と、電源供給線306とを有
している。なお、駆動用TFT301とスイッチング用TFT302は、2つのチャネル
形成領域を有するダブルゲート構造である。
【0046】
なお、駆動用TFT301は、シングルゲート構造であっても良いし、3つ以上のチャネ
ル形成領域を有するマルチゲート構造であってもよい。
【0047】
スイッチング用TFT302のソース端子又はドレイン端子の一方は信号線304に接続
されている。
【0048】
スイッチング用TFT302のゲート端子は走査線305に接続されている。
【0049】
スイッチング用TFT302のソース端子又はドレイン端子の他方は駆動用TFT301
のゲート端子及び容量素子の電極の一方に電気的に接続されている。
【0050】
駆動用TFT301のソース端子又はドレイン端子の一方は電源供給線306に接続され
ている。
【0051】
駆動用TFT301のソース端子又はドレイン端子の他方は表示素子303に接続されて
いる。
【0052】
駆動用TFT301のゲート端子は容量素子の電極の一方及びスイッチング用TFT30
2のソース端子又はドレイン端子の他方に接続されている。
【0053】
容量素子300の他方の端子は、電源供給線306に電気的に接続されている。
【0054】
容量素子300の一方の端子は、駆動用TFTのゲート端子及びスイッチング用TFT3
02のソース端子又はドレイン端子の他方と電気的に接続されている。
【0055】
次に、画素部のレイアウトについて図1、図2を用いて説明する。図2は図1に対応する
上面図であり、第1の半導体層101、第2の半導体層102とゲート配線105、ゲー
ト電極100を形成した段階の図である。
【0056】
図1、2と図3との対応関係について説明する。
【0057】
破線部6001で囲まれた部分が駆動用TFT301に対応する。
【0058】
破線部6011で囲まれた部分がスイッチング用TFT302に対応する。
【0059】
破線部6012で囲まれた部分が容量素子300に対応する。
【0060】
画素電極107が表示素子303の画素電極に対応する。
【0061】
信号線104が信号線304に対応する。
【0062】
電源供給線106が電源供給線306に対応する。
【0063】
図1において、第1の半導体層101は、スイッチング用TFTの島状半導体層である。
ゲート配線105と重なる領域がチャネル形成領域、信号線104と接続する領域がソー
ス端子(又はドレイン端子)、コンタクトホールを介して接続電極103と接続する領域
がドレイン端子(又はソース端子)である。なお、スイッチング用TFTは、2つのチャ
ネル形成領域を有するダブルゲート構造である。
【0064】
なお、スイッチング用TFTは、シングルゲート構造であっても良いし、3つ以上のチャ
ネル形成領域を有するマルチゲート構造であってもよい。
【0065】
また、第2の半導体層102は表示素子を駆動する駆動用TFT301の島状半導体層で
ある。そして、ゲート電極100と重なる領域がチャネル形成領域である。そして、駆動
用TFT301のゲート電極は、コンタクトホールを介して接続電極103と接続してい
る。さらに、駆動用TFT301のソース端子(又はドレイン端子)と電源供給線106
とがコンタクトホールを介して接続されている。駆動用TFT301のドレイン端子(又
はソース端子)と接続電極108とがコンタクトホールを介して接続されている。また、
該接続電極108と接して画素電極107が形成されている。
【0066】
また、第2の半導体層102のうち、ゲート電極100とゲート絶縁膜を介して重なるチ
ャネル形成領域の上方には、電源供給線106が配置されている。このゲート電極100
と電源供給線106との間で形成される容量は、表示素子の保持容量として利用すること
ができる。
【0067】
ゲート電極100と電源供給線106との間には層間絶縁膜が挟まれている。
【0068】
また、ゲート電極100が容量素子の電極の一方となり、電源供給線のうちゲート電極と
重なる部分が容量素子の電極の他方となる。
【0069】
また、表示素子の電極のショート防止の為、発光エリア以外の領域を隔壁(絶縁物)で覆
っている。隣り合って隣接する左右の画素間に設けられる隔壁の幅は、例えば、20μm
〜25μm程度である。本実施の形態においては、幅20μmの隔壁の下(即ち、隣接す
る画素電極の間)に信号線104と電源供給線106を配置する。
【0070】
なお、本実施の形態においては、電源供給線106の長尺方向と画素電極の形状における
長尺方向(画素電極の長尺方向)とが平行になるように配置する。さらに、電源供給線1
06の下方に駆動用TFTを重なるように配置する。そして、チャネル幅の方向を該長尺
方向と平行に配置する。
【0071】
しかし、本願発明は、常に画素電極の形状における長尺方向と平行に電源供給線106を
配置し、且つ駆動用TFT301を電源供給線106の下方に配置する必要はない。
【0072】
したがって、信号線104を画素電極の形状における長尺方向と平行に配置した場合は、
信号線104の下方に重なるように駆動用TFT301を配置しても良い。
【0073】
また、画素電極の形状が、正方形、略正方形(例えば、正方形の角に切欠部を設けた形状
、又は、正方形の角が丸くなっている形状(角の全てが丸くなっている必要はない。一部
の角のみ丸くてもよい。)等)、円形等のように長尺方向が存在しない場合は、電源供給
線106又は信号線104のどちらの下方に駆動用TFT301を配置しても問題はない

【0074】
なお、画素電極の形状には、長方形、又は略長方形(例えば、長方形の角に切欠き部を設
けた形状、又は、長方形の角の形状が丸くなっている形状(角の全てが丸くなっている必
要はない。一部の角のみ丸くてもよい。))、楕円形、多角形、略多角形(例えば、多角
形の角に切欠部を設けた形状、又は、多角の角の形状が丸くなっている形状(角の全てが
丸くなっている必要はない。一部の角のみ丸くてもよい。))等のさまざまな形状が考え
られる。なお、画素電極の形状は、これら例示された形状に限定されない。なお、画素電
極の形状が長方形又は略長方形である場合、配線を格子状に配置しやすいので、レイアウ
トの設計がしやすくなり好ましい。
【0075】
また、画素電極の大きさが画素ごとに異なっていてもよい。さらに、画素電極の形状が画
素ごとに異なっていても良い。
【0076】
また、要求されるチャネル幅の長さが画素電極の形状における短尺方向の長さよりも短い
場合は、該短尺方向と平行に配置された配線の下方に重なるように駆動用TFT301を
配置しても良い。
【0077】
また、電源供給線106の一部が、画素電極の上方又は下方に配置されていても良い。こ
のような配置とした場合、駆動用TFT301のゲート電極を、電源供給線106の一部
と重なり合うように配置する。
【0078】
なお、駆動用TFT301のチャネル幅の方向は、配線の形状における長尺方向(配線の
長尺方向)と平行な方向にする。これにより、チャネル幅の長さを大きくすることが可能
だからである。また、配線は隣接する画素電極の間に配置する為、配線の形状における長
尺方向(配線の長尺方向)は、画素電極の長尺方向又は短尺方向と平行な方向とすること
により開口率を上げることができる。
【0079】
なお、通常は配線の長尺方向に電流を流す為、チャネル幅の方向は、チャネル形成領域の
上方に配置された配線において電流が流れる方向と平行な方向であるともいえる。
【0080】
また、本実施の形態では、線形領域で動作する場合である。チャネル長L、チャネル幅W
とすると、駆動用TFTはL<Wのダブルゲート構造としている。ここでは、駆動用TF
TはL=7μm、W=20μm程度のダブルゲート構造とする。そして、画素のレイアウ
トを行う際に、幅20μm隔壁の下に配線を配置し、且つ配線の下に駆動用TFTを配置
することによって、駆動用TFTのサイズが大きくなっても開口率を上げることができる

【0081】
本実施の形態では、半導体層をゲート電極100に対してコの字型に折り曲げるようにパ
ターニングする(図1、図2 破線部6001)。これにより、チャネル幅の方向を画素
電極の形状における長尺方向と平行に配置することができる(図1、図2 矢印7001
)。
【0082】
なお、チャネル形成領域同士を接続する不純物領域の形状における長尺方向を、チャネル
幅の方向と平行な方向とすることが好ましい。これにより、画素電極間の狭いスペース(
隣接する画素電極の間のスペース)に可能な限り大きなサイズのTFTを配置できる為、
開口率の増加が望めるからである。さらに、該不純物領域においては該不純物領域の形状
における長尺方向に電流が流れる為、該不純物領域の抵抗値を上げることができる。した
がって、オフ電流を低減することができる。
【0083】
但し、本発明は、チャネル幅の方向が画素電極の長尺方向と垂直方向になれば、該長尺方
向の長さ分までチャネル幅を増やすことができる。したがって、TFTの島状半導体層の
形状は、本実施の形態のようにコの字型形状に限定されない。
【0084】
なお、容量素子300は、第2の半導体層102と、ゲート電極100と、第2の半導体
層102とゲート電極100の間に形成されるゲート絶縁膜(第1の保持容量)及び、ゲ
ート電極100と、電源供給線106と、ゲート電極100と電源供給線106の間に形
成される層間絶縁膜(第2の保持容量)で形成することができる。
【0085】
そして、この場合、破線部6012において、ゲート電極100と、第2の半導体層10
2と、ゲート電極2の半導体層102との間に形成されたゲート絶縁膜と、で保持容量を
形成することとなる。したがって、破線部6012におけるゲート電極の面積を大きくす
ることで、保持容量の大きさも大きくすることができる。
【0086】
上記構成によって、画素電極間の狭いスペース(隣接する画素電極の間のスペース)に可
能な限り大きなサイズのTFT(特に、チャネル幅が大きいサイズのTFT)を配置でき
る。したがって、開口率の増加が可能となる。
【0087】
なお、TFTは非常に小さなサイズであるため、ゲート絶縁膜の膜厚のばらつき又は膜質
のばらつき、イオンドーピング処理時の注入ドーズ量のばらつき等によって、電気的特性
がばらつきやすいという問題がある。
【0088】
特に、TFTの半導体として非晶質珪素、微結晶珪素、又は多結晶珪素を用いた場合、半
導体の結晶性に起因したTFTの特性(例えば、オン電流、オフ電流、閾値電圧、移動度
等)のばらつきが生じてしまう。特に、画素に接続されたTFTの特性のばらついた場合
、画素に供給される電流(又は電圧)がばらつく為、表示装置の視認性が悪化してしまう
という問題がある。
【0089】
そこで、上記問題を解決するため、マルチゲート構造を採用する方法があるが、マルチゲ
ート構造のTFTは、シングルゲート構造のTFTと比較して、面積が大きくなってしま
う。したがって、TFTの電気的特性のばらつきを低減する為にマルチゲート構造のTF
Tを採用すると開口率が低下してしまう。しかし、本発明の構成を適用することにより、
TFTの特性のばらつき低減と、開口率の上昇の両方を実現することが可能となる。
【0090】
ここで、本実施の形態では、駆動用TFTを線形領域で動作させるいわゆる定電圧駆動方
式の一例を説明した。そこで、定電圧駆動方式について以下説明する。
【0091】
TFTは、飽和領域で動作させる場合と線形領域で動作させる場合とがある。トランジス
タのゲートとソースの間の電圧をVgs、トランジスタのソースとドレインの間の電圧を
Vds、トランジスタの閾値電圧をVth、とする。この場合、飽和領域は、|Vgs−
Vth|<|Vds|の関係式が成り立つ範囲をいう。一方、線形領域は、|Vgs−V
th|>|Vds|の関係式が成り立つ範囲をいう。
【0092】
そして、EL素子の画素電極に接続されたTFT(以下「駆動用TFT」という)を飽和
領域で動作させることによって、表示素子に一定の電流を流す方式を定電流駆動方式とい
う。
【0093】
定電流駆動方式は、一定の電流をEL素子に流し続けることができる為、表示素子の劣化
によるばらつきを低減することができる。しかし、定電流駆動方式は、駆動用TFTが劣
化すると、該駆動用TFTに流れる電流も減少してしまう。したがって、TFTのばらつ
きは、表示素子の輝度のばらつきに影響を与えやすい。
【0094】
一方、駆動用TFTを線形領域で動作させることによって、一定の電圧をEL素子に印加
する方式を定電圧駆動方式という。
【0095】
定電圧駆動方式は、線形領域で動作する為、ソースとドレインの間の電圧を表示素子の両
電極間の電圧と比較して低くすることができる。その為、駆動用TFTのばらつきのEL
素子に流れる電流に対する影響を低減することができる。したがって、TFTの劣化のば
らつきは、表示素子の輝度のばらつきに影響を与えにくい。
【0096】
しかし、駆動用TFTを線形領域で動作させたとしても、TFTの半導体層として非晶質
珪素、微結晶珪素、多結晶珪素等を使用した場合、基板面内における結晶性のばらつきの
影響を無視することができない。
【0097】
そこで、駆動用TFTのばらつきを抑えるために、駆動用TFTのチャネル形成領域の面
積を大きくすることが好ましい。即ち、チャネル長とチャネル幅を大きくすることが好ま
しい。
【0098】
また、チャネル幅が長いほど、ソースとドレインの間の電圧を低くすることができる。さ
らに、チャネル長が短いほどソースとドレイン間の電圧を低くすることができる。よって
、チャネル幅は、チャネル長よりも長いことが好ましい。
【0099】
したがって、TFTを線形領域で動作させる場合、駆動用TFTのチャネル形成領域の面
積を増大させる為には、チャネル幅を長くすることが好ましい。
【0100】
ここで、一般的には、チャネル形成領域の面積を増大させることにより、表示装置の開口
率は低下してしまう傾向がある。つまり、TFTの特性のばらつき低減を図った場合、開
口率が低下してしまう。即ち、一般的には、TFTの特性のばらつき低減と、開口率の上
昇の両方を同時に実現することは非常に困難である。本実施の形態のようにマルチゲート
構造のTFTのチャネル形成領域の面積を増大させた場合、このことは特に顕著になる。
【0101】
しかし、本実施の形態の構成を適用することにより、TFTの特性のばらつき低減と、開
口率の上昇の両方を同時に実現することが可能となる。
【0102】
また、開口率を上げることは、消費電力の減少、及び表示素子の信頼性の向上になる。即
ち、一定の輝度が要求される場合、開口率が大きければ少ない電流(又は電圧)で要求さ
れる輝度をえることができるからである。そして、表示素子に供給される電流(又は電圧
)が少なければ、表示素子の劣化速度は減少されるからである。
【0103】
また、表示素子の劣化速度も表示素子ごとにばらつきが生じる。したがって、開口率を上
げて表示素子の劣化速度を減少させた場合、表示素子の輝度劣化のばらつきも低減できる
。よって、TFTの特性のばらつき低減と開口率増加によるばらつき低減の相乗効果によ
り、表示装置の視認性を上げることができる。
【0104】
なお、マルチゲート構造のTFTは、TFTのオフ電流を低減させることができる。した
がって、TFTの半導体が、非単結晶であっても、単結晶であっても、マルチゲート構造
のTFTを採用することは好ましいことである。
【0105】
また、本実施の形態のように、駆動トランジスタと、該駆動トランジスタに接続されるス
イッチングトランジスタと、をともに配線(信号線又は電源供給線)の下方に配置し、ス
イッチングトランジスタのチャネル長の方向と、駆動トランジスタのチャネル長の方向と
を垂直方向に配置し、駆動トランジスタのチャネル幅の方向を該配線において電流の流れ
る方向とすることによって、開口率を上昇させることができる。
【0106】
(実施の形態2)
本実施の形態では、「配線の形状における長尺方向(配線の長尺方向)」の意義について
図5、図6、図7を用いて具体的に説明する。
【0107】
「配線の形状における長尺方向」(「チャネル幅の方向」)は、「(前述した)チャネル
形成領域の上方に配置された配線において電流が流れる方向と平行な方向」である。なお
、後述のジグザグ形状又はミアンダ形状の配線の場合、必ずしも配線において電流が直線
方向に流れるわけではない。この場合、「配線の形状における長尺方向」(「チャネル幅
の方向」)は、「チャネル形成領域の上方に配置された配線領域において電流が流れる方
向と略平行な方向」とする。
【0108】
ここで、配線の形状は、必ずしも図5のように直線である必要はない。例えば、図6のよ
うに、第1の配線501、502のようにジグザグ形状としてもよい。また、図7のよう
に、第1の配線501、502のようにミアンダ形状としても良い。
【0109】
なお、図5、図6、図7は、配線と画素電極の配置を表す模式図である。したがって、T
FTは図示していない。501〜504は第1の配線であり、601、602は第2の配
線であり、701〜707は画素電極である。なお、第1の配線及び第2の配線は、一方
がソース信号線であり、他方が電源供給線である。
【0110】
ジグザグ(zigzag)形状とは、直線が左右に何回も折れ曲がっている形をいう。ま
た、ミアンダ(meander)とは、「曲がりくねって流れる」という意味を有する。
そして、ミアンダ形状とは、そのような形状をいう。
【0111】
そして、図5のように、第1の配線501〜504及び第2の配線601が直線的な形状
をしている場合、「配線の形状における長尺方向(図5の第1の矢印8001)」は、「
チャネル形成領域の上方に配置された第1の配線において電流が流れる方向(図5の第1
の矢印8001)」と平行な方向である。
【0112】
そして、図6のように配線がジグザグ形状の場合、例えば図6の第1の配線領域5001
の下にTFTを配置する。この場合、「配線の形状における長尺方向(図6の第2の矢印
8002)」は、「チャネル形成領域の上方に配置された配線において電流が流れる方向
(図6の第2の矢印8002)」と平行な方向である。
【0113】
一方、例えば図6の第2の配線領域5002の下にTFTを配置した場合、「配線の形状
における長尺方向(図6の第3の矢印8003)」は、「チャネル形成領域の上方に配置
された配線において電流が流れる方向(図6の第3の矢印8003)」と平行な方向であ
る。
【0114】
また、図7のように配線がミアンダ形状の場合であっても、電流は配線の形状に沿って流
れる。したがって、配線の形状における長尺方向と平行ではない方向に電流が流れている
箇所が存在する。しかし、最終的には電子は配線の形状における長尺方向と平行方向に向
かって流れる(図7の第4の矢印8004)。よって、このような配線の形状とする場合
、チャネル幅の方向を「チャネル形成領域の上方に配置された配線領域において電流が流
れる方向と略平行な方向」又は「配線の形状における長尺方向と平行な方向」とする。
【0115】
上記構成によって、画素電極間の狭いスペース(隣接する画素電極の間のスペース)に配
線を配置できる。且つ、その配線の下方に可能な限り大きなサイズのTFT(特に、チャ
ネル幅が大きいサイズのTFT)を配置できる。したがって、開口率の増加が可能となる

【0116】
(実施の形態3)
本実施の形態では、本発明の駆動トランジスタのレイアウトの他のバリエーションを例示
する。なお、本発明は、本実施の形態に例示するレイアウトに限定されない。
【0117】
図8は、シングルゲート構造のレイアウトである。第1の半導体層101は、スイッチン
グ用TFTの島状半導体層である。ゲート配線105と重なる領域がチャネル形成領域、
信号線104とコンタクトホールを介して接続する領域がソース端子(又はドレイン端子
)、接続電極103と接続する領域がドレイン端子(又はソース端子)である。
【0118】
また、第2の半導体層102は表示素子を駆動する駆動用TFT301の島状半導体層で
ある。そして、ゲート電極100と重なる領域がチャネル形成領域である。そして、駆動
用TFT301のゲート電極は、接続電極103とコンタクトホールを介して接続してい
る。さらに、駆動用TFT301のソース端子(又はドレイン端子)と電源供給線106
とが接続されている。駆動用TFT301のドレイン端子(又はソース端子)と接続電極
108とがコンタクトホールを介して接続されている。また、該接続電極108と接して
画素電極107が形成されている。
【0119】
なお、図8と図3との対応関係は以下の通りである。
【0120】
破線部6002で囲まれた部分が駆動用TFT301に対応する。
【0121】
破線部6021で囲まれた部分がスイッチング用TFT302に対応する。
【0122】
破線部6022で囲まれた部分が容量素子300に対応する。
【0123】
画素電極107が表示素子303の画素電極に対応する。
【0124】
信号線104が信号線304に対応する。
【0125】
電源供給線106が電源供給線306に対応する。
【0126】
また、図9は図8に対応する上面図であり、第1の半導体層101、第2の半導体層10
2とゲート配線105、ゲート電極100を形成した段階の図である。
【0127】
そして、半導体層の不純物領域が画素電極の長尺方向(又は、配線における電流の流れる
方向、又は、配線の形状における長尺方向)と平行になるようにパターニングする(図8
、図9 破線部6002)。これにより、チャネル幅の方向を画素電極の形状における長
尺方向と平行に配置することができる(図8、図9 矢印7002)。
【0128】
図10は、トリプルゲート構造のレイアウトである。第1の半導体層101は、スイッチ
ング用TFTの島状半導体層である。ゲート配線105と重なる領域がチャネル形成領域
、信号線104と接続する領域がソース端子(又はドレイン端子)、接続電極103とコ
ンタクトホールを介して接続する領域がドレイン端子(又はソース端子)である。
【0129】
また、第2の半導体層102は表示素子を駆動する駆動用TFT301の島状半導体層で
ある。そして、ゲート電極100と重なる領域がチャネル形成領域である。そして、駆動
用TFT301のゲート電極は、接続電極103と接続している。さらに、駆動用TFT
301のソース端子(又はドレイン端子)と電源供給線106とがコンタクトホールを介
して接続されている。駆動用TFT301のドレイン端子(又はソース端子)と接続電極
108とがコンタクトホールを介して接続されている。また、該接続電極108と接して
画素電極107が形成されている。
【0130】
なお、図10と図3との対応関係は以下の通りである。
【0131】
破線部6003で囲まれた部分が駆動用TFT301に対応する。
【0132】
破線部6031で囲まれた部分がスイッチング用TFT302に対応する。
【0133】
破線部6032で囲まれた部分が容量素子300に対応する。
【0134】
画素電極107が表示素子303の画素電極に対応する。
【0135】
信号線104が信号線304に対応する。
【0136】
電源供給線106が電源供給線306に対応する。
【0137】
また、図11は図10に対応する上面図であり、第1の半導体層101、第2の半導体層
102とゲート配線105、ゲート電極100を形成した段階の図である。
【0138】
そして、半導体層の不純物領域が画素電極の長尺方向(又は、配線における電流の流れる
方向、又は、配線の形状における長尺方向)と平行になるよう(例えば、S字形状)に、
パターニングする(図10、図11 破線部6003)。これにより、チャネル幅の方向
を画素電極の形状における長尺方向と平行に配置することができる(図10、図11 矢
印7003)。
【0139】
本実施の形態では、チャネル形成領域を1つ又は3つ有するTFTのレイアウトについて
説明した。また、実施の形態1では、チャネル形成領域を2つ有するTFTのレイアウト
について説明した。しかし、本発明の構成はこれらの実施の形態の構成に限定されず、4
つ以上のチャネル形成領域を有するTFTについても適用可能である。
【0140】
(実施の形態4)
本発明は、2つのTFTから構成される画素に限らない。L<Wのダブルゲート構造の駆
動用TFTを有した画素構成の場合、開口率の向上やシンプルな開口部形状、且つチャネ
ル幅の長さを大きくするような配置になるように適宜用いることができる。
【0141】
(実施の形態5)
本実施の形態では、表示装置の作製工程について説明する。なお、説明に際しては、画素
部のみについて説明するが、駆動回路部においては、作製工程はこの限りではなく、ここ
では説明を省略する。
【0142】
図4(A)に示すように、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
等のガラスからなる基板上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素膜でなる
下地膜を形成する。その後、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて結晶化した結晶質半導体膜を所望の形状にパターニングし、島状半導体
層4101、4102を得る。なお、下地膜及び半導体膜は公知の成膜法(例えば、CV
D法、PVD法等)により形成できる。
【0143】
なお、ここでは、半導体膜を結晶化して多結晶珪素膜を用いた。しかし、本発明は、非晶
質珪素、又は微結晶珪素を用いても良い。また、単結晶珪素を用いても良い。
【0144】
単結晶珪素を用いる場合、基板上に薄い単結晶珪素層が配置されているSOI基板(Si
licon On Insulator基板)等を用いれば良い。
【0145】
ここで、島状半導体層4101のうち第1の容量部分となる第1の領域に不純物を添加す
ることにより、第1の領域を第1の容量の第1の電極として機能させることができる。こ
こでは、p型導電性を付与するボロンをイオンドーピング法により注入した。n型導電性
を付与する不純物を注入しても良い。n型導電性を付与する不純物としては、リン、ヒ素
等がある。なお、不純物の添加については公知の方法(例えば、イオンドーピング法、イ
オンシャワー法等)を用いることができる。
【0146】
次に、島状半導体層4101、4102を覆うゲート絶縁膜を形成する。その後、Ta、
W、Ti、Mo、Al、Cu等から選ばれた元素、または前記元素を主成分とする合金材
料もしくは化合物材料を用いて、ゲート電極を形成するための導電膜を形成する。その後
、所望の形状にパターニングし、ゲート電極4103、4104(4104は走査線を兼
ねる)を得る(図4(B))。
【0147】
次に、島状半導体層4101、4102の不純物領域に不純物を添加することにより、ソ
ース領域、ドレイン領域、チャネル領域を形成する。ここでは、pチャネル型トランジス
タを形成するためにp型導電性を付与するボロンをイオンドーピング法により注入した。
nチャネル型トランジスタを形成する場合は、n型導電性を付与する不純物を注入しても
良い。n型導電性を付与する不純物としては、リン、ヒ素等がある。なお、不純物の添加
については公知の方法(例えば、イオンドーピング法、イオンシャワー法等)を用いるこ
とができる。また、チャネル形成領域と接する部分にLDD領域を形成しても良い。
【0148】
次に、アニールを行い添加した不純物を活性化する。アニールの方法としては、ファーネ
スアニール、レーザーアニール等の公知の技術を使用すればよい。なお、アニールの前に
ゲート絶縁膜を保護する為にパッシベーション膜(例えば酸化珪素等)を公知の方法(例
えばCVD法、PVD法等)で形成しても良い。
【0149】
次に、層間絶縁膜を形成する。層間絶縁膜は、有機絶縁膜であっても無機絶縁膜であって
も良い。有機絶縁膜としては、アクリル、ポリイミド、シロキサン等がある。有機絶縁膜
の形成方法は公知の方法(スピンコート法、ディップ法等)を用いることができる。また
、無機絶縁膜としては、酸化珪素、窒化珪素等がある。公知の方法(例えばCVD法、P
VD法等)で形成しても良い。なお、窒化珪素等の比誘電率が高い材料を使用することは
、容量を増加できる。一方、有機絶縁膜を用いた場合は、平坦化が可能である。
【0150】
なお、層間絶縁膜は公知の技術(例えばCMP法)により平坦化処理を行っても良い。
【0151】
次に、図4(C)に示すように、島状半導体層4101、4102、ゲート電極4103
、4104に達するコンタクトホール4105を形成し、配線4106、4107、41
08(4106はソース信号線、4107は電源供給線となる)及び電極4110を形成
する。
【0152】
次に、図4(D)に示すように、画素電極4109を形成する。画素電極の材料としては
、インジウム錫酸化物(通称「ITO」)等が代表的である。画素電極4109もまた、
前記材料でなる膜を形成した後、パターニングにより所望の形状を得る。ここで、電極4
110と、画素電極4109とは、コンタクトホール4105を介して接している。
【0153】
次に、隣接する画素の間に隔壁を形成し、発光エリアとなる部分をパターニングにより開
口する。その後、開口部分にEL層を形成する。
【0154】
本実施の形態においては、トップゲート型のTFTの作製方法について説明した。しかし
、本発明はボトムゲート型のTFTにも適用可能である。
【0155】
(実施の形態6)
本実施の形態では、発光表示パネルの外観の一例について、図14を用いて説明する。図
14(A)は、第1の基板と、第2の基板との間を第1のシール材1205及び第2のシ
ール材1206によって封止されたパネルの上面図であり、図14(B)は、図14(A
)のA−A’、B−B’それぞれにおける断面図に相当する。
【0156】
図14(A)は、点線で示された画素部1202、モニター素子部1230、走査線駆動
回路1203(ゲート線駆動回路)を示す。本実施の形態において、画素部1202、及
び走査線駆動回路1203は、第1のシール材及び第2のシール材で封止されている領域
内にある。また、1201は信号線(ソース線)駆動回路であり、信号線駆動回路が第1
基板1200上に設けられている。第1のシール材としては、フィラーを含む粘性の高い
エポキシ系樹脂を用いるのが好ましい。また、第2のシール材としては、粘性の低いエポ
キシ系樹脂を用いるのが好ましい。また、第1のシール材1205及び第2のシール材1
206はできるだけ水分や酸素を透過しない材料であることが望ましい。
【0157】
また、画素部1202と第1のシール材1205との間に、乾燥剤を設けてもよい。さら
には、画素部において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、
酸化カルシウム(CaO)や酸化バリウム(BaO)等のようなアルカリ土類金属の酸化
物のような化学吸着によって水(HO)を吸着する物質を用いるのが好ましい。但し、
これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても
構わない。
【0158】
また、層間絶縁膜として透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた物を用いて、
層間絶縁膜と第2の基板1204とをシール材で固定することができる。また、透湿性の
高い樹脂の代わりに、PSG(リンガラス)、BPSG(リンボロンガラス)等の無機物
を用いてもよい。
【0159】
また、走査線と重畳する領域に乾燥剤を設けてもよい。更には、層間絶縁膜として透湿性
の高い樹脂に乾燥剤の粒状の物質を含ませたものを用いて、層間絶縁膜と第2の基板12
04とをシール材で固定してもよい。これらの乾燥剤を設けることにより、開口率を低下
せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。このた
め、画素部1202の周辺部と中央部における表示素子の劣化のバラツキを抑えることが
可能である。
【0160】
なお、接続配線1210は、信号線駆動回路1201及び走査線駆動回路1203に入力
される信号を伝送するための接続配線であり、外部入力端子となるFPC1209(フレ
キシブルプリント回路)から、接続配線1208を介してビデオ信号やクロック信号を受
け取る。
【0161】
次に、断面構造について図14(B)を用いて説明する。第1基板1200上には駆動回
路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。駆動
回路として信号線駆動回路1201と画素部1202とを示す。なお、信号線駆動回路1
201はnチャネル型TFT1221とpチャネル型TFT1222とを組み合わせたC
MOS回路が形成される。
【0162】
本実施の形態においては、同一基板上に走査線駆動回路、及び画素部のTFTが形成され
ている。このため、発光表示装置の容積を縮小することができる。
【0163】
また、画素部1202はスイッチング用TFT1211と、駆動用TFT1212とその
ソース又はドレインの他方に電気的に接続された反射性を有する導電膜からなる第1の画
素電極1213(陽極)を含む複数の画素により形成される。
【0164】
また、第1の画素電極1213(陽極)の両端には絶縁物1214(バンク、隔壁、障壁
、土手などと呼ばれる)が形成される。絶縁物1214に形成する膜の被覆率(カバレッ
ジ)を良好なものとするため、絶縁物1214の上端部または下端部に曲率半径を有する
曲面が形成されるようにする。また、絶縁物1214表面を、窒化アルミニウム膜、窒化
酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆っ
てもよい。更には、絶縁物1214として、黒色顔料、色素などの可視光を吸収する材料
を溶解又は分散させてなる有機材料を用いることで、後に形成される表示素子からの迷光
を吸収することができる。この結果、各画素のコントラストが向上する。本発明において
は、該絶縁物の下方に走査線、信号線、及びTFTを配置している。また、走査線又は信
号線の下方にTFTを配置する。走査線の下方にTFTを配置した場合、走査線の形状に
おける長尺方向(又は電流の流れる方向)とTFTのチャネル幅の方向を平行に配置する
。信号線の下方にTFTを配置した場合、信号線の形状における長尺方向(又は電流の流
れる方向)とTFTのチャネル幅の方向を平行に配置する。
【0165】
また、第1の画素電極1213(陽極)上には、有機化合物材料の蒸着を行い、電界発光
層1215を選択的に形成する。さらには、電界発光層1215上に第2の画素電極12
16(陰極)を形成する。
【0166】
こうして、第1の画素電極1213(陽極)、電界発光層1215、及び第2の画素電極
1216(陰極)からなる表示素子1217が形成される。表示素子1217は、第2の
基板1204側に発光する。
【0167】
また、表示素子1217を封止するために保護積層1218を形成する。保護積層121
8は、第1の無機絶縁膜と、応力緩和膜と、第2の無機絶縁膜との積層からなっている。
次に、保護積層1218と第2の基板1204とを、第1のシール材1205及び第2の
シール材1206で接着する。なお、第2のシール材を、シール材を滴下する装置を用い
て滴下することが好ましい。シール材をディスペンサから滴下、又は吐出させてシール材
をアクティブマトリクス基板上に形成した後、真空中で、第2の基板とアクティブマトリ
クス基板とを貼り合わせ、紫外線硬化を行って封止することができる。
【0168】
なお、第2の基板1204表面には、外光が基板表面で反射するのを防止するための反射
防止膜1226を設ける。また、第2の基板と反射防止膜との間に、偏光板、及び位相差
板のいずれか一方又は両方を設けてもよい。位相差板、偏光板を設けることにより、外光
が画素電極で反射することを防止することが可能である。なお、第1の画素電極1213
及び第2の画素電極1216を、透光性を有する導電膜又は半透光性を有する導電膜で形
成し、層間絶縁膜を可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散さ
せてなる有機材料を用いて形成すると、各画素電極で外光が反射しないため、位相差板及
び偏光板を用いなくとも良い。
【0169】
接続配線1208とFPC1209とは、異方性導電膜又は異方性導電樹脂1227で電
気的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂で封止するこ
とが好ましい。この構造により、断面部からの水分が表示素子に侵入し、劣化することを
防ぐことができる。
【0170】
なお、第2の基板1204と、保護積層1218との間の空間を、第2のシール材120
6の代わりに、不活性ガス、例えば窒素ガスで充填することで劣化を防いでもよい。
【0171】
また、第2の基板と偏光板の間に着色層を設けることができる。この場合、画素部に白色
発光が可能な表示素子を設け、RGBを示す着色層を別途設けることでフルカラー表示す
ることができる。また、画素部に青色発光が可能な表示素子を設け、色変換層などを別途
設けることによってフルカラー表示することができる。さらには、各画素部、赤色、緑色
、青色の発光を示す表示素子を形成し、且つ着色層を用いることもできる。このような表
示モジュールは、各RBGの色純度が高く、高精細な表示が可能となる。
【0172】
また、第1基板1200又は第2の基板1204の一方、若しくは両方にフィルム又は樹
脂等の基板を用いて発光表示モジュールを形成してもよい。このようにフィルムまたは樹
脂等の基板を用いると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【0173】
更には、外部入力端子となるFPC1209(フレキシブルプリント回路)表面又は端部
に、コントローラ、メモリ、画素駆動回路のようなICチップを設け発光表示モジュール
を形成してもよい。
【0174】
(実施の形態7)
発光素子とは、電界が生じると発光する有機化合物層を、陽極及び陰極で挟んだ構造を有
する素子(OLED素子)を示すものとする。ただし、これに限定されるものではない。
【0175】
また、発光素子とは、一重項励起子から基底状態に遷移する際の発光(蛍光)を利用する
ものと、三重項励起子から基底状態に遷移する際の発光(燐光)を利用するものの両方を
示すものとしている。
【0176】
有機化合物層としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が
挙げられる。発光素子は、基本的に、陽極と発光層と陰極とを順次積み重ねた構造で示さ
れるが、この他に、陽極と正孔注入層と発光層と電子注入層と陰極とを順次積み重ねた構
造や、陽極と正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層と陰極とを順次
積み重ねた構造などがある。
【0177】
なお、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が
、明確に区別された積層構造を有するものに限定されない。つまり、有機化合物層は、正
孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した
層を有する構造であってもよい。
【0178】
また、無機物が混合されていてもよい。
【0179】
また、OLED素子の有機化合物層としては、低分子材料、高分子材料、中分子材料のい
ずれの材料であってもよい。
【0180】
なお、本明細書中において、中分子材料とは、連鎖する分子の長さが10um以下で、昇
華性を有さないものとする。
【0181】
(実施の形態8)
本発明の表示素子に適用することのできる他の構成を、図12及び図13を用いて説明す
る。
【0182】
エレクトロルミネセンスを利用する発光素子(表示素子)は、発光材料が有機化合物であ
るか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無
機EL素子と呼ばれている。
【0183】
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は
、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速され
た電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナ
ー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオン
の内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機EL素子ではドナ
ー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。
【0184】
本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成
される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる
。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を用いるこ
とができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆
ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども
用いることができる。
【0185】
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、
電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼
成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温
度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行っ
てもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とす
るが、簡単な方法であるため、生産性がよく大量生産に適している。
【0186】
液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素
を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒
子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
【0187】
発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。
硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシ
ウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化ス
トロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。また、酸化
物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いるこ
とができる。また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウ
ム(GaN)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜
鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガ
リウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa)、硫化バ
リウム−ガリウム(BaGa)、等の3元系の混晶であってもよい。
【0188】
局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テ
ルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セ
リウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償と
して、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
【0189】
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1
の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いる
ことができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウ
ム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、
銀(Ag)等を用いることができる。
【0190】
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料
と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2
の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を
行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素とし
ては、例えば、フッ素(F)、塩素(Cl)等を用いることができ、第1の不純物元素を
含む化合物としては、例えば、硫化アルミニウム(Al)等を用いることができ、
第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができ、第
2の不純物元素を含む化合物としては、例えば、硫化銅(CuS)、硫化銀(Ag
)等を用いることができる。焼成温度は、700〜1500℃が好ましい。温度が低すぎ
る場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである
。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
【0191】
また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元
素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されや
すく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余
分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物
元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、塩
化銀(AgCl)等を用いることができる。
【0192】
なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であれ
ばよく、好ましくは0.05〜5atom%の範囲である。
【0193】
薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、
電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(
PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CV
D)、原子層エピタキシ法(ALE)等を用いて形成することができる。
【0194】
図12(A)乃至(C)に表示素子として用いることのできる薄膜型無機EL素子の一例
を示す。図12(A)乃至(C)において、表示素子は、第1の電極層50、電界発光層
52、第2の電極層53を含む。
【0195】
図12(B)及び図12(C)に示す表示素子は、図12(A)の表示素子において、電
極層と電界発光層間に絶縁層を設ける構造である。図12(B)に示す表示素子は、第1
の電極層50と電界発光層52との間に絶縁層54を有し、図12(C)に示す表示素子
は、第1の電極層50と電界発光層52との間に絶縁層54a、第2の電極層53と電界
発光層52との間に絶縁層54bとを有している。このように絶縁層は電界発光層を挟持
する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また
絶縁層は単層でもよいし複数層からなる積層でもよい。
【0196】
また、図12(B)では第1の電極層50に接するように絶縁層54が設けられているが
、絶縁層と電界発光層の順番を逆にして、第2の電極層53に接するように絶縁層54を
設けてもよい。
【0197】
分散型無機EL素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層
を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合
は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料
を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材
料は、バインダによって電界発光層中に均一に分散し固定される。
【0198】
分散型無機EL素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる
液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、スピンコート法、ディ
ッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはな
いが、好ましくは、10〜1000nmの範囲である。また、発光材料及びバインダを含
む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい。
【0199】
図13(A)乃至(C)に表示素子として用いることのできる分散型無機EL素子の一例
を示す。図13(A)における表示素子は、第1の電極層60、電界発光層62、第2の
電極層63の積層構造を有し、電界発光層62中にバインダによって保持された発光材料
61を含む。
【0200】
本実施の形態に用いることのできるバインダには、有機材料や無機材料を用いることがで
き、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチル
セルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピ
レン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹
脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール(poly
benzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい
。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは
、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少な
くとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基と
して、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と
、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールな
どのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレ
タン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を用いてもよい。
これらの樹脂に、チタン酸バリウム(BaTiO)やチタン酸ストロンチウム(SrT
iO)などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
【0201】
バインダに含まれる無機材料としては、酸化珪素(SiO)、窒化珪素(SiN)、
酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミニウ
ムまたは酸化アルミニウム(Al)、酸化チタン(TiO)、BaTiO、S
rTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO)、ニオブ酸
鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(BaTa
)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y)、酸化ジル
コニウム(ZrO)、ZnSその他の無機材料を含む物質から選ばれた材料を用いるこ
とができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって)ことによ
って、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、よ
り誘電率を大きくすることができる。
【0202】
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用い
ることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層
を形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製でき
るような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダと
してシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピ
レングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−
3メチル−1−ブタノール(MMBともいう)などを用いることができる。
【0203】
図13(B)及び図13(C)に示す表示素子は、図13(A)の表示素子において、電
極層と電界発光層間に絶縁層を設ける構造である。図13(B)に示す表示素子は、第1
の電極層60と電界発光層62との間に絶縁層64を有し、図13(C)に示す表示素子
は、第1の電極層60と電界発光層62との間に絶縁層64a、第2の電極層63と電界
発光層62との間に絶縁層64bとを有している。このように絶縁層は電界発光層を挟持
する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また
絶縁層は単層でもよいし複数層からなる積層でもよい。
【0204】
また、図13(B)では第1の電極層60に接するように絶縁層64が設けられているが
、絶縁層と電界発光層の順番を逆にして、第2の電極層63に接するように絶縁層64を
設けてもよい。
【0205】
図12における絶縁層54、図13における絶縁層64のような絶縁層は、特に限定され
ることはないが、絶縁耐圧が高く、緻密な膜質であることが好ましく、さらには、誘電率
が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イットリウム(Y
)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸化ハフニウム(H
fO)、酸化タンタル(Ta)、チタン酸バリウム(BaTiO)、チタン酸
ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化シリコン(Si
)、酸化ジルコニウム(ZrO)等やこれらの混合膜又は2種以上の積層膜を用い
ることができる。これらの絶縁膜は、スパッタリング、蒸着、CVD等により成膜するこ
とができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよ
い。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成す
ればよい。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範囲で
ある。
【0206】
本実施の形態で示す表示素子は、電界発光層を挟持する一対の電極層間に電圧を印加する
ことで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができ
る。
【0207】
(実施の形態9)
実施の形態1〜8において、主にエレクトロルミネッセンスを用いた表示装置を例として
説明した。しかし、本発明は、様々なアクティブマトリクス型表示装置に適用可能である
。その他の表示装置としては、例えば、液晶表示装置、FED(Field Emiss
ion Display)等が挙げられる。
【0208】
(実施の形態10)
また、本発明は、表示装置以外の様々な半導体装置にも適用可能である(なお、半導体装
置は、表示装置を含む概念である)。
【0209】
例えば、DRAM(Dynamic Random Access Memory)等の
メモリ素子(記憶素子)がある。図15(A)にDRAMの回路図を示す。トランジスタ
401の一方の端子とセルプレート402(容量素子)が接続されたユニットを1セルと
している。そして、1セル同士は配線によって接続されている。また、トランジスタ40
1の他方の端子は、ビットライン403と接続されている。また、トランジスタ401の
ゲートはワードライン404と接続されている。
【0210】
DRAMの動作原理を述べる。トランジスタ401がN型トランジスタの場合、データ書
き込み期間は、ビットライン403及びワードライン404に正の電圧を印加してセルプ
レート402に電荷を蓄積する。また、データ読み出し期間には、ワードラインに正の電
圧を印加することにより、セルプレート402に蓄積された電荷がビットライン403に
流れる。トランジスタ401がP型トランジスタの場合は、極性を逆にした電圧をそれぞ
れの期間において印加すればよい。
【0211】
さらに、セルプレート402は、面積が大きいほど容量が大きくなる。容量を大きくする
ことによって、ソフトエラー(宇宙線の衝突といった要因により、メモリセルに記録され
ている情報が消失してしまう(書き換わってしまう)エラー)等の発生を抑制できる。し
たがって、容量素子の容量を増大する為に、容量素子の表面積の増大が要求される。
【0212】
そこで、隣接する電極の間に配線を設け、その下に容量素子と接続する薄膜トランジスタ
を配置し、且つ薄膜トランジスタのチャネル形成領域のチャネル幅の方向を前記配線にお
ける電流の流れる方向と平行な方向、又は該電極の形状における長尺方向と平行方向に配
置することで、容量素子の容量の増大が図れる。
【0213】
本実施の形態では、図16のように、トランジスタ401のチャネル幅の方向をセルプレ
ート402(又は容量素子の電極)の形状における長尺方向と平行に配置する(図16
矢印7004)。トランジスタ401は、シングルゲート構造であっても、マルチゲート
構造であっても良い。
【0214】
なお、DRAMの構造は、スタック型でもトレンチ型でも良い。スタック型とは、絶縁膜
を形成した後、該絶縁膜をエッチングすることによって段差を基板上に設け、当該段差に
容量素子を埋め込んで形成するものである。一方、トレンチ型とは、基板をエッチングす
ることにより段差を設け、当該段差に容量素子を埋め込んで形成するものである。
【0215】
なお、スタック型のDRAMの作製方法は、公知の方法でSOI(Silicon on
Insulator)上にトランジスタを形成するか、又は、実施の形態3に記載の方
法でTFTを作製する。その後、絶縁膜(例えば、アクリル、ポリイミド、シロキサン、
酸化珪素、窒化珪素等を用いることができる)を形成する。次に、該絶縁膜をパターニン
グした後、エッチングすることによって段差を形成する。
【0216】
その後、トランジスタのソース領域又はドレイン領域と接する下部電極(例えば、アルミ
ニウム等の金属を用いることができる)を形成する。次に誘電体膜(例えば、酸化チタン
、酸化タンタル、窒化珪素、酸化珪素等を用いることができる)を形成する。次に、上部
電極(例えば、タングステンシリサイド、ポリシリコン等を用いることができる)を形成
することにより、段差に容量素子を形成する。
【0217】
また、トレンチ型のDRAMの作製方法は、最初に基板をパターンニングした後、エッチ
ングすることにより、基板に段差を形成する。その後、公知の方法でSOI(Silic
on on Insulator)上にトランジスタを形成するか、又は、実施の形態3
に記載の方法でTFTを作製する。
【0218】
その後、トランジスタのソース領域又はドレイン領域と接する下部電極(例えば、アルミ
ニウム等の金属を用いることができる)を形成する。次に誘電体膜(例えば、酸化チタン
、酸化タンタル、窒化珪素、酸化珪素等を用いることができる)を形成する。次に、上部
電極(例えば、タングステンシリサイド、ポリシリコン等を用いることができる)を形成
することにより、段差に容量素子を形成する。
【0219】
また、DRAM以外の素子であっても、素子の面積の拡大を図る場合は、本発明が適用可
能である。図15(B)に本願発明が適用可能な素子の回路図を示す。トランジスタ41
1の一方の端子と素子412が接続されたユニットを1セルとしている。そして、1セル
同士は配線によって接続されている。また、トランジスタ411の他方の端子は、第1の
配線413と接続されている。また、トランジスタ411のゲートは第2の配線414と
接続されている。
【0220】
そこで、隣接する素子の間に配線を設け、その下に該素子と接続する薄膜トランジスタを
配置し、且つ薄膜トランジスタのチャネル形成領域のチャネル幅の方向を前記配線におけ
る電流の流れる方向と平行な方向、又は該素子の形状におけるの長尺方向と平行方向に配
置することで、素子の面積の増大又は素子の数の増加を図ることができる。
【0221】
素子412としては、例えば、有機メモリ、フォトダイオード、圧電素子等を用いること
ができる。
【0222】
素子412として、有機メモリを用いた場合は、記憶素子を形成することができる。なお
、有機メモリの方式として、第1の配線413と第2の配線414の選択によって電気的
に記憶させる方式、有機材料、すなわち光酸発生剤をドープした共役高分子材料を用いた
有機メモリ素子にレーザ光を照射することにより光学的に記憶させる方式等がある。有機
メモリ素子を形成する場合、ある程度の面積が必要となる。また、メモリ容量を増やす為
には、メモリ素子の数を増やすことが効果的である。したがって、本発明の構成を採用す
るとメモリ素子の数を増やすことができるので効果的である。
【0223】
また、素子412として、フォトダイオードを用いると、光センサを形成することができ
る。フォトダイオードの種類としては、PNフォトダイオード、PINフォトダイオード
、アバランシェフォトダイオード、ショットキフォトダイオード等を用いることができる
。フォトダイオードは、面積が大きいほど光電変換効率が上がる為、本発明の構成を採用
すると効果的である。
【0224】
また、素子412として、圧電素子を用いることで、圧力センサを形成することができる
。さらに、圧電素子と表示素子とを同一基板上に形成することでタッチパネルを形成する
ことができる。圧電素子としては、平行平板コンデンサを設けた感圧センサ、p型シリコ
ン結晶にn型不純物を熱拡散によりドープし、補償された高抵抗の真性半導体領域をひず
みゲージとして用いるひずみゲージ式圧力センサ等がある。圧電素子を形成する場合、あ
る程度の面積が必要となる。また、面積が大きい方がセンサとしての感度が高い。したが
って、本発明の構成を採用すると効果的である。
【0225】
以上のように、本発明は、さまざまな半導体装置に適用することが可能である。
【0226】
(実施の形態11)
本発明の表示装置は様々な電子機器の表示部に用いることができる。特に薄型、軽量が要
求されるモバイル機器には本発明の表示装置を用いることが望ましい。また、本発明の半
導体装置は様々な電子機器に用いることができる。特に薄型、軽量が要求されるモバイル
機器には本発明の半導体装置を用いることが望ましい。
【0227】
本発明の表示装置又は半導体装置を筐体に組み込んだ電子機器として、テレビジョン装置
(単にTV、テレビ、又はテレビジョン受信機ともよぶ。)、カメラ(ビデオカメラやデ
ジタルカメラ等)、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(
カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モ
バイルコンピュータ、携帯電話、携帯型のゲーム機または電子書籍等)、記録媒体を備え
た画像再生装置(具体的にはDVD(digitalversatiledisc)やH
DDVD(HighDefinitionDVD)、ブルーレイディスク(Blu―ra
yDisk)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)
、その他表示部を有する電化製品などが挙げられる。電子機器の具体例を図17に示す。
【0228】
図17(A)は携帯情報端末であり、本体9201、表示部9202等を含んでいる。
【0229】
図17(B)はデジタルビデオカメラであり、本体9702、表示部9701等を含んで
いる。
【0230】
図17(C)は携帯端末であり、本体9101、表示部9102等を含んでいる。
【0231】
図17(D)は携帯型のテレビジョン装置であり、本体9301、表示部9302等を含
んでいる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のもの
から、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以
上)まで、幅広く適用することができる。
【0232】
図17(E)は携帯型のコンピュータであり、本体9401、表示部9402等を含んで
いる。
【0233】
図17(F)はテレビジョン装置であり、本体9501、表示部9502等を含んでいる

【0234】
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適
用することが可能である。
【符号の説明】
【0235】
51 電界発光層
52 電界発光層
62 電界発光層
100 ゲート電極
101 第1の半導体層
102 第2の半導体層
103 接続電極
104 信号線
105 ゲート配線
106 電源供給線
107 画素電極
108 接続電極
300 容量素子
301 駆動用TFT
302 スイッチング用TFT
303 表示素子
304 信号線
305 走査線
306 電源供給線
401 トランジスタ
402 セルプレート
403 ビットライン
404 ワードライン
411 トランジスタ
412 素子
413 第1の配線
414 第2の配線
501 第1の配線
502 第1の配線
503 第1の配線
601 第2の配線
602 第2の配線
701 画素電極
702 画素電極
703 画素電極
704 画素電極
705 画素電極
706 画素電極
707 画素電極
1200 第1基板
1201 信号線駆動回路
1202 画素部
1202 画素部
1203 走査線駆動回路
1204 第2の基板
1205 第1のシール材
1206 第2のシール材
1208 接続配線
1209 FPC
1210 接続配線
1211 スイッチング用TFT
1212 駆動用TFT
1213 第1の画素電極
1214 絶縁物
1215 電界発光層
1216 第2の画素電極
1217 表示素子
1218 保護積層
1221 nチャネル型TFT
1222 pチャネル型TFT
1226 反射防止膜
1227 異方性導電樹脂
1230 モニター素子部
4101 島状半導体層
4102 島状半導体層
4103 ゲート電極
4104 ゲート電極
4105 コンタクトホール
4106 配線
4107 配線
4108 配線
4109 画素電極
4110 発光エリア
5001 第1の配線領域
5002 第2の配線領域
6001 破線部
6002 破線部
6003 破線部
6011 破線部
6012 破線部
6021 破線部
6022 破線部
6031 破線部
6032 破線部
7001 矢印
7002 矢印
7003 矢印
7004 矢印
8001 第1の矢印
8002 第2の矢印
8003 第3の矢印
8004 第4の矢印
9101 本体
9102 表示部
9201 本体
9202 表示部
9301 本体
9302 表示部
9401 本体
9402 表示部
9501 本体
9502 表示部
9701 表示部
9702 本体

【特許請求の範囲】
【請求項1】
隣接する画素電極の間に設けられた配線と、薄膜トランジスタと、を有し、
前記薄膜トランジスタのチャネル形成領域は、前記配線の下方に設けられており、
前記チャネル形成領域は前記配線と重なる位置に設けられており、
前記チャネル形成領域のチャネル幅の方向は、前記配線における電流の流れる方向と平行な方向であることを特徴とする半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate


【公開番号】特開2013−83990(P2013−83990A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−258608(P2012−258608)
【出願日】平成24年11月27日(2012.11.27)
【分割の表示】特願2007−187762(P2007−187762)の分割
【原出願日】平成19年7月19日(2007.7.19)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】