説明

半導体装置

【課題】周辺領域で耐圧を確保する構造において、周辺領域に電界を集中させずに耐圧を確保することができる半導体装置を提供する。
【解決手段】セル領域1にはMOSFETのソース電極12が設けられ、周辺領域2においてチャージバランス変化領域27の周囲に位置すると共に半導体基板6に電気的に接続された最外周電極21が設けられている。また、周辺領域2には、スーパージャンクション構造の上にP型層7が形成され、P型層7の上に、ソース電極12と最外周電極21とを電気的に接続すると共にソース電極12と最外周電極21との間の電圧を複数段に分割する電位分割領域23が設けられている。そして、電位分割領域23は、その少なくとも一部が、半導体基板6の厚み方向から見て周辺領域2、好ましくはチャージバランス変化領域27と重なっている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セル領域とこのセル領域の周囲の周辺領域とを備えた半導体装置に関する。
【背景技術】
【0002】
従来より、耐圧とオン抵抗とを改善する半導体デバイスとして、スーパージャンクションMOSトランジスタ(以下、SJMOSという)が知られている。このSJMOSでは、短冊状のN型カラムとP型カラムとが半導体基板の面方向に交互に繰り返し配列された繰り返し構造(PNカラム)すなわちスーパージャンクション構造を備えている。この構造により、電流が流れやすい通電経路が形成されるので低オン抵抗となり、スーパージャンクション構造によって電界集中が回避されるので高耐圧が得られる。つまり、高耐圧と低オン抵抗の両立を実現している。
【0003】
ここで、耐圧を確保するためには、外周部の耐圧構造も重要である。そこで、例えば特許文献1には、外周部である周辺領域での耐圧を確保するために、周辺領域のカラムは、外側に向かって一旦Pリッチになった上で、このPリッチの領域のさらに外側がNリッチになる構造が提案されている。このような不純物濃度の分布により、周辺領域の耐圧を大きくすることができる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−73615号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記従来の技術では、周辺領域においてPリッチのさらに外側にNリッチの領域が位置する構造になっている。このため、PNカラムにおける等電位線がこのPリッチの領域によって基板裏面側に引っ張られ、逆に、Pリッチよりもさらに外側のNリッチの領域においては等電位線が基板表面側に引っ張られてしまう。
【0006】
特に、Nリッチの領域における等電位線の先端は基板表面側に延びることになるが、その先端の位置が固定されるわけではないので、Nリッチの領域における各等電位線の先端が一箇所に集中する可能性がある。これにより、電界集中が起こり、ひいては耐圧が低下してしまうという問題があった。
【0007】
本発明は上記点に鑑み、周辺領域で耐圧を確保する構造において、周辺領域に電界を集中させずに耐圧を確保することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するため、請求項1に記載の発明では、ドリフト領域としての第1導電型カラム領域(4)および第2導電型カラム領域(5)が第1導電型層(3)の上に形成されていると共に、第1導電型カラム領域(4)および第2導電型カラム領域(5)によってスーパージャンクション構造が構成された半導体基板(6)を備え、半導体基板(6)のうち半導体素子(9)が形成された領域がセル領域(1)とされ、当該セル領域(1)の外周に設けられた領域が周辺領域(2)とされている半導体装置であって、以下の点を特徴としている。
【0009】
まず、セル領域(1)には半導体素子(9)の素子電極(12、17)が設けられ、周辺領域(2)において半導体基板(6)に電気的に接続された最外周電極(21)が設けられている。
【0010】
さらに、周辺領域(2)には、スーパージャンクション構造の上に第2導電型層(7)が形成され、第2導電型層(7)の上に、素子電極(12、17)と最外周電極(21)とを電気的に接続すると共に素子電極(12、17)と最外周電極(21)との間の電圧を複数段に分割する電位分割領域(23)が設けられている。
【0011】
そして、電位分割領域(23)は、その少なくとも一部が、半導体基板(6)の厚み方向から見て周辺領域(2)と重なっていることを特徴とする。
【0012】
このように、周辺領域(2)の上に電位分割領域(23)が位置しているので、周辺領域(2)にトラップされる電荷の影響に対する遮蔽効果を実現でき、ひいては耐圧の変動を防ぐことができる。したがって、周辺領域(2)に電界を集中させずに耐圧を確保することができる。
【0013】
請求項2に記載の発明では、電位分割領域(23)は、第1導電型層(3)の面方向において、スーパージャンクション構造における電位分布が等間隔になるように、素子電極(12、17)側から最外周電極(21)側に向かって、素子電極(12、17)と最外周電極(21)との間の電圧を複数段に分割することを特徴とする。これによると、電位分割領域(23)において等間隔で電位を固定できるので、耐圧低下に対する不純物濃度のばらつきのマージン(チャージバランスマージン)を広く確保することができる。
【0014】
請求項3に記載の発明では、第1導電型層(3)の面方向におけるセル領域(1)側から最外周電極(21)側までの電位分割領域(23)の長さは、第2導電型層(7)の表面から第1導電型層(3)に達する深さよりも長いことを特徴とする。これにより、周辺領域(2)の耐圧が低下してしまうことを防止できると共に、周辺領域(2)における耐圧を確実に確保できる(図5参照)。
【0015】
請求項4に記載の発明では、最外周電極(21)は、半導体基板(6)の厚み方向から見てスーパージャンクション構造と重なるように設けられていることを特徴とする。これによると、スーパージャンクション構造に形成される電位の分布の広がりを最外周電極(21)によって抑えることができる。
【0016】
請求項5に記載の発明では、周辺領域(2)に、スーパージャンクション構造を構成する第1導電型カラム領域(4)と第2導電型カラム領域(5)との不純物濃度のバランスがセル領域(1)側とは反対側に向かって連続的に変化するチャージバランス変化領域(27)を備えていることを特徴としている。
【0017】
このような構造では、電位分割領域(23)と周辺領域(2)に形成したチャージバランス変化領域(27)と重なるようにできるため、半導体基板(6)の表面の電位分布と電位分割領域(23)が構成する表面電位分布とを一致させることができる。このため、例えば電位分割領域(23)にセル領域(1)を囲むようにガードリング(19)を備えることができるが、このガードリング(19)の有無で耐圧に差が生じなくなる。このため、さらに耐圧低下に対するチャージバランスマージンを広く確保できるという効果が得られる。
【0018】
請求項6に記載の発明では、周辺領域(2)のうちのチャージバランス変化領域(27)が、セル領域(1)と隣接していることを特徴とする。これによると、セル領域(1)に隣接して等電位線が変化しているので、キャリアの高注入状態においてセル領域(1)の等電位線が移動したときに周辺領域(2)の等電位線が追従しやすく、これにより電界集中によるアバランシェ発生を抑制することができる。
【0019】
請求項7に記載の発明のように、スーパージャンクション構造を構成する第1導電型カラム領域(4)および第2導電型カラム領域(5)は、セル領域(1)と周辺領域(2)の全体にわたって繰り返し配置されている。また、第1導電型カラム領域(4)および第2導電型カラム領域(5)が繰り返し配置された方向を繰り返し方向とする。そして、周辺領域(2)では、第1導電型層(3)の面方向において繰り返し方向に垂直な方向における第2導電型カラム領域(5)の幅が当該第2導電型カラム領域(5)の端部(5a)に向かって連続的に狭くなっていることにより、チャージバランス変化領域(27)における不純物濃度のバランスが連続的に変化している構造としても良い。
【0020】
請求項8に記載の発明のように、セル領域(1)と周辺領域(2)とで、第1導電型カラム領域(4)と第2導電型カラム領域(5)が繰り返されるピッチは一定とされつつ、周辺領域(2)においてセル領域(1)から反対側に向かって第2導電型カラム領域(5)の幅が連続的に狭くなることにより、チャージバランス変化領域(27)における不純物濃度のバランスが連続的に変化している構造としても良い。
【0021】
一方、請求項9に記載の発明のように、周辺領域(2)では、スーパージャンクション構造を構成する第1導電型カラム領域(4)および第2導電型カラム領域(5)は、セル領域(1)を囲むリング状にレイアウトされていると共に、セル領域(1)とは反対側に向かって第1導電型カラム領域(4)および第2導電型カラム領域(5)が繰り返し配置されている。また、第1導電型カラム領域(4)および第2導電型カラム領域(5)が繰り返し配置された方向を繰り返し方向とする。そして、周辺領域(2)では、繰り返し方向において、セル領域(1)から離れるほど、第1導電型カラム領域(4)の幅が広くなることにより、チャージバランス変化領域(27)における不純物濃度のバランスが連続的に変化している構造としても良い。
【0022】
請求項10に記載の発明では、スーパージャンクション構造は、第1導電型カラム領域(4)に対して第2導電型カラム領域(5)がドット状に点在させられた構造とされ、セル領域(1)では、第2導電型カラム領域(5)の形成されている割合がセル領域(1)よりも周辺領域(2)の方が小さく、当該割合がセル領域(1)の外周方向に向かうに連れて小さくされていることを特徴としている。
【0023】
このように、第1導電型カラム領域(4)に対して第2導電型カラム領域(5)をドット状に形成してチャージバランス変化領域(27)を構成しても良い。このような構造としても、請求項5または6に示した効果を得ることができる。
【0024】
請求項11に記載の発明では、スーパージャンクション構造は、セル領域(1)では、第1導電型カラム領域(4)および第2導電型カラム領域(5)が、第1導電型層(3)の面方向と平行な一方向をカラム長手方向とし、該長手方向に対する垂直方向をカラム繰り返し方向として繰り返し交互に形成されることで構成され、周辺領域(2)では、第2導電型カラム領域(5)がセル領域(1)の周囲を囲む多重枠状で構成され、周辺領域(2)において、多重枠状で構成された第2導電型カラム領域(5)の間隔がセル領域(1)の外周方向に向かうに連れて広くされていることを特徴としている。
【0025】
これにより、第1導電型カラム領域(4)のキャリアが増えるので、チャージバランス変化領域(27)では第1導電型不純物の割合が第2導電型不純物の割合より大きくなる。このようにして、チャージバランス変化領域(27)における不純物濃度のバランスを連続的に変化させることができる。
【0026】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【0027】
【図1】本発明の第1実施形態に係る半導体装置の平面図である。
【図2】図1のA−A断面図である。
【図3】周辺領域のガードリングとツェナーダイオードを示した平面図である。
【図4】(a)は周辺領域におけるP型カラム領域の幅を一律に変化させた平面図であり、(b)は周辺領域におけるP型カラム領域の幅を連続的に変化させた平面図である。
【図5】電位分割領域の長さと耐圧との関係を示した図である。
【図6】周辺領域に電位分割領域が設けられていない構造において、(a)は周辺領域におけるN型の不純物濃度が一定とされたときの電位分布のシミュレーション結果であり、(b)は周辺領域におけるN型の不純物濃度が連続的に変化した構造の電位分布のシミュレーション結果を示した図である。
【図7】図6の構造に電位分割領域を設けた構造における電位分布のシミュレーション結果を示した図である。
【図8】周辺領域の余剰濃度と半導体装置の耐圧との関係を示した図である。
【図9】本発明の第2実施形態に係る半導体装置の断面図である。
【図10】本発明の第3実施形態に係る半導体装置のスーパージャンクション構造の平面図である。
【図11】(a)は本発明の第4実施形態に係る半導体装置の周辺領域の断面図であり、(b)はガードリングが設けられていない半導体装置の周辺領域の断面図である。
【図12】図11(a)および図11(b)に示される構造において、層間絶縁膜と絶縁層との間にトラップされる電荷Qと耐圧との関係を示した図である。
【図13】本発明の第5実施形態に係る半導体装置の平面図である。
【図14】本発明の第6実施形態に係る半導体装置の平面図である。
【図15】本発明の第7実施形態に係る半導体装置の断面図である。
【図16】本発明の第8実施形態に係る半導体装置の平面図である。
【図17】(a)、(b)は、共に、他の実施形態に係るスーパージャンクション構造のコーナー部近辺でのN型カラム領域の濃度分布を示した平面図である。
【発明を実施するための形態】
【0028】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるN型、N+型は本発明の第1導電型に対応し、P型は本発明の第2導電型に対応している。
【0029】
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。図1は、本実施形態に係る半導体装置の平面図である。この図に示されるように、半導体装置は、半導体素子が形成されたセル領域1と、周辺領域2とを備えている。四角形状のセル領域1を囲うように、セル領域1の外周に周辺領域2が設けられている。
【0030】
図2は、図1のA−A断面図であり、セル領域1の外縁部を含んだ周辺領域2の断面を示したものである。図2に示されるように、セル領域1には多数のMOSFETが形成されている。
【0031】
まず、半導体装置は、N+型のドレイン層3の上に、ドリフト領域としてN型カラム領域4およびP型カラム領域5が形成されていると共に、これらN型カラム領域4およびP型カラム領域5がドレイン層3の面方向と平行な一方向に繰り返し配置されたスーパージャンクション構造が構成された半導体基板6を備えている。
【0032】
また、スーパージャンクション構造の上にエピタキシャル成長により形成されたP型層7が設けられている。P型層7は、セル領域1と周辺領域2にわたって設けられている。一方、ドレイン層3においてスーパージャンクション構造とは反対側にドレイン電極8が形成されている。
【0033】
セル領域1においては、半導体素子9としてトレンチゲート型のMOSFETが形成されている。MOSFETの構造については一般的だが、簡単に説明すると、P型層7に形成されたN+型ソース領域およびP型チャネル層を貫通してN型カラム領域4に達するトレンチ10が形成され、このトレンチ10の内壁表面にゲート絶縁膜とゲート層とが順に形成され、これらトレンチ10、ゲート絶縁膜、およびゲート層からなるトレンチゲート構造が構成されている。P型チャネル層にはP型ボディ領域も形成されている。なお、このMOSFETの構造は一例であり、他の構造でも良い。
【0034】
トレンチ10は、N型カラム領域4とP型カラム領域5とが接する面の面方向と、トレンチ10が延設された延設方向とが平行になるように設けられている。さらに、1つのN型カラム領域4と当該N型カラム領域4に隣接する1つのP型カラム領域5とを一組のカラム構造と定義すると、トレンチゲート構造は一組のカラム構造毎に設けられている。
【0035】
また、ゲート層上には、当該ゲート層を覆うと共にP型チャネル層が露出するコンタクトホールが設けられた層間絶縁膜11が形成されている。層間絶縁膜11は例えばLOCOSである。そして、ソース電極12がこの層間絶縁膜11を覆うと共に、層間絶縁膜11のコンタクトホールを介してP型チャネル層に接触するように形成されている。
【0036】
一方、周辺領域2では、P型層7の上に層間絶縁膜11が形成されている。この層間絶縁膜11の厚みは例えば800nmである。層間絶縁膜11の上には絶縁層13が形成され、この絶縁層13の上に例えば400nmの厚さのポリシリコン層14が形成されている。絶縁層13は例えばBPSGである。このポリシリコン層14は配線としてパターニングされており、セル領域1側からゲート配線15とフィールドプレート16とが順にレイアウトされている。
【0037】
ゲート配線15はゲート層と電気的に接続されており、ゲート配線15の上にはゲート電極17が形成されている。フィールドプレート16の上にはソース電極12と電気的に接続された中継電極18が形成されている。
【0038】
ポリシリコン層14のうちフィールドプレート16よりも外側には、複数のガードリング19がセル領域1とは反対側に向かって等間隔でレイアウトされている。ガードリング19は、例えば導電領域としてセル領域1を囲うように多段に連ねられて並べられている。なお、ガードリング19として、例えばN型の導電領域、P型の導電領域、または金属等を採用しても良い。
【0039】
さらに、ポリシリコン層14のうち最も外側に最外周リング20がレイアウトされ、この最外周リング20の上に最外周電極(EQR)21が形成されている。最外周リング20は、複数のガードリング19のうち最も最外周電極21側のガードリング19と電気的に接続されている。
【0040】
この最外周電極21は半導体装置の外縁部側すなわち周辺領域2の最外縁部に位置している。そして、最外周電極21は、P型層7と同じ層に設けられたN+型領域22を介してドリフト領域の周囲に位置するN型のエピタキシャル領域に電気的に接続されている。
【0041】
ゲート配線15、フィールドプレート16、複数のガードリング19、および最外周リング20は絶縁層13に覆われていると共に、ゲート配線15、フィールドプレート16、および最外周リング20の一部が絶縁層13から露出している。絶縁層13のトータルの厚みは例えば800nmである。ゲート電極17や中継電極18は絶縁層13の開口部を介してゲート配線15やフィールドプレート16に接続されている。
【0042】
また、最外周電極21は、半導体基板6の厚み方向(基板法線方向)から見てスーパージャンクション構造と重なるように設けられている。これにより、スーパージャンクション構造の電位分布の広がりが最外周電極21によって抑えられる。
【0043】
上記のように周辺領域2においてポリシリコン層14がレイアウトされた領域のうち、複数のガードリング19がレイアウトされた領域が電位分割領域23とされている。すなわち、電位分割領域23は、P型層7の上方(絶縁層13側)における領域であり、ソース電極12(中継電極18)と最外周電極21とを電気的に接続すると共にソース電極12(中継電極18)と最外周電極21との間の電圧を複数段に分割する領域である。なお、周辺領域2の長さが例えば250μmであり、電位分割領域23の長さは例えば100μmである。
【0044】
電圧を複数段に分割するために、各ガードリング19は所望の耐圧を確保したツェナーダイオード24によってそれぞれ接続されている。本実施形態では、ツェナーダイオード24は、半導体装置の外径方向に素子電位が分配されるように設けられている。1つのガードリング19と隣接するガードリング19とを繋ぐ1段のツェナーダイオード24の耐圧は例えば30Vである。このようなツェナーダイオード24を用いて、例えば600Vの電圧を分割する。
【0045】
また、複数のガードリング19は電位分割領域23においてソース電極12(中継電極18)側から最外周電極21側に向かって等間隔で配置されている。このため、電位分割領域23は、ソース電極12(中継電極18)側から最外周電極21側に向かって、等間隔でソース電極12(中継電極18)と最外周電極21との間の電圧を複数段に分割する。これにより、電位分割領域23においてソース電極12(中継電極18)側から最外周電極21側に向かって等間隔で電位を固定できるので、耐圧低下に対する不純物濃度のばらつきのマージン(チャージバランスマージン)を広く確保することができる。
【0046】
なお、ガードリング19を等間隔で配置するレイアウトは一例であり、電位分割領域23において半導体基板6に発生する電位分布を等間隔に固定できれば、ガードリング19は等間隔に配置されていなくても良い。
【0047】
図3は、図2の周辺領域2の一部を拡大した平面図であり、特にガードリング19とツェナーダイオード24を示した平面図である。この図に示されるように、ツェナーダイオード24は、一方のガードリング19と他方のガードリング19との間に、ガードリング19の延設方向に沿って交互に並べられたN型領域25とP型領域26とで構成されている。これらN型領域25およびP型領域26はポリシリコンに対するイオン注入によって形成されている。このように、ツェナーダイオード24が直列に並べられていることで、各ガードリング19の各段の電位が分割されている。
【0048】
続いて、半導体基板6のスーパージャンクション構造のチャージバランスについて説明する。まず、本実施形態では、スーパージャンクション構造を構成するN型カラム領域4およびP型カラム領域5は、セル領域1と周辺領域2の全体にわたって繰り返し配置されている。N型カラム領域4およびP型カラム領域5の深さは例えば47μmであり、ピッチは7μmである。
【0049】
そして、セル領域1では、N型カラム領域4とP型カラム領域5との不純物濃度はそれぞれ同じであり、PNカラムはPキャリア数、Nキャリア数が一致している、すなわち、PNカラムのチャージバランス条件が一致している。例えば、N型カラム領域4およびP型カラム領域5の不純物濃度はそれぞれ5×1015cm−3である。
【0050】
一方、周辺領域2では、N型カラム領域4とP型カラム領域5との不純物濃度のバランスがセル領域1側とは反対側に向かって連続的に変化する領域が設けられている。この領域は、P型層7の下方(ドレイン層3側)の領域であり、チャージバランス変化領域27とされている。なお、最外周電極21は、このチャージバランス変化領域27の周囲に位置している。
【0051】
ここで、周辺領域2のチャージバランス変化領域27において不純物濃度のバランスがセル領域1側とは反対側に向かって連続的に変化する。これについて、図4を参照して説明する。周辺領域2に位置するスーパージャンクション構造の平面レイアウトの例を図4(a)と図4(b)とにそれぞれ示す。なお、図4では周辺領域2を「Nリッチ領域」と表現している。また、ドリフト領域の周囲のN型のエピタキシャル領域を「Nエピ領域」と表現している。
【0052】
N型カラム領域4およびP型カラム領域5が繰り返し配置された方向を繰り返し方向とすると、図4(a)では、繰り返し方向において、周辺領域2に位置するP型カラム領域5の幅が、セル領域1に位置するP型カラム領域5の幅よりも一律に狭くなっている。しかしながら、周辺領域2ではP型カラム領域5の幅は一定であるので、周辺領域2のチャージバランス変化領域27では不純物濃度のバランスは変化せずに一定である。
【0053】
一方、図4(b)では、周辺領域2において、ドレイン層3の面方向において繰り返し方向に垂直な方向におけるP型カラム領域5の幅が当該P型カラム領域5の端部5aに向かって連続的に狭くなっている。つまり、P型カラム領域5の端部5aは当該垂直な方向で先細りになっている。言い換えると、当該垂直な方向におけるN型カラム領域4の幅が連続的に広くなっている。これにより、周辺領域2ではセル領域1から離れるほどN型カラム領域4の体積が連続的に増えるので、繰り返し方向にN型よりに不純物濃度のバランスが崩れる。すなわち、N型が支配的になり、周辺領域2の最外縁部側に向かってNリッチとなる。このように、P型カラム領域5の平面レイアウトによって、チャージバランス変化領域27における不純物濃度のバランスが連続的に変化している。
【0054】
そして、本実施形態では、電位分割領域23は、半導体基板6の厚み方向から見てチャージバランス変化領域27と重なるように配置されている。
【0055】
また、発明者らは、電位分割領域23の長さと耐圧との関係を調べた。その結果を図5に示す。「電位分割領域23の長さ」とはドレイン層3の面方向におけるセル領域1側から最外周電極21側までの電位分割領域23の長さに相当する。
【0056】
そして、図5を見てみると、電位分割領域23の長さが50μm以上で耐圧が安定して確保している。ここで、50μmという長さは、P型層7の表面からドレイン層3に達する深さより長い値である。
【0057】
すなわち、電位分割領域23の長さが短い場合には周辺領域2によって耐圧が決定してしまうが、電位分割領域23の長さがP型層7の表面からドレイン層3に達する深さよりも長い場合は600V以上の安定した耐圧を得ることができ、周辺領域2における耐圧を確実に確保できる。したがって、上述の電位分割領域23の長さはP型層7の表面からドレイン層3に達する深さよりも長くなっている。
【0058】
続いて、発明者らは、周辺領域2における電位分割領域23の有無、および、周辺領域2におけるチャージバランス変化領域27の有無における半導体装置の耐圧を調べた。その結果を図6〜図8に示す。
【0059】
まず、図6は周辺領域2に電位分割領域23(ガードリング19およびツェナーダイオード24)が設けられていないと共に、周辺領域2におけるN型カラム領域4の不純物濃度がP型カラム領域5の不純物濃度よりも例えば10%高くされた構造の電位分布のシミュレーション結果である。
【0060】
図6(a)は周辺領域2のスーパージャンクション構造が図4(a)に示されるレイアウトの構造におけるシミュレーション結果である。すなわち、余剰濃度={(N型カラム領域4の不純物量)−(P型カラム領域5の不純物量)}/(カラム部の体積)から求められる余剰濃度が周辺領域2において一律である構造の電位分布を示している。この結果を見ると、周辺領域2のうちセル領域1側に等電位線が集中しており、電界集中が起こる可能性があることがわかる。
【0061】
これに対し、図6(b)は周辺領域2のスーパージャンクション構造が図4(b)に示されるレイアウトの構造におけるシミュレーション結果である。すなわち、周辺領域2のチャージバランス変化領域27では不純物濃度のバランスが連続的に変化する構造のシミュレーション結果である。この結果を見ると、周辺領域2のセル領域1側から等電位線が少しずつ変化している。
【0062】
上記のような電位分布の構造にガードリング19を設けた構造の電位分布のシミュレーション結果を図7に示す。ガードリング19が設けられるので、スーパージャンクション構造のうちのガードリング19側の電位が固定される。
【0063】
そして、図7(a)は図6(a)の構造にガードリング19を設けた構造におけるシミュレーション結果を示している。この結果を見てみると、周辺領域2における等電位線が滑らかに描かれておらず、等電位線の間隔が不均一になっている。
【0064】
一方、図7(b)は図6(b)の構造に等間隔で電位を固定したガードリング19を設けた構造におけるシミュレーション結果を示している。この結果を見てみると、スーパージャンクション構造における等電位線は滑らかに描かれ、等電位線の間隔も均一になっている。
【0065】
また、図8は周辺領域2の余剰濃度と半導体装置の耐圧との関係を示した図である。なお、図8ではガードリング19が設けられていない構造の耐圧が破線で示され、ガードリング19が設けられた構造の耐圧が実線で示されている。
【0066】
図8(a)は、チャージバランス変化領域27が設けられていない構造において、ガードリング19の有無による耐圧を示している。この結果を見ると、周辺領域2の余剰濃度の変化に関係無く、ガードリング19の有無で耐圧に差が生じてしまうことがわかる。これは、周辺領域2のスーパージャンクション構造により形成されるシリコン表面の電位分布とガードリング19が規定する表面電位分布が一致しない為に、周辺領域2のスーパージャンクション構造により形成される電位分布が影響を受けたからであり、図8(a)の場合には周辺領域2のうちの最外周リング20の近傍で耐圧が低下している。
【0067】
これに対し、図8(b)は、チャージバランス変化領域27が設けられた構造において、ガードリング19の有無による耐圧を示している。この結果を見ると、周辺領域2の余剰濃度が変化したとしても、ガードリング19の有無で耐圧に差は生じない。このように、周辺領域2のスーパージャンクション構造により形成されるシリコン表面の電位分布とガードリング19が規定する表面電位分布とを一致させることで、耐圧低下に対する不純物濃度のばらつきのマージン(チャージバランスマージン)を広く確保することができる。本実施形態では、上述のように、周辺領域2の不純物濃度のバランスが連続的に変化する構造としつつガードリング19を等間隔で配置することにより、周辺領域2におけるスーパージャンクション構造の表面電位分布を共に等間隔にしている。
【0068】
次に、半導体基板6にチャージバランス変化領域27を備え、層間絶縁膜11の上に電位分割領域23を備えた半導体装置の製造方法について説明する。まず、スーパージャンクション構造を備えた半導体基板6を用意する。ここで、周辺領域2に対応するスーパージャンクション構造が例えば図4(b)の平面レイアウトになっていることにより、周辺領域2におけるチャージバランス変化領域27の不純物濃度のバランスが連続的に変化しているものを用意する。
【0069】
そして、セル領域1の半導体素子を通常の半導体プロセスにより形成する。また、半導体基板6においてセル領域1の外周にP型層7を形成し、当該P型層7上に層間絶縁膜11を形成する。
【0070】
この後、層間絶縁膜11の上に絶縁層13およびポリシリコン層14を形成し、ポリシリコン層14をゲート配線15とフィールドプレート16と複数のガードリング19と最外周リング20にレイアウトする。また、各ガードリング19の間を連結するようにポリシリコン層14を残す。ここで、電位分割領域23に位置する複数のガードリング19がチャージバランス変化領域27の上に位置するように各ガードリング19をレイアウトする。
【0071】
そして、各ガードリング19の間のポリシリコン層14にイオン注入を行うことでN型領域25とP型領域26とをガードリング19の延設方向に沿って交互に形成する。続いて、各ガードリング19、N型領域25、およびP型領域26を覆うようにさらに絶縁層13を形成して一部を開口し、セル領域1から周辺領域2の全体でソース電極12、ゲート電極17、中継電極18、および最外周電極21をまとめて形成する。こうして図1〜図3に示される半導体装置が完成する。
【0072】
以上説明したように、本実施形態では、周辺領域2に不純物濃度のバランスが連続的に変化するチャージバランス変化領域27を設け、この上にソース電極12とドレイン電極8との間の電圧を複数に分割する電位分割領域23を設けたことが特徴となっている。
【0073】
このように、不純物濃度が連続的に変化するチャージバランス変化領域27の上に電位分割領域23が位置しているので、周辺領域2において層間絶縁膜11と絶縁層13との間にトラップされる電荷の影響に対する遮蔽効果を実現でき、ひいては耐圧の変動を防ぐことができる。したがって、周辺領域2に電界を集中させずに耐圧を確保することができる。
【0074】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、N型カラム領域4が特許請求の範囲の「第1導電型カラム領域」に対応し、P型カラム領域5が特許請求の範囲の「第2導電型カラム領域」に対応する。また、ソース電極12が特許請求の範囲の「素子電極」に対応する。
【0075】
(第2実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。図9は、本実施形態に係る半導体装置の断面図である。なお、図9では、電極間の配線やツェナーダイオード24を省略している。
【0076】
図9に示されるように、本実施形態では、ドレイン層3の面方向においてN型カラム領域4とP型カラム領域5との繰り返し方向に垂直な方向に延設された各ガードリング19が半導体基板6の厚み方向から見てP型カラム領域5とオーバーラップしている。このように、P型カラム領域5の上方にガードリング19の端部が位置していても良い。
【0077】
(第3実施形態)
本実施形態では、第1、第2実施形態と異なる部分について説明する。図10は周辺領域2に位置する本実施形態に係るスーパージャンクション構造のレイアウトを示した平面図である。図10に示されるように、周辺領域2では、スーパージャンクション構造を構成するN型カラム領域4およびP型カラム領域5は、セル領域1を囲むリング状(多重枠状)にレイアウトされている。そして、セル領域1とは反対側に向かってN型カラム領域4およびP型カラム領域5が繰り返し配置されている。
【0078】
ここで、図10(a)では、N型カラム領域4およびP型カラム領域5が繰り返し配置された繰り返し方向において、N型カラム領域4およびP型カラム領域5の幅がそれぞれ一定であり、N型カラム領域4が等間隔で配置されている。この配置では、周辺領域2のチャージバランス変化領域27では不純物濃度のバランスに変化はない。
【0079】
一方、図10(b)では、繰り返し方向において、セル領域1から離れるに従って、チャージバランス変化領域27のN型カラム領域4の幅が広くなっていく。言い換えると、セル領域1から離れるに従って、P型カラム領域5の配置間隔が広くなっていく。これにより、N型カラム領域4のキャリアが増えるので、チャージバランス変化領域27ではNリッチとなる。このようにして、チャージバランス変化領域27における不純物濃度のバランスを連続的に変化させることができる。
【0080】
(第4実施形態)
本実施形態では、第1〜第3実施形態と異なる部分について説明する。上記各実施形態では、電位分割素子であるツェナーダイオード24で各ガードリング19をそれぞれ接続していたが、本実施形態では抵抗で各ガードリング19を接続している。
【0081】
図11(a)は、本実施形態に係る半導体装置の周辺領域2における断面図である。この図に示されるように、本実施形態ではゲート電極17とドレイン電極8とが電位分割領域23で電位分割されている。また、電位分割素子として抵抗28が用いられている。抵抗値は例えば1×1010Ωである。
【0082】
発明者らは、図11(a)に示された周辺領域2の構造において、電位分割領域23の有無による耐圧を調べた。その結果を図12に示す。図12は、層間絶縁膜11と絶縁層13との間にトラップされる電荷Qと耐圧との関係を示している。この図に示されるように、図11(b)に示された電位分割領域23が設けられていない構造では、電荷Qの存在に応じて耐圧が不安定に変化してしまう。一方、図11に示すように電位分割領域23を設けた構造では、電荷Qの存在に依存せずに一定の耐圧が得られることがわかった。
【0083】
なお、電位分割素子としてツェナーダイオード24を用いた構造においても図12と同じ結果が得られた。
【0084】
以上のように、電位分割素子として抵抗28を用いても良い。抵抗28としては、第1実施形態で示されたツェナーダイオード24を形成する際の不純物濃度を低くすることによりツェナーダイオード24を構成するN型領域25およびP型領域26を抵抗28とすることができる。
【0085】
また、ゲート電極17とドレイン電極8との間の電圧を分割しているので、ガードリング19とソース電極12とを接続するための中継電極18が不要となる。したがって、その分だけ半導体装置を小型化できる。
【0086】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ゲート電極17が特許請求の範囲の「素子電極」に対応する。
【0087】
(第5実施形態)
本実施形態では、第1〜第4実施形態と異なる部分について説明する。図13は、本発明の第5実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、1本のガードリング19を渦巻状に配置している。これにより、ガードリング19の持っている抵抗成分を利用して、各段の電位を分割させることができる。
【0088】
(第6実施形態)
本実施形態では、第1〜第5実施形態と異なる部分について説明する。図14は、本発明の第6実施形態に係る半導体装置の平面図である。
【0089】
この図に示されるように、本実施形態では、N型カラム領域4に対してP型カラム領域5をドット状に点在させたパターンのレイアウトとしている。つまり、セル領域1の中心から放射方向に向かってN型カラム領域4とP型カラム領域5が交互に繰り返し並べられた構造となるようにしている。そして、P型カラム領域5が形成されている割合は、セル領域1よりも周辺領域2の方が小さくされ、当該割合がセル領域1の外周方向に向かうに連れて小さくされている。
【0090】
このように、N型カラム領域4に対してP型カラム領域5をドット状に形成しても、チャージバランス変化領域27を構成することができ、第1実施形態と同様の効果を得ることができる。
【0091】
(第7実施形態)
本実施形態では、第1〜第6実施形態と異なる部分について説明する。図15は、本発明の第7実施形態に係る半導体装置の断面図であり、図1のA−A断面に対応する図である。
【0092】
この図に示すように、N型カラム領域4およびp型カラム領域5を半導体基板6の表面まで形成しておき、p型層7をエピタキシャル成長ではなくイオン注入によって形成することもできる。
【0093】
このように、イオン注入によってp型層7を形成する場合、半導体基板6の表面までN型カラム領域4が形成された状態にできることから、第1実施形態で示したようなN+型領域22(図2参照)を形成しなくても、ドリフト領域の周囲のN型エピタキシャル領域と最外周電極21との電気的な接続を図ることができる。
【0094】
(第8実施形態)
本実施形態では、第1実施形態と異なる部分について説明する。図16は、本発明の第8実施形態に係る半導体装置の平面図である。
【0095】
この図に示されるように、本実施形態の半導体装置では、カラムの繰り返し方向において、各カラムのピッチについてはセル領域1から外周方向に向かって変化させないで一定にしつつ、P型カラム領域5の幅をセル領域1から外周方向に向かうに連れて狭くなるようにしている。また、繰り返し方向に対する垂直方向において、P型カラム領域5の端部5aが先細りになっており、その先細りとなっている部分のテーパ角を、P型カラム領域5の幅が細くなるほど、つまり繰り返し方向においてセル領域1の外周方向に向かうほど小さくしている。
【0096】
このように、P型カラム領域5の幅が細くなるほど端部5aのテーパ角が小さくなるため、スーパージャンクション構造全体を四角形と見立てたときのコーナー部(以下、単にスーパージャンクション構造のコーナ部という)での電界集中を抑制できる。
【0097】
また、P型カラム領域5の幅が徐々に狭くなるようにすることで、N型カラム領域4とP型カラム領域5との不純物濃度のバランスをセル領域1から外周方向に向かって連続的に変化させることができる。
【0098】
このように、カラムの繰り返し方向においてP型カラム領域5の幅を変化させるようにしても、周辺領域2をN型キャリアが支配的となるNリッチ領域としつつ、セル領域1から外周方向に向かって連続的にN型不純物濃度がP型不純物濃度よりも大きくなるように変化させられる。したがって、第1実施形態と同様の効果を得ることができる。
【0099】
(他の実施形態)
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、半導体素子はMOSFETに限らず、ダイオード等でも良い。また、MOSFETはトレンチゲート型ではなく、プレーナ型でも良い。
【0100】
電位分割素子として抵抗28を採用した構造においても、チャージバランス変化領域27におけるN型カラム領域4は図4(b)に示されたレイアウトに限らず、図10(b)に示されたレイアウトでも良い。
【0101】
上記各実施形態では、電位分割領域23は、その全体が、半導体基板6の厚み方向から見てチャージバランス変化領域27と重なっていた。しかしながら、これは配置の一例であり、電位分割領域23の少なくとも一部が半導体基板6の厚み方向から見て周辺領域2、好ましくはチャージバランス変化領域27と重なっていれば良い。すなわち、少なくとも周辺領域2の上に電位分割領域23が位置するようにすれば、周辺領域2にトラップされる電荷の影響に対する遮蔽効果を実現でき、ひいては耐圧の変動を防ぐことができる。したがって、周辺領域2に電界を集中させずに耐圧を確保することができるのである。そして、電位分割領域23をチャージバランス変化領域27と重なるようにすると、シリコン表面の電位分布とガードリング19が規定する表面電位分布とを一致させることができ、ガードリングの有無で耐圧に差が生じなくなる。このため、さらに耐圧低下に対するチャージバランスマージンを広く確保できるという効果が得られる。
【0102】
また、第1実施形態では、電位分割領域23において最外周電極21(ドレイン電極8)とソース電極12との電圧を分割する構造であったが、第4実施形態と同様に、最外周電極21(ドレイン電極8)とゲート電極17との間の電圧を分割する構造になっていても良い。これにより、ゲートの引き出し電極を用いることができソースの電極を外に引き出す中継電極18のための領域が必要なくなるために、その分だけ半導体装置の面積を縮小することができる。
【0103】
さらに、第1実施形態では電位分割素子としてツェナーダイオード24を用いて電位の分割を行っていたが、第4実施形態と同様に、抵抗28を用いても良い。
【0104】
そして、上記各実施形態では、チャージバランス変化領域27において不純物濃度のバランスが連続的に変化していたが、この不純物濃度のバランスの連続的な変化は、周辺領域2のうちのチャージバランス変化領域27よりもセル領域1側の領域から開始していることが好ましい。すなわち、周辺領域2のうちのチャージバランス変化領域27が、セル領域1と隣接していることが好ましい。これにより、セル領域1側から等電位線が曲がり始めるので、キャリアの高注入状態が発生したときのセル領域1と周辺領域2とのキャリアの供給量のずれが抑制される。
【0105】
また、チャージバランス変化領域27の構造に応じて、ドリフト領域の周囲に位置しているN型のエピタキシャル領域におけるN型不純物濃度を変化させるようにすると好ましい。
【0106】
例えば、図4(b)に示した構造では、繰り返し方向において並べられた各P型カラム領域5の幅が一定となるようにし、先細り形状とされた端部5aのテーパ角も一定としている。そして、繰り返し方向においてセル領域1の外周方向に向かうほど、P型カラム領域5のピッチが大きくなるようにしている。このような構造とする場合には、繰り返し方向およびそれと垂直方向の両方において、セル領域1の外周方向に向かうほどP型不純物濃度に対するN型の不純物濃度の割合が大きくなる。
【0107】
このため、スーパージャンクション構造のコーナー部について、繰り返し方向、およびそれと垂直方向において、N型不純物濃度の割合を大きくするのと同様の割合で大きくすると、チャージバランス変化領域27の他の部分よりも、更にN型不純物濃度の割合が高くなる。つまり、コーナー部では、繰り返し方向およびそれと垂直方向でのN型不純物濃度の割合を掛け算した割合となることから、よりN型不純物濃度の割合が高くなってしまう。
【0108】
したがって、図4(b)に示した構造の場合、コーナー部については、繰り返し方向におけるN型不純物濃度の割合が同じ部分とその垂直方向におけるN型不純物濃度の割合が同じ部分とを直線で結ぶようにしてN型不純物濃度の割合を設定すると良い。つまり、N型不純物濃度の割合が同じ場所を示す線を等濃度線と定義すると、図17(a)に示すように、コーナー部において等濃度線がテーパ状となるようにすれば良い。これにより、コーナー部においてN型不純物濃度の割合がチャージバランス変化領域27の他の部分よりも、更にN型不純物濃度の割合が高くなることを抑制できる。
【0109】
また、図16に示した構造では、繰り返し方向において並べられた各P型カラム領域5の幅が徐々に狭くなるようにし、先細り形状とされた端部5aのテーパ角も徐々に小さくしている。そして、繰り返し方向において、P型カラム領域5のピッチが一定となるようにしている。このような構造とする場合にも、繰り返し方向およびそれと垂直方向の両方において、セル領域1の外周方向に向かうほどP型不純物濃度に対するN型の不純物濃度の割合が大きくなる。このため、この場合にも、繰り返し方向とその垂直方向とでP型不純物濃度の濃度に対するN型不純物濃度の割合が同じ部分同士を結ぶようにしてコーナー部におけるN型不純物濃度の割合を設定すると良い。
【0110】
ただし、図4(b)の構造と比較すれば、スーパージャンクション構造のコーナー部について、繰り返し方向およびそれと垂直方向においてN型不純物濃度の割合を大きくするのと同様の割合で大きくしても、N型不純物濃度の割合の高くなる度合いが小さい。このため、図17(b)に示すように、コーナー部での等濃度線はセル領域1の外周方向に向かうに連れて徐々に曲率が大きくなるような形状となるようにする。これにより、コーナー部においてN型不純物濃度の割合がチャージバランス変化領域27の他の部分よりも、更にN型不純物濃度の割合が高くなることを抑制できる。
【0111】
なお、上記各実施形態では、N型カラム領域4とP型カラム領域5を構成するN型不純物やP型不純物の濃度自体は一定で、これらの形成面積(体積)をセル領域1の外周方向に向かうに連れて変化させることでチャージバランス変化領域27を構成している。これは、N型カラム領域4やP型カラム領域5を構成するN型不純物やP型不純物の濃度が一定である方が製造工程の簡素化を可能にできるためである。しかしながら、N型カラム領域4やP型カラム領域5の製造工程を不純物濃度別に複数回に分けて行えば、これらを構成するN型不純物やP型不純物の濃度を変化させることもできる。したがって、N型カラム領域4やP型カラム領域5を構成するN型不純物やP型不純物の濃度をセル領域1の外周方向に向かうに連れて変化させることで、チャージバランス変化領域27を構成しても良い。
【0112】
要するに、チャージバランス変化領域27は、セル領域1の外周方向に向かうに連れて電荷量が小さくなればよいのである。このため、例えばP型カラム領域5内のP型不純物濃度を一定にしつつ、N型カラム領域4内のN型不純物濃度がセル領域1の外周方向に向かうに連れて大きくなるようにしても良い。
【0113】
同様に、第6実施形態のようにP型カラム領域5をドット状に点在させた構造の場合には、セル領域1の外周方向に向かうに連れてP型カラム領域5を構成するドットの形成面積(体積)を小さくするようにしてチャージバランス変化領域27を構成しても良い。
【符号の説明】
【0114】
1 セル領域
2 周辺領域
3 ドレイン層
4 N型カラム領域
5 P型カラム領域
5a P型カラム領域の端部
6 半導体基板
7 P型層
9 半導体素子
12 ソース電極
17 ゲート電極
21 最外周電極
23 電位分割領域
27 チャージバランス変化領域

【特許請求の範囲】
【請求項1】
ドリフト領域としての第1導電型カラム領域(4)および第2導電型カラム領域(5)が第1導電型層(3)の上に形成されていると共に、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)によってスーパージャンクション構造が構成された半導体基板(6)を備え、
前記半導体基板(6)のうち半導体素子(9)が形成された領域がセル領域(1)とされ、当該セル領域(1)の外周に設けられた領域が周辺領域(2)とされている半導体装置であって、
前記セル領域(1)には前記半導体素子(9)の素子電極(12、17)が設けられ、前記周辺領域(2)において前記半導体基板(6)に電気的に接続された最外周電極(21)が設けられており、
前記周辺領域(2)には、前記スーパージャンクション構造の上に第2導電型層(7)が形成され、前記第2導電型層(7)の上に、前記素子電極(12、17)と前記最外周電極(21)とを電気的に接続すると共に前記素子電極(12、17)と前記最外周電極(21)との間の電圧を複数段に分割する電位分割領域(23)が設けられており、
前記電位分割領域(23)は、その少なくとも一部が、前記半導体基板(6)の厚み方向から見て前記周辺領域(2)と重なっていることを特徴とする半導体装置。
【請求項2】
前記電位分割領域(23)は、前記第1導電型層(3)の面方向において、前記スーパージャンクション構造における電位分布が等間隔になるように、前記素子電極(12、17)側から前記最外周電極(21)側に向かって、前記素子電極(12、17)と前記最外周電極(21)との間の電圧を複数段に分割することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1導電型層(3)の面方向における前記セル領域(1)側から前記最外周電極(21)側までの前記電位分割領域(23)の長さは、前記第2導電型層(7)の表面から前記第1導電型層(3)に達する深さよりも長いことを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記最外周電極(21)は、前記半導体基板(6)の厚み方向から見て前記スーパージャンクション構造と重なるように設けられていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
【請求項5】
前記周辺領域(2)に、前記スーパージャンクション構造を構成する前記第1導電型カラム領域(4)と前記第2導電型カラム領域(5)との不純物濃度のバランスが前記セル領域(1)側とは反対側に向かって連続的に変化するチャージバランス変化領域(27)が備えられていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
【請求項6】
前記周辺領域(2)のうちの前記チャージバランス変化領域(27)が、前記セル領域(1)と隣接していることを特徴とする請求項5に記載の半導体装置。
【請求項7】
前記スーパージャンクション構造を構成する前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)は、前記セル領域(1)と前記周辺領域(2)の全体にわたって繰り返し配置されており、
前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)が繰り返し配置された方向を繰り返し方向とすると、
前記周辺領域(2)では、前記第1導電型層(3)の面方向において前記繰り返し方向に垂直な方向における前記第2導電型カラム領域(5)の幅が当該第2導電型カラム領域(5)の端部(5a)に向かって連続的に狭くなっていることにより、前記チャージバランス変化領域(27)における前記不純物濃度のバランスが連続的に変化していることを特徴とする請求項5または6に記載の半導体装置。
【請求項8】
前記セル領域(1)と前記周辺領域(2)とで、前記第1導電型カラム領域(4)と前記第2導電型カラム領域(5)が繰り返されるピッチは一定とされつつ、前記周辺領域(2)において前記セル領域(1)から反対側に向かって前記第2導電型カラム領域(5)の幅が連続的に狭くなることにより、前記チャージバランス変化領域(27)における前記不純物濃度のバランスが連続的に変化していることを特徴とする請求項7に記載の半導体装置。
【請求項9】
前記周辺領域(2)では、前記スーパージャンクション構造を構成する前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)は、前記セル領域(1)を囲むリング状にレイアウトされていると共に、前記セル領域(1)とは反対側に向かって前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)が繰り返し配置されており、
前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)が繰り返し配置された方向を繰り返し方向とすると、
前記周辺領域(2)では、前記繰り返し方向において、前記セル領域(1)から離れるほど、前記第1導電型カラム領域(4)の幅が広くなることにより、前記チャージバランス変化領域(27)における前記不純物濃度のバランスが連続的に変化していることを特徴とする請求項5または6に記載の半導体装置。
【請求項10】
前記スーパージャンクション構造は、前記第1導電型カラム領域(4)に対して前記第2導電型カラム領域(5)がドット状に点在させられた構造とされ、
前記セル領域(1)では、前記第2導電型カラム領域(5)の形成されている割合が前記セル領域(1)よりも前記周辺領域(2)の方が小さく、当該割合が前記セル領域(1)の外周方向に向かうに連れて小さくされていることを特徴とする請求項5または6に記載の半導体装置。
【請求項11】
前記スーパージャンクション構造は、前記セル領域(1)では、前記第1導電型カラム領域(4)および前記第2導電型カラム領域(5)が、前記第1導電型層(3)の面方向と平行な一方向をカラム長手方向とし、該長手方向に対する垂直方向をカラム繰り返し方向として繰り返し交互に形成されることで構成され、前記周辺領域(2)では、前記第2導電型カラム領域(5)が前記セル領域(1)の周囲を囲む多重枠状で構成され、
前記周辺領域(2)において、前記多重枠状で構成された前記第2導電型カラム領域(5)の間隔が前記セル領域(1)の外周方向に向かうに連れて広くされていることを特徴とする請求項5または6に記載の半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図6】
image rotate

【図7】
image rotate


【公開番号】特開2013−84912(P2013−84912A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−178676(P2012−178676)
【出願日】平成24年8月10日(2012.8.10)
【出願人】(000004260)株式会社デンソー (27,639)
【出願人】(000003609)株式会社豊田中央研究所 (4,200)