説明

半導体装置

【課題】良好な電気特性を維持しつつ、微細化を達成した半導体装置を提供する。また、信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極層をマスクとした不純物の導入処理によって自己整合的にチャネル形成領域と一対の低抵抗領域とが形成される酸化物半導体層を有し、ゲート電極層を挟んで設けられる一対の配線層が低抵抗領域と電気的に接続し、配線層が形成される領域の下部に低抵抗領域と接する電極層が設けられている半導体装置である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置及び該半導体装置の作製方法に関する。
【背景技術】
【0002】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジスタ(TFT)ともいう)を構成する技術が注目されている。
【0003】
例えば、トランジスタの活性層として、インジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸化物を用いたトランジスタが開示されている(特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−165528号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、酸化物半導体を用いたトランジスタにおいても、トランジスタの動作の高速化、トランジスタの低消費電力化、低価格化、などを達成するためには、トランジスタの微細化を図ることが重要である。
【0006】
しかし、その一方で微細化を図ることにより不良が生じる。例えば、トランジスタの微細化を図ると、トランジスタの半導体層と配線層との接触面積が小さくなり、コンタクト抵抗が高くなるといった問題が生じる。コンタクト抵抗が高くなることで、トランジスタのオン電流が小さくなる等の電気特性の悪化といった問題点が生じる。
【0007】
また、酸化物半導体を用いたトランジスタはばらつきが大きく、熱、バイアス、または光などの影響で電気特性に変動が起こる場合がある。そこで、信頼性が高く、電気特性のばらつきが小さい酸化物半導体を用いた半導体装置が求められている。
【0008】
したがって、本発明の一態様は良好な電気特性を維持しつつ、微細化を達成した半導体装置を提供することを課題の一とする。また、信頼性の高い半導体装置を提供することを課題の一とする。また、該半導体装置の作製方法を提供することを課題の一とする。
【課題を解決するための手段】
【0009】
本発明の一態様の半導体装置に含まれる酸化物半導体層は、不純物の導入処理によって設けられた低抵抗領域を含み、低抵抗領域において配線層と接する。そのため、酸化物半導体層と配線層のコンタクト抵抗が低減され、電気特性に優れた半導体装置とすることができる。また、本発明の一態様の半導体装置は、酸化物半導体層と電極層とが重畳する領域において、酸化物半導体層と配線層が接する。そのため、酸化物半導体層と配線層とを電気的に接続させるための開口を形成する際に、開口と重畳する領域の酸化物半導体層の膜厚が減少しても、電極層によって配線層と半導体層との電気的な接続が確保され、信頼性に優れた半導体装置を提供できる。
【0010】
したがって、本発明の一態様の半導体装置は、第1の電極層及び第2の電極層と、第1の電極層及び第2の電極層上に設けられ、第1の電極層と接する第1の低抵抗領域と、第2の電極層と接する第2の低抵抗領域と、第1の低抵抗領域及び第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、酸化物半導体層上のゲート絶縁層と、ゲート絶縁層上のチャネル形成領域と重畳するゲート電極層と、ゲート絶縁層及びゲート電極層上の絶縁層と、絶縁層及びゲート絶縁層に設けられ、第1の電極層と重畳する第1の開口を介して、第1の低抵抗領域と電気的に接続する第1の配線層と、絶縁層及びゲート絶縁層に設けられ、第2の電極層と重畳する第2の開口を介して、第2の低抵抗領域と電気的に接続する第2の配線層と、を有する半導体装置である。
【0011】
また、本発明の一態様は、第1の電極層及び第2の電極層と、第1の電極層及び第2の電極層上に設けられ、第1の電極層と接する第1の低抵抗領域と、第2の電極層と接する第2の低抵抗領域と、第1の低抵抗領域及び第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、酸化物半導体層上のゲート絶縁層と、ゲート絶縁層上のチャネル形成領域と重畳するゲート電極層と、ゲート絶縁層及びゲート電極層上の絶縁層と、絶縁層及びゲート絶縁層に設けられ、第1の電極層と重畳する第1の開口を介して、第1の低抵抗領域と接する第1の配線層と、絶縁層及びゲート絶縁層に設けられ、第2の電極層と重畳する第2の開口を介して、第2の低抵抗領域と接する第2の配線層と、を有する半導体装置である。
【0012】
酸化物半導体層の第1の配線層と接する領域及び酸化物半導体層の第2の配線層と接する領域の膜厚は、酸化物半導体層のチャネル形成領域の膜厚よりも薄い場合がある。
【0013】
第1の電極層及び第2の電極層と、第1の電極層及び第2の電極層上に設けられ、第1の電極層と接する第1の低抵抗領域と、第2の電極層と接する第2の低抵抗領域と、第1の低抵抗領域及び第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、酸化物半導体層上のゲート絶縁層と、ゲート絶縁層上のチャネル形成領域と重畳するゲート電極層と、ゲート絶縁層及びゲート電極層上の絶縁層と、絶縁層及びゲート絶縁層に設けられた第1の開口を介して、第1の電極層と接する第1の配線層と、絶縁層及びゲート絶縁層に設けられた第2の開口を介して、第2の電極層と接する第2の配線層と、を有する半導体装置である。
【0014】
第1の電極層及び第2の電極層と、第1の電極層及び第2の電極層上に設けられ、第1の電極層と接する第1の低抵抗領域と、第2の電極層と接する第2の低抵抗領域と、第1の低抵抗領域及び第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、酸化物半導体層上のゲート絶縁層と、ゲート絶縁層上のチャネル形成領域と重畳するゲート電極層と、ゲート絶縁層及びゲート電極層上の絶縁層と、絶縁層及びゲート絶縁層に設けられた第1の開口を介して、第1の電極層と接する第1の配線層と、絶縁層及びゲート絶縁層に設けられ、第2の電極層と重畳する第2の開口を介して、第2の低抵抗領域と電気的に接続する第2の配線層と、絶縁層及びゲート絶縁層に設けられ、第1の電極層と重畳する第3の開口を介して、第1の低抵抗領域と接する第3の配線層と、を有する半導体装置である。
【0015】
第1の電極層及び第2の電極層と、第1の電極層及び第2の電極層上に設けられ、第1の電極層と接する第1の低抵抗領域と、第2の電極層と接する第2の低抵抗領域と、第1の低抵抗領域及び第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、酸化物半導体層上のゲート絶縁層と、ゲート絶縁層上のチャネル形成領域と重畳するゲート電極層と、ゲート絶縁層及びゲート電極層上の絶縁層と、絶縁層及びゲート絶縁層に設けられた第1の開口を介して、第1の電極層と接する第1の配線層と、絶縁層及びゲート絶縁層に設けられ、第2の電極層と重畳する第2の開口を介して、第2の低抵抗領域と接する第2の配線層と、絶縁層及びゲート絶縁層に設けられ、第1の電極層と重畳する第3の開口を介して、第1の低抵抗領域と接する第3の配線層と、を有する半導体装置である。
【0016】
酸化物半導体層の第2の配線層と接する領域及び酸化物半導体層の第3の配線層と接する領域の膜厚は、酸化物半導体層のチャネル形成領域の膜厚よりも薄い場合がある。
【0017】
第1の電極層及び第2の電極層と、第1の電極層及び第2の電極層上に設けられ、第1の電極層と接する第1の低抵抗領域と、第2の電極層と接する第2の低抵抗領域と、第1の低抵抗領域及び第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、酸化物半導体層上のゲート絶縁層と、ゲート絶縁層上のチャネル形成領域と重畳するゲート電極層と、ゲート絶縁層及びゲート電極層上の絶縁層と、絶縁層及びゲート絶縁層に設けられた第1の開口を介して、第1の電極層と接する第1の配線層と、絶縁層及びゲート絶縁層に設けられた第2の開口を介して、第2の電極層と接する第2の配線層と、絶縁層及びゲート絶縁層に設けられ、第1の電極層と重畳する第3の開口を介して、第1の低抵抗領域と接する第3の配線層と、を有する半導体装置である。
【0018】
なお、第1の配線層及び第2の配線層にはそれぞれ異なる材料が用いられていてもよい。また、第1の配線層乃至第3の配線層はそれぞれ少なくとも2種類の異なる材料が用いられていてもよい。
【0019】
また、絶縁層は酸化アルミニウム層を含んでいてもよい。酸化アルミニウムは、水素や水などに対するブロッキング性を有するため、絶縁層として用いることで、外部から混入する水素や水などが、酸化物半導体層に混入することを防止できる。また、酸化アルミニウムは、酸素に対するブロッキング性を有するため、酸化物半導体層に含まれる酸素が外部に拡散されてしまうことを抑制することもできる。酸化アルミニウム層によって、水素や水が酸化物半導体層に混入することを防止するとともに、酸化物半導体層に含まれる酸素が外部に放出されることを抑制することができるため、半導体装置の電気特性が変動してしまうことを抑制することができる。
【0020】
また、酸化物半導体層に、結晶状態における化学量論的組成に対して、酸素が過剰な領域が少なくとも一部含まれていることが好ましい。この場合、酸素の含有量は、酸化物半導体の化学量論比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。
【0021】
また、電極層(第1の電極層及び第2の電極層も含む)は酸化物半導体を含んでいてもよいし、電極層は金属材料または合金材料を含んでいてもよい。
【0022】
また、本発明の一態様の半導体装置の作製方法は、第1の電極層及び第2の電極層を形成し、第1の電極層及び第2の電極層上に酸化物半導体層を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に、第1の電極層及び第2の電極層に挟まれた領域と重畳するようにゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体層に不純物を導入し自己整合的に低抵抗領域を形成し、ゲート絶縁層及びゲート電極層上に絶縁層を形成し、絶縁層及びゲート絶縁層上に、酸化物半導体層に達し、第1の電極層と重畳する第1の開口及び第2の電極層と重畳する第2の開口を形成し、第1の開口、第2の開口を介して、それぞれ、酸化物半導体層と電気的に接続する第1の配線層及び第2の配線層を形成する。
【0023】
なお、上記作製方法において、第1の電極層及び第2の電極層となる導電膜に窒素プラズマ処理を行い、その後、導電膜に選択的にエッチングを行って第1の電極層及び第2の電極層を形成することが好ましい。
【0024】
また、上記作製方法において、不純物の導入方法にはイオンドーピング法、イオンインプラテーション法等を用いることができる。
【0025】
なお、本明細書等において「上」や「下」という用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「絶縁層上のゲート電極層」の表現であれば、絶縁層とゲート電極層との間に他の構成要素を含むものを除外しない。
【0026】
また、本明細書等において「電極層」や「配線層」という用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極層」は「配線層」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極層」や「配線層」という用語は、複数の「電極層」や「配線層」が一体となって形成されている場合なども含む。
【0027】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
【0028】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【0029】
例えば、「何らかの電気的作用を有するもの」には、電極や配線などが含まれる。
【発明の効果】
【0030】
本発明の一態様は、良好な電気特性を有し、微細化を達成した半導体装置を提供できる。また、本発明の一態様は信頼性の高い半導体装置を提供できる。また、本発明の一態様は、該半導体装置の作製方法を提供することができる。
【図面の簡単な説明】
【0031】
【図1】本発明の一態様の半導体装置の上面図及び断面図。
【図2】本発明の一態様の半導体装置の断面図。
【図3】本発明の一態様の半導体装置の作製方法を説明する図。
【図4】本発明の一態様の半導体装置の作製方法を説明する図。
【図5】本発明の一態様の半導体装置の作製方法を説明する図。
【図6】実施例トランジスタ1及び比較例トランジスタの電気特性を示す図。
【図7】実施例トランジスタ2の電気特性を示す図。
【図8】半導体装置の一形態を示す断面図、上面図および回路図。
【図9】半導体装置の一形態を示す回路図および斜視図。
【図10】半導体装置の一形態を示す断面図および上面図。
【図11】半導体装置の一形態を示す回路図。
【図12】半導体装置の一形態を示すブロック図。
【図13】半導体装置の一形態を示すブロック図。
【図14】半導体装置の一形態を示すブロック図。
【図15】本発明の一態様の半導体装置の上面図及び断面図。
【図16】本発明の一態様の半導体装置の断面図。
【図17】本発明の一態様の半導体装置の断面図。
【図18】半導体装置の作製方法を説明する図。
【図19】半導体装置の一形態を示す断面図、上面図。
【図20】半導体装置の一形態を示す断面図、上面図。
【発明を実施するための形態】
【0032】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0033】
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ、幅、相対的な位置関係等は、実施の形態において説明する上で明確性のため、誇張して示される場合がある。
【0034】
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置の基本的な構成及び作製方法について図面を用いて説明する。図1に本発明の一態様の半導体装置を示す。図1(A)は本発明の一態様であるトランジスタの上面図を示しており、図1(B)は図1(A)の一点鎖線A1−A2における断面図である。
【0035】
図1に示すトランジスタ420は、基板400上の下地絶縁層436と、下地絶縁層436上の電極層405a及び電極層405bと、下地絶縁層436、電極層405a及び電極層405b上の酸化物半導体層409と、酸化物半導体層409を覆うゲート絶縁層402と、ゲート絶縁層402上のゲート電極層401と、ゲート絶縁層402及びゲート電極層401上の絶縁層407と、絶縁層407及びゲート絶縁層402に形成された開口を介して酸化物半導体層409と電気的に接続する配線層465a及び配線層465bを有する。
【0036】
酸化物半導体層409は、ゲート電極層401と重畳するチャネル形成領域403と、不純物が導入されて抵抗が低減された低抵抗領域404a及び低抵抗領域404bと、を有する。低抵抗領域404a及び低抵抗領域404bはチャネル形成領域403を挟み、それぞれ、配線層465a及び配線層465bと接している。
【0037】
配線層465a及び配線層465bは、酸化物半導体層409が含む低抵抗領域404a及び低抵抗領域404bと接するため、酸化物半導体層409と配線層465a及び配線層465bとのコンタクト抵抗が低減される。
【0038】
電極層405a及び電極層405bは酸化物半導体、金属材料または合金材料を用いて形成することができる。電極層405a及び電極層405bに酸化物半導体材料を用いると、酸化物半導体層409とのコンタクト抵抗をより低減することができる。
【0039】
一般的に、配線層465a及び配線層465bは、絶縁層407及びゲート絶縁層402に開口を形成し、該開口に導電性の材料を充填することで作製する。そのため、酸化物半導体層409の配線層465a及び配線層465bと接する領域は、開口を形成する際のエッチングによって、同時にエッチングされ、膜厚が減少する、または除去されることがある。酸化物半導体層の膜厚が減少すると、配線層との電気的な接続にばらつきが生じる。また、開口の形成の際に酸化物半導体層が除去されると、配線層と電気的に接続できなくなる。よって、半導体装置の信頼性が低下するといった問題が生じる。特に、トランジスタが微細化され、酸化物半導体層の膜厚が薄くなると、この問題が顕著になりうる。
【0040】
しかし、本発明の一態様の半導体装置であるトランジスタ420は、酸化物半導体層409と電極層405a及び電極層405bが重畳する領域において、酸化物半導体層409と、配線層465a及び配線層465bが接しているため、酸化物半導体層409の膜厚が減少しても、酸化物半導体層409と配線層465a及び配線層465bとの電気的な接続を確保することができる。したがって、本発明の一態様によって半導体装置の信頼性を向上させることができる。
【0041】
図2(A)及び図2(B)に、開口の形成の際に酸化物半導体層の膜厚が減少、または酸化物半導体層が除去されたトランジスタの構成例を示す。
【0042】
図2(A)に示すトランジスタ430は、開口の形成の際に、該開口の周辺の酸化物半導体層409が除去されることによって、開口が電極層405a及び電極層405bに達している。よって、トランジスタ430においては、配線層465a及び配線層465bがそれぞれ電極層405a及び電極層405bと接している。
【0043】
また、図2(B)に示すトランジスタ440は、開口の形成の際に、酸化物半導体層409の一部がエッチングされ、膜厚が減少している。トランジスタ440に含まれる酸化物半導体層409において、配線層465a及び配線層465bと接する領域の膜厚は、チャネル形成領域403の膜厚よりも薄い。
【0044】
上述したように、トランジスタ430及びトランジスタ440は、酸化物半導体層409と重畳して設けられた電極層405a及び電極層405bによって、酸化物半導体層409と配線層465a及び配線層465bとの電気的な接続を確保することができる。したがって、信頼性が向上した半導体装置を提供することができる。
【0045】
また、図2(C)に示すトランジスタ450のように、酸化物半導体層409が電極層405a及び電極層405bの全てを覆わずに、電極層405a及び電極層405bの上面の一部及び側面に接して設けられていてもよい。酸化物半導体層409を電極層405a及び電極層405bの上面の一部と側面に接するように設けることで、酸化物半導体層409と電極層405aまたは電極層405bとの接触面積を調整することができるため、そのコンタクト抵抗を適宜設定することが可能となる。また、電極層、酸化物半導体層、または配線層の配置の自由度を向上させることができる。
【0046】
また、配線層465a及び配線層465bは酸化物半導体層409が重畳していない領域で、電極層405a及び電極層405bと接していてもよい。なお、電極層405a及び電極層405bが酸化物半導体材料によって形成されると、酸化物半導体層を島状に加工する際に、電極層405a及び電極層405bの一部がエッチングされることもある。そのため、トランジスタ450に示すように、電極層405a及び電極層405bの酸化物半導体層409と接する領域の膜厚は、配線層465a及び配線層465bと接する領域の膜厚よりも厚くなる場合がある。
【0047】
なお、電極層405a及び電極層405bが酸化物半導体によって形成されると、電極層405a及び電極層405bと酸化物半導体層409の界面は明確でない場合がある。例えば、電極層405a及び電極層405bが酸化物半導体層409と同じ組成の酸化物半導体材料によって形成されると、界面を明確に決定することは困難である。また、電極層405a及び電極層405bと酸化物半導体層409が異なる組成の酸化物半導体材料によって形成されていても、電極層405a及び電極層405bと酸化物半導体層409の界面は一部混合し、界面が不明確になっている場合もある。なお、本明細書中では、界面が明確ではない場合においても、分かりやすく説明するために便宜的に界面と表現する場合がある。
【0048】
続いて、図1に示すトランジスタ420の作製方法の一例について図3乃至図5を用いて説明する。
【0049】
まず、基板400上に下地絶縁層436を形成する。
【0050】
使用できる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
【0051】
また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板、また、これらの基板上に半導体素子が設けられたものなどを用いることができる。
【0052】
下地絶縁層436は、1nm以上100nm以下とし、スパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法等を適宜用いることができる。なお、下地絶縁層436をスパッタリング法を用いて形成すると、水素等の不純物を低減することができる。
【0053】
下地絶縁層436としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、または酸化タンタルなどの酸化物絶縁層を用いることが好ましい。また、これらの化合物を単層構造または2層以上の積層構造で形成して用いることができる。積層構造とする際、例えば、基板と接する下地絶縁層にCVD法によって形成した酸化シリコン膜を用い、酸化物半導体層409と接する下地絶縁層にスパッタリング法によって形成した酸化シリコン膜を用いる構成としてもよい。酸化物絶縁層と接する絶縁層を、水素濃度が低減された酸化物絶縁層とすることで、酸化物半導体層409に水素の拡散を抑制する他に、酸化物半導体層409の酸素欠陥に下地絶縁層436となる酸化物絶縁層から酸素が供給されるため、トランジスタ420の電気特性を良好にすることができる。
【0054】
なお、ここで酸化窒化シリコンとは、その組成において窒素よりも酸素の含有量が多いものを示し、例として、少なくとも酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、珪素が25原子%以上35原子%以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が100原子%を超えない値をとる。
【0055】
下地絶縁層436は、酸化物半導体層409と接するため、層中(バルク中)に少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、下地絶縁層436として、酸化シリコン層を用いる場合には、SiO(2+α)(ただし、α>0)とする。
【0056】
続いて、下地絶縁層436上に電極層405a及び電極層405bとなる導電膜405を形成する(図3(A)参照)。導電膜405は、後の熱処理に耐えられる材料を用いる。例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜、窒化タンタル膜)等を用いることができる。また、Al、Cuなどの金属膜とTi、Mo、Wなどの高融点金属膜を積層した構造としてもよい。なお、Ti、Mo、Wなどの高融点金属膜は、Al、Cuなどの金属膜の下側、上側、または双方のいずれに設ける構成としてもよい。また、導電膜405を酸化物半導体材料で形成してもよい。酸化物半導体としては、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In−SnO)、酸化インジウム酸化亜鉛(In−ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【0057】
導電膜405に酸化物半導体を用いる場合、酸化物半導体層409と同じ酸化物半導体材料でも異なる酸化物半導体材料を用いてもよい。特に、導電膜405及び酸化物半導体層409に同じ酸化物半導体材料を用いると、導電膜405と酸化物半導体層409とのコンタクト抵抗を下げることができるため、電気特性の良好なトランジスタを作製することができる。例えば、酸化物半導体材料としてIn−Ga−Zn系酸化物を用いる場合、導電膜405もIn−Ga−Zn系酸化物を用いるとよい。なお、酸化物半導体については後ほど詳細を説明する。
【0058】
また、導電膜405に金属材料または合金材料を用いる場合、後に設ける配線層465a及び配線層465bと同じ材料を用いても異なる材料を用いてもよい。導電膜405と配線層465a及び配線層465bに同じ材料を用いると、電極層405aと配線層465aとのコンタクト抵抗を下げることができる。
【0059】
なお、ここで導電膜405に窒素プラズマ処理を行ってもよい。窒素プラズマ処理を行うことにより、電極層405a及び電極層405bと、後に形成される酸化物半導体層409とのコンタクト抵抗を低減することができる。
【0060】
続いて、フォトリソグラフィ工程により、導電膜405上にレジストマスクを形成し、選択的にエッチングを行って、電極層405a及び電極層405bを形成した後、レジストマスクを除去する(図3(B)参照)。
【0061】
続いて、電極層405a及び電極層405bを覆うように酸化物半導体膜を形成する。該酸化物半導体膜上に、レジストマスクを設けて、島状にエッチングした後、レジストマスクを除去して酸化物半導体層409を形成する(図3(C)参照)。酸化物半導体層409は電極層405a及び電極層405bを全て覆う構成でなくてもよく、図2(B)、(C)に示すトランジスタ440及びトランジスタ450のように、電極層405a及び電極層405bは、少なくとも一部が酸化物半導体層と接していれば、両方または片方は全面が酸化物半導体層に覆われない構成としてもよい。
【0062】
酸化物半導体層409に用いる酸化物半導体としては、少なくともインジウム(In)、あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを低減するためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。スタビライザーとしては他にも、スズ(Sn)、ハフニウム(Hf)、アルミニウム(Al)を有することが好ましい。
【0063】
また、他のスタビライザーとして、ランタノイドであるランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)、ジルコニウム(Zr)のいずれか一種あるいは複数種を有してもよい。
【0064】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
【0065】
なお、ここでは、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属が入っていてもよい。
【0066】
また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。
【0067】
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
【0068】
なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)+(b−B)+(c−C)≦rを満たすことをいう。rとしては、例えば、0.05とすればよい。他の酸化物でも同様である。
【0069】
しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【0070】
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げることができる。
【0071】
なお、酸化物半導体膜は、非晶質構造であってもよいし、結晶構造を有していてもよい。酸化物半導体膜の好ましい一態様として、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜がある。CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部及び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。
【0072】
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
【0073】
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【0074】
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0075】
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【0076】
なお、領域によって結晶性が異なる酸化物半導体層を用いてもよい。例えば、チャネル形成領域403は低抵抗領域404a及び低抵抗領域404bよりも高い結晶性を有していてもよい。具体的には、チャネル形成領域403の酸化物半導体はCAAC−OS膜によって形成され、低抵抗領域404a及び低抵抗領域404bの電極層405a及び電極層405bと接する領域は非晶質構造とすることもできる。
【0077】
なお、一例として、酸化物半導体層をIn−Zn系金属酸化物により形成する場合には、ターゲットの原子数比を、In/Zn=1〜100、好ましくはIn/Zn=1〜20、さらに好ましくはIn/Zn=1〜10とする。Znの原子数比を好ましい範囲とすることで、電界効果移動度を向上させることができる。ここで、酸素を過剰に含ませるために、金属酸化物の原子数比In:Zn:O=X:Y:Zを、Z>1.5X+Yとすることが好ましい。
【0078】
酸化物半導体層としてIn−Ga−Zn系酸化物をスパッタリング法で成膜する場合、好ましくは、原子数比がIn:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、または3:1:4で示されるIn−Ga−Zn−Oターゲットを用いる。前述の原子数比を有するIn−Ga−Zn−Oターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはCAAC−OS膜が形成されやすくなる。
【0079】
また、酸化物半導体層としてIn−Sn−Zn系酸化物をスパッタリング法で成膜する場合、好ましくは、原子数比がIn:Sn:Zn=1:1:1、2:1:3、1:2:2、または20:45:35で示されるIn−Sn−Zn−Oターゲットを用いる。前述の原子数比を有するIn−Sn−Zn−Oターゲットを用いて酸化物半導体層を成膜することで、多結晶またはCAACが形成されやすくなる。
【0080】
なお、ここで、ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下であるとよい。ターゲットの充填率を高くすることで、形成される酸化物半導体層を緻密なものとすることができる。
【0081】
なお、酸化物半導体層に適用することができる金属酸化物は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、さらに好ましくは、3eV以上であるとよい。このように、バンドギャップの広い金属酸化物を用いると、トランジスタのオフ電流を低減することができる。
【0082】
酸化物半導体層に含まれる水素は、極力少ないことが好ましい。この水素は、水素原子の他、水素分子、水、水酸基、またはその他の水素化物として含まれる場合もある。
【0083】
なお、酸化物半導体層のアルカリ金属及びアルカリ土類金属は少なくすることが好ましく、これらの濃度は、好ましくは1×1018atoms/cm以下、さらに好ましくは2×1016atoms/cm以下とする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流を増大させる原因となるからである。
【0084】
酸化物半導体層409は、スパッタリング法、蒸着法、PCVD法、PLD法、ALD法、またはMBE法などを用いて成膜することができる。
【0085】
酸化物半導体層409の厚さは、1nm以上100nm以下とする。トランジスタ420は、酸化物半導体層409と電極層405a及び電極層405bが重畳する領域において、それぞれ配線層465a及び配線層465bと接する。したがって、トランジスタの微細化によって酸化物半導体層が薄膜化しても、酸化物半導体層409と重畳して設けられた電極層405a及び電極層405bによって、酸化物半導体層409と配線層465a及び配線層465bとの電気的な接続を確保することができる。
【0086】
酸化物半導体層409は、好ましくはスパッタリング法により、基板加熱温度を100℃以上600℃以下、好ましくは150℃以上550℃以下、さらに好ましくは200℃以上500℃以下とし、酸素ガス雰囲気で成膜する。成膜時の基板加熱温度が高いほど得られる酸化物半導体層409の不純物濃度は低くなる。また、酸化物半導体層409中の原子配列が整い、高密度化され、多結晶酸化物半導体膜またはCAAC−OS膜が形成されやすくなる。
【0087】
なお、CAAC−OS膜を形成する場合、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がab面から劈開し、ab面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、CAAC−OS膜を成膜することができる。
【0088】
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
【0089】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
【0090】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【0091】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
【0092】
スパッタリング用ターゲットの一例として、In−Ga−Zn−O化合物ターゲットについて以下に示す。
【0093】
InO粉末、GaO粉末およびZnO粉末を所定のmol数で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn−O化合物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで、所定のmol数比は、例えば、InO粉末、GaO粉末およびZnO粉末が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2である。なお、粉末の種類、およびその混合するmol数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
【0094】
さらに、酸素ガス雰囲気下で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶酸化物半導体膜またはCAAC−OS膜が形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、さらに好ましくは80体積%以上とする。なお、酸化物半導体膜の成膜に用いるアルゴン及び酸素は、水、水素などが含まれないことが好ましい。例えば、アルゴンの純度を9N(露点−121℃、水0.1ppb、水素0.5ppb)、酸素の純度を8N(露点−112℃、水1ppb、水素1ppb)とすることが好ましい。
【0095】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【0096】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。
【0097】
なお、Raは、JIS B 0601:2001(ISO4287:1997)で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【0098】
【数1】

【0099】
ここで指定面とは、粗さ計測の対象となる面であり、座標(x,y,f(x,y)),(x,y,f(x,y)),(x,y,f(x,y)),(x,y,f(x,y))の4点で表される四角形の領域とし、指定面をxy平面に投影した長方形の面積をS、基準面の高さ(指定面の平均高さ)をZとする。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて測定可能である。
【0100】
また、基準面は、指定面の平均の高さにおける、xy平面と平行な面である。つまり、指定面の高さの平均値をZとするとき、基準面の高さもZで表される。
【0101】
このように、酸化物半導体層が形成される下地絶縁層の平均面粗さを0.3nm以下とするためには、平坦化処理を行えばよい。平坦化処理は酸化物半導体膜の形成前に行えばよい。
【0102】
例えば、平坦化処理として、ドライエッチングなどを行えばよい。ここで、エッチングガスとしては、塩素、塩化ボロン、塩化シリコンまたは四塩化炭素などの塩素系ガス、四フッ化炭素、フッ化硫黄またはフッ化窒素などのフッ素系ガスなどを用いればよい。
【0103】
なお、酸化物半導体層409には化学量論比に対し、酸素を過剰に含ませることが好ましい。酸素を過剰に含ませると、形成される酸化物半導体層409の酸素欠損によるキャリアの生成を抑制することができる。酸素を過剰に含ませるためには、成膜時に酸素が多く含まれるような条件で成膜してもよいし、酸化物半導体膜の形成後に酸素(少なくとも酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む)を導入して膜中に酸素を過剰に含ませてもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラテーション法、プラズマ処理などを用いることができる。
【0104】
なお、酸化物半導体層に加熱処理を行うことで、不純物濃度を低減することができる。加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気で行う。
【0105】
加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体層中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
【0106】
酸化物半導体層は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物準位を極めて小さくすることが可能となる。その結果、トランジスタの電界効果移動度を理想的な電界効果移動度近くまで高めることが可能となる。
【0107】
なお、下地絶縁層として酸化物絶縁層を用いた場合、酸化物絶縁層上に酸化物半導体層が設けられた状態で加熱することによって、酸化物半導体層に酸素を供給することができ、酸化物半導体層の酸素欠陥を低減し、半導体特性を良好にすることができる。酸化物半導体層及び酸化物絶縁層を少なくとも一部が接した状態で加熱工程を行うことによって、酸化物半導体層への酸素の供給を行ってもよい。なお、加熱処理は酸化物半導体膜を島状に加工する前に行ってもよいし、島状に加工した後に行ってもよい。ただし、島状に加工するよりも前に加熱処理を行うことで、下地絶縁層から外部に放出される酸素の量が少ないため、より多くの酸素を酸化物半導体層に供給できるため好ましい。
【0108】
続いて、酸化物半導体層409上にゲート絶縁層402を形成する(図3(D)参照)。
【0109】
ゲート絶縁層の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi、x>0、y>0)、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート(HfAl、x>0、y>0)、酸化ランタン、などのHigh−k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層402は、単層構造としてもよいし、積層構造としてもよい。
【0110】
ゲート絶縁層402の膜厚は、1nm以上100nm以下とし、スパッタリング法、MBE法、CVD法、パルスレーザ堆積法、ALD法等を適宜用いることができる。また、ゲート絶縁層402は、スパッタリングターゲット表面に対し、略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【0111】
また、ゲート絶縁層402は、下地絶縁層436と同様に酸化物半導体層と接するため、層中(バルク中)に少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。
【0112】
次に、ゲート絶縁層402を介して酸化物半導体層409上であって、電極層405a及び電極層405bに挟まれた領域と重畳するゲート電極層401を形成する(図4(A)参照)。
【0113】
ゲート電極層401は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層401としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。さらに、インジウムスズ酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウム亜鉛酸化物、酸化珪素を添加したインジウムスズ酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【0114】
また、ゲート絶縁層402と接するゲート電極層401の一層として、窒素を含む金属酸化物、具体的には窒素を含むIn−Ga−Zn−O膜や、窒素を含むIn−Sn−O膜や、窒素を含むIn−Ga−O膜や、窒素を含むIn−Zn−O膜や、窒素を含むSn−O膜や、窒素を含むIn−O膜や、金属窒化膜(InN、SnNなど)を用いることができる。これらの膜は5eV、または5.5eV以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタの電気特性の閾値電圧をプラスにすることができ、いわゆるノーマリオフのスイッチング素子を実現できる。
【0115】
続いて、ゲート電極層401をマスクとして、酸化物半導体層409に不純物元素を導入する。よって、酸化物半導体層409のゲート電極層401と重畳しない領域に自己整合的に低抵抗領域404a及び低抵抗領域404bが形成される(図4(B)参照)。なお、不純物元素が導入されない領域はチャネル形成領域403が形成される。
【0116】
したがって、酸化物半導体層409には、ゲート電極層と重畳するチャネル形成領域403と、チャネル形成領域403を挟んで、チャネル形成領域403よりも抵抗が低い低抵抗領域404a及び低抵抗領域404bが形成される。不純物の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラテーション法などを用いることができる。
【0117】
導入する不純物元素は、リン、ホウ素、窒素、ヒ素、アルゴン、アルミニウム、またはこれらを含む分子イオンなどを用いることができる。これらの元素のドーズ量は、1×1013〜5×1016ions/cmとするのが好ましい。また、不純物元素としてリンを導入する場合、加速電圧を0.5〜80kVとするのが好ましい。
【0118】
なお、酸化物半導体層409に不純物元素を導入する処理は、複数回行っても良い。酸化物半導体層409に不純物元素を導入する処理を複数回行う場合、不純物元素は複数回すべてにおいて同じであってもよいし、1回の処理毎に変えてもよい。
【0119】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を有することにより、酸化物半導体層のソース電極及びドレイン電極と電気的に接続する領域の抵抗が小さくなり、トランジスタはオン特性(例えば、オン電流及び電界効果移動度)が高く、高速動作、高速応答が可能な電気特性に優れた半導体装置とすることができる。
【0120】
低抵抗領域404a及び低抵抗領域404bは、酸化物半導体層409のソース領域またはドレイン領域として機能する。また、電極層405a及び電極層405bを酸化物半導体材料によって形成した場合、電極層405a及び電極層405bも、酸化物半導体層409のソース領域またはドレイン領域として機能する。電極層405a及び電極層405bを酸化物半導体材料によって形成することで、ソース領域及びドレイン領域の厚膜化を図ることができ、配線層と酸化物半導体層のコンタクト抵抗を低減することができる。さらに、チャネル形成領域は、電極層とは重畳しないため、その薄膜化を同時に達成することができる。よって、トランジスタの短チャネル効果を抑制することができる。したがって、電気特性に優れた半導体装置を作製することができる。
【0121】
また、電極層405a及び電極層405bが酸化物半導体材料によって形成されている場合、上記の酸化物半導体層409への不純物元素の導入時において、電極層405a及び405bにも不純物元素を導入し、電極層405a及び電極層405bも低抵抗化することができる。電極層405a及び電極層405bは低抵抗化された領域において、酸化物半導体層409または配線層465a及び配線層465bと接するため、コンタクト抵抗が低く、オン特性に優れた半導体装置とすることができる。
【0122】
次に、ゲート電極層401及びゲート絶縁層402を覆うように絶縁層407を形成する(図4(C)参照)。絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁層の単層または積層を用いることができる。
【0123】
例えば、絶縁層407として酸化物絶縁層を用いた場合、水分や水素などの不純物が酸化物半導体層409に再混入しないように、これらが外部から侵入することを防ぐ保護絶縁層を設けることが好ましい。保護絶縁層としては無機絶縁層を用い、窒化シリコン膜、酸化アルミニウム膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、などの無機絶縁層を用いればよい。特に、水素、水分などの不純物、及び酸素の両方に対して遮断効果(ブロック効果)が高い酸化アルミニウム膜は好適である。
【0124】
絶縁層407として酸化アルミニウムを用いると、水素、水分、水酸基または水素化物(水素化合物ともいう)などの不純物、及び酸素の両方に対して膜を通過させないようにする遮断効果が高いため、作製工程中及び作製工程後において、変動要因となる水素、水分などの不純物が酸化物半導体層へ混入することを防ぐとともに、酸化物半導体層の主成分材料である酸素の放出を防止する保護膜として機能する。
【0125】
絶縁層の形成後、さらに加熱工程を行ってもよい。例えば、大気中、100℃以上200℃以下、1時間以上30時間以下での加熱を行ってもよい。この加熱工程は一定の加熱温度を保持して加熱してもよいし、室温から100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数繰り返して行ってもよい。
【0126】
酸化物半導体層を酸化アルミニウム層によって覆った状態で加熱処理を行うと、加熱処理によって酸化物半導体層から酸素が放出されるのを防止することができる。したがって、酸化アルミニウム層を絶縁層に含むと、高純度で、酸素を過剰に含む酸化物半導体層を得ることができる。
【0127】
次に、電極層405a及び電極層405bとそれぞれ重畳する領域において、絶縁層407及びゲート絶縁層402を貫通し、酸化物半導体層409に達する開口455a及び開口455bを設ける(図5(A)参照)。開口の形成はマスクなどを用いた選択的なエッチングにより行われる。エッチングはドライエッチングでも、ウェットエッチングでもよく、双方を組み合わせて開口を形成してもよい。また、該開口は酸化物半導体層409に達すればよく、形状は特に限定されない。但し、図5に示すようにテーパー状にすることによって、後に形成される配線層を段切れなく形成できるため、好適である。
【0128】
開口の形成工程において、ゲート絶縁層402及び絶縁層407をエッチングすることによって酸化物半導体層409もエッチングされ、酸化物半導体層409の開口と重畳する領域は膜厚が減少する場合がある。本実施の形態のトランジスタは、電極層405a及び電極層405bと、酸化物半導体層409とが重畳している領域に開口が形成されるため、エッチングによる酸化物半導体層の膜厚の減少が生じても、酸化物半導体層と配線層との電気的な接続を確保することができる。
【0129】
続いて、開口に導電材料を充填し、配線層465a、465bを形成する(図5(B)参照)。配線層465a、465bには上述したゲート電極層401に用いた材料と同様の材料を用いることができる。
【0130】
以上の工程でトランジスタ420を作製することができる。
【0131】
なお、図5(B)には、配線層がゲート絶縁層402と酸化物半導体層409との界面において接しているトランジスタを示したが、配線層465a、配線層465bは酸化物半導体層または電極層にまで達するように形成してもよい。例えば、図2(B)に示すトランジスタ440のように、酸化物半導体層409の層中において、配線層465a、配線層465bが酸化物半導体層と接する場合や、図2(C)に示すトランジスタ450のように、配線層465a、配線層465bと電極層405a、電極層405bがそれぞれ接する構成としてもよい。
【0132】
また、図示しないが、トランジスタ420上に絶縁層を設けてもよい。絶縁層としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、又は窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
【0133】
絶縁層の形成後、さらに加熱工程を行ってもよい。例えば、大気中、100℃以上200℃以下、1時間以上30時間以下での加熱工程を行ってもよい。この加熱工程は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回繰り返して行ってもよい。
【0134】
また、トランジスタ420起因の表面凹凸を低減するために、平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また、上記有機材料の他に、低誘電材料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【0135】
本実施の形態に示す半導体装置は、配線層と酸化物半導体層が低抵抗領域において接するため、酸化物半導体層と配線層とのコンタクト抵抗が低減される。したがって、オン電流が高く、高速応答、高速動作の可能な電気特性に優れた半導体装置を提供することができる。
【0136】
また、本実施の形態に示す半導体装置は、酸化物半導体層と電極層が重畳する領域において、酸化物半導体層と配線層とが電気的に接続する。電極層が設けられていることによって、酸化物半導体層と配線層が接続する領域において、配線層の形成時に、配線層が設けられる開口と重畳する領域の酸化物半導体層の膜厚が減少しても、配線層と酸化物半導体層との電気的な接続を確保することができる。したがって、信頼性に優れた半導体装置とすることができる。
【0137】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【0138】
(実施の形態2)
本実施の形態では、実施の形態1に示す半導体装置とは異なる態様の半導体装置について示す。なお、本実施の形態では、実施の形態1と同様の箇所については同様の符号を付し、詳細な説明は省略する。
【0139】
図15に本発明の一態様のトランジスタを示す。図15(A)は本発明の一態様の半導体装置の上面図を示しており、図15(B)は図15(A)の一点鎖線A3−A4における断面図である。
【0140】
図15に示すトランジスタ1420は、基板400上の下地絶縁層436と、下地絶縁層436上の電極層405a及び電極層405bと、下地絶縁層436、電極層405a及び電極層405b上の酸化物半導体層409と、酸化物半導体層409を覆うゲート絶縁層402と、ゲート絶縁層402上のゲート電極層401と、ゲート絶縁層402及びゲート電極層401上の絶縁層407と、絶縁層407及びゲート絶縁層402に形成された開口を介して酸化物半導体層409と接する配線層465a及び配線層465bと、絶縁層407、ゲート絶縁層402及び酸化物半導体層409に設けられた開口を介して電極層405aと接する配線層465cを有する。
【0141】
酸化物半導体層409は、ゲート電極層401と重畳するチャネル形成領域403と、不純物が添加されて抵抗が低減された低抵抗領域404a及び低抵抗領域404bと、を有する。低抵抗領域404a及び低抵抗領域404bはチャネル形成領域403を挟み、低抵抗領域404aは配線層465aと接し、低抵抗領域404bは配線層465bと接している。また、低抵抗領域404aは電極層405aを介して配線層465cと電気的に接続している。
【0142】
本実施の形態に示すトランジスタ1420は、実施の形態1のトランジスタと比較して、電極層405a側に複数の配線層465a及び配線層465cを有する点が異なる。
【0143】
配線層465a及び配線層465cのいずれか一方はトランジスタ1420のソース電極またはドレイン電極の一方として機能し、配線層465bはトランジスタ1420のソース電極またはドレイン電極の他方として機能する。配線層465aはソース領域またはドレイン領域として機能する低抵抗領域404aと直接接し、配線層465cは電極層405aを介して低抵抗領域404aと電気的に接続している。したがって、配線層465aと酸化物半導体層409とのコンタクト抵抗と、配線層465cと酸化物半導体層409とのコンタクト抵抗は異なる。
【0144】
そのため、トランジスタ1420は、配線層465a及び配線層465cのいずれかをソース電極層またはドレイン電極層として使用するのかを選択的に使い分けることで、用途や目的に合わせて異なる電気的特性を実現することのできる半導体装置として利用することができる。
【0145】
例えば、配線層465a及び配線層465cのいずれをトランジスタ1420のソース電極層またはドレイン電極層に用いるかを選択的に使い分ける回路を設け、該回路が必要とされる電流値に応じて、配線層465a及び配線層465cのいずれかをソース電極層またはドレイン電極層として用いるかを選択する。いずれの配線層が選択されるかによって、トランジスタ内を流れる電流が異なるため、トランジスタの電流値を選択することができる。トランジスタのオン電流を選択的に変えることができるため、トランジスタ1420を用いた半導体回路は設計の自由度を向上させることができる。
【0146】
配線層465a及び配線層465cには同様の材料を用いてもよいし、異なる材料を用いてもよい。酸化物半導体層と電極層とのコンタクト抵抗及び酸化物半導体層と配線層とのコンタクト抵抗は必要とされるオン電流に応じて適宜設定すればよい。
【0147】
また、図16(C)に示すトランジスタ1450は、開口の形成の際に、酸化物半導体層409の一部がエッチングされ、膜厚が減少している。トランジスタ1450に含まれる酸化物半導体層409において、配線層465a及び配線層465bと接する領域の膜厚は、チャネル形成領域403の膜厚よりも薄い。
【0148】
上述したように、トランジスタ1430及びトランジスタ1450は、酸化物半導体層409と重畳して設けられた電極層405aによって、酸化物半導体層409と配線層465cとの電気的な接続を確保することができる。したがって、信頼性が向上した半導体装置を歩留まり良く提供することができる。
【0149】
また、配線層465bも低抵抗領域404bと直接接してもよいし、電極層405bを介して低抵抗領域404bと電気的に接続してもよい。したがって、図16(A)及び図16(B)に示すトランジスタ1430及びトランジスタ1440のように、配線層465bが電極層405bに達していてもよい。なお、トランジスタ1430及びトランジスタ1440は、配線層465bが形成される開口と、配線層465cが形成される開口の作製を同時に行ってもよい。
【0150】
また、図16(B)、図16(C)、図17(A)、図17(B)及び図17(C)に示すトランジスタ1440乃至トランジスタ1480のように、酸化物半導体層409が電極層405a及び電極層405bの全てを覆わずに、電極層405a及び電極層405bの上面の一部と側面に接して設けられていてもよい。
【0151】
酸化物半導体層409を電極層405a及び電極層405bの上面の一部と側面に接するように設けることで、酸化物半導体層409と電極層405aまたは電極層405bとの接触面積を調整することができ、そのコンタクト抵抗を適宜設定することが可能となる。
【0152】
さらに、電極層、酸化物半導体層、または配線層のレイアウトの自由度を向上させることができ、トランジスタの設計の自由度が上がるため、トランジスタの微細化を達成することができる。
【0153】
また、図16(B)、図16(C)、図17(B)及び図17(C)に示すトランジスタ1440、トランジスタ1450及びトランジスタ1480のように配線層465b及び/または配線層465cは酸化物半導体層409が重畳していない領域で、電極層405aまたは電極層405bと接していてもよい。
【0154】
なお、電極層405a及び電極層405bが酸化物半導体材料によって形成されると、酸化物半導体層を島状に加工する際に、電極層405a及び電極層405bの一部がエッチングされることもある。そのため、図17(A)に示すトランジスタ1460のように、電極層405a及び電極層405bの酸化物半導体層409と接する領域の膜厚は、酸化物半導体層409と重畳しない領域の膜厚よりも厚くなる場合がある。
【0155】
また、図示していないが、低抵抗領域404b側に、さらに配線層を設けてもよい。低抵抗領域404b側に設けられる配線層は少なくとも、低抵抗領域404bと接する配線層と、電極層405bと接する配線層を含む。低抵抗領域404bと接する配線層及び電極層405bと接する配線層のいずれをソース電極層またはドレイン電極層に用いるかによって、ソース電極層またはドレイン電極層と酸化物半導体層との抵抗が異なるため、半導体装置の電流値を制御することができる。
【0156】
上記のように、本実施の形態の半導体装置は配線層の配置、配線層と酸化物半導体層または電極層との接続関係を自由に選択することができるため、レイアウトの自由度が向上し、半導体装置の微細化を達成することができる。
【0157】
また、図16(C)に示すトランジスタ1450は、開口の形成の際に、酸化物半導体層409の一部がエッチングされ、膜厚が減少している。トランジスタ1450に含まれる酸化物半導体層409において、配線層465a及び配線層465bと接する領域の膜厚は、チャネル形成領域403の膜厚よりも薄い。
【0158】
上述したように、トランジスタ1430及びトランジスタ1450は、酸化物半導体層409と重畳して設けられた電極層405bによって、酸化物半導体層409と配線層465bとの電気的な接続を確保することができる。したがって、信頼性が向上した半導体装置を歩留まり良く提供することができる。
【0159】
なお、配線層465a及び配線層465cには同じ材料を用いても、異なる材料を用いてもよい。配線層465aは低抵抗領域404aと接しており、配線層465cは電極層405aを介して低抵抗領域404aと電気的に接続しているため、配線層465cと酸化物半導体層409のコンタクト抵抗は、配線層465aと酸化物半導体層409の抵抗よりも高い。
【0160】
配線層465cに配線層465aより導電率の低い材料を用いることで、配線層465aと酸化物半導体層409との抵抗と、配線層465cと酸化物半導体層409との抵抗の差が大きくなり、配線層465a及び配線層465cのいずれをソース電極層またはドレイン電極層に用いるかによって、トランジスタに流れる電流値の差が大きくなり回路設計の自由度を向上させることができる。
【0161】
また、電極層405aに用いる材料を適宜変えることによって、配線層465aと電極層405aとのコンタクト抵抗と、配線層465cと電極層405aとのコンタクト抵抗を変化させてもよい。
【0162】
続いて、図15に示すトランジスタ1420の作製方法の一例について図18を用いて説明する。ただし、図18(A)に示す半導体装置は、実施の形態1に示した図5(A)に示す半導体装置に対応する。したがって、図18(A)に示す構成の作製方法は、実施の形態1の記載を参照すればよい。
【0163】
次に、絶縁層407、ゲート絶縁層402及び酸化物半導体層409を貫通し、電極層405aに達する開口455cを設ける(図18(B)参照)。開口の形成はマスクなどを用いた選択的なエッチングにより行われる。エッチングはドライエッチングでもウェットエッチングでもよく、双方を組み合わせて開口を形成してもよい。また、該開口は電極層405aに達すればよく、形状は特に限定されない。但し、図18(B)に示すようにテーパー状にすることによって、後に形成される配線層を断切れなく形成できるため、好適である。
【0164】
開口の作製工程において、ゲート絶縁層402及び絶縁層407をエッチングすることによって酸化物半導体層409もエッチングされ、酸化物半導体層409の開口と重畳する領域は膜厚が減少する場合がある。本実施の形態のトランジスタは、電極層405a及び電極層405bと、酸化物半導体層409とが重畳している領域に開口が形成されるため、エッチングによる酸化物半導体層の膜厚の減少が生じても、酸化物半導体層と配線層との電気的な接続を確保することができる。
【0165】
続いて、開口に導電材料を充填し、配線層465a、配線層465b及び配線層465cを形成する(図18(C)参照)。配線層465a、配線層465b及び配線層465cには上述したゲート電極層に用いた材料と同様の材料を用いることができる。また、配線層465aと配線層465bに用いる材料を異なる材料とすると、配線層465aと配線層465bのいずれか一方をソース電極層またはドレイン電極層に用いた場合のトランジスタに流れる電流値の差が大きくなるため、回路設計の自由度が向上する。
【0166】
なお、配線層465a、配線層465b及び配線層465cを積層構造とし、配線層465a、配線層465b及び配線層465cがそれぞれ、少なくとも異なる2種類の金属を含んでいてもよい。例えば、開口455a、開口455b及び/または開口455cの電極層405aと接する面にメッキ法等により金属膜を形成した後、該開口に該金属膜と異なる材料の導電材料を充填して配線層465a、配線層465b及び配線層465cを形成してもよい。金属膜としては、配線層に用いる金属材料よりも導電率の低い材料を用いることが好ましい。メッキ法によって金属膜を形成することによって、配線層465a、配線層465b及び配線層465cと酸化物半導体層409のコンタクト抵抗を適宜設定することができる。
【0167】
以上の工程でトランジスタ1420を作製することができる。
【0168】
本実施の形態に示す半導体装置は、配線層と酸化物半導体層が低抵抗領域において接するため、酸化物半導体層と配線層とのコンタクト抵抗が低減される。したがって、オン電流が高く、高速応答、高速動作の可能な電気特性に優れた半導体装置を提供することができる。
【0169】
また、本実施の形態に示す半導体装置は、酸化物半導体層と電極層が重畳する領域において、酸化物半導体層と配線層とが電気的に接続する。電極層が設けられていることによって、酸化物半導体層と配線層が接続する領域において、配線層の形成時に、配線層が設けられる開口と重畳する領域の酸化物半導体層の膜厚が減少しても、配線層と酸化物半導体層との電気的な接続を確保することができる。したがって、信頼性に優れた半導体装置とすることができる。
【0170】
また、本実施の形態に示す半導体装置は、電極層と接する第1の配線層と、電極層上の酸化物半導体層と接する第2の配線層と、ゲート電極層とを有し、第1の配線層及び第2の配線層は、ゲート電極層から見て同一の側において、それぞれ電極層及び酸化物半導体層と接するトランジスタである。したがって、電極層と接する配線層と、酸化物半導体層と接する配線層のいずれかをソース電極層またはドレイン電極層として用いるかによって、配線層と酸化物半導体層との抵抗が異なるため、トランジスタの電流値が変わる。
【0171】
そのため、本実施の形態に示したトランジスタのいずれの配線層をソース電極層またはドレイン電極層として利用するかを選択する回路を設けることで、1つのトランジスタにおいて、選択的に異なるオン電流を流すことができるため、回路設計の自由度が向上した半導体装置とすることができる。
【0172】
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【0173】
(実施の形態3)
本実施の形態では、実施の形態1及び実施の形態2に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。なお、本実施の形態の半導体装置は、トランジスタ162として実施の形態1に記載のトランジスタを適用して構成される。トランジスタ162としては、実施の形態1及び実施の形態2で示すトランジスタのいずれの構造も適用することができる。
【0174】
トランジスタ162は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【0175】
図8は、半導体装置の構成の一例である。図8(A)に半導体装置の断面図を、図8(B)に半導体装置の平面図を、図8(C)に半導体装置の回路図をそれぞれ示す。ここで、図8(A)は、図8(B)のB1−B2、及びC1−C2における断面に相当する。
【0176】
図8(A)及び図8(B)に示す半導体装置は、下部に第1の半導体材料を用いたトランジスタ160を有し、上部に第2の半導体材料を用いたトランジスタ162を有するものである。トランジスタ162は、実施の形態1で示した構成と同一の構成とすることができる。
【0177】
ここで、第1の半導体材料と第2の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコンなど)とし、第2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【0178】
なお、上記トランジスタは、いずれもnチャネル型トランジスタであるものとして説明するが、pチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するために酸化物半導体をトランジスタ162に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【0179】
図8(A)におけるトランジスタ160は、半導体材料(例えば、シリコンなど)を含む基板100に設けられたチャネル形成領域116と、チャネル形成領域116を挟むように設けられた不純物領域120と、不純物領域120に接する金属間化合物領域124と、チャネル形成領域116上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極層110と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【0180】
基板100上にはトランジスタ160を囲むように素子分離絶縁層106が設けられており、トランジスタ160を覆うように絶縁層130が設けられている。なお、高集積化を実現するためには、図8(A)に示すようにトランジスタ160がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ160の特性を重視する場合には、ゲート電極層110の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域120としてもよい。
【0181】
図8(A)に示すトランジスタ162は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ162に含まれる酸化物半導体層144は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ162を得ることができる。
【0182】
酸化物半導体層144には、不純物を導入する処理が行われており、ゲート電極層148aをマスクとして、酸化物半導体層144に不純物を導入する処理を行うことにより酸化物半導体層に自己整合的に低抵抗領域144a、低抵抗領域144b及びチャネル形成領域144cを形成する。
【0183】
低抵抗領域144a及び低抵抗領域144bは、チャネル形成領域144cよりも不純物濃度が高くなっている。不純物濃度を高くすることによって酸化物半導体層中のキャリア密度が増加し、配線層と酸化物半導体層の間のコンタクト抵抗が低くなるため、配線層と酸化物半導体層の間で良好なオーミックコンタクトをとることができ、オン電流や移動度が向上し、高速応答が可能となる。また、低抵抗化された領域において、オーミックコンタクトをとることができるため、ショットキー接合と比較して熱的にも安定な動作が可能となる。
【0184】
トランジスタ162上には、絶縁層150が単層または積層で設けられている。また、酸化物半導体層144及びゲート絶縁層146を介して、トランジスタ162の電極層142aと重畳する領域には、導電層148bが設けられており、電極層142aと、酸化物半導体層144と、ゲート絶縁層146と、導電層148bとによって、容量素子164が構成される。すなわち、トランジスタ162の電極層142aは、容量素子164の一方の電極として機能し、導電層148bは、容量素子164の他方の電極として機能する。なお、容量が不要の場合には、容量素子164を設けない構成とすることもできる。また、容量素子164は、別途、トランジスタ162の上方に設けてもよい。
【0185】
トランジスタ162及び容量素子164の上には、絶縁層150及び絶縁層152が設けられている。そして、絶縁層152上には、低抵抗領域144a及び低抵抗領域144bとそれぞれ接続する配線層156a及び配線層156bが設けられている。配線層156aは、絶縁層150、絶縁層152及びゲート絶縁層146に形成された開口157aを介して低抵抗領域144a及び電極層142aと電気的に接続される。また、配線層156bは、絶縁層150、絶縁層152及びゲート絶縁層146に形成された開口157bを介して低抵抗領域144b及び電極層142bと電気的に接続される。
【0186】
また、電極層及び低抵抗領域に重畳する配線層は、低抵抗領域を突き抜けても低抵抗領域の下で接する電極層で電気的接続が補償されるため、開口を形成する際に精密なアライメントを必要とせず、信頼性の高いトランジスタを形成することができる。また、ゲート電極層148aから見て低抵抗領域144a側に配線層が複数ある構造にすることによって、レイアウトの自由度が高くなり、半導体装置の高精細化を図ることができる。
【0187】
図8(A)及び図8(B)において、トランジスタ160と、トランジスタ162とは、少なくとも一部が重畳するように設けられており、トランジスタ160のソース領域またはドレイン領域と酸化物半導体層144の一部が重畳するように設けられているのが好ましい。また、トランジスタ162及び容量素子164が、トランジスタ160の少なくとも一部と重畳するように設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【0188】
図19に、トランジスタ162として実施の形態2に示すトランジスタを用いた例を示す。図19(A)に半導体装置の断面図を、図19(B)に半導体装置の平面図をそれぞれ示す。ここで、図19(A)は、図19(B)のB3−B4、及びC3−C4における断面に相当する。なお、図19に示す半導体装置において、図8に示す半導体装置と同様の箇所については、同様の符号を付し、詳細な説明は省略する。
【0189】
図19(A)に示すトランジスタ162は、図8に示すトランジスタ162と比較して、電極層142aと電気的に接続する配線層156cが設けられている点が異なる。配線層156c及び配線層156aは、絶縁層150、絶縁層152、ゲート絶縁層146及び酸化物半導体層144などに形成された開口157c及び開口157aを介してそれぞれ電極層142a及び低抵抗領域144aと電気的に接続される。また、配線層156bは、絶縁層150、絶縁層152、及びゲート絶縁層146などに形成された開口157bを介して低抵抗領域144bと電気的に接続される。
【0190】
トランジスタ162は配線層156a及び配線層156cと、酸化物半導体層144との抵抗がそれぞれ異なるため、配線層156a及び配線層156cのどちらをソース電極層またはドレイン電極層として利用するかによって、トランジスタ162の電流を制御することができる。
【0191】
次に、図8(A)、図8(B)、図19(A)及び図19(B)に対応する回路構成の一例を図8(C)に示す。
【0192】
図8(C)において、第1の配線(1st Line)とトランジスタ160のソース電極とは、電気的に接続され、第2の配線(2nd Line)とトランジスタ160のドレイン電極とは、電気的に接続されている。また、第3の配線(3rd Line)とトランジスタ162のソース電極またはドレイン電極の一方とは、電気的に接続され、第4の配線(4th Line)と、トランジスタ162のゲート電極層とは、電気的に接続されている。そして、トランジスタ160のゲート電極層と、トランジスタ162のソース電極またはドレイン電極の一方は、容量素子164の電極の他方と電気的に接続され、第5の配線(5th Line)と、容量素子164の電極の他方は電気的に接続されている。
【0193】
図8(C)に示す半導体装置では、トランジスタ160のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【0194】
情報の書き込み及び保持について説明する。まず、第4の配線の電位を、トランジスタ162がオン状態となる電位にして、トランジスタ162をオン状態とする。これにより、第3の配線の電位が、トランジスタ160のゲート電極層、及び容量素子164に与えられる。すなわち、トランジスタ160のゲート電極層には、所定の電荷が与えられる(書き込み)。ここでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル電荷という)のいずれかが与えられるものとする。その後、第4の配線の電位を、トランジスタ162がオフ状態となる電位にして、トランジスタ162をオフ状態とすることにより、トランジスタ160のゲート電極層に与えられた電荷が保持される(保持)。
【0195】
トランジスタ162のオフ電流は極めて小さいため、トランジスタ160のゲート電極層の電荷は長時間にわたって保持される。
【0196】
次に情報の読み出しについて説明する。第1の配線に所定の電位(定電位)を与えた状態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ160のゲート電極層に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジスタ160をnチャネル型とすると、トランジスタ160のゲート電極層にHighレベル電荷が与えられている場合の見かけのしきい値Vth_Hは、トランジスタ160のゲート電極層にLowレベル電荷が与えられている場合の見かけのしきい値Vth_Lより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ160を「オン状態」とするために必要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとVth_Lの間の電位Vとすることにより、トランジスタ160のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Highレベル電荷が与えられていた場合には、第5の配線の電位がV(>Vth_H)となれば、トランジスタ160は「オン状態」となる。Lowレベル電荷が与えられていた場合には、第5の配線の電位がV(<Vth_L)となっても、トランジスタ160は「オフ状態」のままである。このため、第2の配線の電位を見ることで、保持されている情報を読み出すことができる。
【0197】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ160が「オフ状態」となるような電位、つまり、Vth_Hより小さい電位を第5の配線に与えればよい。または、ゲート電極層の状態にかかわらずトランジスタ160が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線に与えればよい。
【0198】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であっても、長期にわたって記憶内容を保持することが可能である。
【0199】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【0200】
本実施の形態で示すトランジスタ162は、本明細書に開示する、電極層を酸化物半導体層の下部に接して形成し、ゲート電極層をマスクとして酸化物半導体層に不純物を導入する処理を行うことで、トランジスタ162の良好な電気的特性を維持し、オフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【0201】
以上のように、上記のようなトランジスタは、オン特性(例えば、オン電流及び電界効果移動度)が高く、高速動作、高速応答が可能である。また、微細化も達成できる。よって、該トランジスタを用いることで高性能及び高信頼性の半導体装置を提供することができる。
【0202】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【0203】
(実施の形態4)
本実施の形態においては、実施の形態1及び実施の形態2に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態3に示した構成と異なる構成について、図9及び図10を用いて説明を行う。なお、本実施の形態の半導体装置は、トランジスタ162として実施の形態1及び実施の形態2に記載のトランジスタを適用して構成される。トランジスタ162としては、実施の形態1及び実施の形態2で示すトランジスタのいずれの構造も適用することができる。
【0204】
図9(A)は、半導体装置の回路構成の一例を示し、図9(B)は半導体装置の一例を示す概念図である。まず、図9(A)に示す半導体装置について説明を行い、続けて図9(B)に示す半導体装置について、以下説明を行う。
【0205】
図9(A)に示す半導体装置において、ビット線BLとトランジスタ162のソース電極またはドレイン電極とは電気的に接続され、ワード線WLとトランジスタ162のゲート電極層とは電気的に接続され、トランジスタ162のソース電極またはドレイン電極と容量素子254の第1の端子とは電気的に接続されている。
【0206】
酸化物半導体を用いたトランジスタ162は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ162をオフ状態とすることで、容量素子254の第1の端子の電位(あるいは、容量素子254に蓄積された電荷)を極めて長時間にわたって保持することが可能である。
【0207】
次に、図9(A)に示す半導体装置(メモリセル250)に、情報の書き込み及び保持を行う場合について説明する。
【0208】
まず、ワード線WLの電位を、トランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。これにより、ビット線BLの電位が、容量素子254の第1の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ162がオフ状態となる電位として、トランジスタ162をオフ状態とすることにより、容量素子254の第1の端子の電位が保持される(保持)。
【0209】
トランジスタ162のオフ電流は極めて小さいから、容量素子254の第1の端子の電位(あるいは容量素子に蓄積された電荷)は長時間にわたって保持することができる。
【0210】
次に、情報の読み出しについて説明する。トランジスタ162がオン状態となると、浮遊状態であるビット線BLと容量素子254とが導通し、ビット線BLと容量素子254の間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの電位の変化量は、容量素子254の第1の端子の電位(あるいは容量素子254に蓄積された電荷)によって、異なる値をとる。
【0211】
例えば、容量素子254の第1の端子の電位をV、容量素子254の容量をC、ビット線BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前のビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は、(CB*VB0+C*V)/(CB+C)となる。従って、メモリセル250の状態として、容量素子254の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V1を保持している場合のビット線BLの電位(=(CB*VB0+C*V1)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=(CB*VB0+C*V0)/(CB+C))よりも高くなることがわかる。
【0212】
そして、ビット線BLの電位を所定の電位と比較することで、情報を読み出すことができる。
【0213】
このように、図9(A)に示す半導体装置は、トランジスタ162のオフ電流が極めて小さいという特徴から、容量素子254に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【0214】
次に、図9(B)に示す半導体装置について、説明を行う。
【0215】
図9(B)に示す半導体装置は、上部に記憶回路として図9(A)に示したメモリセル250を複数有するメモリセルアレイ251a及びメモリセルアレイ251bを有し、下部に、メモリセルアレイ251(メモリセルアレイ251a及びメモリセルアレイ251b)を動作させるために必要な周辺回路253を有する。なお、周辺回路253は、メモリセルアレイ251と電気的に接続されている。
【0216】
図9(B)に示した構成とすることにより、周辺回路253をメモリセルアレイ251(メモリセルアレイ251a及びメモリセルアレイ251b)の直下に設けることができるため半導体装置の小型化を図ることができる。
【0217】
周辺回路253に設けられるトランジスタは、トランジスタ162とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高速動作が要求される各種回路(論理回路、駆動回路など)を好適に実現することが可能である。
【0218】
なお、図9(B)に示した半導体装置では、2つのメモリセルアレイ251(メモリセルアレイ251aと、メモリセルアレイ251b)が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。3つ以上のメモリセルアレイを積層する構成としても良い。
【0219】
次に、図9(A)に示したメモリセル250の具体的な構成について図10及び図20を用いて説明を行う。
【0220】
図10は、メモリセル250の構成の一例である。図10(A)に、メモリセル250の平面図を、図10(B)に図10(A)の線分D1−D2における断面図をそれぞれ示す。
【0221】
図10(A)及び図10(B)に示すトランジスタ162は、実施の形態1で示した構成と同一の構成とすることができる。
【0222】
図10(B)に示す、電極502は、図9(A)におけるビット線BLとして機能する配線であり、トランジスタ162の低抵抗領域と接して設けられている。また、電極504は、図9(A)における容量素子254の一方の電極として機能し、トランジスタ162の低抵抗領域と接して設けられている。トランジスタ162上において、電極504と重畳する領域に設けられた電極506は、容量素子254の他方の電極として機能する。
【0223】
また、図10(A)に示すように、容量素子254の他方の電極506は、容量線508と電気的に接続する。ゲート絶縁層146を介して酸化物半導体層144上に設けられたゲート電極層148aは、ワード線509と電気的に接続する。
【0224】
続いて、図20にメモリセル250の他の構成を示す。図20(A)に、メモリセル250の平面図を、図20(B)に図20(A)の線分D3−D4における断面図をそれぞれ示す。
【0225】
図20(A)及び図20(B)に示すトランジスタ162は、実施の形態2で示した構成と同一の構成とすることができる。
【0226】
図20(B)に示す、電極502は、図9(A)におけるビット線BLとして機能する配線であり、トランジスタ162の低抵抗領域と接して設けられている。また、電極504は、図9(A)における容量素子254の一方の電極として機能し、トランジスタ162の低抵抗領域と接して設けられている。トランジスタ162上において、電極504と重畳する領域に設けられた電極506は、容量素子254の他方の電極として機能する。
【0227】
また、図20(A)に示すように、容量素子254の他方の電極506は、容量線508と電気的に接続する。ゲート絶縁層146を介して酸化物半導体層144上に設けられたゲート電極層148aは、ワード線509と電気的に接続する。
【0228】
図20(A)に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【0229】
また、図20に示す半導体装置は、配線層を選択することによって電流を制御できるトランジスタを用いているため、書き込み時間の短縮や記憶容量の向上を図ることができる。
【0230】
図10(C)に、メモリセルアレイ251と、周辺回路との接続部における断面図を示す。周辺回路は、例えばnチャネル型トランジスタ510及びpチャネル型トランジスタ512を含む構成とすることができる。nチャネル型トランジスタ510及びpチャネル型トランジスタ512に用いる半導体材料としては、酸化物半導体以外の半導体材料(シリコンなど)を用いるのが好ましい。このような材料を用いることで、周辺回路に含まれるトランジスタの高速動作を図ることができる。
【0231】
図10(A)に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【0232】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。高純度化され、真性化された酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、容量素子254は、図10(B)及び図20(B)で示すように電極504、酸化物半導体層144及びゲート絶縁層146、電極506が積層されることによって形成される。
【0233】
このように、酸化物半導体以外の材料を用いたトランジスタ(換言すると、十分な高速動作が可能なトランジスタ)を用いた周辺回路と、酸化物半導体を用いたトランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【0234】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0235】
(実施の形態5)
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図11乃至図14を用いて説明する。
【0236】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにSRAMまたはDRAMが使用されている。SRAMまたはDRAMが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理には不向きであるためである。一方で、SRAMまたはDRAMを画像データの一時記憶に用いた場合、以下の特徴がある。
【0237】
通常のSRAMは、図11(A)に示すように1つのメモリセルがトランジスタ801〜806の6個のトランジスタで構成されており、それをXデコーダー807、Yデコーダー808にて駆動している。トランジスタ803とトランジスタ805、トランジスタ804とトランジスタ806はインバータを構成し、高速駆動を可能としている。しかし1つのメモリセルが6トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をFとしたときにSRAMのメモリセル面積は通常100〜150Fである。このためSRAMはビットあたりの単価が各種メモリの中で最も高い。
【0238】
それに対して、DRAMはメモリセルが図11(B)に示すようにトランジスタ811、保持容量812によって構成され、それをXデコーダー813、Yデコーダー814にて駆動している。1つのセルが1トランジスタ1容量の構成になっており、面積が小さい。DRAMのメモリセル面積は通常10F以下である。ただし、DRAMは常にリフレッシュが必要であり、書き換えを行わない場合でも電力を消費する。
【0239】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、10F前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。
【0240】
図12に携帯機器のブロック図を示す。図12に示す携帯機器はRF回路901、アナログベースバンド回路902、デジタルベースバンド回路903、バッテリー904、電源回路905、アプリケーションプロセッサ906、フラッシュメモリ910、ディスプレイコントローラ911、メモリ回路912、ディスプレイ913、タッチセンサ919、音声回路917、キーボード918などより構成されている。ディスプレイ913は表示部914、ソースドライバ915、ゲートドライバ916によって構成されている。アプリケーションプロセッサ906はCPU907、DSP908、インターフェイス(IF)909を有している。一般にメモリ回路912はSRAMまたはDRAMで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯機器を提供することができる。
【0241】
図13に、ディスプレイのメモリ回路950に先の実施の形態で説明した半導体装置を使用した例を示す。図13に示すメモリ回路950は、メモリ952、メモリ953、スイッチ954、スイッチ955及びメモリコントローラ951により構成されている。また、メモリ回路950は、信号線から入力された画像データ(入力画像データ)、メモリ952及びメモリ953に記憶されたデータ(記憶画像データ)を読み出し、及び制御を行うディスプレイコントローラ956と、ディスプレイコントローラ956からの信号により表示するディスプレイ957が接続されている。
【0242】
まず、ある画像データがアプリケーションプロセッサ(図示しない)によって、形成される(入力画像データA)。入力画像データAは、スイッチ954を介してメモリ952に記憶される。そしてメモリ952に記憶された画像データ(記憶画像データA)は、スイッチ955、及びディスプレイコントローラ956を介してディスプレイ957に送られ、表示される。
【0243】
入力画像データAに変更が無い場合、記憶画像データAは、通常30〜60Hz程度の周期でメモリ952からスイッチ955を介して、ディスプレイコントローラ956から読み出される。
【0244】
次に、例えばユーザーが画面を書き換える操作をしたとき(すなわち、入力画像データAに変更が有る場合)、アプリケーションプロセッサは新たな画像データ(入力画像データB)を形成する。入力画像データBはスイッチ954を介してメモリ953に記憶される。この間も定期的にメモリ952からスイッチ955を介して記憶画像データAは読み出されている。メモリ953に新たな画像データ(記憶画像データB)が記憶し終わると、ディスプレイ957の次のフレームより、記憶画像データBは読み出され、スイッチ955、及びディスプレイコントローラ956を介して、ディスプレイ957に記憶画像データBが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ952に記憶されるまで継続される。
【0245】
このようにメモリ952及びメモリ953は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ957の表示をおこなう。なお、メモリ952及びメモリ953はそれぞれ別のメモリには限定されず、1つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ952及びメモリ953に採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【0246】
図14に電子書籍のブロック図を示す。図14に示す電子書籍はバッテリー1001、電源回路1002、マイクロプロセッサ1003、フラッシュメモリ1004、音声回路1005、キーボード1006、メモリ回路1007、タッチパネル1008、ディスプレイ1009、ディスプレイコントローラ1010によって構成される。
【0247】
ここでは、図14のメモリ回路1007に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路1007は書籍の内容を一時的に保持する機能を持つ。例えば、ユーザーがハイライト機能を使用する場合、メモリ回路1007は、ユーザーが指定した箇所の情報を記憶し、保持する。なおハイライト機能とは、ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキング、例えば、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによってマーキングして周囲との違いを示すことである。メモリ回路1007は短期的な情報の記憶に用い、長期的な情報の保存にはフラッシュメモリ1004に、メモリ回路1007が保持しているデータをコピーしてもよい。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込み及び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。
【0248】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【0249】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例1】
【0250】
本実施例では、実施の形態1に示す、酸化物半導体層の下部に電極層を設けるトランジスタを作製し、電気特性の評価を行った。
【0251】
実施例トランジスタとして、図1に示すトランジスタ420の構造の実施例トランジスタ1と、実施例トランジスタと同様の構成で、電極層405a、電極層405bを設けない比較例トランジスタと、を作製した。以下に実施例トランジスタ1と比較例トランジスタの作製方法を示す。
【0252】
まず、実施例トランジスタの作製方法を示す。
【0253】
ガラス基板上に下地絶縁層436としてスパッタリング法を用いて、膜厚300nmの酸化シリコン膜を形成した(成膜条件:酸素(酸素50sccm)雰囲気下、圧力0.4Pa、電源電力(電源出力)1.5kW、ガラス基板とターゲットとの間の距離を60mm、基板温度100℃)。
【0254】
続いて、酸化シリコン膜表面に化学的機械研磨法により研磨処理(研磨圧0.001MPa、研磨時間0.5分)を行い、酸化シリコン膜表面における平均面粗さ(Ra)を約0.15nmとした。
【0255】
続いて、電極層405a、電極層405bとなる第1の酸化物半導体膜を形成した。酸化シリコン膜表面を研磨処理後、第1の酸化物半導体膜としてIn:Ga:Zn=1:1:1[原子数比]の酸化物ターゲットを用いたスパッタリング法により、膜厚30nmのIn−Ga−Zn系酸化物膜を形成した。成膜条件は、アルゴン及び酸素(アルゴン:酸素=30sccm:15sccm)雰囲気下、圧力0.4Pa、電源電力0.5kW、基板温度300℃とした。
【0256】
第1の酸化物半導体膜をICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法により、エッチング(エッチング条件:エッチングガス(BCl:Cl=60sccm:20sccm)、電源電力450W、バイアス電力100W、圧力1.9Pa、)して島状に加工し、電極層405a、電極層405bを形成した。
【0257】
次に、電極層405a、電極層405b上に第2の酸化物半導体膜を成膜した。なお、第2の酸化物半導体膜として、In:Ga:Zn=3:1:2[原子数比]の酸化物ターゲットを用いたスパッタリング法により、膜厚10nmのIn−Ga−Zn系酸化物膜を形成した。成膜条件は、アルゴン及び酸素(アルゴン:酸素=30sccm:15sccm)雰囲気下、圧力0.4Pa、電源電力0.5kW、基板温度200℃とした。
【0258】
第2の酸化物半導体膜をICPエッチング法により、エッチング(エッチング条件:エッチングガス(BCl:Cl=60sccm:20sccm)、電源電力450W、バイアス電力100W、圧力1.9Pa、)して島状に加工し、酸化物半導体層409を形成した。
【0259】
次にCVD法により酸化窒化シリコン膜を20nm成膜し、ゲート絶縁層402を形成した。
【0260】
続いてゲート絶縁層402上に、スパッタリング法により膜厚30nmの窒化タンタル膜(成膜条件:アルゴン及び窒素(Ar:N=50sccm:10sccm)雰囲気下、圧力0.6Pa、電源電力1kW)及び膜厚135nmのタングステン膜(成膜条件:アルゴン(Ar=100sccm)雰囲気下、圧力2.0Pa、電源電力4kW)の積層を成膜し、エッチング法により、エッチング((第1エッチング条件:エッチングガス(CF:Cl:O=60sccm:50sccm:45sccm)、電源電力3kW、バイアス電力50W、圧力0.67Pa)(第2エッチング条件:エッチングガス(Cl=100sccm)、電源電力2kW、バイアス電力50W)(第3エッチング条件:エッチングガス(NF:N=20sccm:80sccm)、電源電力2kW))してゲート電極層401を形成した。
【0261】
ゲート電極層401をマスクとしてイオン注入法により酸化物半導体層409に、リン(P)イオンを注入した。なお、リン(P)イオンの注入条件は加速電圧30kV、ドーズ量を1.0×1015ions/cmとした。
【0262】
絶縁層407として、CVD法により酸化窒化シリコン膜を300nm成膜した。
【0263】
ゲート絶縁層402及び絶縁層407をICPエッチング法により、エッチング((第1エッチング条件:エッチングガス(CHF:He=50sccm:100sccm)、電源電力475W、バイアス電力300W、圧力5.5Pa)、(第2エッチング条件:エッチングガス(CHF:He=7.5sccm:142.5sccm)、電源電力475W、バイアス電力300W、圧力5.5Pa)、(第3エッチング条件:エッチングガス(CHF:He=50sccm:100sccm)、電源電力475W、バイアス電力150W、圧力5.5Pa)、(第4エッチング条件:エッチングガス(CHF:He=7.5sccm:142.5sccm)、電源電力475W、バイアス電力150W、圧力5.5Pa))して開口455a及び開口455bを形成した。
【0264】
該開口にスパッタリング法により膜厚300nmのモリブデン膜(成膜条件:アルゴン(Ar=50sccm)雰囲気下、圧力0.3Pa、電源電力2kW)を成膜し、エッチング(エッチング条件:エッチングガス(Cl:CF:O=45sccm:55sccm:55sccm)、電源電力3kW、バイアス電力140W、圧力0.67Pa)して、配線層465a及び配線層465bを形成した。
【0265】
次に、絶縁層407、配線層465a及び配線層465b上にポリイミドを1.5μm塗布し、温度300℃、大気雰囲気下1時間の熱処理を行った。
【0266】
以上の工程で実施例トランジスタ1を作製した。
【0267】
次に、比較例トランジスタの作製方法について示す。
【0268】
比較例トランジスタは、第1の酸化物半導体膜を設けるまでは実施例トランジスタ1と同様の工程で作製した。その後、第1の酸化物半導体膜をICPエッチング法により、エッチング(エッチング条件:エッチングガス(BCl:Cl=60sccm:20sccm)、電源電力450W、バイアス電力100W、圧力1.9Pa、)し、第1の酸化物半導体膜をすべて除去した。
【0269】
続いて、実施例トランジスタ1と同様に第2の酸化物半導体膜を形成し、その後も実施例トランジスタ1と同様の工程で比較例トランジスタを作製した。
【0270】
なお、実施例トランジスタ1及び比較例トランジスタはチャネル長(L)を0.9μm、チャネル幅(W)を10μm、ゲート電極層401と電極層405a及び電極層405bとの間の距離を0.2μmとした。
【0271】
続いて、実施例トランジスタ1及び比較例トランジスタの電気特性の評価を行った。
【0272】
図6(A)に、実施例トランジスタ1のドレイン電圧(Vd)が1Vにおけるゲート電圧(Vg)−ドレイン電流(Id)特性(図6(A)中点線)及びドレイン電圧(Vd)が0.1Vにおけるゲート電圧(Vg)−ドレイン電流(Id)特性(図6(A)中実線)を示す。
【0273】
図6(A)に示すように実施例トランジスタ1はスイッチング素子としての電気特性を示し、ドレイン電圧1V、ゲート電圧3Vにおけるオン電流の平均値は5.8μAとなった。
【0274】
一方、図6(B)に、比較例トランジスタのドレイン電圧(Vd)が1Vにおけるゲート電圧(Vg)−ドレイン電流(Id)特性(図6(B)中点線)、及びドレイン電圧(Vd)が0.1Vにおけるゲート電圧(Vg)−ドレイン電流(Id)特性(図6(B)中実線)を示す。
【0275】
図6(B)に示すように比較例トランジスタはスイッチング素子としての電気特性を示し、ドレイン電圧1V、ゲート電圧3Vにおけるオン電流が1.5μAとなった。
【0276】
以上より、実施例トランジスタ1は、比較例トランジスタと比べて、ドレイン電圧1V、ゲート電圧が3Vにおいて4倍近いオン電流特性を示した。したがって、本実施例で作製した、酸化物半導体層の下部に電極層を設けた実施例トランジスタはオン特性の優れたトランジスタであることが確認された。
【実施例2】
【0277】
本実施例では、酸化物半導体層に酸素を注入し、酸化物半導体層上に酸化アルミニウム層を含む絶縁層を設ける構成のトランジスタを作製し、電気特性の評価を行った。
【0278】
トランジスタとして、図1に示すトランジスタ420の構造の実施例トランジスタ2を作製した。以下に実施例トランジスタ2の作製方法を示す。
【0279】
本実施例では、半導体基板としてシリコン基板を用いた。まず、半導体基板をHCl雰囲気下で熱酸化し、基板表面に100nmの厚さの熱酸化膜を形成した。熱酸化の条件は、950℃で4時間であり、熱酸化の雰囲気は、HClが酸素に対して3体積%の割合で含まれるものとした。
【0280】
次に、シリコン基板上に下地絶縁層436としてスパッタリング法を用いて、膜厚300nmの酸化シリコン膜を形成した(成膜条件:酸素(酸素50sccm)雰囲気下、圧力0.4Pa、電源電力(電源出力)1.5kW、シリコン基板とターゲットとの間の距離を60mm、基板温度100℃)。
【0281】
次に酸化シリコン膜表面に化学的機械研磨法により研磨処理(研磨圧0.001MPa、研磨時間0.5分)を行い、酸化シリコン膜表面における平均面粗さ(Ra)を約0.15nmとした。
【0282】
続いて、電極層405a、405bとなる第1の酸化物半導体膜を形成した。酸化シリコン膜表面を研磨処理後、第1の酸化物半導体膜としてIn:Ga:Zn=1:1:1[原子数比]の酸化物ターゲットを用いたスパッタリング法により、膜厚30nmのIn−Ga−Zn系酸化物膜を形成した。成膜条件は、アルゴン及び酸素(アルゴン:酸素=30sccm:15sccm)雰囲気下、圧力0.4Pa、電源電力0.5kW、基板温度300℃とした。
【0283】
第1の酸化物半導体膜をICPエッチング法により、エッチング(エッチング条件:エッチングガス(BCl:Cl=60sccm:20sccm)、電源電力450W、バイアス電力100W、圧力1.9Pa、)し、電極層405a、405bを形成した。
【0284】
次に、電極層405a、405b上に第2の酸化物半導体膜を成膜した。なお、第2の酸化物半導体として、In:Ga:Zn=3:1:2[原子数比]の酸化物ターゲットを用いたスパッタリング法により、膜厚20nmのIn−Ga−Zn系酸化物膜を形成した。成膜条件は、アルゴン及び酸素(アルゴン:酸素=30sccm:15sccm)雰囲気下、圧力0.4Pa、電源電力0.5kW、基板温度200℃とした。
【0285】
第2の酸化物半導体膜をICPエッチング法により、エッチング(エッチング条件:エッチングガス(BCl:Cl=60sccm:20sccm)、電源電力450W、バイアス電力100W、圧力1.9Pa、)して島状に加工し、酸化物半導体層409を形成した。
【0286】
続いて、イオン注入法により酸化物半導体層409に、酸素イオンを注入した。なお、酸素イオンの注入条件は加速電圧5kV、ドーズ量を5.0×1015ions/cmとした。
【0287】
次にCVD法により酸化窒化シリコン膜を20nm成膜し、ゲート絶縁層402を形成した。
【0288】
ゲート絶縁層402上に、スパッタリング法により膜厚30nmの窒化タンタル膜(成膜条件:アルゴン及び窒素(Ar:N=50sccm:10sccm)雰囲気下、圧力0.6Pa、電源電力1kW)及び膜厚135nmのタングステン膜(成膜条件:アルゴン(100sccm)雰囲気下、圧力2.0Pa、電源電力4kW)の積層を成膜し、エッチング法により、エッチング((第1エッチング条件:エッチングガス(CF:Cl:O=55sccm:45sccm:55sccm)、電源電力3kW、バイアス電力110W、圧力0.67Pa)(第2エッチング条件:エッチングガス(Cl=100sccm)、電源電力2kW、バイアス電力50W)(第3エッチング条件:エッチングガス(Cl=100sccm)、電源電力1kW、バイアス電力25W))してゲート電極層401を形成した。
【0289】
ゲート電極層401をマスクとしてイオン注入法により酸化物半導体層409に、リン(P)イオンを注入した。なお、リン(P)イオンの注入条件は加速電圧30kV、ドーズ量を1.0×1015ions/cmとした。
【0290】
絶縁層407としてゲート電極層401上に、スパッタリング法により酸化アルミニウム層(成膜条件:アルゴン及び酸素(アルゴン:酸素=25sccm:25sccm)雰囲気下、圧力0.4Pa、電源電力2.5kW、シリコン基板とターゲットとの間の距離を60mm、基板温度250℃)を50nm成膜し、CVD法により酸化窒化シリコン膜を300nm積層した。
【0291】
ゲート絶縁層402及び絶縁層407に酸化物半導体層409に達する開口455a及び開口455bを形成し、該開口にスパッタリング法により膜厚300nmのモリブデン膜(成膜条件:アルゴン(Ar=50sccm)雰囲気下、圧力0.3Pa、電源電力2kW)を成膜し、エッチング(エッチング条件:エッチングガス(Cl:CF:O=45sccm:55sccm:55sccm)、電源電力3kW、バイアス電力140W、圧力0.67Pa)して、配線層465a及び配線層465bを形成した。
【0292】
次に、絶縁層407、配線層465a及び配線層465b上にポリイミドを1.5μm塗布し、温度300℃、大気雰囲気下1時間の熱処理を行った。
【0293】
以上の工程で実施例トランジスタ2を作製した。
【0294】
なお、実施例トランジスタ2はチャネル長(L)を0.25μm、チャネル幅(W)を10μm、ゲート電極層401と電極層405a及び電極層405bとの間の距離を0.2μmとした。
【0295】
続いて、実施例トランジスタ2の電気特性の評価を行った。
【0296】
実施例トランジスタ2のドレイン電圧(Vd)が1Vにおけるゲート電圧(Vg)−ドレイン電流(Id)特性(図7中太線)、及びドレイン電圧(Vd)が0.1Vにおけるゲート電圧(Vg)−ドレイン電流(Id)特性(図7中細線)及び電界効果移動度(図7中点線)を図7に示す。
【0297】
図7に示すように実施例トランジスタ2はスイッチング素子としての電気特性を示し、ドレイン電圧(Vd)が0.1Vにおいて、5.8cm/Vsの電界効果移動度が得られた。
【0298】
以上より、本実施例のトランジスタは、チャネル長0.25μmという微細な構造であっても、スイッチング素子としての十分な電気特性を示し、高い移動度を示すことが確認できた。
【符号の説明】
【0299】
100 基板
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極層
116 チャネル形成領域
120 不純物領域
124 金属間化合物領域
130 絶縁層
142a 電極層
142b 電極層
144 酸化物半導体層
144a 低抵抗領域
144b 低抵抗領域
144c チャネル形成領域
146 ゲート絶縁層
148a ゲート電極層
148b 導電層
150 絶縁層
152 絶縁層
156a 配線層
156b 配線層
156c 配線層
157a 開口
157b 開口
157c 開口
160 トランジスタ
162 トランジスタ
164 容量素子
250 メモリセル
251 メモリセルアレイ
251a メモリセルアレイ
251b メモリセルアレイ
253 周辺回路
254 容量素子
400 基板
401 ゲート電極層
402 ゲート絶縁層
403 チャネル形成領域
404a 低抵抗領域
404b 低抵抗領域
405 導電膜
405a 電極層
405b 電極層
407 絶縁層
409 酸化物半導体層
420 トランジスタ
430 トランジスタ
436 下地絶縁層
440 トランジスタ
450 トランジスタ
455a 開口
455b 開口
455c 開口
465a 配線層
465b 配線層
465c 配線層
502 電極
504 電極
506 電極
508 容量線
509 ワード線
510 nチャネル型トランジスタ
512 pチャネル型トランジスタ
801 トランジスタ
803 トランジスタ
804 トランジスタ
805 トランジスタ
806 トランジスタ
807 Xデコーダー
808 Yデコーダー
811 トランジスタ
812 保持容量
813 Xデコーダー
814 Yデコーダー
901 RF回路
902 アナログベースバンド回路
903 デジタルベースバンド回路
904 バッテリー
905 電源回路
906 アプリケーションプロセッサ
907 CPU
908 DSP
910 フラッシュメモリ
911 ディスプレイコントローラ
912 メモリ回路
913 ディスプレイ
914 表示部
915 ソースドライバ
916 ゲートドライバ
917 音声回路
918 キーボード
919 タッチセンサ
950 メモリ回路
951 メモリコントローラ
952 メモリ
953 メモリ
954 スイッチ
955 スイッチ
956 ディスプレイコントローラ
957 ディスプレイ
1001 バッテリー
1002 電源回路
1003 マイクロプロセッサ
1004 フラッシュメモリ
1005 音声回路
1006 キーボード
1007 メモリ回路
1008 タッチパネル
1009 ディスプレイ
1010 ディスプレイコントローラ
1420 トランジスタ
1430 トランジスタ
1440 トランジスタ
1450 トランジスタ
1460 トランジスタ
1480 トランジスタ

【特許請求の範囲】
【請求項1】
第1の導電層及び第2の導電層と、
前記第1の導電層及び前記第2の導電層上に設けられ、前記第1の導電層と接する第1の低抵抗領域と、前記第2の導電層と接する第2の低抵抗領域と、前記第1の低抵抗領域及び前記第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル形成領域と重畳するゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層上の絶縁層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第1の導電層と重畳する第1の開口を介して、前記第1の低抵抗領域と電気的に接続する第1の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第2の導電層と重畳する第2の開口を介して、前記第2の低抵抗領域と電気的に接続する第2の配線層と、を有する半導体装置。
【請求項2】
第1の導電層及び第2の導電層と、
前記第1の導電層及び前記第2の導電層上に設けられ、前記第1の導電層と接する第1の低抵抗領域と、前記第2の導電層と接する第2の低抵抗領域と、前記第1の低抵抗領域及び前記第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル形成領域と重畳するゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層上の絶縁層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第1の導電層と重畳する第1の開口を介して、前記第1の低抵抗領域と接する第1の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第2の導電層と重畳する第2の開口を介して、前記第2の低抵抗領域と接する第2の配線層と、を有する半導体装置。
【請求項3】
請求項2において、前記酸化物半導体層の前記第1の配線層と接する領域及び前記酸化物半導体層の前記第2の配線層と接する領域の膜厚は、前記酸化物半導体層のチャネル形成領域の膜厚よりも薄い半導体装置。
【請求項4】
第1の導電層及び第2の導電層と、
前記第1の導電層及び前記第2の導電層上に設けられ、前記第1の導電層と接する第1の低抵抗領域と、前記第2の導電層と接する第2の低抵抗領域と、前記第1の低抵抗領域及び前記第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル形成領域と重畳するゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層上の絶縁層と、
前記絶縁層及び前記ゲート絶縁層に設けられた第1の開口を介して、前記第1の導電層と接する第1の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられた第2の開口を介して、前記第2の導電層と接する第2の配線層と、を有する半導体装置。
【請求項5】
第1の導電層及び第2の導電層と、
前記第1の導電層及び前記第2の導電層上に設けられ、前記第1の導電層と接する第1の低抵抗領域と、前記第2の導電層と接する第2の低抵抗領域と、前記第1の低抵抗領域及び前記第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル形成領域と重畳するゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層上の絶縁層と、
前記絶縁層及び前記ゲート絶縁層に設けられた第1の開口を介して、前記第1の導電層と接する第1の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第2の導電層と重畳する第2の開口を介して、前記第2の低抵抗領域と電気的に接続する第2の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第1の導電層と重畳する第3の開口を介して、前記第1の低抵抗領域と接する第3の配線層と、
を有する半導体装置。
【請求項6】
第1の導電層及び第2の導電層と、
前記第1の導電層及び前記第2の導電層上に設けられ、前記第1の導電層と接する第1の低抵抗領域と、前記第2の導電層と接する第2の低抵抗領域と、前記第1の低抵抗領域及び前記第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル形成領域と重畳するゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層上の絶縁層と、
前記絶縁層及び前記ゲート絶縁層に設けられた第1の開口を介して、前記第1の導電層と接する第1の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第2の導電層と重畳する第2の開口を介して、前記第2の低抵抗領域と接する第2の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第1の導電層と重畳する第3の開口を介して、前記第1の低抵抗領域と接する第3の配線層と、
を有する半導体装置。
【請求項7】
請求項6において、前記酸化物半導体層の前記第2の配線層と接する領域及び前記酸化物半導体層の前記第3の配線層と接する領域の膜厚は、前記酸化物半導体層のチャネル形成領域の膜厚よりも薄い半導体装置。
【請求項8】
第1の導電層及び第2の導電層と、
前記第1の導電層及び前記第2の導電層上に設けられ、前記第1の導電層と接する第1の低抵抗領域と、前記第2の導電層と接する第2の低抵抗領域と、前記第1の低抵抗領域及び前記第2の低抵抗領域に挟まれるチャネル形成領域と、を含む酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上の前記チャネル形成領域と重畳するゲート電極層と、
前記ゲート絶縁層及び前記ゲート電極層上の絶縁層と、
前記絶縁層及び前記ゲート絶縁層に設けられた第1の開口を介して、前記第1の導電層と接する第1の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられた第2の開口を介して、前記第2の導電層と接する第2の配線層と、
前記絶縁層及び前記ゲート絶縁層に設けられ、前記第1の導電層と重畳する第3の開口を介して、前記第1の低抵抗領域と接する第3の配線層と、を有する半導体装置。
【請求項9】
請求項1乃至請求項8のいずれか一項において、前記絶縁層は酸化アルミニウム層を含む半導体装置。
【請求項10】
請求項1乃至請求項9のいずれか一項において、前記第1の導電層及び前記第2の導電層は酸化物半導体を含む半導体装置。
【請求項11】
請求項1乃至請求項10のいずれか一項において、前記第1の導電層及び前記第2の導電層は金属材料または合金材料を含む半導体装置。
【請求項12】
請求項5乃至請求項11のいずれか一項において、前記第1の配線層乃至前記第3の配線層には少なくとも2種類の異なる材料が用いられる半導体装置。
【請求項13】
請求項1乃至請求項12のいずれか一項において、前記酸化物半導体層は、結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が少なくとも一部含まれている半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate


【公開番号】特開2013−84925(P2013−84925A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−201469(P2012−201469)
【出願日】平成24年9月13日(2012.9.13)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】