説明

半導体装置

【課題】半導体素子が有する寄生容量や寄生インダクタンスによる電力の損失を抑えるこ
とが出来る、整流回路の提供を課題とする。
【解決手段】入力された交流電圧の振幅に従い、前段の回路と該整流回路の間におけるイ
ンピーダンスを整合または不整合にする。入力される交流電圧が規定の振幅以下である場
合は、インピーダンスを整合にし、該交流電圧をそのまま整流回路に印加する。逆に入力
される交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射に
より該交流電圧の振幅を小さくしてから整流回路に印加する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、リミッタとしての機能を兼ね備えた整流回路に関する。さらに本発明は、該整
流回路により整流化された電圧を用いることで、無線での通信を行うことが出来る半導体
装置及びその駆動方法に関する。
【背景技術】
【0002】
集積回路及びアンテナが組み込まれた媒体(タグ)との間で、非接触にて信号の送受信を
行う技術(RFID:Radio frequency identification
)は、様々な分野において実用化が進められており、新しい情報通信の形態としてさらな
る市場の拡大が見込まれている。RFIDで用いられるタグの形状は、カード状、或いは
カードよりもさらに小型のチップ状であることが多いが、用途に合わせて様々な形状を採
りうる。
【0003】
RFIDでは、タグとリーダの間の通信は電波を用いて行なうことができる。具体的には
、リーダから発せられる電波がタグ内のアンテナにおいて電気信号に変換され、該電気信
号に従い、タグ内の集積回路が動作する。そして、集積回路から出力された電気信号に従
って変調された電波が、アンテナから発せられることで、非接触にて信号をリーダに送る
ことができる。
【0004】
なおタグは、アクティブタイプとパッシブタイプの2つに大別することができる。アクテ
ィブタイプは一次電池を内蔵しており、タグ内で電気エネルギーの生成は行わない。
【0005】
一方パッシブタイプは、リーダからの電波を用い、電気エネルギーをタグ内において生成
することができる。具体的には、リーダから受信した電波をアンテナにおいて交流電圧に
変換した後、該交流電圧を整流回路において整流化し、タグ内の各回路に供給している。
よってアンテナにおいて受信できる電波のエネルギーが高ければ高いほど、高い電気エネ
ルギーの生成が可能である。しかしリーダから発せられる電波の強度は規定により定めら
れているため、タグ内において生成される電気エネルギーは、通常、所定の範囲内に収め
られる。
【0006】
ところが、リーダからの電波にノイズが含まれていたり、リーダ以外の電子機器から不要
輻射が発せられていたりすると、規定を上回る強力な電波にタグがさらされてしまう。こ
の場合、所定の範囲を逸脱するような過度に大きい交流電圧がアンテナにおいて生じる。
その結果、集積回路内の半導体素子に供給される電流値が急激に上昇し、絶縁破壊により
集積回路が破壊または劣化されてしまう恐れがある。
【0007】
特に通信距離を伸ばすために高い周波数の電波を用いて通信を行う場合、集積回路をより
高速で動作させることが出来るように、集積回路を構成している半導体素子を微細化する
傾向がある。しかし半導体素子を微細化すると、より耐圧が低くなり、さらに過電流によ
りタグが壊れやすくなる。
【0008】
またタグとリーダ間の通信距離が近い場合の電波の強度と、タグとリーダ間の通信距離が
遠い場合の電波の強度とが同じだと、タグにおいて生成される電気エネルギーは、タグと
リーダ間の通信距離が近いほど大きくなる。よって、通信距離が短いときに、余分な電気
エネルギーが生成されてしまう場合がある。
【0009】
そこで、余分な電気エネルギーを放出する機能を有するリミッタを、集積回路内に設ける
ことは、タグの信頼性を向上させるのに非常に有効である。リミッタは、入力された電圧
に関わらず出力される電圧を設定電圧(リミット電圧)以下に抑える機能を有している。
リミッタを用いることで、上述した過電流による半導体素子の劣化または破壊を防いでい
る。
【0010】
タグの場合、最も過電流により半導体素子が劣化または破壊されやすい回路は、アンテナ
からの交流電圧が直接入力される回路である。整流回路はその一つであり、下記の特許文
献1には、リミッタとして機能するダイオードを入力側に設けた整流回路について記載さ
れている。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2002−176141号公報(第6頁、第1図)
【発明の概要】
【発明が解決しようとする課題】
【0012】
しかしリミッタをアンテナと整流回路の間に設けた場合、過電流が生じていなくても、リ
ミッタ内の寄生容量や寄生インダクタンスにより整流回路がグラウンド(GND)側と短
絡し、電力を消耗してしまうという問題があった。
【0013】
図19(A)に、アンテナ1901と、リミッタ1902と、整流回路1903の一般的
な構成を示す。リミッタ1902と整流回路1903は集積回路の一部に相当し、リミッ
タ1902はアンテナ1901が有する端子A1及び端子A2と接続されている。また整
流回路1903はリミッタ1902の後段に接続されている。
【0014】
図19(B)に、図19(A)に示したアンテナ1901、リミッタ1902、整流回路
1903の等価回路図を示す。なお図19(B)では、端子A2をGNDに落とした状態
における回路図を示している。アンテナ1901は並列に接続されたインダクタ1910
と共振容量1911とを有している。リミッタ1902は、端子A1と端子A2の間の接
続を制御するスイッチ1912を有している。また整流回路1903はリミッタ1902
の後段において、端子A1と端子A2に接続されている。
【0015】
規定より低い電圧が端子A1と端子A2の間に印加されると、スイッチ1912は開放し
、端子A1と端子A2の間の電圧はそのまま整流回路1903に印加される。逆に規定よ
り大きい振幅の電圧が端子A1と端子A2の間に印加されると、スイッチ1912が短絡
することで過電流は端子A2(GND)側へ流れ、結果的に整流回路1903に印加され
る電圧が抑えられるという仕組みになっている。
【0016】
ところで、このスイッチ1912は通常トランジスタやダイオードなどの半導体素子を用
いて形成されているため、寄生容量や寄生インダクタンスを有している。そのため端子A
1と端子A2の間に高い周波数の交流電圧が印加されると、スイッチ1912が開放して
いる場合であっても、該寄生容量や寄生インダクタンスにより、端子A2側にも該交流電
圧が印加され、電力が損失してしまう。タグ内において形成できる電気エネルギーには限
りがあるので、不要な電力の損失は極力避けたいというのが現状である。
【0017】
本発明は上記問題に鑑み、半導体素子が有する寄生容量や寄生インダクタンスによる電力
の損失を抑えることが出来る、整流回路の提供を課題とする。さらに本発明は、該整流回
路により整流化された電圧を用い、無線での通信を行うことが出来る半導体装置及びその
駆動方法に関する。
【課題を解決するための手段】
【0018】
本発明の整流回路は、入力された交流電圧の振幅に従い、前段の回路と該整流回路の間に
おけるインピーダンスを整合または不整合にすることを特徴とする。入力される交流電圧
が規定の振幅以下である場合は、インピーダンスを整合にし、該交流電圧をそのまま整流
回路に印加する。逆に入力される交流電圧が規定の振幅よりも大きい場合は、インピーダ
ンスを不整合にし、反射により該交流電圧の振幅を小さくしてから整流回路に印加する。
【0019】
そして本発明では、整流回路に可変容量を設け、該可変容量を用いて整流回路の入力イン
ピーダンスを調整する。詳述すると、可変容量の容量値は整流回路に入力される交流電圧
の振幅に従って変化する。そして整流回路の入力インピーダンスの虚数部に相当するリア
クタンスは、可変容量の容量値に従って変化する。よって、整流回路と前段の回路の間の
インピーダンスマッチングは、交流電圧の振幅に合わせて該可変容量の容量値を変化させ
ることで、整合または不整合とすることが出来る。
【0020】
不整合は、整流回路の入力インピーダンスを前段の回路の出力インピーダンスよりも大き
くすることでも実現できるが、逆に整流回路の入力インピーダンスを前段の回路の出力イ
ンピーダンスよりも小さくすることでも実現可能である。
【0021】
また本発明の半導体装置は、アンテナにおいて生成される交流電圧の振幅に従い、アンテ
ナと整流回路の間におけるインピーダンスを整合または不整合にすることを特徴とする。
アンテナにおいて生成される交流電圧が規定の振幅以下である場合は、インピーダンスを
整合にし、該交流電圧をそのまま整流回路に印加する。逆にアンテナにおいて生成される
交流電圧が規定の振幅よりも大きい場合は、インピーダンスを不整合にし、反射により該
交流電圧の振幅を小さくしてから整流回路に印加する。
【0022】
そして本発明の半導体装置では、整流回路に可変容量を設ける。整流回路の入力インピー
ダンスの虚数部に相当するリアクタンスは、該可変容量の容量値によって決定する。よっ
て、インピーダンスの整合と不整合の選択は、交流電圧の振幅に合わせて該可変容量の容
量値を変化させることで、行うことが出来る。整流回路の入力インピーダンスをアンテナ
の出力インピーダンスよりも大きくすることで、インピーダンスを不整合にすることが出
来る。逆に整流回路の入力インピーダンスをアンテナの出力インピーダンスよりも小さく
することで、インピーダンスを不整合にすることも出来る。
【0023】
可変容量は少なくとも2つの電極を有する。またアンテナは少なくとも2つの端子を有す
る。そしてアンテナが有する2つの端子のうち、いずれか一方から供給される交流電圧が
、可変容量の2つの電極のいずれか一方に印加されるように、可変容量は整流回路内にお
いて接続されている。
【0024】
なお本発明の半導体装置は、少なくとも集積回路を有していれば良く、アンテナを有して
いなくても良い。本発明の半導体装置が有する集積回路は、アンテナにおいて生成された
交流電圧を整流化して直流の電源電圧を生成する整流回路と、該電源電圧を用いて動作す
る演算回路と、該演算回路から生成された信号を用いて電波を変調するための変調回路と
を有していれば良い。
【発明の効果】
【0025】
本発明の整流回路はリミッタとしての機能を兼ね備えているので、従来のように整流回路
の前段にリミッタを設けなくとも、過電流による整流回路内の半導体素子の劣化または破
壊を抑えることができる。
【0026】
そして、過度の電波に半導体装置がさらされていない場合であっても、リミッタのスイッ
チとして機能する半導体素子が予め有している寄生容量や寄生インダクタンスを介してグ
ラウンド(GND)側と短絡し、電力を消耗してしまう、といった事態を避けることが出
来る。本発明ではインピーダンスの不整合により生じる反射を敢えて用いることで、アン
テナにおいて生成される交流電圧の振幅を小さく抑えることが出来るので、過電流により
整流回路内の半導体素子が劣化または破壊されるのを防ぎつつ、なおかつ半導体装置の信
頼性を向上させることが出来る。さらに半導体装置内の電力の損失を抑えることで、半導
体装置をより高機能化させる、或いは通信距離を伸ばすことが可能である。
【図面の簡単な説明】
【0027】
【図1】本発明の整流回路の構成を示す回路図。
【図2】本発明の整流回路の構成を示す回路図。
【図3】本発明の整流回路の構成を示す回路図。
【図4】MOSバラクタの特性を示す図。
【図5】本発明の整流回路の構成を示す回路図。
【図6】本発明の整流回路の構成を示す回路図。
【図7】本発明の整流回路の構成を示す回路図。
【図8】本発明の整流回路の構成を示す回路図。
【図9】本発明の半導体装置の構成を示すブロック図。
【図10】本発明の半導体装置の外観を示す図。
【図11】本発明の整流回路の上面図。
【図12】本発明の半導体装置の作製方法を示す図。
【図13】本発明の半導体装置の作製方法を示す図。
【図14】本発明の半導体装置の作製方法を示す図。
【図15】本発明の半導体装置の作製方法を示す図。
【図16】本発明の半導体装置の作製方法を示す図。
【図17】本発明の半導体装置の作製方法を示す図。
【図18】本発明の半導体装置の作製方法を示す図。
【図19】従来の半導体装置の構成を示す図。
【発明を実施するための形態】
【0028】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
【0029】
(実施の形態1)
図1を用いて、本発明の整流回路の構成について説明する。図1(A)において、整流回
路101はアンテナ102が有する端子A1、端子A2に接続されており、アンテナ10
2が有する端子A1、端子A2が、整流回路101の入力端子として機能する。なお図1
(A)ではアンテナ102がコイル状になっている場合を図示しているが、本発明にて用
いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合
には、アンテナ102はコイル状である必要はない。
【0030】
整流回路101は、可変容量103と、端子A1と端子A2の間に印加された交流電圧を
整流化するためのダイオード104及びダイオード105と、整流化された電圧を平滑化
するための平滑用容量106とを有している。可変容量103は少なくとも2つの電極を
有している。この第1の電極と第2の電極の間に印加される電圧の値に従って、可変容量
103はその容量値が変化する。本実施の形態では可変容量103として、可変容量ダイ
オードを用いる。
【0031】
平滑用容量106は、整流回路101が有する出力端子OUT1と出力端子OUT2の間
に接続されている。なお図1(A)に示した整流回路は、整流化された電圧の平滑化のた
めに平滑用容量106を用いているが、必ずしも平滑用容量106は用いなくとも良い。
ただし平滑用容量106を用いることで、整流化された電圧が有するリプルなどの直流以
外の成分を、低減させることが出来る。
【0032】
また整流回路101が有するダイオードの数及びその接続は、図1(A)に示した構成に
限定されない。本発明の整流回路101では、少なくとも2つのダイオード104、10
5が、直列に、なおかつ各ダイオードの順方向が揃うように接続されている。そして上記
2つのダイオード104、105のうち、一方は可変容量103の第2の電極と整流回路
101の出力端子OUT1との間において直列に接続されており、他方は可変容量103
の第2の電極と整流回路101の出力端子OUT2との間において直列に接続されている

【0033】
具体的に図1(A)に示す整流回路101では、可変容量103が有する第1の電極が端
子A1に接続されている。また、可変容量103が有する第2の電極は、ダイオード10
4が有する第2の電極(カソード)及びダイオード105が有する第1の電極(アノード
)に接続されている。ダイオード104が有する第1の電極(アノード)は端子A2及び
出力端子OUT2に接続されている。ダイオード105が有する第2の電極(カソード)
は出力端子OUT1に接続されている。平滑用容量106が有する第1の電極は出力端子
OUT1に接続され、平滑用容量106が有する第2の電極は出力端子OUT2に接続さ
れている。
【0034】
端子A2をグラウンド(GND)に落とした場合の、図1(A)に示した整流回路101
とアンテナ102の等価回路図を、図1(B)に示す。
【0035】
アンテナ102は、インダクタ107と共振容量108とを有している。インダクタ10
7は少なくとも2つの端子を有し、一方の端子は端子A1に接続され、他方の端子はGN
Dに落とされる。また共振容量108は少なくとも2つの電極を有し、一方の電極は端子
A1に接続され、他方の電極はGNDに落とされる。このようにインダクタ107と共振
容量108とが並列に接続されることで、アンテナ102では並列共振回路が形成されて
いる。
【0036】
また図1(B)では、ダイオード104が有する第1の電極がGNDに落とされる。平滑
用容量106が有する第2の電極はGNDに落とされる。
【0037】
アンテナ102が特定の範囲の波長を有する電波にさらされると、アンテナ102におい
て交流起電力が生じ、端子A1と端子A2の間に交流電圧が印加される。
【0038】
端子A2よりも高い電圧Vhが端子A1に印加されると、該電圧Vhは可変容量103の
第1の電極に与えられる。すると可変容量103の第2の電極側には負の電荷が蓄積され
るため、可変容量103の第2の電極の電圧は端子A2の電圧(この場合GND)よりも
低くなる。するとダイオード104がオンとなり、可変容量103の第2の電極に端子A
2の電圧(この場合GND)が与えられる。次に端子A2よりも低い電圧Vl(=−Vh
)が端子A1に印加されると、該電圧Vlは可変容量103の第1の電極に与えられる。
ここで、可変容量103に蓄積されている電荷は保存されるので、可変容量103の第2
の電極における電圧は、電圧Vhを2倍にした高さとなる。そしてダイオード104はオ
フ、ダイオード105はオンとなり、電圧Vhの2倍の電圧が出力端子OUT1に与えら
れる。
【0039】
なお可変容量103は、第1の電極に印加される電圧の値によって、その容量値が変化す
る。整流回路101の入力インピーダンスは、可変容量103の容量値に従って変化させ
ることが可能である。よって可変容量103の第1の電極に印加される電圧と、容量値の
関係は、予め設計の段階で定めておく。すなわち、可変容量103の第1の電極に印加さ
れる電圧の値が所定の範囲内に収まっている場合、整流回路101とアンテナ102の間
においてインピーダンスの整合が取れるように、可変容量103の特性を予め定めておく
。また、可変容量103の第1の電極に所定の範囲を逸脱するような大きい振幅の電圧が
印加された場合、整流回路101とアンテナ102の間においてインピーダンスが不整合
となるように、可変容量103の特性を予め定めておく。
【0040】
図1(B)に示した整流回路101の場合、可変容量103が有する第1の電極に所定の
範囲内の電圧が印加されると、整流回路101とアンテナ102の間においてインピーダ
ンスが整合となる。そして、可変容量103が有する第1の電極に印加された交流電圧は
、可変容量103の後段の半導体素子に印加される。具体的にはダイオード104の第2
の電極及びダイオード105の第1の電極に印加される。
【0041】
一方、図1(B)に示した整流回路101の場合、可変容量103が有する第1の電極に
所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量103の容量値が小さ
くなる。整流回路101の入力端子に相当する端子A1と出力端子OUT1の間において
直列に接続されている可変容量103の場合、ωを角周波数、Cを容量値、jを虚数単位
とすると、インピーダンスZは1/(jωC)で表される。よって、可変容量103の容
量値を小さくすればするほど、整流回路101の入力インピーダンスは大きくなり、整流
回路101とアンテナ102の間においてインピーダンスを不整合とすることが出来る。
その結果、第1の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量
103の後段の半導体素子に印加される。具体的にはダイオード104の第2の電極及び
ダイオード105の第1の電極に印加される。
【0042】
なお、どこまでが整合であり、どこまでが不整合であるかの判断は、反射により低下する
電圧の値によって、設計者が適宜定めれば良い。例えば、アンテナ102において発生す
る交流電圧の振幅と、実際に整流回路101に入力される交流電圧の振幅とを比較し、電
圧の低下が3%未満であるときは整合が取れているものとし、電圧の低下が10%以上で
あるときは整合が取れていない、すなわち不整合であると判断することができる。
【0043】
なお実際の設計では、配線の特性インピーダンスも考慮に入れることで、より設計に即し
た特性を有する整流回路を形成することが出来る。
【0044】
本実施の形態の整流回路は可変容量を有し、入力電圧に応じて該可変容量の容量値が変化
するように構成されている。可変容量の容量値の変化は整流回路の入力インピーダンスを
変化させ、入力信号が反射するように作用する。この作用により、過大な交流電圧が整流
回路に印加され、過電流による整流回路内の半導体素子の劣化または破壊を抑えることが
できる。
【0045】
なお、このような整流回路を備える半導体装置とリーダとの通信は、リーダから送られて
くる搬送波の反射波に変調を加えることで行っている。この通信における反射波は、整流
回路に入力される交流電圧の振幅を抑えるための反射電力と比べて十分大きい。よって、
アンテナと整流回路間でインピーダンスを敢えて不整合としても、信号の送信が妨げられ
にくいという利点を有している。
【0046】
このように本発明の整流回路は、過大な交流電圧が入力されないように入力インピーダン
スを変化させる特性を有している。よって、過電流により整流回路101内のダイオード
104、105、平滑用容量106などの半導体素子の劣化または破壊を抑えることがで
きる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッタが
有する寄生容量や寄生インダクタンスを介してグラウンド(GND)側と短絡し、電力を
消耗してしまう、といった事態を避けることが出来る。
【0047】
なお整流回路101に用いられる半導体素子の種類及びその数は、本実施の形態に示した
構成に限定されない。より理想的に近い整流特性を得るために、図1(A)に示した半導
体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても
良い。
【0048】
(実施の形態2)
図2を用いて、本発明の整流回路の構成について説明する。図2(A)において、整流回
路201はアンテナ202が有する端子A1、端子A2に接続されており、アンテナ20
2が有する端子A1、端子A2が、整流回路201の入力端子として機能する。なお図2
(A)ではアンテナ202がコイル状になっている場合を図示しているが、本発明にて用
いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合
には、アンテナ202はコイル状である必要はない。
【0049】
整流回路201は、可変容量203と、端子A1と端子A2の間に印加された交流電圧を
整流化するためのダイオード204及びダイオード205と、ローパスフィルタとして機
能する抵抗209と、整流回路から出力される電圧を2倍圧にするための容量210とを
有している。可変容量203は少なくとも2つの電極を有している。この第1の電極と第
2の電極の間に印加される電圧の値に従って、可変容量203はその容量値が変化する。
本実施の形態では可変容量203として、可変容量ダイオードを用いる。
【0050】
整流回路201が有するダイオードの数及びその接続は、図2(A)に示した構成に限定
されない。本発明の整流回路201では、少なくとも2つのダイオード204、205が
、直列に、なおかつ各ダイオードの順方向が揃うように接続されている。そして上記2つ
のダイオード204、205のうち、一方は容量210の第2の電極と整流回路201の
出力端子OUT1との間において直列に接続されており、他方は容量210の第2の電極
と整流回路201の出力端子OUT2との間において直列に接続されている。
【0051】
具体的に図2(A)に示す整流回路201では、容量210が有する第1の電極が端子A
1に接続されている。また、容量210が有する第2の電極は、抵抗209が有する第1
の端子に接続されている。抵抗209が有する第2の端子は可変容量203が有する第1
の電極、ダイオード204が有する第2の電極(カソード)及びダイオード205が有す
る第1の電極(アノード)に接続されている。可変容量203が有する第2の電極及びダ
イオード204が有する第1の電極(アノード)は、端子A2及び出力端子OUT2に接
続されている。ダイオード205が有する第2の電極(カソード)は出力端子OUT1に
接続されている。
【0052】
端子A2をグラウンド(GND)に落とした場合の、図2(A)に示した整流回路201
とアンテナ202の等価回路図を、図2(B)に示す。
【0053】
アンテナ202は、インダクタ207と共振容量208とを有している。インダクタ20
7は少なくとも2つの端子を有し、一方の端子は端子A1に接続され、他方の端子はGN
Dに落とされる。また共振容量208は少なくとも2つの電極を有し、一方の電極は端子
A1に接続され、他方の電極はGNDに落とされる。このようにインダクタ207と共振
容量208とが並列に接続されることで、アンテナ202では並列共振回路が形成されて
いる。
【0054】
また図2(B)では、ダイオード204が有する第1の電極がGNDに落とされる。可変
容量203が有する第2の電極はGNDに落とされる。
【0055】
アンテナ202が特定の範囲の波長を有する電波にさらされると、アンテナ202におい
て交流起電力が生じ、端子A1と端子A2の間に交流電圧が印加される。
【0056】
端子A2よりも高い電圧Vhが端子A1に印加されると、該電圧Vhは容量210の第1
の電極に与えられる。すると容量210の第2の電極側には負の電荷が蓄積されるため、
容量210の第2の電極の電圧は端子A2の電圧(この場合GND)よりも低くなる。す
るとダイオード204がオンとなり、容量210の第2の電極に端子A2の電圧(この場
合GND)が与えられる。次に端子A2よりも低い電圧Vl(=−Vh)が端子A1に印
加されると、該電圧Vlは容量210の第1の電極に与えられる。ここで、容量210に
蓄積されている電荷は保存されるので、容量210の第2の電極における電圧は、電圧V
hを2倍にした高さとなる。そしてダイオード204はオフ、ダイオード205はオンと
なり、電圧Vhの2倍の電圧が出力端子OUT1に与えられる。
【0057】
可変容量203は、第1の電極に印加される電圧の値によって、その容量値が変化する。
整流回路201の入力インピーダンスは、可変容量203の容量値に従って変化させるこ
とが可能である。よって可変容量203の第1の電極に印加される電圧と、容量値の関係
は、予め設計の段階で定めておく。すなわち、可変容量203の第1の電極に印加される
電圧の値が所定の範囲内に収まっている場合、整流回路201とアンテナ202の間にお
いてインピーダンスの整合が取れるように、可変容量203の特性を予め定めておく。ま
た、可変容量203の第1の電極に所定の範囲を逸脱するような大きい振幅の電圧が印加
された場合、整流回路201とアンテナ202の間においてインピーダンスが不整合とな
るように、可変容量203の特性を予め定めておく。
【0058】
図2(B)に示した整流回路201の場合、可変容量203が有する第1の電極に所定の
範囲内の電圧が印加されると、整流回路201とアンテナ202の間においてインピーダ
ンスが整合となる。そして、容量210の第1の電極に印加された交流電圧は、可変容量
203の後段の半導体素子に印加される。具体的にはダイオード204の第2の電極及び
ダイオード205の第1の電極に印加される。
【0059】
一方、図2(B)に示した整流回路201の場合、可変容量203が有する第1の電極に
所定の範囲を逸脱した大きい振幅の電圧が印加されると、可変容量203の容量値が大き
くなる。整流回路201の入力端子に相当する端子A1と出力端子OUT2の間において
直列に接続されている可変容量203の場合、ωを角周波数、Cを容量値、jを虚数単位
とすると、インピーダンスZは1/(jωC)で表される。よって、可変容量203の容
量値を大きくすればするほど、整流回路201の入力インピーダンスは小さくなり、整流
回路201とアンテナ202の間においてインピーダンスを不整合とすることが出来る。
その結果、容量210の第1の電極に印加された交流電圧は反射によりその振幅が抑えら
れ、可変容量203の後段の半導体素子に印加される。具体的にはダイオード204の第
2の電極及びダイオード205の第1の電極に印加される。
【0060】
なお、どこまでが整合であり、どこまでが不整合であるかの判断は、反射により低下する
電圧の値によって、設計者が適宜定めれば良い。また実際の設計では、配線の特性インピ
ーダンスも考慮に入れることで、より設計に即した特性を有する整流回路を形成すること
が出来る。
【0061】
このように本発明の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出来
る。よって、過電流により整流回路201内のダイオード204、205などの半導体素
子の劣化または破壊を抑えることができる。また従来のように整流回路の前段にリミッタ
を設けなくとも良いので、リミッタが有する寄生容量や寄生インダクタンスを介してグラ
ウンド(GND)側と短絡し、電力を消耗してしまう、といった事態を避けることが出来
る。
【0062】
なお整流回路201に用いられる半導体素子の種類及びその数は、本実施の形態に示した
構成に限定されない。より理想的に近い整流特性を得るために、図2(A)に示した半導
体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても
良い。
【0063】
(実施の形態3)
本実施の形態では、可変容量としてMOS(metal‐oxide semicond
uctor)バラクタを用いた整流回路の構成について説明する。
【0064】
図3(A)に、MOSバラクタを用いた本発明の整流回路の一形態を示す。図3(A)で
は、図1(A)に示した整流回路101が有する可変容量103として、MOSバラクタ
を用いた例を示している。また図3(A)では、ダイオード104及びダイオード105
としてMOSトランジスタを用いた例を示している。
【0065】
可変容量103として用いられているMOSバラクタは、ソース領域(S)とドレイン領
域(D)が電気的に接続されたpチャネル型のMOSトランジスタである。そして、該M
OSトランジスタのゲート電極(G)が第1の電極に相当する。またソース領域(S)及
びドレイン領域(D)は第2の電極に相当する。
【0066】
ダイオード104として用いられているトランジスタは、ソース領域(S)とゲート電極
(G)が電気的に接続されたnチャネル型のMOSトランジスタである。そして該MOS
トランジスタのソース領域(S)及びゲート電極(G)は、ダイオード104の第1の電
極(アノード)に相当し、ドレイン領域(D)はダイオード104の第2の電極(カソー
ド)に相当する。
【0067】
ダイオード105として用いられているトランジスタは、ダイオード104と同様に、ソ
ース領域(S)とゲート電極(G)が電気的に接続されたnチャネル型のMOSトランジ
スタである。そして該MOSトランジスタのソース領域(S)及びゲート電極(G)は、
ダイオード105の第1の電極(アノード)に相当し、ドレイン領域(D)はダイオード
105の第2の電極(カソード)に相当する。
【0068】
なお図3(A)では、pチャネル型のMOSトランジスタを用いてMOSバラクタを形成
しているが、本発明はこの構成に限定されない。nチャネル型のMOSトランジスタを用
いてMOSバラクタを形成しても良い。ただし、図3(A)のように、端子A1と出力端
子OUT1の間においてMOSバラクタが直列に接続されている場合、MOSバラクタと
してpチャネル型のMOSトランジスタを用いる方が望ましい。なぜならば、pチャネル
型のMOSトランジスタを用いて形成されたMOSバラクタの場合、図4(A)に示すよ
うに、破線401で囲まれた領域を用いて動作を行う。よって、第1の電極に印加される
電圧が高くなるほど、可変容量103は容量値が小さくなり、インピーダンスは逆に大き
くなる。インピーダンスは形式的には直流回路の抵抗と同様に扱うことができるので、イ
ンピーダンスが大きいほど可変容量103の第2の電極に供給される交流の電流の振幅を
抑えることが出来る。よって、可変容量103の第2の電極と出力端子OUT1の間に接
続されている半導体素子(この場合ダイオード105)において、電流による絶縁破壊が
生じるのを、より効果的に抑えることが出来る。同様に可変容量103の第2の電極と出
力端子OUT2の間に接続されている半導体素子(この場合ダイオード104)において
、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。
【0069】
また図3(A)では、nチャネル型のMOSトランジスタを用いてダイオード104及び
ダイオード105を形成しているが、本発明はこの構成に限定されない。pチャネル型の
MOSトランジスタを用いてダイオード104及びダイオード105を形成しても良い。
ただしこの場合、MOSトランジスタのドレイン領域(D)が、ダイオード104、10
5の第1の電極(アノード)に相当し、ソース領域(S)及びゲート電極(G)がダイオ
ード104、105の第2の電極(カソード)に相当する。
【0070】
図3(B)に、MOSバラクタを用いた本発明の整流回路の、図3(A)とは異なる形態
を示す。図3(B)では、図2(A)に示した整流回路201が有する可変容量203と
して、MOSバラクタを用いた例を示している。また図3(B)では、ダイオード204
及びダイオード205としてnチャネル型のMOSトランジスタを用いた例を示している

【0071】
可変容量203として用いられているMOSバラクタは、ソース領域(S)とドレイン領
域(D)が電気的に接続されたnチャネル型のMOSトランジスタである。そして、該M
OSトランジスタのゲート電極(G)が第1の電極に相当する。またソース領域(S)及
びドレイン領域(D)は第2の電極に相当する。
【0072】
ダイオード204として用いられているトランジスタは、ソース領域(S)とゲート電極
(G)が電気的に接続されたnチャネル型のMOSトランジスタである。そして該MOS
トランジスタのソース領域(S)及びゲート電極(G)は、ダイオード204の第1の電
極(アノード)に相当し、ドレイン領域(D)はダイオード204の第2の電極(カソー
ド)に相当する。
【0073】
ダイオード205として用いられているトランジスタは、ダイオード204と同様に、ソ
ース領域(S)とゲート電極(G)が電気的に接続されたnチャネル型のMOSトランジ
スタである。そして該MOSトランジスタのソース領域(S)及びゲート電極(G)は、
ダイオード205の第1の電極(アノード)に相当し、ドレイン領域(D)はダイオード
205の第2の電極(カソード)に相当する。
【0074】
なお図3(B)では、nチャネル型のMOSトランジスタを用いてMOSバラクタを形成
しているが、本発明はこの構成に限定されない。pチャネル型のMOSトランジスタを用
いてMOSバラクタを形成しても良い。ただし、図3(B)のように、端子A1と出力端
子OUT2の間においてMOSバラクタが直列に接続されている場合、MOSバラクタと
してnチャネル型のMOSトランジスタを用いる方が望ましい。なぜならば、nチャネル
型のMOSトランジスタを用いて形成されたMOSバラクタの場合、図4(B)に示すよ
うに、破線402で囲まれた領域を用いて動作を行う。よって、第1の電極に印加される
電圧が高くなるほど、可変容量203は容量値が大きくなり、インピーダンスは逆に小さ
くなる。インピーダンスは形式的には直流回路の抵抗と同様に扱うことができるので、イ
ンピーダンスが小さいほど可変容量203の第2の電極に供給される交流の電流の振幅を
抑えることが出来る。よって、可変容量203の第1の電極と出力端子OUT1の間に接
続されている半導体素子(この場合ダイオード205)において、電流による絶縁破壊が
生じるのを、より効果的に抑えることが出来る。同様に可変容量203の第1の電極と出
力端子OUT2の間に接続されている半導体素子(この場合ダイオード204)において
、電流による絶縁破壊が生じるのを、より効果的に抑えることが出来る。
【0075】
また図3(B)では、nチャネル型のMOSトランジスタを用いてダイオード204及び
ダイオード205を形成しているが、本発明はこの構成に限定されない。pチャネル型の
MOSトランジスタを用いてダイオード204及びダイオード205を形成しても良い。
ただしこの場合、MOSトランジスタのドレイン領域(D)が、ダイオード204、20
5の第1の電極(アノード)に相当し、ソース領域(S)及びゲート電極(G)がダイオ
ード204、205の第2の電極(カソード)に相当する。
【0076】
なおMOSバラクタまたはダイオードとして用いられるトランジスタは、半導体基板を用
いて形成されたトランジスタであっても良いし、SOI基板を用いて形成されたトランジ
スタであっても良い。或いは、ガラス基板、石英基板、プラスチック基板などの絶縁表面
を有する基板上に形成された薄膜の半導体膜を用いて形成されたトランジスタであっても
良い。
【0077】
本発明の整流回路は、可変容量を含め、全て通常のMOSのプロセスで形成することが可
能である。従来のリミッタでは、スイッチとして機能する半導体素子としてツェナーダイ
オードを用いる場合がある。ツェナーダイオードは通常のMOS(metal‐oxid
e semiconductor)のプロセスを用いて形成することが困難であった。し
かし本発明の整流回路は、可変容量を含め、全て通常のMOSのプロセスで形成すること
が可能である。この場合、整流回路、ひいては該整流回路を用いた半導体装置を小型化す
ることが出来る。
【実施例1】
【0078】
本実施例では、出力電圧の高さを3倍にすることができる、本発明の整流回路の構成につ
いて、図5を用いて説明する。
【0079】
図5において、整流回路501はアンテナ502が有する端子A1、端子A2に接続され
ており、アンテナ502が有する端子A1、端子A2が、整流回路501の入力端子とし
て機能する。なお図5ではアンテナ502がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ502はコイル状である必要はない。
【0080】
整流回路501は、可変容量503と、端子A1と端子A2の間に印加された交流電圧を
整流化するためのダイオード504、ダイオード505及びダイオード507と、整流化
された電圧を平滑化するための平滑用容量506及び平滑用容量508とを有している。
可変容量503は少なくとも2つの電極を有している。この第1の電極と第2の電極の間
に印加される電圧の値に従って、可変容量503はその容量値が変化する。本実施例では
可変容量503として、可変容量ダイオードを用いる。
【0081】
平滑用容量506及び平滑用容量508は、整流回路501が有する出力端子OUT1と
出力端子OUT2の間に直列に接続されている。なお図5に示した整流回路501は、整
流化された電圧の平滑化のために平滑用容量506及び平滑用容量508を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量506及び平滑用容量5
08を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【0082】
図5に示す整流回路501では、端子A1が、可変容量503が有する第1の電極及びダ
イオード507が有する第1の電極(アノード)に接続されている。また、可変容量50
3が有する第2の電極は、ダイオード504が有する第2の電極(カソード)及びダイオ
ード505が有する第1の電極(アノード)に接続されている。ダイオード504が有す
る第1の電極(アノード)及びダイオード507が有する第2の電極(カソード)は、平
滑用容量506が有する第2の電極及び平滑用容量508が有する第1の電極に接続され
ている。ダイオード505が有する第2の電極(カソード)及び平滑用容量506が有す
る第1の電極は出力端子OUT1に接続されている。平滑用容量508が有する第2の電
極は端子A2及び出力端子OUT2に接続されている。
【0083】
図5において端子A2がグラウンド(GND)に落とされると、平滑用容量508が有す
る第2の電極はGNDに落とされる。
【0084】
アンテナ502が特定の範囲の波長を有する電波にさらされると、アンテナ502におい
て交流起電力が生じ、端子A1と端子A2の間に交流電圧が印加される。端子A1と端子
A2の間に印加される交流電圧の振幅がVhであるとすると、出力端子OUT1には、V
hの3倍の高さに相当する電圧が与えられる。
【0085】
整流回路501の入力インピーダンスは、可変容量503の容量値に従って変化させるこ
とが可能である。可変容量503は、第1の電極に印加される電圧の値によって、その容
量値を変化させることが出来る。図5に示した整流回路501の場合、可変容量503が
有する第1の電極に所定の範囲内の電圧が印加されると、整流回路501とアンテナ50
2の間においてインピーダンスが整合となる。そして、第1の電極に印加された交流電圧
は、可変容量503の後段の半導体素子に印加される。具体的にはダイオード504の第
2の電極及びダイオード505の第1の電極に印加される。
【0086】
一方、図5に示した整流回路501の場合、可変容量503が有する第1の電極に所定の
範囲を逸脱した大きい振幅の電圧が印加されると、可変容量503の容量値が小さくなる
。可変容量503の容量値を小さくすればするほど、整流回路501の入力インピーダン
スは大きくなるので、整流回路501とアンテナ502の間においてインピーダンスを不
整合とすることが出来る。その結果、第1の電極に印加された交流電圧は反射によりその
振幅が抑えられ、可変容量503の後段の半導体素子に印加される。具体的にはダイオー
ド504の第2の電極及びダイオード505の第1の電極に印加される。
【0087】
このように本実施例の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出
来る。よって、過電流により整流回路501内のダイオード504、505、平滑用容量
506などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流
回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダ
クタンスを介してグラウンド(GND)側と短絡し、電力を消耗してしまう、といった事
態を避けることが出来る。
【0088】
なお整流回路501に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図5に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例2】
【0089】
本実施例では、出力電圧の高さを3倍にすることができる、本発明の整流回路の構成につ
いて、図6を用いて説明する。
【0090】
図6において、整流回路601はアンテナ602が有する端子A1、端子A2に接続され
ており、アンテナ602が有する端子A1、端子A2が、整流回路601の入力端子とし
て機能する。なお図6ではアンテナ602がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ602はコイル状である必要はない。
【0091】
整流回路601は、可変容量603と、端子A1と端子A2の間に印加された交流電圧を
整流化するためのダイオード604、ダイオード605及びダイオード607と、整流化
された電圧を平滑化するための平滑用容量606及び平滑用容量608とを有している。
可変容量603は少なくとも2つの電極を有している。この第1の電極と第2の電極の間
に印加される電圧の値に従って、可変容量603はその容量値が変化する。本実施例では
可変容量603として、可変容量ダイオードを用いる。
【0092】
平滑用容量606及び平滑用容量608は、整流回路601が有する出力端子OUT1と
出力端子OUT2の間に直列に接続されている。なお図6に示した整流回路601は、整
流化された電圧の平滑化のために平滑用容量606及び平滑用容量608を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量606及び平滑用容量6
08を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【0093】
図6に示す整流回路601では、端子A1は、可変容量603が有する第1の電極及びダ
イオード607が有する第2の電極(カソード)に接続されている。また、可変容量60
3が有する第2の電極は、ダイオード604が有する第2の電極(カソード)及びダイオ
ード605が有する第1の電極(アノード)に接続されている。ダイオード604が有す
る第1の電極(アノード)及び端子A2は、平滑用容量606が有する第2の電極及び平
滑用容量608が有する第1の電極に接続されている。ダイオード607が有する第1の
電極(アノード)及び平滑用容量608が有する第2の電極は、出力端子OUT2に接続
されている。ダイオード605が有する第2の電極(カソード)及び平滑用容量606が
有する第1の電極は出力端子OUT1に接続されている。
【0094】
図6において端子A2がグラウンド(GND)に落とされると、ダイオード604が有す
る第1の電極(アノード)、平滑用容量606が有する第2の電極、平滑用容量608が
有する第1の電極が、GNDに落とされる。
【0095】
アンテナ602が特定の範囲の波長を有する電波にさらされると、アンテナ602におい
て交流起電力が生じ、端子A1と端子A2の間に交流電圧が印加される。端子A1と端子
A2の間に印加される交流電圧の振幅がVhであるとすると、出力端子OUT1には、V
hの3倍の高さに相当する電圧が与えられる。
【0096】
整流回路601の入力インピーダンスは、可変容量603の容量値に従って変化させるこ
とが可能である。可変容量603は、第1の電極に印加される電圧の値によって、その容
量値を変化させることが出来る。図6に示した整流回路601の場合、可変容量603が
有する第1の電極に所定の範囲内の電圧が印加されると、整流回路601とアンテナ60
2の間においてインピーダンスが整合となる。そして、第1の電極に印加された交流電圧
は、可変容量603の後段の半導体素子に印加される。具体的にはダイオード604の第
2の電極及びダイオード605の第1の電極に印加される。
【0097】
一方、図6に示した整流回路601の場合、可変容量603が有する第1の電極に所定の
範囲を逸脱した大きい振幅の電圧が印加されると、可変容量603の容量値が小さくなる
。可変容量603の容量値を小さくすればするほど、整流回路601の入力インピーダン
スは大きくなるので、整流回路601とアンテナ602の間においてインピーダンスを不
整合とすることが出来る。その結果、第1の電極に印加された交流電圧は反射によりその
振幅が抑えられ、可変容量603の後段の半導体素子に印加される。具体的にはダイオー
ド604の第2の電極及びダイオード605の第1の電極に印加される。
【0098】
このように本実施例の整流回路は、反射を用いることで交流電圧の振幅を抑えることが出
来る。よって、過電流により整流回路601内のダイオード604、605、平滑用容量
606などの半導体素子の劣化または破壊を抑えることができる。また従来のように整流
回路の前段にリミッタを設けなくとも良いので、リミッタが有する寄生容量や寄生インダ
クタンスを介してグラウンド(GND)側と短絡し、電力を消耗してしまう、といった事
態を避けることが出来る。
【0099】
なお整流回路601に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図6に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例3】
【0100】
本実施例では、出力電圧の高さを4倍にすることができる、本発明の整流回路の構成につ
いて、図7を用いて説明する。
【0101】
図7において、整流回路701はアンテナ702が有する端子A1、端子A2に接続され
ており、アンテナ702が有する端子A1、端子A2が、整流回路701の入力端子とし
て機能する。なお図7ではアンテナ702がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ702はコイル状である必要はない。
【0102】
整流回路701は、可変容量703及び可変容量709と、端子A1と端子A2の間に印
加された交流電圧を整流化するためのダイオード704、ダイオード705、ダイオード
707及びダイオード710と、整流化された電圧を平滑化するための平滑用容量706
及び平滑用容量708とを有している。可変容量703と可変容量709は、少なくとも
2つの電極をそれぞれ有している。この第1の電極と第2の電極の間に印加される電圧の
値に従って、可変容量703と可変容量709はその容量値が変化する。本実施例では可
変容量703及び可変容量709として、可変容量ダイオードを用いる。
【0103】
平滑用容量706及び平滑用容量708は、整流回路701が有する出力端子OUT1と
出力端子OUT2の間に直列に接続されている。なお図7に示した整流回路701は、整
流化された電圧の平滑化のために平滑用容量706及び平滑用容量708を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量706及び平滑用容量7
08を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【0104】
図7に示す整流回路701では、端子A1は、可変容量703が有する第1の電極に接続
されている。また、可変容量703が有する第2の電極は、可変容量709が有する第1
の電極、ダイオード710が有する第1の電極(アノード)及びダイオード707が有す
る第2の電極(カソード)に接続されている。可変容量709が有する第2の電極は、ダ
イオード704が有する第2の電極(カソード)及びダイオード705が有する第1の電
極(アノード)に接続されている。ダイオード707が有する第1の電極(アノード)及
び平滑用容量708が有する第2の電極は、端子A2及び出力端子OUT2に接続されて
いる。ダイオード704が有する第1の電極(アノード)及びダイオード710が有する
第2の電極(カソード)は、平滑用容量706が有する第2の電極及び平滑用容量708
が有する第1の電極に接続されている。ダイオード705が有する第2の電極(カソード
)及び平滑用容量706が有する第1の電極は出力端子OUT1に接続されている。
【0105】
図7において端子A2がグラウンド(GND)に落とされると、ダイオード707が有す
る第1の電極(アノード)及び平滑用容量708が有する第2の電極がGNDに落とされ
る。
【0106】
アンテナ702が特定の範囲の波長を有する電波にさらされると、アンテナ702におい
て交流起電力が生じ、端子A1と端子A2の間に交流電圧が印加される。端子A1と端子
A2の間に印加される交流電圧の振幅がVhであるとすると、出力端子OUT1には、V
hの4倍の高さに相当する電圧が与えられる。
【0107】
整流回路701の入力インピーダンスは、可変容量703の容量値と、可変容量709の
容量値に従って変化させることが可能である。可変容量703と可変容量709は、第1
の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図7に示
した整流回路701の場合、可変容量703が有する第1の電極に所定の範囲内の電圧が
印加されると、整流回路701とアンテナ702の間においてインピーダンスが整合とな
る。そして、第1の電極に印加された交流電圧は、可変容量703の後段の半導体素子に
印加される。具体的には可変容量709の第1の電極、ダイオード710の第1の電極及
びダイオード707の第2の電極に印加される。
【0108】
一方、可変容量703が有する第1の電極に所定の範囲を逸脱した大きい振幅の電圧が印
加されると、可変容量703の容量値が小さくなる。可変容量703の容量値を小さくす
ればするほど、整流回路701の入力インピーダンスは大きくなるので、整流回路701
とアンテナ702の間においてインピーダンスを不整合とすることが出来る。その結果、
第1の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量703の後
段の半導体素子に印加される。具体的には可変容量709の第1の電極、ダイオード71
0の第1の電極及びダイオード707の第2の電極に印加される。
【0109】
さらに可変容量709の第1の電極、ダイオード710の第1の電極及びダイオード70
7の第2の電極に印加される交流の電圧の振幅が、依然として所定の範囲を逸脱する程度
に大きい場合も想定される。本実施例ではこの場合でも、可変容量709の容量値が小さ
くなることで、インピーダンスを不整合とすることが出来る。その結果、可変容量709
の第1の電極に印加された交流電圧は反射によりその振幅が抑えられ、可変容量709の
後段の半導体素子に印加される。具体的にはダイオード705の第1の電極及びダイオー
ド704の第2の電極に印加される。
【0110】
このように本実施例の整流回路701は、反射を用いることで交流電圧の振幅を抑えるこ
とが出来る。よって、過電流により整流回路701内のダイオード704、705、70
7、710、平滑用容量706、708などの半導体素子の劣化または破壊を抑えること
ができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッ
タが有する寄生容量や寄生インダクタンスを介してグラウンド(GND)側と短絡し、電
力を消耗してしまう、といった事態を避けることが出来る。
【0111】
なお本実施例では、可変容量を2つ用いた整流回路の構成について説明したが、可変容量
703と可変容量709のうちいずれか一方を、容量値が固定の容量で置き換えても良い
。ただし可変容量703と可変容量709を用いることで、より整流回路701の信頼性
を高めることが出来る。
【0112】
また整流回路701に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図7に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例4】
【0113】
本実施例では、出力電圧の高さを4倍にすることができる、本発明の整流回路の構成につ
いて、図8を用いて説明する。
【0114】
図8において、整流回路801はアンテナ802が有する端子A1、端子A2に接続され
ており、アンテナ802が有する端子A1、端子A2が、整流回路801の入力端子とし
て機能する。なお図8ではアンテナ802がコイル状になっている場合を図示しているが
、本実施例にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界
を用いて行う場合には、アンテナ802はコイル状である必要はない。
【0115】
整流回路801は、可変容量803及び可変容量809と、端子A1と端子A2の間に印
加された交流電圧を整流化するためのダイオード804、ダイオード805、ダイオード
807及びダイオード810と、整流化された電圧を平滑化するための平滑用容量806
及び平滑用容量808とを有している。可変容量803と可変容量809は、少なくとも
2つの電極をそれぞれ有している。この第1の電極と第2の電極の間に印加される電圧の
値に従って、可変容量803と可変容量809はその容量値が変化する。本実施例では可
変容量803及び可変容量809として、可変容量ダイオードを用いる。
【0116】
平滑用容量806及び平滑用容量808は、整流回路801が有する出力端子OUT1と
出力端子OUT2の間に直列に接続されている。なお図8に示した整流回路801は、整
流化された電圧の平滑化のために平滑用容量806及び平滑用容量808を用いているが
、必ずしもこれらの容量は用いなくとも良い。ただし平滑用容量806及び平滑用容量8
08を用いることで、整流化された電圧が有するリプルなどの直流以外の成分を、低減さ
せることが出来る。
【0117】
図8に示す整流回路801では、端子A1は、可変容量803が有する第1の電極及び可
変容量809が有する第1の電極に接続されている。また、可変容量809が有する第2
の電極は、ダイオード810が有する第1の電極(アノード)及びダイオード807が有
する第2の電極(カソード)に接続されている。可変容量803が有する第2の電極は、
ダイオード804が有する第2の電極(カソード)及びダイオード805が有する第1の
電極(アノード)に接続されている。ダイオード807が有する第1の電極(アノード)
及び平滑用容量808が有する第2の電極は、出力端子OUT2に接続されている。ダイ
オード804が有する第1の電極(アノード)及びダイオード810が有する第2の電極
(カソード)は、端子A2、平滑用容量806が有する第2の電極及び平滑用容量808
が有する第1の電極に接続されている。ダイオード805が有する第2の電極(カソード
)及び平滑用容量806が有する第1の電極は出力端子OUT1に接続されている。
【0118】
図8において端子A2がグラウンド(GND)に落とされると、ダイオード804の第1
の電極、ダイオード810の第2の電極、平滑用容量806の第2の電極、平滑用容量8
08の第1の電極が、GNDに落とされる。
【0119】
アンテナ802が特定の範囲の波長を有する電波にさらされると、アンテナ802におい
て交流起電力が生じ、端子A1と端子A2の間に交流電圧が印加される。端子A1と端子
A2の間に印加される交流電圧の振幅がVhであるとすると、出力端子OUT1には、V
hの4倍の高さに相当する電圧が与えられる。
【0120】
整流回路801の入力インピーダンスは、可変容量803の容量値と、可変容量809の
容量値に従って変化させることが可能である。可変容量803と可変容量809は、第1
の電極に印加される電圧の値によって、その容量値を変化させることが出来る。図8に示
した整流回路801の場合、可変容量803と可変容量809がそれぞれ有する第1の電
極に所定の範囲内の電圧が印加されると、整流回路801とアンテナ802の間において
インピーダンスが整合となる。そして、第1の電極に印加された交流電圧は、可変容量8
03と可変容量809の後段の半導体素子に印加される。具体的にはダイオード810の
第1の電極、ダイオード807の第2の電極、ダイオード804の第2の電極、ダイオー
ド805の第1の電極に印加される。
【0121】
一方、可変容量803と可変容量809がそれぞれ有する第1の電極に所定の範囲を逸脱
した大きい振幅の電圧が印加されると、可変容量803と可変容量809の容量値がそれ
ぞれ小さくなる。可変容量803と可変容量809の容量値を小さくすればするほど、整
流回路801の入力インピーダンスは大きくなるので、整流回路801とアンテナ802
の間においてインピーダンスを不整合とすることが出来る。その結果、第1の電極に印加
された交流電圧は反射によりその振幅が抑えられ、可変容量803と可変容量809の後
段の半導体素子に印加される。具体的にはダイオード810の第1の電極、ダイオード8
07の第2の電極、ダイオード804の第2の電極、ダイオード805の第1の電極に印
加される。
【0122】
このように本実施例の整流回路801は、反射を用いることで交流電圧の振幅を抑えるこ
とが出来る。よって、過電流により整流回路801内のダイオード804、805、80
7、810、平滑用容量806、808などの半導体素子の劣化または破壊を抑えること
ができる。また従来のように整流回路の前段にリミッタを設けなくとも良いので、リミッ
タが有する寄生容量や寄生インダクタンスを介してグラウンド(GND)側と短絡し、電
力を消耗してしまう、といった事態を避けることが出来る。
【0123】
なお本実施例では、可変容量を2つ用いた整流回路の構成について説明したが、可変容量
803と可変容量809のうちいずれか一方を、容量値が固定の容量で置き換えても良い
。ただし可変容量803と可変容量809を用いることで、より整流回路801の信頼性
を高めることが出来る。
【0124】
また整流回路801に用いられる半導体素子の種類及びその数は、本実施例に示した構成
に限定されない。より理想的に近い整流特性を得るために、図8に示した半導体素子に加
えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【実施例5】
【0125】
本発明の半導体装置の構成について、図9を用いて説明する。図9は本発明の半導体装置
の一形態を示すブロック図である。図9において半導体装置900は、アンテナ901と
、集積回路902とを有している。集積回路902は、整流回路903、復調回路904
、変調回路905、レギュレータ906、信号生成回路907、エンコーダ908、メモ
リ909を有している。
【0126】
リーダから電波が送られてくると、アンテナ901において該電波が交流電圧に変換され
る。整流回路903では、アンテナ901からの交流電圧を整流化し、電源用の電圧を生
成する。本発明の整流回路903では、アンテナ901において生成される交流電圧が、
所定の範囲を逸脱するほど大きい振幅を有していても、整流回路903内の半導体素子の
劣化または破壊を抑えつつ、電源用の電圧を生成することが出来る。
【0127】
整流回路903において生成された電源用の電圧は、信号生成回路907とレギュレータ
906に与えられる。レギュレータ906は、整流回路903からの電源用の電圧を安定
化させるか、またはその高さを調整した後、集積回路902内の復調回路904、変調回
路905、信号生成回路907、エンコーダ908またはメモリ909などの各種回路に
該電圧を供給する。
【0128】
復調回路904は、アンテナ901からの交流電圧を復調して信号を生成し、後段の信号
生成回路907に出力する。信号生成回路907は復調回路904から入力された信号に
従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ909は
一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。信号生成
回路907において生成された信号はエンコーダ908において符号化された後、変調回
路905に出力される。変調回路905は該信号に従って、アンテナ901において生成
される電波に変調を加える。アンテナ901において該変調が加えられた電波が生成され
ると、リーダは該電波で受け取ることで、信号生成回路907からの信号を受信すること
ができる。
【0129】
このように半導体装置900とリーダとの間における通信は、キャリア(搬送波)として
用いる電波を変調することで行うことが出来る。キャリアとして、125kHz、13.
56MHz、950MHzなど様々な周波数の電波を用いることができる。変調の方式も
振幅変調、周波数変調、位相変調など様々な方式があるが、特に限定はされない。
【0130】
信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方
式など様々な種類に分類することが出来る。電磁結合方式や電磁誘導方式の場合、強い電
波に半導体装置がさらされることで、アンテナに過度に大きい交流電圧が生じてしまう恐
れがある。本発明の整流回路を用いることは、過度に大きい交流電圧によって集積回路内
の、集積回路において半導体素子が劣化または破壊されるのを防止することができるので
、電磁結合方式や電磁誘導方式の場合は特に有効である。
【0131】
メモリ909は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモ
リ909として、例えばSRAM、DRAM、フラッシュメモリ、EEPROM、FeR
AMなどを用いることが出来る。
【0132】
本実施例では、アンテナ901を有する半導体装置900の構成について説明しているが
、本発明の半導体装置は必ずしもアンテナを有していなくとも良い。また図9に示した半
導体装置に、発振回路または二次電池を設けても良い。
【0133】
また図9では、アンテナを1つだけ有する半導体装置の構成について説明したが、本発明
はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのア
ンテナとの、2つのアンテナを有していても良い。アンテナが1つだと、例えば950M
Hzの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の
無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げ
て近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しか
しアンテナが2つあると、電力を供給する電波の周波数と、信号を送るための電波の周波
数とを使い分けることができる。例えば電力を送る際は電波の周波数を13.56MHz
として磁界を用い、信号を送る際は電波の周波数を950MHzとして電界を用いること
ができる。このように機能合わせてアンテナを使い分けることによって、電力の供給は近
距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。
【0134】
本実施例は、実施の形態1〜3、実施例1〜4と適宜組み合わせて実施することが可能で
ある。
【実施例6】
【0135】
次に、本発明の半導体装置の外観について説明する。
【0136】
図10(A)に、チップ状に形成された本発明の半導体装置の一形態を、斜視図で示す。
1601は集積回路、1602はアンテナに相当する。アンテナ1602は集積回路16
01に接続されている。1603は基板、1604はカバー材に相当する。本発明の整流
回路は集積回路1601に含まれている。集積回路1601は基板1603上に形成され
ており、カバー材1604は集積回路1601及びアンテナ1602を覆うように基板1
603と重なっている。なおアンテナ1602は基板1603上にて形成されていても良
いし、別途形成したアンテナ1602を、集積回路1601形成後に基板1603上に貼
り付けても良い。
【0137】
図10(B)に、カード状に形成された本発明の半導体装置の一形態を、斜視図で示す。
1605は集積回路、1606はアンテナに相当し、アンテナ1606は集積回路160
5に接続されている。1608はインレットシートとして機能する基板、1607、16
09はカバー材に相当する。集積回路1605及びアンテナ1606は基板1608上に
形成されており、基板1608は2つのカバー材1607、1609の間に挟まれている

【0138】
なお図10(A)及び図10(B)では、アンテナ1602及びアンテナ1606がコイ
ル状になっている場合を図示しているが、本発明にて用いられるアンテナの形状はこれに
限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ1602及びアン
テナ1606はコイル状である必要はない。
【0139】
本発明の整流回路は、可変容量を含め、全て通常のMOSのプロセスで形成することが可
能である。よって、整流回路、ひいては該整流回路を用いた半導体装置を小型化すること
が出来る。
【実施例7】
【0140】
次に、本発明の半導体装置の作製方法について詳しく述べる。なお本実施例では薄膜トラ
ンジスタ(TFT)を半導体素子の一例として示すが、本発明の半導体装置に用いられる
半導体素子はこれに限定されない。例えばTFTの他に、記憶素子、ダイオード、抵抗、
コイル、容量、インダクタなどを用いることができる。
【0141】
まず図12(A)に示すように、耐熱性を有する基板300上に、絶縁膜301、剥離層
302、下地膜として機能する絶縁膜303と、半導体膜304とを順に形成する。絶縁
膜301、剥離層302、絶縁膜303及び半導体膜304は連続して形成することが可
能である。
【0142】
基板300として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基
板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等
の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度は低い
傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である

【0143】
プラスチック基板として、ポリエチレンテレフタレート(PET)に代表されるポリエス
テル、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカ
ーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホ
ン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレ
ンテレフタレート(PBT)、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、
ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【0144】
なお本実施例では、剥離層302を基板300上の全面に設けているが本発明はこの構成
に限定されない。例えばフォトリソグラフィ法などを用いて、基板300上において剥離
層302を部分的に形成する様にしても良い。
【0145】
絶縁膜301、絶縁膜303は、CVD法やスパッタリング法等を用いて、酸化珪素、窒
化珪素(SiNx、Si等)、酸化窒化珪素(SiOxNy)(x>y>0)、窒
化酸化珪素(SiNxOy)(x>y>0)等の絶縁性を有する材料を用いて形成する。
【0146】
絶縁膜301、絶縁膜303は、基板300中に含まれるNaなどのアルカリ金属やアル
カリ土類金属が半導体膜304中に拡散し、TFTなどの半導体素子の特性に悪影響を及
ぼすのを防ぐために設ける。また絶縁膜303は、剥離層302に含まれる不純物元素が
半導体膜304中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において
、半導体素子を保護する役目も有している。
【0147】
絶縁膜301、絶縁膜303は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を
積層して用いたものであっても良い。本実施例では、膜厚100nmの酸化窒化珪素膜、
膜厚50nmの窒化酸化珪素膜、膜厚100nmの酸化窒化珪素膜を順に積層して絶縁膜
303を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例
えば、下層の酸化窒化珪素膜に代えて、膜厚0.5〜3μmのシロキサン系樹脂をスピン
コート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また
、中層の窒化酸化珪素膜に代えて、窒化珪素膜(SiNx、Si等)を用いてもよ
い。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それ
ぞれの膜厚は、0.05〜3μmとするのが望ましく、その範囲から自由に選択すること
ができる。
【0148】
或いは、剥離層302に最も近い、絶縁膜303の下層を酸化窒化珪素膜または酸化珪素
膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【0149】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも1種を有していても良い。
【0150】
酸化珪素膜は、SiH/O、TEOS(テトラエトキシシラン)/O等の混合ガス
を用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によっ
て形成することができる。また、窒化珪素膜は、代表的には、SiH/NHの混合ガ
スを用い、プラズマCVDによって形成することができる。また、酸化窒化珪素膜、窒化
酸化珪素膜は、代表的には、SiH/NOの混合ガスを用い、プラズマCVDによっ
て形成することができる。
【0151】
剥離層302は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を
用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層さ
れた積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属
酸化窒化物を用いてもよい。剥離層302は、スパッタ法やプラズマCVD法等の各種C
VD法等を用いて形成することができる。
【0152】
剥離層302に用いられる金属としては、タングステン(W)、モリブデン(Mo)、チ
タン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co
)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パ
ラジウム(Pd)、オスミウム(Os)またはイリジウム(Ir)等が挙げられる。剥離
層302は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された
膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【0153】
また剥離層302は珪素(Si)単体で形成された膜を用いても良いし、珪素(Si)を
主成分とする化合物で形成された膜を用いても良い。或いは、珪素(Si)と上記金属と
を含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶の
いずれでもよい。
【0154】
剥離層302は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用い
ても良い。金属膜と金属酸化膜とが積層された剥離層302は、元となる金属膜を形成し
た後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には
、酸素雰囲気中またはNO雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素
雰囲気中またはNO雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる
金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、酸化を
行うことが出来る。また元となる金属膜上に接するように、窒化酸化珪素膜または窒化珪
素膜を形成することで、窒化を行うことが出来る。
【0155】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が1×1011cm
以上、好ましくは1×1011cm−3から9×1015cm−3以下であり、マイク
ロ波(例えば周波数2.45GHz)などの高周波を用いた高密度プラズマ処理を行って
も良い。
【0156】
なお元となる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層3
02を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するよ
うにしても良い。
【0157】
例えば金属としてタングステンを用いる場合、スパッタ法やCVD法等により元となる金
属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これ
により、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの
酸化物で形成された金属酸化膜とを、形成することができる。
【0158】
なおタングステンの酸化物はWOxで表される。xは2以上3以下の範囲内にあり、xが
2の場合(WO)、xが2.5の場合(W)、xが2.75の場合(W11
)、xが3の場合(WO)となる。タングステンの酸化物を形成するにあたりxの値に
特に制約はなく、エッチングレート等をもとにxの値を定めれば良い。
【0159】
半導体膜304は、絶縁膜303を形成した後、大気に曝さずに形成することが望ましい
。半導体膜304の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは
50〜150nm)とする。なお半導体膜304は、非晶質半導体であっても良いし、多
結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用い
ることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜
4.5atomic%程度であることが好ましい。
【0160】
なお半導体膜304は、公知の技術により結晶化しても良い。公知の結晶化方法としては
、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元
素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板
300として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結
晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、950
℃程度の高温アニールを自由に組み合わせた結晶法を用いても良い。
【0161】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜304
の耐性を高めるために、550℃、4時間の加熱処理を該半導体膜304に対して行なう
。そして連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波のレーザ
光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:Y
VOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355
nm)を用いるのが望ましい。具体的には、連続発振のYVOレーザから射出されたレ
ーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、
好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体
膜304に照射する。このときのエネルギー密度は0.01〜100MW/cm程度(
好ましくは0.1〜10MW/cm)が必要である。そして、走査速度を10〜200
0cm/sec程度とし、照射する。
【0162】
連続発振の気体レーザとして、Arレーザ、Krレーザなどを用いることが出来る。また
連続発振の固体レーザとして、YAGレーザ、YVOレーザ、YLFレーザ、YAlO
レーザ、フォルステライト(MgSiO)レーザ、GdVOレーザ、Y
ーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレー
ザなどを用いることが出来る。
【0163】
またパルス発振のレーザとして、例えばArレーザ、Krレーザ、エキシマレーザ、CO
レーザ、YAGレーザ、Yレーザ、YVOレーザ、YLFレーザ、YAlO
レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレ
ーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【0164】
また、パルス発振のレーザ光の発振周波数を10MHz以上とし、通常用いられている数
十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なって
も良い。パルス発振でレーザ光を半導体膜304に照射してから半導体膜304が完全に
固化するまでの時間は数十nsec〜数百nsecと言われている。よって上記周波数を
用いることで、半導体膜304がレーザ光によって溶融してから固化するまでに、次のパ
ルスのレーザ光を照射できる。したがって、半導体膜304中において固液界面を連続的
に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半
導体膜304が形成される。具体的には、含まれる結晶粒の走査方向における幅が10〜
30μm、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形
成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成するこ
とで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜30
4の形成が可能となる。
【0165】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並
行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波
のレーザ光とを並行して照射するようにしても良い。
【0166】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。
これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度の
ばらつきによって生じる閾値のばらつきを抑えることができる。
【0167】
上述したレーザ光の照射により、結晶性がより高められた半導体膜304が形成される。
なお、予め半導体膜304に、スパッタ法、プラズマCVD法、熱CVD法などで形成し
た多結晶半導体を用いるようにしても良い。
【0168】
また本実施例では半導体膜304を結晶化しているが、結晶化せずに非晶質珪素半導体膜
または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半
導体を用いたTFTは、多結晶半導体を用いたTFTよりも作製工程が少ない分、コスト
を抑え、歩留まりを高くすることができるというメリットを有している。
【0169】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪
素を含む気体としては、SiH、Siが挙げられる。この珪素を含む気体を、水
素、水素及びヘリウムで希釈して用いても良い。
【0170】
次に図12(B)に示すように、半導体膜304を所定の形状に加工(パターニング)し
、島状の半導体膜305〜307を形成する。そして、島状の半導体膜305〜307を
覆うように、ゲート絶縁膜308を形成する。ゲート絶縁膜308は、プラズマCVD法
またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化
珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、
例えば、基板300側から酸化珪素膜、窒化珪素膜、酸化珪素膜の3層構造とするのが好
ましい。
【0171】
ゲート絶縁膜308は、高密度プラズマ処理を行うことにより島状の半導体膜305〜3
07の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えば
He、Ar、Kr、Xeなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの
混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで
、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマ
で生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジ
カルを含む場合もある)によって、半導体膜の表面を酸化または窒化することにより、1
〜20nm、代表的には膜厚5〜10nmの絶縁膜が半導体膜に接するように形成される
。この膜厚5〜10nmの絶縁膜をゲート絶縁膜308として用いる。
【0172】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲ
ート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラ
ズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのば
らつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理
を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化
が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成す
ることができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部ま
たは全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【0173】
次に図12(C)に示すように、ゲート絶縁膜308上に導電膜を形成した後、該導電膜
を所定の形状に加工(パターニング)することで、島状の半導体膜305〜307の上方
にゲート電極309を形成する。本実施例では積層された2つの導電膜をパターニングし
てゲート電極309を形成する。導電膜は、タンタル(Ta)、タングステン(W)、チ
タン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr
)、ニオブ(Nb)等を用いることが出来る。また上記金属を主成分とする合金を用いて
も良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与する
リン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い

【0174】
本実施例では、1層目の導電膜として窒化タンタル膜またはタンタル(Ta)膜を、2層
目の導電膜としてタングステン(W)膜を用いる。2つの導電膜の組み合わせとして、本
実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモ
リブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。
タングステンや窒化タンタルは、耐熱性が高いため、2層の導電膜を形成した後の行程に
おいて、熱活性化を目的とした加熱処理を行うことができる。また、2層目の導電膜の組
み合わせとして、例えば、n型を付与する不純物がドーピングされた珪素とNiSi(ニ
ッケルシリサイド)、n型を付与する不純物がドーピングされたSiとWSix等も用い
ることが出来る。
【0175】
また、本実施例ではゲート電極309を積層された2つの導電膜で形成しているが、本実
施例はこの構成に限定されない。ゲート電極309は単層の導電膜で形成されていても良
いし、3つ以上の導電膜を積層することで形成されていても良い。3つ以上の導電膜を積
層する3層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採
用するとよい。
【0176】
導電膜の形成にはCVD法、スパッタリング法等を用いることが出来る。本実施例では1
層目の導電膜を20〜100nmの厚さで形成し、2層目の導電膜を100〜400nm
の厚さで形成する。
【0177】
なおゲート電極309を形成する際に用いるマスクとして、レジストの代わりに酸化珪素
、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、
酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減
りがレジストよりも少ないため、所望の幅を有するゲート電極309を形成することがで
きる。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極309を形成して
も良い。
【0178】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定
のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【0179】
次に、ゲート電極309をマスクとして、島状の半導体膜305〜307に、n型を付与
する不純物元素(代表的にはP(リン)またはAs(砒素))を低濃度にドープする(第
1のドーピング工程)。第1のドーピング工程の条件は、ドーズ量:1×1015〜1×
1019/cm、加速電圧:50〜70keVとしたが、これに限定されるものではな
い。この第1のドーピング工程によって、ゲート絶縁膜308を介してドーピングがなさ
れ、島状の半導体膜305〜307に、一対の低濃度不純物領域310がそれぞれ形成さ
れる。なお、第1のドーピング工程は、pチャネル型TFTとなる島状の半導体膜305
をマスクで覆って行っても良い。
【0180】
次に図13(A)に示すように、nチャネル型TFTとなる島状の半導体膜306、30
7を覆うように、マスク311を形成する。そしてマスク311に加えてゲート電極30
9をマスクとして用い、島状の半導体膜305に、p型を付与する不純物元素(代表的に
はB(ホウ素))を高濃度にドープする(第2のドーピング工程)。第2のドーピング工
程の条件は、ドーズ量:1×1019〜1×1020/cm、加速電圧:20〜40k
eVとして行なう。この第2のドーピング工程によって、ゲート絶縁膜308を介してド
ーピングがなされ、島状の半導体膜305に、p型の高濃度不純物領域312が形成され
る。
【0181】
次に図13(B)に示すように、マスク311をアッシング等により除去した後、ゲート
絶縁膜308及びゲート電極309を覆うように、絶縁膜を形成する。該絶縁膜は、プラ
ズマCVD法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または
窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。
本実施例では、膜厚100nmの酸化珪素膜をプラズマCVD法によって形成する。
【0182】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜308及び該絶縁
膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜308が部分的
にエッチングされて、島状の半導体膜305〜307上に部分的に形成されたゲート絶縁
膜313が形成される。また上記異方性エッチングにより絶縁膜が部分的にエッチングさ
れて、ゲート電極309の側面に接するサイドウォール314が形成される。サイドウォ
ール314は、LDD(Lightly Doped drain)領域を形成する際の
ドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、CHF
Heの混合ガスを用いる。なお、サイドウォール314を形成する工程は、これらに限定
されるものではない。
【0183】
次にpチャネル型TFTとなる島状の半導体膜305を覆うようにマスクを形成する。そ
して、形成したマスクに加えてゲート電極309及びサイドウォール314をマスクとし
て用い、n型を付与する不純物元素(代表的にはPまたはAs)を高濃度にドープする(
第3のドーピング工程)。第3のドーピング工程の条件は、ドーズ量:1×1019〜1
×1020/cm、加速電圧:60〜100keVとして行なう。この第3のドーピン
グ工程によって、島状の半導体膜306、307に、一対のn型の高濃度不純物領域31
5がそれぞれ形成される。
【0184】
なおサイドウォール314は、後に高濃度のn型を付与する不純物をドーピングし、サイ
ドウォール314の下部に低濃度不純物領域またはノンドープのオフセット領域を形成す
る際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領
域の幅を制御するには、サイドウォール314を形成する際の異方性エッチングの条件ま
たはサイドウォール314を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール
314のサイズを調整すればよい。
【0185】
次に、マスクをアッシング等により除去した後、不純物領域の加熱処理による活性化を行
っても良い。例えば、50nmの酸化窒化珪素膜を形成した後、550℃、4時間、窒素
雰囲気中において、加熱処理を行なえばよい。
【0186】
また、水素を含む窒化珪素膜を、100nmの膜厚に形成した後、410℃、1時間、窒
素雰囲気中において加熱処理を行ない、島状の半導体膜305〜307を水素化する工程
を行なっても良い。或いは、水素を含む雰囲気中で、300〜450℃で1〜12時間の
加熱処理を行ない、島状の半導体膜305〜307を水素化する工程を行なっても良い。
加熱処理には、熱アニール、レーザーアニール法またはRTA法などを用いることが出来
る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行
うことが出来る。また、水素化の他の手段として、プラズマ水素化(プラズマにより励起
された水素を用いる)を行っても良い。この水素化の工程により、熱的に励起された水素
によりダングリングボンドを終端することができる。
【0187】
上述した一連の工程により、nチャネル型TFT318、319、pチャネル型TFT3
17が形成される。
【0188】
次に図13(C)に示すように、TFT317〜319を保護するためのパッシベーショ
ン膜として機能する絶縁膜320を形成する。絶縁膜320は必ずしも設ける必要はない
が、絶縁膜320を形成することで、アルカリ金属やアルカリ土類金属などの不純物がT
FT317〜319へ侵入するのを防ぐことが出来る。具体的に絶縁膜320として、窒
化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるの
が望ましい。本実施例では、膜厚600nm程度の酸化窒化珪素膜を、絶縁膜320とし
て用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【0189】
次に、TFT317〜319を覆うように、絶縁膜320上に絶縁膜321を形成する。
絶縁膜321は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等
の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率
材料(low−k材料)、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化
酸化珪素、PSG(リンシリケートガラス)、BPSG(リンボロンシリケートガラス)
、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、
アルキル基、または芳香族炭化水素のうち少なくとも1種を有していても良い。なお、こ
れらの材料で形成される絶縁膜を複数積層させることで、絶縁膜321を形成しても良い

【0190】
絶縁膜321の形成には、その材料に応じて、CVD法、スパッタ法、SOG法、スピン
コート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オ
フセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いることができる。
【0191】
次に島状の半導体膜305〜307がそれぞれ一部露出するように絶縁膜320及び絶縁
膜321にコンタクトホールを形成する。そして、導電膜322と、該コンタクトホール
を介して島状の半導体膜305〜307に接する導電膜323〜326とを形成する。コ
ンタクトホール開口時のエッチングに用いられるガスは、CHFとHeの混合ガスを用
いたが、これに限定されるものではない。
【0192】
導電膜322〜326は、CVD法やスパッタリング法等により形成することができる。
具体的に導電膜322〜326として、アルミニウム(Al)、タングステン(W)、チ
タン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt
)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭
素(C)、珪素(Si)等を用いることが出来る。また上記金属を主成分とする合金を用
いても良いし、上記金属を含む化合物を用いても良い。導電膜322〜326は、上記金
属が用いられた膜を単層または複数積層させて形成することが出来る。
【0193】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含む
ものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一
方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウム
シリコンは抵抗値が低く、安価であるため、導電膜322〜326を形成する材料として
最適である。特にアルミニウムシリコン(Al−Si)膜は、導電膜322〜326をパ
ターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて
防止することができる。また、珪素(Si)の代わりに、アルミニウム膜に0.5%程度
のCuを混入させても良い。
【0194】
導電膜322〜326は、例えば、バリア膜とアルミニウムシリコン(Al−Si)膜と
バリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタン膜
とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物
、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリ
コン(Al−Si)膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニ
ウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素で
あるチタンを用いてバリア膜を形成すると、島状の半導体膜305〜307上に薄い酸化
膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜32
3〜326と島状の半導体膜305〜307が良好なコンタクトをとることができる。ま
たバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜322〜
326をチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの順に積層さ
れた5層構造とすることが出来る。
【0195】
なお、導電膜324、325はnチャネル型TFT318の高濃度不純物領域315に接
続されている。導電膜325、326はnチャネル型TFT319の高濃度不純物領域3
15に接続されている。導電膜323はpチャネル型TFT317の高濃度不純物領域3
12に接続されている。pチャネル型TFT317は、導電膜323によりその不純物領
域312が全て電気的に接続されている。またpチャネル型TFT317は2つのゲート
電極309が電気的に接続されており、MOSバラクタとして機能する。
【0196】
次に図14(A)に示すように、導電膜322〜326を覆うように絶縁膜330を形成
し、その後、導電膜322の一部が露出するように、該絶縁膜330にコンタクトホール
を形成する。そして該コンタクトホールおいて導電膜322と接するように、導電膜33
1を形成する。導電膜322〜326に用いることが出来る材料であるならば、導電膜3
31の材料として使用することが出来る。
【0197】
絶縁膜330は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成するこ
とができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、
ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜なら
ば酸化珪素、酸化窒化珪素、窒化酸化珪素、DLC(ダイヤモンドライクカーボン)に代
表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を
形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶
縁膜330はその材料に応じて、CVD法、スパッタ法、液滴吐出法または印刷法でなど
で形成することが出来る。
【0198】
次にアンテナとして機能する導電膜332を、その一部が導電膜331と接するように形
成する。導電膜332は、銀(Ag)、金(Au)、銅(Cu)、パラジウム(Pd)、
クロム(Cr)、白金(Pt)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta
)、タングステン(W)、アルミニウム(Al)、鉄(Fe)、コバルト(Co)、亜鉛
(Zn)、錫(Sn)、ニッケル(Ni)などの金属を用いて形成することが出来る。導
電膜332は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成され
た膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜332
は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【0199】
導電膜332は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷
法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて
形成することが出来る。
【0200】
例えばスクリーン印刷法を用いる場合、粒径が数nmから数十μmの導電性を有する粒子
(導電体粒子)を有機樹脂に分散させた導電性のペーストを、絶縁膜330上に選択的に
印刷することで導電膜332を形成することができる。導電体粒子は、銀(Ag)、金(
Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル
(Ta)、モリブデン(Mo)、錫(Sn)、鉛(Pb)、亜鉛(Zn)、クロム(Cr
)またはチタン(Ti)等を用いて形成することが出来る。導電体粒子は上記金属で形成
されたものの他に、上記金属を主成分とする合金で形成されていても良いし、上記金属を
含む化合物を用いて形成されていても良い。またハロゲン化銀の微粒子または分散性ナノ
粒子も用いることができる。また、導電性ペーストに含まれる有機樹脂として、ポリイミ
ド、シロキサン系樹脂、エポキシ樹脂、珪素樹脂等を用いることが出来る。
【0201】
上記金属の合金の一例として、銀(Ag)とパラジウム(Pd)、銀(Ag)と白金(P
t)、金(Au)と白金(Pt)、金(Au)とパラジウム(Pd)、銀(Ag)と銅(
Cu)の組み合わせが挙げられる。また例えば、銅(Cu)を銀(Ag)でコートした導
電体粒子なども用いることが可能である。
【0202】
なお導電膜332の形成にあたり、印刷法や液滴吐出法で導電性のペーストを押し出した
後に焼成することが好ましい。例えば、導電性のペーストに、銀を主成分とする導電体粒
子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲
で焼成することにより、導電膜332を形成することができる。焼成は、赤外ランプ、キ
セノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉
を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Nd:YAGレ
ーザを用いたレーザーアニール法で行なっても良い。また、半田や鉛フリーの半田を主成
分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好
ましい。半田や鉛フリーの半田は、低コストであるといった利点を有している。
【0203】
印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも導電膜332を形成す
ることが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、
エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスク
を用いなくとも良いので、半導体装置の作製に費やされるコストを抑えることができる。
【0204】
次に図14(B)に示すように、導電膜331及び導電膜332を覆うように、絶縁膜3
30上に絶縁膜333を形成する。絶縁膜333は、有機樹脂膜、無機絶縁膜またはシロ
キサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エ
ポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用
いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、DLC(
ダイヤモンドライクカーボン)に代表される炭素を含む膜などを用いることができる。な
おフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷
法で形成することができる。また絶縁膜333はその材料に応じて、CVD法、スパッタ
法、液滴吐出法または印刷法でなどで形成することが出来る。
【0205】
次に図15(A)に示すように、絶縁膜303から絶縁膜333までの、TFTに代表さ
れる半導体素子と各種導電膜を含む層(以下、「素子形成層334」と記す)を、基板3
00から剥離する。本実施例では、第1のシート材335を素子形成層334の絶縁膜3
33側の面に貼り合わせ、物理的な力を用いて基板300から素子形成層334を剥離す
る。剥離層302は、全て除去せず一部が残存した状態であっても良い。
【0206】
また上記剥離は、剥離層302のエッチングを用いた方法で行っても良い。この場合、剥
離層302が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、U
V光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、溝を形成する。溝
は、剥離層302が露出する程度の深さを有していれば良い。そしてエッチングガスとし
てフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばClF(三
フッ化塩素)を用い、温度:350℃、流量:300sccm、気圧:6Torr、時間
:3hの条件で行なう。また、ClFガスに窒素を混ぜたガスを用いても良い。ClF
等のフッ化ハロゲンを用いることで、剥離層302が選択的にエッチングされ、基板3
00をTFT317〜319から剥離することができる。なおフッ化ハロゲンは、気体で
あっても液体であってもどちらでも良い。
【0207】
次に図15(B)に示すように、素子形成層334の上記剥離により露出した面に、第2
のシート材336を貼り合わせた後、素子形成層334を第1のシート材335から剥離
する。
【0208】
なお基板300上に複数の半導体装置に対応する半導体素子を形成している場合には、素
子形成層334を半導体装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置
、スクライブ装置等を用いることができる。
【0209】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが
、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを
、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電
気的な接続は、異方導電性フィルム(ACF(Anisotropic Conduct
ive Film))や異方導電性ペースト(ACP(Anisotropic Con
ductive Paste))等で圧着させることにより電気的に接続することが出来
る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や
半田接合等を用いて接続を行うことも可能である。
【0210】
なお、図15(B)に示す半導体装置が完成したら、絶縁膜333を覆うように第3のシ
ート材を貼り合わせ、加熱処理と加圧処理の一方または両方を行って第2のシート材33
6と第3のシート材を貼り合わせる様にしても良い。第2のシート材336、第3のシー
ト材として、ホットメルトフィルム等を用いることができる。また第3のシート材を用意
せずとも、第1のシート材335を剥離せずに、第1のシート材335と第2のシート材
336を貼り合わせる様にしても良い。
【0211】
また第2のシート材336、第3のシート材として、静電気等を防止する帯電防止対策を
施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。帯電防止フィ
ルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって
半導体素子に悪影響が及ぶことを抑制することができる。
【0212】
帯電防止フィルムは、帯電を防ぐことが出来る材料(帯電防止剤)がフィルムに練り込ま
れたタイプ、フィルムそのものが帯電を防ぐ効果を有するタイプ、及び帯電防止剤をフィ
ルムにコーティングしたタイプ等が挙げられる。帯電防止剤は、ノニオンポリマー系、ア
ニオンポリマー系、カチオンポリマー系、ノニオン界面活性剤系、アニオン界面活性剤系
、カチオン界面活性剤系、両性界面活性剤系を用いることが出来る。また金属、インジウ
ムと錫の酸化物(ITO)等も帯電防止剤として用いることが出来る。また帯電を防ぐ効
果を有するフィルムの材料として、オレフィン系樹脂、ABS樹脂、スチレン系樹脂、P
MMA樹脂、ポリカーボネート系樹脂、PVCポリエステル系樹脂、ポリアミド樹脂、変
性PPO樹脂などを用いることが出来る。
【0213】
なお、本実施例は、上記実施の形態及び実施例と組み合わせて実施することが出来る。
【実施例8】
【0214】
本実施例では、単結晶基板に形成されたトランジスタを用いて、本発明の半導体装置を作
製する例について説明する。単結晶基板に形成されたトランジスタは特性のばらつきを抑
えることが出来るので、半導体装置に用いるトランジスタの数を抑えることが出来る。
【0215】
まず図16(A)に示すように、半導体基板2300に、半導体素子を電気的に分離する
ための素子分離用絶縁膜2301を絶縁膜で形成する。素子分離用絶縁膜2301の形成
により、トランジスタを形成するための領域(素子形成領域)2302と、素子形成領域
2303とを電気的に分離することが出来る。
【0216】
半導体基板2300は、例えば、n型またはp型の導電型を有する単結晶シリコン基板、
化合物半導体基板(GaAs基板、InP基板、GaN基板、SiC基板、サファイア基
板、ZnSe基板等)、貼り合わせ法またはSIMOX(Separation by
Implanted Oxygen)法を用いて作製されたSOI(Silicon o
n Insulator)基板等を用いることができる。
【0217】
素子分離用絶縁膜2301の形成には、選択酸化法(LOCOS(Local Oxid
ation of Silicon)法)またはトレンチ分離法等を用いることができる

【0218】
また本実施例ではn型の導電型を有する単結晶シリコン基板を半導体基板2300として
用い、素子形成領域2303にpウェル2304を形成した例を示している。半導体基板
2300の素子形成領域2303に形成されたpウェル2304は、p型の導電型を付与
する不純物元素を素子形成領域2303に選択的に導入することによって形成することが
できる。p型を付与する不純物元素としては、ボロン(B)、アルミニウム(Al)、ガ
リウム(Ga)等を用いることができる。また半導体基板2300としてp型の導電型を
有する半導体基板を用いる場合、素子形成領域2302にn型を付与する不純物元素を選
択的に導入し、nウェルを形成すれば良い。
【0219】
なお本実施例では、半導体基板2300としてn型の導電型を有する半導体基板を用いて
いるため、素子形成領域2302には不純物元素の導入を行っていない。しかし、n型を
付与する不純物元素を導入することにより素子形成領域2302にnウェルを形成しても
よい。n型を付与する不純物元素としては、リン(P)やヒ素(As)等を用いることが
できる。
【0220】
次に図16(B)に示すように、素子形成領域2302、2303を覆うように絶縁膜2
305、2306をそれぞれ形成する。本実施例では、半導体基板2300を熱酸化する
ことで素子形成領域2302、2303に形成された酸化珪素膜を、絶縁膜2305、2
306として用いる。また、熱酸化により酸化珪素膜を形成した後、窒化処理を行うこと
によって酸化珪素膜の表面を窒化させて酸窒化珪素膜を形成し、酸化珪素膜と酸窒化珪素
膜とが積層された層を絶縁膜2305、2306として用いても良い。
【0221】
他にも、上述したように、プラズマ処理を用いて絶縁膜2305、2306を形成しても
よい。例えば、高密度プラズマ処理により半導体基板2300の表面を酸化または窒化す
ることで、素子形成領域2302、2303に、絶縁膜2305、2306として用いる
酸化珪素(SiOx)膜または窒化珪素(SiNx)膜を形成することができる。
【0222】
次に図16(C)に示すように、絶縁膜2305、2306を覆うように導電膜を形成す
る。本実施例では、導電膜として、順に積層された導電膜2307と導電膜2308とを
用いた例を示している。導電膜は、単層の導電膜を用いていても良いし、3層以上の導電
膜が積層された構造を用いていても良い。
【0223】
導電膜2307、2308として、タンタル(Ta)、タングステン(W)、チタン(T
i)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオ
ブ(Nb)等を用いることが出来る。また導電膜2307、2308は、上記金属で形成
された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化
合物を用いて形成された膜を用いても良い。または、半導体膜に導電性を付与するリン等
の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。本実
施例では、窒化タンタルを用いて導電膜2307を形成し、タングステンを用いて導電膜
2308を形成する。
【0224】
次に図17(A)に示すように、積層して設けられた導電膜2307、2308を所定の
形状に加工(パターニング)することによって、絶縁膜2305、2306上にゲート電
極2309、2310を形成する。
【0225】
次に図17(B)に示すように、素子形成領域2302を覆うように、レジストでマスク
2311を選択的に形成する。そして、素子形成領域2303に不純物元素を導入する。
マスク2311に加えてゲート電極2310もマスクとして機能するので、上記不純物元
素の導入により、pウェル2304にソース領域またはドレイン領域として機能する不純
物領域2312と、チャネル形成領域2313が形成される。不純物元素は、n型を付与
する不純物元素またはp型を付与する不純物元素を用いる。n型を付与する不純物元素と
しては、リン(P)やヒ素(As)等を用いることができる。p型を付与する不純物元素
としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることがで
きる。本実施例では、不純物元素として、リン(P)を用いる。
【0226】
次にマスク2311を除去した後、図17(C)に示すように、素子形成領域2303を
覆うようにレジストでマスク2314を選択的に形成する。そして素子形成領域2302
に不純物元素を導入する。マスク2314に加えてゲート電極2309もマスクとして機
能するので、上記不純物元素の導入により、素子形成領域2302内の半導体基板230
0において、ソース領域またはドレイン領域として機能する不純物領域2315と、チャ
ネル形成領域2316が形成される。不純物元素としては、n型を付与する不純物元素ま
たはp型を付与する不純物元素を用いる。n型を付与する不純物元素としては、リン(P
)やヒ素(As)等を用いることができる。p型を付与する不純物元素としては、ボロン
(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができる。本実施例で
は、図17(B)で素子形成領域2303に導入した不純物元素と異なる導電型を有する
不純物元素(例えば、ボロン(B))を導入する。
【0227】
次に図18(A)に示すように、絶縁膜2305、2306、ゲート電極2309、23
10を覆うように絶縁膜2317を形成する。そして絶縁膜2317にコンタクトホール
を形成し、不純物領域2312、2315を一部露出させる。次にコンタクトホールを介
して不純物領域2312、2315と接続する導電膜2318を形成する。導電膜231
8は、CVD法やスパッタリング法等により形成することができる。
【0228】
絶縁膜2317は、無機絶縁膜、有機樹脂膜またはシロキサン系絶縁膜を用いて形成する
ことができる。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、DLC(ダイ
ヤモンドライクカーボン)に代表される炭素を含む膜などを用いることができる。有機樹
脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノー
ル、ベンゾシクロブテンなどを用いることが出来る。また絶縁膜2317はその材料に応
じて、CVD法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。
【0229】
なお本発明の半導体装置に用いるトランジスタは、本実施例において図示した構造に限定
されるものではない。例えば、逆スタガ構造であっても良い。
【0230】
次に図18(B)に示すように層間膜2324を形成する。そして層間膜2324をエッ
チングしコンタクトホールを形成し、導電膜2318の一部を露出させる。層間膜232
4は樹脂には限定せず、CVD酸化膜など他の膜であっても良いが、平坦性の観点から樹
脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクト
ホールを形成しても良い。次に層間膜2324上に、コンタクトホールを介して導電膜2
318と接する配線2325を形成する。
【0231】
次にアンテナとして機能する導電膜2326を、配線2325と接するように形成する。
導電膜2326は、銀(Ag)、金(Au)、銅(Cu)、パラジウム(Pd)、クロム
(Cr)、白金(Pt)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タ
ングステン(W)、アルミニウム(Al)、鉄(Fe)、コバルト(Co)、亜鉛(Zn
)、錫(Sn)、ニッケル(Ni)などの金属を用いて形成することが出来る。導電膜2
326は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜
、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜2326は
、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【0232】
導電膜2326は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印
刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用い
て形成することが出来る。
【0233】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが
、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを
、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電
気的な接続は、異方導電性フィルム(ACF(Anisotropic Conduct
ive Film))や異方導電性ペースト(ACP(Anisotropic Con
ductive Paste))等で圧着させることにより電気的に接続することが出来
る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や
半田接合等を用いて接続を行うことも可能である。
【0234】
上記作製方法を用いることで、本発明の半導体装置は、半導体基板にトランジスタを形成
し、その上に薄膜二次電池を有する構成を取り得る。上記構成により、より極薄化、小型
化された半導体装置を提供することができる。
【0235】
なお、本実施例は、上記実施の形態及び実施例と組み合わせて実施することが出来る。
【実施例9】
【0236】
本実施例では、図3(A)に示した本発明の整流回路の構成を、その上面図を用いて説明
する。
【0237】
図11に、本発明の整流回路の上面図を示す。図11において、103は可変容量、10
4はダイオード、105はダイオード、106は平滑用容量に相当する。図11では可変
容量103としてpチャネル型のMOSバラクタを用いている。またダイオード104、
ダイオード105として、nチャネル型のトランジスタを用いている。
【0238】
導電膜130には入力端子A1の電位が与えられている。そして、導電膜130は導電膜
132と接続されている。導電膜132は、その一部が、可変容量103として用いるM
OSバラクタの第1の電極として機能する。可変容量103が有する半導体膜131の不
純物領域は、MOSバラクタの第2の電極として機能し、全て導電膜134に接続されて
いる。
【0239】
導電膜137には入力端子A2の電位が与えられており、なおかつ導電膜137の電位は
出力端子OUT2の電位として後段の回路に与えられる。導電膜137は、ダイオード1
04が有する半導体膜135のソース領域と接続されている。導電膜133は、その一部
がダイオード104のゲート電極として機能し、導電膜137に接続されている。ダイオ
ード104が有する半導体膜135のドレイン領域は、導電膜134に接続されている。
【0240】
導電膜143は、その一部がダイオード105のゲート電極として機能し、導電膜134
に接続されている。ダイオード105が有する半導体膜136のソース領域は、導電膜1
34に接続されている。ダイオード105が有する半導体膜136のドレイン領域は、導
電膜138に接続されている。導電膜138の電位は、出力端子OUT1の電位として後
段の回路に与えられる。
【0241】
平滑用容量106が有する半導体膜140は、ゲート絶縁膜を間に挟んで導電膜141と
重なっている。導電膜141は導電膜138に接続されており、半導体膜140は導電膜
137に接続されている。ゲート絶縁膜を間に挟んで半導体膜140と導電膜141とが
重なっている領域が、平滑用容量106として機能する。
【0242】
なおダイオード104において、半導体膜135のドレイン領域はカソードとして機能し
、ソース領域はゲート電極と共にアノードとして機能する。またダイオード105におい
て、半導体膜136のドレイン領域はカソードとして機能し、ソース領域はゲート電極と
共にアノードとして機能する。
【0243】
本発明の整流回路は、通常の薄膜のトランジスタのプロセスを用いて形成することができ
る。よって、整流回路、延いては該整流回路を用いた半導体装置を作製するためのコスト
を抑えることが出来る。
【符号の説明】
【0244】
101 整流回路
102 アンテナ
103 可変容量
104 ダイオード
105 ダイオード
106 平滑用容量
107 インダクタ
108 共振容量
130 導電膜
131 半導体膜
132 導電膜
133 導電膜
134 導電膜
135 半導体膜
136 半導体膜
137 導電膜
138 導電膜
140 半導体膜
141 導電膜
143 導電膜
201 整流回路
202 アンテナ
203 可変容量
204 ダイオード
205 ダイオード
207 インダクタ
208 共振容量
209 抵抗
210 容量
300 基板
301 絶縁膜
302 剥離層
303 絶縁膜
304 半導体膜
305 半導体膜
306 半導体膜
308 ゲート絶縁膜
309 ゲート電極
310 不純物領域
311 マスク
312 不純物領域
313 ゲート絶縁膜
314 サイドウォール
315 不純物領域
317 TFT
318 TFT
319 TFT
320 絶縁膜
321 絶縁膜
322 導電膜
323 導電膜
324 導電膜
325 導電膜
330 絶縁膜
331 導電膜
332 導電膜
333 絶縁膜
334 素子形成層
335 シート材
336 シート材
401 破線
402 破線
501 整流回路
502 アンテナ
503 可変容量
504 ダイオード
505 ダイオード
506 平滑用容量
507 ダイオード
508 平滑用容量
601 整流回路
602 アンテナ
603 可変容量
604 ダイオード
605 ダイオード
606 平滑用容量
607 ダイオード
608 平滑用容量
701 整流回路
702 アンテナ
703 可変容量
704 ダイオード
705 ダイオード
706 平滑用容量
707 ダイオード
708 平滑用容量
709 可変容量
710 ダイオード
801 整流回路
802 アンテナ
803 可変容量
804 ダイオード
805 ダイオード
806 平滑用容量
807 ダイオード
808 平滑用容量
809 可変容量
810 ダイオード
900 半導体装置
901 アンテナ
902 集積回路
903 整流回路
904 復調回路
905 変調回路
906 レギュレータ
907 信号生成回路
908 エンコーダ
909 メモリ
1601 集積回路
1602 アンテナ
1603 基板
1604 カバー材
1605 集積回路
1606 アンテナ
1607 カバー材
1608 基板
1901 アンテナ
1902 リミッタ
1903 整流回路
1910 インダクタ
1911 共振容量
1912 スイッチ
2300 半導体基板
2301 素子分離用絶縁膜
2302 素子形成領域
2303 素子形成領域
2304 pウェル
2305 絶縁膜
2307 導電膜
2308 導電膜
2309 ゲート電極
2310 ゲート電極
2311 マスク
2312 不純物領域
2313 チャネル形成領域
2314 マスク
2315 不純物領域
2316 チャネル形成領域
2317 絶縁膜
2318 導電膜
2324 層間膜
2325 配線
2326 導電膜

【特許請求の範囲】
【請求項1】
第1のトランジスタと、
第2のトランジスタと、
素子と、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートの上方の第1の絶縁膜と、
前記第1の絶縁膜の上方の第1の導電膜と、
前記第1の導電膜の上方の第2の絶縁膜と、
前記第2の絶縁膜の上方の第2の導電膜と、
前記第2の導電膜の上方の第3の導電膜と、を有し、
前記第2の導電膜は、前記第2の絶縁膜のコンタクトホールにおいて前記第1の導電膜と接する領域を有し、
前記第3の導電膜は、前記第2の導電膜と接する領域を有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、
前記素子の第2の端子は、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記素子の第1の端子に第1の電圧が供給された場合の前記素子の第1の端子と前記素子の第2の端子との間の容量値は、前記素子の第1の端子に第2の電圧が供給された場合の前記素子の第1の端子と前記素子の第2の端子との間の容量値よりも小さい値を有し、
前記第2の電圧は、前記第1の電圧よりも大きい値を有することを特徴とする半導体装置。
【請求項2】
第1のトランジスタと、
第2のトランジスタと、
第3のトランジスタと、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートの上方の第1の絶縁膜と、
前記第1の絶縁膜の上方の第1の導電膜と、
前記第1の導電膜の上方の第2の絶縁膜と、
前記第2の絶縁膜の上方の第2の導電膜と、
前記第2の導電膜の上方の第3の導電膜と、を有し、
前記第2の導電膜は、前記第2の絶縁膜のコンタクトホールにおいて前記第1の導電膜と接する領域を有し、
前記第3の導電膜は、前記第2の導電膜と接する領域を有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第3のトランジスタのソース又はドレインは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのゲートに第1の電圧が供給された場合の前記第3のトランジスタのゲートと前記第3のトランジスタのソース又はドレインとの間の容量値は、前記第3のトランジスタのゲートに第2の電圧が供給された場合の前記第3のトランジスタのゲートと前記第3のトランジスタのソース又はドレインとの間の容量値よりも小さい値を有し、
前記第2の電圧は、前記第1の電圧よりも大きい値を有することを特徴とする半導体装置。
【請求項3】
第1のトランジスタと、
第2のトランジスタと、
素子と、を有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、
前記素子の第2の端子は、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記素子の第1の端子に第1の電圧が供給された場合の前記素子の第1の端子と前記素子の第2の端子との間の容量値は、前記素子の第1の端子に第2の電圧が供給された場合の前記素子の第1の端子と前記素子の第2の端子との間の容量値よりも小さい値を有し、
前記第2の電圧は、前記第1の電圧よりも大きい値を有することを特徴とする半導体装置。
【請求項4】
第1のトランジスタと、
第2のトランジスタと、
第3のトランジスタと、を有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第3のトランジスタのソース又はドレインは、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのゲートに第1の電圧が供給された場合の前記第3のトランジスタのゲートと前記第3のトランジスタのソース又はドレインとの間の容量値は、前記第3のトランジスタのゲートに第2の電圧が供給された場合の前記第3のトランジスタのゲートと前記第3のトランジスタのソース又はドレインとの間の容量値よりも小さい値を有し、
前記第2の電圧は、前記第1の電圧よりも大きい値を有することを特徴とする半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate


【公開番号】特開2013−94052(P2013−94052A)
【公開日】平成25年5月16日(2013.5.16)
【国際特許分類】
【出願番号】特願2012−249815(P2012−249815)
【出願日】平成24年11月14日(2012.11.14)
【分割の表示】特願2007−258304(P2007−258304)の分割
【原出願日】平成19年10月2日(2007.10.2)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】