説明

半導体集積回路装置の製造方法

【課題】Cガスをエッチングガスとして使用するエッチング処理時において、Cガスの使用量を削減できる技術を提供する。
【解決手段】Cガスをエッチングガスとして用いて酸化シリコン系膜をドライエッチングするドライエッチング装置において、実際にエッチング処理を行う処理ステップ(STEP3)の直前の安定化ステップを、Cガスの導入を行わないSTEP1とCガスの導入を行うSTEP2との2段階に分けて行う。STEP2でのCガスの流量は、STEP3でのCガスの流量と同じとする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の製造工程中におけるドライエッチング工程に適用して有効な技術に関するものである。
【背景技術】
【0002】
特開2004−281528号公報(特許文献1)には、C、ArおよびO等の混合ガスの流量および圧力を調整した後にプラズマ放電を行うことにより、チャンバ内の各種部品の損傷を防ぐことのできるプラズマ処理装置について開示されている。
【0003】
特開2002−231596号公報(特許文献2)には、C、ArおよびO等の混合ガスの流量を調整した後にプラズマ放電を行うことによってエッチングを行う一連の工程を自動制御で行い、半導体装置製造の低コスト化および製造装置の稼働率の向上を可能にする半導体装置の製造方法および製造システムが開示されている。
【特許文献1】特開2004−281528号公報
【特許文献2】特開2002−231596号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明者は、半導体集積回路装置の製造工程において、半導体基板(以下、単に基板と記す)上に堆積された酸化シリコンを主成分とする薄膜を加工精度よくエッチングする技術について検討している。その中で、本発明者は、以下のような課題を見出した。
【0005】
すなわち、本発明者らは、基板上に堆積された酸化シリコンを主成分とする薄膜をエッチングするに当たり、加工精度の向上を目的としてエッチングガスをCガスからCガスに変更することを検討している。エッチング処理を行う際には、実際にエッチング処理を行う前に、エッチング装置のチャンバ内の圧力、およびチャンバ内に流入するエッチングガスの流量を安定させる安定化処理が所定時間行われる。この安定化処理時においてもエッチングガスは使用されており、CガスはCガスに比べて高価なことから、エッチングガスの使用量を削減することが課題となっている。
【0006】
本発明の一つの目的は、Cガスをエッチングガスとして使用するエッチング処理時において、Cガスの使用量を削減できる技術を提供することにある。
【課題を解決するための手段】
【0007】
本願において開示される発明のうち、一つの代表的なものの概要を簡単に説明すれば、次のとおりである。
【0008】
(1)本発明による半導体集積回路装置の製造方法は、以下の工程を有する:
(a)主面上に酸化シリコンを主成分とする第1の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
(b)前記半導体基板が搬送された前記処理室内に第1のエッチングガスを流入し、第1の安定化処理を行う工程、
(c)前記第1の安定化処理後、前記処理室内に前記第1のエッチングガスおよび第2のエッチングガスを流入し、第2の安定化処理を行う工程、
(d)前記第2の安定化処理後、前記処理室内を前記第2の安定化処理時の雰囲気に保ち、前記第1の絶縁膜をエッチングする工程。
【0009】
(2)また、本発明による半導体集積回路装置の製造方法は、以下の工程を有する:
(a)主面上に酸化シリコンを主成分とする第1の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
(b)前記半導体基板が搬送された前記処理室内に第1のエッチングガスを流入し、第1の安定化処理を行う工程、
(c)前記第1の安定化処理後、前記処理室内に前記第1のエッチングガスおよび第2のエッチングガスを流入し、前記第1の絶縁膜をエッチングする工程。
【発明の効果】
【0010】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0011】
基板上に堆積された酸化シリコンを主成分とする絶縁膜をドライエッチングするドライエッチング装置において、エッチング処理直前の安定化処理を2段階に分け、第1の安定化処理時には処理室内にエッチングガス以外の希釈ガスおよび添加ガスを流入し、第1の安定化処理後の第2の安定化処理時には処理室内にエッチングガス、希釈ガスおよび添加ガスを流入する。それにより、安定化処理時におけるエッチングガスの使用量を削減することができる。
【発明を実施するための最良の形態】
【0012】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【0013】
ウエハとは、集積回路の製造に用いる単結晶シリコン基板(一般にほぼ平面円形状)、SOI(Silicon On Insulator)基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT(Thin Film Transistor)およびSTN(Super-Twisted-Nematic)液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【0014】
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
【0015】
レジストパターンとは、感光性樹脂膜(レジスト膜)をフォトリソグラフィの手法により、パターニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。一般に感光性樹脂膜、フォトリソグラフィとは、光によるものを言うが、本願では、便宜上、特にそうでない旨限定したときを除き、電子線や紫外線より更に短波長の電磁波に感応するレジスト等を用いるパターン形成技術等も含むものとする。
【0016】
平行平板型反応性イオンエッチング装置とは、エッチング室(チャンバ)内にエッチングガスを送り込み、一方から排気しつつ、平行に設置した平行平板型電極の一方に高周波電力を印加して発生させた反応性ガスプラズマを利用して電極上に配置したウエハもしくはウエハ上に堆積した薄膜をエッチングするエッチング装置をいう。
【0017】
パーフルオロカーボンガスとは、C(m、nは所定の整数)であらわされるガスをいう。
【0018】
酸化シリコン系膜とは、塗布法もしくは熱CVD(Chemical Vapor Deposition)法で成膜されたPSG(Phosphor Silicate Glass)膜やBPSG(Boro-Phospho Silicate Glass)膜、プラズマCVD法で成膜された酸化シリコン膜、およびSiOC膜など酸化シリコンを主成分とする薄膜のことをいう。
【0019】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0020】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0021】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
【0022】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0023】
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。
【0024】
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
【0025】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【0026】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0027】
(実施の形態1)
図1は、本実施の形態1の半導体集積回路装置の製造に用いるドライエッチング装置の概略説明図である。
【0028】
本実施の形態1の半導体集積回路装置の製造に用いるドライエッチング装置PPREは、平行平板型反応性イオンエッチング装置である。図1に示すように、ドライエッチング装置PPREは、投入室TR、搬送室HRおよび処理室(チャンバ)SR等から形成されている。このドライエッチング装置PPREでドライエッチング処理が施される基板(半導体ウエハ(以下、単にウエハと記す))は、FOUP(Front Opening Unified Pod)やウエハカセットなどのウエハ収納容器に1枚以上が収容された状態で投入室TRへ搬送される。搬送室HRに配置されているロボットアームRAは、投入室TRに搬送されたウエハ収納容器から基板を1枚ずつ取り出して処理室SRへ運ぶ。処理室SRへ運ばれた基板には所定のドライエッチング処理(たとえば酸化シリコン膜のドライエッチング)が施される。
【0029】
図2は上記処理室SRの概略説明図であり、図3は上記処理室SRの詳細な構造を示す説明図である。
【0030】
処理室SR内には、上部電極UE、下部電極BE、シールドリングSHR、インナーフォーカスリングIFR、アウターフォーカスリングOFRおよびカバーリングCR等が配置されている。
【0031】
たとえばSi(シリコン)を主成分とする材料から形成されている上部電極UEは、処理室SR内の相対的に上部に配置され、処理室SR内へエッチングガスおよびプラズマを注入する機能を有する。また、上部電極UEは、接地電位と電気的に接続されている。
【0032】
たとえばセラミックを主成分とする材料から形成されている下部電極BEには、基板1が載置され、さらに高周波電源RPSから高周波電力が印加される状況下でエッチング処理が行われる。また、下部電極BEは、Al(アルミニウム)を主成分とする材料にポリイミドコートを施したものでもよい。
【0033】
たとえば石英を主成分とする材料から形成されているシールドリングSHRは、処理室SR内におけるプラズマ発生領域を制御する機能を有する。
【0034】
たとえばシリコンを主成分とする材料から形成されているインナーフォーカスリングIFRは、プラズマをより外周へ広げて受ける機能を有する。
【0035】
たとえば石英を主成分とする材料から形成されているアウターフォーカスリングOFRおよびカバーリングCRは、プラズマを受ける領域を制御する機能を有する。
【0036】
処理室SRでは、たとえば基板上に堆積された酸化シリコン膜のエッチングが行われる。本実施の形態1において、酸化シリコン膜のエッチングに用いられるエッチングガスは、たとえばパーフルオロカーボンガスであるCガス、希釈ガスであるAr(アルゴン)ガスおよび添加ガスであるO(酸素)からなり、これらのガスはそれぞれ個別に処理室SRへ流れ込む流量が制御される。すなわち、Cガス、ArガスおよびOガスは、それぞれ個別の配管PP1、PP2、PP3から導入され、配管PP1、PP2、PP3に備え付けられたバルブとしての機能を有するマスフローコントローラーMFC1、MFC2、MFC3によってそれぞれ流量が制御されるものである。配管PP1、PP2、PP3にそれぞれ導入されたCガス、ArガスおよびOガスは、配管PP1、PP2、PP3と接続する配管PP4で合流して処理室SRの上部から処理室SR内へ導入される。
【0037】
エッチング処理に用いられたエッチングガスは、配管PP5から処理室SR外へ排出される。配管PP5には、バルブとしての機能を有するAPC(Auto Pressure Control)バルブAPCおよびポンプPMPが備え付けられ、これらAPCバルブAPCおよびポンプPMPによってエッチングガスを処理室SR外へ排出する際の流量および圧力が制御される。
【0038】
次に、図1〜図3を用いて説明したような本実施の形態1のドライエッチング装置を用いた半導体集積回路装置の製造工程について、図4〜図13を用いて工程順に説明する。本実施の形態1の半導体集積回路装置は、たとえばpチャネル型MISFET(Metal Insulator Semiconductor Field Effect Transistor)を有するものである。
【0039】
まず、図4に示すように、基板1の主面(素子形成面)に素子分離部2を形成する。この素子分離部2は、たとえば以下のようにして形成することができる。まず、1〜10Ωcm程度の比抵抗を有するp型の単結晶シリコンからなる基板1の主面をエッチングし溝部を形成する。次に、基板1を約1000℃で熱酸化することによって、溝部の内壁に薄い酸化シリコン膜(図示は省略)を形成する。この酸化シリコン膜は、溝部の内壁に生じたドライエッチングのダメージを回復すると共に、次の工程で溝部の内部に埋め込まれる酸化シリコン膜と基板1との界面に生じるストレスを緩和するために形成するものである。続いて、溝部の内部を含む基板1上に絶縁膜としてたとえばCVD(Chemical Vapor deposition)法で酸化シリコン膜3を堆積する。次いで、化学的機械研磨(CMP;Chemical Mechanical Polishing)法で溝の上部の酸化シリコン膜3を研磨し、溝部内に酸化シリコン膜3を残すことによって、素子分離部2を形成する。
【0040】
次に、基板1にn型の導電型を有する不純物(たとえばP(リン))をイオン打ち込みした後、基板1に熱処理を施すことによってその不純物を拡散させ、基板1にn型ウエル5を形成する。この時、基板1には、n型ウエル5の主表面である活性領域が形成され、これらの活性領域は上記素子分離部2で囲まれる。
【0041】
次に、たとえばフッ酸系の洗浄液を用いて基板1(n型ウエル5)の表面をウェット洗浄した後、基板1に熱処理を施すことによってn型ウエル5のそれぞれの表面にゲート絶縁膜として作用する清浄なゲート酸化膜7を形成する。
【0042】
続いて、たとえばCVD法にて基板1上に導電膜として膜厚100nm程度の低抵抗の多結晶シリコン膜をCVD法で堆積する。次いで、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてその多結晶シリコン膜をエッチングすることにより、多結晶シリコン膜からなるゲート電極8を形成する。ゲート電極8は、一部が素子分離部2上に延在するようにパターニングする。
【0043】
次に、基板1上にCVD法で酸化シリコン膜を堆積した後、この酸化シリコン膜を反応性イオンエッチング(Reactive Ion Etching;RIE)法によって異方的にエッチングすることによって、ゲート電極8の側壁にサイドウォールスペーサ9を形成する。続いて、n型ウエル5上にp型の導電型を有する不純物(たとえばB(ホウ素))を注入することによってpチャネル型MISFETQpのp型半導体領域(ソース、ドレイン)10を形成する。なお、サイドウォールスペーサ9の形成前に低濃度のp型半導体領域を形成し、サイドウォールスペーサ9の形成後に高濃度のp型半導体領域を形成することによってLDD(Lightly Doped Drain)構造を形成してもよい。ここまでの工程により、pチャネル型MISFETQpが完成する。なお、図4では図示していない領域において、nチャネル型MISFETを形成してもよい。nチャネル型MISFETは、基板1にp型の導電型を有する不純物(たとえばB)を導入して熱処理を施すことによってp型ウエルを形成し、上記ゲート電極8と同様のゲート電極を形成した後に、p型ウエルにn型の導電型を有する不純物(たとえばPまたはAs(ヒ素))を注入することによってn型半導体領域(ソース、ドレイン)を形成することで形成できる。
【0044】
続いて、基板1の表面を洗浄した後、基板1上に、スパッタリング法によりCo(コバルト)膜およびTi(チタン)膜を順次堆積する。次いで、基板1に熱処理を施し、p型半導体領域10およびゲート電極8上に、シリサイド層としてCoSi層12を形成する。本実施の形態1においては、このようなCoSi層12を形成する手段を例示するが、CoSi層12を形成する代わりに、Ni(ニッケル)、W(タングステン)、Mo(モリブデン)、Ti(チタン)またはTa(タンタル)などを用いて、NiSi層、WSi層、MoSi層、TiSi層、TaSi層などの高融点金属シリサイド層を形成してもよい。
【0045】
次いで、未反応のCo膜およびTi膜をエッチングにより除去した後、基板1に熱処理を施し、CoSi層12を低抵抗化する。
【0046】
次に、たとえばCVD法で基板1上に膜厚50nm程度の窒化シリコン膜17を堆積する。なお、窒化シリコン膜17は、後述するコンタクトホールの形成時のエッチングストッパー層としての役割を果たす。
【0047】
続いて、窒化シリコン膜17の上部に層間絶縁膜としてたとえばPSG膜(第1の絶縁膜)20を塗布し、熱処理を行い、平坦化する。次いで、このPSG膜20上にプラズマCVD法により酸化シリコン膜(第1の絶縁膜)21を堆積する。また、PSG膜20の堆積を省略し、酸化シリコン膜21を窒化シリコン膜17の上部に堆積した後、酸化シリコン膜21の表面をCMP法で研磨してその表面を平坦化する手段を用いてもよい。次いで、酸化シリコン膜21上に、たとえばCVD法で窒化シリコン膜22を堆積する。
【0048】
次に、図5に示すように、フォトレジスト膜をマスクとしたエッチングにより、窒化シリコン膜22をパターニングする。続いて、そのフォトレジスト膜を除去した後、残った窒化シリコン膜22をマスクとして酸化シリコン膜21およびPSG膜20を順次エッチングすることにより開孔部を形成する。次いで、窒化シリコン膜22およびその開孔部の底部に現れた窒化シリコン膜17をエッチングすることにより、p型半導体領域10上およびnチャネル型MISFETQpのゲート電極8上にコンタクトホール25を形成する。ゲート電極8上のCoSi層12に達するコンタクトホール25の底部は、一部が平面でゲート電極8に隣接するp型半導体領域10(p型半導体領域10上のCoSi層12)まで達する。
【0049】
ここで、図6は、上記酸化シリコン膜21、PSG膜20および窒化シリコン膜17のエッチング工程時における本実施の形態1のドライエッチング装置(図1〜図3参照)の処理条件設定を示す説明図であり、1枚の基板1の処理当たりの数値を示している。なお、図6において、(a)〜(j)の符号が記載されている欄には、符号毎に同一の数値が入る。図6に示すように、酸化シリコン膜21、PSG膜20および窒化シリコン膜17のエッチング工程時には、本実施の形態1のドライエッチング装置の処理条件設定は、10段階のステップ(STEP)で切り替わる。ステップ終了条件で「安定」と記載されているステップ(以下、安定化ステップと記す)は、処理室SR(図2参照)内の圧力およびエッチングガス流量が所定値になるまでエッチング処理を待機するステップであり、ステップ処理時間に記載されている時間を最大待機時間として、処理室SR内の圧力およびエッチングガス流量が所定値(エッチング実行時の値)になり次第、次のステップへ進むものである。ステップ処理時間になっても処理室SR内の圧力およびエッチングガス流量が所定値にならない場合には、ドライエッチング装置の稼動を停止する。ステップ終了条件で「時間」と記載されているステップ(以下、処理ステップと記す)は、実際にエッチング処理が行われるステップであり、ステップ処理時間に記載されている時間だけドライエッチング処理を実施するものである。STEP2では窒化シリコン膜22をパターニングした際のマスクとなったフォトレジスト膜の残渣の除去が行われ、STEP5では酸化シリコン膜21およびPSG膜20のエッチングが行われ、STEP7では酸化シリコン膜21およびPSG膜20のエッチング時に生じた残渣の除去が行われ、STEP9では窒化シリコン膜17のエッチングが行われる。
【0050】
本実施の形態1では、酸化シリコン膜21およびPSG膜20のエッチングにCガス(第2のエッチングガス)をエッチングガスとし、Arガス(第1のエッチングガス)を希釈ガスとし、Oガス(第1のエッチングガス)をエッチング特性の調整用の添加ガスとする混合ガスを用いる。Cガスは、Cガスに比べて加工精度よく酸化シリコン系膜をエッチングすることができる。ところで、本発明者が行った実験によれば、酸化シリコン膜21およびPSG膜20のエッチングが行われるSTEP5の直前の安定化ステップ時において、STEP5と同じ流量条件でCガス、ArガスおよびOガスを導入した場合には、処理室SR内の圧力およびエッチングガス流量が所定値(エッチング実行時の値)になるまでに約15秒かかった。一方、図6に示す本実施の形態1のステップでは、Cガスの導入を行わないSTEP3の安定化ステップ(第1の安定化処理)は約15秒であり、Cガスの導入を行うSTEP4の安定化ステップ(第2の安定化処理)は約5秒であった。ここで、STEP3でのArガスおよびOガスの流量(第1の流量)は、STEP4でのArガスおよびOガスの流量(第2の流量)と同じであり、STEP4でのCガスの流量は、STEP5でのCガスの流量と同じである。なお、本実施の形態1において、安定化ステップ(STEP3およびSTEP4)および処理ステップ(STEP5)において、チャンバ圧力(処理室SR内の圧力)は約2.7Paで一定に保つ。すなわち、本実施の形態1によれば、安定化ステップにおいて、Cガスに比べて高価なCガスの使用量を最小限に抑制することができる。また、本実施の形態1によれば、安定化ステップでのCガスの使用量を処理ステップでのCガスの使用量と同じとした場合に比べて、安定化ステップにおけるCガスの使用時間を約10秒短縮できることから、Cガス(分子量212)の単価を約102.4円とすれば1枚の基板1当たりで約1.3円の経費を節約することができる。1日で550枚の基板1に対して酸化シリコン膜21およびPSG膜20のエッチング処理を行うとすれば、年間で約25万円の経費を節約することができる。
【0051】
次に、図7に示すように、たとえばスパッタリング法により、コンタクトホール25の内部を含む酸化シリコン膜21上にバリア膜としてたとえば膜厚10nm程度のTi膜および膜厚50nm程度のTiN膜を順次堆積し、500〜700℃で1分間熱処理を施す。次いで、CVD法により酸化シリコン膜21およびバリア膜上に導電膜としてたとえばW膜を堆積し、そのW膜でコンタクトホール25を埋め込む。次いで、エッチバック法もしくはCMP法によって酸化シリコン膜21上のW膜、TiN膜およびTi膜を除去し、コンタクトホール25内にW膜、TiN膜およびTi膜を残す。これにより、コンタクトホール25内にTiN膜およびTi膜をバリア膜としW膜を主導電層とするプラグ26を形成する。
【0052】
次に、図8に示すように、たとえばスパッタリング法によって酸化シリコン膜21およびプラグ26上にW膜を堆積する。続いて、フォトレジスト膜をマスクとしたドライエッチングによってそのW膜をパターニングし、配線27を形成する。
【0053】
次に、図9に示すように、基板1上に酸化シリコン膜を堆積することによって層間絶縁膜38を形成する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてその層間絶縁膜38をエッチングし、配線27に達するコンタクトホール39を形成する。
【0054】
続いて、たとえばスパッタリング法によってコンタクトホール39内を含む層間絶縁膜38上にバリア膜としてたとえば膜厚10nm程度のTi膜および膜厚50nm程度のTiN膜を順次堆積し、約500〜700℃で1分間熱処理を施す。次いで、たとえばCVD法によりバリア膜および層間絶縁膜38上に導電膜としてたとえばW膜を堆積し、そのW膜によってコンタクトホール39を埋め込む。その後、層間絶縁膜38上のTi膜、TiN膜およびW膜を除去し、そのTi膜、TiN膜およびW膜をコンタクトホール39内に残すことによって、コンタクトホール39内にそれぞれプラグ42を形成する。
【0055】
次に、図10に示すように、層間絶縁膜38上に導電膜としてTi膜、Al(アルミニウム)膜および窒化チタン膜を順次下層より堆積する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてそのTi膜、Al膜および窒化チタン膜をエッチングすることにより、配線44を形成する。
【0056】
次に、図11に示すように、たとえばプラズマCVD法により基板1上に膜厚25nm程度のSiON膜(第1の絶縁膜)45および膜厚750nm程度の酸化シリコン膜(第1の絶縁膜)46を堆積する。続いて、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜をマスクとしてその酸化シリコン膜46およびSiON膜45をエッチングすることにより、配線44に達するコンタクトホール48を形成する。本実施の形態1では、酸化シリコン膜46およびSiON膜45のエッチング工程においても、酸化シリコン膜21およびPSG膜20のエッチング工程時と同様にCガスをエッチングガスとし、Arガスを希釈ガスとし、Oガスをエッチング特性の調整用の添加ガスとする混合ガスを用いる。それにより、コンタクトホール46を精度よく加工することができる。
【0057】
ここで、図12は、上記酸化シリコン膜46およびSiON膜45のエッチング工程(コンタクトホール46の加工)時における本実施の形態1のドライエッチング装置(図1〜図3参照)の処理条件設定を示す説明図であり、1枚の基板1の処理当たりの数値を示している。なお、図12において、(k)〜(o)の符号が記載されている欄には、符号毎に同一の数値が入る。図12に示すように、酸化シリコン膜46およびSiON膜45のエッチング工程時においても、酸化シリコン膜21およびPSG膜20のエッチング工程時と同様に、処理ステップ(STEP3)の直前の安定化ステップをCガスの導入を行わないSTEP1(第1の安定化処理)とCガスの導入を行うSTEP2(第2の安定化処理)との2段階に分けて行う。STEP2でのCガスの流量は、STEP3でのCガスの流量と同じである。本発明者が行った実験によれば、STEP3の直前の安定化ステップ時において、STEP3と同じ流量条件でCガス、ArガスおよびOガスを導入した場合には、処理室SR内の圧力およびエッチングガス流量が所定値(エッチング実行時の値)になるまでに約15秒かかった。一方、図12に示す本実施の形態1のステップでは、Cガスの導入を行わないSTEP1は約15秒であり、Cガスの導入を行うSTEP2は約5秒であった。ここで、STEP1でのArガスおよびOガスの流量(第1の流量)は、STEP2でのArガスおよびOガスの流量(第2の流量)と同じであり、STEP2でのCガスの流量は、STEP3でのCガスの流量と同じである。なお、本実施の形態1において、安定化ステップ(STEP1およびSTEP1)および処理ステップ(STEP3)において、チャンバ圧力(処理室SR内の圧力)は約5.3Paで一定に保つ。すなわち、本実施の形態1によれば、酸化シリコン膜46およびSiON膜45のエッチング工程時における安定化ステップにおいても、Cガスに比べて高価なCガスの使用量を最小限に抑制することができる。また、本実施の形態1によれば、酸化シリコン膜46およびSiON膜45のエッチング工程時における安定化ステップにおいても、酸化シリコン膜21およびPSG膜20のエッチング工程時と同様に、安定化ステップでのCガスの使用量を処理ステップでのCガスの使用量と同じとした場合に比べて、安定化ステップにおけるCガスの使用時間を約10秒短縮できる。それにより、1日で1700枚の基板1に対して酸化シリコン膜46およびSiON膜45のエッチング処理を行うとすれば、年間で約75万円の経費を節約することができる。
【0058】
次に、図13に示すように、コンタクトホール48内にプラグ50を形成する。このプラグ50は、たとえば上記プラグ42を形成した工程と同様の工程によって形成することができる。
【0059】
続いて、酸化シリコン膜46上にプラグ50と接続する配線52とを形成することによって本実施の形態1の半導体集積回路装置を製造する。この配線52は、たとえば上記配線44を形成した工程と同様の工程によって形成することができる。また、SiON膜45、酸化シリコン膜46、プラグ50、および配線52を形成した工程と同様の工程を繰り返すことによって、さらに多層に配線を形成してもよい。
【0060】
ところで、上記の本実施の形態1では、酸化シリコン系膜のエッチングにCガスをエッチングガスとして使用する場合について説明したが、Cガス以外のCガスおよびCHFガス等をエッチングガスとして使用する場合でも安定化ステップをエッチングガスを導入しないステップとエッチングガスを導入するステップとの2段階に分けることができる。それにより、安定化ステップにおけるエッチングガスの使用量を削減することができる。特に、CHFガスは、地球温暖化係数が大きいことから削減が強く望まれており、本実施の形態1の適用によって使用量削減に寄与することができる。
【0061】
(実施の形態2)
次に、本実施の形態2について説明する。
【0062】
本実施の形態2では、前記実施の形態1において図1〜図3を用いて説明したドライエッチング装置による酸化シリコン系膜(PSG膜20、酸化シリコン膜21および酸化シリコン膜46)のドライエッチング処理を、前記実施の形態1とは異なる条件で実施するものである。すなわち、前記実施の形態1では、安定化ステップと処理ステップとにおいてチャンバ圧力(処理室SR内の圧力)を一定に保ち、希釈ガス(Arガス)の流量も一定に保っていたが、本実施の形態2では、安定化ステップの一部でチャンバ圧力を処理ステップでのチャンバ圧力より高くし、安定化ステップの一部で希釈ガスの流量を処理ステップでの希釈ガスの流量より低くするものである。
【0063】
たとえば図14は、本実施の形態2での酸化シリコン膜46(図11参照)およびSiON膜45(図11参照)のエッチング工程(コンタクトホール46(図11参照)の加工)時における本実施の形態1のドライエッチング装置(図1〜図3参照)の処理条件設定を示す説明図であり、1枚の基板1の処理当たりの数値を示している。なお、図14において、(k)〜(q)の符号が記載されている欄には、符号毎に同一の数値が入る。図14に示すように、本実施の形態2においても、処理ステップ(STEP3)の直前の安定化ステップをCガスの導入を行わないSTEP1とCガスの導入を行うSTEP2との2段階に分けて行う。STEP2でのCガスの流量は、STEP3でのCガスの流量と同じである。また、前述したように、STEP1でのチャンバ圧力(約6.7Pa(第1の圧力))をSTEP2およびSTEP3でのチャンバ圧力(約5.3Pa(第2の圧力))より高く設定し、STEP1でのArガス流量(第3の流量(q))をSTEP2およびSTEP3でのArガス流量(約81×10−2Pa・m/s(第4の流量、第5の流量))より低く設定する。それにより、STEP1は約12秒で完了し、STEP2は約5秒で完了することができる。すなわち、本実施の形態2によれば、前記実施の形態1に比べてSTEP1を約3秒短縮することができる。それにより、本実施の形態2の半導体集積回路装置の製造工期を短縮することが可能となる。
【0064】
また、図15に示すように、図14におけるSTEP2に相当する安定化ステップを省略してもよい。これは、処理ステップ(図15においてはSTEP2)を開始した後、数秒間は処理室SR内での放電が安定しないことを利用したものであり、この放電が安定しない数秒間で図14におけるSTEP2に相当する安定化ステップを行うものである。それにより、図15に示した処理条件では、図14に示した処理条件に比べて安定化ステップをさらに約5秒間短縮することが可能となる。
【0065】
上記の本実施の形態2によっても前記実施の形態1と同様の効果を得ることができる。
【0066】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【0067】
本発明の半導体集積回路装置の製造方法は、たとえばCガス等のパーフルオロカーボンガスをエッチングガスとして使用するドライエッチング工程を含む半導体集積回路装置の製造工程に適用することができる。
【図面の簡単な説明】
【0068】
【図1】本発明の実施の形態1である半導体集積回路装置の製造に用いるドライエッチング装置の概略説明図である。
【図2】図1に示したドライエッチング装置が有する処理室の概略説明図である。
【図3】図1に示したドライエッチング装置が有する処理室の詳細を示す説明図である。
【図4】本発明の実施の形態1である半導体集積回路装置の製造方法を説明する要部断面図である。
【図5】図4に続く半導体集積回路装置の製造工程中の要部断面図である。
【図6】本発明の実施の形態1である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【図7】図5に続く半導体集積回路装置の製造工程中の要部断面図である。
【図8】図7に続く半導体集積回路装置の製造工程中の要部断面図である。
【図9】図8に続く半導体集積回路装置の製造工程中の要部断面図である。
【図10】図9に続く半導体集積回路装置の製造工程中の要部断面図である。
【図11】図10に続く半導体集積回路装置の製造工程中の要部断面図である。
【図12】本発明の実施の形態1である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【図13】図11に続く半導体集積回路装置の製造工程中の要部断面図である。
【図14】本発明の実施の形態2である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【図15】本発明の実施の形態2である半導体集積回路装置の製造工程中におけるエッチング工程での処理条件を示す説明図である。
【符号の説明】
【0069】
1 基板
2 素子分離部
3 酸化シリコン膜
5 n型ウエル
7 ゲート酸化膜
8 ゲート電極
10 p型半導体領域(ソース、ドレイン)
12 CoSi
17 窒化シリコン膜
20 PSG膜(第1の絶縁膜)
21 酸化シリコン膜(第1の絶縁膜)
22 窒化シリコン膜
25 コンタクトホール
26 プラグ
38 層間絶縁膜
39 コンタクトホール
42 プラグ
44 配線
45 SiON膜(第1の絶縁膜)
46 酸化シリコン膜(第1の絶縁膜)
48 コンタクトホール
50 プラグ
51 配線
APC APCバルブ
BE 下部電極
CR カバーリング
HR 搬送室
IFR インナーフォーカスリング
MFC1、MFC2、MFC3 マスフローコントローラー
OFR アウターフォーカスリング
PMP ポンプ
PP1、PP2、PP3、PP4、PP5 配管
PPRE ドライエッチング装置
Qp pチャネル型MISFET
RA ロボットアーム
RPS 高周波電源
SHR シールドリング
SR 処理室
TR 投入室
UE 上部電極

【特許請求の範囲】
【請求項1】
以下の工程を含む半導体集積回路装置の製造方法:
(a)主面上に酸化シリコンを主成分とする第1の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
(b)前記半導体基板が搬送された前記処理室内に第1のエッチングガスを流入し、第1の安定化処理を行う工程、
(c)前記第1の安定化処理後、前記処理室内に前記第1のエッチングガスおよび第2のエッチングガスを流入し、第2の安定化処理を行う工程、
(d)前記第2の安定化処理後、前記処理室内を前記第2の安定化処理時の雰囲気に保ち、前記第1の絶縁膜をエッチングする工程。
【請求項2】
請求項1記載の半導体集積回路装置の製造方法において、
前記第2のエッチングガスはパーフルオロカーボンガスを主成分とする。
【請求項3】
請求項2記載の半導体集積回路装置の製造方法において、
前記第2のエッチングガスはCガスを主成分とする。
【請求項4】
請求項1記載の半導体集積回路装置の製造方法において、
前記第1の安定化処理時における前記第1のエッチングガスの第1の流量は、前記第2の安定化処理時における前記第1のエッチングガスの第2の流量と同じである。
【請求項5】
請求項1記載の半導体集積回路装置の製造方法において、
前記第1の安定化処理時における前記処理室内の第1の圧力は、前記第2の安定化処理および前記第1の絶縁膜のエッチング時における前記処理室内の第2の圧力より高い。
【請求項6】
請求項5記載の半導体集積回路装置の製造方法において、
前記第1のエッチングガスは希釈ガスおよび添加ガスを含み、
前記第1の安定化処理時の前記希釈ガスの第3の流量は、前記第2の安定化処理時の前記希釈ガスの第4の流量より小さい。
【請求項7】
請求項6記載の半導体集積回路装置の製造方法において、
前記希釈ガスはアルゴンを主成分とする。
【請求項8】
以下の工程を含む半導体集積回路装置の製造方法:
(a)主面上に酸化シリコンを主成分とする第1の絶縁膜が形成された半導体基板をエッチング装置の処理室に搬送する工程、
(b)前記半導体基板が搬送された前記処理室内に第1のエッチングガスを流入し、第1の安定化処理を行う工程、
(c)前記第1の安定化処理後、前記処理室内に前記第1のエッチングガスおよび第2のエッチングガスを流入し、前記第1の絶縁膜をエッチングする工程。
【請求項9】
請求項8記載の半導体集積回路装置の製造方法において、
前記第2のエッチングガスはパーフルオロカーボンガスを主成分とする。
【請求項10】
請求項9記載の半導体集積回路装置の製造方法において、
前記第2のエッチングガスはCガスを主成分とする。
【請求項11】
請求項8記載の半導体集積回路装置の製造方法において、
前記第1の安定化処理時における前記処理室内の第1の圧力は、前記第1の絶縁膜のエッチング時における前記処理室内の第2の圧力より高い。
【請求項12】
請求項11記載の半導体集積回路装置の製造方法において、
前記第1のエッチングガスは希釈ガスおよび添加ガスを含み、
前記第1の安定化処理時の前記希釈ガスの第3の流量は、前記第1の絶縁膜のエッチング時の前記希釈ガスの第5の流量より小さい。
【請求項13】
請求項12記載の半導体集積回路装置の製造方法において、
前記希釈ガスはアルゴンを主成分とする。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate


【公開番号】特開2007−173558(P2007−173558A)
【公開日】平成19年7月5日(2007.7.5)
【国際特許分類】
【出願番号】特願2005−369730(P2005−369730)
【出願日】平成17年12月22日(2005.12.22)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】