Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
半導体集積回路装置の製造方法
説明

半導体集積回路装置の製造方法

【課題】いわゆる基板品では、多層有機配線基板のデバイス搭載面上にマトリクス状にデバイス領域に半導体チップを、たとえば階段状に積層してダイ・ボンディングする。このため、ダイ・ボンダには、高精度の位置認識・位置決め機能が要求される。一方、このようなプロセスをスムースに進めるため、ダイ・ボンディング前の半導体チップの裏面には、接着剤層が設けられており、たとえば、摂氏150度前後の加熱下でダイ・ボンディングが実行されるが、基板の熱膨張による変位が、主要な位置ずれの原因となる可能性がある。
【解決手段】本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上の2点の位置をモニタしながら、当該回路基板の半導体チップを取り付けるべき部分を加熱しながら、所定の安定した温度領域に到達したことを確認した後、半導体チップをダイ・ボンディングする半導体集積回路装置の製造方法である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路装置(または半導体装置)の製造方法におけるダイ・ボンディング技術に適用して有効な技術に関する。
【背景技術】
【0002】
日本特開2004−134443号公報(特許文献1)には、数個の先行フリップ・チップ・ボンディングを実行して、チップ及び基板のずれを検出・修正する技術が開示されている。
【0003】
日本特開2004−241604号公報(特許文献2)または米国特許公開2004−0157368号公報(特許文献3)には、MAP(Mold Array Process)方式のダイ・ボンディングにおいて、ダイ・ボンド直前及び直後のサイトを同一視野で観測して、次のダイ・ボンディング位置の認識とボンド後の外観検査を効率よく実行する技術が開示されている。
【0004】
日本特開平8−31849号公報(特許文献4)には、先行するリードフレームの複数のダイ・ボンディング位置のずれを検出し、後続のリードフレームの送りに反映するダイ・ボンディング技術が開示されている。
【0005】
日本特開2003−243452号公報(特許文献5)には、TCP(Tape Carrier Package)とLCD(Liquid Crystal Display)基板等の接続で、あらかじめ小さめに作っておき、TCPを加熱して、ちょうどよい寸法になったときに、熱圧着する技術が開示されている。このとき、熱膨張の具合を2点間の距離を測定して、検出している。
【0006】
日本特開2002−261114号公報(特許文献6)または米国特許公開2002−0104870号公報(特許文献7)には、基板の熱変位を基板の2点間距離を測定して、検出し、ワイヤ・ボンディング座標を補正する技術が開示されている。
【0007】
日本特開昭62−47140号公報(特許文献8)には、チップ上の2点の設計距離と実測距離を比較して、熱変位を検出し、ワイヤ・ボンディング座標を補正する技術が開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2004−134443号公報
【特許文献2】特開2004−241604号公報
【特許文献3】米国特許公開2004−0157368号公報
【特許文献4】特開平8−31849号公報
【特許文献5】特開2003−243452号公報
【特許文献6】特開2002−261114号公報
【特許文献7】米国特許公開2002−0104870号公報
【特許文献8】特開昭62−47140号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
近年、多くの半導体デバイスで採用されている配線基板を利用した半導体集積回路装置、すなわち、いわゆる基板品では、多くの場合、多層有機配線基板のデバイス搭載面上にマトリクス状にデバイス領域(単位デバイス領域)を設けて、各デバイス領域に半導体チップをたとえば階段状に積層(たとえば2層から16層)してダイ・ボンディングすることで、集積度を上げる方法が採用されている。
【0010】
このため、ダイ・ボンディング装置には、高精度の位置認識・位置決め機能が要求される。
【0011】
一方、このようなプロセスをスムースに進めるため、ダイ・ボンディング前の半導体チップの裏面には、DAF(Die Attach Film)等の接着剤層が設けられており、たとえば、摂氏150度前後の加熱下でダイ・ボンディングが実行される。
【0012】
しかし、本願発明者が検討したところによると、ダイ・ボンダの位置認識・位置決め精度がいくら向上しても、多層有機配線基板の熱膨張率は比較的大きいこと、および、基板自体のサイズが比較的大きい点を考慮すると、基板の熱膨張による位置ずれが主要な位置ずれの原因となる可能性があることが明らかとなった。
【0013】
本願発明は、これらの課題を解決するためになされたものである。
【0014】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【0015】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0016】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0017】
すなわち、本願の一つの発明は、基板品のダイ・ボンディング工程において、回路基板上の2点の位置をモニタしながら、当該回路基板の半導体チップを取り付けるべき部分を加熱することで、所定の安定した温度領域に到達したこと(いわゆる「飽和」)を確認した後、当該半導体チップ取り付け位置に半導体チップをダイ・ボンディングする半導体集積回路装置の製造方法である。
【発明の効果】
【0018】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【0019】
すなわち、基板品のダイ・ボンディング工程において、回路基板上の2点の位置をモニタしながら、当該回路基板の半導体チップを取り付けるべき部分を加熱することで、所定の安定した温度領域に到達したことを確認した後、当該半導体チップ取り付け位置に半導体チップをダイ・ボンディングすることで、回路基板の熱膨張に起因する位置ずれを低減することができる。
【図面の簡単な説明】
【0020】
【図1】本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの正面模式図である。
【図2】図1のダイ・ボンダの側面模式図である。
【図3】図1のダイ・ボンダの内部の上面模式図である。
【図4】図1のダイ・ボンダによるダイ・ボンディングの様子を示す要部斜視図である。
【図5】図1のダイ・ボンダによってダイ・ボンディング中の要部拡大上面図である。
【図6】図5のY−Y’断面に対応する要部拡大断面図である。
【図7】図5のX−X’断面に対応する要部拡大断面図である。
【図8】本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図(1枚目チップ・ボンディング前)である。
【図9】本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図(1枚目チップ・ボンディング完)である。
【図10】本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図(ワイヤ・ボンディング完)である。
【図11】本願の一実施の形態の半導体集積回路装置の製造方法のアウトラインを示すデバイス断面フロー図(レジン封止完)である。
【図12】本願の一実施の形態の半導体集積回路装置の製造方法の要部を説明するための説明図である。
【図13】本願の一実施の形態の半導体集積回路装置の製造方法における回路基板の単位デバイス領域のレイアウトを示す上面図である。
【図14】本願の一実施の形態の半導体集積回路装置の製造方法において回路基板を過熱する際の熱膨張・収縮にちる2点間の距離の変動を示すデータ・プロット図である。
【図15】本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダのボンディング・ヘッド等のY方向位置によるX方向位置誤差を例示的に説明する機械起因誤差説明図である。
【図16】本願の一実施の形態の半導体集積回路装置の製造方法の要部プロセスの流れを示すプロセス・ブロック・フロー図である。
【図17】図16のダイ・ボンディングの列ごとの手順を説明するための回路基板上面図である。
【図18】図16のボンディング後の位置検査を説明するための回路基板上面図である。
【図19】図16のデータ処理&統計処理を説明するための回路基板上面図である。
【図20】修正された後のダイ・ボンディング後のチップ配列状況を示す回路基板上面図である。
【発明を実施するための形態】
【0021】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【0022】
1.以下の工程を含む半導体集積回路装置の製造方法:
(a)ダイ・ボンディング装置内において、回路基板の第1の主面上に設けられた第1のデバイス領域を加熱する工程;
(b)前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記回路基板の前記第1の主面上であって前記第1のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記回路基板の前記第1のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程;
(c)前記工程(b)の後、前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1のデバイス領域内に第1の半導体チップをボンディングする工程。
【0023】
2.前記1項の半導体集積回路装置の製造方法において、前記第1の半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
【0024】
3.前記2項の半導体集積回路装置の製造方法において、前記接着剤層は、DAFである。
【0025】
4.前記1から3項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。
【0026】
5.前記4項の半導体集積回路装置の製造方法において、前記第1の半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。
【0027】
6.前記1から5項のいずれか一つの半導体集積回路装置の製造方法において、前記工程(c)における前記第1の半導体チップをボンディングする位置は、前記工程(b)の結果に基づいて、定められる。
【0028】
7.以下の工程を含む半導体集積回路装置の製造方法:
(a)ダイ・ボンディング装置内において、第1の回路基板の第1の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程;
(b)前記ダイ・ボンディング装置内において、ボンディングされた各々の半導体チップの位置を光学的に検出する工程;
(c)前記ダイ・ボンディング装置内において、前記工程(b)の結果に基づいて、行ごとにボンディングすべき位置を修正して、前記第1の回路基板とほぼ同一形状を有する第2の回路基板の第1の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程。
【0029】
8.前記7項の半導体集積回路装置の製造方法において、前記半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
【0030】
9.前記8項の半導体集積回路装置の製造方法において、前記接着剤層は、DAFである。
【0031】
10.前記7から9項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。
【0032】
11.前記10項の半導体集積回路装置の製造方法において、前記半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。
【0033】
12.以下の工程を含む半導体集積回路装置の製造方法:
(a)ダイ・ボンディング装置内において、第1の回路基板の第1の主面上に設けられた第1のデバイス領域を加熱する工程;
(b)前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1の回路基板の前記第1の主面上であって前記第1のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記第1の回路基板の前記第1のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程;
(c)前記工程(b)の後、前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1のデバイス領域内に第1の半導体チップをボンディングする工程;
(d)前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、ボンディングされた前記第1の半導体チップの位置を光学的に検出する工程;
(e)前記ダイ・ボンディング装置内において、前記工程(d)の結果に基づいてボンディングすべき位置を修正して、前記第1の回路基板とほぼ同一形状を有する第2の回路基板の第1の主面上に設けられた前記第1のデバイス領域とほぼ同一形状を有する第2のデバイス領域を加熱した状態で、前記第1の半導体チップとほぼ同一の形状を有する第2の半導体チップをボンディングする工程。
【0034】
13.前記12項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
【0035】
14.前記13項の半導体集積回路装置の製造方法において、前記接着剤層は、DAFである。
【0036】
15.前記12から14項のいずれか一つの半導体集積回路装置の製造方法において、前記第1および第2の半導体チップのそれぞれは、他の少なくとも一つの半導体チップを介してボンディングされる。
【0037】
16.前記15項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップのそれぞれは、前記他の少なくとも一つの半導体チップとともに、階段状に積層される。
【0038】
17.前記12から16項のいずれか一つの半導体集積回路装置の製造方法において、前記工程(c)における前記第1の半導体チップをボンディングする位置は、前記工程(b)の結果に基づいて、定められる。
【0039】
18.前記12から17項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む:
(f)前記工程(d)の後であって前記工程(e)の前に、前記ダイ・ボンディング装置内において、前記第2のデバイス領域を加熱した状態で、前記第2の回路基板の前記第1の主面上であって前記第2のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記回路基板の前記第2のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程。
【0040】
19.前記12から18項のいずれか一つの半導体集積回路装置の製造方法において、前記第1の回路基板には、前記第1のデバイス領域とほぼ同一の形状を有するデバイス領域がマトリクス状に設けられている。
【0041】
20.前記12から19項のいずれか一つの半導体集積回路装置の製造方法において、前記第2の回路基板には、前記第2のデバイス領域とほぼ同一の形状を有するデバイス領域がマトリクス状に設けられている。
【0042】
〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【0043】
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ(能動素子)を中心に、抵抗、コンデンサ等を半導体チップ等(たとえば単結晶シリコン基板)上に集積したものをいう。
【0044】
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【0045】
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【0046】
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【0047】
5.「ウエハ」というときは、通常は半導体集積回路装置(半導体装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。本願においては、個々のチップに分離される前のもののみでなく、ダイシング等により分離されて、ダイシングテープ等に貼り付けられているものも、チップの集合体として、「ウエハ」と呼ぶことがある。
【0048】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【0049】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【0050】
なお、ダイ・ボンディングにおけるチップの剥離、すなわち、ピックアップ工程等の詳細については、本願発明者等による日本特願第2008−299643号(日本出願日2008年11月25日)、日本特願第2008−137631号(日本出願日2008年5月27日)、日本特願第2008−099965号(日本出願日2008年4月8日)および、この対応米国特許公開2008−0318346号公報(公開日2008年12月25日)に詳しく記載されているので、本願では原則として、それらの部分の説明は特に必要である場合の外は繰り返さない。
【0051】
1.本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの等の説明(主に図1から図7)
図1は、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダ51の正面模式図である。図2は、図1のダイ・ボンダの側面模式図である。図3は、図1のダイ・ボンダの内部の上面模式図である。
【0052】
まず、図1から図3に基づいて、本願の一実施の形態の半導体集積回路装置の製造方法に使用するダイ・ボンダの要部の概要を説明する。図1から図3に示すように、ダイ・ボンダ51(ダイ剥離&ボンディング装置)のハウジングは、下部基体52、上部基体54、それらを繋ぐ支柱53等から構成されている。この下部基体52上には、ウエハ・ホールダ用XYテーブル57が設けられており、その上には、ウエハ1(通常、すでに個々のチップに分割されている)を保持するウエハ・ホールダ58が載置されている。
【0053】
一方、上部基体54の下面には、ダイ・ボンディング・ヘッド用XYテーブル61およびボンディング・ヘッド光学系用XYテーブル63が設けられており、ダイ・ボンディング・ヘッド62およびダイ・ボンディング・ヘッド光学系64がそれぞれ設置されている。また、ダイ・ボンディング・ヘッド62の下端には、チップ2(図4)を真空吸着等するための吸着コレット59(チップ保持具)が設けられている。また、同様に、上部基体54の下面には、ウエハ・ピックアップ光学系用XYテーブル93が設けられており、ウエハ・ピックアップ光学系94が設置されている。
【0054】
更に、下部基体52の上面後部には、その全幅を横断するように、回路基板3を搬送するための一対の基板搬送路56が設けられており、それらの間には、ダイ・ボンディングを実行するためのダイ・ボンディング・ステージ65が設けられている。
【0055】
次に、図3に基づいて、このダイ・ボンディング・ステージ65およびウエハ・ホールダ58の周辺を説明する。図3に示すように、ウエハ・ホールダ58上には、個々のチップ領域に分割されたウエハ1がダイシング・テープ66を介して、ウエハ保持フレーム67に固定されている。ここで、ウエハ1は、ダイシング・テープ66を介して、ウエハ・ホールダ58上に真空吸着されている。処理対象である回路基板3は、基板搬送路56上を基板フィーダ71によって、スライド移動するようになっている。この基板フィーダ71は、フィーダ・アーム72およびその先に設けられた回路基板3を保持するための基板送り爪73を有している。また、ダイ・ボンディング・ステージ65の近傍には、陽炎を防止するために、たとえば常温の空気を噴出する陽炎防止ブロー・ノズル68及び、帯電防止用のイオン・ブロー・ノズル69が設けられている。
【0056】
次に、図4に基づいて、回路基板3上へのダイ・ボンディングの概要を説明する。図4に示すように、ウエハ・ピックアップ光学系94がピックアップすべきチップ2を認識し、その認識結果に従って、ダイ・ボンディング・ヘッド62の先端のコレット59が、目的とするチップ2をピックアップして、ダイ・ボンディングすべき回路基板3の上面3a(第1主面)の所定の位置に移動し、ダイ・ボンディングを実行する。基板品の場合、通常、回路基板3が矢印の方向に移動する場合、マトリクス状に右側の列から順次、ダイ・ボンディングを実行することとなる。
【0057】
このときのダイ・ボンディング・ステージ65と回路基板3等との関係を図5から図7に基づいて説明する。図5は、図1のダイ・ボンダによってダイ・ボンディング中の要部拡大上面図である。図6は、図5のY−Y’断面に対応する要部拡大断面図である。図7は、図5のX−X’断面に対応する要部拡大断面図である。回路基板3は、通常、そのデバイス面3a(第1主面)を上に向けた状態で、基板送り爪73によって、基板搬送路56上を左側から右側へスライド移動する。回路基板3の上面3aには、マトリクス状に多数の(単位)デバイス領域4が設けられており、たとえば、4個からなる列を形成している。ダイ・ボンディング・ステージ65の平面形状は、一般にほぼ矩形である。ダイ・ボンディング・ステージ65の寸法を回路基板3と比較すると、幅は一般に狭く、長さは、ここでは、回路基板3より短いが、基板の品種によっては、回路基板3より長くなることがある。このボンディング・ステージ65では、中央部のみに真空吸着孔74が形成されており、この真空吸着孔74の周辺が実際にダイ・ボンディングを実行するダイ・ボンディング・ステージ中央部65aとなっている。
【0058】
次に、ダイ・ボンディング・ステージ中央部65a周辺の構造を、図6および図7に基づいて説明する。図6および図7に示すように、ダイ・ボンディング・ステージ中央部65aの内部には、複数の真空吸着孔74と連結された真空供給管75が設けられている。これらによって、ダイ・ボンディング・ステージ中央部65aにおいて、回路基板3の第2主面(裏面)3bが強く真空吸着されて、所定の温度に加熱される(加熱は通常、図8に示すように、ダイ・ボンディング・ステージ中央部65aの下面に設けられたヒート・ブロック76による)。
【0059】
2.本願の一実施の形態の半導体集積回路装置の製造方法における組立工程のアウトラインの説明(主に図8から図11)
ここでは、図8から図11に基づいて、ダイ・ボンディング工程を含む組立工程の要部の概要を説明する。まず、図8に示すように、ヒート・ブロック76によって、たとえば摂氏150度程度に加熱されたダイ・ボンディング・ステージ中央部65aの上面に回路基板3の裏面3bを真空吸着した状態で、下面に接着剤層5、すなわち、DAF(Die Attach Film)が保持された半導体チップ2のデバイス面をコレット59により吸着して、目的とするデバイス領域4内の所定のボンディング・サイドに向けて降下する。回路基板3の第1主面(デバイス面)3aには、必要に応じて複数の外部リード6が設けられている。また、半導体チップ2のデバイス面には、たとえばアルミニウム系のボンディング・パッド7が設けられている。
【0060】
次に、図9に示すように、半導体チップ2が着地して、コレット59によりボンディング荷重が印加され、熱圧着ボンディングが実行される。
【0061】
次に、図10に示すように、順次、4枚(枚数は一例である)の半導体チップ2が階段状にダイ・ボンディングされる(ここまでは、ダイ・ボンダ51のダイ・ボンディング・ステージ中央部65a上で行われる)。続いて、ワイヤ・ボンダのワイヤ・ボンディング・ステージ81上に移送され、そこで、ボンディング・パッド7と外部リード6間を、たとえば金系のボンディング・ワイヤ8でワイヤ・ボンディングが実行される。この後、必要があれば、先に使用したダイ・ボンディング装置またはその他のダイ・ボンディング装置により、先と同様に、ダイ・ボンディングを実行して、続けて、先に使用したワイヤ・ボンディング装置またはその他のワイヤ・ボンディング装置により、先と同様に、ワイヤ・ボンディング等を繰り返してもよい。ここでは、図10の状態から、封止に移る場合を例示する。
【0062】
必要なダイ・ボンディング及びワイヤ・ボンディングが完了すると、図11に示すように、レジン封止装置において、レジン封止が行われ、レジン封止部9が形成される。この後、(単位)デバイス領域4は、回路基板本体3から分離される。
【0063】
3.本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細説明(主に図1、図5および図12から図20)
このセクションでは、セクション2で説明した組立工程の要部の内、ダイ・ボンディング工程を、セクション1で説明した部分を参照しつつ、更に詳述する。
【0064】
セクション2の図11に示すものは、マイクロSDの例であるが、縦が29.1ミリ・メートル程度、横が19.2ミリ・メートル程度であり、階段状に積層すると、その積層枚数に比例してチップ配置誤差が累積する傾向がある。現在の積層枚数は、16層程度の高度積層構造も普通になっており、ダイ・ボンディングの精度向上への要求はますます高まっている。このダイ・ボンディングの位置精度の向上への要請は、マイクロSDに限らず、MAP(Mold Array Process)等でも同様である。また、階段状積層に限らず、積層品一般に重要な課題となっている。
【0065】
ここで、図12に基づいて、本願発明者らによるダイ・ボンディングの位置精度に関する考察について説明する。図12に示すように、基板品のダイ・ボンディングにおける位置精度は、大きく分けて、基板起因の誤差(「基板起因誤差」)と、ボンダ起因の誤差(「機械起因誤差」)に分類できる。この基板起因誤差の主因は、基板の熱膨張に起因しており、同一の種類の基板であっても個々の基板に固有の変動を持っており、ボンディング・サイトの位置にも依存しており、比較的に再現性が低い要素を含む。一方、機械起因誤差の方は、ダイ・ボンディング・ヘッド62やダイ・ボンディング・ヘッド光学系(認識誤差を含む)のピッチング、ヨーイング等の機械的揺らぎ、または、癖に起因しており、比較的に位置に固定して現れる傾向がある。すなわち、機械起因誤差は、位置の関数としての平均誤差+確率的揺らぎの和として表される。これに対して、基板起因誤差は、多くの確率的要素を含む多変数関数であり、統計的平均は、値補正という観点では、あまり意味を持たない。
【0066】
従って、ダイ・ボンディングの後に、半導体チップ2のボンディング位置を検査して、理想位置からのずれベクトル分だけの補正値を補正テーブルに書き込み、後続のボンディング位置指令(ベクトル値)と補正値のベクトル和を実際のボンディング位置とする位置補正方式では、測定誤差自体が、統計的処理が意味を持たない基板起因誤差を含んでおり、有効な補正が困難である。また、加熱をしないなどにより、純粋な機械起因誤差を抽出できたとしても、確率的揺らぎを含んでおり、高精度の誤差補正はやはり困難である。
【0067】
そこで、本願発明者らは、基板の熱膨張揺らぎの詳細な検討を実施した。図13に示すように、図5等に示した配線基板の第1主面(デバイス面)3a上の各(単位)デバイス領域4のコーナ部分近傍には、基板上の位置を認識するための一対の基準点または基準パターン、すなわち第1の位置基準点11a,第2の位置基準点11b(登録認識パターンを含む)がある。ここで、チップ2のコーナ部にあるパターンは、チップ位置検査用の一対の基準点または基準パターン、すなわち第1の位置基準点12a,第2の位置基準点12b(登録認識パターンを含む)である。
【0068】
ここで、図5の例で、正常動作時において、次の列を吸着加熱した際の第1の位置基準点11aおよび第2の位置基準点11b間の距離の時間変化を、初期温度における距離(「基準距離」)を基準として、プロット(実測2点間距離から基準距離を引いたもの)したものが、図14である。図14から明らかなように、吸着加熱開始後、1から2秒後には、立ち上がり期間を終えて、熱飽和域に入っていることがわかる。また、一度、熱飽和域に入ると、その後は、一部の特異値を除いて、距離の増加分(熱膨張揺らぎ)は、一定の正常区間内に収まっていることがわかる。従って、吸着加熱した際の距離の増加分(熱膨張揺らぎ)の時間推移をモニタし、距離の増加分(熱膨張揺らぎ)が統計的に正常区間内に収まっていることを確認した後に(陽炎等による特異値を統計的に排除する)、ダイ・ボンディングすれば、厄介な基板の熱膨張による位置誤差を有効に排除することができる。
【0069】
また、このように熱膨張揺らぎの飽和を確認した後に、ダイ・ボンディングを実行して、そのダイ・ボンディング位置を検査して、ダイ・ボンディング位置ずれを補正するようにすれば、ダイ・ボンディングの位置精度誤差から基板起因誤差を排除して、機械起因誤差を抽出することができる。そして、先に説明したように、この機械起因誤差は、位置の関数としての平均誤差+確率的揺らぎの和として表されるので、適当な平均を取ると等の統計的操作により、確率的揺らぎはゼロとなる。従って、位置の関数としての平均誤差は、位置ごとに確定した関数値として、表すことができる。
【0070】
これを図5の配線基板3上のY軸方向の各点についての行方向(X軸方向)のサンプル数10(たとえば5から20程度の適当なサンプル数でよい)とする移動平均を、模式的にプロットしたものが、図15である。しかし、実際の場面では、ある品種については、図15に示した破線との交点、すなわち、各ボンディング点(格子点)のみの値がわかれば十分である。すなわち、各行について、各ボンディング点における理想位置(一点破線)を基準とする位置平均誤差(実線)の値が、当該ボンディング点の位置補正値となる。なお、ここでは、位置補正値等を簡単のためにスカラー値で説明したが、実際には、XY平面状のベクトル値である。また、必要に応じてチップの中心軸の周り(XY平面)の回転θを含めてもよい。
【0071】
なお、このような行ごとの統計操作による位置補正は、熱膨張揺らぎの飽和を確認しない場合においても、有用である。特に、熱膨張揺らぎが比較的小さい場合、または、加熱せずにダイ・ボンディングを事項する場合等には、単独でもダイ・ボンディング誤差低減に有効である。
【0072】
以下、図1、図5、図13、および図16から図20に基づいて、本願の一実施の形態の半導体集積回路装置の製造方法の要部であるダイ・ボンディング工程の詳細のフローを説明する。
【0073】
まず、図17に示すように、配線基板3を搬送して、配線基板3の目的とするボンディング・サイト群15、ここでは、i列の下にダイ・ボンディング・ステージ中央部65aが来るように、配線基板3を吸着する。これで、最終的なボンディング温度に向けて加熱が開始する(図16の基板搬送・加熱工程101)。
【0074】
次に、ダイ・ボンディング・ヘッド光学系64により、I行i列の(単位)デバイス領域4のコーナ部の配線基板上の第1の位置基準点11aおよび配線基板上の第2の位置基準点11bを認識し、2点間の距離をモニタする(図16の登録パターン認識工程102)。このモニタによって、2点間の距離が一部の特異点を除いて、正常区間(図13)すなわち、飽和領域にあることを確認する(図16の2点間距離測定・飽和確認工程103)。確認の結果がOKであれば、これら二つの工程等で熱膨張飽和確認工程111(図13)を完了する。結果が否の場合は、確認の結果がOKになるまで、再試行を繰り返すか、所定時間待機した後に再試行する。続いて、先の第1の位置基準点11aおよび第2の位置基準点11bの認識データ、ボンディング位置指令データ、及び、その時点のボンディング位置修正テーブルに基づいて、ダイ・ボンディング・ヘッド62(図1)により、ダイ・ボンディングを実行する(図16のダイ・ボンディング工程104)。次にダイ・ボンディング・ヘッド光学系64により、I行i列においてダイ・ボンディング後のチップ2の第1の位置基準点12aおよび第2の位置基準点12bを認識して、ボンディングすべき位置とのずれを記憶する(図16のボンディング後位置検査工程105)。次に、II行i列の(単位)デバイス領域4について、図16の登録パターン認識工程102からボンディング後位置検査工程105を実行する(「単位ダイ・ボンディング工程」という)。その後、同様に、単位ダイ・ボンディング工程を繰り返して、IV行i列の(単位)デバイス領域4についての単位ダイ・ボンディング工程が完了すると、真空吸引が解除され、基板フィーダ71が駆動して、ii列の下にダイ・ボンディング・ステージ中央部65aが来るように、配線基板3を移動させる。ii列の下にダイ・ボンディング・ステージ中央部65aが来ている状態で、真空吸着が行われ(「列移動」という)、先と同様に、ii列の各(単位)デバイス領域4について、単位ダイ・ボンディング工程と列移動を繰り返し、最終的に図18に示すように、ボンディング予定の全デバイス領域4について半導体チップのダイ・ボンディングを完了する。ダイ・ボンディングが完了した配線基板3はダイ・ボンダ51から排出される(図16の基板搬出工程106)。
【0075】
続いて、同一品種(ダイボンディングが同一使用のもの)を処理する場合には、図16に示すように、次の配線基板3について(「基板取替え」という)、基板搬送・加熱工程101から順次、先と同様に、単位ダイ・ボンディング工程と列移動を繰り返す。
【0076】
ここで、たとえば、1枚目の配線基板3の処理完了から、2枚目の配線基板3の処理開始等の間に、ダイ・ボンディング位置ずれ補正(図16のボンディング位置修正112)を実行することができる。具体的には、1枚目の配線基板3の処理完了時点の半導体チップ2の状態は、図19のような様相を呈している。この位置データは、すでに取得され、データ集積および統計処理がなされている(図16のデータ集積&統計処理107)。この更新された位置補正データは位置補正テーブルに書き込まれる(図16の位置補正テーブル変更工程108)。従って、この場合、2枚目の配線基板3のダイ・ボンディング工程104(図16)は、この更新された位置補正テーブルに基づいて行われるので、図20に示すように、ボンディングすべき位置からのずれが極めて小さいものとすることができる。
【0077】
図19において、統計処理として、たとえば、行I,II,III,IVごとのサンプル列数をN(ここでは、N=5)とする移動平均とすることができる。この場合、サンプル列数と配線基板3の総列数が一致しているので、処理上、好都合である。しかし、必ずしも、サンプル列数と配線基板3の総列数を一致させる必要はない。たとえば、サンプル列数は、5から20程度の範囲で、処理の便宜を考慮して適宜選択または設定すればよい。たとえば、非常に長い配線基板3などの場合は、途中の列で図16のボンディング位置修正工程112を実行してもよい。一般に、ボンディング位置修正工程112は、基板の品種変更の最初の数枚の処理が完了した時点で実施するのが好適である。また、この種の修正は自動で実施できるので、同一品種の処理であっても、基板取替えごとに実施してもよい。その場合は、経時変化要素を逐次除去することが可能である。また、所定の枚数または列数を処理した際に実施してもよい。
【0078】
また、前記の実施の形態では、配線基板3の各列について、行ごとに、熱膨張飽和確認111(図16)を実施しているが、たとえば、図17のI行についてのみ実施するようにしてもよい。これは、図14に示すように、列が変わるまでは真空吸着が継続されているので、一度、正常区間に入ったものは、その後も正常区間に入ったままであることが多いからである。しかし、前記の実施の形態のように全行について、熱膨張飽和確認111(図16)を実施すると、配線基板3のそり等により、吸着状態が変化した場合等にも対応できるメリットがある。
【0079】
更に、前記統計処理は移動平均に限らず、種々の統計処理が可能である。また、サンプリングについても、前記のように、全列のデータをサンプルするほか、抜き取り方式でサンプリングしてもよい。
【0080】
なお、図16に示すダイ・ボンディング・ステージ65上で配線基板3が処理されている間、陽炎防止ブロー・ノズル68から陽炎防止エアーを噴出させて、陽炎の発生を防止することが望ましい(光学系の認識誤差低減等に有効)。また、同じ期間中、配線基板3の帯電を防止するために、イオン・ブロー・ノズル69からイオン化エアー等を供給することが望ましい。
【0081】
4.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0082】
例えば、前記実施の形態では、配線基板のボンディング対象列近傍のみを吸着する形式のダイ・ボンダに例をとり具体的に説明したが、本願発明は、それに限定されるものではなく、配線基板を広い範囲で吸着する方式にも適用できることは言うまでもない。
【符号の説明】
【0083】
1 ウエハ
2 チップ(第1の半導体チップ、第2の半導体チップ)
3 配線基板(回路基板、第1の回路基板、第2の回路基板)
3a 配線基板の第1主面(デバイス面)
3b 配線基板の第2主面(裏面)
4 (単位)デバイス領域(第1のデバイス領域、第2のデバイス領域)
5 接着剤層(DAF)
6 外部リード(ランド)
7 ボンディング・パッド
8 ボンディング・ワイヤ
9 封止レジン(レジン封止部)
11a 配線基板上の第1の位置基準点
11b 配線基板上の第2の位置基準点
12a チップ上の第1の位置基準点
12b チップ上の第2の位置基準点
15 各列のボンディング・サイト群
16a,16b,16c,16d 各行のボンディング・サイト群
51 ダイ・ボンダ
52 下部基体
53 支柱
54 上部基体
55 搬送路支持体
56 基板搬送路
57 ウエハ・ホールダ用XYテーブル
58 ウエハ・ホールダ
59 吸着コレット
61 ダイ・ボンディング・ヘッド用XYテーブル
62 ダイ・ボンディング・ヘッド
63 ボンディング・ヘッド光学系用XYテーブル
64 ダイ・ボンディング・ヘッド光学系
65 ダイ・ボンディング・ステージ
65a ダイ・ボンディング・ステージ中央部
66 ダイシング・テープ
67 ウエハ保持フレーム
68 陽炎防止ブロー・ノズル
69 イオン・ブロー・ノズル
71 基板フィーダ
72 フィーダ・アーム
73 基板送り爪
74 真空吸着孔
75 真空供給管
76 ヒート・ブロック
81 ワイヤ・ボンディング・ステージ
93 ウエハ・ピックアップ光学系用XYテーブル
94 ウエハ・ピックアップ光学系
101 基板搬送(加熱)
102 登録パターン認識
103 認識2点間距離測定
104 ダイ・ボンディング
105 ボンディング後位置検査
106 基板搬出
107 データ集積&統計処理
108 位置補正テーブル変更
111 熱膨張飽和確認
112 ボンディング位置修正

【特許請求の範囲】
【請求項1】
以下の工程を含む半導体集積回路装置の製造方法:
(a)ダイ・ボンディング装置内において、回路基板の第1の主面上に設けられた第1のデバイス領域を加熱する工程;
(b)前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記回路基板の前記第1の主面上であって前記第1のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記回路基板の前記第1のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程;
(c)前記工程(b)の後、前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1のデバイス領域内に第1の半導体チップをボンディングする工程。
【請求項2】
前記1項の半導体集積回路装置の製造方法において、前記第1の半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
【請求項3】
前記2項の半導体集積回路装置の製造方法において、前記接着剤層は、DAFである。
【請求項4】
前記1項の半導体集積回路装置の製造方法において、前記第1の半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。
【請求項5】
前記4項の半導体集積回路装置の製造方法において、前記第1の半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。
【請求項6】
前記1項の半導体集積回路装置の製造方法において、前記工程(c)における前記第1の半導体チップをボンディングする位置は、前記工程(b)の結果に基づいて、定められる。
【請求項7】
以下の工程を含む半導体集積回路装置の製造方法:
(a)ダイ・ボンディング装置内において、第1の回路基板の第1の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程;
(b)前記ダイ・ボンディング装置内において、ボンディングされた各々の半導体チップの位置を光学的に検出する工程;
(c)前記ダイ・ボンディング装置内において、前記工程(b)の結果に基づいて、行ごとにボンディングすべき位置を修正して、前記第1の回路基板とほぼ同一形状を有する第2の回路基板の第1の主面上にマトリクス状に設けられた複数のデバイス領域のそれぞれに半導体チップを列ごとにボンディングする工程。
【請求項8】
前記7項の半導体集積回路装置の製造方法において、前記半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
【請求項9】
前記8項の半導体集積回路装置の製造方法において、前記接着剤層は、DAFである。
【請求項10】
前記7項の半導体集積回路装置の製造方法において、前記半導体チップは、他の少なくとも一つの半導体チップを介してボンディングされる。
【請求項11】
前記10項の半導体集積回路装置の製造方法において、前記半導体チップおよび前記他の少なくとも一つの半導体チップは、階段状に積層される。
【請求項12】
以下の工程を含む半導体集積回路装置の製造方法:
(a)ダイ・ボンディング装置内において、第1の回路基板の第1の主面上に設けられた第1のデバイス領域を加熱する工程;
(b)前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1の回路基板の前記第1の主面上であって前記第1のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記第1の回路基板の前記第1のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程;
(c)前記工程(b)の後、前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、前記第1のデバイス領域内に第1の半導体チップをボンディングする工程;
(d)前記ダイ・ボンディング装置内において、前記第1のデバイス領域を加熱した状態で、ボンディングされた前記第1の半導体チップの位置を光学的に検出する工程;
(e)前記ダイ・ボンディング装置内において、前記工程(d)の結果に基づいてボンディングすべき位置を修正して、前記第1の回路基板とほぼ同一形状を有する第2の回路基板の第1の主面上に設けられた前記第1のデバイス領域とほぼ同一形状を有する第2のデバイス領域を加熱した状態で、前記第1の半導体チップとほぼ同一の形状を有する第2の半導体チップをボンディングする工程。
【請求項13】
前記12項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップは、その裏面に設けられた接着剤層を介してボンディングされる。
【請求項14】
前記13項の半導体集積回路装置の製造方法において、前記接着剤層は、DAFである。
【請求項15】
前記12項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップのそれぞれは、他の少なくとも一つの半導体チップを介してボンディングされる。
【請求項16】
前記15項の半導体集積回路装置の製造方法において、前記第1および第2の半導体チップのそれぞれは、前記他の少なくとも一つの半導体チップとともに、階段状に積層される。
【請求項17】
前記12項の半導体集積回路装置の製造方法において、前記工程(c)における前記第1の半導体チップをボンディングする位置は、前記工程(b)の結果に基づいて、定められる。
【請求項18】
前記12項の半導体集積回路装置の製造方法において、更に、以下の工程を含む:
(f)前記工程(d)の後であって前記工程(e)の前に、前記ダイ・ボンディング装置内において、前記第2のデバイス領域を加熱した状態で、前記第2の回路基板の前記第1の主面上であって前記第2のデバイス領域内または、その近傍に設けられた第1および第2の位置基準点の位置を光学的にモニタすることにより、前記回路基板の前記第2のデバイス領域における熱膨張による変位が実質的に飽和したことを確認する工程。
【請求項19】
前記12項の半導体集積回路装置の製造方法において、前記第1の回路基板には、前記第1のデバイス領域とほぼ同一の形状を有するデバイス領域がマトリクス状に設けられている。
【請求項20】
前記12項の半導体集積回路装置の製造方法において、前記第2の回路基板には、前記第2のデバイス領域とほぼ同一の形状を有するデバイス領域がマトリクス状に設けられている。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate


【公開番号】特開2010−225956(P2010−225956A)
【公開日】平成22年10月7日(2010.10.7)
【国際特許分類】
【出願番号】特願2009−73147(P2009−73147)
【出願日】平成21年3月25日(2009.3.25)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】