半導体集積回路装置及びこれを用いた無電池方式のＲＦＩＤ
【課題】 外部から供給される交流信号を用いてつくり出される内部電源電圧が不足することによって内蔵ＩＣが誤動作を起こしてしまうという不都合をなくす。
【解決手段】 内蔵ＩＣを駆動するための電源電圧をつくり出す内部駆動用電圧整流回路１と、上記内蔵ＩＣに接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流回路２とを別個に設け、内蔵ＩＣ駆動用電源電圧と外部負荷駆動用電源電圧とをそれぞれ別々に生成するようにすることにより、外部負荷を駆動するために電力を消費しても、内蔵ＩＣを駆動するための電源電圧が低下しないようにすることができるようにして、外部負荷を駆動したことによる電力不足によって内蔵ＩＣが誤動作を起こさないようにする。
【解決手段】 内蔵ＩＣを駆動するための電源電圧をつくり出す内部駆動用電圧整流回路１と、上記内蔵ＩＣに接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流回路２とを別個に設け、内蔵ＩＣ駆動用電源電圧と外部負荷駆動用電源電圧とをそれぞれ別々に生成するようにすることにより、外部負荷を駆動するために電力を消費しても、内蔵ＩＣを駆動するための電源電圧が低下しないようにすることができるようにして、外部負荷を駆動したことによる電力不足によって内蔵ＩＣが誤動作を起こさないようにする。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装置およびこれに用いた無電池方式のＲＦＩＤ（Radio Frequency Indentification ）に関するものである。
【０００２】
【従来の技術】近年、ＩＣ（集積回路）を内蔵したＩＣカードが様々な分野で利用されつつある。従来のＩＣカードは、ＥＥＰＲＯＭ（電気的に消去可能なプログラマブルＲＯＭ）を内蔵しており、上記ＥＥＰＲＯＭにデータを記憶したり、このＥＥＰＲＯＭに記憶されているデータを用いて所定の命令を実行したりするようになされていた。
【０００３】しかし、このようなＩＣカードを使用する場合は、カードリーダなどの専用の読み取り装置にＩＣカードを挿入しなくてはならないため、非常に面倒であった。そこで、最近では、無線周波数帯の電波を使ってホスト側とデータをやり取りすることにより、カードを一々挿入することなく簡便に操作できるようにした非接触方式のＩＣカード、すなわち、ＲＦＩＤ（Radio Frequency Indentification ）あるいはデータキャリアが提案されるに至っている。
【０００４】ところで、上記ＲＦＩＤを動作させるためには、その内蔵ＩＣに電力を供給することが必要である。そのため、従来は、ＩＣ駆動用の電池を内蔵したＲＦＩＤが多く提案されていた。一方、近年ではホスト側から送られてくる電波を利用して内部で電力をつくり出すことができるようにした無電池方式のＲＦＩＤも提案されている。
【０００５】すなわち、このような無電池方式のＲＦＩＤでは、ホスト側から送られてくる電波から電磁誘導により交流電圧を発生させ、それを直流電圧に整流することにより、ＩＣ駆動に必要な電力を内部でつくり出すことができるようになされていた。
【０００６】従来、このような無電池方式のＲＦＩＤは、種々のデータを記憶するためのＥＥＰＲＯＭと、上記ＥＥＰＲＯＭに記憶されているデータに従って動作するロジック回路と、電波を使ってホスト側とデータのやり取りを行うためのＲＦ部と、ホスト側から送られてくる電波を用いて電力をつくり出すパワー部とを備えるのが一般的であった。
【０００７】
【発明が解決しようとする課題】上記従来の無電池方式のＲＦＩＤでは、上記パワー部で生成された直流の内部電源電圧によって内蔵ＩＣの各部の全てが駆動されるようになっていた。また、上記内蔵ＩＣの外部に入出力端子を介して種々の負荷を接続することが可能であるが、この外部負荷を駆動する際にも上記パワー部で生成された内部電源電圧が利用されるようになっていた。
【０００８】このため、ＩＣ外部の負荷を駆動するための負荷電流によって、内蔵ＩＣに供給するための内部電源が多く消費されてしまい、十分な駆動電圧が得られないということがあった。そして、十分な駆動電圧が得られないと、内蔵ＩＣが正常に動作できなくなり、誤動作を起こしてしまうことがあるという問題があった。
【０００９】本発明は、このような問題を解決するために成されたものであり、外部から供給される交流信号を用いてつくり出される内部発生の電源電圧が不足することによって内蔵ＩＣが誤動作を起こしてしまうという不都合をなくすことができるようにすることを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体集積回路装置は、外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって内部電源電圧をつくり出す内部駆動用電圧整流手段を有する半導体集積回路装置であって、上記外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流手段を上記内部駆動用電圧整流手段とは別個に設けたことを特徴としている。
【００１１】本発明の他の特徴とするところは、上記内部駆動用電圧整流手段は全波整流を行い、上記外部駆動用電圧整流手段は半波整流を行うことを特徴としている。
【００１２】本発明の無電池方式のＲＦＩＤは、電波を使って外部との間でデータを送受信するとともに、受信した電波から電源電圧をつくり出すようになされた半導体集積回路装置を内蔵する無電池方式のＲＦＩＤであって、上記ＲＦＩＤの外部より送信される電波から電磁誘導により交流電圧を発生する電圧発生手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置の内部を駆動するための電源電圧を生成する内部駆動用電圧整流手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧を生成する外部駆動用電圧整流手段とを備えることを特徴としている。
【００１３】本発明の他の特徴とするところは、上記外部負荷は、上記ＲＦＩＤと上記ＲＦＩＤの外部との間でデータの送受信を行うことが可能かどうかを知らせるための報知手段であることを特徴としている。
【００１４】本発明のその他の特徴とするところは、上記報知手段はＬＥＤであることを特徴としている。
【００１５】本発明のその他の特徴とするところは、上記報知手段はブザーであることを特徴としている。
【００１６】本発明は上記技術手段より成るので、半導体集積回路装置の内部を駆動するための電源電圧と、上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧とがそれぞれ別個に確保されるようになり、外部負荷を駆動するために電力を消費しても、半導体集積回路装置内部を駆動するための電源電圧が直接的に低下しないようにすることが可能となる。
【００１７】また、本発明の他の特徴によれば、内部駆動用電圧整流手段で全波整流を行うのに対して、外部駆動用電圧整流手段では半波整流を行うようにしたので、半導体集積回路装置や外部負荷の用途に応じて異なる種類の電源電圧を効率よく生成することが可能となる。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態による無電池方式のＲＦＩＤの特徴を最もよく表すパワー／ＲＦ部の構成を示すブロック図であり、図２は、図１に示すパワー／ＲＦ部を利用した無電池方式のＲＦＩＤの構成を示すブロック図である。
【００１９】まず、図２を用いて本実施形態による無電池方式のＲＦＩＤの全体構成および動作について説明する。図２において、２１はＣＰＵ、２２はＲＯＭ、２３はＥＥＰＲＯＭであり、ＲＯＭ２２やＥＥＰＲＯＭ２３には、ＣＰＵ２１の実行プログラムや種々のデータが記憶されるようになっている。
【００２０】上記ＲＯＭ２２の記憶容量は、例えば１０２４ワード×１２ビットであり、上記ＥＥＰＲＯＭ２３の記憶容量は、例えば２０４８ワード×１２ビットである。これらのＲＯＭ２２およびＥＥＰＲＯＭ２３は、同一のメモリ空間に位置している。そのうち、ＥＥＰＲＯＭ２３のメモリ空間においては、上記ＣＰＵ２１の実行プログラムや種々のデータの書き換えが可能である。
【００２１】すなわち、ＣＰＵ２１は、ＲＯＭ２２やＥＥＰＲＯＭ２３の記憶内容に従って種々の命令を実行するが、その命令そのものをＥＥＰＲＯＭ２３を使って自由に書き換えることが可能である。つまり、ＣＰＵ２１の実行プログラムをＲＦＩＤの外部から自由に書き換えることが可能である。
【００２２】このように、本実施形態では、従来の無電池方式のＲＦＩＤにおいてロジック回路を用いていた代わりに、ＣＰＵ２１を用いている。ＣＰＵ２１を内蔵することにより、命令実行のプロトコルを自由に組むことができるようになるだけでなく、多数のＲＦＩＤで送受信される電波の同時認識もできるようになる。
【００２３】また、ロジック回路では１つの動作が終わるまで次の動作を行うことができないのに対して、ＣＰＵ２１では複数の動作を同時に行うことができる。例えば、ＥＥＰＲＯＭ２３へのデータの書き込み中に、ＲＯＭ２２に記憶されているデータを読み出して処理することができる。このため、全体としての処理時間を短くすることもできるようになる。
【００２４】上記ＣＰＵ２１と上記ＲＯＭ２２、および上記ＣＰＵ２１と上記ＥＥＰＲＯＭ２３との間のデータのやり取りは、それぞれアドレスバス２５およびデータバス２６を介して行われる。上記アドレスバス２５およびデータバス２６のバス幅は、共に１２ビットである。また、ＣＰＵ２１内に備えられている図示しないＡＬＵ（算術論理演算ユニット）やレジスタの１ワードも１２ビットである。
【００２５】このように、バス幅、およびＡＬＵやレジスタの１ワードを１２ビットとすることにより、ＣＰＵ２１の１つの命令を構成するオペコードおよびオペランドを１ワードで記述することが可能となる。また、イミティエートアドレスも１ワードで記述することが可能となる。
【００２６】２４はパワー／ＲＦ部である。このパワー／ＲＦ部２４は、電波（例えば、無線周波数帯などの高周波の電波）を使って、図示しないホスト側の装置との間で種々のデータを送受信するＲＦ部と、上記ホスト側から送られてくる電波を用いて内部電源電力をつくり出すパワー部とを兼ね備えている。
【００２７】すなわち、上記パワー／ＲＦ部２４に備えられているいくつかの端子のうち、Ｓ１，Ｓ２は電波の送受信用端子であり、これら２つの電波送受信用端子Ｓ１，Ｓ２を介して本実施形態のＲＦＩＤと図示しないホスト側とで電波によりデータを送受信するようになっている。
【００２８】また、上記電波送受信用端子Ｓ１，Ｓ２には、同調用コイル３０とコンデンサ３１とから成る共振回路が接続されている。そして、この共振回路に外部のホストから送信される電波によって発生する磁界の変化に応じて同調用コイル３０に交流電圧が誘導される。パワー／ＲＦ部２４は、このようにして誘導された交流電圧を上記電波送受信用端子Ｓ１，Ｓ２を介して入力し、それを直流電圧に整流することにより内部電源電力を得るようにしている。
【００２９】上記パワー／ＲＦ部２４で生成された直流電圧は、内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤを介して出力される。上記内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤには、平滑化コンデンサ３２が接続されており、出力される直流電圧の安定化が図られている。
【００３０】上記パワー／ＲＦ部２４は、Ｉ／Ｏバス２７を介してＣＰＵ１、タイマー２８およびシリアルＩ／Ｏポート２９に接続されている。本実施形態では、このようにタイマー２８を内蔵することにより、ソフトウェアによるリセット動作を実現することが可能となる。このタイマー２８は、例えば、２４ビットタイマーで構成される。
【００３１】また、上記シリアルＩ／Ｏポート２９には３つの入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 が接続されており、これらの入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 を介して外部負荷を接続することが可能である。外部負荷としては、例えばＬＥＤ（図示せず）を用いることができる。
【００３２】このようにＬＥＤを接続した場合は、本実施形態のＲＦＩＤとホストとが近づいて通信可能な範囲内に入ったときにＬＥＤが点灯するようにすることができ、通信が可能かどうかをユーザが一目で分かるようにすることができる。この外部負荷であるＬＥＤを駆動するための電源をつくり出すのも上記パワー／ＲＦ部２４である。なお、ＬＥＤの代わりにブザーなどを用いても良い。
【００３３】本実施形態の半導体集積回路装置は、上述したＣＰＵ２１、ＲＯＭ２２、ＥＥＰＲＯＭ２３、パワー／ＲＦ部２４、アドレスバス２５、データバス２６、Ｉ／Ｏバス２７、タイマー２８およびシリアルＩ／Ｏポート２９が１チップ化されて構成される。
【００３４】次に、図１を用いて上記したパワー／ＲＦ部２４の詳細な構成および動作について説明する。図１に示すように、本実施形態のパワー／ＲＦ部２４は、内部駆動用電圧整流回路１と、電圧レギュレータ２と、リセット回路３と、ＦＳＫ（周波数偏移変調）回路４と、ＰＳＫ（位相偏移変調）回路５と、クロック回路６と、外部駆動用電圧整流回路７とを備えている。
【００３５】これらの構成のうち、内部駆動用電圧整流回路１、電圧レギュレータ２、リセット回路３および外部駆動用電圧整流回路７により、上述した本実施形態のパワー部が構成される。また、ＦＳＫ回路４、ＰＳＫ回路５およびクロック回路６により、上述した本実施形態のＲＦ部が構成される。
【００３６】まず最初に、パワー部について説明する。上記内部駆動用電圧整流回路１は、その入力側に２つの電波送受信用端子Ｓ１，Ｓ２が接続されるとともに、出力側に内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤが接続されている。
【００３７】この内部駆動用電圧整流回路１は、２つの電波送受信用端子Ｓ１，Ｓ２より入力される単相の交流電圧を直流電圧に整流することにより、出力電圧がほぼ一定になるように制御するものである。この内部駆動用電圧整流回路１には、交流の両方向成分（１サイクル分の全て）を直流電圧に変換する全波整流回路を用いるのが好ましい。
【００３８】図３（ａ）は、この内部駆動用電圧整流回路１の具体的な構成例を示す図である。図３（ａ）に示すように、本実施形態の内部駆動用電圧整流回路１は、２つの電波送受信用端子Ｓ１，Ｓ２の間に４つの整流素子Ｄ１〜Ｄ４がブリッジ型に接続されて構成されている。この内部駆動用電圧整流回路１により生成された直流電圧は、内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤを介して出力される。
【００３９】電圧レギュレータ２は、上記内部駆動用電圧整流回路１の出力側に並列に接続されている。すなわち、上記電圧レギュレータ２の一方の入力端子は上記内部電圧端子ＣＶｄｄに接続され、他方の入力端子は上記内部グランド端子ＣＧＮＤに接続されている。これにより、上記内部駆動用電圧整流回路１で生成された直流電圧がこの電圧レギュレータ２に供給される。
【００４０】この電圧レギュレータ２は、上記内部駆動用電圧整流回路１で生成される直流電圧を一定レベル以下に抑えるように制御するものである。すなわち、上記内部駆動用電圧整流回路１より供給される直流電圧が所定のしきい値（例えば３Ｖ）を越えるかどうかを判断し、そのしきい値を越える場合はリミット動作をかけることにより、外部からの電波を使って生成する内部電源電圧の大きさが上記所定のしきい値よりも大きくならないように制御する。
【００４１】このような電圧レギュレータ２を設けることにより、本実施形態のＲＦＩＤと図示しないホストとの通信距離が短くなり、図２の同調用コイル３０に誘導される交流電圧が非常に大きくなっても、内部電源電圧として使用する直流電圧の大きさが必要以上に大きくならないようにすることができる。これにより、ＲＦＩＤとホストとが近づいたときに内蔵ＩＣに過大な電力が供給されることを防ぎ、ＩＣにかかる負担を少なくすることができる。
【００４２】また、リセット回路３は、上記電圧レギュレータ２と同様に、内部駆動用電圧整流回路１の出力側に並列に接続されている。すなわち、リセット回路３の一方の入力端子は上記内部電圧端子ＣＶｄｄに接続され、他方の入力端子は上記内部グランド端子ＣＧＮＤに接続されている。これにより、上記内部駆動用電圧整流回路１で生成された直流電圧（電圧レギュレータ２でリミット動作がかけられているときはその電圧）がこのリセット回路３に供給される。
【００４３】このリセット回路３は、内部駆動用電圧整流回路１より供給される直流電圧のレベルが所定のしきい値より小さいときに、ＣＰＵ２１およびＥＥＰＲＯＭ２３の動作をリセットするように制御するものである。このような制御は、２つのリセット信号ＲＳＴ1 ，ＲＳＴ2 のレベル（“Ｈ”レベルまたは“Ｌ”レベル）を制御することによって行う。また、このリセット回路３に用いられる上記所定のしきい値は、ＣＰＵ２１およびＥＥＰＲＯＭ２３が正常に動作するのに十分な電圧レベルに設定される。
【００４４】このようなリセット回路３を設けることにより、本実施形態のＲＦＩＤと図示しないホストとの通信距離が長くなって、内部駆動用電圧整流回路１で生成される直流電圧の大きさが非常に小さくなったときに、ＣＰＵ２１およびＥＥＰＲＯＭ２３が動作し続けることによって誤動作を起こしてしまうことを防ぐことができる。
【００４５】ところで、リセット回路３によりリセットがかけられた時点でＲＦＩＤがホストと通信途中であることも考えられる。この場合に内蔵ＩＣの全てを同時にリセットすると、リセット時における誤動作によってＥＥＰＲＯＭ２３の内容が書き換えられてしまうことが考えられる。
【００４６】周知のように、ＥＥＰＲＯＭ２３は不揮発性のメモリであり、電源が切られてもその記憶内容は失われない。したがって、ＥＥＰＲＯＭ２３の内容が誤動作によって書き換えられると、その誤った内容がそのまま残されてしまうことになり、著しく不都合である。
【００４７】そこで、本実施形態では、リセット回路３を以下のように動作させることにより、上記の不都合を防止している。すなわち、本実施形態では、図４に示すように、３種類のリセット電圧Ｖrst1、Ｖrst2、Ｖrst3を利用してＣＰＵ２１およびＥＥＰＲＯＭ２３のリセット動作を制御している。
【００４８】図４に示すグラフにおいて、縦軸は電圧レベルを示し、横軸は時間を示している。このグラフは、本実施形態のＲＦＩＤと図示しないホストとの通信距離が徐々に短くなることによって内部で生成される電源電圧が大きくなっていき、その後、通信距離が徐々に長くなることによって内部で生成される電源電圧が小さくなっていく様子を表している。
【００４９】この図４において、内部電源電圧ＶＤＤ（図１の内部電圧端子ＣＶｄｄに現れる電圧）が徐々に大きくなっていく過程で、その電圧レベルが第１のリセット電圧Ｖrst1に達するまでの期間は、第１、第２のリセット信号ＲＳＴ1 ，ＲＳＴ2は共に“Ｈ”レベル（内部電源電圧ＶＤＤと同じ電圧）であり、ＣＰＵ２１およびＥＥＰＲＯＭ２３は両方ともリセット状態にある。
【００５０】そして、内部電源電圧ＶＤＤの電圧レベルが第１のリセット電圧Ｖrst1に達すると、第１、第２のリセット信号ＲＳＴ1 ，ＲＳＴ2 は共に“Ｌ”レベル（内部グランド電圧ＶＧＮＤと同じ電圧）となり、ＣＰＵ２１およびＥＥＰＲＯＭ２３は両方ともリセット状態が解除される。この第１のリセット電圧Ｖrst1は、例えば２．７Ｖである。
【００５１】次いで、内部電源電圧ＶＤＤのレベルが更に上がっていって３Ｖに達すると、電圧レギュレータ２の制御により、それ以上電圧が上がらないように抑えられる。その後、内部電源電圧ＶＤＤが徐々に小さくなっていき、第２のリセット電圧Ｖrst2まで電圧レベルが小さくなると、まず最初に第２のリセット信号ＲＳＴ2が“Ｈ”レベルになり、ＥＥＰＲＯＭ２３がリセットされる。これにより、ＥＥＰＲＯＭ２３へのデータの書き込みが禁止される。
【００５２】この第２のリセット電圧Ｖrst2は、上記第１のリセット電圧Ｖrst1の値よりもわずかに小さな値、例えば２．３Ｖに設定される。このように、第２のリセット電圧Ｖrst2を第１のリセット電圧Ｖrst1の値よりも小さな値に設定することにより、以下のようなメリットが得られる。
【００５３】すなわち、図４においては、図の簡略化のために、本実施形態のＲＦＩＤと図示しないホストとの通信距離が十分に近い場合に内部で生成される内部電源電圧ＶＤＤのレベルが常に３Ｖに保たれているように示されているが、実際には電圧レベルは多少変動している。そして、その変動している電圧レベルが、第１のリセット電圧Ｖrst1である２．７Ｖを下回ることがある。
【００５４】この場合に、第２のリセット電圧Ｖrst2を第１のリセット電圧Ｖrst1と同じ値の２．７Ｖとしておくと、変動している電圧レベルが２．７Ｖを下回ったときにＥＥＰＲＯＭ２３が意図していないのにリセットされてしまう。そこで、本実施形態のように、第２のリセット電圧Ｖrst2を第１のリセット電圧Ｖrst1よりも小さい値の２．３Ｖとしておけば、変動している電圧レベルによってＥＥＰＲＯＭ２３が簡単にリセットされないようにすることができる。
【００５５】次いで、内部電源電圧ＶＤＤが更に小さくなって第３のリセット電圧Ｖrst3まで電圧レベルが小さくなると、次に第１のリセット信号ＲＳＴ1 が“Ｈ”レベルになり、ＣＰＵ２１がリセットされる。この第３のリセット電圧Ｖrst3は、例えば２．０Ｖに設定される。
【００５６】このように、本実施形態においては、Ｖrst1＞Ｖrst2＞Ｖrst3の関係が保たれており、ＣＰＵ２１がリセットされるときにはＥＥＰＲＯＭ２３は既にリセットされ、データの書き込みが禁止されている。これにより、リセット時におけるＣＰＵ２１の誤動作によって誤ったデータがＥＥＰＲＯＭ２３に書き込まれてしまうという不都合をなくすことができ、ＣＰＵ２１およびＥＥＰＲＯＭ２３が常に正常に動作するようにすることができる。
【００５７】上記内部駆動用電圧整流回路１によって生成される内部電源電圧ＶＤＤは、本実施形態の半導体集積回路装置内の各部を駆動するために利用される。一方、外部駆動用電圧整流回路７では、シリアルＩ／Ｏポート２９の各入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 に接続される外部負荷、例えばＬＥＤを駆動するための電源電圧をつくり出す。
【００５８】すなわち、外部駆動用電圧整流回路７は、その入力側に２つの電波送受信用端子Ｓ１，Ｓ２が接続されるとともに、出力側に負荷駆動用電圧端子ＶＦＯＲＣＥが接続されており、上記２つの電波送受信用端子Ｓ１，Ｓ２より入力される単相の交流電圧を整流することにより、外部負荷を駆動するための電源電圧を生成する。
【００５９】図３（ｂ）は、この外部駆動用電圧整流回路７の具体的な構成例を示す図である。図３（ｂ）に示すように、本実施形態の外部駆動用電圧整流回路７は、２つの電波送受信用端子Ｓ１，Ｓ２と負荷駆動用電圧端子ＶＦＯＲＣＥとの間に、２つのＮチャンネルエンハンスメント型トランジスタＭＮ01，ＭＮ02が並列に接続されて構成されている。
【００６０】このように、本実施形態では、内蔵ＩＣを駆動するための電源電圧をつくり出す内部駆動用電圧整流回路１と、シリアルＩ／Ｏポート２９を介して接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流回路７とを別個に設け、内部ＩＣ駆動用の電源電圧と外部負荷駆動用の電源電圧とを別にとるようにしている。
【００６１】これにより、外部負荷を駆動するために電力を消費しても、内蔵ＩＣを駆動するための電源電圧が直接的に低下しないようにすることができ、外部負荷駆動時の負荷電流によって内蔵ＩＣ駆動用の電源電圧に影響を与えないようにすることができる。
【００６２】特に、外部負荷としてＬＥＤを用いた場合には、ＬＥＤで消費する電流は内蔵ＩＣで消費する電流に比べて大きなものとなる。よって、１つの電源電圧をＬＥＤ駆動用と内蔵ＩＣ駆動用とで併用するとすれば、内蔵ＩＣを駆動するための電力が不足してしまう恐れが多くなる。
【００６３】これに対し、ＬＥＤ駆動用と内蔵ＩＣ駆動用とで電源電圧を別にとれば、ＬＥＤでいくら電力を消費しようとも、内蔵ＩＣに供給される電力が不足することはなくなり、電力不足によって内蔵ＩＣが誤動作を起こしてしまう不都合を少なくすることができる。
【００６４】ところで、ＬＥＤは、これに供給される電圧があるレベルを越えれば光るようになっている。つまり、あるレベル以上の電圧を定常的に供給する必要はなく、あるレベルを越えるピーク的な電圧を間欠的に供給すれば十分である。したがって、外部駆動用電圧整流回路７でつくり出す電源電圧は、内部駆動用電圧整流回路１でつくり出す直流電圧と異なり、脈流電圧でも良い。例えば、内部駆動用電圧整流回路１では全波整流を行うのに対して、外部駆動用電圧整流回路７では半波整流を行うようにすることが可能である。
【００６５】このように、外部駆動用電圧整流回路７では、内部駆動用電圧整流回路１で内部電源電力を生成するよりも効率良く負荷駆動用電源電力を生成することができる。つまり、本実施形態では、用途に応じて異なる種類の電源電圧を生成することができ、電源電圧をつくり出すための回路を内部駆動用と外部駆動用とで２つに分けて、このようなメリットが得られるようにしている。
【００６６】なお、ここでは、外部負荷としてＬＥＤを用いる場合について説明したが、本実施形態のＲＦＩＤと図示しないホストとが通信可能な距離にあるかどうかをユーザに知らせるために、ＬＥＤの代わりにブザーを用いるようにしても良い。
【００６７】次に、図１に示したＲＦ部について説明する。ＲＦ部を構成するＦＳＫ回路４およびＰＳＫ回路５は、それぞれ上記した２つの電波送受信用端子Ｓ１，Ｓ２に接続されている。ここで、上記ＦＳＫ回路４はデータ受信用に用いられ、上記ＰＳＫ回路５はデータ送信用に用いられる。
【００６８】すなわち、ＦＳＫ回路４は、周波数のシフトにより情報を伝送する。例えば、電波送受信用端子Ｓ１，Ｓ２で受信したデータ値が“１”であるときには１２５ＫＨｚの正弦波を伝送路に送り出し、受信したデータ値が“０”であるときには１１７．６５ＫＨｚの正弦波を伝送路に送り出すようにする。
【００６９】また、ＰＳＫ回路５は、位相のシフトにより情報を伝送する。例えば、搬送周波数が６２．５ＫＨｚの４相位相変調を用いることができる。この場合は、信号の種類が位相で０°、９０°、１８０°２７０°と４種類あるので、１つの信号あたり２ビットの伝送が行われる。
【００７０】また、クロック回路６は、上記ＦＳＫ回路４で異なる周波数の信号を検出するための基準となるクロックパルスを発生するものである。例えば、上記ＦＳＫ回路４は、クロック回路６より供給されるクロックパルスをデータ値“１”、“０”に応じて異なる分周比で分周することにより上記した１２５ＫＨｚの信号および１１７．６５ＫＨｚの信号を検出する。
【００７１】このように、本実施形態では、電波の送受信をＦＳＫ方式（受信）とＰＳＫ方式（送信）とに分けて行うようにしている。また、本実施形態では、従来のロジック回路と異なり、ＣＰＵ２１を内蔵している。したがって、送信用の電波と受信用の電波とをＣＰＵ２１が認識することができ、データの送受信を同時に行うことができるようになる。
【００７２】
【発明の効果】本発明は上述したように、半導体集積回路装置内部を駆動するための電源電圧をつくり出す内部駆動用電圧整流手段と、上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流手段とを別個に設けたので、半導体集積回路装置の内部を駆動するための電源電圧と上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧とをそれぞれ別個に確保することでき、外部負荷を駆動するために多くの電力を消費しても、半導体集積回路装置内部を駆動するための電源電圧が低下しないようにすることができる。したがって、外部負荷を駆動したことによる電力不足によって半導体集積回路装置が誤動作を起こしてしまう不都合を防止することができ、動作の安定化を図ることができる。
【００７３】また、本発明の他の特徴によれば、内部駆動用電圧整流手段で全波整流を行うのに対して、外部駆動用電圧整流手段で半波整流を行うようにしたので、半導体集積回路装置や外部負荷の用途に応じて異なる種類の電源電圧を効率よく生成することができ、外部駆動用電圧整流手段では、内部駆動用電圧整流手段で生成される内部駆動用電源電圧より効率の良い負荷駆動用電源電圧を得ることができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態であり、本発明による無電池方式のＲＦＩＤの特徴を最もよく表すパワー／ＲＦ部の構成を示すブロック図である。
【図２】図１に示したパワー／ＲＦ部を利用した本実施形態による無電池方式のＲＦＩＤの全体的な構成を示すブロック図である。
【図３】図１に示した内部駆動用電圧整流回路および外部駆動用電圧整流回路の具体的な構成例を示す図である。
【図４】図１に示したリセット回路の動作を説明するための図である。
【符号の説明】
１ 内部駆動用電圧整流回路
２ 電圧レギュレータ
３ リセット回路
４ ＦＳＫ回路
５ ＰＳＫ回路
６ クロック回路
７ 外部駆動用電圧整流回路
２１ ＣＰＵ
２２ ＲＯＭ
２３ ＥＥＰＲＯＭ
２４ パワー／ＲＦ部
２８ タイマー
２９ シリアルＩ／Ｏポート
３０ 同調用コイル
３１ コンデンサ
３２ 平滑化コンデンサ
Ｓ１，Ｓ２ 電波送受信用端子
ＣＶｄｄ 内部電圧端子
ＣＧＮＤ 内部グランド端子
ＶＤＤ 内部電源電圧
ＶＧＮＤ 内部グランド電圧
ＶＦＯＲＣＥ 負荷駆動用電圧端子
Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 入出力端子
ＲＳＴ1 ，ＲＳＴ2 リセット信号
Ｖrst1，Ｖrst2，Ｖrst3 リセット電圧
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装置およびこれに用いた無電池方式のＲＦＩＤ（Radio Frequency Indentification ）に関するものである。
【０００２】
【従来の技術】近年、ＩＣ（集積回路）を内蔵したＩＣカードが様々な分野で利用されつつある。従来のＩＣカードは、ＥＥＰＲＯＭ（電気的に消去可能なプログラマブルＲＯＭ）を内蔵しており、上記ＥＥＰＲＯＭにデータを記憶したり、このＥＥＰＲＯＭに記憶されているデータを用いて所定の命令を実行したりするようになされていた。
【０００３】しかし、このようなＩＣカードを使用する場合は、カードリーダなどの専用の読み取り装置にＩＣカードを挿入しなくてはならないため、非常に面倒であった。そこで、最近では、無線周波数帯の電波を使ってホスト側とデータをやり取りすることにより、カードを一々挿入することなく簡便に操作できるようにした非接触方式のＩＣカード、すなわち、ＲＦＩＤ（Radio Frequency Indentification ）あるいはデータキャリアが提案されるに至っている。
【０００４】ところで、上記ＲＦＩＤを動作させるためには、その内蔵ＩＣに電力を供給することが必要である。そのため、従来は、ＩＣ駆動用の電池を内蔵したＲＦＩＤが多く提案されていた。一方、近年ではホスト側から送られてくる電波を利用して内部で電力をつくり出すことができるようにした無電池方式のＲＦＩＤも提案されている。
【０００５】すなわち、このような無電池方式のＲＦＩＤでは、ホスト側から送られてくる電波から電磁誘導により交流電圧を発生させ、それを直流電圧に整流することにより、ＩＣ駆動に必要な電力を内部でつくり出すことができるようになされていた。
【０００６】従来、このような無電池方式のＲＦＩＤは、種々のデータを記憶するためのＥＥＰＲＯＭと、上記ＥＥＰＲＯＭに記憶されているデータに従って動作するロジック回路と、電波を使ってホスト側とデータのやり取りを行うためのＲＦ部と、ホスト側から送られてくる電波を用いて電力をつくり出すパワー部とを備えるのが一般的であった。
【０００７】
【発明が解決しようとする課題】上記従来の無電池方式のＲＦＩＤでは、上記パワー部で生成された直流の内部電源電圧によって内蔵ＩＣの各部の全てが駆動されるようになっていた。また、上記内蔵ＩＣの外部に入出力端子を介して種々の負荷を接続することが可能であるが、この外部負荷を駆動する際にも上記パワー部で生成された内部電源電圧が利用されるようになっていた。
【０００８】このため、ＩＣ外部の負荷を駆動するための負荷電流によって、内蔵ＩＣに供給するための内部電源が多く消費されてしまい、十分な駆動電圧が得られないということがあった。そして、十分な駆動電圧が得られないと、内蔵ＩＣが正常に動作できなくなり、誤動作を起こしてしまうことがあるという問題があった。
【０００９】本発明は、このような問題を解決するために成されたものであり、外部から供給される交流信号を用いてつくり出される内部発生の電源電圧が不足することによって内蔵ＩＣが誤動作を起こしてしまうという不都合をなくすことができるようにすることを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体集積回路装置は、外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって内部電源電圧をつくり出す内部駆動用電圧整流手段を有する半導体集積回路装置であって、上記外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流手段を上記内部駆動用電圧整流手段とは別個に設けたことを特徴としている。
【００１１】本発明の他の特徴とするところは、上記内部駆動用電圧整流手段は全波整流を行い、上記外部駆動用電圧整流手段は半波整流を行うことを特徴としている。
【００１２】本発明の無電池方式のＲＦＩＤは、電波を使って外部との間でデータを送受信するとともに、受信した電波から電源電圧をつくり出すようになされた半導体集積回路装置を内蔵する無電池方式のＲＦＩＤであって、上記ＲＦＩＤの外部より送信される電波から電磁誘導により交流電圧を発生する電圧発生手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置の内部を駆動するための電源電圧を生成する内部駆動用電圧整流手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧を生成する外部駆動用電圧整流手段とを備えることを特徴としている。
【００１３】本発明の他の特徴とするところは、上記外部負荷は、上記ＲＦＩＤと上記ＲＦＩＤの外部との間でデータの送受信を行うことが可能かどうかを知らせるための報知手段であることを特徴としている。
【００１４】本発明のその他の特徴とするところは、上記報知手段はＬＥＤであることを特徴としている。
【００１５】本発明のその他の特徴とするところは、上記報知手段はブザーであることを特徴としている。
【００１６】本発明は上記技術手段より成るので、半導体集積回路装置の内部を駆動するための電源電圧と、上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧とがそれぞれ別個に確保されるようになり、外部負荷を駆動するために電力を消費しても、半導体集積回路装置内部を駆動するための電源電圧が直接的に低下しないようにすることが可能となる。
【００１７】また、本発明の他の特徴によれば、内部駆動用電圧整流手段で全波整流を行うのに対して、外部駆動用電圧整流手段では半波整流を行うようにしたので、半導体集積回路装置や外部負荷の用途に応じて異なる種類の電源電圧を効率よく生成することが可能となる。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態による無電池方式のＲＦＩＤの特徴を最もよく表すパワー／ＲＦ部の構成を示すブロック図であり、図２は、図１に示すパワー／ＲＦ部を利用した無電池方式のＲＦＩＤの構成を示すブロック図である。
【００１９】まず、図２を用いて本実施形態による無電池方式のＲＦＩＤの全体構成および動作について説明する。図２において、２１はＣＰＵ、２２はＲＯＭ、２３はＥＥＰＲＯＭであり、ＲＯＭ２２やＥＥＰＲＯＭ２３には、ＣＰＵ２１の実行プログラムや種々のデータが記憶されるようになっている。
【００２０】上記ＲＯＭ２２の記憶容量は、例えば１０２４ワード×１２ビットであり、上記ＥＥＰＲＯＭ２３の記憶容量は、例えば２０４８ワード×１２ビットである。これらのＲＯＭ２２およびＥＥＰＲＯＭ２３は、同一のメモリ空間に位置している。そのうち、ＥＥＰＲＯＭ２３のメモリ空間においては、上記ＣＰＵ２１の実行プログラムや種々のデータの書き換えが可能である。
【００２１】すなわち、ＣＰＵ２１は、ＲＯＭ２２やＥＥＰＲＯＭ２３の記憶内容に従って種々の命令を実行するが、その命令そのものをＥＥＰＲＯＭ２３を使って自由に書き換えることが可能である。つまり、ＣＰＵ２１の実行プログラムをＲＦＩＤの外部から自由に書き換えることが可能である。
【００２２】このように、本実施形態では、従来の無電池方式のＲＦＩＤにおいてロジック回路を用いていた代わりに、ＣＰＵ２１を用いている。ＣＰＵ２１を内蔵することにより、命令実行のプロトコルを自由に組むことができるようになるだけでなく、多数のＲＦＩＤで送受信される電波の同時認識もできるようになる。
【００２３】また、ロジック回路では１つの動作が終わるまで次の動作を行うことができないのに対して、ＣＰＵ２１では複数の動作を同時に行うことができる。例えば、ＥＥＰＲＯＭ２３へのデータの書き込み中に、ＲＯＭ２２に記憶されているデータを読み出して処理することができる。このため、全体としての処理時間を短くすることもできるようになる。
【００２４】上記ＣＰＵ２１と上記ＲＯＭ２２、および上記ＣＰＵ２１と上記ＥＥＰＲＯＭ２３との間のデータのやり取りは、それぞれアドレスバス２５およびデータバス２６を介して行われる。上記アドレスバス２５およびデータバス２６のバス幅は、共に１２ビットである。また、ＣＰＵ２１内に備えられている図示しないＡＬＵ（算術論理演算ユニット）やレジスタの１ワードも１２ビットである。
【００２５】このように、バス幅、およびＡＬＵやレジスタの１ワードを１２ビットとすることにより、ＣＰＵ２１の１つの命令を構成するオペコードおよびオペランドを１ワードで記述することが可能となる。また、イミティエートアドレスも１ワードで記述することが可能となる。
【００２６】２４はパワー／ＲＦ部である。このパワー／ＲＦ部２４は、電波（例えば、無線周波数帯などの高周波の電波）を使って、図示しないホスト側の装置との間で種々のデータを送受信するＲＦ部と、上記ホスト側から送られてくる電波を用いて内部電源電力をつくり出すパワー部とを兼ね備えている。
【００２７】すなわち、上記パワー／ＲＦ部２４に備えられているいくつかの端子のうち、Ｓ１，Ｓ２は電波の送受信用端子であり、これら２つの電波送受信用端子Ｓ１，Ｓ２を介して本実施形態のＲＦＩＤと図示しないホスト側とで電波によりデータを送受信するようになっている。
【００２８】また、上記電波送受信用端子Ｓ１，Ｓ２には、同調用コイル３０とコンデンサ３１とから成る共振回路が接続されている。そして、この共振回路に外部のホストから送信される電波によって発生する磁界の変化に応じて同調用コイル３０に交流電圧が誘導される。パワー／ＲＦ部２４は、このようにして誘導された交流電圧を上記電波送受信用端子Ｓ１，Ｓ２を介して入力し、それを直流電圧に整流することにより内部電源電力を得るようにしている。
【００２９】上記パワー／ＲＦ部２４で生成された直流電圧は、内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤを介して出力される。上記内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤには、平滑化コンデンサ３２が接続されており、出力される直流電圧の安定化が図られている。
【００３０】上記パワー／ＲＦ部２４は、Ｉ／Ｏバス２７を介してＣＰＵ１、タイマー２８およびシリアルＩ／Ｏポート２９に接続されている。本実施形態では、このようにタイマー２８を内蔵することにより、ソフトウェアによるリセット動作を実現することが可能となる。このタイマー２８は、例えば、２４ビットタイマーで構成される。
【００３１】また、上記シリアルＩ／Ｏポート２９には３つの入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 が接続されており、これらの入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 を介して外部負荷を接続することが可能である。外部負荷としては、例えばＬＥＤ（図示せず）を用いることができる。
【００３２】このようにＬＥＤを接続した場合は、本実施形態のＲＦＩＤとホストとが近づいて通信可能な範囲内に入ったときにＬＥＤが点灯するようにすることができ、通信が可能かどうかをユーザが一目で分かるようにすることができる。この外部負荷であるＬＥＤを駆動するための電源をつくり出すのも上記パワー／ＲＦ部２４である。なお、ＬＥＤの代わりにブザーなどを用いても良い。
【００３３】本実施形態の半導体集積回路装置は、上述したＣＰＵ２１、ＲＯＭ２２、ＥＥＰＲＯＭ２３、パワー／ＲＦ部２４、アドレスバス２５、データバス２６、Ｉ／Ｏバス２７、タイマー２８およびシリアルＩ／Ｏポート２９が１チップ化されて構成される。
【００３４】次に、図１を用いて上記したパワー／ＲＦ部２４の詳細な構成および動作について説明する。図１に示すように、本実施形態のパワー／ＲＦ部２４は、内部駆動用電圧整流回路１と、電圧レギュレータ２と、リセット回路３と、ＦＳＫ（周波数偏移変調）回路４と、ＰＳＫ（位相偏移変調）回路５と、クロック回路６と、外部駆動用電圧整流回路７とを備えている。
【００３５】これらの構成のうち、内部駆動用電圧整流回路１、電圧レギュレータ２、リセット回路３および外部駆動用電圧整流回路７により、上述した本実施形態のパワー部が構成される。また、ＦＳＫ回路４、ＰＳＫ回路５およびクロック回路６により、上述した本実施形態のＲＦ部が構成される。
【００３６】まず最初に、パワー部について説明する。上記内部駆動用電圧整流回路１は、その入力側に２つの電波送受信用端子Ｓ１，Ｓ２が接続されるとともに、出力側に内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤが接続されている。
【００３７】この内部駆動用電圧整流回路１は、２つの電波送受信用端子Ｓ１，Ｓ２より入力される単相の交流電圧を直流電圧に整流することにより、出力電圧がほぼ一定になるように制御するものである。この内部駆動用電圧整流回路１には、交流の両方向成分（１サイクル分の全て）を直流電圧に変換する全波整流回路を用いるのが好ましい。
【００３８】図３（ａ）は、この内部駆動用電圧整流回路１の具体的な構成例を示す図である。図３（ａ）に示すように、本実施形態の内部駆動用電圧整流回路１は、２つの電波送受信用端子Ｓ１，Ｓ２の間に４つの整流素子Ｄ１〜Ｄ４がブリッジ型に接続されて構成されている。この内部駆動用電圧整流回路１により生成された直流電圧は、内部電圧端子ＣＶｄｄおよび内部グランド端子ＣＧＮＤを介して出力される。
【００３９】電圧レギュレータ２は、上記内部駆動用電圧整流回路１の出力側に並列に接続されている。すなわち、上記電圧レギュレータ２の一方の入力端子は上記内部電圧端子ＣＶｄｄに接続され、他方の入力端子は上記内部グランド端子ＣＧＮＤに接続されている。これにより、上記内部駆動用電圧整流回路１で生成された直流電圧がこの電圧レギュレータ２に供給される。
【００４０】この電圧レギュレータ２は、上記内部駆動用電圧整流回路１で生成される直流電圧を一定レベル以下に抑えるように制御するものである。すなわち、上記内部駆動用電圧整流回路１より供給される直流電圧が所定のしきい値（例えば３Ｖ）を越えるかどうかを判断し、そのしきい値を越える場合はリミット動作をかけることにより、外部からの電波を使って生成する内部電源電圧の大きさが上記所定のしきい値よりも大きくならないように制御する。
【００４１】このような電圧レギュレータ２を設けることにより、本実施形態のＲＦＩＤと図示しないホストとの通信距離が短くなり、図２の同調用コイル３０に誘導される交流電圧が非常に大きくなっても、内部電源電圧として使用する直流電圧の大きさが必要以上に大きくならないようにすることができる。これにより、ＲＦＩＤとホストとが近づいたときに内蔵ＩＣに過大な電力が供給されることを防ぎ、ＩＣにかかる負担を少なくすることができる。
【００４２】また、リセット回路３は、上記電圧レギュレータ２と同様に、内部駆動用電圧整流回路１の出力側に並列に接続されている。すなわち、リセット回路３の一方の入力端子は上記内部電圧端子ＣＶｄｄに接続され、他方の入力端子は上記内部グランド端子ＣＧＮＤに接続されている。これにより、上記内部駆動用電圧整流回路１で生成された直流電圧（電圧レギュレータ２でリミット動作がかけられているときはその電圧）がこのリセット回路３に供給される。
【００４３】このリセット回路３は、内部駆動用電圧整流回路１より供給される直流電圧のレベルが所定のしきい値より小さいときに、ＣＰＵ２１およびＥＥＰＲＯＭ２３の動作をリセットするように制御するものである。このような制御は、２つのリセット信号ＲＳＴ1 ，ＲＳＴ2 のレベル（“Ｈ”レベルまたは“Ｌ”レベル）を制御することによって行う。また、このリセット回路３に用いられる上記所定のしきい値は、ＣＰＵ２１およびＥＥＰＲＯＭ２３が正常に動作するのに十分な電圧レベルに設定される。
【００４４】このようなリセット回路３を設けることにより、本実施形態のＲＦＩＤと図示しないホストとの通信距離が長くなって、内部駆動用電圧整流回路１で生成される直流電圧の大きさが非常に小さくなったときに、ＣＰＵ２１およびＥＥＰＲＯＭ２３が動作し続けることによって誤動作を起こしてしまうことを防ぐことができる。
【００４５】ところで、リセット回路３によりリセットがかけられた時点でＲＦＩＤがホストと通信途中であることも考えられる。この場合に内蔵ＩＣの全てを同時にリセットすると、リセット時における誤動作によってＥＥＰＲＯＭ２３の内容が書き換えられてしまうことが考えられる。
【００４６】周知のように、ＥＥＰＲＯＭ２３は不揮発性のメモリであり、電源が切られてもその記憶内容は失われない。したがって、ＥＥＰＲＯＭ２３の内容が誤動作によって書き換えられると、その誤った内容がそのまま残されてしまうことになり、著しく不都合である。
【００４７】そこで、本実施形態では、リセット回路３を以下のように動作させることにより、上記の不都合を防止している。すなわち、本実施形態では、図４に示すように、３種類のリセット電圧Ｖrst1、Ｖrst2、Ｖrst3を利用してＣＰＵ２１およびＥＥＰＲＯＭ２３のリセット動作を制御している。
【００４８】図４に示すグラフにおいて、縦軸は電圧レベルを示し、横軸は時間を示している。このグラフは、本実施形態のＲＦＩＤと図示しないホストとの通信距離が徐々に短くなることによって内部で生成される電源電圧が大きくなっていき、その後、通信距離が徐々に長くなることによって内部で生成される電源電圧が小さくなっていく様子を表している。
【００４９】この図４において、内部電源電圧ＶＤＤ（図１の内部電圧端子ＣＶｄｄに現れる電圧）が徐々に大きくなっていく過程で、その電圧レベルが第１のリセット電圧Ｖrst1に達するまでの期間は、第１、第２のリセット信号ＲＳＴ1 ，ＲＳＴ2は共に“Ｈ”レベル（内部電源電圧ＶＤＤと同じ電圧）であり、ＣＰＵ２１およびＥＥＰＲＯＭ２３は両方ともリセット状態にある。
【００５０】そして、内部電源電圧ＶＤＤの電圧レベルが第１のリセット電圧Ｖrst1に達すると、第１、第２のリセット信号ＲＳＴ1 ，ＲＳＴ2 は共に“Ｌ”レベル（内部グランド電圧ＶＧＮＤと同じ電圧）となり、ＣＰＵ２１およびＥＥＰＲＯＭ２３は両方ともリセット状態が解除される。この第１のリセット電圧Ｖrst1は、例えば２．７Ｖである。
【００５１】次いで、内部電源電圧ＶＤＤのレベルが更に上がっていって３Ｖに達すると、電圧レギュレータ２の制御により、それ以上電圧が上がらないように抑えられる。その後、内部電源電圧ＶＤＤが徐々に小さくなっていき、第２のリセット電圧Ｖrst2まで電圧レベルが小さくなると、まず最初に第２のリセット信号ＲＳＴ2が“Ｈ”レベルになり、ＥＥＰＲＯＭ２３がリセットされる。これにより、ＥＥＰＲＯＭ２３へのデータの書き込みが禁止される。
【００５２】この第２のリセット電圧Ｖrst2は、上記第１のリセット電圧Ｖrst1の値よりもわずかに小さな値、例えば２．３Ｖに設定される。このように、第２のリセット電圧Ｖrst2を第１のリセット電圧Ｖrst1の値よりも小さな値に設定することにより、以下のようなメリットが得られる。
【００５３】すなわち、図４においては、図の簡略化のために、本実施形態のＲＦＩＤと図示しないホストとの通信距離が十分に近い場合に内部で生成される内部電源電圧ＶＤＤのレベルが常に３Ｖに保たれているように示されているが、実際には電圧レベルは多少変動している。そして、その変動している電圧レベルが、第１のリセット電圧Ｖrst1である２．７Ｖを下回ることがある。
【００５４】この場合に、第２のリセット電圧Ｖrst2を第１のリセット電圧Ｖrst1と同じ値の２．７Ｖとしておくと、変動している電圧レベルが２．７Ｖを下回ったときにＥＥＰＲＯＭ２３が意図していないのにリセットされてしまう。そこで、本実施形態のように、第２のリセット電圧Ｖrst2を第１のリセット電圧Ｖrst1よりも小さい値の２．３Ｖとしておけば、変動している電圧レベルによってＥＥＰＲＯＭ２３が簡単にリセットされないようにすることができる。
【００５５】次いで、内部電源電圧ＶＤＤが更に小さくなって第３のリセット電圧Ｖrst3まで電圧レベルが小さくなると、次に第１のリセット信号ＲＳＴ1 が“Ｈ”レベルになり、ＣＰＵ２１がリセットされる。この第３のリセット電圧Ｖrst3は、例えば２．０Ｖに設定される。
【００５６】このように、本実施形態においては、Ｖrst1＞Ｖrst2＞Ｖrst3の関係が保たれており、ＣＰＵ２１がリセットされるときにはＥＥＰＲＯＭ２３は既にリセットされ、データの書き込みが禁止されている。これにより、リセット時におけるＣＰＵ２１の誤動作によって誤ったデータがＥＥＰＲＯＭ２３に書き込まれてしまうという不都合をなくすことができ、ＣＰＵ２１およびＥＥＰＲＯＭ２３が常に正常に動作するようにすることができる。
【００５７】上記内部駆動用電圧整流回路１によって生成される内部電源電圧ＶＤＤは、本実施形態の半導体集積回路装置内の各部を駆動するために利用される。一方、外部駆動用電圧整流回路７では、シリアルＩ／Ｏポート２９の各入出力端子Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 に接続される外部負荷、例えばＬＥＤを駆動するための電源電圧をつくり出す。
【００５８】すなわち、外部駆動用電圧整流回路７は、その入力側に２つの電波送受信用端子Ｓ１，Ｓ２が接続されるとともに、出力側に負荷駆動用電圧端子ＶＦＯＲＣＥが接続されており、上記２つの電波送受信用端子Ｓ１，Ｓ２より入力される単相の交流電圧を整流することにより、外部負荷を駆動するための電源電圧を生成する。
【００５９】図３（ｂ）は、この外部駆動用電圧整流回路７の具体的な構成例を示す図である。図３（ｂ）に示すように、本実施形態の外部駆動用電圧整流回路７は、２つの電波送受信用端子Ｓ１，Ｓ２と負荷駆動用電圧端子ＶＦＯＲＣＥとの間に、２つのＮチャンネルエンハンスメント型トランジスタＭＮ01，ＭＮ02が並列に接続されて構成されている。
【００６０】このように、本実施形態では、内蔵ＩＣを駆動するための電源電圧をつくり出す内部駆動用電圧整流回路１と、シリアルＩ／Ｏポート２９を介して接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流回路７とを別個に設け、内部ＩＣ駆動用の電源電圧と外部負荷駆動用の電源電圧とを別にとるようにしている。
【００６１】これにより、外部負荷を駆動するために電力を消費しても、内蔵ＩＣを駆動するための電源電圧が直接的に低下しないようにすることができ、外部負荷駆動時の負荷電流によって内蔵ＩＣ駆動用の電源電圧に影響を与えないようにすることができる。
【００６２】特に、外部負荷としてＬＥＤを用いた場合には、ＬＥＤで消費する電流は内蔵ＩＣで消費する電流に比べて大きなものとなる。よって、１つの電源電圧をＬＥＤ駆動用と内蔵ＩＣ駆動用とで併用するとすれば、内蔵ＩＣを駆動するための電力が不足してしまう恐れが多くなる。
【００６３】これに対し、ＬＥＤ駆動用と内蔵ＩＣ駆動用とで電源電圧を別にとれば、ＬＥＤでいくら電力を消費しようとも、内蔵ＩＣに供給される電力が不足することはなくなり、電力不足によって内蔵ＩＣが誤動作を起こしてしまう不都合を少なくすることができる。
【００６４】ところで、ＬＥＤは、これに供給される電圧があるレベルを越えれば光るようになっている。つまり、あるレベル以上の電圧を定常的に供給する必要はなく、あるレベルを越えるピーク的な電圧を間欠的に供給すれば十分である。したがって、外部駆動用電圧整流回路７でつくり出す電源電圧は、内部駆動用電圧整流回路１でつくり出す直流電圧と異なり、脈流電圧でも良い。例えば、内部駆動用電圧整流回路１では全波整流を行うのに対して、外部駆動用電圧整流回路７では半波整流を行うようにすることが可能である。
【００６５】このように、外部駆動用電圧整流回路７では、内部駆動用電圧整流回路１で内部電源電力を生成するよりも効率良く負荷駆動用電源電力を生成することができる。つまり、本実施形態では、用途に応じて異なる種類の電源電圧を生成することができ、電源電圧をつくり出すための回路を内部駆動用と外部駆動用とで２つに分けて、このようなメリットが得られるようにしている。
【００６６】なお、ここでは、外部負荷としてＬＥＤを用いる場合について説明したが、本実施形態のＲＦＩＤと図示しないホストとが通信可能な距離にあるかどうかをユーザに知らせるために、ＬＥＤの代わりにブザーを用いるようにしても良い。
【００６７】次に、図１に示したＲＦ部について説明する。ＲＦ部を構成するＦＳＫ回路４およびＰＳＫ回路５は、それぞれ上記した２つの電波送受信用端子Ｓ１，Ｓ２に接続されている。ここで、上記ＦＳＫ回路４はデータ受信用に用いられ、上記ＰＳＫ回路５はデータ送信用に用いられる。
【００６８】すなわち、ＦＳＫ回路４は、周波数のシフトにより情報を伝送する。例えば、電波送受信用端子Ｓ１，Ｓ２で受信したデータ値が“１”であるときには１２５ＫＨｚの正弦波を伝送路に送り出し、受信したデータ値が“０”であるときには１１７．６５ＫＨｚの正弦波を伝送路に送り出すようにする。
【００６９】また、ＰＳＫ回路５は、位相のシフトにより情報を伝送する。例えば、搬送周波数が６２．５ＫＨｚの４相位相変調を用いることができる。この場合は、信号の種類が位相で０°、９０°、１８０°２７０°と４種類あるので、１つの信号あたり２ビットの伝送が行われる。
【００７０】また、クロック回路６は、上記ＦＳＫ回路４で異なる周波数の信号を検出するための基準となるクロックパルスを発生するものである。例えば、上記ＦＳＫ回路４は、クロック回路６より供給されるクロックパルスをデータ値“１”、“０”に応じて異なる分周比で分周することにより上記した１２５ＫＨｚの信号および１１７．６５ＫＨｚの信号を検出する。
【００７１】このように、本実施形態では、電波の送受信をＦＳＫ方式（受信）とＰＳＫ方式（送信）とに分けて行うようにしている。また、本実施形態では、従来のロジック回路と異なり、ＣＰＵ２１を内蔵している。したがって、送信用の電波と受信用の電波とをＣＰＵ２１が認識することができ、データの送受信を同時に行うことができるようになる。
【００７２】
【発明の効果】本発明は上述したように、半導体集積回路装置内部を駆動するための電源電圧をつくり出す内部駆動用電圧整流手段と、上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流手段とを別個に設けたので、半導体集積回路装置の内部を駆動するための電源電圧と上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧とをそれぞれ別個に確保することでき、外部負荷を駆動するために多くの電力を消費しても、半導体集積回路装置内部を駆動するための電源電圧が低下しないようにすることができる。したがって、外部負荷を駆動したことによる電力不足によって半導体集積回路装置が誤動作を起こしてしまう不都合を防止することができ、動作の安定化を図ることができる。
【００７３】また、本発明の他の特徴によれば、内部駆動用電圧整流手段で全波整流を行うのに対して、外部駆動用電圧整流手段で半波整流を行うようにしたので、半導体集積回路装置や外部負荷の用途に応じて異なる種類の電源電圧を効率よく生成することができ、外部駆動用電圧整流手段では、内部駆動用電圧整流手段で生成される内部駆動用電源電圧より効率の良い負荷駆動用電源電圧を得ることができるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態であり、本発明による無電池方式のＲＦＩＤの特徴を最もよく表すパワー／ＲＦ部の構成を示すブロック図である。
【図２】図１に示したパワー／ＲＦ部を利用した本実施形態による無電池方式のＲＦＩＤの全体的な構成を示すブロック図である。
【図３】図１に示した内部駆動用電圧整流回路および外部駆動用電圧整流回路の具体的な構成例を示す図である。
【図４】図１に示したリセット回路の動作を説明するための図である。
【符号の説明】
１ 内部駆動用電圧整流回路
２ 電圧レギュレータ
３ リセット回路
４ ＦＳＫ回路
５ ＰＳＫ回路
６ クロック回路
７ 外部駆動用電圧整流回路
２１ ＣＰＵ
２２ ＲＯＭ
２３ ＥＥＰＲＯＭ
２４ パワー／ＲＦ部
２８ タイマー
２９ シリアルＩ／Ｏポート
３０ 同調用コイル
３１ コンデンサ
３２ 平滑化コンデンサ
Ｓ１，Ｓ２ 電波送受信用端子
ＣＶｄｄ 内部電圧端子
ＣＧＮＤ 内部グランド端子
ＶＤＤ 内部電源電圧
ＶＧＮＤ 内部グランド電圧
ＶＦＯＲＣＥ 負荷駆動用電圧端子
Ｉ／Ｏ0 ，Ｉ／Ｏ1 ，Ｉ／Ｏ2 入出力端子
ＲＳＴ1 ，ＲＳＴ2 リセット信号
Ｖrst1，Ｖrst2，Ｖrst3 リセット電圧
【特許請求の範囲】
【請求項１】 外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって内部電源電圧をつくり出す内部駆動用電圧整流手段を有する半導体集積回路装置であって、上記外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流手段を上記内部駆動用電圧整流手段とは別個に設けたことを特徴とする半導体集積回路装置。
【請求項２】 上記内部駆動用電圧整流手段は全波整流を行い、上記外部駆動用電圧整流手段は半波整流を行うことを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】 電波を使って外部との間でデータを送受信するとともに、受信した電波から電源電圧をつくり出すようになされた半導体集積回路装置を内蔵する無電池方式のＲＦＩＤであって、上記ＲＦＩＤの外部より送信される電波から電磁誘導により交流電圧を発生する電圧発生手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置の内部を駆動するための電源電圧を生成する内部駆動用電圧整流手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧を生成する外部駆動用電圧整流手段とを備えることを特徴とする無電池方式のＲＦＩＤ。
【請求項４】 上記外部負荷は、上記ＲＦＩＤと上記ＲＦＩＤの外部との間でデータの送受信を行うことが可能かどうかを知らせるための報知手段であることを特徴とする請求項３に記載の無電池方式のＲＦＩＤ。
【請求項５】 上記報知手段はＬＥＤであることを特徴とする請求項４に記載の無電池方式のＲＦＩＤ。
【請求項６】 上記報知手段はブザーであることを特徴とする請求項４に記載の無電池方式のＲＦＩＤ。
【請求項１】 外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって内部電源電圧をつくり出す内部駆動用電圧整流手段を有する半導体集積回路装置であって、上記外部より送信される電波から電磁誘導により発生されて供給された交流信号を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧をつくり出す外部駆動用電圧整流手段を上記内部駆動用電圧整流手段とは別個に設けたことを特徴とする半導体集積回路装置。
【請求項２】 上記内部駆動用電圧整流手段は全波整流を行い、上記外部駆動用電圧整流手段は半波整流を行うことを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】 電波を使って外部との間でデータを送受信するとともに、受信した電波から電源電圧をつくり出すようになされた半導体集積回路装置を内蔵する無電池方式のＲＦＩＤであって、上記ＲＦＩＤの外部より送信される電波から電磁誘導により交流電圧を発生する電圧発生手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置の内部を駆動するための電源電圧を生成する内部駆動用電圧整流手段と、上記電圧発生手段により発生される交流電圧を整流することによって上記半導体集積回路装置に接続される外部負荷を駆動するための電源電圧を生成する外部駆動用電圧整流手段とを備えることを特徴とする無電池方式のＲＦＩＤ。
【請求項４】 上記外部負荷は、上記ＲＦＩＤと上記ＲＦＩＤの外部との間でデータの送受信を行うことが可能かどうかを知らせるための報知手段であることを特徴とする請求項３に記載の無電池方式のＲＦＩＤ。
【請求項５】 上記報知手段はＬＥＤであることを特徴とする請求項４に記載の無電池方式のＲＦＩＤ。
【請求項６】 上記報知手段はブザーであることを特徴とする請求項４に記載の無電池方式のＲＦＩＤ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開平９−１３１０００
【公開日】平成９年（１９９７）５月１６日
【国際特許分類】
【出願番号】特願平７−３０６４４６
【出願日】平成７年（１９９５）１０月３１日
【出願人】（０００００６６５５）新日本製鐵株式会社 (6,474)
【公開日】平成９年（１９９７）５月１６日
【国際特許分類】
【出願日】平成７年（１９９５）１０月３１日
【出願人】（０００００６６５５）新日本製鐵株式会社 (6,474)
[ Back to top ]