半導体集積回路
【課題】分周信号を検査するにあたって、その周波数のみならず第１区間長および第２区間長をも検査し、比較対象に用いる信号を生成する高価な検査装置を必要としない自己診断回路を有する半導体集積回路およびその検査方法を提供する。
【解決手段】分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわち第１区間および第２区間の比率、の２つに対して行う。外部からはデューティー比を定義する２つの期待値を供給する。
【解決手段】分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわち第１区間および第２区間の比率、の２つに対して行う。外部からはデューティー比を定義する２つの期待値を供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその検査方法に係り、特に、発振回路を有する半導体集積回路およびその検査方法に係る。
【背景技術】
【０００２】
分周回路を含む発振回路を内蔵する半導体集積回路を製造するにあたって、この分周回路の特性を検査することが必要である。半導体集積回路に内蔵される分周回路を検査するにあたって、この分周回路が生成する分周信号を、半導体集積回路の外部に用意された検査装置が生成する理想的な信号と比較する方法がある。
【０００３】
上記に関連して、特許文献１（特開２００１−２７４３３７号公報）には、高周波用半導体装置に係る記載が開示されている。この高周波用半導体装置は、高周波信号発生回路と、分周回路と、第１外部端子と、第２外部端子と、第３外部端子とを有する。ここで、高周波信号発生回路は、高周波信号を発生する。分周回路は、入力される信号を所定の比で分周して出力する。第１外部端子は、この高周波信号発生回路で発生した高周波信号を外部に導出するためのものである。第２の外部端子は、分周回路の入力に接続され、且つ第１外部端子と接続可能に設けられている。第３外部端子は、分周回路の出力に接続され測定用端子となる。
【０００４】
また、特許文献２（特開２００１−２９８１５８号公報）には、半導体集積回路に係る記載が開示されている。ここで、特許文献２の半導体集積回路を従来技術として説明する。
【０００５】
図１は、従来技術による半導体集積回路の構成を示すブロック図である。図１の半導体集積回路の構成について説明する。図１の半導体集積回路は、第１の信号入力部１と、第１の信号出力部２と、第２〜第５の信号入力部３〜６と、発振回路１０と、判定回路３０と、第２の信号出力部４０とを具備している。判定回路３０は、分周回路３００と、サンプリング回路３０１と、期待値出力回路３０２と、検査信号発生回路３０３と、比較回路３０４とを具備している。
【０００６】
図１の半導体集積回路の動作について説明する。第３の入力部４は、外部からリセット信号Ｓ４を入力する。分周回路３００、期待値出力回路３０２および検査信号発生回路３０３は、リセット信号Ｓ４に応じてそれぞれリセットされて同期する。第１の入力部１は、外部から発振制御信号Ｓ１を入力する。発振回路１０は、発振制御信号Ｓ１に基づく周波数を有する信号を生成し、入力クロック信号Ｓ１０として出力する。第１の出力部２は、入力クロック信号Ｓ１０を外部へ出力する。分周回路３００は、発振信号Ｓ１０を分周し、分周クロック信号Ｓ３００として出力する。第４の入力部５は、外部からサンプリング制御信号Ｓ５を入力する。サンプリング回路３０１は、サンプリング制御信号Ｓ５に基づいて分周クロック信号Ｓ３００をサンプリングし、サンプリングクロック信号Ｓ３０１として出力する。第２の入力部３は、外部から期待値制御信号Ｓ３を入力する。期待値出力回路３０２は、期待値制御信号Ｓ３に基づいて期待値信号Ｓ３０２を生成する。第５の入力部６は、外部から検査制御信号Ｓ６を入力する。検査信号発生回路３０３は、検査制御信号Ｓ６に基づいて検査信号Ｓ３０３を生成する。比較回路３０４は、サンプリングクロック信号Ｓ３０１および期待値信号Ｓ３０２の比較処理を行い、その結果を判定結果Ｓ４０として出力する。ここで、比較回路３０４は、比較処理として、検査信号Ｓ３０３に応じて、一致比較処理または比較除外処理を行う。第２の出力部４０は、判定結果Ｓ４０を外部へ出力する。
【０００７】
また、特許文献３（特開２００２−４１１７８号公報）には、半導体集積回路装置に係る記載が開示されている。この半導体集積回路装置は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）回路と、分周器と、ＰＬＬシフトレジスタと、判定回路とを備えている。ここで、ＰＬＬ回路は、入力クロック信号を入力とする。分周器は、ＰＬＬ回路より出力されたＰＬＬ出力クロック信号を分周する。シフトレジスタは、分周器より出力された分周クロック信号をデータ入力とし、入力クロック信号をクロック入力とする。判定回路は、入力クロック信号に同期してシフトレジスタの各段よりそれぞれ出力されるデータ出力信号を入力とし、各データ出力信号の状態の組み合わせを基にＰＬＬ回路が正常に動作しているか否かを判定し、判定結果信号を外部へ出力する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２７４３３７号公報
【特許文献２】特開２００１−２９８１５８号公報
【特許文献３】特開２００２−４１１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来技術では、ＰＬＬ回路を含む発振回路の検査を行う前提として、この発振回路が生成する信号の周波数を検査対象としている。この場合、ＰＬＬ回路の内部で生成され使用されるその他の信号、すなわちリファレンス周波数信号および比較周波数信号についても、従来技術では、その周波数のみが検査対象となるが、これでは十分な検査が出来ない。
【００１０】
リファレンス周波数信号および比較周波数信号は、それぞれに対応する発振回路が生成する信号を分周することで生成される。この分周処理は、論理回路で構成したカウンタである分周回路を用いて行う。ただし、リファレンス周波数信号および比較周波数信号のそれぞれにおける、１周期ごとのいわゆるＨｉｇｈ区間長およびいわゆるＬｏｗ区間長は、ＰＬＬ回路が求める周波数ごとに設定変更する必要がある。そして、周波数のみを検査する従来技術では、Ｈｉｇｈ区間長およびＬｏｗ区間長が異なる場合を考慮出来ない。したがって、従来技術では、ＰＬＬ回路の内部においてリファレンス周波数信号および比較周波数信号が正しく生成されているかどうかを検査することが出来ない。
【００１１】
また、従来技術では、検査対象である信号の比較対象として用いる制御信号を、外部から入力する必要がある。この制御信号は、検査対象である信号と位相などのタイミングを合わせて生成供給する必要があるため、結果的に高価な検査装置が必要となる。
【００１２】
さらに、従来技術では、半導体集積回路の外部から制御信号を入力する必要があるので、半導体集積回路をプリント基板などに実装した状態での検査が不可能である。これは、従来技術が、半導体集積回路の製造工程での検査を前提としているからである。
【課題を解決するための手段】
【００１３】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明による半導体集積回路は、発振回路（２１または２６）と、分周回路（２２または２７）と、自己診断回路（２８）とを具備する。ここで、発振回路（２１または２６）は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）を生成する。分周回路（２２または２７）は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）を所定の係数（１／Ｒまたは１／Ｎ）で分周して、分周信号（ＳＩＧ２またはＳＩＧ４）を生成する。自己診断回路（２８）は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）、分周信号（２１または２６）および２つの基準値（ＳＩＧ５およびＳＩＧ６）に基づいて分周回路（２２または２７）の特性を判定する。係数（１／Ｒまたは１／Ｎ）の逆数は、２つの基準値（ＳＩＧ５およびＳＩＧ６）の和に等しい。自己診断回路（２８）は、第１区間カウンタ回路（６５）と、第１区間カウンタ回路（６６）と、第１区間期待値比較回路（６７）と、第２区間期待値比較回路（６８）とを具備する。ここで、第１区間カウンタ回路（６５）は、分周信号（２１または２６）の１周器の中で第１の論理状態である時間である第１区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントする。第２区間カウンタ回路（６６）は、分周信号（２１または２６）の１周器の中で第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントする。第１区間期待値比較回路（６７）は、第１のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６）の一方である第１区間期待値信号（ＳＩＧ５）と比較する。第２区間期待値比較回路（６８）は、第２区間のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６）の他方である第２区間期待値信号（ＳＩＧ６）と比較する。
【００１５】
本発明による半導体集積回路の検査方法は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）を生成するステップと、分周回路（２２または２６）が発振周波数信号（ＳＩＧ１またはＳＩＧ３）を分周して、分周信号（ＳＩＧ２またはＳＩＧ４）を生成するステップと、発振周波数信号（ＳＩＧ１またはＳＩＧ３）、分周信号（ＳＩＧ２またはＳＩＧ４）および２つの基準値（ＳＩＧ５およびＳＩＧ６）に基づいて、分周回路（２２または２６）の特性を判定するステップとを具備する。分周回路（２２または２６）の特性を判定するステップは、分周信号（ＳＩＧ２またはＳＩＧ４）の１周器の中で第１の論理状態である時間である第１区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントするステップと、分周信号（ＳＩＧ２またはＳＩＧ４）の１周器の中で第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントするステップと、第１区間のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６）の一方である第１区間期待値信号（ＳＩＧ５）と比較するステップと、第２区間のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６））の他方である第２区間期待値信号（ＳＩＧ６）と比較するステップとを具備する。
【発明の効果】
【００１６】
本発明によれば、分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわちいわゆるＨｉｇｈ区間およびいわゆるＬｏｗ区間の比率、の２つに対して行うことが出来る。外部からはデューティー比を定義する２つの期待値を用い、比較対象となる理想的な信号を用いる高価な検査装置は不要である。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来技術による半導体集積回路の構成を示すブロック図である。
【図２】図２は、本発明の第１の実施形態による半導体集積回路の全体的な構成を概略的に示すブロック図である。
【図３】図３は、本発明でも用いる一般的なＰＬＬシンセサイザ回路２０の構成を示すブロック図である。
【図４】図４は、本発明の第１の実施形態による自己診断回路２８の詳細な構成を示すブロック図である。
【図５】図５は、本発明の第１の実施形態による自己診断回路２８の動作を示すタイミングチャートである。
【図６】図６は、本発明の第１の実施形態による半導体集積回路における、任意のクロック信号と、このクロック信号を一般的な分周回路で分周した分周信号との、時間軸上の関係を示すタイミングチャートである。
【図７】図７は、本発明の第２の実施形態による自己診断回路２８の構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
添付図面を参照して、本発明による半導体集積回路およびその検査方法を実施するための形態を以下に説明する。
【００１９】
（第１の実施形態）
本発明による半導体集積回路およびその検査方法は、ＰＬＬ回路を含む分周信号を生成する論理回路を有する半導体集積回路に対して、分周機能が正しく動作しているかどうかを自己判定する機能を提供する。この自己判定する機能は、期待値を外部より入力し、半導体集積回路の内部で分周信号の波形の状態を測定し、判定結果を外部へ出力することを可能にする。
【００２０】
この自己判定する方法について概略的に説明する。まず、発振信号および判定対象である分周信号を判定回路に入力する。次に、判定対象である分周信号のＨｉｇｈ区間およびＬｏｗ区間のそれぞれを、発振信号でカウントする。これらのカウント結果と、半導体集積回路の外部より入力するＨｉｇｈ区間期待値およびＬｏｗ区間期待値とが一致するかどうか、それぞれ比較する。これらの比較結果を、半導体集積回路の外部に向けて出力する。
【００２１】
図２は、本発明の第１の実施形態による半導体集積回路の全体的な構成を概略的に示すブロック図である。図２の半導体集積回路の構成について説明する。図２の半導体集積回路は、ＰＬＬシンセサイザ回路２０と、自己診断回路２８と、外部とのインターフェイス２９とを具備している。
【００２２】
図２の半導体集積回路の構成の接続関係について説明する。自己診断回路２８における第１〜第４の入力部は、ＰＬＬシンセサイザ回路２０における第１〜第４の出力部に接続されている。自己診断回路２８における第５〜第８の入力部は、インターフェイス２９における第１〜第４の出力部にそれぞれ接続されている。インターフェイス２９における第１〜第３の入力部は、自己診断回路２８における第１〜３の出力部にそれぞれ接続されている。なお、インターフェイス２９は、外部との接続を行う入出力部をさらに具備するが、本実施形態による半導体集積回路の本質とは関係が薄いので詳細な説明を省略する。インターフェイス２９の具体例としては、パラレルインターフェイス、Ｉ２Ｃ−Ｂｕｓインターフェイスなどを用いることが可能であり、必要な信号の入出力さえ可能であれば特に限定は無い。
【００２３】
図２の半導体集積回路の全体的な動作、すなわち本実施形態による半導体集積回路の検査方法について概略的に説明する。ＰＬＬシンセサイザ回路２０は、基準信号ＳＩＧ１、リファレンス信号ＳＩＧ２、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）発振信号ＳＩＧ３および比較周波数信号ＳＩＧ４を生成し、第１〜第４の出力部からそれぞれ出力する。自己診断回路２８は、基準信号ＳＩＧ１、リファレンス信号ＳＩＧ２、ＶＣＯ発振信号ＳＩＧ３および比較周波数信号ＳＩＧ４を、第１〜第４の入力部からそれぞれ入力する。また、自己診断回路２８は、Ｈｉｇｈ区間期待値信号ＳＩＧ５、Ｌｏｗ区間期待値信号ＳＩＧ６、分周信号選択信号ＳＩＧ７および自己診断開始指示信号ＳＩＧ８を、第５〜第８の入力部からそれぞれ入力する。自己診断回路２８は、上記８つの信号に基づいて、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１を生成し、第１〜第３の出力部からそれぞれ出力する。インターフェイス２９は、Ｈｉｇｈ区間期待値信号ＳＩＧ５、Ｌｏｗ区間期待値信号ＳＩＧ６、分周信号選択信号ＳＩＧ７および自己診断開始指示信号ＳＩＧ８を外部から入力し、第１〜第４の出力部からそれぞれ出力する。また、インターフェイス２９は、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１を第１〜第３の入力部から入力し、外部へ出力する。
【００２４】
図２のＰＬＬシンセサイザ回路２０ならびに基準信号ＳＩＧ１、リファレンス信号ＳＩＧ２、ＶＣＯ発振信号ＳＩＧ３および比較周波数信号ＳＩＧ４について詳細に説明する。図３は、本発明でも用いる一般的なＰＬＬシンセサイザ回路２０の構成を示すブロック図である。図３のＰＬＬシンセサイザ回路２０は、図２からＰＬＬシンセサイザ回路２０の部分を抜き出したものであって、同じ構成要素および同じ信号に同じ符号を用いている。図３のＰＬＬシンセサイザ回路２０の構成について説明する。図３のＰＬＬシンセサイザ回路２０は、発振器（ＯＳＣ：ＯＳＣｉｌｌａｔｏｒ）２１と、リファレンスディバイダ（１／Ｒ）２２と、位相比較器２３と、チャージポンプ２４と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ローパスフィルタ）２５と、ＶＣＯ２６と、プログラマブルディバイダ（１／Ｎ）２７とを具備している。
【００２５】
図３のＰＬＬシンセサイザ回路２０における構成要素の接続関係について説明する。ＯＳＣ２１の出力部は、リファレンスディバイダ２２の入力部に接続されている。リファレンスディバイダ２２の出力部は、位相比較器２３における第１の入力部に接続されている。位相比較器２３における第１、第２の出力部は、チャージポンプ２４における第１、第２の入力部にそれぞれ接続されている。チャージポンプ２４における出力部は、ＬＰＦ２５の入力部に接続されている。ＬＰＦ２５の出力部は、ＶＣＯ２６の入力部に接続されている。ＶＣＯ２６の出力部は、プログラマブルディバイダ２７の入力部に接続されている。プログラマブルディバイダ２７の出力部は、位相比較器２３における第２の入力部に接続されている。
【００２６】
図３のＰＬＬシンセサイザ回路２０の動作について詳細に説明する。ＯＳＣ２１は、水晶発振子などを用いて、安定した所定の周波数を有する基準信号ＳＩＧ１を生成する。リファレンスディバイダ２２は、基準信号ＳＩＧ１を所定の係数１／Ｒで分周し、リファレンス周波数信号ＳＩＧ２を生成する。ここで、Ｒは１以上の整数である。位相比較器２３は、リファレンス周波数信号ＳＩＧ２および後述する比較周波数信号ＳＩＧ４を入力し、両信号の位相差を表す直流電圧を生成する。チャージポンプ２４は、位相比較器２３から出力された直流電圧を、コンデンサの接続をスイッチ切り替えするなどの処理によって上昇させる。ＬＰＦ２５は、チャージポンプ２４から出力された電圧を入力し、スイッチ切り替えなどの影響による高周波成分を抑圧し、直流成分を印加電圧ＶＴとして出力する。ＶＣＯ２６は、印加電圧ＶＴを入力し、印加電圧ＶＴに対応する周波数を有するＶＣＯ発振信号ＳＩＧ３を生成する。プログラマブルディバイダ２７は、ＶＣＯ発振信号ＳＩＧ３を所定の係数１／Ｎで分周し、比較周波数信号ＳＩＧ４を生成する。上述したように、比較周波数信号ＳＩＧ４は位相比較器２３に供給されることで、ＰＬＬシンセサイザ回路のループが形成される。
【００２７】
図２の自己診断回路２８ならびにＨｉｇｈ区間期待値信号ＳＩＧ５、Ｌｏｗ区間期待値信号ＳＩＧ６、分周信号選択信号ＳＩＧ７、自己診断開始指示信号ＳＩＧ８、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１について詳細に説明する。図４は、本発明の第１の実施形態による自己診断回路２８の詳細な構成を示すブロック図である。図４の自己診断回路２８は、図２で示した第１〜第８の入力部および第１〜第３の出力部に加えて、サンプリングクロック選択回路６１と、分周信号選択回路６２と、分周信号変化点検出回路６３と、カウンタ動作指示および自己診断完了信号生成回路６４と、Ｈｉｇｈ区間カウンタ回路６５と、Ｌｏｗ区間カウンタ回路６６と、Ｈｉｇｈ区間期待値比較回路６７と、Ｌｏｗ区間期待値比較回路６８とを具備している。
【００２８】
図４の自己診断回路２８の構成要素の接続関係について説明する。サンプリングクロック選択回路６１における第１〜第３の入力部は、自己診断回路２８における第１、第３および第７の入力部にそれぞれ接続されている。サンプリングクロック選択回路６１における出力部は、分周信号変化点検出回路６３における第１の入力部、Ｈｉｇｈ区間カウンタ回路６５における第１の入力部およびＬｏｗ区間カウンタ回路６６における第１の入力部に共通接続されている。分周信号選択回路６２における第１および第２の入力部は、自己診断回路２８における第２、第４の入力部にそれぞれ接続されている。分周信号選択回路６２における出力部は、分周信号変化点検出回路６３における第２の入力部、Ｈｉｇｈ区間カウンタ回路６５における第２の入力部およびＬｏｗ区間カウンタ回路６６における第２の入力部に共通接続されている。分周信号変化点検出回路６３の出力部は、カウンタ動作指示および自己診断完了信号生成回路６４における第１の入力部に接続されている。カウンタ動作指示および自己診断完了信号生成回路６４における第２の入力部は、自己診断回路２８における第８の入力部に接続されている。カウンタ動作指示および自己診断完了信号生成回路６４における第１の出力部は、自己診断回路２８における第１の出力部に接続されている。カウンタ動作指示および自己診断完了信号生成回路６４における第２の出力部は、Ｈｉｇｈ区間カウンタ回路６５における第３の入力部およびＬｏｗ区間カウンタ回路６６における第３の入力部に共通接続されている。Ｈｉｇｈ区間カウンタ回路６５の出力部は、Ｈｉｇｈ区間期待値比較回路６７における第１の入力部に接続されている。Ｌｏｗ区間カウンタ回路６６の出力部は、Ｌｏｗ区間期待値比較回路６８における第１の入力部に接続されている。Ｈｉｇｈ区間期待値比較回路６７における第２の入力部は、自己診断回路２８における第５の入力部に接続されている。Ｈｉｇｈ区間期待値比較回路６７の出力部は、自己診断回路２８における第２の出力部に接続されている。Ｌｏｗ区間期待値比較回路６８における第２の入力部は、自己診断回路２８における第６の入力部に接続されている。Ｌｏｗ区間期待値比較回路６８の出力部は、自己診断回路２８における第３の出力部に接続されている。
【００２９】
図４の自己診断回路２８の各構成要素の動作について概略的に説明する。サンプリングクロック選択回路６１は、基準信号ＳＩＧ１、ＶＣＯ発振信号ＳＩＧ３および分周信号選択信号ＳＩＧ７を入力し、分周信号選択信号ＳＩＧ７の値に応じて基準信号ＳＩＧ１またはＶＣＯ発振信号ＳＩＧ３のいずれかを選択し、信号Ｓ２として出力する。本実施形態では、分周信号選択信号ＳＩＧ７がＬｏｗであるときには、サンプリングクロック選択回路６１は基準信号ＳＩＧ１を選択するものとする。反対に、分周信号選択信号ＳＩＧ７がＨｉｇｈであるときには、サンプリングクロック選択回路６１はＶＣＯ発振信号ＳＩＧ３を選択するものとする。
【００３０】
分周信号選択回路６２は、リファレンス信号ＳＩＧ２、比較周波数信号ＳＩＧ４および分周信号選択信号ＳＩＧ７を入力し、分周信号選択信号ＳＩＧ７の値に応じてリファレンス信号ＳＩＧ２または比較周波数信号ＳＩＧ４のいずれかを選択し、信号Ｓ１として出力する。本実施形態では、分周信号選択信号ＳＩＧ７がＬｏｗであるときには、分周信号選択回路６２はリファレンス信号ＳＩＧ２を選択するものとする。反対に、分周信号選択信号ＳＩＧ７がＨｉｇｈであるときには、分周信号選択回路６２は比較周波数信号を選択するものとする。
【００３１】
分周信号変化点検出回路６３は、信号Ｓ１および信号Ｓ２を入力し、信号Ｓ１がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変更するタイミングを検出してその結果を分周信号変化点信号として出力する。このとき、分周信号変化点検出回路６３は、分周信号変化点信号を、信号Ｓ２に同期して、すなわち信号Ｓ２がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈ変更するタイミングで、出力する。ここで、信号Ｓ１および信号Ｓ２のそれぞれにおいて、ＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変更するタイミングのどちらを用いるかは、予め決定しておくことが好ましい。本実施形態では、信号Ｓ１および信号Ｓ２の両方について、ＬｏｗからＨｉｇｈへ変化するタイミングを用いるものとする。
【００３２】
カウンタ動作指示および自己診断完了信号生成回路６４は、分周信号変化点信号および自己診断開始指示信号ＳＩＧ８を入力し、これらの入力信号に基づいて、第１の出力部からは自己診断完了信号を出力し、第２の出力部からはリセット信号、開始信号または停止信号のいずれかをカウンタ動作指示信号として出力する。リセット信号は、Ｈｉｇｈ区間カウンタ回路６５およびＬｏｗ区間カウンタ回路６６に向けて、カウントをリセットする、すなわち０に戻すタイミングを示すものである。開始信号は、Ｈｉｇｈ区間カウンタ回路６５またはＬｏｗ区間カウンタ回路６６に向けて、カウントを開始するタイミングを示すものである。停止信号は、Ｈｉｇｈ区間カウンタ回路６５またはＬｏｗ区間カウンタ回路６６に向けて、カウントを停止するタイミングを示すものである。自己診断完了信号は、必要なカウントが全て完了した際にそのことを示すものである。
【００３３】
Ｈｉｇｈ区間カウンタ回路６５は、信号Ｓ１、信号Ｓ２およびカウンタ動作指示信号を入力してカウントを行い、その結果をＨｉｇｈ区間カウント信号Ｓ３として出力する。ここで、Ｈｉｇｈ区間カウンタ回路６５は、カウンタ動作指示信号としてリセット信号を入力した際には内部のカウントを０に戻す。また、Ｈｉｇｈ区間カウンタ回路６５は、カウンタ動作指示信号として開始信号を入力してから同じく停止信号を入力するまでの期間、信号Ｓ１がＬｏｗからＨｉｇｈになる回数をカウントする。ただし、このカウントは、信号２に同期して、すなわち信号Ｓ２がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変化するタイミングで行う。ここで、信号Ｓ２のどちらの変化に注目するかを、予め決定しておくことが好ましい。本実施形態では、信号Ｓ２がＬｏｗからＨｉｇｈへ変化するタイミングを用いるものとする。Ｈｉｇｈ区間カウンタ回路６５は、カウンタ動作指示信号として停止信号を入力すると、内部のカウントを停止する。Ｈｉｇｈ区間カウンタ回路６５は、そのカウント結果を、Ｈｉｇｈ区間期待値比較回路６７に向けてＨｉｇｈ区間カウント信号Ｓ３として出力する。
【００３４】
Ｌｏｗ区間カウンタ回路６６は、信号Ｓ１、信号Ｓ２およびカウンタ動作指示信号Ｂを入力してカウントを行い、その結果をＬｏｗ区間カウント信号Ｓ４として出力する。ここで、Ｌｏｗ区間カウンタ回路６６は、カウンタ動作指示信号としてリセット信号を入力した際には内部のカウントを０に戻す。また、Ｌｏｗ区間カウンタ回路６６は、カウンタ動作指示信号として開始信号を入力してから同じく停止信号を入力するまでの期間、信号Ｓ１がＨｉｇｈからＬｏｗになる回数をカウントする。ただし、このカウントは、信号２に同期して、すなわち信号Ｓ２がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変化するタイミングで行う。ここで、信号Ｓ２のどちらの変化に注目するかを、予め決定しておくことが好ましい。本実施形態では、信号Ｓ２がＬｏｗからＨｉｇｈへ変化するタイミングを用いるものとする。Ｌｏｗ区間カウンタ回路６６は、カウンタ動作指示信号として停止信号を入力すると、内部のカウントを停止する。Ｌｏｗ区間カウンタ回路６６は、そのカウント結果を、Ｌｏｗ区間期待値比較回路６８に向けてＬｏｗ区間カウント信号Ｓ４として出力する。
【００３５】
Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＨｉｇｈ区間カウント信号Ｓ３を入力して両信号の値を比較し、その結果をＨｉｇｈ区間判定信号ＳＩＧ１０として出力する。なお、Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＨｉｇｈ区間カウント信号Ｓ３の両方または片方を格納する記憶部を内蔵しても良い。
【００３６】
同様に、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６およびＬｏｗ区間カウント信号Ｓ４を入力して両信号の値を比較し、その結果をＬｏｗ区間判定信号ＳＩＧ１１として出力する。なお、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６およびＬｏｗ区間カウント信号Ｓ４の両方または片方を格納する記憶部を内蔵しても良い。
【００３７】
ここで、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＬｏｗ区間期待値信号ＳＩＧ６の値が、その和が分周の係数１／Ｒまたは１／Ｎの逆数に等しくなるように設定されることが重要である。このとき、Ｈｉｇｈ区間判定信号ＳＩＧ１１およびＬｏｗ区間判定信号ＳＩＧ１１の両方において、期待値およびカウント値の一致を示していれば、そのときの検査対象である分周回路、すなわちリファレンスディバイダ２２またはプログラマブルディバイダ２７が、周波数およびデューティー比（Ｈｉｇｈ区間の長さおよびＬｏｗ区間の長さの比率）の両方において、正常に動作していることが保証される。
【００３８】
図４の自己診断回路２８の全体的な動作について詳細に説明する。
図５は、本発明の第１の実施形態による自己診断回路２８の動作を示すタイミングチャートである。
図５のタイミングチャートには、上から順に第１〜第１３の波形図が描かれており、これらの波形図のそれぞれにおいて、横軸は時間の経過を示し、縦軸は信号の強度または値を簡略化して示している。
【００３９】
図５のタイミングチャートにおいて、第１の波形図は、基準信号ＳＩＧ１を示す。第２の波形図は、リファレンス信号ＳＩＧ２を示す。第３の波形図は、ＶＣＯ発振信号ＳＩＧ３を示す。第４の波形図は、比較周波数信号ＳＩＧ４を示す。第５の波形図は、Ｈｉｇｈ区間期待値信号ＳＩＧ５を示す。第６の波形図は、Ｌｏｗ区間期待値信号ＳＩＧ６を示す。第７の波形図は、分周信号選択信号ＳＩＧ７を示す。第８の波形図は、自己診断開始指示信号ＳＩＧ８を示す。第９の波形図は、自己診断回路２８の内部信号であるＨｉｇｈ区間カウント信号Ｓ３を示す。第１０の波形図は、自己診断回路２８の内部信号であるＬｏｗ区間カウント信号Ｓ４を示す。第１１の波形図は、自己診断完了信号ＳＩＧ９を示す。第１２の波形図は、Ｈｉｇｈ区間判定信号ＳＩＧ１０を示す。第１３の波形図は、Ｌｏｗ区間判定信号ＳＩＧ１１を示す。
【００４０】
まず、自己診断を開始する前に、時刻ｔ１において、Ｈｉｇｈ区間期待値比較回路６７は、外部からＨｉｇｈ区間期待値信号ＳＩＧ５を入力して、内部に設けられた記憶部に格納する。同様に、Ｌｏｗ区間期待値比較回路６８は、外部からＬｏｗ区間期待値信号ＳＩＧ６を入力して、内部に設けられた記憶部に格納する。なお、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＬｏｗ区間期待値信号ＳＩＧ６の、時刻ｔ１以前における値「Ｘ」は、いわゆる「ｄｏｎ’ｔ ｃａｒｅ」を示すものであって、いわゆる「不定状態」を示すものではない。
【００４１】
次に、時刻ｔ２において、外部から供給される自己診断開始指示信号ＳＩＧ８が、ＬｏｗからＨｉｇｈに切り替わる。自己診断開始指示信号ＳＩＧ８がＨｉｇｈになることで、自己診断回路２８は診断動作に入る。この時刻ｔ２の次に基準信号ＳＩＧ１がＬｏｗからＨｉｇｈに立ち上がる時刻ｔ３において、Ｈｉｇｈ区間カウント信号Ｓ３およびＬｏｗ区間カウント信号Ｓ４がリセットされてそれぞれのカウント値が「０」に戻る。ここで、時刻ｔ３が基準信号ＳＩＧ１に基づいて決定されるのは、時刻ｔ２における分周信号選択信号ＳＩＧ７がＬｏｗであり、すなわち基準信号ＳＩＧ１が信号Ｓ２として用いられているからである。なお、このとき、信号Ｓ１としては、リファレンス信号ＳＩＧ２が用いられる。
【００４２】
また、時刻ｔ３には、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１がＬｏｗに設定される。ここで、Ｈｉｇｈ区間カウント信号Ｓ３およびＬｏｗ区間カウント信号Ｓ４は、自己診断回路２８の内部でのみ用いられる信号であって、自己診断回路２８の外部に出る必要は無い。また、Ｈｉｇｈ区間カウント信号、Ｌｏｗ区間カウント信号、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１の、時刻ｔ３以前における値「Ｘ」は、いわゆる「ｄｏｎ’ｔ ｃａｒｅ」を示すものであって、いわゆる「不定状態」を示すものではない。
【００４３】
次に、時刻ｔ４において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが始まり、その値が０から順に、信号Ｓ２として用いられる基準信号ＳＩＧ１の１周期につき１つずつ繰り上がる。Ｈｉｇｈ区間カウント信号Ｓ３のカウントがこの時刻ｔ４に始まる理由は、時刻ｔ３の次にリファレンス信号ＳＩＧ２がＬｏｗからＨｉｇｈに立ち上がり、さらにその次に基準信号ＳＩＧ１がＬｏｗからＨｉｇｈに立ち上がるタイミングであるからである。
【００４４】
リファレンス信号ＳＩＧ２および基準信号ＳＩＧ１の立ち上がりにこのようなずれが生じる原理について説明する。図６は、本発明の第１の実施形態による半導体集積回路における、任意のクロック信号と、このクロック信号を一般的な分周回路で分周した分周信号との、時間軸上の関係を示すタイミングチャートである。図６のタイミングチャートは、上から順に、第１および第２の波形図を示している。第１の波形図は、クロック信号Ａを示している。第２の波形図は、分周信号を示している。一般的な分周回路としての論理回路において、クロック信号Ａの立ち上がりエッジおよび立ち下がりエッジに基づいて分周信号を生成するとき、この生成される分周信号における変化点は、クロック信号Ａの立ち上がりエッジよりも後に発生する。クロック信号Ａの立ち上がりエッジと、分周信号の立ち上がり変化点の時間差を、図６ではＴｃｒとして示している。同様に、クロック信号Ａの立ち下がりエッジと、分周信号の立ち下がり変化点の時間差を、図６ではＴｃｆとして示している。
【００４５】
これらの時間差ＴｃｒおよびＴｃｆは、実際の回路構成や、半導体集積回路の製造プロセスなどによって異なるが、いずれの場合も、分周信号の変化点は、その元となるクロック信号Ａの立ち上がりエッジよりも後に発生する。本発明の第１の実施形態における図５では、分周信号であるリファレンス信号ＳＩＧ２の変化点およびその元となる基準信号ＳＩＧ１の変化点が、同じタイミングで発生しているかのように描かれている。同様に、分周信号である比較周波数信号ＳＩＧ４の変化点およびその元となるＶＣＯ発振信号ＳＩＧ３の変化点も、同じタイミングで発生しているかのように描かれている。しかし、図５は簡略化されており、実際には、図６のような時間差がある。このため、Ｈｉｇｈ区間カウント信号やＬｏｗ区間カウント信号のカウント動作が、リファレンス信号ＳＩＧ２（または比較周波数信号ＳＩＧ４）が立ち上がってから基準信号ＳＩＧ１（またはＶＣＯ発振信号ＳＩＧ３）での１周期だけ遅れる。
【００４６】
次に、時刻ｔ５において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが終わり、Ｌｏｗ区間カウント信号Ｓ４のカウントが始まる。ここで、時刻ｔ５は、信号Ｓ１として用いられるリファレンス信号ＳＩＧ２がＨｉｇｈからＬｏｗに立ち下がった後に初めて、信号Ｓ２として用いられる基準信号ＳＩＧ１が立ち上がる時刻である。この時間差が発生する理由は図６で説明したとおりである。Ｌｏｗ区間カウント信号Ｓ４のカウントは、Ｈｉｇｈ区間カウント信号Ｓ３の場合と同様に、０から始まり、信号Ｓ２として用いられる基準信号ＳＩＧ１の１周期につき１つずつ繰り上がる。
【００４７】
次に、時刻ｔ６において、Ｌｏｗ区間カウント信号Ｓ４のカウントが終わる。ここで、時刻ｔ６は、信号Ｓ１として用いられるリファレンス信号ＳＩＧ２がＬｏｗからＨｉｇｈに立ち上がった後に初めて、信号Ｓ２として用いられる基準信号ＳＩＧ１が立ち上がる時刻である。この時間差が発生する理由は、図６で説明したとおりである。また、基準信号ＳＩＧ１に基づくリファレンス信号ＳＩＧ２のカウントが、Ｈｉｇｈ区間およびＬｏｗ区間の両方で完了したので、カウンタ動作指示および自己診断完了信号生成回路６４は、自己診断完了信号ＳＩＧ９をＨｉｇｈに立ち上げる。
【００４８】
さらに、時刻ｔ６において、Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＨｉｇｈ区間カウント信号Ｓ３の値を比較し、その結果をＨｉｇｈ区間判定信号ＳＩＧ１０として出力する。図４の場合は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＨｉｇｈ区間カウント信号Ｓ３の値がいずれも４で一致するので、Ｈｉｇｈ区間判定信号ＳＩＧ１０の値はこの一致を示すＨｉｇｈになる。
【００４９】
同様に、時刻ｔ６において、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６の値およびＬｏｗ区間カウント信号Ｓ４の値を比較し、その結果をＬｏｗ区間判定信号ＳＩＧ１１として出力する。図４の場合は、Ｌｏｗ区間期待値信号ＳＩＧ６の値およびＬｏｗ区間カウント信号Ｓ４の値がいずれも５で一致するので、Ｌｏｗ区間判定信号ＳＩＧ１１の値はこの一致を示すＨｉｇｈになる。
【００５０】
次に、時刻ｔ７において、インターフェイス２９は、自己診断完了信号ＳＩＧ９がＨｉｇｈになったことを受けて、すなわちリファレンスディバイダ２２に係る診断が完了したことを受けて、自己診断開始指示信号ＳＩＧ８をＬｏｗに戻す。
【００５１】
次に、時刻ｔ８において、プログラマブルディバイダ２７に係る診断を開始するために、分周信号選択信号ＳＩＧ７がＨｉｇｈになる。その結果、サンプリングクロック選択回路６１はＶＣＯ発振信号を選択して信号Ｓ２として出力し、分周信号選択回路６２は比較周波数信号ＳＩＧ４を選択して信号Ｓ１として出力する。
【００５２】
次に、時刻ｔ９において、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＬｏｗ区間期待値信号ＳＩＧ６の値をそれぞれ変更する。なお、時刻ｔ８および時刻ｔ９における動作は、前後を入れ替えても構わない。
【００５３】
次に、時刻ｔ１０において、インターフェイス２９を介して自己診断開始指示信号ＳＩＧ８がＨｉｇｈにすると、自己診断回路２８が再び診断動作に入る。この時刻ｔ１０の次にＶＣＯ発振信号ＳＩＧ３がＬｏｗからＨｉｇｈに立ち上がる時刻ｔ１１において、Ｈｉｇｈ区間カウント信号Ｓ３およびＬｏｗ区間カウント信号Ｓ４がリセットされてそれぞれのカウント値が「０」に戻る。ここで、時刻ｔ１１がＶＣＯ発振信号ＳＩＧ３に基づいて決定されるのは、時刻ｔ１０における分周信号選択信号ＳＩＧ７がＨｉｇｈであり、すなわちＶＣＯ発振信号ＳＩＧ３が信号Ｓ２として用いられているからである。なお、このとき、信号Ｓ１としては、比較周波数信号ＳＩＧ２が用いられる。
【００５４】
また、時刻ｔ１１には、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１がＬｏｗに設定される。
【００５５】
次に、時刻ｔ１２において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが始まり、その値が０から順に、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ３の１周期につき１つずつ繰り上がる。Ｈｉｇｈ区間カウント信号Ｓ３のカウントがこの時刻ｔ１２に始まる理由は、図６を用いて蒸気に説明したように、時刻ｔ１１の次に比較周波数信号ＳＩＧ４がＬｏｗからＨｉｇｈに立ち上がり、さらにその次にＶＣＯ発振信号ＳＩＧ３がＬｏｗからＨｉｇｈに立ち上がるタイミングであるからである。
【００５６】
次に、時刻ｔ１３において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが終わり、Ｌｏｗ区間カウント信号Ｓ４のカウントが始まる。ここで、時刻ｔ１３は、信号Ｓ１として用いられる比較周波数信号ＳＩＧ４がＨｉｇｈからＬｏｗに立ち下がった後に初めて、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ３が立ち上がる時刻である。この時間差が発生する理由は図６で説明したとおりである。Ｌｏｗ区間カウント信号Ｓ４のカウントは、Ｈｉｇｈ区間カウント信号Ｓ３の場合と同様に、０から始まり、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ１の１周期につき１つずつ繰り上がる。
【００５７】
次に、時刻ｔ１４において、Ｌｏｗ区間カウント信号Ｓ４のカウントが終わる。ここで、時刻ｔ１４は、信号Ｓ１として用いられる比較周波数信号ＳＩＧ４がＬｏｗからＨｉｇｈに立ち上がった後に初めて、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ３が立ち上がる時刻である。この時間差が発生する理由は、図６で説明したとおりである。また、ＶＣＯ発振信号ＳＩＧ３に基づく比較周波数信号ＳＩＧ４のカウントが、Ｈｉｇｈ区間およびＬｏｗ区間の両方で完了したので、カウンタ動作指示および自己診断完了信号生成回路６４は、自己診断完了信号ＳＩＧ９をＨｉｇｈに立ち上げる。
【００５８】
さらに、時刻ｔ１４において、Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＨｉｇｈ区間カウント信号Ｓ３の値を比較し、その結果をＨｉｇｈ区間判定信号ＳＩＧ１０として出力する。図４の場合は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値は５であり、Ｈｉｇｈ区間カウント信号Ｓ３の値は３であり、２つの値は異なるので、Ｈｉｇｈ区間判定信号ＳＩＧ１０の値はこの不一致を示すＬｏｗになる。
【００５９】
同様に、時刻ｔ１４において、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６の値およびＬｏｗ区間カウント信号Ｓ４の値を比較し、その結果をＬｏｗ区間判定信号ＳＩＧ１１として出力する。図４の場合は、Ｌｏｗ区間期待値信号ＳＩＧ６の値は１であり、Ｌｏｗ区間カウント信号Ｓ４の値は２であり、２つの値は異なるので、Ｌｏｗ区間判定信号ＳＩＧ１１の値はこの一致を示すＬｏｗになる。
【００６０】
最後に、時刻ｔ１５において、インターフェイス２９は、自己診断完了信号ＳＩＧ９がＨｉｇｈになったことを受けて、すなわちプログラマブルディバイダ２７に係る診断が完了したことを受けて、自己診断開始指示信号ＳＩＧ８をＬｏｗに戻す。以上で、本実施形態による検査方法が一通り完了する。
【００６１】
以上に説明したメカニズムによって、本実施形態による半導体集積回路およびその検査方法は、分周回路が分周信号を正しく生成するかどうかの判定が可能である。ここで、ＰＬＬ回路における出力周波数を決定する回路である、分周係数の変更や、分周信号におけるデューティー比、すなわちＨｉｇｈ区間およびＬｏｗ区間の比率の変更を行った場合でも、外部からは２つの期待値信号およびどのカウントを行うかの選択信号を供給するだけで、半導体集積回路内部での判定が可能となっている。特に、制御用タイミング生成回路などを半導体集積回路の外部に用意する必要も無くなるので、従来の分周信号のテストに必要だった高価な検査装置も本発明なら不要となる。
【００６２】
また、期待値制御信号や検査制御信号などの制御信号を半導体集積回路の外部から供給する必要が無いので、本発明による半導体集積回路は、プリント基板などに実装した後の、例えば完成した製品としての状態においても、検査機能を使用することが可能である。
【００６３】
なお、図５のタイムチャートでは、リファレンス信号ＳＩＧ２のＨｉｇｈ区間、リファレンス信号ＳＩＧ２のＬｏｗ区間、比較周波数信号ＳＩＧ４のＨｉｇｈ区間、比較周波数信号ＳＩＧ４のＬｏｗ区間の順にカウント動作を行った。しかし、この順序はあくまでも一例に過ぎず、自由に変更可能であって、本発明を限定するものではない。
【００６４】
また、図４のブロック図では、上記４つのカウントを１つずつ順次行ったが、回路規模を増やすことで２つ乃至４つのカウントを並行することも容易に可能である。この場合は、サンプリングクロック選択回路６１および分周信号選択回路６２を廃して、代わりにＨｉｇｈ区間カウンタ回路６５、Ｌｏｗ区間カウンタ回路６６、Ｈｉｇｈ区間期待値比較回路６７およびＬｏｗ区間期待値比較回路６８を増やして並列に接続し、カウンタ動作指示および自己診断完了信号生成回路６４の動作を適宜に変更すれば良い。
【００６５】
（第２の実施形態）
図７は、本発明の第２の実施形態による自己診断回路２８の構成を示すブロック図である。本実施形態による自己診断回路２８は、図４に示した本発明の第１の実施形態による自己診断回路２８に、以下の変更を加えたものに等しい。すなわち、図４におけるサンプリングクロック選択回路６１および分周信号選択回路６２を、図７におけるサンプリングクロック選択回路７１および分周信号選択回路７２に置き換える。
【００６６】
本実施形態によるサンプリングクロック選択回路７１は、本発明の第１の実施形態によるサンプリング選クロック択回路６１に、クロックＢ信号を入力するために用いられる第４の入力部を加えたものに等しい。また、本実施形態による分周信号選択回路７２は、本発明の第１の実施形態による分周信号選択回路６２に、分周信号Ａ、分周信号Ｂおよび分周信号Ｃをそれぞれ入力するために用いられる第４、５および６の入力部を加えたものに等しい。
【００６７】
本実施形態による半導体集積回路の他の構成および接続関係は、本発明の第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００６８】
本実施形態による半導体集積回路の動作について説明する。本実施形態では、本発明の第１の実施形態における２つの分周信号であるリファレンス信号ＳＩＧ２および比較周波数信号ＳＩＧ４を使用する回路が半導体集積回路の内部にある場合を想定している。さらに、分周信号Ａ、分周信号Ｂおよび分周信号Ｃが、クロックＢ信号を分周することで得られる場合を想定している。
【００６９】
本実施形態によるサンプリングクロック選択回路７１は、分周信号選択信号ＳＩＧ７に応じて、基準信号ＳＩＧ１、ＶＣＯ発振信号ＳＩＧ３またはクロックＢ信号の、合計３つの信号のいずれか１つを選択して信号Ｓ２として出力する機能を有する。ここで、分周信号選択信号ＳＩＧ７は当然ながら少なくとも３種類の値を取り得る必要がある。本実施形態によるサンプリングクロック選択回路７１のその他の動作は、本発明の第１の実施形態によるサンプリングクロック選択回路６１の場合と同様であるので、さらなる詳細な説明を省略する。
【００７０】
本実施形態による分周信号選択回路は、分周信号選択信号ＳＩＧ７に応じて、リファレンス信号ＳＩＧ２、比較周波数信号ＳＩＧ４、分周信号Ａ、分周信号Ｂまたは分周信号Ｃの、合計５つの信号のいずれか１つを選択して信号Ｓ１として出力する機能を有する。ここで、分周信号選択信号ＳＩＧ７は当然ながら少なくとも５種類の値を取り得る必要がある。本実施形態による分周信号選択回路７２のその他の動作は、本発明の第１の実施形態による分周信号選択回路６２の場合と同様であるので、さらなる詳細な説明を省略する。
【００７１】
本実施形態による半導体集積回路のその他の動作は、本発明の第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００７２】
本実施形態による半導体集積回路およびその検査方法によれば、分周信号の元となるクロック信号およびこのクロック信号に対する複数の分周信号が半導体集積回路内で使われる場合でも、同じ１つの自己診断回路２８を用いて複数の分周信号を判定することが可能となる。このことは、半導体集積回路における回路面積の低減に有効である。
【００７３】
以上に説明した本発明の第１および第２の実施形態の構成は、技術的に矛盾しない限り、自由に組み合わせることが可能である。
【符号の説明】
【００７４】
１ （第１の）信号入力部
２ （第１の）信号出力部
３ （第２の）信号入力部
４ （第３の）信号入力部
５ （第４の）信号入力部
６ （第５の）信号入力部
１０ 発振回路
２０ ＰＬＬシンセサイザ回路
２１ 発振器（ＯＳＣ）
２２ リファレンスディバイダ（１／Ｒ）
２３ 位相比較器
２４ チャージポンプ
２５ ローパスフィルタ（ＬＰＦ）
２６ 電圧制御発振器（ＶＣＯ）
２７ プログラマブルディバイダ（１／Ｎ）
２８ 自己診断回路
２９ （外部との）インターフェイス
３０ 判定回路
３００ 分周回路
３０１ サンプリング回路
３０２ 期待値出力回路
３０３ 検査信号発生回路
３０４ 比較回路
４０ （第２の）信号出力部
６１ サンプリングクロック選択回路
６２ 分周信号選択回路
６３ 分周信号変化点検出回路
６４ カウンタ動作指示および自己診断完了信号生成回路
６５ Ｈｉｇｈ区間カウンタ回路
６６ Ｌｏｗ区間カウンタ回路
６７ Ｈｉｇｈ区間期待値比較回路
６８ Ｌｏｗ区間期待値比較回路
７１ サンプリングクロック選択回路
７２ 分周信号選択回路
【技術分野】
【０００１】
本発明は、半導体集積回路およびその検査方法に係り、特に、発振回路を有する半導体集積回路およびその検査方法に係る。
【背景技術】
【０００２】
分周回路を含む発振回路を内蔵する半導体集積回路を製造するにあたって、この分周回路の特性を検査することが必要である。半導体集積回路に内蔵される分周回路を検査するにあたって、この分周回路が生成する分周信号を、半導体集積回路の外部に用意された検査装置が生成する理想的な信号と比較する方法がある。
【０００３】
上記に関連して、特許文献１（特開２００１−２７４３３７号公報）には、高周波用半導体装置に係る記載が開示されている。この高周波用半導体装置は、高周波信号発生回路と、分周回路と、第１外部端子と、第２外部端子と、第３外部端子とを有する。ここで、高周波信号発生回路は、高周波信号を発生する。分周回路は、入力される信号を所定の比で分周して出力する。第１外部端子は、この高周波信号発生回路で発生した高周波信号を外部に導出するためのものである。第２の外部端子は、分周回路の入力に接続され、且つ第１外部端子と接続可能に設けられている。第３外部端子は、分周回路の出力に接続され測定用端子となる。
【０００４】
また、特許文献２（特開２００１−２９８１５８号公報）には、半導体集積回路に係る記載が開示されている。ここで、特許文献２の半導体集積回路を従来技術として説明する。
【０００５】
図１は、従来技術による半導体集積回路の構成を示すブロック図である。図１の半導体集積回路の構成について説明する。図１の半導体集積回路は、第１の信号入力部１と、第１の信号出力部２と、第２〜第５の信号入力部３〜６と、発振回路１０と、判定回路３０と、第２の信号出力部４０とを具備している。判定回路３０は、分周回路３００と、サンプリング回路３０１と、期待値出力回路３０２と、検査信号発生回路３０３と、比較回路３０４とを具備している。
【０００６】
図１の半導体集積回路の動作について説明する。第３の入力部４は、外部からリセット信号Ｓ４を入力する。分周回路３００、期待値出力回路３０２および検査信号発生回路３０３は、リセット信号Ｓ４に応じてそれぞれリセットされて同期する。第１の入力部１は、外部から発振制御信号Ｓ１を入力する。発振回路１０は、発振制御信号Ｓ１に基づく周波数を有する信号を生成し、入力クロック信号Ｓ１０として出力する。第１の出力部２は、入力クロック信号Ｓ１０を外部へ出力する。分周回路３００は、発振信号Ｓ１０を分周し、分周クロック信号Ｓ３００として出力する。第４の入力部５は、外部からサンプリング制御信号Ｓ５を入力する。サンプリング回路３０１は、サンプリング制御信号Ｓ５に基づいて分周クロック信号Ｓ３００をサンプリングし、サンプリングクロック信号Ｓ３０１として出力する。第２の入力部３は、外部から期待値制御信号Ｓ３を入力する。期待値出力回路３０２は、期待値制御信号Ｓ３に基づいて期待値信号Ｓ３０２を生成する。第５の入力部６は、外部から検査制御信号Ｓ６を入力する。検査信号発生回路３０３は、検査制御信号Ｓ６に基づいて検査信号Ｓ３０３を生成する。比較回路３０４は、サンプリングクロック信号Ｓ３０１および期待値信号Ｓ３０２の比較処理を行い、その結果を判定結果Ｓ４０として出力する。ここで、比較回路３０４は、比較処理として、検査信号Ｓ３０３に応じて、一致比較処理または比較除外処理を行う。第２の出力部４０は、判定結果Ｓ４０を外部へ出力する。
【０００７】
また、特許文献３（特開２００２−４１１７８号公報）には、半導体集積回路装置に係る記載が開示されている。この半導体集積回路装置は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）回路と、分周器と、ＰＬＬシフトレジスタと、判定回路とを備えている。ここで、ＰＬＬ回路は、入力クロック信号を入力とする。分周器は、ＰＬＬ回路より出力されたＰＬＬ出力クロック信号を分周する。シフトレジスタは、分周器より出力された分周クロック信号をデータ入力とし、入力クロック信号をクロック入力とする。判定回路は、入力クロック信号に同期してシフトレジスタの各段よりそれぞれ出力されるデータ出力信号を入力とし、各データ出力信号の状態の組み合わせを基にＰＬＬ回路が正常に動作しているか否かを判定し、判定結果信号を外部へ出力する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２７４３３７号公報
【特許文献２】特開２００１−２９８１５８号公報
【特許文献３】特開２００２−４１１７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来技術では、ＰＬＬ回路を含む発振回路の検査を行う前提として、この発振回路が生成する信号の周波数を検査対象としている。この場合、ＰＬＬ回路の内部で生成され使用されるその他の信号、すなわちリファレンス周波数信号および比較周波数信号についても、従来技術では、その周波数のみが検査対象となるが、これでは十分な検査が出来ない。
【００１０】
リファレンス周波数信号および比較周波数信号は、それぞれに対応する発振回路が生成する信号を分周することで生成される。この分周処理は、論理回路で構成したカウンタである分周回路を用いて行う。ただし、リファレンス周波数信号および比較周波数信号のそれぞれにおける、１周期ごとのいわゆるＨｉｇｈ区間長およびいわゆるＬｏｗ区間長は、ＰＬＬ回路が求める周波数ごとに設定変更する必要がある。そして、周波数のみを検査する従来技術では、Ｈｉｇｈ区間長およびＬｏｗ区間長が異なる場合を考慮出来ない。したがって、従来技術では、ＰＬＬ回路の内部においてリファレンス周波数信号および比較周波数信号が正しく生成されているかどうかを検査することが出来ない。
【００１１】
また、従来技術では、検査対象である信号の比較対象として用いる制御信号を、外部から入力する必要がある。この制御信号は、検査対象である信号と位相などのタイミングを合わせて生成供給する必要があるため、結果的に高価な検査装置が必要となる。
【００１２】
さらに、従来技術では、半導体集積回路の外部から制御信号を入力する必要があるので、半導体集積回路をプリント基板などに実装した状態での検査が不可能である。これは、従来技術が、半導体集積回路の製造工程での検査を前提としているからである。
【課題を解決するための手段】
【００１３】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明による半導体集積回路は、発振回路（２１または２６）と、分周回路（２２または２７）と、自己診断回路（２８）とを具備する。ここで、発振回路（２１または２６）は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）を生成する。分周回路（２２または２７）は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）を所定の係数（１／Ｒまたは１／Ｎ）で分周して、分周信号（ＳＩＧ２またはＳＩＧ４）を生成する。自己診断回路（２８）は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）、分周信号（２１または２６）および２つの基準値（ＳＩＧ５およびＳＩＧ６）に基づいて分周回路（２２または２７）の特性を判定する。係数（１／Ｒまたは１／Ｎ）の逆数は、２つの基準値（ＳＩＧ５およびＳＩＧ６）の和に等しい。自己診断回路（２８）は、第１区間カウンタ回路（６５）と、第１区間カウンタ回路（６６）と、第１区間期待値比較回路（６７）と、第２区間期待値比較回路（６８）とを具備する。ここで、第１区間カウンタ回路（６５）は、分周信号（２１または２６）の１周器の中で第１の論理状態である時間である第１区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントする。第２区間カウンタ回路（６６）は、分周信号（２１または２６）の１周器の中で第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントする。第１区間期待値比較回路（６７）は、第１のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６）の一方である第１区間期待値信号（ＳＩＧ５）と比較する。第２区間期待値比較回路（６８）は、第２区間のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６）の他方である第２区間期待値信号（ＳＩＧ６）と比較する。
【００１５】
本発明による半導体集積回路の検査方法は、発振周波数信号（ＳＩＧ１またはＳＩＧ３）を生成するステップと、分周回路（２２または２６）が発振周波数信号（ＳＩＧ１またはＳＩＧ３）を分周して、分周信号（ＳＩＧ２またはＳＩＧ４）を生成するステップと、発振周波数信号（ＳＩＧ１またはＳＩＧ３）、分周信号（ＳＩＧ２またはＳＩＧ４）および２つの基準値（ＳＩＧ５およびＳＩＧ６）に基づいて、分周回路（２２または２６）の特性を判定するステップとを具備する。分周回路（２２または２６）の特性を判定するステップは、分周信号（ＳＩＧ２またはＳＩＧ４）の１周器の中で第１の論理状態である時間である第１区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントするステップと、分周信号（ＳＩＧ２またはＳＩＧ４）の１周器の中で第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、発振周波数信号（ＳＩＧ１またはＳＩＧ３）の周期でカウントするステップと、第１区間のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６）の一方である第１区間期待値信号（ＳＩＧ５）と比較するステップと、第２区間のカウント結果を、２つの基準値（ＳＩＧ５およびＳＩＧ６））の他方である第２区間期待値信号（ＳＩＧ６）と比較するステップとを具備する。
【発明の効果】
【００１６】
本発明によれば、分周回路の検査を、生成される分周信号の周波数およびデューティー比、すなわちいわゆるＨｉｇｈ区間およびいわゆるＬｏｗ区間の比率、の２つに対して行うことが出来る。外部からはデューティー比を定義する２つの期待値を用い、比較対象となる理想的な信号を用いる高価な検査装置は不要である。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来技術による半導体集積回路の構成を示すブロック図である。
【図２】図２は、本発明の第１の実施形態による半導体集積回路の全体的な構成を概略的に示すブロック図である。
【図３】図３は、本発明でも用いる一般的なＰＬＬシンセサイザ回路２０の構成を示すブロック図である。
【図４】図４は、本発明の第１の実施形態による自己診断回路２８の詳細な構成を示すブロック図である。
【図５】図５は、本発明の第１の実施形態による自己診断回路２８の動作を示すタイミングチャートである。
【図６】図６は、本発明の第１の実施形態による半導体集積回路における、任意のクロック信号と、このクロック信号を一般的な分周回路で分周した分周信号との、時間軸上の関係を示すタイミングチャートである。
【図７】図７は、本発明の第２の実施形態による自己診断回路２８の構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
添付図面を参照して、本発明による半導体集積回路およびその検査方法を実施するための形態を以下に説明する。
【００１９】
（第１の実施形態）
本発明による半導体集積回路およびその検査方法は、ＰＬＬ回路を含む分周信号を生成する論理回路を有する半導体集積回路に対して、分周機能が正しく動作しているかどうかを自己判定する機能を提供する。この自己判定する機能は、期待値を外部より入力し、半導体集積回路の内部で分周信号の波形の状態を測定し、判定結果を外部へ出力することを可能にする。
【００２０】
この自己判定する方法について概略的に説明する。まず、発振信号および判定対象である分周信号を判定回路に入力する。次に、判定対象である分周信号のＨｉｇｈ区間およびＬｏｗ区間のそれぞれを、発振信号でカウントする。これらのカウント結果と、半導体集積回路の外部より入力するＨｉｇｈ区間期待値およびＬｏｗ区間期待値とが一致するかどうか、それぞれ比較する。これらの比較結果を、半導体集積回路の外部に向けて出力する。
【００２１】
図２は、本発明の第１の実施形態による半導体集積回路の全体的な構成を概略的に示すブロック図である。図２の半導体集積回路の構成について説明する。図２の半導体集積回路は、ＰＬＬシンセサイザ回路２０と、自己診断回路２８と、外部とのインターフェイス２９とを具備している。
【００２２】
図２の半導体集積回路の構成の接続関係について説明する。自己診断回路２８における第１〜第４の入力部は、ＰＬＬシンセサイザ回路２０における第１〜第４の出力部に接続されている。自己診断回路２８における第５〜第８の入力部は、インターフェイス２９における第１〜第４の出力部にそれぞれ接続されている。インターフェイス２９における第１〜第３の入力部は、自己診断回路２８における第１〜３の出力部にそれぞれ接続されている。なお、インターフェイス２９は、外部との接続を行う入出力部をさらに具備するが、本実施形態による半導体集積回路の本質とは関係が薄いので詳細な説明を省略する。インターフェイス２９の具体例としては、パラレルインターフェイス、Ｉ２Ｃ−Ｂｕｓインターフェイスなどを用いることが可能であり、必要な信号の入出力さえ可能であれば特に限定は無い。
【００２３】
図２の半導体集積回路の全体的な動作、すなわち本実施形態による半導体集積回路の検査方法について概略的に説明する。ＰＬＬシンセサイザ回路２０は、基準信号ＳＩＧ１、リファレンス信号ＳＩＧ２、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）発振信号ＳＩＧ３および比較周波数信号ＳＩＧ４を生成し、第１〜第４の出力部からそれぞれ出力する。自己診断回路２８は、基準信号ＳＩＧ１、リファレンス信号ＳＩＧ２、ＶＣＯ発振信号ＳＩＧ３および比較周波数信号ＳＩＧ４を、第１〜第４の入力部からそれぞれ入力する。また、自己診断回路２８は、Ｈｉｇｈ区間期待値信号ＳＩＧ５、Ｌｏｗ区間期待値信号ＳＩＧ６、分周信号選択信号ＳＩＧ７および自己診断開始指示信号ＳＩＧ８を、第５〜第８の入力部からそれぞれ入力する。自己診断回路２８は、上記８つの信号に基づいて、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１を生成し、第１〜第３の出力部からそれぞれ出力する。インターフェイス２９は、Ｈｉｇｈ区間期待値信号ＳＩＧ５、Ｌｏｗ区間期待値信号ＳＩＧ６、分周信号選択信号ＳＩＧ７および自己診断開始指示信号ＳＩＧ８を外部から入力し、第１〜第４の出力部からそれぞれ出力する。また、インターフェイス２９は、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１を第１〜第３の入力部から入力し、外部へ出力する。
【００２４】
図２のＰＬＬシンセサイザ回路２０ならびに基準信号ＳＩＧ１、リファレンス信号ＳＩＧ２、ＶＣＯ発振信号ＳＩＧ３および比較周波数信号ＳＩＧ４について詳細に説明する。図３は、本発明でも用いる一般的なＰＬＬシンセサイザ回路２０の構成を示すブロック図である。図３のＰＬＬシンセサイザ回路２０は、図２からＰＬＬシンセサイザ回路２０の部分を抜き出したものであって、同じ構成要素および同じ信号に同じ符号を用いている。図３のＰＬＬシンセサイザ回路２０の構成について説明する。図３のＰＬＬシンセサイザ回路２０は、発振器（ＯＳＣ：ＯＳＣｉｌｌａｔｏｒ）２１と、リファレンスディバイダ（１／Ｒ）２２と、位相比較器２３と、チャージポンプ２４と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ローパスフィルタ）２５と、ＶＣＯ２６と、プログラマブルディバイダ（１／Ｎ）２７とを具備している。
【００２５】
図３のＰＬＬシンセサイザ回路２０における構成要素の接続関係について説明する。ＯＳＣ２１の出力部は、リファレンスディバイダ２２の入力部に接続されている。リファレンスディバイダ２２の出力部は、位相比較器２３における第１の入力部に接続されている。位相比較器２３における第１、第２の出力部は、チャージポンプ２４における第１、第２の入力部にそれぞれ接続されている。チャージポンプ２４における出力部は、ＬＰＦ２５の入力部に接続されている。ＬＰＦ２５の出力部は、ＶＣＯ２６の入力部に接続されている。ＶＣＯ２６の出力部は、プログラマブルディバイダ２７の入力部に接続されている。プログラマブルディバイダ２７の出力部は、位相比較器２３における第２の入力部に接続されている。
【００２６】
図３のＰＬＬシンセサイザ回路２０の動作について詳細に説明する。ＯＳＣ２１は、水晶発振子などを用いて、安定した所定の周波数を有する基準信号ＳＩＧ１を生成する。リファレンスディバイダ２２は、基準信号ＳＩＧ１を所定の係数１／Ｒで分周し、リファレンス周波数信号ＳＩＧ２を生成する。ここで、Ｒは１以上の整数である。位相比較器２３は、リファレンス周波数信号ＳＩＧ２および後述する比較周波数信号ＳＩＧ４を入力し、両信号の位相差を表す直流電圧を生成する。チャージポンプ２４は、位相比較器２３から出力された直流電圧を、コンデンサの接続をスイッチ切り替えするなどの処理によって上昇させる。ＬＰＦ２５は、チャージポンプ２４から出力された電圧を入力し、スイッチ切り替えなどの影響による高周波成分を抑圧し、直流成分を印加電圧ＶＴとして出力する。ＶＣＯ２６は、印加電圧ＶＴを入力し、印加電圧ＶＴに対応する周波数を有するＶＣＯ発振信号ＳＩＧ３を生成する。プログラマブルディバイダ２７は、ＶＣＯ発振信号ＳＩＧ３を所定の係数１／Ｎで分周し、比較周波数信号ＳＩＧ４を生成する。上述したように、比較周波数信号ＳＩＧ４は位相比較器２３に供給されることで、ＰＬＬシンセサイザ回路のループが形成される。
【００２７】
図２の自己診断回路２８ならびにＨｉｇｈ区間期待値信号ＳＩＧ５、Ｌｏｗ区間期待値信号ＳＩＧ６、分周信号選択信号ＳＩＧ７、自己診断開始指示信号ＳＩＧ８、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１について詳細に説明する。図４は、本発明の第１の実施形態による自己診断回路２８の詳細な構成を示すブロック図である。図４の自己診断回路２８は、図２で示した第１〜第８の入力部および第１〜第３の出力部に加えて、サンプリングクロック選択回路６１と、分周信号選択回路６２と、分周信号変化点検出回路６３と、カウンタ動作指示および自己診断完了信号生成回路６４と、Ｈｉｇｈ区間カウンタ回路６５と、Ｌｏｗ区間カウンタ回路６６と、Ｈｉｇｈ区間期待値比較回路６７と、Ｌｏｗ区間期待値比較回路６８とを具備している。
【００２８】
図４の自己診断回路２８の構成要素の接続関係について説明する。サンプリングクロック選択回路６１における第１〜第３の入力部は、自己診断回路２８における第１、第３および第７の入力部にそれぞれ接続されている。サンプリングクロック選択回路６１における出力部は、分周信号変化点検出回路６３における第１の入力部、Ｈｉｇｈ区間カウンタ回路６５における第１の入力部およびＬｏｗ区間カウンタ回路６６における第１の入力部に共通接続されている。分周信号選択回路６２における第１および第２の入力部は、自己診断回路２８における第２、第４の入力部にそれぞれ接続されている。分周信号選択回路６２における出力部は、分周信号変化点検出回路６３における第２の入力部、Ｈｉｇｈ区間カウンタ回路６５における第２の入力部およびＬｏｗ区間カウンタ回路６６における第２の入力部に共通接続されている。分周信号変化点検出回路６３の出力部は、カウンタ動作指示および自己診断完了信号生成回路６４における第１の入力部に接続されている。カウンタ動作指示および自己診断完了信号生成回路６４における第２の入力部は、自己診断回路２８における第８の入力部に接続されている。カウンタ動作指示および自己診断完了信号生成回路６４における第１の出力部は、自己診断回路２８における第１の出力部に接続されている。カウンタ動作指示および自己診断完了信号生成回路６４における第２の出力部は、Ｈｉｇｈ区間カウンタ回路６５における第３の入力部およびＬｏｗ区間カウンタ回路６６における第３の入力部に共通接続されている。Ｈｉｇｈ区間カウンタ回路６５の出力部は、Ｈｉｇｈ区間期待値比較回路６７における第１の入力部に接続されている。Ｌｏｗ区間カウンタ回路６６の出力部は、Ｌｏｗ区間期待値比較回路６８における第１の入力部に接続されている。Ｈｉｇｈ区間期待値比較回路６７における第２の入力部は、自己診断回路２８における第５の入力部に接続されている。Ｈｉｇｈ区間期待値比較回路６７の出力部は、自己診断回路２８における第２の出力部に接続されている。Ｌｏｗ区間期待値比較回路６８における第２の入力部は、自己診断回路２８における第６の入力部に接続されている。Ｌｏｗ区間期待値比較回路６８の出力部は、自己診断回路２８における第３の出力部に接続されている。
【００２９】
図４の自己診断回路２８の各構成要素の動作について概略的に説明する。サンプリングクロック選択回路６１は、基準信号ＳＩＧ１、ＶＣＯ発振信号ＳＩＧ３および分周信号選択信号ＳＩＧ７を入力し、分周信号選択信号ＳＩＧ７の値に応じて基準信号ＳＩＧ１またはＶＣＯ発振信号ＳＩＧ３のいずれかを選択し、信号Ｓ２として出力する。本実施形態では、分周信号選択信号ＳＩＧ７がＬｏｗであるときには、サンプリングクロック選択回路６１は基準信号ＳＩＧ１を選択するものとする。反対に、分周信号選択信号ＳＩＧ７がＨｉｇｈであるときには、サンプリングクロック選択回路６１はＶＣＯ発振信号ＳＩＧ３を選択するものとする。
【００３０】
分周信号選択回路６２は、リファレンス信号ＳＩＧ２、比較周波数信号ＳＩＧ４および分周信号選択信号ＳＩＧ７を入力し、分周信号選択信号ＳＩＧ７の値に応じてリファレンス信号ＳＩＧ２または比較周波数信号ＳＩＧ４のいずれかを選択し、信号Ｓ１として出力する。本実施形態では、分周信号選択信号ＳＩＧ７がＬｏｗであるときには、分周信号選択回路６２はリファレンス信号ＳＩＧ２を選択するものとする。反対に、分周信号選択信号ＳＩＧ７がＨｉｇｈであるときには、分周信号選択回路６２は比較周波数信号を選択するものとする。
【００３１】
分周信号変化点検出回路６３は、信号Ｓ１および信号Ｓ２を入力し、信号Ｓ１がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変更するタイミングを検出してその結果を分周信号変化点信号として出力する。このとき、分周信号変化点検出回路６３は、分周信号変化点信号を、信号Ｓ２に同期して、すなわち信号Ｓ２がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈ変更するタイミングで、出力する。ここで、信号Ｓ１および信号Ｓ２のそれぞれにおいて、ＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変更するタイミングのどちらを用いるかは、予め決定しておくことが好ましい。本実施形態では、信号Ｓ１および信号Ｓ２の両方について、ＬｏｗからＨｉｇｈへ変化するタイミングを用いるものとする。
【００３２】
カウンタ動作指示および自己診断完了信号生成回路６４は、分周信号変化点信号および自己診断開始指示信号ＳＩＧ８を入力し、これらの入力信号に基づいて、第１の出力部からは自己診断完了信号を出力し、第２の出力部からはリセット信号、開始信号または停止信号のいずれかをカウンタ動作指示信号として出力する。リセット信号は、Ｈｉｇｈ区間カウンタ回路６５およびＬｏｗ区間カウンタ回路６６に向けて、カウントをリセットする、すなわち０に戻すタイミングを示すものである。開始信号は、Ｈｉｇｈ区間カウンタ回路６５またはＬｏｗ区間カウンタ回路６６に向けて、カウントを開始するタイミングを示すものである。停止信号は、Ｈｉｇｈ区間カウンタ回路６５またはＬｏｗ区間カウンタ回路６６に向けて、カウントを停止するタイミングを示すものである。自己診断完了信号は、必要なカウントが全て完了した際にそのことを示すものである。
【００３３】
Ｈｉｇｈ区間カウンタ回路６５は、信号Ｓ１、信号Ｓ２およびカウンタ動作指示信号を入力してカウントを行い、その結果をＨｉｇｈ区間カウント信号Ｓ３として出力する。ここで、Ｈｉｇｈ区間カウンタ回路６５は、カウンタ動作指示信号としてリセット信号を入力した際には内部のカウントを０に戻す。また、Ｈｉｇｈ区間カウンタ回路６５は、カウンタ動作指示信号として開始信号を入力してから同じく停止信号を入力するまでの期間、信号Ｓ１がＬｏｗからＨｉｇｈになる回数をカウントする。ただし、このカウントは、信号２に同期して、すなわち信号Ｓ２がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変化するタイミングで行う。ここで、信号Ｓ２のどちらの変化に注目するかを、予め決定しておくことが好ましい。本実施形態では、信号Ｓ２がＬｏｗからＨｉｇｈへ変化するタイミングを用いるものとする。Ｈｉｇｈ区間カウンタ回路６５は、カウンタ動作指示信号として停止信号を入力すると、内部のカウントを停止する。Ｈｉｇｈ区間カウンタ回路６５は、そのカウント結果を、Ｈｉｇｈ区間期待値比較回路６７に向けてＨｉｇｈ区間カウント信号Ｓ３として出力する。
【００３４】
Ｌｏｗ区間カウンタ回路６６は、信号Ｓ１、信号Ｓ２およびカウンタ動作指示信号Ｂを入力してカウントを行い、その結果をＬｏｗ区間カウント信号Ｓ４として出力する。ここで、Ｌｏｗ区間カウンタ回路６６は、カウンタ動作指示信号としてリセット信号を入力した際には内部のカウントを０に戻す。また、Ｌｏｗ区間カウンタ回路６６は、カウンタ動作指示信号として開始信号を入力してから同じく停止信号を入力するまでの期間、信号Ｓ１がＨｉｇｈからＬｏｗになる回数をカウントする。ただし、このカウントは、信号２に同期して、すなわち信号Ｓ２がＨｉｇｈからＬｏｗへまたはＬｏｗからＨｉｇｈへ変化するタイミングで行う。ここで、信号Ｓ２のどちらの変化に注目するかを、予め決定しておくことが好ましい。本実施形態では、信号Ｓ２がＬｏｗからＨｉｇｈへ変化するタイミングを用いるものとする。Ｌｏｗ区間カウンタ回路６６は、カウンタ動作指示信号として停止信号を入力すると、内部のカウントを停止する。Ｌｏｗ区間カウンタ回路６６は、そのカウント結果を、Ｌｏｗ区間期待値比較回路６８に向けてＬｏｗ区間カウント信号Ｓ４として出力する。
【００３５】
Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＨｉｇｈ区間カウント信号Ｓ３を入力して両信号の値を比較し、その結果をＨｉｇｈ区間判定信号ＳＩＧ１０として出力する。なお、Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＨｉｇｈ区間カウント信号Ｓ３の両方または片方を格納する記憶部を内蔵しても良い。
【００３６】
同様に、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６およびＬｏｗ区間カウント信号Ｓ４を入力して両信号の値を比較し、その結果をＬｏｗ区間判定信号ＳＩＧ１１として出力する。なお、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６およびＬｏｗ区間カウント信号Ｓ４の両方または片方を格納する記憶部を内蔵しても良い。
【００３７】
ここで、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＬｏｗ区間期待値信号ＳＩＧ６の値が、その和が分周の係数１／Ｒまたは１／Ｎの逆数に等しくなるように設定されることが重要である。このとき、Ｈｉｇｈ区間判定信号ＳＩＧ１１およびＬｏｗ区間判定信号ＳＩＧ１１の両方において、期待値およびカウント値の一致を示していれば、そのときの検査対象である分周回路、すなわちリファレンスディバイダ２２またはプログラマブルディバイダ２７が、周波数およびデューティー比（Ｈｉｇｈ区間の長さおよびＬｏｗ区間の長さの比率）の両方において、正常に動作していることが保証される。
【００３８】
図４の自己診断回路２８の全体的な動作について詳細に説明する。
図５は、本発明の第１の実施形態による自己診断回路２８の動作を示すタイミングチャートである。
図５のタイミングチャートには、上から順に第１〜第１３の波形図が描かれており、これらの波形図のそれぞれにおいて、横軸は時間の経過を示し、縦軸は信号の強度または値を簡略化して示している。
【００３９】
図５のタイミングチャートにおいて、第１の波形図は、基準信号ＳＩＧ１を示す。第２の波形図は、リファレンス信号ＳＩＧ２を示す。第３の波形図は、ＶＣＯ発振信号ＳＩＧ３を示す。第４の波形図は、比較周波数信号ＳＩＧ４を示す。第５の波形図は、Ｈｉｇｈ区間期待値信号ＳＩＧ５を示す。第６の波形図は、Ｌｏｗ区間期待値信号ＳＩＧ６を示す。第７の波形図は、分周信号選択信号ＳＩＧ７を示す。第８の波形図は、自己診断開始指示信号ＳＩＧ８を示す。第９の波形図は、自己診断回路２８の内部信号であるＨｉｇｈ区間カウント信号Ｓ３を示す。第１０の波形図は、自己診断回路２８の内部信号であるＬｏｗ区間カウント信号Ｓ４を示す。第１１の波形図は、自己診断完了信号ＳＩＧ９を示す。第１２の波形図は、Ｈｉｇｈ区間判定信号ＳＩＧ１０を示す。第１３の波形図は、Ｌｏｗ区間判定信号ＳＩＧ１１を示す。
【００４０】
まず、自己診断を開始する前に、時刻ｔ１において、Ｈｉｇｈ区間期待値比較回路６７は、外部からＨｉｇｈ区間期待値信号ＳＩＧ５を入力して、内部に設けられた記憶部に格納する。同様に、Ｌｏｗ区間期待値比較回路６８は、外部からＬｏｗ区間期待値信号ＳＩＧ６を入力して、内部に設けられた記憶部に格納する。なお、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＬｏｗ区間期待値信号ＳＩＧ６の、時刻ｔ１以前における値「Ｘ」は、いわゆる「ｄｏｎ’ｔ ｃａｒｅ」を示すものであって、いわゆる「不定状態」を示すものではない。
【００４１】
次に、時刻ｔ２において、外部から供給される自己診断開始指示信号ＳＩＧ８が、ＬｏｗからＨｉｇｈに切り替わる。自己診断開始指示信号ＳＩＧ８がＨｉｇｈになることで、自己診断回路２８は診断動作に入る。この時刻ｔ２の次に基準信号ＳＩＧ１がＬｏｗからＨｉｇｈに立ち上がる時刻ｔ３において、Ｈｉｇｈ区間カウント信号Ｓ３およびＬｏｗ区間カウント信号Ｓ４がリセットされてそれぞれのカウント値が「０」に戻る。ここで、時刻ｔ３が基準信号ＳＩＧ１に基づいて決定されるのは、時刻ｔ２における分周信号選択信号ＳＩＧ７がＬｏｗであり、すなわち基準信号ＳＩＧ１が信号Ｓ２として用いられているからである。なお、このとき、信号Ｓ１としては、リファレンス信号ＳＩＧ２が用いられる。
【００４２】
また、時刻ｔ３には、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１がＬｏｗに設定される。ここで、Ｈｉｇｈ区間カウント信号Ｓ３およびＬｏｗ区間カウント信号Ｓ４は、自己診断回路２８の内部でのみ用いられる信号であって、自己診断回路２８の外部に出る必要は無い。また、Ｈｉｇｈ区間カウント信号、Ｌｏｗ区間カウント信号、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１の、時刻ｔ３以前における値「Ｘ」は、いわゆる「ｄｏｎ’ｔ ｃａｒｅ」を示すものであって、いわゆる「不定状態」を示すものではない。
【００４３】
次に、時刻ｔ４において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが始まり、その値が０から順に、信号Ｓ２として用いられる基準信号ＳＩＧ１の１周期につき１つずつ繰り上がる。Ｈｉｇｈ区間カウント信号Ｓ３のカウントがこの時刻ｔ４に始まる理由は、時刻ｔ３の次にリファレンス信号ＳＩＧ２がＬｏｗからＨｉｇｈに立ち上がり、さらにその次に基準信号ＳＩＧ１がＬｏｗからＨｉｇｈに立ち上がるタイミングであるからである。
【００４４】
リファレンス信号ＳＩＧ２および基準信号ＳＩＧ１の立ち上がりにこのようなずれが生じる原理について説明する。図６は、本発明の第１の実施形態による半導体集積回路における、任意のクロック信号と、このクロック信号を一般的な分周回路で分周した分周信号との、時間軸上の関係を示すタイミングチャートである。図６のタイミングチャートは、上から順に、第１および第２の波形図を示している。第１の波形図は、クロック信号Ａを示している。第２の波形図は、分周信号を示している。一般的な分周回路としての論理回路において、クロック信号Ａの立ち上がりエッジおよび立ち下がりエッジに基づいて分周信号を生成するとき、この生成される分周信号における変化点は、クロック信号Ａの立ち上がりエッジよりも後に発生する。クロック信号Ａの立ち上がりエッジと、分周信号の立ち上がり変化点の時間差を、図６ではＴｃｒとして示している。同様に、クロック信号Ａの立ち下がりエッジと、分周信号の立ち下がり変化点の時間差を、図６ではＴｃｆとして示している。
【００４５】
これらの時間差ＴｃｒおよびＴｃｆは、実際の回路構成や、半導体集積回路の製造プロセスなどによって異なるが、いずれの場合も、分周信号の変化点は、その元となるクロック信号Ａの立ち上がりエッジよりも後に発生する。本発明の第１の実施形態における図５では、分周信号であるリファレンス信号ＳＩＧ２の変化点およびその元となる基準信号ＳＩＧ１の変化点が、同じタイミングで発生しているかのように描かれている。同様に、分周信号である比較周波数信号ＳＩＧ４の変化点およびその元となるＶＣＯ発振信号ＳＩＧ３の変化点も、同じタイミングで発生しているかのように描かれている。しかし、図５は簡略化されており、実際には、図６のような時間差がある。このため、Ｈｉｇｈ区間カウント信号やＬｏｗ区間カウント信号のカウント動作が、リファレンス信号ＳＩＧ２（または比較周波数信号ＳＩＧ４）が立ち上がってから基準信号ＳＩＧ１（またはＶＣＯ発振信号ＳＩＧ３）での１周期だけ遅れる。
【００４６】
次に、時刻ｔ５において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが終わり、Ｌｏｗ区間カウント信号Ｓ４のカウントが始まる。ここで、時刻ｔ５は、信号Ｓ１として用いられるリファレンス信号ＳＩＧ２がＨｉｇｈからＬｏｗに立ち下がった後に初めて、信号Ｓ２として用いられる基準信号ＳＩＧ１が立ち上がる時刻である。この時間差が発生する理由は図６で説明したとおりである。Ｌｏｗ区間カウント信号Ｓ４のカウントは、Ｈｉｇｈ区間カウント信号Ｓ３の場合と同様に、０から始まり、信号Ｓ２として用いられる基準信号ＳＩＧ１の１周期につき１つずつ繰り上がる。
【００４７】
次に、時刻ｔ６において、Ｌｏｗ区間カウント信号Ｓ４のカウントが終わる。ここで、時刻ｔ６は、信号Ｓ１として用いられるリファレンス信号ＳＩＧ２がＬｏｗからＨｉｇｈに立ち上がった後に初めて、信号Ｓ２として用いられる基準信号ＳＩＧ１が立ち上がる時刻である。この時間差が発生する理由は、図６で説明したとおりである。また、基準信号ＳＩＧ１に基づくリファレンス信号ＳＩＧ２のカウントが、Ｈｉｇｈ区間およびＬｏｗ区間の両方で完了したので、カウンタ動作指示および自己診断完了信号生成回路６４は、自己診断完了信号ＳＩＧ９をＨｉｇｈに立ち上げる。
【００４８】
さらに、時刻ｔ６において、Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＨｉｇｈ区間カウント信号Ｓ３の値を比較し、その結果をＨｉｇｈ区間判定信号ＳＩＧ１０として出力する。図４の場合は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＨｉｇｈ区間カウント信号Ｓ３の値がいずれも４で一致するので、Ｈｉｇｈ区間判定信号ＳＩＧ１０の値はこの一致を示すＨｉｇｈになる。
【００４９】
同様に、時刻ｔ６において、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６の値およびＬｏｗ区間カウント信号Ｓ４の値を比較し、その結果をＬｏｗ区間判定信号ＳＩＧ１１として出力する。図４の場合は、Ｌｏｗ区間期待値信号ＳＩＧ６の値およびＬｏｗ区間カウント信号Ｓ４の値がいずれも５で一致するので、Ｌｏｗ区間判定信号ＳＩＧ１１の値はこの一致を示すＨｉｇｈになる。
【００５０】
次に、時刻ｔ７において、インターフェイス２９は、自己診断完了信号ＳＩＧ９がＨｉｇｈになったことを受けて、すなわちリファレンスディバイダ２２に係る診断が完了したことを受けて、自己診断開始指示信号ＳＩＧ８をＬｏｗに戻す。
【００５１】
次に、時刻ｔ８において、プログラマブルディバイダ２７に係る診断を開始するために、分周信号選択信号ＳＩＧ７がＨｉｇｈになる。その結果、サンプリングクロック選択回路６１はＶＣＯ発振信号を選択して信号Ｓ２として出力し、分周信号選択回路６２は比較周波数信号ＳＩＧ４を選択して信号Ｓ１として出力する。
【００５２】
次に、時刻ｔ９において、Ｈｉｇｈ区間期待値信号ＳＩＧ５およびＬｏｗ区間期待値信号ＳＩＧ６の値をそれぞれ変更する。なお、時刻ｔ８および時刻ｔ９における動作は、前後を入れ替えても構わない。
【００５３】
次に、時刻ｔ１０において、インターフェイス２９を介して自己診断開始指示信号ＳＩＧ８がＨｉｇｈにすると、自己診断回路２８が再び診断動作に入る。この時刻ｔ１０の次にＶＣＯ発振信号ＳＩＧ３がＬｏｗからＨｉｇｈに立ち上がる時刻ｔ１１において、Ｈｉｇｈ区間カウント信号Ｓ３およびＬｏｗ区間カウント信号Ｓ４がリセットされてそれぞれのカウント値が「０」に戻る。ここで、時刻ｔ１１がＶＣＯ発振信号ＳＩＧ３に基づいて決定されるのは、時刻ｔ１０における分周信号選択信号ＳＩＧ７がＨｉｇｈであり、すなわちＶＣＯ発振信号ＳＩＧ３が信号Ｓ２として用いられているからである。なお、このとき、信号Ｓ１としては、比較周波数信号ＳＩＧ２が用いられる。
【００５４】
また、時刻ｔ１１には、自己診断完了信号ＳＩＧ９、Ｈｉｇｈ区間判定信号ＳＩＧ１０およびＬｏｗ区間判定信号ＳＩＧ１１がＬｏｗに設定される。
【００５５】
次に、時刻ｔ１２において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが始まり、その値が０から順に、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ３の１周期につき１つずつ繰り上がる。Ｈｉｇｈ区間カウント信号Ｓ３のカウントがこの時刻ｔ１２に始まる理由は、図６を用いて蒸気に説明したように、時刻ｔ１１の次に比較周波数信号ＳＩＧ４がＬｏｗからＨｉｇｈに立ち上がり、さらにその次にＶＣＯ発振信号ＳＩＧ３がＬｏｗからＨｉｇｈに立ち上がるタイミングであるからである。
【００５６】
次に、時刻ｔ１３において、Ｈｉｇｈ区間カウント信号Ｓ３のカウントが終わり、Ｌｏｗ区間カウント信号Ｓ４のカウントが始まる。ここで、時刻ｔ１３は、信号Ｓ１として用いられる比較周波数信号ＳＩＧ４がＨｉｇｈからＬｏｗに立ち下がった後に初めて、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ３が立ち上がる時刻である。この時間差が発生する理由は図６で説明したとおりである。Ｌｏｗ区間カウント信号Ｓ４のカウントは、Ｈｉｇｈ区間カウント信号Ｓ３の場合と同様に、０から始まり、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ１の１周期につき１つずつ繰り上がる。
【００５７】
次に、時刻ｔ１４において、Ｌｏｗ区間カウント信号Ｓ４のカウントが終わる。ここで、時刻ｔ１４は、信号Ｓ１として用いられる比較周波数信号ＳＩＧ４がＬｏｗからＨｉｇｈに立ち上がった後に初めて、信号Ｓ２として用いられるＶＣＯ発振信号ＳＩＧ３が立ち上がる時刻である。この時間差が発生する理由は、図６で説明したとおりである。また、ＶＣＯ発振信号ＳＩＧ３に基づく比較周波数信号ＳＩＧ４のカウントが、Ｈｉｇｈ区間およびＬｏｗ区間の両方で完了したので、カウンタ動作指示および自己診断完了信号生成回路６４は、自己診断完了信号ＳＩＧ９をＨｉｇｈに立ち上げる。
【００５８】
さらに、時刻ｔ１４において、Ｈｉｇｈ区間期待値比較回路６７は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値およびＨｉｇｈ区間カウント信号Ｓ３の値を比較し、その結果をＨｉｇｈ区間判定信号ＳＩＧ１０として出力する。図４の場合は、Ｈｉｇｈ区間期待値信号ＳＩＧ５の値は５であり、Ｈｉｇｈ区間カウント信号Ｓ３の値は３であり、２つの値は異なるので、Ｈｉｇｈ区間判定信号ＳＩＧ１０の値はこの不一致を示すＬｏｗになる。
【００５９】
同様に、時刻ｔ１４において、Ｌｏｗ区間期待値比較回路６８は、Ｌｏｗ区間期待値信号ＳＩＧ６の値およびＬｏｗ区間カウント信号Ｓ４の値を比較し、その結果をＬｏｗ区間判定信号ＳＩＧ１１として出力する。図４の場合は、Ｌｏｗ区間期待値信号ＳＩＧ６の値は１であり、Ｌｏｗ区間カウント信号Ｓ４の値は２であり、２つの値は異なるので、Ｌｏｗ区間判定信号ＳＩＧ１１の値はこの一致を示すＬｏｗになる。
【００６０】
最後に、時刻ｔ１５において、インターフェイス２９は、自己診断完了信号ＳＩＧ９がＨｉｇｈになったことを受けて、すなわちプログラマブルディバイダ２７に係る診断が完了したことを受けて、自己診断開始指示信号ＳＩＧ８をＬｏｗに戻す。以上で、本実施形態による検査方法が一通り完了する。
【００６１】
以上に説明したメカニズムによって、本実施形態による半導体集積回路およびその検査方法は、分周回路が分周信号を正しく生成するかどうかの判定が可能である。ここで、ＰＬＬ回路における出力周波数を決定する回路である、分周係数の変更や、分周信号におけるデューティー比、すなわちＨｉｇｈ区間およびＬｏｗ区間の比率の変更を行った場合でも、外部からは２つの期待値信号およびどのカウントを行うかの選択信号を供給するだけで、半導体集積回路内部での判定が可能となっている。特に、制御用タイミング生成回路などを半導体集積回路の外部に用意する必要も無くなるので、従来の分周信号のテストに必要だった高価な検査装置も本発明なら不要となる。
【００６２】
また、期待値制御信号や検査制御信号などの制御信号を半導体集積回路の外部から供給する必要が無いので、本発明による半導体集積回路は、プリント基板などに実装した後の、例えば完成した製品としての状態においても、検査機能を使用することが可能である。
【００６３】
なお、図５のタイムチャートでは、リファレンス信号ＳＩＧ２のＨｉｇｈ区間、リファレンス信号ＳＩＧ２のＬｏｗ区間、比較周波数信号ＳＩＧ４のＨｉｇｈ区間、比較周波数信号ＳＩＧ４のＬｏｗ区間の順にカウント動作を行った。しかし、この順序はあくまでも一例に過ぎず、自由に変更可能であって、本発明を限定するものではない。
【００６４】
また、図４のブロック図では、上記４つのカウントを１つずつ順次行ったが、回路規模を増やすことで２つ乃至４つのカウントを並行することも容易に可能である。この場合は、サンプリングクロック選択回路６１および分周信号選択回路６２を廃して、代わりにＨｉｇｈ区間カウンタ回路６５、Ｌｏｗ区間カウンタ回路６６、Ｈｉｇｈ区間期待値比較回路６７およびＬｏｗ区間期待値比較回路６８を増やして並列に接続し、カウンタ動作指示および自己診断完了信号生成回路６４の動作を適宜に変更すれば良い。
【００６５】
（第２の実施形態）
図７は、本発明の第２の実施形態による自己診断回路２８の構成を示すブロック図である。本実施形態による自己診断回路２８は、図４に示した本発明の第１の実施形態による自己診断回路２８に、以下の変更を加えたものに等しい。すなわち、図４におけるサンプリングクロック選択回路６１および分周信号選択回路６２を、図７におけるサンプリングクロック選択回路７１および分周信号選択回路７２に置き換える。
【００６６】
本実施形態によるサンプリングクロック選択回路７１は、本発明の第１の実施形態によるサンプリング選クロック択回路６１に、クロックＢ信号を入力するために用いられる第４の入力部を加えたものに等しい。また、本実施形態による分周信号選択回路７２は、本発明の第１の実施形態による分周信号選択回路６２に、分周信号Ａ、分周信号Ｂおよび分周信号Ｃをそれぞれ入力するために用いられる第４、５および６の入力部を加えたものに等しい。
【００６７】
本実施形態による半導体集積回路の他の構成および接続関係は、本発明の第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００６８】
本実施形態による半導体集積回路の動作について説明する。本実施形態では、本発明の第１の実施形態における２つの分周信号であるリファレンス信号ＳＩＧ２および比較周波数信号ＳＩＧ４を使用する回路が半導体集積回路の内部にある場合を想定している。さらに、分周信号Ａ、分周信号Ｂおよび分周信号Ｃが、クロックＢ信号を分周することで得られる場合を想定している。
【００６９】
本実施形態によるサンプリングクロック選択回路７１は、分周信号選択信号ＳＩＧ７に応じて、基準信号ＳＩＧ１、ＶＣＯ発振信号ＳＩＧ３またはクロックＢ信号の、合計３つの信号のいずれか１つを選択して信号Ｓ２として出力する機能を有する。ここで、分周信号選択信号ＳＩＧ７は当然ながら少なくとも３種類の値を取り得る必要がある。本実施形態によるサンプリングクロック選択回路７１のその他の動作は、本発明の第１の実施形態によるサンプリングクロック選択回路６１の場合と同様であるので、さらなる詳細な説明を省略する。
【００７０】
本実施形態による分周信号選択回路は、分周信号選択信号ＳＩＧ７に応じて、リファレンス信号ＳＩＧ２、比較周波数信号ＳＩＧ４、分周信号Ａ、分周信号Ｂまたは分周信号Ｃの、合計５つの信号のいずれか１つを選択して信号Ｓ１として出力する機能を有する。ここで、分周信号選択信号ＳＩＧ７は当然ながら少なくとも５種類の値を取り得る必要がある。本実施形態による分周信号選択回路７２のその他の動作は、本発明の第１の実施形態による分周信号選択回路６２の場合と同様であるので、さらなる詳細な説明を省略する。
【００７１】
本実施形態による半導体集積回路のその他の動作は、本発明の第１の実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００７２】
本実施形態による半導体集積回路およびその検査方法によれば、分周信号の元となるクロック信号およびこのクロック信号に対する複数の分周信号が半導体集積回路内で使われる場合でも、同じ１つの自己診断回路２８を用いて複数の分周信号を判定することが可能となる。このことは、半導体集積回路における回路面積の低減に有効である。
【００７３】
以上に説明した本発明の第１および第２の実施形態の構成は、技術的に矛盾しない限り、自由に組み合わせることが可能である。
【符号の説明】
【００７４】
１ （第１の）信号入力部
２ （第１の）信号出力部
３ （第２の）信号入力部
４ （第３の）信号入力部
５ （第４の）信号入力部
６ （第５の）信号入力部
１０ 発振回路
２０ ＰＬＬシンセサイザ回路
２１ 発振器（ＯＳＣ）
２２ リファレンスディバイダ（１／Ｒ）
２３ 位相比較器
２４ チャージポンプ
２５ ローパスフィルタ（ＬＰＦ）
２６ 電圧制御発振器（ＶＣＯ）
２７ プログラマブルディバイダ（１／Ｎ）
２８ 自己診断回路
２９ （外部との）インターフェイス
３０ 判定回路
３００ 分周回路
３０１ サンプリング回路
３０２ 期待値出力回路
３０３ 検査信号発生回路
３０４ 比較回路
４０ （第２の）信号出力部
６１ サンプリングクロック選択回路
６２ 分周信号選択回路
６３ 分周信号変化点検出回路
６４ カウンタ動作指示および自己診断完了信号生成回路
６５ Ｈｉｇｈ区間カウンタ回路
６６ Ｌｏｗ区間カウンタ回路
６７ Ｈｉｇｈ区間期待値比較回路
６８ Ｌｏｗ区間期待値比較回路
７１ サンプリングクロック選択回路
７２ 分周信号選択回路
【特許請求の範囲】
【請求項１】
発振周波数信号を生成する発振回路と、
前記発振周波数信号を所定の係数で分周して、分周信号を生成する分周回路と、
前記発振周波数信号、前記分周信号および２つの基準値に基づいて前記分周回路の特性を判定する自己診断回路と
を具備し、
前記係数の逆数は、前記２つの基準値の和に等しく、
前記自己診断回路は、
前記分周信号の１周器の中で第１の論理状態である時間である第１区間の長さを、前記発振周波数信号の周期でカウントする第１区間カウンタ回路と、
前記分周信号の１周器の中で前記第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、前記発振周波数信号の周期でカウントする第２区間カウンタ回路と、
前記第１区間のカウント結果を、前記２つの基準値の一方である第１区間期待値信号と比較する第１区間期待値比較回路と、
前記第２区間のカウント結果を、前記２つの基準値の他方である第２区間期待値信号と比較する第２区間期待値比較回路と
を具備する
半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
他の発振周波数信号を生成する他の発振回路と、
前記他の発振周波数信号を所定の他の係数で分周して、他の分周信号を生成する他の分周回路と
をさらに具備し、
前記自己診断回路はさらに、前記他の発振周波数信号および他の２つの基準値に基づいて前記他の分周回路の特性を判定し、
前記他の係数の逆数は、前記他の２つの基準値の和に等しく、
前記第１区間カウンタ回路はさらに、前記他の分周信号の１周器の中で前記第１の論理状態である時間である他の第１区間の長さを、前記他の発振周波数信号の周期でカウントし、
前記第２区間カウンタ回路は、前記他の分周信号の１周器の中で前記第２の状態である時間である他の第２区間の長さを、前記他の発振周波数信号の周期でさらにカウントし、
前記第１区間期待値比較回路はさらに、前記他の第１区間のカウント結果を、前記他の２つの基準値の一方である他の第１区間期待値信号と比較し、
前記第２区間期待値比較回路はさらに、前記他の第２区間のカウント結果を、前記他の２つの基準値の他方である前記第２区間期待値信号と比較する
半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
前記自己診断回路は、
分周信号選択信号を入力する分周信号選択信号入力部と、
前記発振回路の出力および前記他の発振回路の出力を入力し、前記発振周波数信号または前記他の発振周波数信号の一方を、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて出力するサンプリングクロック選択回路と、
前記分周回路の出力および前記他の分周回路の出力を入力し、前記分周信号または前記他の分周信号の一方を、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて出力する分周信号選択回路と
をさらに具備する
半導体集積回路。
【請求項４】
請求項２に記載の半導体集積回路において、
前記自己診断回路は、
分周信号選択信号を入力する分周信号選択信号入力部と、
前記発振回路の出力および前記他の発振回路の出力を入力し、前記発振周波数信号、前記他の発振周波数信号またはさらに他の発振周波数信号のいずれかを、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて前記発振周波数信号または前記他の発振周波数信号として出力するサンプリングクロック選択回路と、
前記分周回路の出力および前記他の分周回路の出力を入力し、前記分周信号、前記他の分周信号またはさらに他の分周信号のいずれかを、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて前記分周信号または前記他の分周信号として出力する分周信号選択回路と
をさらに具備する
半導体集積回路。
【請求項５】
請求項３または４に記載の半導体集積回路において、
前記自己診断回路は、
前記分周信号選択回路の出力が、前記第１の論理状態から前記第２の論理状態へまたは前記第２の論理状態から前記第１の論理状態へ変更するタイミングを、前記サンプリングクロック選択回路の出力に同期して検出する分周信号変化点検出回路と、
自己診断開始指示信号ならびに前記分周信号変化点検出回路の出力に基づいて前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けてカウントのリセット、開始または停止の動作を指示する信号および自己診断完了信号を生成するカウンタ動作指示および自己診断完了信号生成回路と
をさらに具備する
半導体集積回路。
【請求項６】
請求項２〜５のいずれかに記載の半導体集積回路において、
前記発振回路および他の発振回路ならびに前記分周回路および他の分周回路を有するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）回路
をさらに具備し、
前記発振回路は、
所定の固定周波数で発振して前記発振周波数信号を生成する発振器
を具備し、
前記分周回路は、
前記発振周波数信号を、前記係数で分周するプログラマブルディバイダ
を具備し、
前記ＰＬＬシンセサイザ回路は、
前記分周信号および前記他の分周信号の位相差に対応する電圧を生成する位相比較器と、
前記位相比較器の出力を昇圧するチャージポンプと、
前記チャージポンプの出力における直流成分を取り出すＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ローパスフィルタ）と
をさらに具備し、
前記他の発振回路は、
前記ＬＰＦの出力電圧に対応する周波数で発振して前記他の発振周波数信号を生成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）
を具備し、
前記他の分周回路は、
前記他の発振周波数信号を前記他の係数で分周するリファレンスディバイダ
を具備する
半導体集積回路。
【請求項７】
発振周波数信号を生成するステップと、
分周回路が前記発振周波数信号を分周して、分周信号を生成するステップと、
前記発振周波数信号、前記分周信号および２つの基準値に基づいて、前記分周回路の特性を判定するステップと
を具備し、
前記分周回路の特性を判定するステップは、
前記分周信号の１周器の中で第１の論理状態である時間である第１区間の長さを、前記発振周波数信号の周期でカウントするステップと、
前記分周信号の１周器の中で前記第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、前記発振周波数信号の周期でカウントするステップと、
前記第１区間のカウント結果を、前記２つの基準値の一方である第１区間期待値信号と比較するステップと、
前記第２区間のカウント結果を、前記２つの基準値の他方である第２区間期待値信号と比較するステップと
を具備する
半導体集積回路の検査方法。
【請求項８】
請求項７に記載の半導体集積回路の検査方法において、
他の発振周波数信号を生成するステップと、
他の分周回路が前記他の発振周波数信号を分周して、他の分周信号を生成するステップと、
前記他の発振周波数信号、前記他の分周信号および他の２つの基準値に基づいて、前記他の分周回路の特性を判定するステップと
をさらに具備し、
前記他の分周回路の特性を判定するステップは、
前記他の分周信号の１周器の中で前記第１の論理状態である時間である他の第１区間の長さを、前記他の発振周波数信号の周期でカウントするステップと、
前記他の分周信号の１周器の中で前記第２の状態である時間である他の第２区間の長さを、前記他の発振周波数信号の周期でカウントするステップと、
前記他の第１区間のカウント結果を、前記他の２つの基準値の一方である他の第１区間期待値信号と比較するステップと、
前記他の第２区間のカウント結果を、前記他の２つの基準値の他方である他の第２区間期待値信号と比較するステップと
を具備する
半導体集積回路の検査方法。
【請求項９】
請求項８に記載の半導体集積回路の検査方法において、
前記第１区間の長さをカウントするステップ、前記第２区間の長さをカウントするステップ、前記他の第１区間の長さをカウントするステップおよび前記他の第２区間の長さをカウントするステップを実行する順序を制御するステップ
をさらに具備する
半導体集積回路の検査方法。
【請求項１】
発振周波数信号を生成する発振回路と、
前記発振周波数信号を所定の係数で分周して、分周信号を生成する分周回路と、
前記発振周波数信号、前記分周信号および２つの基準値に基づいて前記分周回路の特性を判定する自己診断回路と
を具備し、
前記係数の逆数は、前記２つの基準値の和に等しく、
前記自己診断回路は、
前記分周信号の１周器の中で第１の論理状態である時間である第１区間の長さを、前記発振周波数信号の周期でカウントする第１区間カウンタ回路と、
前記分周信号の１周器の中で前記第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、前記発振周波数信号の周期でカウントする第２区間カウンタ回路と、
前記第１区間のカウント結果を、前記２つの基準値の一方である第１区間期待値信号と比較する第１区間期待値比較回路と、
前記第２区間のカウント結果を、前記２つの基準値の他方である第２区間期待値信号と比較する第２区間期待値比較回路と
を具備する
半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
他の発振周波数信号を生成する他の発振回路と、
前記他の発振周波数信号を所定の他の係数で分周して、他の分周信号を生成する他の分周回路と
をさらに具備し、
前記自己診断回路はさらに、前記他の発振周波数信号および他の２つの基準値に基づいて前記他の分周回路の特性を判定し、
前記他の係数の逆数は、前記他の２つの基準値の和に等しく、
前記第１区間カウンタ回路はさらに、前記他の分周信号の１周器の中で前記第１の論理状態である時間である他の第１区間の長さを、前記他の発振周波数信号の周期でカウントし、
前記第２区間カウンタ回路は、前記他の分周信号の１周器の中で前記第２の状態である時間である他の第２区間の長さを、前記他の発振周波数信号の周期でさらにカウントし、
前記第１区間期待値比較回路はさらに、前記他の第１区間のカウント結果を、前記他の２つの基準値の一方である他の第１区間期待値信号と比較し、
前記第２区間期待値比較回路はさらに、前記他の第２区間のカウント結果を、前記他の２つの基準値の他方である前記第２区間期待値信号と比較する
半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
前記自己診断回路は、
分周信号選択信号を入力する分周信号選択信号入力部と、
前記発振回路の出力および前記他の発振回路の出力を入力し、前記発振周波数信号または前記他の発振周波数信号の一方を、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて出力するサンプリングクロック選択回路と、
前記分周回路の出力および前記他の分周回路の出力を入力し、前記分周信号または前記他の分周信号の一方を、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて出力する分周信号選択回路と
をさらに具備する
半導体集積回路。
【請求項４】
請求項２に記載の半導体集積回路において、
前記自己診断回路は、
分周信号選択信号を入力する分周信号選択信号入力部と、
前記発振回路の出力および前記他の発振回路の出力を入力し、前記発振周波数信号、前記他の発振周波数信号またはさらに他の発振周波数信号のいずれかを、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて前記発振周波数信号または前記他の発振周波数信号として出力するサンプリングクロック選択回路と、
前記分周回路の出力および前記他の分周回路の出力を入力し、前記分周信号、前記他の分周信号またはさらに他の分周信号のいずれかを、前記分周信号選択信号に応じて選択して前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けて前記分周信号または前記他の分周信号として出力する分周信号選択回路と
をさらに具備する
半導体集積回路。
【請求項５】
請求項３または４に記載の半導体集積回路において、
前記自己診断回路は、
前記分周信号選択回路の出力が、前記第１の論理状態から前記第２の論理状態へまたは前記第２の論理状態から前記第１の論理状態へ変更するタイミングを、前記サンプリングクロック選択回路の出力に同期して検出する分周信号変化点検出回路と、
自己診断開始指示信号ならびに前記分周信号変化点検出回路の出力に基づいて前記第１区間カウンタ回路および前記第２区間カウンタ回路に向けてカウントのリセット、開始または停止の動作を指示する信号および自己診断完了信号を生成するカウンタ動作指示および自己診断完了信号生成回路と
をさらに具備する
半導体集積回路。
【請求項６】
請求項２〜５のいずれかに記載の半導体集積回路において、
前記発振回路および他の発振回路ならびに前記分周回路および他の分周回路を有するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：位相同期ループ）回路
をさらに具備し、
前記発振回路は、
所定の固定周波数で発振して前記発振周波数信号を生成する発振器
を具備し、
前記分周回路は、
前記発振周波数信号を、前記係数で分周するプログラマブルディバイダ
を具備し、
前記ＰＬＬシンセサイザ回路は、
前記分周信号および前記他の分周信号の位相差に対応する電圧を生成する位相比較器と、
前記位相比較器の出力を昇圧するチャージポンプと、
前記チャージポンプの出力における直流成分を取り出すＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ローパスフィルタ）と
をさらに具備し、
前記他の発振回路は、
前記ＬＰＦの出力電圧に対応する周波数で発振して前記他の発振周波数信号を生成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）
を具備し、
前記他の分周回路は、
前記他の発振周波数信号を前記他の係数で分周するリファレンスディバイダ
を具備する
半導体集積回路。
【請求項７】
発振周波数信号を生成するステップと、
分周回路が前記発振周波数信号を分周して、分周信号を生成するステップと、
前記発振周波数信号、前記分周信号および２つの基準値に基づいて、前記分周回路の特性を判定するステップと
を具備し、
前記分周回路の特性を判定するステップは、
前記分周信号の１周器の中で第１の論理状態である時間である第１区間の長さを、前記発振周波数信号の周期でカウントするステップと、
前記分周信号の１周器の中で前記第１の論理状態とは論理的に反転された第２の論理状態である時間である第２区間の長さを、前記発振周波数信号の周期でカウントするステップと、
前記第１区間のカウント結果を、前記２つの基準値の一方である第１区間期待値信号と比較するステップと、
前記第２区間のカウント結果を、前記２つの基準値の他方である第２区間期待値信号と比較するステップと
を具備する
半導体集積回路の検査方法。
【請求項８】
請求項７に記載の半導体集積回路の検査方法において、
他の発振周波数信号を生成するステップと、
他の分周回路が前記他の発振周波数信号を分周して、他の分周信号を生成するステップと、
前記他の発振周波数信号、前記他の分周信号および他の２つの基準値に基づいて、前記他の分周回路の特性を判定するステップと
をさらに具備し、
前記他の分周回路の特性を判定するステップは、
前記他の分周信号の１周器の中で前記第１の論理状態である時間である他の第１区間の長さを、前記他の発振周波数信号の周期でカウントするステップと、
前記他の分周信号の１周器の中で前記第２の状態である時間である他の第２区間の長さを、前記他の発振周波数信号の周期でカウントするステップと、
前記他の第１区間のカウント結果を、前記他の２つの基準値の一方である他の第１区間期待値信号と比較するステップと、
前記他の第２区間のカウント結果を、前記他の２つの基準値の他方である他の第２区間期待値信号と比較するステップと
を具備する
半導体集積回路の検査方法。
【請求項９】
請求項８に記載の半導体集積回路の検査方法において、
前記第１区間の長さをカウントするステップ、前記第２区間の長さをカウントするステップ、前記他の第１区間の長さをカウントするステップおよび前記他の第２区間の長さをカウントするステップを実行する順序を制御するステップ
をさらに具備する
半導体集積回路の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１５１６１７（Ｐ２０１２−１５１６１７Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−８１９０（Ｐ２０１１−８１９０）
【出願日】平成２３年１月１８日（２０１１．１．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１月１８日（２０１１．１．１８）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]