半導体集積装置およびそれを備える表示装置
【課題】電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【解決手段】タイミングコントローラIC400が含む出力インターフェース回路420_1は、出力バッファ422と、出力バッファ422の後段に設けられた減衰部424とを有している。出力バッファ422は、正側画像信号DV1(+)および負側画像信号DV1(−)からなる差動信号を出力する。減衰部424は、1対のローパスフィルタ425Aおよび425Bを有している。ローパスフィルタ425Aおよび425Bにより高周波成分がそれぞれ減衰された正側画像信号DV1(+)および負側画像信号DV1(−)は、それぞれ伝送線路610Aおよび610Bに与えられる。
【解決手段】タイミングコントローラIC400が含む出力インターフェース回路420_1は、出力バッファ422と、出力バッファ422の後段に設けられた減衰部424とを有している。出力バッファ422は、正側画像信号DV1(+)および負側画像信号DV1(−)からなる差動信号を出力する。減衰部424は、1対のローパスフィルタ425Aおよび425Bを有している。ローパスフィルタ425Aおよび425Bにより高周波成分がそれぞれ減衰された正側画像信号DV1(+)および負側画像信号DV1(−)は、それぞれ伝送線路610Aおよび610Bに与えられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積装置およびその半導体集積装置を備える表示装置に関し、特に、表示装置のタイミングコントローラとして好適な、シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置およびその半導体集積装置を備える表示装置に関する。
【背景技術】
【0002】
一般に、表示装置は、画像を表示するための表示部と、表示部を駆動するためのデータ信号線駆動回路および走査信号線駆動回路と、データ信号線駆動回路および走査信号線駆動回路を制御するためのタイミングコントローラIC(Integrated Circuit)とにより構成されている。データ信号線駆動回路は、一般に、複数(q個)のデータドライバICからなる。
【0003】
タイミングコントローラICと上記複数のデータドライバICとの間の信号伝送方式には、大きく分けて、バス伝送方式およびシリアル伝送方式の2種類がある。バス伝送方式が表示装置に採用される場合には、バス配線と呼ばれる共通の伝送線路に、タイミングコントローラICと上記複数のデータドライバICとが接続され、バス配線を介して信号伝送が行われる。一方、シリアル伝送方式が表示装置に採用される場合には、タイミングコントローラICと上記複数のデータドライバICのそれぞれとが個別の伝送線路を用いて接続され、当該個別の伝送線路を介して信号伝送が行われる。
【0004】
近年、表示部の高精細化に伴い、タイミングコントローラICからデータ信号線駆動回路に伝送される信号の伝送速度が高速化している。しかし、上記バス伝送方式では、バス配線上から各データドライバICに分岐する配線部分で伝送欠陥が生じやすい。この伝送欠陥は、信号の伝送速度が高速化すると生じやすくなるため、上記バス伝送方式における伝送速度には上限が存在する。一方、シリアル伝送方式ではバス配線部分での分岐がないことから、伝送速度の上限はバス方式に比べて大きくなる(早くなる)。このような理由から、近年、バス伝送方式からシリアル伝送方式への移行が進んでいる。
【0005】
シリアル伝送方式としては、例えば、TIA/EIA−644規格で規定されているLVDS(Low Voltage Differential Signaling)がある。このTIA/EIA−644規格は、振幅が約450mVの差動信号を伝送する方式について規定している。図22は、TIA/EIA−644規格による信号伝送回路の構成を示す。この信号伝送回路は、出力バッファ492と、入力バッファ292と、出力バッファ492および入力バッファ292を接続する1対の伝送線路610Aおよび610B(以下、これらを区別しない場合に「伝送線路610」という)と、伝送線路610を終端する終端部(例えば抵抗素子)とにより構成されている。TIA/EIA−644規格では、終端部のインピーダンス(受信インピーダンスZrx)が100Ωに設定される。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−278005号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述のように、タイミングコントローラICからデータ信号線駆動回路に伝送される信号の伝送速度が高速化すると、受信側でこの信号を正しく受け取れないという伝送欠陥に加えて、電磁波の不要輻射という問題が生じる。これら電磁波の不要輻射および伝送欠陥を考える場合、出力バッファ492の出力インピーダンス(送信インピーダンスZtx)、上記受信インピーダンスZrx、および送信側と受信側との間の伝送線路610の差動特性インピーダンスZtransの関係が重要になる。なお、ここで、差動特性インピーダンスZtransは、伝送線路610Aおよび610Bのそれぞれに互いに異なる電圧の信号が印加されたときの特性インピーダンスの和である。すなわち、伝送線路610の差動特性インピーダンスZtransが100Ωであるとき、伝送線路610Aおよび610Bの特性インピーダンスは50Ωである。インピーダンスの整合がとれている場合、すなわち、Ztx=Ztrans=Zrxの場合、伝送線路で信号の反射が生じることなく信号を伝送することができる。一方、インピーダンスの整合がとれていない場合、すなわち、Ztx、Ztrans、およびZrxのいずれかの値がずれている場合、伝送線路で反射が生じるので、受信波形に歪みが生じる。そのため、伝送欠陥が生じてしまう。また、進行波および反射波から定在波が形成される。この定在波の影響により、電磁波の不要輻射が生じてしまう。したがって、TIA/EIA−644規格で規定されたシリアル伝送方式においては、Ztx=Ztrans=Zrx=100Ωとすることが望ましい。しかし、伝送線路を構成する部材の中で、プリント基板同士を接続するケーブル(表示用パネルではフラットケーブルを用いることが多い)やコネクタの特性インピーダンスを正確に整合させることは非常に困難であることから、伝送速度の高速化に伴う電磁波の不要輻射を十分に低減することは困難である。
【0008】
図23は、表示装置におけるTIA/EIA−644規格による信号伝送回路の構成を示す回路図である。図23に示すように、この信号伝送回路は、タイミングコントローラICに含まれる出力インターフェース回路491、データドライバICが有する入力インターフェース回路291、および出力インターフェース回路491と入力インターフェース回路291とを接続する1対の伝送線路610により構成されている。出力インターフェース回路491は出力バッファ492と、送信側出力端子TOAおよびTOBとを有している。出力端子TOAおよびTOBを介して、出力バッファ492と伝送線路610とが接続されている。入力インターフェース回路291は、入力バッファ292と、伝送線路610を終端する終端回路293と、受信側入力端子RIAおよびRIBとを有している。受信側入力端子RIAおよびRIBを介して、入力バッファ292と伝送線路610とが接続されている。終端回路293は、例えば抵抗素子等からなる。なお、データドライバICは上述のように複数個(q個)あるため、タイミングコントローラICはデータドライバICの個数と同数(q個)の出力インターフェース回路を含んでいる。そのため、図23に示す信号伝送回路以外に、q−1個の信号伝送回路が構成されるが、その図面記載および説明を便宜上省略する。
【0009】
従来、上述の電磁波の不要輻射を低減するために、多層構造の同軸ケーブルまたは多芯構造の同軸ケーブルを伝送線路610として用いて、この同軸ケーブルの外周導体層をシールドするという手法が知られている。しかし、タイミングコントローラIC490と上記複数のデータドライバICとを接続する配線数は、一般に数十本〜数百本であるため、サイズの制約およびコストの観点から、このような同軸ケーブルを用いる手法は一般に採用されていない。
【0010】
また、上述の電磁波の不要輻射を低減する他の手法として、特許文献1には、シリアルクロック信号を伝送する伝送線路に、抵抗およびコンデンサからなるローパスフィルタが設けられたシリアル通信制御方法が開示されている。当該ローパスフィルタは、一般にICとして実現されるシリアル信号伝送装置の後段に設けられている。このような構成により、クロック信号(矩形波)の振幅および高調波成分が減衰するので、電磁波の不要輻射を低減することができる。特許文献1に開示されているように、ローパスフィルタを通過したクロック信号の振幅は約1/2に減衰し、波形は高調波成分の少ない三角波となる。
【0011】
しかし、上記特許文献1に開示されているシリアル通信制御方法を表示装置に採用する場合、上記シリアル信号伝送装置に対応するタイミングコントローラICの外部にローパスフィルタを設けるために、タイミングコントローラICやデータドライバIC等を実装する基板の面積が大きくする必要がある。そのため、表示装置全体のコストが増大してしまう。
【0012】
そこで、本発明は、電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
第1の発明は、シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置であって、
各出力インターフェース回路は、
外部の伝送線路に伝送信号を送信するための送信回路と、
前記送信回路の後段に設けられた、前記伝送信号の高周波成分を減衰させる減衰部とを含み、
前記減衰部は、誘導素子および容量素子により構成され、所定の周波数帯域以外の信号を減衰させるフィルタを有することを特徴とする。
【0014】
第2の発明は、第1の発明において、
前記フィルタは、ローパスフィルタであることを特徴とする。
【0015】
第3の発明は、第2の発明において、
前記伝送信号は差動信号であり、
前記ローパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする。
【0016】
第4の発明は、第3の発明において、
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする。
【0017】
第5の発明は、第4の発明において、
前記減衰部は、その周波数特性を変更可能に構成されていることを特徴とする。
【0018】
第6の発明は、第2の発明において、
前記ローパスフィルタは、2次のローパスフィルタであることを特徴とする。
【0019】
第7の発明は、第2の発明において、
前記ローパスフィルタは、4次のローパスフィルタであることを特徴とする。
【0020】
第8の発明は、第2の発明において、
前記ローパスフィルタは、6次のローパスフィルタであることを特徴とする。
【0021】
第9の発明は、第1の発明において、
前記フィルタは、バンドパスフィルタであることを特徴とする。
【0022】
第10の発明は、第9の発明において、
前記伝送信号は差動信号であり、
前記バンドパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする。
【0023】
第11の発明は、第10の発明において、
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする。
【0024】
第12の発明は、前記伝送信号を受け取る入力インターフェース回路をそれぞれ含む複数の駆動用半導体集積装置と、画像を表示する表示部とを備える表示装置であって、
第1の発明から第11の発明までのいずれかに係る半導体集積装置を制御用半導体集積装置として備え、
前記制御用半導体集積装置は、前記表示部における画像の表示を制御し、
前記伝送信号は、前記表示部に画像を表示させるための信号であることを特徴とする。
【発明の効果】
【0025】
第1の発明によれば、誘導素子および容量素子により構成されるフィルタが半導体集積装置内に設けられる。これにより、当該半導体集積装置が実装される基板の面積を拡大することなく、かつ、当該半導体集積装置内の他の回路等の製造工程の一部と共通に、誘導素子および容量素子により構成されるフィルタを形成することができる。したがって、シリアル伝送における送信側に当該半導体集積装置を用いることにより、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【0026】
第2の発明によれば、ローパスフィルタを用いて、上記第1の発明と同様の効果を奏することができる。
【0027】
第3の発明によれば、差動伝送方式により信号伝送を行う場合に、上記第2の発明と同様の効果を奏することができる。
【0028】
第4の発明によれば、電磁波の不要輻射および伝送欠陥をさらに低減することができる。
【0029】
第5の発明によれば、減衰部において所望の周波数特性を選択することができるので、半導体集積装置の使用範囲を拡大することができる。
【0030】
第6の発明によれば、2次のローパスフィルタを用いて、上記第2の発明と同様の効果を奏することができる。
【0031】
第7の発明によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0032】
第8の発明によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0033】
第9の発明によれば、バンドパスフィルタを用いて、上記第1の発明と同様の効果を奏することができる。
【0034】
第10の発明によれば、差動伝送方式により信号伝送を行う場合に、上記第9の発明と同様の効果を奏することができる。
【0035】
第11の発明によれば、電磁波の不要輻射および伝送欠陥をさらに低減することができる。
【0036】
第12の発明によれば、誘導素子および容量素子により構成されるフィルタが制御用半導体集積装置内に設けられる。これにより、当該制御用半導体集積装置が実装される基板の面積を拡大することなく、かつ、当該制御用半導体集積装置内の他の回路等の製造工程の一部と共通に、誘導素子および容量素子により構成されるフィルタを形成することができる。したがって、シリアル伝送方式により、制御用半導体集積装置から各駆動用半導体集積装置に信号伝送を行う表示装置において、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【図面の簡単な説明】
【0037】
【図1】本発明の第1の実施形態に係るタイミングコントローラICを備える液晶表示装置の構成を示すブロック図である。
【図2】上記第1の実施形態に係るタイミングコントローラICの構成を示すブロック図である。
【図3】上記第1の実施形態における信号伝送回路の対応関係を示すブロック図である。
【図4】上記第1の実施形態における信号伝送回路の構成を示す回路図である。
【図5】上記第1の実施形態におけるローパスフィルタの構成を示す回路図である。
【図6】ローパスフィルタを用いない場合の受信波形のシミュレーション結果を示す図である。
【図7】1次のRCローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図8】上記第1の実施形態においてベッセル型のローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図9】上記第1の実施形態においてバターワース型のローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図10】1次のRCローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図11】上記第1の実施形態においてベッセル型のローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図12】上記第1の実施形態においてバターワース型のローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図13】上記第1の実施形態の第1の変形例におけるバンドパスフィルタの構成を示す回路図である。
【図14】上記第1の変形例において、ベッセル型のバンドパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図15】上記第1の変形例において、バターワース型のバンドパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図16】上記第1の変形例において、ベッセル型のバンドパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図17】上記第1の変形例において、バターワース型のバンドパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図18】上記第1の実施形態の第2の変形例におけるローパスフィルタの構成を示す回路図である。
【図19】上記第1の実施形態の第3の変形例におけるローパスフィルタの構成を示す回路図である。
【図20】本発明の第2の実施形態における出力インターフェース回路の構成を示す回路図である。
【図21】本発明の第3の実施形態における信号伝送回路の構成を示す回路図である。
【図22】TIA/EIA−644規格による信号伝送回路の構成を示す回路図である。
【図23】表示装置における、TIA/EIA−644規格による信号伝送回路の構成を示す回路図である。
【発明を実施するための形態】
【0038】
以下、添付図面を参照しながら、本発明の実施形態について説明する。
<1.第1の実施形態>
<1.1 液晶表示装置の全体構成>
図1は、本発明の第1の実施形態に係るタイミングコントローラIC400を備える液晶表示装置500の構成を示すブロック図である。図1に示すように、表示部100、データ信号線駆動回路200、走査信号線駆動回路300、および制御用半導体集積回路としてのタイミングコントローラIC400を備えている。本実施形態におけるタイミングコントローラIC400とデータ信号線駆動回路200との間の信号伝送には、上述のTIA/EIA−644規格に基づく差動伝送方式(シリアル伝送方式)が採用されている。
【0039】
表示部100は、液晶層を挟持する1対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記1対の電極基板の一方はTFT(Thin Film Transistor)基板と呼ばれるアクティブマトリクス型の基板であり、典型的にはガラス基板である。TFT基板には、複数のデータ信号線DL1〜DLnと複数の走査信号線GL1〜GLmとが互いに交差するように格子状に形成されている。また、複数のデータ信号線DL1〜DLnと複数の走査信号線GL1〜GLmとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、TFTとを含んでいる。上記1対の電極基板の他方は対向基板と呼ばれる基板であり、典型的にはガラス基板である。対向基板には、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線DL1〜DLnおよび複数の走査信号線GL1〜GLmは、それぞれデータ信号線駆動回路200および走査信号線駆動回路300により駆動される。なお、表示部100と走査信号線駆動回路300とは、一体的に形成されていてもよい。すなわち、表示部100の画素回路と走査信号線駆動回路300とは、TFTを用いてTFT基板上に一体的に(同一プロセスで同時に)形成されていてもよい。
【0040】
タイミングコントローラIC400は、外部から表示データDATおよびタイミング制御信号TSを受け取り、画像信号DV(画像信号DV1〜DVq)、データスタートパルスSSP、データクロック信号SCK(データクロック信号SCK1〜SCKq)、ラッチストローブ信号LS、ゲートスタートパルスGSP、およびゲートクロック信号GCKを生成する。画像信号DVは表示部100に表示すべき画像を表す。データスタートパルスSSP、データクロック信号SCK、ラッチストローブ信号LS、ゲートスタートパルスGSP、およびゲートクロック信号GCKは、表示部100に画像を表示するタイミングを制御するためのタイミング信号である。画像信号DV、データスタートパルスSSP、およびデータクロック信号SCKはデータ信号線駆動回路200に与えられ、ゲートスタートパルスGSPおよびゲートクロック信号GCKは走査信号線駆動回路300に与えられる。なお、タイミングコントローラIC400の構成については、後で述べる。
【0041】
データ信号線駆動回路200は、複数(q個)の駆動用半導体集積装置としてのデータドライバIC200_1〜200_qにより構成されている。画像信号DV1〜DVqおよびデータクロック信号SCK1〜SCKqは、上述のようにシリアル伝送方式で伝送されるので、各データドライバICは個別の伝送線路を用いてタイミングコントローラIC400と1:1に接続されている。より詳細には、タイミングコントローラIC400とデータドライバIC200_i(i=1〜q)との間に設けられた、後述の信号伝送回路700_iにより、タイミングコントローラIC400とデータドライバIC200_iとが接続されている。なお、図1において、画像信号DV(画像信号DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)が共に、タイミングコントローラIC400と各データドライバICとの間でシリアル伝送方式により伝送されているが、これに限られない。例えば、画像信号DV(画像信号DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)のいずれか一方がタイミングコントローラIC400と各データドライバICとの間でシリアル伝送方式により伝送され、他方がバス伝送方式により伝送されてもよい。
【0042】
データ信号線駆動回路200は、受け取った画像信号DV1〜DVqおよびデータクロック信号SCK1〜SCKq等に基づき、表示部100に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線DL1〜DLnにそれぞれ印加する。より詳細には、データ信号線駆動回路200における各データドライバIC(例えば、データドライバIC200_1)は、受け取った画像信号DV1およびデータクロック信号SCK1等に基づき、表示部100に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線DL1〜DLkにそれぞれ印加する。ここで、k=n/qである。他のデータドライバIC200_2〜200_qについても、データドライバIC200_1と同様である。データドライバIC200_2〜200_qはそれぞれ、タイミングコントローラIC400から伝送される信号を受け取るための入力インターフェース回路210_1〜210_qを有している。
【0043】
走査信号線駆動回路300は、タイミングコントローラIC400からゲートスタートパルスGSPおよびゲートクロック信号GCKを受け取り、表示部100に表示画像を表示するための各フレーム期間(各垂直走査期間)において、複数の走査信号線GL1〜GLmを1水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号(画素回路に含まれるTFTをオンさせる電圧)を印加する。
【0044】
対向電極には、表示部100の液晶層に印加すべき電圧の基準となる電位が図示しない対向電極駆動回路により与えられる。
【0045】
上述のように、複数のデータ信号線DL1〜DLnには複数のデータ信号がそれぞれ印加され、複数の走査信号線GL1〜GLmには複数の走査信号がそれぞれ印加されることにより、表示部100における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がTFTを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示部100は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号DV1〜DVqの表す画像を表示する。
【0046】
<1.2 タイミングコントローラICの構成>
図2は、本実施形態に係るタイミングコントローラIC400の構成を示すブロック図である。図2に示すように、タイミングコントローラIC400は、信号生成部410、分配器412、および出力インターフェース回路群420を含んでいる。
【0047】
信号生成部410は、外部から与えられる表示データDATおよびタイミング制御信号TSを受け取り、データスタートパルスSSPおよびラッチストローブ信号LSをデータ信号線駆動回路200に、ゲートスタートパルスGSPおよびゲートクロック信号GCKを走査信号線駆動回路300に与えると共に、画像信号DV(DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)を分配器412に与える。
【0048】
分配器412は、受け取った画像信号DV(DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)を1/q水平期間単位でq個のセグメントに分配し、分配された画像信号DV1〜DVq、データクロック信号SCK1〜SCKqをそれぞれ後述の出力インターフェース回路420_1〜420_qに与える。
【0049】
出力インターフェース回路群420は、複数(q個)の、外部の伝送線路に伝送信号を送信するための送信回路としての出力インターフェース回路420_1〜420_qを有している。出力インターフェース回路420_iは、受け取った画像信号DViおよびデータクロック信号SCKiをデータドライバIC200_iに伝送する。
【0050】
<1.3 信号伝送回路の構成>
図3は、本実施形態における信号伝送回路700_1〜700_qの対応関係を示すブロック図である。図3に示すように、タイミングコントローラIC400とデータドライバIC200_1〜200_qとの間に、信号伝送回路700_1〜700_qが設けられている。より詳細には、タイミングコントローラIC400内の出力インターフェース回路420_iを送信側とすると共に、データドライバIC200_iの内部に設けられ入力インターフェース回路210_iをそれぞれ受信側とする、信号伝送回路700_iが設けられている。
【0051】
図4は、出力インターフェース回路420_1を送信側とし、入力インターフェース回路210_1を受信側とする信号伝送回路700_1の構成を示す回路図である。その他の信号伝送回路700_2〜700_qは、図4に示す信号伝送回路700_1と同様の構成であるため、説明を省略する。また、以下では、信号伝送回路700_1によりシリアル伝送される信号のうち、画像信号DV1に注目して説明するが、データクロック信号SCK1も同様の伝送がなされる。
【0052】
図4に示すように、本実施形態における信号伝送回路700_1は、本実施形態に係るタイミングコントローラIC400が有する出力インターフェース回路420_1と、出力インターフェース回路420_1後段に接続された1対の伝送線路610Aおよび610Bと、1対の伝送線路610Aおよび610Bの後段に接続されたデータドライバIC200_1が有する入力インターフェース回路210_1とにより構成されている。この信号伝送回路700_1により画像信号DV1が差動信号として伝送される。ここで、1対の伝送線路610Aおよび610Bの差動特性インピーダンスは100Ωである。
【0053】
出力インターフェース回路420_1は、送信側入力端子TIと、送信側入力端子TIの後段に設けられた出力バッファ422と、出力バッファ422の後段に設けられた減衰部424と、減衰部424の後段に設けられた送信側出力端子TOAおよびTOBとを有している。
【0054】
出力バッファ422には、送信側入力端子TIを介して画像信号DV1が与えられる。出力バッファ422は、受け取った画像信号DV1を、正側画像信号DV1(+)および負側画像信号DV1(−)からなる差動信号(伝送信号)として出力する。ここで、出力バッファ422の出力インピーダンスは100Ωである。
【0055】
減衰部424は、1対のローパスフィルタ425Aおよび425B(以下、これらを区別しない場合「ローパスフィルタ425」という)を有している。減衰部424では、出力バッファ422から与えられた正側画像信号DV1(+)および負側画像信号DV1(−)の高周波成分が、それぞれローパスフィルタ425Aおよび425Bにより減衰される。ローパスフィルタ425Aおよび425Bにより高周波成分がそれぞれ減衰された正側画像信号DV1(+)および負側画像信号DV1(−)は、送信側出力端子TOAおよびTOBを介して、それぞれ伝送線路610Aおよび610Bに与えられる。
【0056】
各ローパスフィルタ425は、誘導素子としてのインダクタおよび容量素子としてのコンデンサにより構成されている。また、各ローパスフィルタ425は、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。すなわち、減衰部424(1対のローパスフィルタ425Aおよび425B)の差動インピーダンスは100Ωである。なお、各ローパスフィルタ425の構成については、後でさらに説明する。
【0057】
伝送線路610は、ローパスフィルタ425Aおよび425Bによりそれぞれ高周波成分が減衰された正側画像信号DV1(+)および負側画像信号DV1(−)を、入力インターフェース回路210_1に伝送する。
【0058】
入力インターフェース回路210_1は、受信側入力端子RIAおよびRIBと、受信側入力端子RIAおよびRIBの後段に設けられた終端回路222と、終端回路222の後段に設けられた入力バッファ224を有している。終端回路222は、伝送線路610Aおよび610Bを終端する。終端回路222は、例えば抵抗素子等からなり、そのインピーダンスは100Ωである。受信側入力端子RIAおよびRIBをそれぞれ介して入力インターフェース回路210_1に入力された正側画像信号DV1(+)および負側画像信号DV1(−)は、入力バッファ224に与えられる。入力バッファ224は、受け取った正側画像信号DV1(+)および負側画像信号DV1(−)を画像信号DV1に変換し出力する。その後、画像信号DV1が、受信側出力端子ROを介してデータドライバIC200_1内の他の回路(シフトレジスタ等)に与えられることにより、上述のようにデータ信号が生成される。
【0059】
なお、上述のように、出力バッファ422の出力インピーダンスが100Ω、1対のローパスフィルタ425Aおよび425Bの差動インピーダンスが100Ω(各ローパスフィルタのインピーダンスが50Ω)、1対の伝送線路610Aおよび610Bの差動特性インピーダンスが100Ω(各伝送線路610のインピーダンスが50Ω)、終端回路222のインピーダンスが100Ωであるので、インピーダンス不整合に起因する電磁波の不要輻射および伝送欠陥は生じない。
【0060】
<1.4 ローパスフィルタの構成>
図5は、本実施形態におけるローパスフィルタ425Aの構成を示す回路図である。なお、ローパスフィルタ425Bも同様の構成であるため、図示および説明を省略する。本実施形態におけるローパスフィルタ425Aは、インダクタL1(以下では、「L1」によりインダクタンスをも表すことがある)およびコンデンサC1(以下では、「C1」によりキャパシタンスをも表すことがある)により構成される2次のローパスフィルタである。ローパスフィルタ425Aは、0Hzからカットオフ周波数までの周波数帯域以外の信号を減衰させる。ローパスフィルタ425Aのインピーダンスが50Ω、カットオフ周波数が500MHzであり、減衰特性がベッセル型である場合、図5に示すように、L1は9.16nH、C1は13.7pFとなる。なお、本実施形態におけるローパスフィルタ425Aはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。バターワース型の場合、L1を22.5nH、C1を9.0pFとすればよい。また、チェビシェフ型の場合、L1を10.4nH、C1を17.6pFとすればよい。
【0061】
本実施形態におけるローパスフィルタ425は、タイミングコントローラIC400内に形成されている。そのため、タイミングコントローラIC400およびデータドライバIC200_1〜200_q等が実装される基板上に別部品としてローパスフィルタ425を設ける必要がなく、実装基板面積を拡大する必要がない。また、ローパスフィルタ425をタイミングコントローラIC400内に設けることにより、タイミングコントローラIC400内のトランジスタ等の製造工程とローパスフィルタ425の製造工程との一部を共通に行うことができる。
【0062】
<1.5 動作>
本実施形態における信号伝送回路700_1の特性について、終端回路222における受信波形のシミュレーション結果に基づいて説明する。本シミュレーションでは、伝送線路610を無損失の理想的な伝送線路とし、上述のように、伝送線路610の差動特性インピーダンスを100Ω、終端回路222のインピーダンスを100Ωとしている。また、シリアル伝送方式により伝送する正側画像信号DV1(+)および負側画像信号DV1(−)として、周波数が500MHz、立ち上がり時間および立ち下がり時間が100psecである、7段の擬似ランダム(Pseudo Random Bit Sequence 7)信号を用いた。この擬似ランダム信号は矩形波である。
【0063】
図6は、ローパスフィルタを用いない場合(従来の場合)の、終端回路222部分に生じる波形(以下、「受信波形」という)のシミュレーション結果を示す図である。ローパスフィルタを用いない場合、受信波形は矩形波のままであり、第9次高調波成分までの実効値和と基本波成分の実効値との比である全高調波歪み(Total Harmonic Distortion:THD)は150.4%である。すなわち、ローパスフィルタ425を挿入しない場合、基本波成分よりも高調波成分が多くなる。また、受信波形の電圧は約0.6Vp−pである。
【0064】
図7は、抵抗素子R1(以下では、「R1」により抵抗値をも表すことがある)およびコンデンサC1’(以下では、「C1’」によりキャパシタンスをも表すことがある)からなる1次のローパスフィルタ(以下、「1次のRCローパスフィルタ」という)を、本実施形態におけるローパスフィルタ425に代えて用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は500MHz、R1は50Ω、C1’は6.4pFである。1次のRCローパスフィルタを用いた場合、図6に示すローパスフィルタを挿入しない場合に比べて、受信波形が鈍ってる。この場合のTHDは76.2%である。すなわち、1次のRCローパスフィルタを用いた場合、基本波成分よりも高調波成分少なくなっている(ローパスフィルタを用いない場合の約1/2)。
【0065】
図8は、本実施形態においてベッセル型のローパスフィルタ425を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は500MHz、L1は9.16nH、C1は13.7pFである。ベッセル型のローパスフィルタ425を用いた場合、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは50.9%である。すなわち、ベッセル型のローパスフィルタ425を用いた場合、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0066】
図9は、本実施形態においてバターワース型のローパスフィルタ425を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は500MHz、L1は22.5nH、C1は9.0pFである。バターワース型のローパスフィルタ425を用いた場合、ベッセル型のローパスフィルタ425を用いた場合と同様に、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは49.5%である。すなわち、バターワース型のローパスフィルタ425を用いた場合、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0067】
このように、本実施形態では、シリアル伝送方式により伝送される正側画像信号DV1(+)および負側画像信号DV1(−)と、正側データクロック信号SCK1(+)および負側データクロック信号SCK1(−)とに含まれる高調波成分を、従来よりさらに減衰することができる。
【0068】
図10は、1次のRCローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。このアイパターンは、データドライバIC200_1の動作範囲を表す。ここで、データドライバIC200_1の動作範囲は、一般に[UI]という単位を用いて表される。この単位は、対象となる時間と信号周期時間との比を示したものである。例えば、対象となる時間が信号周期の1/2である場合は、0.5UIと表す。この[UI]単位を用いて動作範囲を表す場合は、信号周波数[Hz]×動作可能な信号電圧を超える期間[sec]で動作範囲を計算できる。以下では、データドライバIC200_1が動作可能な信号電圧を0.45Vp−pに設定する。1次のRCローパスフィルタを用いた場合、図10に示すアイパターンから、動作範囲が0.4UI(=500MHz×0.8nsec)であることがわかる。なお、図10と、後述の図11、図12、図16、および図17とでは、動作範囲に相当する部分を網掛け部分として示している。
【0069】
図11は、本実施形態においてベッセル型のローパスフィルタ425を用いた場合の受信波形のアイパターンを示す図である。この場合、図11に示すアイパターンから、動作範囲が約0.65UI(=500MHz×約1.3nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、ベッセル型のローパスフィルタ425を用いた場合には、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてベッセル型のローパスフィルタ425を用いた場合には、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0070】
図12は、本実施形態においてバターワース型のローパスフィルタ425を用いた場合の受信波形のアイパターンを示す図である。この場合、図12に示すアイパターンから、動作範囲が約0.65(=500MHz×約1.3nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、バターワース型のローパスフィルタ425を用いた場合にも、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてバターワース型のローパスフィルタ425を用いた場合にも、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0071】
<1.6 効果>
本実施形態によれば、インダクタおよびコンデンサにより構成されるローパスフィルタ425がタイミングコントローラIC400内に設けられる。これにより、実装基板面積を拡大することなく、かつ、タイミングコントローラIC400内のトランジスタ等の製造工程の一部と共通に、インダクタおよびコンデンサにより構成されるローパスフィルタ425を形成することができる。したがって、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【0072】
<1.7 第1の変形例>
第1の実施形態の第1の変形例では、減衰部424は、2次のローパスフィルタ425Aおよび425Bに代えて、バンドパスフィルタ426Aおよび426B(以下、これらを区別しない場合に「バンドパスフィルタ426」という)をタイミングコントローラIC400内に有している。図13は、本変形例におけるバンドパスフィルタ426Aの構成を示す回路図である。本変形例におけるバンドパスフィルタ426Aは、インダクタL1およびコンデンサC1により構成される2次のローパスフィルタ426A_Lの後段に、コンデンサC2(以下では、「C2」によりキャパシタンスをも表すことがある)およびインダクタL2(以下では、「L2」によりインダクタンスをも表すことがある)により構成される2次のハイパスフィルタ426A_Hを接続することにより実現されている。本変形例におけるローパスフィルタ426A_Lは、第1の実施形態におけるローパスフィルタ425Aと同様の構成である。バンドパスフィルタ426Aは、低域カットオフ周波数から高域カットオフ周波数までの周波数帯域以外の信号を減衰させる。なお、バンドパスフィルタ426Bも同様に、2次のローパスフィルタ426B_Lの後段に2次のハイパスフィルタ426B_Hを接続することにより実現されているが、便宜上図示および説明を省略する。また、ローパスフィルタ426A_Lおよびハイパスフィルタ426A_Hの接続順は逆でもよい。
【0073】
ハイパスフィルタ426A_Hおよび426B_Hのそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスがそれぞれ、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。また、ローパスフィルタ426A_Lおよび426B_Lは、所定の周波数(例えば500MHz)の信号が通過した場合に、それぞれハイパスフィルタ426A_Hおよび426B_Hから見た合成インピーダンスが、50Ωとなるように構成されている。
【0074】
ローパスフィルタ426A_Lおよびハイパスフィルタ426A_Hのインピーダンスが50Ω、低域カットオフ周波数が1MHz、高域カットオフ周波数が500MHz、減衰特性がベッセル型である場合、図13に示すように、L1は9.16nH、L2は3.71μH、C1は13.7pF、C2は5.54nFとなる。なお、本変形例におけるバンドパスフィルタ426A(ローパスフィルタ426A_Lおよびハイパスフィルタ426A_H)はベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。バターワース型の場合、L1を22.5nH、L2を5.63μH、C1を9.0pF、C2を2.25nFとすればよい。
【0075】
本変形例における信号伝送回路700_1の特性について、終端回路222における受信波形のシミュレーション結果に基づいて説明する。本シミュレーションでは、伝送線路610を無損失の理想的な伝送線路とし、上述のように、伝送線路610の差動特性インピーダンスを100Ω、終端回路222のインピーダンスを100Ωとしている。また、シリアル伝送方式により伝送する正側画像信号DV1(+)および負側画像信号DV1(−)として、周波数が500MHz、立ち上がり時間および立ち下がり時間が100psecである、7段の擬似ランダム(Pseudo Random Bit Sequence 7)信号を用いた。この擬似ランダム信号は矩形波である。
【0076】
図14は、本変形例においてベッセル型のバンドパスフィルタ426を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、低域カットオフ周波数は1MHz、高域カットオフ周波数は500MHz、L1は9.16nH、L2は3.71μH、C1は13.7pF、C2は5.54nFである。ベッセル型のバンドパスフィルタ426を用いた場合、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは51.2%である。すなわち、ベッセル型のバンドパスフィルタ426を用いた場合には、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0077】
図15は、本変形例においてバターワース型のバンドパスフィルタ426を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、低域カットオフ周波数は1MHz、高域カットオフ周波数は500MHz、L1は22.5nH、L2は5.63μH、C1は9.0pF、C2は2.25nFである。バターワース型のバンドパスフィルタ426を用いた場合、ベッセル型のバンドパスフィルタ426を用いた場合と同様に、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは48.7%である。すなわち、バターワース型のバンドパスフィルタ426を用いた場合にも、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0078】
このように、本変形例によっても、シリアル伝送方式により伝送される正側画像信号DV1(+)および負側画像信号DV1(−)と、正側データクロック信号SCK1(+)および負側データクロック信号SCK1(−)とに含まれる高調波成分を、従来よりさらに減衰することができる。
【0079】
図16は、本変形例においてベッセル型のバンドパスフィルタ426を用いた場合の受信波形のアイパターンを示す図である。この場合、図16に示すアイパターンから、動作範囲が約0.5UI(=500MHz×約1nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、ベッセル型のバンドパスフィルタ426を用いた場合には、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてベッセル型のローパスフィルタ425を用いた場合には、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0080】
図17は、本変形例においてバターワース型のバンドパスフィルタ426を用いた場合の受信波形のアイパターンを示す図である。この場合、図17に示すアイパターンから、動作範囲が約0.6UI(=500MHz×約1.2nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、バターワース型のバンドパスフィルタ426を用いた場合にも、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてバターワース型のローパスフィルタ425を用いた場合にも、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0081】
本変形例によれば、インダクタおよびコンデンサにより構成されるバンドパスフィルタ426をタイミングコントローラIC400内に設けることにより、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【0082】
<1.8 第2の変形例>
第1の実施形態の第2の変形例では、減衰部424は、2次のローパスフィルタ425Aおよび425Bに代えて、4次のローパスフィルタ427Aおよび427BをタイミングコントローラIC400内に有している。図18は、本変形例における4次のローパスフィルタ427Aの構成を示す回路図である。なお、ローパスフィルタ427Bも同様の構成であるため、図示および説明を省略する。本変形例におけるローパスフィルタ427Aは、インダクタL1およびL2と、コンデンサC1およびC2により構成される4次のローパスフィルタである。ローパスフィルタ427Aおよび427Bのそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。ローパスフィルタ427Aのインピーダンスが50Ω、カットオフ周波数が500MHzであり、減衰特性がベッセル型である場合、図18に示すように、L1は3.72nH、L2は17.2nH、C1は4.28pF、C2は14.3pFとなる。なお、本変形例におけるローパスフィルタ427Aはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。
【0083】
本変形例によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0084】
<1.9 第3の変形例>
第1の実施形態の第3の変形例では、減衰部424は、2次のローパスフィルタ425Aおよび425Bに代えて、6次のローパスフィルタ428Aおよび428BをタイミングコントローラIC400内に有している。図19は、本変形例における6次のローパスフィルタ428Aの構成を示す回路図である。なお、ローパスフィルタ428Bも同様の構成であるため、図示および説明を省略する。本変形例におけるローパスフィルタ428Aは、インダクタL1、L2、およびL3(以下では、「L3」によりインダクタンスをも表すことがある)と、コンデンサC1、C2、およびC3(以下では、「C3」によりキャパシタンスをも表すことがある)により構成される6次のローパスフィルタである。ローパスフィルタ428Aおよび428Bのそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。ローパスフィルタ428Aのインピーダンスが50Ω、カットオフ周波数が500MHzであり、減衰特性がベッセル型である場合、図19に示すように、L1は2.17nH、L2は10.2nH、L3は17.7nH、C1は2.55pF、C2は5.44pF、C3は14.4pFとなる。なお、本変形例におけるローパスフィルタ428Aはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。
【0085】
本変形例によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0086】
<2.第2の実施形態>
本発明の第2の実施形態に係るタイミングコントローラIC400は、出力インターフェース回路420_1〜420_qを除いて第1の実施形態に係るタイミングコントローラIC400と同様の構成である。なお、本実施形態の構成要素のうち第1の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【0087】
<2.1 出力インターフェース回路の構成>
図20は、本実施形態における出力インターフェース回路420_1の構成を示す回路図である。なお、出力インターフェース回路420_2〜420_qも同様の構成であるため、図示および説明を省略する。本実施形態における出力インターフェース回路420_1は、第1の実施形態における出力インターフェース回路420_1と減衰部424の構成が異なり、さらに、制御回路430および制御信号入力端子CIを有している。
【0088】
減衰部424は、インダクタおよびコンデンサにより構成される1対のローパスフィルタ429_1Aおよび429_1B(以下、これらを区別しない場合に「ローパスフィルタ429_1」という)と、429_2Aおよび429_2B(以下、これらを区別しない場合に「ローパスフィルタ429_2」という)と、429_3Aおよび429_3B(以下、これらを区別しない場合に「ローパスフィルタ429_3という」)と、ローパスフィルタを介さず出力バッファ422と伝送線路610とを直接接続するための1対の配線429_0Aおよび429_0B(以下、これらを区別しない場合に「配線429_0」という)とを有している。ローパスフィルタ429_1〜429_3のそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。ローパスフィルタ429_1〜429_3は、互いにその周波数特性(型式、次数、カットオフ周波数等)が異なっている。例えば、ローパスフィルタ429_1〜429_3の型式をそれぞれ、ベッセル型、バターワース型、およびチェビシェフ型にしてもよい。また、例えば、ローパスフィルタ429_1〜429_3の次数をそれぞれ、2次、4次、および6次としてもよい。さらに、例えば、ローパスフィルタ429_1〜429_3のカットオフ周波数をそれぞれ、500MHz、600MHz、および700MHzとしてもよい。またさらに、ローパスフィルタ429_1〜429_3に代えて、バンドパスフィルタを用いてもよい。
【0089】
減衰部424はさらに、ローパスフィルタ429_1A〜429_3Aおよび配線429_0Aの前段に設けられた切替スイッチSW1、ローパスフィルタ429_1B〜429_3Bおよび配線429_0Bの前段に設けられたSW2、ローパスフィルタ429_1A〜429_3Aおよび配線429_0Aの後段に設けられた切替スイッチSW3、およびローパスフィルタ429_1B〜429_3Bおよび配線429_0Bの後段に設けられた切替スイッチSW4を有している。切替スイッチSW1〜SW4は、正側画像信号DV1(+)および負側画像信号DV1(−)の高周波成分に対する減衰部424の特性を変化させるように連動して切替動作を行うように制御される。すなわち、本実施形態における減衰部424は、その周波数特性を変更可能に構成されている。
【0090】
制御回路430は、制御信号入力端子を介して外部から与えられる制御信号CSに基づき切替スイッチSW1〜SW4の切替動作を制御する信号を生成する。すなわち、切替スイッチSW1〜SW4は、制御回路430からの信号に応じて、ローパスフィルタ429_1〜429_3、または配線429_0のいずれかを選択するように制御される。なお、配線429_0が選択される場合は、正側画像信号DV1(+)および負側画像信号DV1(−)の高周波成分を減衰する必要がない場合である。
【0091】
<2.2 効果>
本実施形態によれば、伝送信号の特性や当該伝送信号の伝送状態に応じて、減衰部424の減衰特性やカットオフ周波数を選択することができるので、タイミングコントローラIC400の使用範囲を拡大することができる。
【0092】
<3.第3の実施形態>
本実施形態では、第1の実施形態と異なり、差動伝送方式に代えてシングルエンド伝送方式(シリアル伝送方式)が採用されている。なお、本実施形態の構成要素のうち第1の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【0093】
<3.1 信号伝送回路の構成>
図21は、出力インターフェース回路420_1を送信側とし、入力インターフェース回路210_1を受信側とする、本実施形態における信号伝送回路700_1の構成を示す回路図である。その他の信号伝送回路700_2〜700_qは、図21に示す信号伝送回路700_1と同様の構成であるため、説明を省略する。また、以下では、信号伝送回路700_1によりシリアル伝送される信号のうち、画像信号DV1に注目して説明するが、データクロック信号SCK1も同様の伝送がなされる。
【0094】
図21に示すように、信号伝送回路700_1は、本実施形態に係るタイミングコントローラIC400が有する出力インターフェース回路420_1と、出力インターフェース回路420_1の後段に接続された伝送線路610Aと、伝送線路の後段に接続されたデータドライバIC200_1が有する入力インターフェース回路210_1とにより構成されている。この信号伝送回路700_1により画像信号DV1がシングルエンド信号として伝送される。ここで、本実施形態における伝送線路610Aの特性インピーダンスは、第1の実施形態におけるものと同様に50Ωである。
【0095】
出力インターフェース回路420_1は、送信側入力端子TIと、送信側入力端子TIの後段に設けられた出力バッファ422と、出力バッファ422の後段に設けられた減衰部424と、減衰部424の後段に設けられた送信側出力端子TOAとを有している。出力バッファ422は、受け取った画像信号DV1を、シングル伝送用画像信号DV1’として出力する。ここで、本実施形態における出力バッファ422の出力インピーダンスは、第1の実施形態におけるものと異なり50Ωである。
【0096】
減衰部424は、インダクタL1およびコンデンサC1により構成される上記ローパスフィルタ425Aを有している。減衰部424では、出力バッファ42から与えられたシングル伝送用画像信号DV1’の高周波成分が、ローパスフィルタ425Aにより減衰される。ローパスフィルタ425Aにより高周波成分が減衰されたシングル伝送用画像信号DV1’は、送信側出力端子TOAを介して、伝送線路610Aに与えられる。なお、本実施形態におけるローパスフィルタ425Aの構成およびインピーダンスは、第1の実施形態におけるものと同様である。
【0097】
伝送線路610Aは、ローパスフィルタ425Aにより高周波成分が減衰されたシングル伝送用画像信号DV1’を、入力インターフェース回路210_1に伝送する。
【0098】
入力インターフェース回路210_1は、受信側入力端子RIAと、受信側入力端子RIAの後段に設けられた終端回路222と、終端回路222の後段に設けられた入力バッファ224を有している。終端回路222は、伝送線路610Aを終端する。本実施形態における終端回路のインピーダンスは、第1の実施形態におけるものと異なり、50Ωである。受信側入力端子RIAを介して入力インターフェース回路210_1に入力されたシングル伝送用画像信号DV1’は、入力バッファ224に与えられる。入力バッファ224は、受け取ったシングル伝送用画像信号DV1’を画像信号DV1に変換し出力する。その後、画像信号DV1が、受信側出力端子ROを介してデータドライバIC200_1内の他の回路(例えばシフトレジスタ等)に与えられることにより、上述のようにデータ信号が生成される。
【0099】
なお、上述のように、出力バッファ422の出力インピーダンスが50Ω、ローパスフィルタ425Aのインピーダンスが50Ω、伝送線路610Aの特性インピーダンスが50Ω、終端回路222のインピーダンスが50Ωであるので、インピーダンス不整合に起因する電磁波の不要輻射および伝送欠陥は生じない。
【0100】
<3.2 効果>
本実施形態によれば、シングルエンド信号を伝送する場合において、第1の実施形態と同様の効果を奏することができる。
【0101】
<4.その他>
上記各実施形態および変形例において、データ信号線駆動回路、走査信号線駆動回路、およびタイミングコントローラICのいずれかまたは全部は、TFT基板上に設けられていてもよい。
【0102】
第3の実施形態のようにシングルエンド伝送方式により信号を伝送する場合であっても、ローパスフィルタに代えてバンドパスフィルタを用いる態様を採用することができ、また、第2の実施形態のような複数のローパスフィルタ等を用いる態様を採用することができる。
【0103】
本発明は、液晶表示装置に限らず、有機EL表示装置などにも適用できる。また、上記各実施形態および変形例以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【0104】
以上により、本発明によれば、電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することができる。
【符号の説明】
【0105】
100…表示部
200_1〜200_q…データドライバIC(駆動用半導体集積装置)
210_1〜210_q…入力インターフェース回路
222…終端回路
400…タイミングコントローラIC(半導体集積装置、制御用半導体集積装置)
420_1〜420_q…出力インターフェース回路
422…出力バッファ(送信回路)
424…減衰部
425A、425B、427A、427B、428A、428B、429_1A〜429_3A、429_1B〜429_3B…ローパスフィルタ
426A、426B…バンドパスフィルタ
429_0A、429_0B…配線
430…制御回路
500…液晶表示装置
610A、610B…伝送線路
C1〜C3…コンデンサ(容量素子)
L1〜L3…インダクタ(誘導素子)
SW1〜SW4…切替スイッチ
【技術分野】
【0001】
本発明は、半導体集積装置およびその半導体集積装置を備える表示装置に関し、特に、表示装置のタイミングコントローラとして好適な、シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置およびその半導体集積装置を備える表示装置に関する。
【背景技術】
【0002】
一般に、表示装置は、画像を表示するための表示部と、表示部を駆動するためのデータ信号線駆動回路および走査信号線駆動回路と、データ信号線駆動回路および走査信号線駆動回路を制御するためのタイミングコントローラIC(Integrated Circuit)とにより構成されている。データ信号線駆動回路は、一般に、複数(q個)のデータドライバICからなる。
【0003】
タイミングコントローラICと上記複数のデータドライバICとの間の信号伝送方式には、大きく分けて、バス伝送方式およびシリアル伝送方式の2種類がある。バス伝送方式が表示装置に採用される場合には、バス配線と呼ばれる共通の伝送線路に、タイミングコントローラICと上記複数のデータドライバICとが接続され、バス配線を介して信号伝送が行われる。一方、シリアル伝送方式が表示装置に採用される場合には、タイミングコントローラICと上記複数のデータドライバICのそれぞれとが個別の伝送線路を用いて接続され、当該個別の伝送線路を介して信号伝送が行われる。
【0004】
近年、表示部の高精細化に伴い、タイミングコントローラICからデータ信号線駆動回路に伝送される信号の伝送速度が高速化している。しかし、上記バス伝送方式では、バス配線上から各データドライバICに分岐する配線部分で伝送欠陥が生じやすい。この伝送欠陥は、信号の伝送速度が高速化すると生じやすくなるため、上記バス伝送方式における伝送速度には上限が存在する。一方、シリアル伝送方式ではバス配線部分での分岐がないことから、伝送速度の上限はバス方式に比べて大きくなる(早くなる)。このような理由から、近年、バス伝送方式からシリアル伝送方式への移行が進んでいる。
【0005】
シリアル伝送方式としては、例えば、TIA/EIA−644規格で規定されているLVDS(Low Voltage Differential Signaling)がある。このTIA/EIA−644規格は、振幅が約450mVの差動信号を伝送する方式について規定している。図22は、TIA/EIA−644規格による信号伝送回路の構成を示す。この信号伝送回路は、出力バッファ492と、入力バッファ292と、出力バッファ492および入力バッファ292を接続する1対の伝送線路610Aおよび610B(以下、これらを区別しない場合に「伝送線路610」という)と、伝送線路610を終端する終端部(例えば抵抗素子)とにより構成されている。TIA/EIA−644規格では、終端部のインピーダンス(受信インピーダンスZrx)が100Ωに設定される。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2008−278005号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述のように、タイミングコントローラICからデータ信号線駆動回路に伝送される信号の伝送速度が高速化すると、受信側でこの信号を正しく受け取れないという伝送欠陥に加えて、電磁波の不要輻射という問題が生じる。これら電磁波の不要輻射および伝送欠陥を考える場合、出力バッファ492の出力インピーダンス(送信インピーダンスZtx)、上記受信インピーダンスZrx、および送信側と受信側との間の伝送線路610の差動特性インピーダンスZtransの関係が重要になる。なお、ここで、差動特性インピーダンスZtransは、伝送線路610Aおよび610Bのそれぞれに互いに異なる電圧の信号が印加されたときの特性インピーダンスの和である。すなわち、伝送線路610の差動特性インピーダンスZtransが100Ωであるとき、伝送線路610Aおよび610Bの特性インピーダンスは50Ωである。インピーダンスの整合がとれている場合、すなわち、Ztx=Ztrans=Zrxの場合、伝送線路で信号の反射が生じることなく信号を伝送することができる。一方、インピーダンスの整合がとれていない場合、すなわち、Ztx、Ztrans、およびZrxのいずれかの値がずれている場合、伝送線路で反射が生じるので、受信波形に歪みが生じる。そのため、伝送欠陥が生じてしまう。また、進行波および反射波から定在波が形成される。この定在波の影響により、電磁波の不要輻射が生じてしまう。したがって、TIA/EIA−644規格で規定されたシリアル伝送方式においては、Ztx=Ztrans=Zrx=100Ωとすることが望ましい。しかし、伝送線路を構成する部材の中で、プリント基板同士を接続するケーブル(表示用パネルではフラットケーブルを用いることが多い)やコネクタの特性インピーダンスを正確に整合させることは非常に困難であることから、伝送速度の高速化に伴う電磁波の不要輻射を十分に低減することは困難である。
【0008】
図23は、表示装置におけるTIA/EIA−644規格による信号伝送回路の構成を示す回路図である。図23に示すように、この信号伝送回路は、タイミングコントローラICに含まれる出力インターフェース回路491、データドライバICが有する入力インターフェース回路291、および出力インターフェース回路491と入力インターフェース回路291とを接続する1対の伝送線路610により構成されている。出力インターフェース回路491は出力バッファ492と、送信側出力端子TOAおよびTOBとを有している。出力端子TOAおよびTOBを介して、出力バッファ492と伝送線路610とが接続されている。入力インターフェース回路291は、入力バッファ292と、伝送線路610を終端する終端回路293と、受信側入力端子RIAおよびRIBとを有している。受信側入力端子RIAおよびRIBを介して、入力バッファ292と伝送線路610とが接続されている。終端回路293は、例えば抵抗素子等からなる。なお、データドライバICは上述のように複数個(q個)あるため、タイミングコントローラICはデータドライバICの個数と同数(q個)の出力インターフェース回路を含んでいる。そのため、図23に示す信号伝送回路以外に、q−1個の信号伝送回路が構成されるが、その図面記載および説明を便宜上省略する。
【0009】
従来、上述の電磁波の不要輻射を低減するために、多層構造の同軸ケーブルまたは多芯構造の同軸ケーブルを伝送線路610として用いて、この同軸ケーブルの外周導体層をシールドするという手法が知られている。しかし、タイミングコントローラIC490と上記複数のデータドライバICとを接続する配線数は、一般に数十本〜数百本であるため、サイズの制約およびコストの観点から、このような同軸ケーブルを用いる手法は一般に採用されていない。
【0010】
また、上述の電磁波の不要輻射を低減する他の手法として、特許文献1には、シリアルクロック信号を伝送する伝送線路に、抵抗およびコンデンサからなるローパスフィルタが設けられたシリアル通信制御方法が開示されている。当該ローパスフィルタは、一般にICとして実現されるシリアル信号伝送装置の後段に設けられている。このような構成により、クロック信号(矩形波)の振幅および高調波成分が減衰するので、電磁波の不要輻射を低減することができる。特許文献1に開示されているように、ローパスフィルタを通過したクロック信号の振幅は約1/2に減衰し、波形は高調波成分の少ない三角波となる。
【0011】
しかし、上記特許文献1に開示されているシリアル通信制御方法を表示装置に採用する場合、上記シリアル信号伝送装置に対応するタイミングコントローラICの外部にローパスフィルタを設けるために、タイミングコントローラICやデータドライバIC等を実装する基板の面積が大きくする必要がある。そのため、表示装置全体のコストが増大してしまう。
【0012】
そこで、本発明は、電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
第1の発明は、シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置であって、
各出力インターフェース回路は、
外部の伝送線路に伝送信号を送信するための送信回路と、
前記送信回路の後段に設けられた、前記伝送信号の高周波成分を減衰させる減衰部とを含み、
前記減衰部は、誘導素子および容量素子により構成され、所定の周波数帯域以外の信号を減衰させるフィルタを有することを特徴とする。
【0014】
第2の発明は、第1の発明において、
前記フィルタは、ローパスフィルタであることを特徴とする。
【0015】
第3の発明は、第2の発明において、
前記伝送信号は差動信号であり、
前記ローパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする。
【0016】
第4の発明は、第3の発明において、
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする。
【0017】
第5の発明は、第4の発明において、
前記減衰部は、その周波数特性を変更可能に構成されていることを特徴とする。
【0018】
第6の発明は、第2の発明において、
前記ローパスフィルタは、2次のローパスフィルタであることを特徴とする。
【0019】
第7の発明は、第2の発明において、
前記ローパスフィルタは、4次のローパスフィルタであることを特徴とする。
【0020】
第8の発明は、第2の発明において、
前記ローパスフィルタは、6次のローパスフィルタであることを特徴とする。
【0021】
第9の発明は、第1の発明において、
前記フィルタは、バンドパスフィルタであることを特徴とする。
【0022】
第10の発明は、第9の発明において、
前記伝送信号は差動信号であり、
前記バンドパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする。
【0023】
第11の発明は、第10の発明において、
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする。
【0024】
第12の発明は、前記伝送信号を受け取る入力インターフェース回路をそれぞれ含む複数の駆動用半導体集積装置と、画像を表示する表示部とを備える表示装置であって、
第1の発明から第11の発明までのいずれかに係る半導体集積装置を制御用半導体集積装置として備え、
前記制御用半導体集積装置は、前記表示部における画像の表示を制御し、
前記伝送信号は、前記表示部に画像を表示させるための信号であることを特徴とする。
【発明の効果】
【0025】
第1の発明によれば、誘導素子および容量素子により構成されるフィルタが半導体集積装置内に設けられる。これにより、当該半導体集積装置が実装される基板の面積を拡大することなく、かつ、当該半導体集積装置内の他の回路等の製造工程の一部と共通に、誘導素子および容量素子により構成されるフィルタを形成することができる。したがって、シリアル伝送における送信側に当該半導体集積装置を用いることにより、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【0026】
第2の発明によれば、ローパスフィルタを用いて、上記第1の発明と同様の効果を奏することができる。
【0027】
第3の発明によれば、差動伝送方式により信号伝送を行う場合に、上記第2の発明と同様の効果を奏することができる。
【0028】
第4の発明によれば、電磁波の不要輻射および伝送欠陥をさらに低減することができる。
【0029】
第5の発明によれば、減衰部において所望の周波数特性を選択することができるので、半導体集積装置の使用範囲を拡大することができる。
【0030】
第6の発明によれば、2次のローパスフィルタを用いて、上記第2の発明と同様の効果を奏することができる。
【0031】
第7の発明によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0032】
第8の発明によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0033】
第9の発明によれば、バンドパスフィルタを用いて、上記第1の発明と同様の効果を奏することができる。
【0034】
第10の発明によれば、差動伝送方式により信号伝送を行う場合に、上記第9の発明と同様の効果を奏することができる。
【0035】
第11の発明によれば、電磁波の不要輻射および伝送欠陥をさらに低減することができる。
【0036】
第12の発明によれば、誘導素子および容量素子により構成されるフィルタが制御用半導体集積装置内に設けられる。これにより、当該制御用半導体集積装置が実装される基板の面積を拡大することなく、かつ、当該制御用半導体集積装置内の他の回路等の製造工程の一部と共通に、誘導素子および容量素子により構成されるフィルタを形成することができる。したがって、シリアル伝送方式により、制御用半導体集積装置から各駆動用半導体集積装置に信号伝送を行う表示装置において、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【図面の簡単な説明】
【0037】
【図1】本発明の第1の実施形態に係るタイミングコントローラICを備える液晶表示装置の構成を示すブロック図である。
【図2】上記第1の実施形態に係るタイミングコントローラICの構成を示すブロック図である。
【図3】上記第1の実施形態における信号伝送回路の対応関係を示すブロック図である。
【図4】上記第1の実施形態における信号伝送回路の構成を示す回路図である。
【図5】上記第1の実施形態におけるローパスフィルタの構成を示す回路図である。
【図6】ローパスフィルタを用いない場合の受信波形のシミュレーション結果を示す図である。
【図7】1次のRCローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図8】上記第1の実施形態においてベッセル型のローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図9】上記第1の実施形態においてバターワース型のローパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図10】1次のRCローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図11】上記第1の実施形態においてベッセル型のローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図12】上記第1の実施形態においてバターワース型のローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図13】上記第1の実施形態の第1の変形例におけるバンドパスフィルタの構成を示す回路図である。
【図14】上記第1の変形例において、ベッセル型のバンドパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図15】上記第1の変形例において、バターワース型のバンドパスフィルタを用いた場合の受信波形のシミュレーション結果を示す図である。
【図16】上記第1の変形例において、ベッセル型のバンドパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図17】上記第1の変形例において、バターワース型のバンドパスフィルタを用いた場合の受信波形のアイパターンを示す図である。
【図18】上記第1の実施形態の第2の変形例におけるローパスフィルタの構成を示す回路図である。
【図19】上記第1の実施形態の第3の変形例におけるローパスフィルタの構成を示す回路図である。
【図20】本発明の第2の実施形態における出力インターフェース回路の構成を示す回路図である。
【図21】本発明の第3の実施形態における信号伝送回路の構成を示す回路図である。
【図22】TIA/EIA−644規格による信号伝送回路の構成を示す回路図である。
【図23】表示装置における、TIA/EIA−644規格による信号伝送回路の構成を示す回路図である。
【発明を実施するための形態】
【0038】
以下、添付図面を参照しながら、本発明の実施形態について説明する。
<1.第1の実施形態>
<1.1 液晶表示装置の全体構成>
図1は、本発明の第1の実施形態に係るタイミングコントローラIC400を備える液晶表示装置500の構成を示すブロック図である。図1に示すように、表示部100、データ信号線駆動回路200、走査信号線駆動回路300、および制御用半導体集積回路としてのタイミングコントローラIC400を備えている。本実施形態におけるタイミングコントローラIC400とデータ信号線駆動回路200との間の信号伝送には、上述のTIA/EIA−644規格に基づく差動伝送方式(シリアル伝送方式)が採用されている。
【0039】
表示部100は、液晶層を挟持する1対の電極基板からなり、各電極基板の外表面には偏光板が貼り付けられている。上記1対の電極基板の一方はTFT(Thin Film Transistor)基板と呼ばれるアクティブマトリクス型の基板であり、典型的にはガラス基板である。TFT基板には、複数のデータ信号線DL1〜DLnと複数の走査信号線GL1〜GLmとが互いに交差するように格子状に形成されている。また、複数のデータ信号線DL1〜DLnと複数の走査信号線GL1〜GLmとの交差点にそれぞれ対応して複数の画素回路がマトリクス状に形成されている。各画素回路は、表示すべき画像を構成する画素に対応する画素電極と、画素電極と後述の対向電極等とによって形成される画素容量と、TFTとを含んでいる。上記1対の電極基板の他方は対向基板と呼ばれる基板であり、典型的にはガラス基板である。対向基板には、全面にわたって対向電極、配向膜が順次積層されている。複数のデータ信号線DL1〜DLnおよび複数の走査信号線GL1〜GLmは、それぞれデータ信号線駆動回路200および走査信号線駆動回路300により駆動される。なお、表示部100と走査信号線駆動回路300とは、一体的に形成されていてもよい。すなわち、表示部100の画素回路と走査信号線駆動回路300とは、TFTを用いてTFT基板上に一体的に(同一プロセスで同時に)形成されていてもよい。
【0040】
タイミングコントローラIC400は、外部から表示データDATおよびタイミング制御信号TSを受け取り、画像信号DV(画像信号DV1〜DVq)、データスタートパルスSSP、データクロック信号SCK(データクロック信号SCK1〜SCKq)、ラッチストローブ信号LS、ゲートスタートパルスGSP、およびゲートクロック信号GCKを生成する。画像信号DVは表示部100に表示すべき画像を表す。データスタートパルスSSP、データクロック信号SCK、ラッチストローブ信号LS、ゲートスタートパルスGSP、およびゲートクロック信号GCKは、表示部100に画像を表示するタイミングを制御するためのタイミング信号である。画像信号DV、データスタートパルスSSP、およびデータクロック信号SCKはデータ信号線駆動回路200に与えられ、ゲートスタートパルスGSPおよびゲートクロック信号GCKは走査信号線駆動回路300に与えられる。なお、タイミングコントローラIC400の構成については、後で述べる。
【0041】
データ信号線駆動回路200は、複数(q個)の駆動用半導体集積装置としてのデータドライバIC200_1〜200_qにより構成されている。画像信号DV1〜DVqおよびデータクロック信号SCK1〜SCKqは、上述のようにシリアル伝送方式で伝送されるので、各データドライバICは個別の伝送線路を用いてタイミングコントローラIC400と1:1に接続されている。より詳細には、タイミングコントローラIC400とデータドライバIC200_i(i=1〜q)との間に設けられた、後述の信号伝送回路700_iにより、タイミングコントローラIC400とデータドライバIC200_iとが接続されている。なお、図1において、画像信号DV(画像信号DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)が共に、タイミングコントローラIC400と各データドライバICとの間でシリアル伝送方式により伝送されているが、これに限られない。例えば、画像信号DV(画像信号DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)のいずれか一方がタイミングコントローラIC400と各データドライバICとの間でシリアル伝送方式により伝送され、他方がバス伝送方式により伝送されてもよい。
【0042】
データ信号線駆動回路200は、受け取った画像信号DV1〜DVqおよびデータクロック信号SCK1〜SCKq等に基づき、表示部100に表示すべき画像の各水平走査線における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線DL1〜DLnにそれぞれ印加する。より詳細には、データ信号線駆動回路200における各データドライバIC(例えば、データドライバIC200_1)は、受け取った画像信号DV1およびデータクロック信号SCK1等に基づき、表示部100に表示すべき画像の各水平走査線の一部における画素値に相当するアナログ電圧としての複数のデータ信号を生成し、これらの複数のデータ信号を複数のデータ信号線DL1〜DLkにそれぞれ印加する。ここで、k=n/qである。他のデータドライバIC200_2〜200_qについても、データドライバIC200_1と同様である。データドライバIC200_2〜200_qはそれぞれ、タイミングコントローラIC400から伝送される信号を受け取るための入力インターフェース回路210_1〜210_qを有している。
【0043】
走査信号線駆動回路300は、タイミングコントローラIC400からゲートスタートパルスGSPおよびゲートクロック信号GCKを受け取り、表示部100に表示画像を表示するための各フレーム期間(各垂直走査期間)において、複数の走査信号線GL1〜GLmを1水平走査期間ずつ順次選択し、選択した走査信号線にアクティブな走査信号(画素回路に含まれるTFTをオンさせる電圧)を印加する。
【0044】
対向電極には、表示部100の液晶層に印加すべき電圧の基準となる電位が図示しない対向電極駆動回路により与えられる。
【0045】
上述のように、複数のデータ信号線DL1〜DLnには複数のデータ信号がそれぞれ印加され、複数の走査信号線GL1〜GLmには複数の走査信号がそれぞれ印加されることにより、表示部100における各画素回路における画素電極には、対向電極の電位を基準として、表示すべき画素の画素値に応じた電圧がTFTを介して与えられ、各画素回路内の画素容量に保持される。これにより、液晶層には、各画素電極と対向電極との電位差に相当する電圧が印加される。表示部100は、この印加電圧によって液晶層の光透過率を制御することにより、画像信号DV1〜DVqの表す画像を表示する。
【0046】
<1.2 タイミングコントローラICの構成>
図2は、本実施形態に係るタイミングコントローラIC400の構成を示すブロック図である。図2に示すように、タイミングコントローラIC400は、信号生成部410、分配器412、および出力インターフェース回路群420を含んでいる。
【0047】
信号生成部410は、外部から与えられる表示データDATおよびタイミング制御信号TSを受け取り、データスタートパルスSSPおよびラッチストローブ信号LSをデータ信号線駆動回路200に、ゲートスタートパルスGSPおよびゲートクロック信号GCKを走査信号線駆動回路300に与えると共に、画像信号DV(DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)を分配器412に与える。
【0048】
分配器412は、受け取った画像信号DV(DV1〜DVq)およびデータクロック信号SCK(SCK1〜SCKq)を1/q水平期間単位でq個のセグメントに分配し、分配された画像信号DV1〜DVq、データクロック信号SCK1〜SCKqをそれぞれ後述の出力インターフェース回路420_1〜420_qに与える。
【0049】
出力インターフェース回路群420は、複数(q個)の、外部の伝送線路に伝送信号を送信するための送信回路としての出力インターフェース回路420_1〜420_qを有している。出力インターフェース回路420_iは、受け取った画像信号DViおよびデータクロック信号SCKiをデータドライバIC200_iに伝送する。
【0050】
<1.3 信号伝送回路の構成>
図3は、本実施形態における信号伝送回路700_1〜700_qの対応関係を示すブロック図である。図3に示すように、タイミングコントローラIC400とデータドライバIC200_1〜200_qとの間に、信号伝送回路700_1〜700_qが設けられている。より詳細には、タイミングコントローラIC400内の出力インターフェース回路420_iを送信側とすると共に、データドライバIC200_iの内部に設けられ入力インターフェース回路210_iをそれぞれ受信側とする、信号伝送回路700_iが設けられている。
【0051】
図4は、出力インターフェース回路420_1を送信側とし、入力インターフェース回路210_1を受信側とする信号伝送回路700_1の構成を示す回路図である。その他の信号伝送回路700_2〜700_qは、図4に示す信号伝送回路700_1と同様の構成であるため、説明を省略する。また、以下では、信号伝送回路700_1によりシリアル伝送される信号のうち、画像信号DV1に注目して説明するが、データクロック信号SCK1も同様の伝送がなされる。
【0052】
図4に示すように、本実施形態における信号伝送回路700_1は、本実施形態に係るタイミングコントローラIC400が有する出力インターフェース回路420_1と、出力インターフェース回路420_1後段に接続された1対の伝送線路610Aおよび610Bと、1対の伝送線路610Aおよび610Bの後段に接続されたデータドライバIC200_1が有する入力インターフェース回路210_1とにより構成されている。この信号伝送回路700_1により画像信号DV1が差動信号として伝送される。ここで、1対の伝送線路610Aおよび610Bの差動特性インピーダンスは100Ωである。
【0053】
出力インターフェース回路420_1は、送信側入力端子TIと、送信側入力端子TIの後段に設けられた出力バッファ422と、出力バッファ422の後段に設けられた減衰部424と、減衰部424の後段に設けられた送信側出力端子TOAおよびTOBとを有している。
【0054】
出力バッファ422には、送信側入力端子TIを介して画像信号DV1が与えられる。出力バッファ422は、受け取った画像信号DV1を、正側画像信号DV1(+)および負側画像信号DV1(−)からなる差動信号(伝送信号)として出力する。ここで、出力バッファ422の出力インピーダンスは100Ωである。
【0055】
減衰部424は、1対のローパスフィルタ425Aおよび425B(以下、これらを区別しない場合「ローパスフィルタ425」という)を有している。減衰部424では、出力バッファ422から与えられた正側画像信号DV1(+)および負側画像信号DV1(−)の高周波成分が、それぞれローパスフィルタ425Aおよび425Bにより減衰される。ローパスフィルタ425Aおよび425Bにより高周波成分がそれぞれ減衰された正側画像信号DV1(+)および負側画像信号DV1(−)は、送信側出力端子TOAおよびTOBを介して、それぞれ伝送線路610Aおよび610Bに与えられる。
【0056】
各ローパスフィルタ425は、誘導素子としてのインダクタおよび容量素子としてのコンデンサにより構成されている。また、各ローパスフィルタ425は、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。すなわち、減衰部424(1対のローパスフィルタ425Aおよび425B)の差動インピーダンスは100Ωである。なお、各ローパスフィルタ425の構成については、後でさらに説明する。
【0057】
伝送線路610は、ローパスフィルタ425Aおよび425Bによりそれぞれ高周波成分が減衰された正側画像信号DV1(+)および負側画像信号DV1(−)を、入力インターフェース回路210_1に伝送する。
【0058】
入力インターフェース回路210_1は、受信側入力端子RIAおよびRIBと、受信側入力端子RIAおよびRIBの後段に設けられた終端回路222と、終端回路222の後段に設けられた入力バッファ224を有している。終端回路222は、伝送線路610Aおよび610Bを終端する。終端回路222は、例えば抵抗素子等からなり、そのインピーダンスは100Ωである。受信側入力端子RIAおよびRIBをそれぞれ介して入力インターフェース回路210_1に入力された正側画像信号DV1(+)および負側画像信号DV1(−)は、入力バッファ224に与えられる。入力バッファ224は、受け取った正側画像信号DV1(+)および負側画像信号DV1(−)を画像信号DV1に変換し出力する。その後、画像信号DV1が、受信側出力端子ROを介してデータドライバIC200_1内の他の回路(シフトレジスタ等)に与えられることにより、上述のようにデータ信号が生成される。
【0059】
なお、上述のように、出力バッファ422の出力インピーダンスが100Ω、1対のローパスフィルタ425Aおよび425Bの差動インピーダンスが100Ω(各ローパスフィルタのインピーダンスが50Ω)、1対の伝送線路610Aおよび610Bの差動特性インピーダンスが100Ω(各伝送線路610のインピーダンスが50Ω)、終端回路222のインピーダンスが100Ωであるので、インピーダンス不整合に起因する電磁波の不要輻射および伝送欠陥は生じない。
【0060】
<1.4 ローパスフィルタの構成>
図5は、本実施形態におけるローパスフィルタ425Aの構成を示す回路図である。なお、ローパスフィルタ425Bも同様の構成であるため、図示および説明を省略する。本実施形態におけるローパスフィルタ425Aは、インダクタL1(以下では、「L1」によりインダクタンスをも表すことがある)およびコンデンサC1(以下では、「C1」によりキャパシタンスをも表すことがある)により構成される2次のローパスフィルタである。ローパスフィルタ425Aは、0Hzからカットオフ周波数までの周波数帯域以外の信号を減衰させる。ローパスフィルタ425Aのインピーダンスが50Ω、カットオフ周波数が500MHzであり、減衰特性がベッセル型である場合、図5に示すように、L1は9.16nH、C1は13.7pFとなる。なお、本実施形態におけるローパスフィルタ425Aはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。バターワース型の場合、L1を22.5nH、C1を9.0pFとすればよい。また、チェビシェフ型の場合、L1を10.4nH、C1を17.6pFとすればよい。
【0061】
本実施形態におけるローパスフィルタ425は、タイミングコントローラIC400内に形成されている。そのため、タイミングコントローラIC400およびデータドライバIC200_1〜200_q等が実装される基板上に別部品としてローパスフィルタ425を設ける必要がなく、実装基板面積を拡大する必要がない。また、ローパスフィルタ425をタイミングコントローラIC400内に設けることにより、タイミングコントローラIC400内のトランジスタ等の製造工程とローパスフィルタ425の製造工程との一部を共通に行うことができる。
【0062】
<1.5 動作>
本実施形態における信号伝送回路700_1の特性について、終端回路222における受信波形のシミュレーション結果に基づいて説明する。本シミュレーションでは、伝送線路610を無損失の理想的な伝送線路とし、上述のように、伝送線路610の差動特性インピーダンスを100Ω、終端回路222のインピーダンスを100Ωとしている。また、シリアル伝送方式により伝送する正側画像信号DV1(+)および負側画像信号DV1(−)として、周波数が500MHz、立ち上がり時間および立ち下がり時間が100psecである、7段の擬似ランダム(Pseudo Random Bit Sequence 7)信号を用いた。この擬似ランダム信号は矩形波である。
【0063】
図6は、ローパスフィルタを用いない場合(従来の場合)の、終端回路222部分に生じる波形(以下、「受信波形」という)のシミュレーション結果を示す図である。ローパスフィルタを用いない場合、受信波形は矩形波のままであり、第9次高調波成分までの実効値和と基本波成分の実効値との比である全高調波歪み(Total Harmonic Distortion:THD)は150.4%である。すなわち、ローパスフィルタ425を挿入しない場合、基本波成分よりも高調波成分が多くなる。また、受信波形の電圧は約0.6Vp−pである。
【0064】
図7は、抵抗素子R1(以下では、「R1」により抵抗値をも表すことがある)およびコンデンサC1’(以下では、「C1’」によりキャパシタンスをも表すことがある)からなる1次のローパスフィルタ(以下、「1次のRCローパスフィルタ」という)を、本実施形態におけるローパスフィルタ425に代えて用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は500MHz、R1は50Ω、C1’は6.4pFである。1次のRCローパスフィルタを用いた場合、図6に示すローパスフィルタを挿入しない場合に比べて、受信波形が鈍ってる。この場合のTHDは76.2%である。すなわち、1次のRCローパスフィルタを用いた場合、基本波成分よりも高調波成分少なくなっている(ローパスフィルタを用いない場合の約1/2)。
【0065】
図8は、本実施形態においてベッセル型のローパスフィルタ425を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は500MHz、L1は9.16nH、C1は13.7pFである。ベッセル型のローパスフィルタ425を用いた場合、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは50.9%である。すなわち、ベッセル型のローパスフィルタ425を用いた場合、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0066】
図9は、本実施形態においてバターワース型のローパスフィルタ425を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、カットオフ周波数は500MHz、L1は22.5nH、C1は9.0pFである。バターワース型のローパスフィルタ425を用いた場合、ベッセル型のローパスフィルタ425を用いた場合と同様に、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは49.5%である。すなわち、バターワース型のローパスフィルタ425を用いた場合、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0067】
このように、本実施形態では、シリアル伝送方式により伝送される正側画像信号DV1(+)および負側画像信号DV1(−)と、正側データクロック信号SCK1(+)および負側データクロック信号SCK1(−)とに含まれる高調波成分を、従来よりさらに減衰することができる。
【0068】
図10は、1次のRCローパスフィルタを用いた場合の受信波形のアイパターンを示す図である。このアイパターンは、データドライバIC200_1の動作範囲を表す。ここで、データドライバIC200_1の動作範囲は、一般に[UI]という単位を用いて表される。この単位は、対象となる時間と信号周期時間との比を示したものである。例えば、対象となる時間が信号周期の1/2である場合は、0.5UIと表す。この[UI]単位を用いて動作範囲を表す場合は、信号周波数[Hz]×動作可能な信号電圧を超える期間[sec]で動作範囲を計算できる。以下では、データドライバIC200_1が動作可能な信号電圧を0.45Vp−pに設定する。1次のRCローパスフィルタを用いた場合、図10に示すアイパターンから、動作範囲が0.4UI(=500MHz×0.8nsec)であることがわかる。なお、図10と、後述の図11、図12、図16、および図17とでは、動作範囲に相当する部分を網掛け部分として示している。
【0069】
図11は、本実施形態においてベッセル型のローパスフィルタ425を用いた場合の受信波形のアイパターンを示す図である。この場合、図11に示すアイパターンから、動作範囲が約0.65UI(=500MHz×約1.3nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、ベッセル型のローパスフィルタ425を用いた場合には、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてベッセル型のローパスフィルタ425を用いた場合には、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0070】
図12は、本実施形態においてバターワース型のローパスフィルタ425を用いた場合の受信波形のアイパターンを示す図である。この場合、図12に示すアイパターンから、動作範囲が約0.65(=500MHz×約1.3nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、バターワース型のローパスフィルタ425を用いた場合にも、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてバターワース型のローパスフィルタ425を用いた場合にも、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0071】
<1.6 効果>
本実施形態によれば、インダクタおよびコンデンサにより構成されるローパスフィルタ425がタイミングコントローラIC400内に設けられる。これにより、実装基板面積を拡大することなく、かつ、タイミングコントローラIC400内のトランジスタ等の製造工程の一部と共通に、インダクタおよびコンデンサにより構成されるローパスフィルタ425を形成することができる。したがって、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【0072】
<1.7 第1の変形例>
第1の実施形態の第1の変形例では、減衰部424は、2次のローパスフィルタ425Aおよび425Bに代えて、バンドパスフィルタ426Aおよび426B(以下、これらを区別しない場合に「バンドパスフィルタ426」という)をタイミングコントローラIC400内に有している。図13は、本変形例におけるバンドパスフィルタ426Aの構成を示す回路図である。本変形例におけるバンドパスフィルタ426Aは、インダクタL1およびコンデンサC1により構成される2次のローパスフィルタ426A_Lの後段に、コンデンサC2(以下では、「C2」によりキャパシタンスをも表すことがある)およびインダクタL2(以下では、「L2」によりインダクタンスをも表すことがある)により構成される2次のハイパスフィルタ426A_Hを接続することにより実現されている。本変形例におけるローパスフィルタ426A_Lは、第1の実施形態におけるローパスフィルタ425Aと同様の構成である。バンドパスフィルタ426Aは、低域カットオフ周波数から高域カットオフ周波数までの周波数帯域以外の信号を減衰させる。なお、バンドパスフィルタ426Bも同様に、2次のローパスフィルタ426B_Lの後段に2次のハイパスフィルタ426B_Hを接続することにより実現されているが、便宜上図示および説明を省略する。また、ローパスフィルタ426A_Lおよびハイパスフィルタ426A_Hの接続順は逆でもよい。
【0073】
ハイパスフィルタ426A_Hおよび426B_Hのそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスがそれぞれ、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。また、ローパスフィルタ426A_Lおよび426B_Lは、所定の周波数(例えば500MHz)の信号が通過した場合に、それぞれハイパスフィルタ426A_Hおよび426B_Hから見た合成インピーダンスが、50Ωとなるように構成されている。
【0074】
ローパスフィルタ426A_Lおよびハイパスフィルタ426A_Hのインピーダンスが50Ω、低域カットオフ周波数が1MHz、高域カットオフ周波数が500MHz、減衰特性がベッセル型である場合、図13に示すように、L1は9.16nH、L2は3.71μH、C1は13.7pF、C2は5.54nFとなる。なお、本変形例におけるバンドパスフィルタ426A(ローパスフィルタ426A_Lおよびハイパスフィルタ426A_H)はベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。バターワース型の場合、L1を22.5nH、L2を5.63μH、C1を9.0pF、C2を2.25nFとすればよい。
【0075】
本変形例における信号伝送回路700_1の特性について、終端回路222における受信波形のシミュレーション結果に基づいて説明する。本シミュレーションでは、伝送線路610を無損失の理想的な伝送線路とし、上述のように、伝送線路610の差動特性インピーダンスを100Ω、終端回路222のインピーダンスを100Ωとしている。また、シリアル伝送方式により伝送する正側画像信号DV1(+)および負側画像信号DV1(−)として、周波数が500MHz、立ち上がり時間および立ち下がり時間が100psecである、7段の擬似ランダム(Pseudo Random Bit Sequence 7)信号を用いた。この擬似ランダム信号は矩形波である。
【0076】
図14は、本変形例においてベッセル型のバンドパスフィルタ426を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、低域カットオフ周波数は1MHz、高域カットオフ周波数は500MHz、L1は9.16nH、L2は3.71μH、C1は13.7pF、C2は5.54nFである。ベッセル型のバンドパスフィルタ426を用いた場合、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは51.2%である。すなわち、ベッセル型のバンドパスフィルタ426を用いた場合には、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0077】
図15は、本変形例においてバターワース型のバンドパスフィルタ426を用いた場合の受信波形のシミュレーション結果を示す図である。ここで、低域カットオフ周波数は1MHz、高域カットオフ周波数は500MHz、L1は22.5nH、L2は5.63μH、C1は9.0pF、C2は2.25nFである。バターワース型のバンドパスフィルタ426を用いた場合、ベッセル型のバンドパスフィルタ426を用いた場合と同様に、図7に示す1次のRCローパスフィルタを用いた場合に比べて、受信波形がさらに鈍っている。この場合のTHDは48.7%である。すなわち、バターワース型のバンドパスフィルタ426を用いた場合にも、基本波成分よりも高周波成分がさらに少なくなっている(1次のRCローパスフィルタを用いた場合の約2/3)。
【0078】
このように、本変形例によっても、シリアル伝送方式により伝送される正側画像信号DV1(+)および負側画像信号DV1(−)と、正側データクロック信号SCK1(+)および負側データクロック信号SCK1(−)とに含まれる高調波成分を、従来よりさらに減衰することができる。
【0079】
図16は、本変形例においてベッセル型のバンドパスフィルタ426を用いた場合の受信波形のアイパターンを示す図である。この場合、図16に示すアイパターンから、動作範囲が約0.5UI(=500MHz×約1nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、ベッセル型のバンドパスフィルタ426を用いた場合には、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてベッセル型のローパスフィルタ425を用いた場合には、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0080】
図17は、本変形例においてバターワース型のバンドパスフィルタ426を用いた場合の受信波形のアイパターンを示す図である。この場合、図17に示すアイパターンから、動作範囲が約0.6UI(=500MHz×約1.2nsec)であることがわかる。そのため、1次のRCローパスフィルタを用いた場合に比べて、バターワース型のバンドパスフィルタ426を用いた場合にも、データドライバIC200_1の動作範囲が十分に確保される。したがって、本実施形態においてバターワース型のローパスフィルタ425を用いた場合にも、データドライバIC200_1における伝送欠陥が十分に抑制される。
【0081】
本変形例によれば、インダクタおよびコンデンサにより構成されるバンドパスフィルタ426をタイミングコントローラIC400内に設けることにより、電磁波の不要輻射および伝送欠陥を低コストで低減することができる。
【0082】
<1.8 第2の変形例>
第1の実施形態の第2の変形例では、減衰部424は、2次のローパスフィルタ425Aおよび425Bに代えて、4次のローパスフィルタ427Aおよび427BをタイミングコントローラIC400内に有している。図18は、本変形例における4次のローパスフィルタ427Aの構成を示す回路図である。なお、ローパスフィルタ427Bも同様の構成であるため、図示および説明を省略する。本変形例におけるローパスフィルタ427Aは、インダクタL1およびL2と、コンデンサC1およびC2により構成される4次のローパスフィルタである。ローパスフィルタ427Aおよび427Bのそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。ローパスフィルタ427Aのインピーダンスが50Ω、カットオフ周波数が500MHzであり、減衰特性がベッセル型である場合、図18に示すように、L1は3.72nH、L2は17.2nH、C1は4.28pF、C2は14.3pFとなる。なお、本変形例におけるローパスフィルタ427Aはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。
【0083】
本変形例によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0084】
<1.9 第3の変形例>
第1の実施形態の第3の変形例では、減衰部424は、2次のローパスフィルタ425Aおよび425Bに代えて、6次のローパスフィルタ428Aおよび428BをタイミングコントローラIC400内に有している。図19は、本変形例における6次のローパスフィルタ428Aの構成を示す回路図である。なお、ローパスフィルタ428Bも同様の構成であるため、図示および説明を省略する。本変形例におけるローパスフィルタ428Aは、インダクタL1、L2、およびL3(以下では、「L3」によりインダクタンスをも表すことがある)と、コンデンサC1、C2、およびC3(以下では、「C3」によりキャパシタンスをも表すことがある)により構成される6次のローパスフィルタである。ローパスフィルタ428Aおよび428Bのそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。ローパスフィルタ428Aのインピーダンスが50Ω、カットオフ周波数が500MHzであり、減衰特性がベッセル型である場合、図19に示すように、L1は2.17nH、L2は10.2nH、L3は17.7nH、C1は2.55pF、C2は5.44pF、C3は14.4pFとなる。なお、本変形例におけるローパスフィルタ428Aはベッセル型に限定されるものではなく、例えばバターワース型やチェビシェフ型等でもよい。
【0085】
本変形例によれば、伝送信号の高調波成分をさらに低減することができる。これにより、電磁波の不要輻射をさらに低減することができる。
【0086】
<2.第2の実施形態>
本発明の第2の実施形態に係るタイミングコントローラIC400は、出力インターフェース回路420_1〜420_qを除いて第1の実施形態に係るタイミングコントローラIC400と同様の構成である。なお、本実施形態の構成要素のうち第1の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【0087】
<2.1 出力インターフェース回路の構成>
図20は、本実施形態における出力インターフェース回路420_1の構成を示す回路図である。なお、出力インターフェース回路420_2〜420_qも同様の構成であるため、図示および説明を省略する。本実施形態における出力インターフェース回路420_1は、第1の実施形態における出力インターフェース回路420_1と減衰部424の構成が異なり、さらに、制御回路430および制御信号入力端子CIを有している。
【0088】
減衰部424は、インダクタおよびコンデンサにより構成される1対のローパスフィルタ429_1Aおよび429_1B(以下、これらを区別しない場合に「ローパスフィルタ429_1」という)と、429_2Aおよび429_2B(以下、これらを区別しない場合に「ローパスフィルタ429_2」という)と、429_3Aおよび429_3B(以下、これらを区別しない場合に「ローパスフィルタ429_3という」)と、ローパスフィルタを介さず出力バッファ422と伝送線路610とを直接接続するための1対の配線429_0Aおよび429_0B(以下、これらを区別しない場合に「配線429_0」という)とを有している。ローパスフィルタ429_1〜429_3のそれぞれは、所定の周波数(例えば500MHz)の信号が通過した場合に、伝送線路610から見た合成インピーダンスが、伝送線路610の差動特性インピーダンス(100Ω)の1/2である50Ωとなるように構成されている。ローパスフィルタ429_1〜429_3は、互いにその周波数特性(型式、次数、カットオフ周波数等)が異なっている。例えば、ローパスフィルタ429_1〜429_3の型式をそれぞれ、ベッセル型、バターワース型、およびチェビシェフ型にしてもよい。また、例えば、ローパスフィルタ429_1〜429_3の次数をそれぞれ、2次、4次、および6次としてもよい。さらに、例えば、ローパスフィルタ429_1〜429_3のカットオフ周波数をそれぞれ、500MHz、600MHz、および700MHzとしてもよい。またさらに、ローパスフィルタ429_1〜429_3に代えて、バンドパスフィルタを用いてもよい。
【0089】
減衰部424はさらに、ローパスフィルタ429_1A〜429_3Aおよび配線429_0Aの前段に設けられた切替スイッチSW1、ローパスフィルタ429_1B〜429_3Bおよび配線429_0Bの前段に設けられたSW2、ローパスフィルタ429_1A〜429_3Aおよび配線429_0Aの後段に設けられた切替スイッチSW3、およびローパスフィルタ429_1B〜429_3Bおよび配線429_0Bの後段に設けられた切替スイッチSW4を有している。切替スイッチSW1〜SW4は、正側画像信号DV1(+)および負側画像信号DV1(−)の高周波成分に対する減衰部424の特性を変化させるように連動して切替動作を行うように制御される。すなわち、本実施形態における減衰部424は、その周波数特性を変更可能に構成されている。
【0090】
制御回路430は、制御信号入力端子を介して外部から与えられる制御信号CSに基づき切替スイッチSW1〜SW4の切替動作を制御する信号を生成する。すなわち、切替スイッチSW1〜SW4は、制御回路430からの信号に応じて、ローパスフィルタ429_1〜429_3、または配線429_0のいずれかを選択するように制御される。なお、配線429_0が選択される場合は、正側画像信号DV1(+)および負側画像信号DV1(−)の高周波成分を減衰する必要がない場合である。
【0091】
<2.2 効果>
本実施形態によれば、伝送信号の特性や当該伝送信号の伝送状態に応じて、減衰部424の減衰特性やカットオフ周波数を選択することができるので、タイミングコントローラIC400の使用範囲を拡大することができる。
【0092】
<3.第3の実施形態>
本実施形態では、第1の実施形態と異なり、差動伝送方式に代えてシングルエンド伝送方式(シリアル伝送方式)が採用されている。なお、本実施形態の構成要素のうち第1の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。
【0093】
<3.1 信号伝送回路の構成>
図21は、出力インターフェース回路420_1を送信側とし、入力インターフェース回路210_1を受信側とする、本実施形態における信号伝送回路700_1の構成を示す回路図である。その他の信号伝送回路700_2〜700_qは、図21に示す信号伝送回路700_1と同様の構成であるため、説明を省略する。また、以下では、信号伝送回路700_1によりシリアル伝送される信号のうち、画像信号DV1に注目して説明するが、データクロック信号SCK1も同様の伝送がなされる。
【0094】
図21に示すように、信号伝送回路700_1は、本実施形態に係るタイミングコントローラIC400が有する出力インターフェース回路420_1と、出力インターフェース回路420_1の後段に接続された伝送線路610Aと、伝送線路の後段に接続されたデータドライバIC200_1が有する入力インターフェース回路210_1とにより構成されている。この信号伝送回路700_1により画像信号DV1がシングルエンド信号として伝送される。ここで、本実施形態における伝送線路610Aの特性インピーダンスは、第1の実施形態におけるものと同様に50Ωである。
【0095】
出力インターフェース回路420_1は、送信側入力端子TIと、送信側入力端子TIの後段に設けられた出力バッファ422と、出力バッファ422の後段に設けられた減衰部424と、減衰部424の後段に設けられた送信側出力端子TOAとを有している。出力バッファ422は、受け取った画像信号DV1を、シングル伝送用画像信号DV1’として出力する。ここで、本実施形態における出力バッファ422の出力インピーダンスは、第1の実施形態におけるものと異なり50Ωである。
【0096】
減衰部424は、インダクタL1およびコンデンサC1により構成される上記ローパスフィルタ425Aを有している。減衰部424では、出力バッファ42から与えられたシングル伝送用画像信号DV1’の高周波成分が、ローパスフィルタ425Aにより減衰される。ローパスフィルタ425Aにより高周波成分が減衰されたシングル伝送用画像信号DV1’は、送信側出力端子TOAを介して、伝送線路610Aに与えられる。なお、本実施形態におけるローパスフィルタ425Aの構成およびインピーダンスは、第1の実施形態におけるものと同様である。
【0097】
伝送線路610Aは、ローパスフィルタ425Aにより高周波成分が減衰されたシングル伝送用画像信号DV1’を、入力インターフェース回路210_1に伝送する。
【0098】
入力インターフェース回路210_1は、受信側入力端子RIAと、受信側入力端子RIAの後段に設けられた終端回路222と、終端回路222の後段に設けられた入力バッファ224を有している。終端回路222は、伝送線路610Aを終端する。本実施形態における終端回路のインピーダンスは、第1の実施形態におけるものと異なり、50Ωである。受信側入力端子RIAを介して入力インターフェース回路210_1に入力されたシングル伝送用画像信号DV1’は、入力バッファ224に与えられる。入力バッファ224は、受け取ったシングル伝送用画像信号DV1’を画像信号DV1に変換し出力する。その後、画像信号DV1が、受信側出力端子ROを介してデータドライバIC200_1内の他の回路(例えばシフトレジスタ等)に与えられることにより、上述のようにデータ信号が生成される。
【0099】
なお、上述のように、出力バッファ422の出力インピーダンスが50Ω、ローパスフィルタ425Aのインピーダンスが50Ω、伝送線路610Aの特性インピーダンスが50Ω、終端回路222のインピーダンスが50Ωであるので、インピーダンス不整合に起因する電磁波の不要輻射および伝送欠陥は生じない。
【0100】
<3.2 効果>
本実施形態によれば、シングルエンド信号を伝送する場合において、第1の実施形態と同様の効果を奏することができる。
【0101】
<4.その他>
上記各実施形態および変形例において、データ信号線駆動回路、走査信号線駆動回路、およびタイミングコントローラICのいずれかまたは全部は、TFT基板上に設けられていてもよい。
【0102】
第3の実施形態のようにシングルエンド伝送方式により信号を伝送する場合であっても、ローパスフィルタに代えてバンドパスフィルタを用いる態様を採用することができ、また、第2の実施形態のような複数のローパスフィルタ等を用いる態様を採用することができる。
【0103】
本発明は、液晶表示装置に限らず、有機EL表示装置などにも適用できる。また、上記各実施形態および変形例以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【0104】
以上により、本発明によれば、電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することができる。
【符号の説明】
【0105】
100…表示部
200_1〜200_q…データドライバIC(駆動用半導体集積装置)
210_1〜210_q…入力インターフェース回路
222…終端回路
400…タイミングコントローラIC(半導体集積装置、制御用半導体集積装置)
420_1〜420_q…出力インターフェース回路
422…出力バッファ(送信回路)
424…減衰部
425A、425B、427A、427B、428A、428B、429_1A〜429_3A、429_1B〜429_3B…ローパスフィルタ
426A、426B…バンドパスフィルタ
429_0A、429_0B…配線
430…制御回路
500…液晶表示装置
610A、610B…伝送線路
C1〜C3…コンデンサ(容量素子)
L1〜L3…インダクタ(誘導素子)
SW1〜SW4…切替スイッチ
【特許請求の範囲】
【請求項1】
シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置であって、
各出力インターフェース回路は、
外部の伝送線路に伝送信号を送信するための送信回路と、
前記送信回路の後段に設けられた、前記伝送信号の高周波成分を減衰させる減衰部とを含み、
前記減衰部は、誘導素子および容量素子により構成され、所定の周波数帯域以外の信号を減衰させるフィルタを有することを特徴とする、半導体集積装置。
【請求項2】
前記フィルタは、ローパスフィルタであることを特徴とする、請求項1に記載の半導体集積装置。
【請求項3】
前記伝送信号は差動信号であり、
前記ローパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする、請求項2に記載の半導体集積装置。
【請求項4】
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする、請求項3に記載の半導体集積装置。
【請求項5】
前記減衰部は、その周波数特性を変更可能に構成されていることを特徴とする、請求項4に記載の半導体集積装置。
【請求項6】
前記ローパスフィルタは、2次のローパスフィルタであることを特徴とする、請求項2に記載の半導体集積装置。
【請求項7】
前記ローパスフィルタは、4次のローパスフィルタであることを特徴とする、請求項2に記載の半導体集積装置。
【請求項8】
前記ローパスフィルタは、6次のローパスフィルタであることを特徴とする、請求項2に記載の半導体集積装置。
【請求項9】
前記フィルタは、バンドパスフィルタであることを特徴とする、請求項1に記載の半導体集積装置。
【請求項10】
前記伝送信号は差動信号であり、
前記バンドパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする、請求項9に記載の半導体集積装置。
【請求項11】
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする、請求項10に記載の半導体集積装置。
【請求項12】
前記伝送信号を受け取る入力インターフェース回路をそれぞれ含む複数の駆動用半導体集積装置と、画像を表示する表示部とを備える表示装置であって、
請求項1から11までのいずれか1項に記載の半導体集積装置を制御用半導体集積装置として備え、
前記制御用半導体集積装置は、前記表示部における画像の表示を制御し、
前記伝送信号は、前記表示部に画像を表示させるための信号であることを特徴とする、表示装置。
【請求項1】
シリアル伝送用の複数の出力インターフェース回路を備える半導体集積装置であって、
各出力インターフェース回路は、
外部の伝送線路に伝送信号を送信するための送信回路と、
前記送信回路の後段に設けられた、前記伝送信号の高周波成分を減衰させる減衰部とを含み、
前記減衰部は、誘導素子および容量素子により構成され、所定の周波数帯域以外の信号を減衰させるフィルタを有することを特徴とする、半導体集積装置。
【請求項2】
前記フィルタは、ローパスフィルタであることを特徴とする、請求項1に記載の半導体集積装置。
【請求項3】
前記伝送信号は差動信号であり、
前記ローパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする、請求項2に記載の半導体集積装置。
【請求項4】
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする、請求項3に記載の半導体集積装置。
【請求項5】
前記減衰部は、その周波数特性を変更可能に構成されていることを特徴とする、請求項4に記載の半導体集積装置。
【請求項6】
前記ローパスフィルタは、2次のローパスフィルタであることを特徴とする、請求項2に記載の半導体集積装置。
【請求項7】
前記ローパスフィルタは、4次のローパスフィルタであることを特徴とする、請求項2に記載の半導体集積装置。
【請求項8】
前記ローパスフィルタは、6次のローパスフィルタであることを特徴とする、請求項2に記載の半導体集積装置。
【請求項9】
前記フィルタは、バンドパスフィルタであることを特徴とする、請求項1に記載の半導体集積装置。
【請求項10】
前記伝送信号は差動信号であり、
前記バンドパスフィルタは、前記差動信号の高周波成分を減衰させることを特徴とする、請求項9に記載の半導体集積装置。
【請求項11】
前記外部の伝送線路から見た前記減衰部のインピーダンスと、前記外部の伝送線路の特性インピーダンスとが等しいことを特徴とする、請求項10に記載の半導体集積装置。
【請求項12】
前記伝送信号を受け取る入力インターフェース回路をそれぞれ含む複数の駆動用半導体集積装置と、画像を表示する表示部とを備える表示装置であって、
請求項1から11までのいずれか1項に記載の半導体集積装置を制御用半導体集積装置として備え、
前記制御用半導体集積装置は、前記表示部における画像の表示を制御し、
前記伝送信号は、前記表示部に画像を表示させるための信号であることを特徴とする、表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【公開番号】特開2012−156847(P2012−156847A)
【公開日】平成24年8月16日(2012.8.16)
【国際特許分類】
【出願番号】特願2011−15060(P2011−15060)
【出願日】平成23年1月27日(2011.1.27)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成24年8月16日(2012.8.16)
【国際特許分類】
【出願日】平成23年1月27日(2011.1.27)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]