半導体電極構造
【課題】半導体装置の製造工程で高温下に曝された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられたＡｌ合金膜を有する半導体電極構造を提供する。
【解決手段】基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜は、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【解決手段】基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜は、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体電極構造に関するものであり、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置における半導体電極構造に関するものである。
【背景技術】
【０００２】
近年、ＩＧＢＴやパワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）などの、絶縁ゲート（ＭＯＳ）型の半導体装置が大電力を制御するパワーデバイスとして普及している。
【０００３】
図１を参照しながら一般的なＩＧＢＴの構成を説明する。ｐ型のコレクタ層にはコレクタ電極が接続されている。コレクタ層の上にｎ型のベース層が形成されている。ｎ型のベース層の上部にはｐ型のボディー領域が形成され、その内部にｎ型のエミッタ層が形成されている。２つのエミッタ層間にあるｎ型のベース層の領域がチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜およびゲート電極が形成されている。また、エミッタ層の上部にはエミッタ電極が形成されている。一般的にこれらのｎ型領域やｐ型領域は、Ｓｉなどからなる基板にＰやＢが元々含まれるか、領域ごとに決められたドーズ量、加速電圧、注入角度にてＰやＡｓ、Ｂをイオン注入した後に、領域ごとに決められた温度、時間で活性化の熱処理を行うことで形成される。
【０００４】
ＩＧＢＴのエミッタ電極上面には金属製のワイヤーやリボンが接続され、これらを通して外部端子に接続されている。コレクタ電極は回路基板などに半田層を介して直接固定し接続されている。
【０００５】
チャネル領域がｐ型のＩＧＢＴでは、エミッタ電極に負のバイアス、裏面電極に正のバイアスを印加するのと並行し、ゲート電極に正のバイアスを印加することで、チャネル領域に反転層が形成され、エミッタ層とｎ型ベース層が反転層で接続されて電流が流れる。この電流はコレクタ電極に流れる。
【０００６】
上記エミッタ電極等には、例えば純ＡｌやＡｌ−Ｓｉ合金からなるＡｌ系膜が用いられている。
【０００７】
ところで上記ＩＧＢＴの製造プロセスでは、エミッタ電極を形成後、基板の裏面よりコレクタ層のイオン注入を行う。次いで、４５０℃以下の熱処理を行うことによって注入されたイオンの活性化を図る。よって、上記エミッタ電極等には熱処理による熱応力が加わる。また、ＩＧＢＴは実使用環境において、約２００〜３００℃に繰り返し曝される場合があるが、この場合も上記電極等に熱応力が加わる。
【０００８】
しかしながら、製造プロセス時の熱処理温度が例えば約４５０℃より高くなる場合や、実使用環境において２００〜３００℃程度の高温に繰り返し曝される場合、上記電極等を構成するＡｌ系膜には、ヒロックと呼ばれる突起状の形状異常が生じたり、合金添加元素の異常析出や、接触する薄膜間で原子の相互拡散が生じ、薄膜自体が劣化する。よってこれまでは、高々４５０℃以下での熱処理しか行えず、実使用温度も低温にせざるを得なかった。
【０００９】
例えば特許文献１には、コレクタ層を活性化する目的で８００〜９５０℃の熱処理を施すことが記載されているが、この様な高温での熱処理は、配線膜の形成前に限られている。配線膜を成膜した状態では、４５０℃程度の熱処理しか施されておらず、より高温で熱処理することについては記載されていない。また、実使用環境時の耐熱性については全く評価されていない。
【００１０】
また、下地Ｓｉ基板とＡｌの相互拡散により、Ｓｉ中にスパイクが発生するリスクもあるため、必要に応じてＭｏやＴｉなどの高融点金属薄膜をＳｉ基板とＡｌ系膜の間に積層することも検討されているが、前記の耐熱性の課題には何ら効果はない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−２４２６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したように、Ａｌ系膜を形成した状態でコレクタ層活性化のための熱処理を行う場合、熱処理温度を高くすると、熱応力によりＡｌ系膜に突起状の形状異常（ヒロック）が発生するなどの問題が生じる。しかし熱処理温度を比較的低めにすると、コレクタ層の活性化に２時間程度と長時間を要したり、活性化が不十分となるリスクがある。
【００１３】
そこで従来は、上記Ａｌ系膜の膜厚を厚くし、かつ熱処理温度の上限をせいぜい４５０℃程度にしていた。しかし昨今、ＩＧＢＴなどのパワー半導体素子の特性向上が強く要求されており、より高温で熱処理してコレクタ層を十分活性化する等の必要性があることから、上記Ａｌ系膜として、熱処理温度の高温化に耐えうるものが求められている。
【００１４】
また上述した通り、半導体素子の使用環境や動作環境によっては、断続的に３００℃程度までの熱がＡｌ系膜に加わることもあるが、この様な熱負荷に対しても優れた耐熱性を発揮するＡｌ系膜が求められている。
【００１５】
更にＡｌ系膜には、耐熱性の他に低い電気抵抗率が要求される。Ａｌ系膜に含まれる合金元素の添加量が多くなると、Ａｌ系膜自体の電気抵抗率が増加してしまうため、半導体装置の製造工程で熱履歴を受けるなかで、電気抵抗率が十分に低減されることも求められている。
【００１６】
また従来では、上述した通り耐熱性確保の観点からＡｌ系膜を厚くする必要があったが、成膜の効率が悪くかつ材料コストがかかるため、Ａｌ系膜の薄膜化も求められている。
【００１７】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体装置の製造工程で高温下に曝された場合や、実使用環境下で繰り返し加熱された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられ、更には薄膜化を図ることのできるＡｌ合金膜を備えた半導体電極構造を実現することにある。
【００１８】
また本発明は、更に、上記半導体電極構造を備えた半導体素子や半導体装置、および上記Ａｌ合金膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。
【課題を解決するための手段】
【００１９】
上記課題を解決し得た本発明の半導体電極構造は、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜が、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであるところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００２０】
また本発明の半導体電極構造は、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜が、３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであるところに特徴を有するものでもある。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００２１】
本発明の好ましい実施形態において、前記Ａｌ合金膜は、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を含むものである。
【００２２】
本発明の好ましい実施形態において、前記Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏを含むものである。
【００２３】
本発明の好ましい実施形態において、前記Ａｌ合金膜は、更に、Ｇｅおよび／またはＣｕを含むものである。
【００２４】
本発明の好ましい実施形態において、前記Ａｌ合金膜中のＸ群元素の含有量は、０．１〜５原子％である。
【００２５】
本発明の好ましい実施形態において、前記Ａｌ合金膜中のＮｉおよび／またはＣｏの含有量は、０．１〜３原子％である。
【００２６】
本発明の好ましい実施形態において、前記Ａｌ合金膜中のＧｅおよび／またはＣｕの含有量は、０．１〜３原子％である。
【００２７】
本発明の好ましい実施形態において、前記高融点金属薄膜は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、Ｚｒ、ＮｂおよびＨｆよりなる群から選択される少なくとも一種の元素の金属膜または合金膜である。
【００２８】
本発明の好ましい実施形態において、前記高融点金属薄膜は、膜厚が１０ｎｍ〜１００ｎｍである。
【００２９】
本発明の好ましい実施形態において、前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である。
【００３０】
また本発明には、前記半導体電極構造のＡｌ合金膜を形成するためのスパッタリングターゲットであって、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含み、残部がＡｌおよび不可避的不純物であるところに特徴を有するスパッタリングターゲットも含まれる。
【００３１】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである。
【００３２】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｇｅおよび／またはＣｕを０．１〜３原子％含むものである。
【００３３】
本発明には、前記半導体電極構造を備え、かつ前記Ａｌ合金膜が電極に用いられた半導体素子も包含される。
【００３４】
本発明には、前記半導体電極構造を備え、かつ前記Ａｌ合金膜が電気配線に用いられた半導体素子も包含される。
【００３５】
本発明には、前記半導体素子を備えた半導体装置も包含される。
【発明の効果】
【００３６】
本発明によれば、半導体電極構造におけるＡｌ合金膜の耐熱性（特に高温耐熱性）に優れているため、例えばこのＡｌ合金膜を半導体素子の電極・電気配線として備えた、ＩＧＢＴ等の半導体装置の製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を高温で行うことができる。また、実使用環境において、約２５０〜３００℃の温度に繰り返し曝された場合であっても、特性の劣化を抑えることができる。更には、電気抵抗率が小さく、かつ薄膜化を図ることのできるＡｌ合金膜を備えた半導体素子や半導体装置を実現できる。その結果、特性の向上したパワー半導体素子、またこの半導体素子を備えて優れた特性を発揮する上記ＩＧＢＴ等の半導体装置を実現することができる。
【図面の簡単な説明】
【００３７】
【図１】図１は、一般的なＩＧＢＴの構成を示す概略断面図である。
【図２】図２は、熱処理条件とＡｌ合金膜におけるＡｌマトリックスの結晶粒径との関係を模式的に示した説明図である。
【発明を実施するための形態】
【００３８】
本発明者らは、前記課題を解決するために鋭意研究を重ねた。その結果、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜が、本発明で規定する条件（特には、Ａｌマトリックスの最大粒径を１μｍ以下）を満たすようにすれば、半導体素子の製造工程で高温熱処理を受けたり、実使用環境において繰り返し熱処理を受けた後であっても、前記Ａｌ合金膜は、ヒロック密度が１×１０９個／ｍ２未満に抑えられて優れた耐熱性を発揮し、かつ電気抵抗率が１０μΩｃｍ以下に抑えられることを見出した。以下、本発明について詳述する。
【００３９】
本発明の半導体電極構造におけるＡｌ合金膜は、膜厚が１〜５μｍであって、かつ４８０℃で３０分間保持する加熱処理（以下「加熱パターン１」ということがある）を行った後に、下記（ａ）〜（ｃ）を全て満たすところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００４０】
本発明におけるＡｌ合金膜は、前記加熱パターン１（４８０℃で３０分間保持する加熱処理）の前の熱処理の有無や、施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明におけるＡｌ合金膜は、半導体装置の製造工程で４５０〜４８０℃の高温に曝され、その後更に、前記加熱パターン１の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４１】
尚、上記加熱パターン１の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空囲気である。
【００４２】
上記（ａ）に示すＡｌマトリックスの最大粒径は、好ましくは９００ｎｍ以下、より好ましくは７００ｎｍ以下である。このＡｌマトリックスの最大粒径は、後述する実施例に示す方法で測定されるものである。
【００４３】
上記（ｂ）は、Ａｌ合金膜の表面に、加熱により形成されるヒロック（熱応力によりＡｌ合金膜に形成される突起状の形状異常）の密度を規定したものである。本発明においてヒロック密度は、好ましくは５×１０８個／ｍ２未満であり、より好ましくは１×１０８個／ｍ２以下である。このヒロック密度は、後述する実施例に示す方法で測定される。
【００４４】
上記（ｃ）に示す電気抵抗率は、好ましくは９．０μΩｃｍ以下、より好ましくは８．０μΩｃｍ以下である。この電気抵抗率は、後述する実施例で示す方法で測定される。
【００４５】
本発明のＡｌ合金膜の膜厚は、１〜５μｍである。成膜の効率や装置の小型化のために薄膜化を図る場合には、４μｍ以下とすることが好ましく、３μｍ以下とすることがより好ましい。尚、より高い耐熱性のＡｌ合金膜を得る観点からは、膜厚を１．５μｍ以上とすることが好ましく、より好ましくは２μｍ以上である。
【００４６】
また、本発明の半導体電極構造におけるＡｌ合金膜は、膜厚が１〜５μｍであって、かつ３００℃で５時間保持を５回繰り返す加熱処理（以下「加熱パターン２」ということがある）を行った後に、上記（ａ）〜（ｃ）を全て満たす点に特徴を有するものでもある。
【００４７】
この３００℃で５時間保持を５回繰り返す加熱処理は、実使用環境を想定したものである。本発明のＡｌ合金膜は、前記加熱パターン２（３００℃で５時間保持を５回繰り返す加熱処理）の前の熱処理の有無や、施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０〜４８０℃の高温に曝され、その後更に、前記加熱パターン２の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４８】
尚、上記加熱パターン２の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空雰囲気である。
【００４９】
この加熱パターン２を施したＡｌ合金膜に関する上記（ａ）〜（ｃ）および膜厚の詳細は、前記加熱パターン１の場合と同じである。
【００５０】
前記Ａｌ合金膜を得るには、下記成分組成のＡｌ合金膜とすることが推奨される。即ち、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を含むものとすることが推奨される。
【００５１】
Ｘ群元素（希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、Ｃｒ、Ｐｔ）は、耐熱性向上に寄与する元素である。
【００５２】
ここで、希土類元素とは、ランタノイド元素（周期表において、原子番号５７のＬａから原子番号７１のＬｕまでの合計１５元素）に、Ｓｃ（スカンジウム）とＹ（イットリウム）とを加えた元素群を意味する。本発明では、上記希土類元素を用いる場合、単独で用いても良いし、２種以上を併用しても良い。希土類元素のうち好ましいのは、Ｎｄ、Ｌａ、Ｇｄ、Ｃｅであり、より好ましいのは、Ｎｄ、Ｌａである。
【００５３】
上記Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、Ｃｒ、Ｐｔは、融点が概ね１６００℃以上の高融点金属元素であり、特に高温下の耐熱性向上に寄与する元素である。
【００５４】
Ｘ群元素は、単独で添加しても良いし、２種以上を併用しても良い。
【００５５】
上記Ｘ群元素の含有量（単独で含有する場合は単独の量であり、２種以上を併用するときは合計量である。）は、０．１〜５原子％であることが好ましい。Ｘ群元素の含有量が０．１原子％未満では、上記作用が有効に発揮されないため、Ｘ群元素の含有量の好ましい下限を０．１原子％とした。Ｘ群元素の含有量は、より好ましくは０．２原子％以上、更に好ましくは０．３原子％以上である。一方、Ｘ群元素の含有量が５原子％を超えると、Ａｌ合金膜の電気抵抗率が高くなり過ぎるほか、配線加工時に残渣が発生し易くなるなどの問題が生じるため、Ｘ群元素の含有量の好ましい上限を５原子％とした。Ｘ群元素の含有量は、より好ましくは３．０原子％以下であり、更に好ましくは２．０原子％以下である。
【００５６】
本発明におけるＡｌ合金膜として、上記Ｘ群元素を含有し、残部がＡｌおよび不可避的不純物のものが挙げられる。
【００５７】
前記Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏや、Ｇｅおよび／またはＣｕを含有していてもよい。
【００５８】
Ｎｉおよび／またはＣｏは、更なる耐熱性の向上を可能にする元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｎｉおよび／またはＣｏの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１〜３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、所望の効果が得られないため、好ましい下限値を０．１原子％とした。一方、Ｎｉおよび／またはＣｏの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．０原子％であり、更に好ましい上限値は０．６原子％である。
【００５９】
Ｇｅおよび／またはＣｕも、更なる耐熱性の向上に有効な元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｇｅおよび／またはＣｕの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１〜３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、上記効果を発揮させることが困難になるため、好ましい下限値を０．１原子％とした。より好ましい下限値は０．３原子％であり、更に好ましい下限値は０．５原子％である。一方、Ｇｅおよび／またはＣｕの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．５原子％であり、更に好ましい上限値は１．０原子％である。
【００６０】
本発明の半導体電極構造において、基板とＡｌ合金膜の間には高融点金属薄膜を介在させる。このような構造とすることで、基板（特にはＳｉ含有基板）とＡｌ合金膜との間の拡散を防止して半導体特性をより高めることができる。
【００６１】
前記高融点金属薄膜は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、Ｚｒ、ＮｂおよびＨｆよりなる群から選択される少なくとも一種の元素の金属膜または合金膜であることが好ましい。
【００６２】
前記高融点金属薄膜の膜厚は、１０ｎｍ〜１００ｎｍとすることが好ましい。上記膜厚が１０ｎｍ未満の場合、上記効果が十分に発揮されないため、好ましい下限値を１０ｎｍとした。一方、膜厚が１００ｎｍを超えると、この薄膜が電極膜として作用する場合、電気抵抗率が高まるとともに、材料コストや成膜時間が増大する。前記膜厚のより好ましい上限値は７０ｎｍであり、更に好ましい上限値は５０ｎｍである。
【００６３】
尚、本発明の半導体電極構造は、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えていればよく、基板と高融点金属薄膜との間や、高融点金属薄膜とＡｌ合金膜との間に他の層が形成されていてもよい。例えば、前記基板と前記高融点金属薄膜の間に、酸化シリコンや窒化シリコンなどの層間絶縁膜層、Ｓｉ、ＳｉＣ、ＧａＮなどからなる薄膜半導体層等が形成されていてもよい。
【００６４】
本発明の半導体電極構造において、基板としては、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板等が挙げられる。本発明においては、基板とＡｌ合金膜の間に高融点金属薄膜を介在させているため、上記基板を用いた場合にも、基板とＡｌ合金膜との間で拡散が生じず、優れた半導体特性を発揮する。
【００６５】
上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
【００６６】
また、上記スパッタリング法で上記Ａｌ合金膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成できるのでよい。
【００６７】
本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも本発明の範囲内に包含される。詳細には、上記ターゲットとして、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含み、残部がＡｌおよび不可避的不純物であるターゲットのほか、更に、Ｎｉおよび／またはＣｏ：０．１〜３原子％や、Ｇｅおよび／またはＣｕ：０．１〜３原子％を含むターゲットが含まれる。
【００６８】
上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状、円筒状など）に加工したものが含まれる。
【００６９】
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
【００７０】
上記高融点金属薄膜は、スパッタリング法（例えばＤＣマグネトロン・スパッタ法）にてスパッタリングターゲットを用いて形成することが望ましい。Ａｌ合金膜の場合と同様に、イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
【００７１】
また、上記スパッタリング法で上記高融点金属薄膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望の高融点金属薄膜と同一組成の高融点金属スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成の高融点金属薄膜を形成できるのでよい。
【００７２】
本発明には、上記Ａｌ合金膜を含む半導体電極構造を備えた半導体素子も包含される。本発明のＡｌ合金膜が、この半導体素子の電極や電気配線（例えば、前述したＩＧＢＴにおけるエミッタ電極等）に用いられることで、上記効果が十分に発揮される。
【００７３】
本発明の半導体装置（例えばＩＧＢＴにおける、特に半導体素子）の製造工程では、前記Ａｌ合金膜を形成後、このＡｌ合金膜に４５０〜４８０℃の高温熱処理が加わってもよい。上述した通り、本発明の半導体電極構造におけるＡｌ合金膜は、耐熱性に優れているため、上記高温に曝された場合であってもヒロックの発生が抑制される。
【００７４】
前記Ａｌ合金膜を備えた本発明の半導体電極構造（具体的には、この構造を備えた半導体素子や半導体装置）は、上述した高温での熱処理を行い得ること以外は、通常行われている方法で製造することができる。
【実施例】
【００７５】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００７６】
（実施例１）
表１，２に示す種々の下地膜（膜厚は表１，２に示す通りである）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）、ターゲットサイズ＝４インチ、成膜パワー＝２６０Ｗ／４インチの条件で成膜した。次いで、表１，２に示す種々の合金組成のＡｌ合金膜（膜厚＝１μｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００）を使用した（基板のサイズは直径４インチである）。
【００７７】
尚、上記下地膜の形成には、高融点金属ターゲットを用いた。また、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００７８】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００７９】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００８０】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１，２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１，２に示す通り４８０℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロック密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００８１】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表１，２に示す。
【００８２】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、表１，２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１，２に示す通り４８０℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行ってから、４端子法で電気抵抗率を測定した。
【００８３】
そして、表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表１，２に示す。
【００８４】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１，２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１，２に示す通り４８０℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面を、平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【００８５】
そして、表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表１，２に示す。
【００８６】
【表１】
【００８７】
【表２】
【００８８】
【表３】
【００８９】
表１，２より次のように考察できる。即ち、Ｎｏ．１，２は、従来の純Ａｌ膜またはＡｌ−ＳｉからなるＡｌ合金膜であるが、この場合、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．３〜６６は本発明の要件を満たすものであり、２回目の熱処理後も、Ａｌマトリックスの最大粒径は小さく、またヒロックの発生も抑えられ、更には電気抵抗率の小さいものが得られた。
【００９０】
熱処理条件とＡｌマトリックスの結晶粒径の関係について、この実施例１で得られた結果の傾向を図２に示す。この図２において、本発明のＡｌ合金膜は、１回目の熱処理後のＡｌマトリックスの結晶粒が、いずれの加熱温度（４５０℃、４８０℃）においても小さく、かつ２回目の熱処理として４８０℃で３０分間の熱処理を施した後も、Ａｌマトリックスの結晶粒径は１回目の熱処理後とほとんど変わらず、Ａｌマトリックスの結晶粒は小さいままであった。これに対し、比較例に相当するＡｌ合金膜は、１回目の熱処理として４８０℃で３０分間加熱保持する熱処理を施したところ、Ａｌマトリックスの結晶粒が著しく粗大化した。
【００９１】
（実施例２）
表４，５に示す種々の下地膜（膜厚は表４，５に示す通りである）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）、ターゲットサイズ＝４インチ、成膜パワー＝２６０Ｗ／４インチの条件で成膜した。次いで、表４，５に示す種々の合金組成のＡｌ合金膜（膜厚＝１μｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００）を使用した（基板サイズは直径４インチである）。
【００９２】
尚、上記下地膜の形成には、高融点金属ターゲットを用いた。また、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００９３】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００９４】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００９５】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表４，５に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４，５に示す通り、３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロックの密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００９６】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表４，５に示す。
【００９７】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、表４，５に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４，５に示す通り、３００℃で５時間保持する加熱処理を５回繰り返し施してから（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）、４端子法で電気抵抗率を測定した。
【００９８】
そして表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表４，５に示す。
【００９９】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表４，５に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４，５に示す通り、３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面を平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【０１００】
そして表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表４，５に示す。
【０１０１】
【表４】
【０１０２】
【表５】
【０１０３】
表４，５より次のように考察できる。即ち、Ｎｏ．１，２は本発明の要件を満たすものでなく、繰り返し熱処理を施した後のＡｌマトリックスの最大粒径は大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．３〜６８は本発明の要件を満たすものであり、２回目の熱処理後も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【０１０４】
尚、表４において、Ａｌ−２Ｎｄについては、２回目の熱処理における繰り返し回数を１０回（Ｎｏ．６）、３０回（Ｎｏ．７）とした場合についても評価したが、この様に繰り返し回数を増加させた場合も、繰り返し回数が５回の場合と同様に良好な特性を示した。
【０１０５】
（実施例３）
表６に示す下地膜（膜厚は表６に示す通りである）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）、ターゲットサイズ＝４インチ、成膜パワー＝２６０Ｗ／４インチの条件で成膜した。次いで、表６に示す種々の合金組成のＡｌ合金膜を、表６に示す通り膜厚を変えて（膜厚＝１〜４μｍ）、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００）を使用した（基板のサイズは直径４インチである）。
【０１０６】
尚、上記下地膜の形成には、高融点金属ターゲットを用いた。また、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【０１０７】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【０１０８】
上記のようにして成膜したＡｌ合金膜に対し、実施例１と同様に、熱処理を施した後、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。その結果を表６に示す。
【０１０９】
【表６】
【０１１０】
表６より次のように考察できる。即ち、Ｎｏ．１〜４は本発明の要件を満たすものでなく、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜１２は本発明の要件を満たすものであり、２回目の熱処理後も、いずれの膜厚の場合も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【０１１１】
尚、実施例１〜３において、１回目の熱処理はいずれの温度についても保持時間が３０分であるが、この保持時間を２００分とした場合であっても同様の結果が得られた。
【技術分野】
【０００１】
本発明は、半導体電極構造に関するものであり、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置における半導体電極構造に関するものである。
【背景技術】
【０００２】
近年、ＩＧＢＴやパワーＭＯＳＦＥＴ（パワーＭＯＳ型電界効果トランジスタ）などの、絶縁ゲート（ＭＯＳ）型の半導体装置が大電力を制御するパワーデバイスとして普及している。
【０００３】
図１を参照しながら一般的なＩＧＢＴの構成を説明する。ｐ型のコレクタ層にはコレクタ電極が接続されている。コレクタ層の上にｎ型のベース層が形成されている。ｎ型のベース層の上部にはｐ型のボディー領域が形成され、その内部にｎ型のエミッタ層が形成されている。２つのエミッタ層間にあるｎ型のベース層の領域がチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜およびゲート電極が形成されている。また、エミッタ層の上部にはエミッタ電極が形成されている。一般的にこれらのｎ型領域やｐ型領域は、Ｓｉなどからなる基板にＰやＢが元々含まれるか、領域ごとに決められたドーズ量、加速電圧、注入角度にてＰやＡｓ、Ｂをイオン注入した後に、領域ごとに決められた温度、時間で活性化の熱処理を行うことで形成される。
【０００４】
ＩＧＢＴのエミッタ電極上面には金属製のワイヤーやリボンが接続され、これらを通して外部端子に接続されている。コレクタ電極は回路基板などに半田層を介して直接固定し接続されている。
【０００５】
チャネル領域がｐ型のＩＧＢＴでは、エミッタ電極に負のバイアス、裏面電極に正のバイアスを印加するのと並行し、ゲート電極に正のバイアスを印加することで、チャネル領域に反転層が形成され、エミッタ層とｎ型ベース層が反転層で接続されて電流が流れる。この電流はコレクタ電極に流れる。
【０００６】
上記エミッタ電極等には、例えば純ＡｌやＡｌ−Ｓｉ合金からなるＡｌ系膜が用いられている。
【０００７】
ところで上記ＩＧＢＴの製造プロセスでは、エミッタ電極を形成後、基板の裏面よりコレクタ層のイオン注入を行う。次いで、４５０℃以下の熱処理を行うことによって注入されたイオンの活性化を図る。よって、上記エミッタ電極等には熱処理による熱応力が加わる。また、ＩＧＢＴは実使用環境において、約２００〜３００℃に繰り返し曝される場合があるが、この場合も上記電極等に熱応力が加わる。
【０００８】
しかしながら、製造プロセス時の熱処理温度が例えば約４５０℃より高くなる場合や、実使用環境において２００〜３００℃程度の高温に繰り返し曝される場合、上記電極等を構成するＡｌ系膜には、ヒロックと呼ばれる突起状の形状異常が生じたり、合金添加元素の異常析出や、接触する薄膜間で原子の相互拡散が生じ、薄膜自体が劣化する。よってこれまでは、高々４５０℃以下での熱処理しか行えず、実使用温度も低温にせざるを得なかった。
【０００９】
例えば特許文献１には、コレクタ層を活性化する目的で８００〜９５０℃の熱処理を施すことが記載されているが、この様な高温での熱処理は、配線膜の形成前に限られている。配線膜を成膜した状態では、４５０℃程度の熱処理しか施されておらず、より高温で熱処理することについては記載されていない。また、実使用環境時の耐熱性については全く評価されていない。
【００１０】
また、下地Ｓｉ基板とＡｌの相互拡散により、Ｓｉ中にスパイクが発生するリスクもあるため、必要に応じてＭｏやＴｉなどの高融点金属薄膜をＳｉ基板とＡｌ系膜の間に積層することも検討されているが、前記の耐熱性の課題には何ら効果はない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−２４２６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したように、Ａｌ系膜を形成した状態でコレクタ層活性化のための熱処理を行う場合、熱処理温度を高くすると、熱応力によりＡｌ系膜に突起状の形状異常（ヒロック）が発生するなどの問題が生じる。しかし熱処理温度を比較的低めにすると、コレクタ層の活性化に２時間程度と長時間を要したり、活性化が不十分となるリスクがある。
【００１３】
そこで従来は、上記Ａｌ系膜の膜厚を厚くし、かつ熱処理温度の上限をせいぜい４５０℃程度にしていた。しかし昨今、ＩＧＢＴなどのパワー半導体素子の特性向上が強く要求されており、より高温で熱処理してコレクタ層を十分活性化する等の必要性があることから、上記Ａｌ系膜として、熱処理温度の高温化に耐えうるものが求められている。
【００１４】
また上述した通り、半導体素子の使用環境や動作環境によっては、断続的に３００℃程度までの熱がＡｌ系膜に加わることもあるが、この様な熱負荷に対しても優れた耐熱性を発揮するＡｌ系膜が求められている。
【００１５】
更にＡｌ系膜には、耐熱性の他に低い電気抵抗率が要求される。Ａｌ系膜に含まれる合金元素の添加量が多くなると、Ａｌ系膜自体の電気抵抗率が増加してしまうため、半導体装置の製造工程で熱履歴を受けるなかで、電気抵抗率が十分に低減されることも求められている。
【００１６】
また従来では、上述した通り耐熱性確保の観点からＡｌ系膜を厚くする必要があったが、成膜の効率が悪くかつ材料コストがかかるため、Ａｌ系膜の薄膜化も求められている。
【００１７】
本発明は上記事情に鑑みてなされたものであり、その目的は、半導体装置の製造工程で高温下に曝された場合や、実使用環境下で繰り返し加熱された場合であっても、ヒロックの発生が抑制されて耐熱性に優れ、かつ膜自体の電気抵抗率が低く抑えられ、更には薄膜化を図ることのできるＡｌ合金膜を備えた半導体電極構造を実現することにある。
【００１８】
また本発明は、更に、上記半導体電極構造を備えた半導体素子や半導体装置、および上記Ａｌ合金膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。
【課題を解決するための手段】
【００１９】
上記課題を解決し得た本発明の半導体電極構造は、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜が、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであるところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００２０】
また本発明の半導体電極構造は、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜が、３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであるところに特徴を有するものでもある。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００２１】
本発明の好ましい実施形態において、前記Ａｌ合金膜は、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を含むものである。
【００２２】
本発明の好ましい実施形態において、前記Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏを含むものである。
【００２３】
本発明の好ましい実施形態において、前記Ａｌ合金膜は、更に、Ｇｅおよび／またはＣｕを含むものである。
【００２４】
本発明の好ましい実施形態において、前記Ａｌ合金膜中のＸ群元素の含有量は、０．１〜５原子％である。
【００２５】
本発明の好ましい実施形態において、前記Ａｌ合金膜中のＮｉおよび／またはＣｏの含有量は、０．１〜３原子％である。
【００２６】
本発明の好ましい実施形態において、前記Ａｌ合金膜中のＧｅおよび／またはＣｕの含有量は、０．１〜３原子％である。
【００２７】
本発明の好ましい実施形態において、前記高融点金属薄膜は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、Ｚｒ、ＮｂおよびＨｆよりなる群から選択される少なくとも一種の元素の金属膜または合金膜である。
【００２８】
本発明の好ましい実施形態において、前記高融点金属薄膜は、膜厚が１０ｎｍ〜１００ｎｍである。
【００２９】
本発明の好ましい実施形態において、前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である。
【００３０】
また本発明には、前記半導体電極構造のＡｌ合金膜を形成するためのスパッタリングターゲットであって、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含み、残部がＡｌおよび不可避的不純物であるところに特徴を有するスパッタリングターゲットも含まれる。
【００３１】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである。
【００３２】
本発明の好ましい実施形態において、前記スパッタリングターゲットは、更に、Ｇｅおよび／またはＣｕを０．１〜３原子％含むものである。
【００３３】
本発明には、前記半導体電極構造を備え、かつ前記Ａｌ合金膜が電極に用いられた半導体素子も包含される。
【００３４】
本発明には、前記半導体電極構造を備え、かつ前記Ａｌ合金膜が電気配線に用いられた半導体素子も包含される。
【００３５】
本発明には、前記半導体素子を備えた半導体装置も包含される。
【発明の効果】
【００３６】
本発明によれば、半導体電極構造におけるＡｌ合金膜の耐熱性（特に高温耐熱性）に優れているため、例えばこのＡｌ合金膜を半導体素子の電極・電気配線として備えた、ＩＧＢＴ等の半導体装置の製造プロセスにおいて、コレクタ層のイオン活性化等のための熱処理を高温で行うことができる。また、実使用環境において、約２５０〜３００℃の温度に繰り返し曝された場合であっても、特性の劣化を抑えることができる。更には、電気抵抗率が小さく、かつ薄膜化を図ることのできるＡｌ合金膜を備えた半導体素子や半導体装置を実現できる。その結果、特性の向上したパワー半導体素子、またこの半導体素子を備えて優れた特性を発揮する上記ＩＧＢＴ等の半導体装置を実現することができる。
【図面の簡単な説明】
【００３７】
【図１】図１は、一般的なＩＧＢＴの構成を示す概略断面図である。
【図２】図２は、熱処理条件とＡｌ合金膜におけるＡｌマトリックスの結晶粒径との関係を模式的に示した説明図である。
【発明を実施するための形態】
【００３８】
本発明者らは、前記課題を解決するために鋭意研究を重ねた。その結果、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、前記Ａｌ合金膜が、本発明で規定する条件（特には、Ａｌマトリックスの最大粒径を１μｍ以下）を満たすようにすれば、半導体素子の製造工程で高温熱処理を受けたり、実使用環境において繰り返し熱処理を受けた後であっても、前記Ａｌ合金膜は、ヒロック密度が１×１０９個／ｍ２未満に抑えられて優れた耐熱性を発揮し、かつ電気抵抗率が１０μΩｃｍ以下に抑えられることを見出した。以下、本発明について詳述する。
【００３９】
本発明の半導体電極構造におけるＡｌ合金膜は、膜厚が１〜５μｍであって、かつ４８０℃で３０分間保持する加熱処理（以下「加熱パターン１」ということがある）を行った後に、下記（ａ）〜（ｃ）を全て満たすところに特徴を有する。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【００４０】
本発明におけるＡｌ合金膜は、前記加熱パターン１（４８０℃で３０分間保持する加熱処理）の前の熱処理の有無や、施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明におけるＡｌ合金膜は、半導体装置の製造工程で４５０〜４８０℃の高温に曝され、その後更に、前記加熱パターン１の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４１】
尚、上記加熱パターン１の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空囲気である。
【００４２】
上記（ａ）に示すＡｌマトリックスの最大粒径は、好ましくは９００ｎｍ以下、より好ましくは７００ｎｍ以下である。このＡｌマトリックスの最大粒径は、後述する実施例に示す方法で測定されるものである。
【００４３】
上記（ｂ）は、Ａｌ合金膜の表面に、加熱により形成されるヒロック（熱応力によりＡｌ合金膜に形成される突起状の形状異常）の密度を規定したものである。本発明においてヒロック密度は、好ましくは５×１０８個／ｍ２未満であり、より好ましくは１×１０８個／ｍ２以下である。このヒロック密度は、後述する実施例に示す方法で測定される。
【００４４】
上記（ｃ）に示す電気抵抗率は、好ましくは９．０μΩｃｍ以下、より好ましくは８．０μΩｃｍ以下である。この電気抵抗率は、後述する実施例で示す方法で測定される。
【００４５】
本発明のＡｌ合金膜の膜厚は、１〜５μｍである。成膜の効率や装置の小型化のために薄膜化を図る場合には、４μｍ以下とすることが好ましく、３μｍ以下とすることがより好ましい。尚、より高い耐熱性のＡｌ合金膜を得る観点からは、膜厚を１．５μｍ以上とすることが好ましく、より好ましくは２μｍ以上である。
【００４６】
また、本発明の半導体電極構造におけるＡｌ合金膜は、膜厚が１〜５μｍであって、かつ３００℃で５時間保持を５回繰り返す加熱処理（以下「加熱パターン２」ということがある）を行った後に、上記（ａ）〜（ｃ）を全て満たす点に特徴を有するものでもある。
【００４７】
この３００℃で５時間保持を５回繰り返す加熱処理は、実使用環境を想定したものである。本発明のＡｌ合金膜は、前記加熱パターン２（３００℃で５時間保持を５回繰り返す加熱処理）の前の熱処理の有無や、施された熱処理の条件によらず、上記（ａ）〜（ｃ）を全て満たすものである。よって本発明のＡｌ合金膜は、半導体装置の製造工程で４５０〜４８０℃の高温に曝され、その後更に、前記加熱パターン２の加熱処理が施された場合であっても、上記（ａ）〜（ｃ）を全て満たす。
【００４８】
尚、上記加熱パターン２の加熱雰囲気は、不活性ガス（Ｎ2）雰囲気または真空雰囲気である。
【００４９】
この加熱パターン２を施したＡｌ合金膜に関する上記（ａ）〜（ｃ）および膜厚の詳細は、前記加熱パターン１の場合と同じである。
【００５０】
前記Ａｌ合金膜を得るには、下記成分組成のＡｌ合金膜とすることが推奨される。即ち、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を含むものとすることが推奨される。
【００５１】
Ｘ群元素（希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、Ｃｒ、Ｐｔ）は、耐熱性向上に寄与する元素である。
【００５２】
ここで、希土類元素とは、ランタノイド元素（周期表において、原子番号５７のＬａから原子番号７１のＬｕまでの合計１５元素）に、Ｓｃ（スカンジウム）とＹ（イットリウム）とを加えた元素群を意味する。本発明では、上記希土類元素を用いる場合、単独で用いても良いし、２種以上を併用しても良い。希土類元素のうち好ましいのは、Ｎｄ、Ｌａ、Ｇｄ、Ｃｅであり、より好ましいのは、Ｎｄ、Ｌａである。
【００５３】
上記Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、Ｃｒ、Ｐｔは、融点が概ね１６００℃以上の高融点金属元素であり、特に高温下の耐熱性向上に寄与する元素である。
【００５４】
Ｘ群元素は、単独で添加しても良いし、２種以上を併用しても良い。
【００５５】
上記Ｘ群元素の含有量（単独で含有する場合は単独の量であり、２種以上を併用するときは合計量である。）は、０．１〜５原子％であることが好ましい。Ｘ群元素の含有量が０．１原子％未満では、上記作用が有効に発揮されないため、Ｘ群元素の含有量の好ましい下限を０．１原子％とした。Ｘ群元素の含有量は、より好ましくは０．２原子％以上、更に好ましくは０．３原子％以上である。一方、Ｘ群元素の含有量が５原子％を超えると、Ａｌ合金膜の電気抵抗率が高くなり過ぎるほか、配線加工時に残渣が発生し易くなるなどの問題が生じるため、Ｘ群元素の含有量の好ましい上限を５原子％とした。Ｘ群元素の含有量は、より好ましくは３．０原子％以下であり、更に好ましくは２．０原子％以下である。
【００５６】
本発明におけるＡｌ合金膜として、上記Ｘ群元素を含有し、残部がＡｌおよび不可避的不純物のものが挙げられる。
【００５７】
前記Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏや、Ｇｅおよび／またはＣｕを含有していてもよい。
【００５８】
Ｎｉおよび／またはＣｏは、更なる耐熱性の向上を可能にする元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｎｉおよび／またはＣｏの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１〜３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、所望の効果が得られないため、好ましい下限値を０．１原子％とした。一方、Ｎｉおよび／またはＣｏの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．０原子％であり、更に好ましい上限値は０．６原子％である。
【００５９】
Ｇｅおよび／またはＣｕも、更なる耐熱性の向上に有効な元素である。これらは単独で添加しても良いし、両方を添加しても良い。このような作用を有効に発揮させるためには、Ｇｅおよび／またはＣｕの含有量（単独の場合は単独の含有量であり、両方を含有する場合は合計量である）を０．１〜３原子％とすることが好ましい。上記元素の含有量が０．１原子％未満の場合、上記効果を発揮させることが困難になるため、好ましい下限値を０．１原子％とした。より好ましい下限値は０．３原子％であり、更に好ましい下限値は０．５原子％である。一方、Ｇｅおよび／またはＣｕの含有量が３原子％を超えると、Ａｌ合金膜の電気抵抗率が高まる。上記元素のより好ましい上限値は１．５原子％であり、更に好ましい上限値は１．０原子％である。
【００６０】
本発明の半導体電極構造において、基板とＡｌ合金膜の間には高融点金属薄膜を介在させる。このような構造とすることで、基板（特にはＳｉ含有基板）とＡｌ合金膜との間の拡散を防止して半導体特性をより高めることができる。
【００６１】
前記高融点金属薄膜は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、Ｚｒ、ＮｂおよびＨｆよりなる群から選択される少なくとも一種の元素の金属膜または合金膜であることが好ましい。
【００６２】
前記高融点金属薄膜の膜厚は、１０ｎｍ〜１００ｎｍとすることが好ましい。上記膜厚が１０ｎｍ未満の場合、上記効果が十分に発揮されないため、好ましい下限値を１０ｎｍとした。一方、膜厚が１００ｎｍを超えると、この薄膜が電極膜として作用する場合、電気抵抗率が高まるとともに、材料コストや成膜時間が増大する。前記膜厚のより好ましい上限値は７０ｎｍであり、更に好ましい上限値は５０ｎｍである。
【００６３】
尚、本発明の半導体電極構造は、基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えていればよく、基板と高融点金属薄膜との間や、高融点金属薄膜とＡｌ合金膜との間に他の層が形成されていてもよい。例えば、前記基板と前記高融点金属薄膜の間に、酸化シリコンや窒化シリコンなどの層間絶縁膜層、Ｓｉ、ＳｉＣ、ＧａＮなどからなる薄膜半導体層等が形成されていてもよい。
【００６４】
本発明の半導体電極構造において、基板としては、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板等が挙げられる。本発明においては、基板とＡｌ合金膜の間に高融点金属薄膜を介在させているため、上記基板を用いた場合にも、基板とＡｌ合金膜との間で拡散が生じず、優れた半導体特性を発揮する。
【００６５】
上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
【００６６】
また、上記スパッタリング法で上記Ａｌ合金膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望のＡｌ合金膜と同一組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成のＡｌ合金膜を形成できるのでよい。
【００６７】
本発明には、前述したＡｌ合金膜と同じ組成のスパッタリングターゲットも本発明の範囲内に包含される。詳細には、上記ターゲットとして、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含み、残部がＡｌおよび不可避的不純物であるターゲットのほか、更に、Ｎｉおよび／またはＣｏ：０．１〜３原子％や、Ｇｅおよび／またはＣｕ：０．１〜３原子％を含むターゲットが含まれる。
【００６８】
上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状、円筒状など）に加工したものが含まれる。
【００６９】
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
【００７０】
上記高融点金属薄膜は、スパッタリング法（例えばＤＣマグネトロン・スパッタ法）にてスパッタリングターゲットを用いて形成することが望ましい。Ａｌ合金膜の場合と同様に、イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
【００７１】
また、上記スパッタリング法で上記高融点金属薄膜を形成するには、上記ターゲットとして、前述した元素を含むものであって、所望の高融点金属薄膜と同一組成の高融点金属スパッタリングターゲットを用いれば、組成ズレの恐れがなく、所望の成分組成の高融点金属薄膜を形成できるのでよい。
【００７２】
本発明には、上記Ａｌ合金膜を含む半導体電極構造を備えた半導体素子も包含される。本発明のＡｌ合金膜が、この半導体素子の電極や電気配線（例えば、前述したＩＧＢＴにおけるエミッタ電極等）に用いられることで、上記効果が十分に発揮される。
【００７３】
本発明の半導体装置（例えばＩＧＢＴにおける、特に半導体素子）の製造工程では、前記Ａｌ合金膜を形成後、このＡｌ合金膜に４５０〜４８０℃の高温熱処理が加わってもよい。上述した通り、本発明の半導体電極構造におけるＡｌ合金膜は、耐熱性に優れているため、上記高温に曝された場合であってもヒロックの発生が抑制される。
【００７４】
前記Ａｌ合金膜を備えた本発明の半導体電極構造（具体的には、この構造を備えた半導体素子や半導体装置）は、上述した高温での熱処理を行い得ること以外は、通常行われている方法で製造することができる。
【実施例】
【００７５】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００７６】
（実施例１）
表１，２に示す種々の下地膜（膜厚は表１，２に示す通りである）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）、ターゲットサイズ＝４インチ、成膜パワー＝２６０Ｗ／４インチの条件で成膜した。次いで、表１，２に示す種々の合金組成のＡｌ合金膜（膜厚＝１μｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００）を使用した（基板のサイズは直径４インチである）。
【００７７】
尚、上記下地膜の形成には、高融点金属ターゲットを用いた。また、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００７８】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００７９】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００８０】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１，２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１，２に示す通り４８０℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロック密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００８１】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表１，２に示す。
【００８２】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、表１，２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１，２に示す通り４８０℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行ってから、４端子法で電気抵抗率を測定した。
【００８３】
そして、表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表１，２に示す。
【００８４】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表１，２に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで表１，２に示す通り４８０℃で３０分間保持する加熱処理（２回目の熱処理、加熱パターン１）を行った。そして、加熱処理後のＡｌ合金膜の表面を、平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【００８５】
そして、表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表１，２に示す。
【００８６】
【表１】
【００８７】
【表２】
【００８８】
【表３】
【００８９】
表１，２より次のように考察できる。即ち、Ｎｏ．１，２は、従来の純Ａｌ膜またはＡｌ−ＳｉからなるＡｌ合金膜であるが、この場合、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．３〜６６は本発明の要件を満たすものであり、２回目の熱処理後も、Ａｌマトリックスの最大粒径は小さく、またヒロックの発生も抑えられ、更には電気抵抗率の小さいものが得られた。
【００９０】
熱処理条件とＡｌマトリックスの結晶粒径の関係について、この実施例１で得られた結果の傾向を図２に示す。この図２において、本発明のＡｌ合金膜は、１回目の熱処理後のＡｌマトリックスの結晶粒が、いずれの加熱温度（４５０℃、４８０℃）においても小さく、かつ２回目の熱処理として４８０℃で３０分間の熱処理を施した後も、Ａｌマトリックスの結晶粒径は１回目の熱処理後とほとんど変わらず、Ａｌマトリックスの結晶粒は小さいままであった。これに対し、比較例に相当するＡｌ合金膜は、１回目の熱処理として４８０℃で３０分間加熱保持する熱処理を施したところ、Ａｌマトリックスの結晶粒が著しく粗大化した。
【００９１】
（実施例２）
表４，５に示す種々の下地膜（膜厚は表４，５に示す通りである）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）、ターゲットサイズ＝４インチ、成膜パワー＝２６０Ｗ／４インチの条件で成膜した。次いで、表４，５に示す種々の合金組成のＡｌ合金膜（膜厚＝１μｍ）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００）を使用した（基板サイズは直径４インチである）。
【００９２】
尚、上記下地膜の形成には、高融点金属ターゲットを用いた。また、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【００９３】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【００９４】
上記のようにして成膜したＡｌ合金膜に対し、下記に示す加熱処理を施した後に、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。詳細について以下に示す。
【００９５】
（１）加熱処理後の耐熱性
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表４，５に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４，５に示す通り、３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面性状を光学顕微鏡（倍率：５００倍）で観察し、ヒロックの密度（個／ｍ2）を測定した。尚、この測定では、直径０．１μｍ以上のヒロックを対象とした。
【００９６】
そして、表３に示す判断基準により耐熱性を評価した。本実施例では◎、○および△を合格とした。その結果を表４，５に示す。
【００９７】
（２）加熱処理後のＡｌ合金膜の電気抵抗率（配線抵抗）
成膜後のＡｌ合金膜に１０μｍ幅のラインアンドスペースパターンを形成したものに対し、不活性ガス（Ｎ2）雰囲気下にて、表４，５に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４，５に示す通り、３００℃で５時間保持する加熱処理を５回繰り返し施してから（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）、４端子法で電気抵抗率を測定した。
【００９８】
そして表３に示す判断基準により電気抵抗率を評価した。本実施例では◎、○および△を合格とした。その結果を表４，５に示す。
【００９９】
（３）加熱処理後のＡｌマトリックスの最大粒径
成膜後のＡｌ合金膜に対し、不活性ガス（Ｎ2）雰囲気下にて、表４，５に示す通り、半導体素子の製造工程で配線材料に加わる熱処理を模擬して、４５０℃、４８０℃の各温度で３０分間保持する加熱処理（１回目の熱処理）を行い、次いで、実使用環境時で加わる熱処理を模擬して、表４，５に示す通り、３００℃で５時間保持する加熱処理を５回繰り返し施した（２回目の熱処理、加熱パターン２、一部の試料については、加熱処理の回数を１０回または３０回とした）。そして加熱処理後のＡｌ合金膜の表面を平面ＴＥＭ（透過電子顕微鏡、倍率１５万倍）で観察した。観察は、各サンプルの任意の場所において、３視野（一視野は１．２μｍ×１．６μｍ）行い、３視野中に観察されるＡｌマトリックス粒径（円相当直径）の最大値を最大粒径とした。
【０１００】
そして表３に記載の判断基準により粒径を評価し、本実施例では◎、○および△を合格とした。その結果を表４，５に示す。
【０１０１】
【表４】
【０１０２】
【表５】
【０１０３】
表４，５より次のように考察できる。即ち、Ｎｏ．１，２は本発明の要件を満たすものでなく、繰り返し熱処理を施した後のＡｌマトリックスの最大粒径は大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．３〜６８は本発明の要件を満たすものであり、２回目の熱処理後も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【０１０４】
尚、表４において、Ａｌ−２Ｎｄについては、２回目の熱処理における繰り返し回数を１０回（Ｎｏ．６）、３０回（Ｎｏ．７）とした場合についても評価したが、この様に繰り返し回数を増加させた場合も、繰り返し回数が５回の場合と同様に良好な特性を示した。
【０１０５】
（実施例３）
表６に示す下地膜（膜厚は表６に示す通りである）を、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）、ターゲットサイズ＝４インチ、成膜パワー＝２６０Ｗ／４インチの条件で成膜した。次いで、表６に示す種々の合金組成のＡｌ合金膜を、表６に示す通り膜厚を変えて（膜厚＝１〜４μｍ）、ＤＣマグネトロン・スパッタ法にて、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温）の条件で成膜した。基板として、単結晶シリコン基板（面方位１００）を使用した（基板のサイズは直径４インチである）。
【０１０６】
尚、上記下地膜の形成には、高融点金属ターゲットを用いた。また、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
【０１０７】
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
【０１０８】
上記のようにして成膜したＡｌ合金膜に対し、実施例１と同様に、熱処理を施した後、耐熱性、Ａｌ合金膜の電気抵抗率、Ａｌマトリックスの最大粒径を測定した。その結果を表６に示す。
【０１０９】
【表６】
【０１１０】
表６より次のように考察できる。即ち、Ｎｏ．１〜４は本発明の要件を満たすものでなく、熱処理を施した後のＡｌマトリックスの最大粒径が大きく、またヒロックが規定範囲を超えて過剰に発生した。これに対し、Ｎｏ．５〜１２は本発明の要件を満たすものであり、２回目の熱処理後も、いずれの膜厚の場合も、Ａｌマトリックスの最大粒径は小さく、ヒロック密度が小さく、かつ電気抵抗率の小さいものが得られた。
【０１１１】
尚、実施例１〜３において、１回目の熱処理はいずれの温度についても保持時間が３０分であるが、この保持時間を２００分とした場合であっても同様の結果が得られた。
【特許請求の範囲】
【請求項１】
基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、
前記Ａｌ合金膜は、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項２】
基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、
前記Ａｌ合金膜は、３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項３】
前記Ａｌ合金膜は、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を含むものである請求項１または２に記載の半導体電極構造。
【請求項４】
前記Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏを含むものである請求項３に記載の半導体電極構造。
【請求項５】
前記Ａｌ合金膜は、更に、Ｇｅおよび／またはＣｕを含むものである請求項３または４に記載の半導体電極構造。
【請求項６】
前記Ａｌ合金膜中のＸ群元素の含有量は、０．１〜５原子％である請求項３〜５のいずれかに記載の半導体電極構造。
【請求項７】
前記Ａｌ合金膜中のＮｉおよび／またはＣｏの含有量は、０．１〜３原子％である請求項４〜６のいずれかに記載の半導体電極構造。
【請求項８】
前記Ａｌ合金膜中のＧｅおよび／またはＣｕの含有量は、０．１〜３原子％である請求項５〜７のいずれかに記載の半導体電極構造。
【請求項９】
前記高融点金属薄膜は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、Ｚｒ、ＮｂおよびＨｆよりなる群から選択される少なくとも一種の元素の金属膜または合金膜である請求項１〜８のいずれかに記載の半導体電極構造。
【請求項１０】
前記高融点金属薄膜は、膜厚が１０ｎｍ〜１００ｎｍである請求項１〜９のいずれかに記載の半導体電極構造。
【請求項１１】
前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である請求項１〜１０のいずれかに記載の半導体電極構造。
【請求項１２】
請求項１〜１１のいずれかに記載の半導体電極構造のＡｌ合金膜を形成するためのスパッタリングターゲットであって、
希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含み、残部がＡｌおよび不可避的不純物であることを特徴とするスパッタリングターゲット。
【請求項１３】
更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである請求項１２に記載のスパッタリングターゲット。
【請求項１４】
更に、Ｇｅおよび／またはＣｕを０．１〜３原子％含むものである請求項１２または１３に記載のスパッタリングターゲット。
【請求項１５】
請求項１〜１１のいずれかに記載の半導体電極構造を備え、かつ前記Ａｌ合金膜が電極に用いられた半導体素子。
【請求項１６】
請求項１〜１１のいずれかに記載の半導体電極構造を備え、かつ前記Ａｌ合金膜が電気配線に用いられた半導体素子。
【請求項１７】
請求項１５または１６に記載の半導体素子を備えた半導体装置。
【請求項１】
基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、
前記Ａｌ合金膜は、４８０℃で３０分間保持する加熱処理を行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項２】
基板上に少なくとも、基板側から順に、高融点金属薄膜と、Ａｌ合金膜とを備えた半導体電極構造であって、
前記Ａｌ合金膜は、３００℃で５時間保持する加熱処理を５回繰り返し行った後に下記（ａ）〜（ｃ）を全て満たし、かつ膜厚が１〜５μｍであることを特徴とする半導体電極構造。
（ａ）Ａｌマトリックスの最大粒径が１μｍ以下
（ｂ）ヒロック密度が１×１０９個／ｍ２未満
（ｃ）電気抵抗率が１０μΩｃｍ以下
【請求項３】
前記Ａｌ合金膜は、希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を含むものである請求項１または２に記載の半導体電極構造。
【請求項４】
前記Ａｌ合金膜は、更に、Ｎｉおよび／またはＣｏを含むものである請求項３に記載の半導体電極構造。
【請求項５】
前記Ａｌ合金膜は、更に、Ｇｅおよび／またはＣｕを含むものである請求項３または４に記載の半導体電極構造。
【請求項６】
前記Ａｌ合金膜中のＸ群元素の含有量は、０．１〜５原子％である請求項３〜５のいずれかに記載の半導体電極構造。
【請求項７】
前記Ａｌ合金膜中のＮｉおよび／またはＣｏの含有量は、０．１〜３原子％である請求項４〜６のいずれかに記載の半導体電極構造。
【請求項８】
前記Ａｌ合金膜中のＧｅおよび／またはＣｕの含有量は、０．１〜３原子％である請求項５〜７のいずれかに記載の半導体電極構造。
【請求項９】
前記高融点金属薄膜は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、Ｚｒ、ＮｂおよびＨｆよりなる群から選択される少なくとも一種の元素の金属膜または合金膜である請求項１〜８のいずれかに記載の半導体電極構造。
【請求項１０】
前記高融点金属薄膜は、膜厚が１０ｎｍ〜１００ｎｍである請求項１〜９のいずれかに記載の半導体電極構造。
【請求項１１】
前記基板は、Ｓｉ基板、ＳｉＣ基板、またはＧａＮ基板である請求項１〜１０のいずれかに記載の半導体電極構造。
【請求項１２】
請求項１〜１１のいずれかに記載の半導体電極構造のＡｌ合金膜を形成するためのスパッタリングターゲットであって、
希土類元素、Ｔａ、Ｎｂ、Ｒｅ、Ｚｒ、Ｗ、Ｍｏ、Ｖ、Ｈｆ、Ｔｉ、ＣｒおよびＰｔよりなる群（Ｘ群）から選択される少なくとも一種の元素（Ｘ群元素）を０．１〜５原子％含み、残部がＡｌおよび不可避的不純物であることを特徴とするスパッタリングターゲット。
【請求項１３】
更に、Ｎｉおよび／またはＣｏを０．１〜３原子％含むものである請求項１２に記載のスパッタリングターゲット。
【請求項１４】
更に、Ｇｅおよび／またはＣｕを０．１〜３原子％含むものである請求項１２または１３に記載のスパッタリングターゲット。
【請求項１５】
請求項１〜１１のいずれかに記載の半導体電極構造を備え、かつ前記Ａｌ合金膜が電極に用いられた半導体素子。
【請求項１６】
請求項１〜１１のいずれかに記載の半導体電極構造を備え、かつ前記Ａｌ合金膜が電気配線に用いられた半導体素子。
【請求項１７】
請求項１５または１６に記載の半導体素子を備えた半導体装置。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−２４３８７７（Ｐ２０１２−２４３８７７Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１０７９２（Ｐ２０１１−１１０７９２）
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００００１１９９）株式会社神戸製鋼所 (5,860)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１７日（２０１１．５．１７）
【出願人】（０００００１１９９）株式会社神戸製鋼所 (5,860)
【Ｆターム（参考）】
[ Back to top ]