【課題】印刷可能半導体素子を製造するとともに、印刷可能半導体素子を基板表面上に組み立てるための方法及びデバイス、及び伸張形態で良好な性能が得られる伸縮可能な半導体構造及び伸縮可能な電子デバイスを提供する。
【解決手段】予め歪みが加えられた拡張状態の弾性基板が与えられる。印刷可能な半導体構造の内面の少なくとも一部を、予め歪みが加えられた拡張状態の弾性基板の外面に対して結合される。半導体構造の内面を湾曲させることにより弾性基板を少なくとも部分的に緩和状態へと弛緩させる。湾曲した内面を有する半導体構造が弾性基板から他の基板、好ましくはフレキシブル基板へと転写される。

【特許請求の範囲】
【請求項１】
支持面を有する予め歪みが加えられた弾性基板と、
少なくとも１つの凹領域及び少なくとも１つの凸領域を有する湾曲した表面を有する印刷可能な結晶半導体構造と、
を備え、
前記湾曲した表面の少なくとも一部は、前記予め歪みが加えられた弾性基板の前記支持面に対して結合されており、
前記半導体構造は、歪を受けている湾曲構造を備える、伸縮可能な半導体素子。
【請求項２】
前記湾曲した表面は、複数の凸領域、複数の凹領域、又は、複数の凸領域並びに複数の凹領域の両方を有する、請求項１に記載の伸縮可能な半導体素子。
【請求項３】
前記湾曲した表面は、周期的な波又は非周期的な波によって特徴づけられる輪郭形状を有している、請求項１に記載の伸縮可能な半導体素子。
【請求項４】
前記結晶半導体構造は、湾曲したリボンを有し、当該リボンは、当該リボンの長さを拡張する周期的な波によって特徴付けられる輪郭形状を有する、請求項１に記載の伸縮可能な半導体素子。
【請求項５】
前記湾曲リボンは、５ミクロン〜５０ミクロンの範囲にわたって選択される幅と、５０ナノメートル〜５００ナノメートルにわたって選択された厚さと、を有している、請求項４に記載の伸縮可能な半導体素子。
【請求項６】
前記予め歪みが加えられた弾性基板は、ポリ（ジメチルシロキサン）を備えている、請求項１に記載の伸縮可能な半導体素子。
【請求項７】
前記結晶半導体構造は、単結晶無機半導体材料である、請求項１に記載の伸縮可能な半導体素子。
【請求項８】
前記湾曲した表面は、前記支持面に対して連続的に結合されている、又は、前記湾曲した表面は、前記湾曲した表面に沿う選択された点で前記支持面に対して結合されている、請求項１に記載の伸縮可能な半導体素子。
【請求項９】
前記結晶半導体構造は、Ｓｉ、Ｇｅ、ダイヤモンド、ＳｉＣ、ＳｉＧｅ、ＡｌＳｂ、ＡｌＡｓ、Ａｌｎ、ＡｌＰ、ＢＮ、ＧａＳｂ、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＮ、ＩｎＰ、Ａｌ_ｘＧａ_１−ｘＡｓ、ＣｓＳｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳｅ、ＺｎＳ、ＨｇＳ、ＰｂＳ、ＺｎＴｅ、ＣｕＣｌ、ＰｂＳ、ＰｂＴｅ、ＳｎＳ、ＰｂＩ_２、ＭｏＳ_２、ＧａＳｅ、ＣｕＯ、Ｃｕ_２Ｏ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、及び、ＧａＩｎＡｓＰからなる群から選択される材料である、請求項１に記載の伸縮可能な半導体素子。
【請求項１０】
前記歪は０．５％よりも大きい、請求項１に記載の伸縮可能な半導体素子。
【請求項１１】
前記歪は３０％よりも小さい、請求項１に記載の伸縮可能な半導体素子。
【請求項１２】
伸縮可能な半導体素子を形成するための方法であって、
内面を有する印刷可能な結晶半導体構造を準備するステップと、
予め歪みが加えられた拡張状態の弾性基板を設けるステップであって、前記弾性基板が外面を有しているステップと、
前記印刷可能な半導体構造の前記内面の少なくとも一部を、前記予め歪みが加えられた拡張状態の弾性基板の前記外面に対して結合させるステップと、
前記弾性基板を緩和状態まで少なくとも部分的に弛緩できるようにするステップであって、前記弾性基板の弛緩が前記印刷可能な半導体構造の前記内面を湾曲させ、それにより、湾曲した内面を有する前記伸縮可能な半導体素子を形成する、ステップと、
を備える方法。
【請求項１３】
前記予め歪みが加えられた弾性基板は、第１の軸に沿って拡張される、又は、前記第１の軸並びに前記第１の軸と直交する第２の軸に沿って拡張される、請求項１２に記載の方法。
【請求項１４】
前記結晶半導体構造は、単結晶無機半導体材料である、請求項１２に記載の方法。
【請求項１５】
前記予め歪みが加えられた拡張状態の弾性基板は、前記弾性基板を曲げること、又は、前記弾性基板を圧延することにより形成される、請求項１２に記載の方法。
【請求項１６】
前記湾曲した内面を有する前記半導体をフレキシブルな受け基板に転写するステップをさらに備える、請求項１２に記載の方法。
【請求項１７】
支持面を有する予め歪みが加えられた弾性基板と、
複数の集積デバイス部品を備える電気デバイスと、
を備え、
前記電気デバイスは、少なくとも１つの凹領域及び少なくとも１つの凸領域を含む湾曲した表面を有する湾曲形状に設けられ、
前記湾曲した表面の少なくとも一部は、前記予め歪みが加えられた弾性基板の前記支持面に対して結合され、
前記複数の集積デバイス部品は、歪を受けている湾曲構造を備え、
前記複数の集積デバイス部品は、前記湾曲構造に設けられた結晶半導体構造を含む、伸縮可能な電気回路。
【請求項１８】
前記集積デバイス部品は、
半導体素子と、
誘電体素子と、
電極と、
導体素子と、
ドープ半導体素子と、
から成るグループから選択される、請求項１７に記載の伸縮可能な電気回路。
【請求項１９】
前記湾曲した表面は、周期的な波又は非周期的な波によって特徴づけられる輪郭形状を有している請求項１７に記載の伸縮可能な電気回路。
【請求項２０】
前記歪を受けている湾曲構造は、薄膜トランジスタ、又は、薄膜トランジスタの配列を備える、請求項１７に記載の伸縮可能な電気回路。
【請求項２１】
前記電気デバイスの前記結晶半導体構造は、単結晶無機半導体材料である、請求項１７に記載の伸縮可能な電気回路。
【請求項２２】
前記結晶半導体構造は、Ｓｉ、Ｇｅ、ダイヤモンド、ＳｉＣ、ＳｉＧｅ、ＡｌＳｂ、ＡｌＡｓ、Ａｌｎ、ＡｌＰ、ＢＮ、ＧａＳｂ、ＧａＡｓ、ＧａＮ、ＧａＰ、ＩｎＳｂ、ＩｎＡｓ、ＩｎＮ、ＩｎＰ、Ａｌ_ｘＧａ_１−ｘＡｓ、ＣｓＳｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳｅ、ＺｎＳ、ＨｇＳ、ＰｂＳ、ＺｎＴｅ、ＣｕＣｌ、ＰｂＳ、ＰｂＴｅ、ＳｎＳ、ＰｂＩ_２、ＭｏＳ_２、ＧａＳｅ、ＣｕＯ、Ｃｕ_２Ｏ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＳｂ、ＡｌＧａＩｎＰ、及び、ＧａＩｎＡｓＰからなる群から選択される材料である、請求項１７に記載の伸縮可能な電気回路。
【請求項２３】
前記電気デバイスは、１０ミクロン未満の正味の厚さを有する、請求項１７に記載の伸縮可能な電気回路。
【請求項２４】
前記電気デバイスは、トランジスタ、ダイオード、発光ダイオード、レーザ、有機発光ダイオード、マイクロ電子機械システム、及び、ナノ電子機械システムからなる群から選択される、請求項１７に記載の伸縮可能な電気回路。
【請求項２５】
前記歪は、０．５％よりも大きい、請求項１７に記載の伸縮可能な電気回路。
【請求項２６】
前記歪は３０％よりも小さい、請求項１７に記載の伸縮可能な電気回路。
【請求項２７】
伸縮可能な電気回路を形成するための方法であって、
内面を有する印刷可能な電気回路を準備するステップと、
予め歪みが加えられた拡張状態の弾性基板を設けるステップであって、前記弾性基板が外面を有している、ステップと、
前記印刷可能な電気回路の前記内面の少なくとも一部を、前記予め歪みが加えられた拡張状態の弾性基板の前記外面に対して結合させるステップと、
前記弾性基板を緩和状態まで少なくとも部分的に弛緩できるようにするステップであって、前記弾性基板の弛緩が前記印刷可能な電気回路の前記内面を湾曲させ、それにより、前記内面の少なくとも１つの湾曲が形成され、それにより、湾曲した内面を有する前記伸縮可能な電気回路を形成するステップと、
を備える方法。
【請求項２８】
前記電気回路は、複数の集積デバイス部品を備えており、
前記複数の集積デバイス部品は、
半導体素子と、
誘電体素子と、
電極と、
導体素子と、
ドープ半導体素子と、
から成るグループから選択される、請求項２７に記載の方法。
【請求項２９】
前記印刷可能な電気回路は、薄膜トランジスタを備える、請求項２７に記載の方法。
【請求項３０】
前記予め歪みが加えられた弾性基板は、第１の軸に沿って拡張される、又は、前記第１の軸並びに前記第１の軸と直交する第２の軸に沿って拡張される、請求項２７に記載の方法。
【請求項３１】
前記印刷可能な電気回路は、単結晶無機半導体構造を備える、請求項３０に記載の方法。
【請求項３２】
前記予め歪みが加えられた拡張状態の弾性基板は、前記弾性基板を曲げること、又は、前記弾性基板を圧延することにより形成される、請求項２７に記載の方法。
【請求項３３】
前記湾曲した内面を有する前記印刷可能な電気回路をフレキシブルな受け基板に転写するステップをさらに備える、請求項２７に記載の方法。
【請求項３４】
基板の受け面上に印刷可能半導体素子を組み立てるための方法であって、
単一無機半導体構造を備える前記印刷可能半導体素子を準備するステップと、
前記印刷可能半導体素子を、接触面を有するコンフォーマブルな転写デバイスと接触させるステップであって、前記接触面と前記印刷可能半導体素子との間の接触が前記印刷可能半導体素子を前記接触面に対して結合させ、それにより、前記印刷可能半導体素子がその上に配置された前記接触面が形成されるステップと、
前記接触面上に配置された前記印刷可能半導体素子を前記基板の前記受け面と接触させるステップと、
前記コンフォーマブルな転写デバイスの前記接触面と前記印刷可能半導体素子とを分離させるステップであって、前記印刷可能半導体素子が前記受け面上に転写され、それにより、前記基板の前記受け面上に前記印刷可能半導体素子を組み立てるステップと、
を備える方法。
【請求項３５】
前記コンフォーマブルな転写デバイスの前記接触面と前記印刷可能半導体素子の外面との間でコンフォーマル接触が成される、請求項３４に記載の方法。
【請求項３６】
その上に配置された前記印刷可能半導体素子を有する前記接触面と、前記基板の前記受け面との間でコンフォーマル接触が成される、請求項３４に記載の方法。
【請求項３７】
前記コンフォーマブルな転写デバイスがエラストマースタンプを備えている、請求項３４に記載の方法。
【請求項３８】
前記印刷可能半導体素子をコンフォーマブルな転写デバイスと接触させる前記ステップ、前記接触面上に配置された前記印刷可能半導体素子を前記基板の前記受け面と接触させる前記ステップ、及び、前記コンフォーマブルな転写デバイスの前記接触面と前記印刷可能半導体素子とを分離させる前記ステップが、前記印刷可能半導体素子を前記受け面上に乾式転写印刷するステップを備える、請求項３４に記載の方法。
【請求項３９】
それぞれが単一無機半導体構造を備える更なる複数の印刷可能半導体素子を準備するステップと、
前記印刷可能半導体素子を、接触面を有するコンフォーマブルな転写デバイスと接触させるステップであって、前記接触面と前記印刷可能半導体素子との間の接触が前記印刷可能半導体素子を前記接触面に対して結合させるとともに、前記印刷可能半導体素子の選択されたパターンを備える相対的な方向で、その上に配置された前記印刷可能半導体素子を有する前記接触面を形成するステップと、
前記接触面上に配置された前記印刷可能半導体素子を前記基板の前記受け面と接触させるステップと、
前記コンフォーマブルな転写デバイスの前記接触面と前記印刷可能半導体素子とを分離させるステップであって、前記選択されたパターンを備える前記相対的な方向で前記印刷可能半導体素子が前記受け面上に転写されるステップと、
をさらに備える、請求項３４に記載の方法。
【請求項４０】
前記印刷可能半導体素子が、前記選択されたパターンを備える前記相対的な方向でマザー基板上に設けられ、前記相対的な方向が前記受け面に対する転写中に維持される、請求項３９に記載の方法。
【請求項４１】
前記印刷可能半導体素子は、単結晶無機半導体を備える、請求項３４に記載の方法。
【請求項４２】
前記印刷可能半導体素子は、ダイオード、ＬＥＤ、トランジスタ、及び、太陽電池からなる群から選択される、請求項３４に記載の方法。
【請求項４３】
前記印刷可能半導体素子は、５０ｎｍ〜１ｍｍの範囲から選択される幅と、１μｍ〜１ｍｍの範囲から選択される長さと、１０ｎｍ〜１００μｍの範囲から選択される厚さを有する、請求項３４に記載の方法。
【請求項４４】
前記印刷可能半導体素子の少なくとも１つは、幅に対する厚さの比が０．１以下である、請求項３４に記載の方法。
【請求項４５】
前記印刷可能半導体素子を準備する前記ステップが、マザー基板上に選択された方向で前記半導体素子を設ける工程を備え、前記半導体素子の前記選択された方向が、前記マザー基板と前記印刷可能半導体素子とを結合するアライメント維持要素により、前記接触面との接触中に維持される、請求項３４に記載の方法
【請求項４６】
トランジスタと、
太陽電池と、
フォトダイオードと、
発光ダイオードと、
マイクロ電子機械デバイスと、
ナノ電子機械デバイスと、
レーザと、
Ｐ − Ｎ 接合と、
相補型論理回路と、
から成るグループから選択される電気デバイスを製造するための方法を備える、請求項３４に記載の方法。
【請求項４７】
印刷可能半導体素子を製造するための方法であって、
外面を有するウエハを準備するステップであって、前記ウエハが無機半導体材料を備えるステップと、
マスクを適用することにより前記外面の選択された領域をマスキングするステップと、
前記ウエハの前記外面をエッチングすることにより、レリーフ構造と前記ウエハの少なくとも１つの露出面とを形成するステップであって、前記レリーフ構造が１つのマスキングされた側と１つ以上のマスキングされていない側とを有するステップと、
前記レリーフ構造の前記マスキングされていない側の少なくとも一部に対してマスクを適用するステップと、
前記ウエハの前記露出面を少なくとも部分的にエッチングすることにより、前記印刷可能半導体素子を製造するステップと、
を備える方法。
【請求項４８】
印刷可能半導体素子を製造するための方法であって、
外面を有するウエハを準備するステップであって、前記ウエハが無機半導体を備えるステップと、
第１のマスクを適用することにより前記外面の選択された領域をマスキングするステップと、
前記ウエハの前記外面をエッチングすることにより、複数のレリーフ構造を形成するステップと、
前記ウエハをアニールすることにより、アニール外面を形成するステップと、
第２のマスクを適用することにより前記アニール外面の選択された領域をマスキングするステップと、
前記アニール外面をエッチングすることにより、前記印刷可能半導体素子を形成するステップと、
を備える方法。
【請求項４９】
印刷可能半導体素子を製造するための方法であって、
外面を有する超薄ウエハを準備するステップであって、前記ウエハが無機半導体を備え且つ前記外面と直交する軸に沿って選択された厚さを有するステップと、
マスクを適用することにより前記外面の選択された領域をマスキングするステップと、
前記ウエハの前記外面をエッチングするステップであって、前記ウエハが前記外面と直交する前記軸に沿った前記厚さの全体にわたってエッチングされ、それにより、前記印刷可能半導体素子を形成するステップと、
を備える、方法。
【請求項５０】
１つ以上のアライメント維持要素を介してマザーウエハに対して接続される印刷可能半導体素子を製造するための方法であって、
外面を有する前記マザーウエハを準備するステップであって、前記ウエハが無機半導体材料を備えるステップと、
マスクを適用することにより前記外面の選択された領域をマスキングするステップと、
前記ウエハの前記外面をエッチングすることにより、レリーフ構造と前記ウエハの少なくとも１つの露出面とを形成するステップであって、前記レリーフ構造が１つのマスキングされた側と１つ以上のマスキングされていない側とを有するステップと、
前記ウエハの前記露出面をエッチングするステップと、
前記レリーフ構造の完全な解放が妨げられるように前記露出面のエッチングを停止させ、それにより、１つ以上のアライメント維持要素を介してマザーウエハに対して接続される前記印刷可能半導体素子を製造するステップと、
を備える方法。
【請求項５１】
基板の受け面上に印刷可能半導体素子を組み立てるための方法であって、
単一無機半導体構造を備える前記印刷可能半導体素子を準備するステップであって、前記印刷可能半導体素子が５００ナノメートル以上の少なくとも１つの断面寸法を有するステップと、
前記半導体素子を溶媒中に分散させ、それにより、前記溶媒中に前記半導体素子を備える懸濁液を形成するステップと、
前記懸濁液を前記受け面上にソリューション印刷することにより前記半導体素子を前記基板へ供給し、それにより、前記受け面上に前記半導体素子を組み立てるステップと、
を備える方法。
【請求項５２】
基板の受け面上に印刷可能半導体素子を組み立てるための方法であって、
単一結晶無機半導体構造及びハンドル素子を備える前記半導体素子を準備するステップと、
溶媒中に前記半導体素子を分散させることにより、前記溶媒中に前記半導体素子を備える懸濁液を形成するステップと、
前記懸濁液を前記受け面上に分散させることにより前記半導体素子を前記基板に対して供給するステップと、
磁場、電場、又は、これらの両方を与えることにより前記受け面上で前記半導体素子をアライメントするステップであって、前記磁場、電場、又は、これらの両方が前記ハンドル素子と相互に作用することにより、前記半導体素子を選択された位置及び方向へ移動させる力が形成され、それにより、前記受け面上に前記半導体素子を組み立てるステップと、
を備える方法。
【請求項５３】
第１の電極と、
第２の電極と、
それぞれが前記第１及び第２の電極と電気的に接触した状態で位置されるとともに、それぞれが５００ナノメートル以上の少なくとも１つの断面寸法を有する単一無機半導体構造を備える複数の印刷可能半導体素子と、
を備える電気デバイス。
【請求項５４】
第１の電極と、
第２の電極と、
それぞれが前記第１及び第２の電極と電気的に接触した状態で位置されるとともに、それぞれが単一無機半導体構造を備え、前記各無機半導体構造中の重金属不純物の濃度が原子１００万個につき１以下である複数の印刷可能半導体素子と、
を備える電気デバイス。
【請求項５５】
第１の電極と、
第２の電極と、
それぞれが前記第１及び第２の電極と電気的に接触した状態で位置されるとともに、前記第１の電極、前記第２の電極又はこれらの両方に対するそれぞれの位置が５０ミクロンの範囲内となるように選択される複数の印刷可能半導体素子と、
を備える電気デバイス。
【請求項５６】
５００ナノメートル以上の少なくとも１つの断面寸法を有する単一結晶無機半導体構造を備える印刷可能なＰ−Ｎ接合であって、前記結晶無機半導体構造がＮドープ領域と電気的に接触するＰドープ領域を備えているＰ−Ｎ接合。
【請求項５７】
プラスチック基板により支持されるトランジスタにおいて、
単一結晶無機半導体構造を備える印刷可能半導体素子と電気的に接触するソース電極と、
前記印刷可能半導体素子と電気的に接触するドレイン電極と、
前記ソース電極及びドレイン電極から分離されるゲート電極であって、前記ゲート電極に対する電位の印加が、前記印刷可能半導体素子を介したソース電極とドレイン電極との間の電子の流れに影響を与えるゲート電極と、
を備え、
１００ｃｍ^２Ｖ^−１ｓ^−１以上のデバイス電界効果移動度を有しているトランジスタ。
【請求項５８】
第１の電極と、
第２の電極と、
それぞれが前記第１及び第２の電極と電気的に接触した状態で位置される複数の印刷可能半導体素子と、
を備え、
前記印刷可能半導体素子の少なくとも１つの物理的寸法が１０％未満変化する電気デバイスの配列。
【請求項５９】
単一結晶無機半導体構造と、
前記結晶無機半導体構造に接続された少なくとも１つのハンドル素子と、
を備える印刷可能半導体素子。

【図１】

【図２】

【図３Ａ】

【図３Ｂ】

【図３Ｃ】

【図３Ｄ】

【図３Ｅ】

【図３Ｆ】

【図４Ａ１】

【図４Ａ２】

【図４Ｂ１】

【図４Ｂ２】

【図５Ａ】

【図５Ｂ】

【図５Ｃ】

【図６】

【図７】

【図８】

【図９】

【図１０Ａ】

【図１０Ｂ】

【図１０Ｃ】

【図１０Ｄ】

【図１０Ｅ】

【図１０Ｆ】

【図１０Ｇ】

【図１０Ｈ】

【図１１Ａ】

【図１１Ｂ】

【図１１Ｃ】

【図１１Ｄ】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８Ａ】

【図１８Ｂ】

【図１８Ｃ】

【図１８Ｄ】

【図１８Ｅ】

【図１８Ｆ】

【図１８Ｇ】

【図１８Ｈ】

【図１８Ｉ】

【図１８Ｊ】

【図１８Ｋ】

【図１９】

【図２０Ａ】

【図２０Ｂ】

【図２０Ｃ】

【図２０Ｄ】

【図２０Ｅ】

【図２０Ｆ】

【図２１Ａ】

【図２１Ｂ】

【図２１Ｃ】

【図２１Ｄ】

【図２１Ｅ】

【図２１Ｆ】

【図２１Ｇ】

【図２２Ａ】

【図２２Ｂ】

【図２２Ｃ】

【図２３】

【図２４】

【図２５】

【図２６Ａ】

【図２６Ｂ】

【図２７Ａ】

【図２７Ｂ】

【図２７Ｃ】

【図２８Ａ】

【図２８Ｂ】

【図２９Ａ】

【図２９Ｂ】

【図３０Ａ】

【図３０Ｂ】

【図３１Ａ】

【図３１Ｂ】

【図３１Ｃ】

【図３１Ｄ】

【図３２Ａ】

【図３２Ｂ】

【図３３】

【図３４Ａ】

【図３４Ｂ】

【図３４Ｃ】

【図３５Ａ】

【図３５Ｂ】

【図３５Ｃ】

【図３５Ｄ】

【図３５Ｅ】

【図３６Ａ】

【図３６Ｂ】

【図３７Ｂ】

【図３８】

【図３９Ａ】

【図３９Ｂ】

【図３９Ｃ】

【図３９Ｄ】

【図４０Ａ】

【図４０Ｂ】

【図４０Ｃ】

【図４１】

【図４２Ａ】

【図４２Ｂ】

【図４２Ｃ】

【図４３Ａ】

【図４３Ｂ】

【図４３Ｃ】

【図４４Ａ】

【図４４Ｂ】

【図４４Ｃ】

【図４４Ｄ】

【図４６】

【図４７】

【図３７Ａ】

【図４５】

【公開番号】特開２０１２−２３５１３３（Ｐ２０１２−２３５１３３Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１３９１３２（Ｐ２０１２−１３９１３２）
【出願日】平成２４年６月２０日（２０１２．６．２０）
【分割の表示】特願２００７−５１５５４９（Ｐ２００７−５１５５４９）の分割
【原出願日】平成１７年６月２日（２００５．６．２）
【出願人】（５０６１７５８４０）ザ　ボード　オブ　トラスティーズ　オブ　ザ　ユニヴァーシティー　オブ　イリノイ (30)
【Ｆターム（参考）】